JPH1194899A - Method for parallel inspection of semiconductor device - Google Patents

Method for parallel inspection of semiconductor device

Info

Publication number
JPH1194899A
JPH1194899A JP9256892A JP25689297A JPH1194899A JP H1194899 A JPH1194899 A JP H1194899A JP 9256892 A JP9256892 A JP 9256892A JP 25689297 A JP25689297 A JP 25689297A JP H1194899 A JPH1194899 A JP H1194899A
Authority
JP
Japan
Prior art keywords
inspection
item
semiconductor elements
parallel
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9256892A
Other languages
Japanese (ja)
Other versions
JP3305632B2 (en
Inventor
Keitaro Yamashita
惠太郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25689297A priority Critical patent/JP3305632B2/en
Publication of JPH1194899A publication Critical patent/JPH1194899A/en
Application granted granted Critical
Publication of JP3305632B2 publication Critical patent/JP3305632B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate a measuring error due to mutual induction, by simultaneously inspecting a plurality of semiconductor devices for first inspection item, and not simultaneously inspecting all the devices for a second inspection item, thereby reducing in size an electric characteristic inspection apparatus. SOLUTION: In an electric characteristic inspection apparatus 3, n pieces of measuring units 1 are connected by 1:1 to n pieces of semiconductor devices 2 held by a test handler 6. The handler 6 handles according to a control signal of an inspection apparatus controller 5 to be inputted by a test handler 7, and parallel inspects m pieces of electric characteristic measuring items for the n pieces of the devices 2. In this case, the controller 5 designates to measure the individual units 1 for inspection items No.1 measurable in parallel, and sequentially designates to measure, for example, from No.1 of the units 1 for inspection items No.2, which is not simultaneously measurable in parallel, according to its measurement complete signal. When the measurement of No.n of the units 1 is completed, the controller 5 designates simultaneous measurements of inspection item No.3 measurable in parallel.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、受・発光素子、フ
ォトインタラプタ等半導体素子の電気的特性の並列検査
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel inspection method for electrical characteristics of a semiconductor device such as a light receiving / emitting device, a photo interrupter, and the like.

【0002】[0002]

【従来の技術】従来、多数の半導体素子について効率よ
く電気的特性検査を行うため、半導体素子の並列検査方
法が行われている。この並列検査方法を実施する際に
は、図8に示すように、複数の同一計測ユニット(No.
1〜No.n)a、a、a…が複数の半導体素子(No.1〜
No.n)b、b、b…に一対一に接続されてなる電気的
特性検査装置cを用いて、当該複数の半導体素子b、
b、b…の電気的特性の検査を行う。なお、検査装置c
は、複数の同一計測ユニットa、a、a…にそれぞれ電
源を供給する電源ユニットdと、複数の同一計測ユニッ
トa、a、a…および電源ユニットdの作動を制御する
検査装置コントローラeとを有している。また、半導体
素子b、b、b…は、テストハンドラfに保持された状
態で各計測ユニットa、a、a…に接続されている。そ
して、テストハンドラfでは、検査装置コントローラe
から制御信号がテストハンドラコントローラgに入力さ
れることにより、テストハンドラfが前記制御信号にし
たがってハンドリングを行う。
2. Description of the Related Art Conventionally, a parallel inspection method of semiconductor elements has been used to efficiently inspect electrical characteristics of many semiconductor elements. When implementing this parallel inspection method, as shown in FIG. 8, a plurality of identical measurement units (No.
A, a, a ... are a plurality of semiconductor elements (No. 1 to No. 1).
No. n) The plurality of semiconductor elements b, b, b, b.
The electrical characteristics of b, b... are inspected. In addition, the inspection device c
Includes a power supply unit d that supplies power to the plurality of identical measurement units a, a, a,..., And an inspection device controller e that controls the operation of the plurality of identical measurement units a, a, a,. Have. Further, the semiconductor elements b, b, b,... Are connected to the respective measurement units a, a, a,. In the test handler f, the inspection device controller e
Is input to the test handler controller g, the test handler f performs handling according to the control signal.

【0003】そして、従来の検査では、図9のタイムチ
ャートに示すように、個々の半導体素子について同時に
同じ検査項目(No.1〜No.m)を測定し、複数の検査項
目を順次検査していた。(例えば特開昭62−0867
38号参照)
In the conventional inspection, as shown in a time chart of FIG. 9, the same inspection item (No. 1 to No. m) is simultaneously measured for each semiconductor element, and a plurality of inspection items are sequentially inspected. I was (For example, Japanese Patent Application Laid-Open No. 62-0867)
(See No. 38)

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前記従
来の半導体素子の並列検査方法においては、順方向電流
500(mA)を流して半導体素子の順電圧を測る場合
に、例えば20個の半導体素子について同時に測定しよ
うとすると、検査装置は500(mA)×20=10
(A)もの電流を供給しなければならない。このような
大電流を供給するための電流電源部は大きく重いもので
高価でもあるので、前記検査装置を小型化・低廉化する
妨げになる。
However, in the above-mentioned conventional parallel inspection method for semiconductor devices, when a forward current of 500 (mA) is applied to measure the forward voltage of the semiconductor devices, for example, 20 semiconductor devices are required. When trying to measure at the same time, the inspection device is 500 (mA) × 20 = 10
(A) The current must be supplied. Since the current power supply for supplying such a large current is large and heavy and expensive, it hinders downsizing and cost reduction of the inspection apparatus.

【0005】また、隣り合わせの半導体素子の電気的特
性を同時に測定する場合には、相互に誘導を受け合って
測定誤差が生じてしまい、正しい測定ができない恐れも
ある。
In the case where the electrical characteristics of adjacent semiconductor elements are measured at the same time, measurement errors may occur due to mutual induction, and accurate measurement may not be possible.

【0006】これに対して、他の従来の半導体素子の並
列検査方法がある(図10および図11参照)。この検
査方法では電気的特性検査装置iは一つの計測ユニット
aと、それの接続される複数のリレーユニットh、h、
h…とを有し、リレーユニットh、h、h…を切り替え
ることにより、一つの計測ユニットaに複数の半導体素
子(No.1〜No.n)b、b、b…を順次接続して、複数
の半導体素子b、b、b…の電気的特性を測定し検査す
る。
On the other hand, there is another conventional parallel inspection method for semiconductor devices (see FIGS. 10 and 11). In this inspection method, the electrical characteristic inspection apparatus i includes one measurement unit a and a plurality of relay units h, h,
h ..., and by switching the relay units h, h, h ..., a plurality of semiconductor elements (No. 1 to No. n) b, b, b ... are sequentially connected to one measurement unit a. , The electrical characteristics of the plurality of semiconductor elements b, b, b... Are measured and inspected.

【0007】しかしながら、この図10および図11に
示した、電気的特性検査装置を用いる検査方法では、複
数の半導体素子を同時に測定するものではなく全ての検
査項目について順次測定する必要がある。この検査方法
では、処理時間が大幅にかかる。すなわち、前記図8お
よび図9に示した複数の同一計測ユニット(No.1〜No.
n)a、a、a…が複数の半導体素子b、b、b…に一
対一に接続されてなる電気的特性検査装置cを用いる場
合の検査時間がTであるのに比較して、前記検査方法で
は、各半導体素子の検査時間がそれぞれTかかり、全体
の半導体素子(n個とする)の検査時間は前記のn倍
(T×n)かかることになるので、処理能力が低いこと
は避けられない。また、頻繁にリレーユニットを開閉す
るのでリレーユニット劣化によるトラブル発生の恐れも
ある。
However, in the inspection method using the electrical characteristic inspection apparatus shown in FIGS. 10 and 11, it is necessary not to measure a plurality of semiconductor elements at the same time but to measure all the inspection items sequentially. In this inspection method, processing time is significantly long. That is, a plurality of the same measurement units (No. 1 to No. 1) shown in FIGS.
n) The inspection time is T when using an electrical characteristic inspection apparatus c in which a, a, a... are connected to a plurality of semiconductor elements b, b, b. In the inspection method, the inspection time of each semiconductor element takes T, and the inspection time of the entire semiconductor element (assuming n) takes n times (T × n) as described above. Unavoidable. Further, since the relay unit is frequently opened and closed, there is a possibility that a trouble may occur due to the deterioration of the relay unit.

【0008】本発明は、電気的特性検査装置を小型化・
低廉化しかつ相互の誘導による測定誤差の恐れがないと
共に、処理能力が高くかつリレーユニットによるトラブ
ルも生じない半導体素子の並列検査方法を提供すること
を目的とする。
[0008] The present invention reduces the size of the electrical characteristic inspection apparatus.
It is an object of the present invention to provide a parallel inspection method for semiconductor devices that is inexpensive, has no risk of measurement error due to mutual induction, has a high processing capability, and does not cause trouble due to a relay unit.

【0009】[0009]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。請求項1の発明は、
複数の同一計測ユニットが複数の半導体素子に一対一に
接続されてなる電気的特性検査装置を用いて、複数の半
導体素子を検査する際に、同時に複数の第1の検査項目
について半導体素子を検査し、第2の検査項目について
は、全ての半導体素子を同時には検査しないようにした
ことを特徴とする半導体素子の並列検査方法である。請
求項2の発明は、第2の検査項目は、複数の半導体素子
について順番に検査して行くことを特徴とする請求項1
に記載の半導体素子の並列検査方法である。
The present invention has the following configuration to achieve the above object. The invention of claim 1 is
When inspecting a plurality of semiconductor elements using an electrical characteristic inspection apparatus in which a plurality of identical measurement units are connected one-to-one to a plurality of semiconductor elements, the semiconductor elements are simultaneously inspected for a plurality of first inspection items. The second inspection item is a parallel inspection method for semiconductor elements, wherein all the semiconductor elements are not inspected at the same time. According to a second aspect of the present invention, the second inspection item sequentially inspects a plurality of semiconductor elements.
2. A parallel inspection method for a semiconductor device according to (1).

【0010】請求項3の発明は、複数の同一計測ユニッ
トが複数の半導体素子に一対一に接続されてなる電気的
特性検査装置を用いて、複数の半導体素子を検査する際
に、それぞれの半導体素子について検査項目の順序が異
なることを特徴とする半導体素子の並列検査方法であ
る。請求項4の発明は、ある複数の第3の検査項目につ
いては、検査順序が一定であることを特徴とする請求項
3に記載の半導体素子の並列検査方法である。
According to a third aspect of the present invention, when a plurality of semiconductor elements are inspected by using an electrical characteristic inspection apparatus in which a plurality of identical measurement units are connected to a plurality of semiconductor elements in a one-to-one relationship, A parallel inspection method for semiconductor elements, wherein the order of inspection items for elements is different. According to a fourth aspect of the present invention, there is provided the semiconductor device parallel inspection method according to the third aspect, wherein the inspection order is constant for a plurality of third inspection items.

【0011】本発明によれば、同時に複数の第1の検査
項目について半導体素子を検査し、第2の検査項目、例
えば大電流を流して検査する項目や隣り合う半導体素子
の電気的特性を測定すると相互誘導作用が誤測定の原因
になる項目については、複数個の全ての半導体素子を同
時には検査しないようにしたので、電流電源の出力電流
容量を減少できる。したがって電気的特性検査装置を小
型化・低廉化できる。そして、請求項1の発明によれ
ば、それに加えて第2項目以外の第1項目は同時測定す
るので検査時間が最短になる。また、請求項2の発明に
よれば、請求項1の発明の作用効果に加えて、第2の検
査項目は、複数の半導体素子について順番に検査して行
くので、もれなく全ての半導体素子の検査ができかつ複
数の半導体素子検査の制御フローが単純化しやすい。
According to the present invention, a semiconductor element is inspected for a plurality of first inspection items at the same time, and a second inspection item, for example, an item to be inspected by applying a large current and an electrical characteristic of an adjacent semiconductor element are measured. Then, for an item in which mutual induction causes an erroneous measurement, all the plurality of semiconductor elements are not tested at the same time, so that the output current capacity of the current power supply can be reduced. Therefore, the electrical characteristic inspection device can be reduced in size and cost. According to the first aspect of the present invention, the first item other than the second item is simultaneously measured, so that the inspection time is minimized. According to the invention of claim 2, in addition to the operation and effect of the invention of claim 1, the second inspection item sequentially inspects a plurality of semiconductor elements, so that all the semiconductor elements are inspected without fail. And the control flow for testing a plurality of semiconductor elements can be easily simplified.

【0012】請求項3の発明によれば、各半導体素子に
ついての検査順序を自由に設定できるので、隣り合う半
導体素子の電気的特性を測定すると相互誘導作用が誤測
定の原因になる項目について、そのような相互誘導作用
が生じない検査順序を柔軟に決定することができる。請
求項4の発明によれば、請求項3の発明の作用効果に加
えて、ある複数の第3の検査項目については、検査順序
が一定であるので、第3の検査項目のステップは一括し
て取り扱うことができ、複数の半導体素子検査の制御フ
ローが単純化しやすい。
According to the third aspect of the present invention, the inspection order for each semiconductor element can be freely set, so that when the electrical characteristics of adjacent semiconductor elements are measured, the mutual induction may cause an erroneous measurement. It is possible to flexibly determine a test order in which such mutual induction does not occur. According to the invention of claim 4, in addition to the operation and effect of the invention of claim 3, since the inspection order is constant for a plurality of third inspection items, the steps of the third inspection item are collectively performed. And the control flow of a plurality of semiconductor element inspections is easily simplified.

【0013】[0013]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図1は、実施形態にかかる並
列検査装置の説明ブロック図である。図1に示すよう
に、並列検査装置においては、n個の同一計測ユニット
(No.1〜No.n)1、1、1…がn個の半導体素子(N
o.1〜No.n)2、2、2…に一対一に接続されてなる
電気的特性検査装置3を用いて、当該n個の半導体素子
2、2、2…の電気的特性の検査を行う。なお、検査装
置3は、複数の同一計測ユニット1、1、1…にそれぞ
れ電源を供給する電源ユニット4と、複数の同一計測ユ
ニット1、1、1…および電源ユニット4の作動を制御
し、メモリも備えた検査装置コントローラ5とを有して
いる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is an explanatory block diagram of a parallel inspection device according to the embodiment. As shown in FIG. 1, in the parallel inspection device, n identical measurement units (No. 1 to No. n) 1, 1, 1,.
o.1 to No. n) Inspection of the electrical characteristics of the n semiconductor elements 2, 2, 2,... using the electrical characteristic inspection device 3 connected one-to-one to 2, 2, 2,. I do. The inspection device 3 controls the operation of the power supply unit 4 that supplies power to the plurality of identical measurement units 1, 1, 1,... And the operation of the plurality of identical measurement units 1, 1, 1,. An inspection apparatus controller 5 also having a memory.

【0014】また、半導体素子2、2、2…は、テスト
ハンドラ6に保持された状態で各計測ユニット1、1、
1…に接続されている。そして、テストハンドラ6で
は、検査装置コントローラ5から制御信号がテストハン
ドラコントローラ7に入力されることにより、テストハ
ンドラ6が前記制御信号にしたがってハンドリングを行
う。そして、実施形態では、n個の半導体素子(No.1
〜No.n)2、2、2…に対してm個の電気的特性測定
項目(No.1〜No.m)について並列に検査するとする。
The semiconductor elements 2, 2, 2,... Are held in the test handler 6 while the measuring units 1, 1,.
.. Are connected. Then, in the test handler 6, when a control signal is input from the inspection device controller 5 to the test handler controller 7, the test handler 6 performs handling according to the control signal. In the embodiment, n semiconductor elements (No. 1)
To No. n) 2, 2, 2,... Are to be inspected in parallel for m electrical characteristic measurement items (No. 1 to No. m).

【0015】実施形態1に係る検査方法について説明す
る。図2は実施形態1に係る検査方法の検査プログラム
データ、図3は検査処理動作タイムチャートを示すもの
である。検査プログラムにおいて、変数mode(モード)
は、検査項目の測定順序を同じにするか、あるいは、同
じにしないかを設定する変数である。 変数mode=0 :検査項目を変更しない。 変数mode=1 :検査項目を変更する。
An inspection method according to the first embodiment will be described. FIG. 2 shows inspection program data of the inspection method according to the first embodiment, and FIG. 3 shows an inspection processing operation time chart. In the inspection program, the mode variable
Is a variable for setting whether the measurement order of the inspection items is the same or not. Variable mode = 0: The inspection item is not changed. Variable mode = 1: Changes the inspection item.

【0016】m個の検査項目(1〜m)について、それ
ぞれ、フラグ(FLG[1]〜FLG[m])、項目名(ITM[1]
〜ITM[m])、判定値の上限(UL[1]〜UL[m])・下限
(LL[1]〜LL[m])、測定条件(MC[1]~MC[m])を検
査装置3のコントローラ5に記憶させておく。ここで、
フラグには、下記の意味を持たせる。 フラグの値が“0”であれば、並列同時測定可 フラグの値が“1”であれば、並列同時測定不可 図2の例では検査項目No.2のみがフラグFLG[2]=1
であり並列同時測定不可である。
For m inspection items (1 to m), flags (FLG [1] to FLG [m]) and item names (ITM [1])
~ ITM [m]), upper limit (UL [1] ~ UL [m]) / lower limit (LL [1] ~ LL [m]) and measurement conditions (MC [1] ~ MC [m]) It is stored in the controller 5 of the inspection device 3. here,
The flags have the following meanings. If the value of the flag is "0", parallel simultaneous measurement is possible. If the value of the flag is "1", parallel simultaneous measurement is not possible. In the example of FIG. 2, only the inspection item No. 2 has the flag FLG [2] = 1.
And cannot be measured simultaneously in parallel.

【0017】そして、図3のタイムチャートに示す内容
を説明する。図1のテストハンドラ6において、n個の
半導体素子2、2、2…が所定の位置に固定され、それ
ぞれの半導体素子2、2、2…に対応する計測ユニット
1、1、1…に電気的な接続が完了すると、テストハン
ドラ6から検査装置3に検査開始信号(TEST ST
ART)を出す(送信する)。そして、検査装置3のコ
ントローラ5は、この信号を受け(受信し)て、並列同
時測定可とされた検査項目NO.1を測定するよう個々の
計測ユニット1、1、1…に指示を出す。個々の計測ユ
ニット1、1、1…は、指示された検査項目NO.1の測
定を完了するとそれぞれがコントローラ5に検査項目N
O.1の測定完了信号を出す。
The contents shown in the time chart of FIG. 3 will be described. In the test handler 6 shown in FIG. 1, n semiconductor elements 2, 2, 2,... Are fixed at predetermined positions, and electric power is supplied to the measurement units 1, 1, 1,. When the initial connection is completed, the test handler 6 sends a test start signal (TEST ST
ART) (transmit). Then, the controller 5 of the inspection apparatus 3 receives (receives) this signal and issues an instruction to each of the measurement units 1, 1, 1,... To measure the inspection item No. 1 for which parallel simultaneous measurement is possible. . When the measurement of the designated inspection item No. 1 is completed, the individual measurement units 1, 1, 1,.
Output the measurement completion signal of O.1.

【0018】検査装置3のコントローラ5はこの測定完
了信号を受けると、次の検査項目の測定指示に移る。検
査項目No.2は、フラグの値が“1”、すなわち、並列
同時測定不可とされているため、まず、検査装置3のコ
ントローラ5は、計測ユニット1のNo.1のみに検査項
目No.2の測定指示を出す。次いで、計測ユニット1のN
o.1から検査項目No.2の測定が完了したことを知らさ
れると、検査装置1のコントローラ5は計測ユニット1
のNo.2のみに検査項目No.2の測定指示を出す。このよ
うにして上記処理動作を順次行い、計測ユニット1のN
o.nまで検査項目No.2を測定して行く。そして、計測
ユニット1のNo.nが検査項目No.2の測定を終えると、
検査装置3のコントローラ5は、検査項目No.3の測定
指示に移る。
When receiving the measurement completion signal, the controller 5 of the inspection apparatus 3 proceeds to the measurement instruction of the next inspection item. In the inspection item No. 2, the flag value is “1”, that is, the parallel simultaneous measurement is disabled, so that the controller 5 of the inspection device 3 first checks the inspection item No. 1 only in the measurement unit 1 No. 1. Give the measurement instruction of 2. Next, N of the measurement unit 1
When it is notified from o.1 that the measurement of the inspection item No. 2 is completed, the controller 5 of the inspection device 1
The measurement instruction of inspection item No. 2 is issued only to No. 2 In this way, the above processing operations are sequentially performed, and the N
Measure inspection item No. 2 until o.n. And when No. n of the measurement unit 1 finishes the measurement of the inspection item No. 2,
The controller 5 of the inspection device 3 proceeds to the measurement instruction of the inspection item No. 3.

【0019】以降、図2の検査プログラムにしたがっ
て、すべての半導体素子2、2、2…について、検査項
目をNo.mまで測定する。すべての測定を終えると検査
装置3のコントローラ5は、n個の計測ユニット1から
それぞれ受け取ったm個の測定値について、図2の検査
プログラムの判定基準の上限値・下限値と比較し、n個
の半導体素子の検査の判定結果をメモリに記憶する。
Thereafter, the inspection items of all the semiconductor elements 2, 2, 2,... Are measured up to No. m in accordance with the inspection program of FIG. When all the measurements are completed, the controller 5 of the inspection apparatus 3 compares the m measurement values received from the n measurement units 1 with the upper and lower limits of the determination criteria of the inspection program in FIG. The determination result of the inspection of the individual semiconductor elements is stored in the memory.

【0020】判定を終えた検査装置3のコントローラ5
は、テストハンドラ6に個々の半導体素子2、2、2…
の判定結果を渡し、検査終了信号を出す。以上のように
して1サイクルの検査を終える。
The controller 5 of the inspection device 3 that has completed the determination
Are the individual semiconductor elements 2, 2, 2,.
Is passed, and an inspection end signal is issued. One cycle of inspection is completed as described above.

【0021】次に、実施形態2に係る検査方法を説明す
る。実施形態2は、各半導体素子2、2、2…の検査項
目の順序を、一つずつずらした例である。図4は実施形
態2に係る検査方法の基本になる検査プログラムデー
タ、図5はその検査処理動作タイムチャートを示すもの
である。検査プログラムにおいては、変数modeの値を1
に設定して、検査項目の順序を変更する場合である。
Next, an inspection method according to the second embodiment will be described. The second embodiment is an example in which the order of inspection items of each semiconductor element 2, 2, 2,. FIG. 4 shows inspection program data which is the basis of the inspection method according to the second embodiment, and FIG. 5 shows an inspection processing operation time chart. In the inspection program, set the value of the variable mode to 1
To change the order of inspection items.

【0022】実施形態2においては、まず、上記検査プ
ログラムが検査装置3のコントローラ5に読み込まれ
る。これがそのまま半導体素子2のNo.1用の検査プロ
グラムとされる。すなわち、半導体素子2のNo.1用の
検査シーケンスが、項目No.1、項目No.2、項目No.
3、…項目No.mとしてメモリに記録される。これをも
とに、半導体素子2のNo.2用の検査シーケンスが、ひ
とつずらして、項目No.m、項目No.1、項目No.2、項
目No.3、…項目No.m−1がメモリに記録される。半導
体素子No.3以降も同様に一つずつずらして、検査シー
ケンスが決められる。ここまでが検査装置3の初期化ル
ーチンとして処理される。
In the second embodiment, first, the inspection program is read by the controller 5 of the inspection apparatus 3. This is directly used as the inspection program for No. 1 of the semiconductor element 2. In other words, the inspection sequence for No. 1 of the semiconductor element 2 includes the item No. 1, the item No. 2, and the item No.
3,... Are recorded in the memory as item No. m. Based on this, the inspection sequence for No. 2 of the semiconductor device 2 is shifted by one, and the item No. m, item No. 1, item No. 2, item No. 3,. Is recorded in the memory. Similarly, the inspection sequence is determined by shifting the semiconductor elements No. 3 and later one by one. The processing up to this point is processed as an initialization routine of the inspection device 3.

【0023】検査装置3のコントローラ5がテストハン
ドラ6からの検査開始信号を受けると、予め決められた
個々の半導体素子2、2、2…の検査順序にしたがっ
て、図5に示すようにn個の半導体素子2、2、2…の
検査が並列に行われる。
When the controller 5 of the inspection apparatus 3 receives the inspection start signal from the test handler 6, the controller 5 according to the predetermined inspection order of the individual semiconductor elements 2, 2, 2,. Are inspected in parallel.

【0024】次に、実施形態3に係る検査方法を説明す
る。実施形態3は、各半導体素子2、2、2…の検査項
目の順序をずらした例である。図6は実施形態3に係る
検査方法の基本になる検査プログラムデータ、図7は検
査処理動作タイムチャートを示すものである。
Next, an inspection method according to the third embodiment will be described. The third embodiment is an example in which the order of inspection items of the semiconductor elements 2, 2, 2,... Is shifted. FIG. 6 shows inspection program data which is the basis of the inspection method according to the third embodiment, and FIG. 7 shows an inspection processing operation time chart.

【0025】検査プログラムにおいては、変数modeの値
を1に設定して、検査項目の順序を変更する場合であ
る。また、フラグFLGが1である検査項目は、フラグFLG
が1である検査項目No.1、No.2の中では、順序を変え
ないことを意味する。また、フラグFLGが1である検査
項目No.1、No.2については、隣り合う半導体素子で同
時には測定しないようにずらしてある。測定順序を変え
ない例としては、例えば、電流を所定時間流して半導体
素子を暖めた後に、次のステップで別の項目を測定する
場合である。
In the inspection program, the value of the variable mode is set to 1 to change the order of inspection items. Inspection items for which the flag FLG is 1 are the flags FLG
Means that the order is not changed in the inspection items No. 1 and No. 2 in which “1” is 1. Inspection items No. 1 and No. 2 in which the flag FLG is 1 are shifted so that adjacent semiconductor elements are not measured simultaneously. An example in which the measurement order is not changed is, for example, a case where another item is measured in the next step after a semiconductor element is heated by flowing a current for a predetermined time.

【0026】実施形態3においては、実施形態2と同様
に検査装置3の初期化ルーチンを処理し、そして、n個
の半導体素子2、2、2…の検査が並列に行われる。
In the third embodiment, the initialization routine of the inspection apparatus 3 is processed as in the second embodiment, and the inspection of the n semiconductor elements 2, 2, 2,... Is performed in parallel.

【0027】以上の説明では、実施形態1〜3で検査項
目1および/または2を同時に検査しないようにしてい
たが、本発明の検査はこれに限定されないことは明白で
あり、適時自由に同時に検査しない項目を設定すること
ができる。
In the above description, the inspection items 1 and / or 2 are not inspected at the same time in the first to third embodiments. However, it is clear that the inspection of the present invention is not limited to this, and the inspections can be simultaneously performed as appropriate. Items not to be inspected can be set.

【0028】[0028]

【発明の効果】以上説明した通り、本発明によれば、複
数の同一計測ユニットが複数の半導体素子に一対一に接
続されてなる電気的特性検査装置を用いて、複数の半導
体素子を検査する際に、同時に複数の第1の検査項目に
ついて半導体素子を検査し、第2の検査項目、例えば大
電流を流して検査する項目や隣り合う半導体素子の電気
的特性を測定すると相互誘導作用が誤測定の原因になる
項目については、複数個の全ての半導体素子を同時には
検査しないようにしたので、電流電源の出力電流容量を
減少できる。したがって電気的特性の検査装置を小型化
・低廉化できる。そして、各半導体素子について、第2
項目以外の第1項目は同時測定でき、また、各項目を時
間をおくことなく測定するので検査時間が最短になる。
As described above, according to the present invention, a plurality of semiconductor elements are inspected by using an electrical characteristic inspection apparatus in which a plurality of identical measurement units are connected one-to-one to a plurality of semiconductor elements. At this time, when a semiconductor element is inspected for a plurality of first inspection items at the same time and a second inspection item, for example, an item to be inspected by passing a large current or an electrical characteristic of an adjacent semiconductor element is measured, mutual induction is erroneous. As for the items causing the measurement, all the plurality of semiconductor elements are not inspected at the same time, so that the output current capacity of the current power supply can be reduced. Therefore, it is possible to reduce the size and cost of the inspection apparatus for electrical characteristics. Then, for each semiconductor element, the second
The first item other than the item can be measured simultaneously, and the inspection time is minimized because each item is measured without leaving time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態にかかる並列検査装置の説明ブロック
図である。
FIG. 1 is an explanatory block diagram of a parallel inspection device according to an embodiment.

【図2】実施形態1に係る検査方法の検査プログラムデ
ータの説明図である。
FIG. 2 is an explanatory diagram of inspection program data of the inspection method according to the first embodiment.

【図3】実施形態1の検査処理動作タイムチャートの説
明図である。
FIG. 3 is an explanatory diagram of an inspection processing operation time chart according to the first embodiment.

【図4】実施形態2に係る検査方法の検査プログラムデ
ータの説明図である。
FIG. 4 is an explanatory diagram of inspection program data of an inspection method according to a second embodiment.

【図5】実施形態2の検査処理動作タイムチャートの説
明図である。
FIG. 5 is an explanatory diagram of an inspection processing operation time chart according to the second embodiment.

【図6】実施形態3に係る検査方法の検査プログラムデ
ータの説明図である。
FIG. 6 is an explanatory diagram of inspection program data of an inspection method according to a third embodiment.

【図7】実施形態3の検査処理動作タイムチャートの説
明図である。
FIG. 7 is an explanatory diagram of an inspection processing operation time chart according to the third embodiment.

【図8】並列検査装置の説明ブロック図である。FIG. 8 is an explanatory block diagram of a parallel inspection device.

【図9】従来の検査処理動作タイムチャートの説明図で
ある。
FIG. 9 is an explanatory diagram of a conventional inspection processing operation time chart.

【図10】他の並列検査装置の説明ブロック図である。FIG. 10 is an explanatory block diagram of another parallel inspection device.

【図11】従来の他の検査処理動作タイムチャートの説
明図である。
FIG. 11 is an explanatory diagram of another conventional inspection processing operation time chart.

【符号の説明】[Explanation of symbols]

1、1、1… 計測ユニット 2、2、2… 半導体素子 3 検査装置 4 電源ユニット 5 検査装置のコントローラ 6 テストハンドラ 7 テストハンドラのコントローラ 1, 1, 1 ... Measurement unit 2, 2, 2 ... Semiconductor element 3 Inspection device 4 Power supply unit 5 Inspection device controller 6 Test handler 7 Test handler controller

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、同時に複数の
第1の検査項目について半導体素子を検査し、第2の検
査項目については、全ての半導体素子を同時には検査し
ないようにしたことを特徴とする半導体素子の並列検査
方法。
When inspecting a plurality of semiconductor elements using an electrical characteristic inspection apparatus in which a plurality of identical measurement units are connected to a plurality of semiconductor elements on a one-to-one basis, a plurality of first inspection items are simultaneously measured. The semiconductor device is inspected, and all the semiconductor devices are not inspected at the same time for the second inspection item.
【請求項2】 第2の検査項目は、複数の半導体素子に
ついて順番に検査して行くことを特徴とする請求項1に
記載の半導体素子の並列検査方法。
2. The method according to claim 1, wherein the second inspection item sequentially inspects a plurality of semiconductor elements.
【請求項3】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、それぞれの半
導体素子について検査項目の順序が異なることを半導体
素子の並列検査方法。
3. When inspecting a plurality of semiconductor elements using an electrical characteristic inspection apparatus in which a plurality of identical measurement units are connected to a plurality of semiconductor elements on a one-to-one basis, an inspection item of each semiconductor element is checked. A parallel inspection method for semiconductor elements that the order is different.
【請求項4】 ある複数の第3の検査項目については、
検査順序が一定であることを特徴とする請求項3に記載
の半導体素子の並列検査方法。
4. A plurality of third inspection items,
4. The method according to claim 3, wherein the inspection order is constant.
JP25689297A 1997-09-22 1997-09-22 Semiconductor device parallel inspection method Expired - Fee Related JP3305632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25689297A JP3305632B2 (en) 1997-09-22 1997-09-22 Semiconductor device parallel inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25689297A JP3305632B2 (en) 1997-09-22 1997-09-22 Semiconductor device parallel inspection method

Publications (2)

Publication Number Publication Date
JPH1194899A true JPH1194899A (en) 1999-04-09
JP3305632B2 JP3305632B2 (en) 2002-07-24

Family

ID=17298865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25689297A Expired - Fee Related JP3305632B2 (en) 1997-09-22 1997-09-22 Semiconductor device parallel inspection method

Country Status (1)

Country Link
JP (1) JP3305632B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013257266A (en) * 2012-06-14 2013-12-26 Sharp Corp Burn-in device
CN112951736A (en) * 2021-01-29 2021-06-11 中芯集成电路制造(绍兴)有限公司 Intelligent sampling method for detection process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013257266A (en) * 2012-06-14 2013-12-26 Sharp Corp Burn-in device
CN112951736A (en) * 2021-01-29 2021-06-11 中芯集成电路制造(绍兴)有限公司 Intelligent sampling method for detection process
CN112951736B (en) * 2021-01-29 2023-07-07 绍兴中芯集成电路制造股份有限公司 Intelligent sampling method for detection procedure

Also Published As

Publication number Publication date
JP3305632B2 (en) 2002-07-24

Similar Documents

Publication Publication Date Title
JPS62228177A (en) Tolerant input voltage inspection circuit for semiconductor integrated circuit
JP3305632B2 (en) Semiconductor device parallel inspection method
JP4030031B2 (en) Inspection method for electronic components
EP0424825B1 (en) Method for measuring DC current/voltage characteristic of semi-conductor device
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
US20150185277A1 (en) Voltage-driven intelligent characterization bench for semiconductor
US6815969B2 (en) Semiconductor inspection device capable of performing various inspections on a semiconductor device
JP3592647B2 (en) Semiconductor inspection device, semiconductor integrated circuit, and semiconductor inspection method
JP3040233B2 (en) Inspection method for semiconductor device
JPS59228729A (en) Method and device for measuring semiconductor
JP2996989B2 (en) Pin current measuring circuit of IC tester and its substrate
JP2006112934A (en) Inspection apparatus and method of semiconductor integrated circuit
US20120179943A1 (en) Method for information transfer in a voltage-driven intelligent characterization bench for semiconductor
KR20240058551A (en) Apparatus for controlling hipot test and operating method thereof
JPH05288579A (en) Inspection method of system tester
JPH1185251A (en) Digital control device and input/output substrate testing device for the digital
JPH102935A (en) Ic tester
JPH05312877A (en) Aging substrate inspecting device and inspecting method using it
JPH1096761A (en) Integrated circuit
JPH06109806A (en) Tester for evaluating semiconductor
JPH0461145A (en) Test equipment for semiconductor
JPH06186291A (en) Inspecting method for microcomputer
JP2002243810A (en) Semiconductor device and inspecting method thereof
JPH04190175A (en) Ic tester
JPH06347514A (en) Inspection device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees