JPH0461145A - Test equipment for semiconductor - Google Patents

Test equipment for semiconductor

Info

Publication number
JPH0461145A
JPH0461145A JP16461090A JP16461090A JPH0461145A JP H0461145 A JPH0461145 A JP H0461145A JP 16461090 A JP16461090 A JP 16461090A JP 16461090 A JP16461090 A JP 16461090A JP H0461145 A JPH0461145 A JP H0461145A
Authority
JP
Japan
Prior art keywords
test
unit
storage unit
execution
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16461090A
Other languages
Japanese (ja)
Inventor
Kenichi Sakai
謙一 坂井
Masatoshi Sugaya
菅家 政敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16461090A priority Critical patent/JPH0461145A/en
Publication of JPH0461145A publication Critical patent/JPH0461145A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To conduct a test efficiently by rearranging a test program so that the test is executed successively from test items having larger defective number when the defective number of a specific test item reaches a set defective number. CONSTITUTION:A system controller 1 controlling the whole operation, a test program storage unit 2, an order variation unit 7, an execution program storage unit 8, a test unit 4 transmitting an input signal over an element 5 to be measured and deciding a measuring data, an execution control unit 3 reading a command stored in the execution program storage unit 8 and setting a data to the test unit 4, a result storage unit 6 and a defective-number counter for every item 9 are provided. The execution control unit 3 reads the command from the execution program unit 8, and transmits a set data over the test unit 4. The test unit 4 prepares the input signal sent to the element to be measured 5 by the set data from the execution control unit 3, measures an output signal from the element to be measured 5, and decides a measuring data. Accordingly, the test time is shortened, thus efficiently allowing a test.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の検査工程で使用する半導体試験
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor testing device used in a semiconductor device testing process.

〔従来の技術〕[Conventional technology]

第3図は、従来の半導体試験装置の構成を示すブロック
系統図である。同図において、1は半導体試験装置の制
御を行なうシステムコントローラ、2はテストプログラ
ムを格納しているテストプログラム格納ユニット、3は
テストプログラム格納ユニット2から命令を読み出し、
後述のテストユニ・ノド4にデータを送る実行制御ユニ
ット、4は実行制御ユニット3からの設定データにより
、被測定素子5に与える入力信号を作成して、被測定素
子5からの出力信号を測定し、測定データを判定するテ
ストユニット、6はテストユニット4で判定された結果
を格納する結果格納ユニットである。
FIG. 3 is a block system diagram showing the configuration of a conventional semiconductor testing device. In the figure, 1 is a system controller that controls the semiconductor test equipment, 2 is a test program storage unit that stores test programs, and 3 reads instructions from the test program storage unit 2.
The execution control unit 4 sends data to the test unit node 4, which will be described later, creates an input signal to be given to the device under test 5 based on the setting data from the execution control unit 3, and measures the output signal from the device under test 5. , a test unit for determining measurement data, and 6 a result storage unit for storing the results determined by the test unit 4.

次に、第3図と第4図を用いて動作について説明する。Next, the operation will be explained using FIGS. 3 and 4.

まず、被測定素子5を半導体試験装置でテストするため
に必要なテストプログラムをシステムコントローラ1に
よりテストプログラム格納ユニット2にロードする(ス
テップ11)。
First, a test program necessary for testing the device under test 5 with the semiconductor testing apparatus is loaded into the test program storage unit 2 by the system controller 1 (step 11).

次に、システムコントローラ1は、結果格納ユ、ニット
6へ、テスト終了時に必要なデータを出力するためのデ
ータ処理の設定を行なう(ステップ12)。
Next, the system controller 1 performs data processing settings for outputting necessary data at the end of the test to the result storage unit 6 (step 12).

次に、システムコントローラ1により、実行制御ユニッ
ト3が起動される(ステップ13>。
Next, the execution control unit 3 is activated by the system controller 1 (step 13>).

次に、実行制御ユニット3は、テストプログラム格納ユ
ニット2から1テスト項目のテストに必要なデータを読
み出す(ステップ14)。
Next, the execution control unit 3 reads data necessary for testing one test item from the test program storage unit 2 (step 14).

次に、実行制御ユニット3は、読み込んだデータを解読
し、測定のための条件と判定値をテストユニット4に転
送する(ステップ15)。
Next, the execution control unit 3 decodes the read data and transfers the measurement conditions and judgment values to the test unit 4 (step 15).

次に、テストユニット4は、被測定素子5に信号を人力
して、被測定素子5からの出力を測定し、測定データを
判定する(ステップ16)。
Next, the test unit 4 manually applies a signal to the device under test 5, measures the output from the device under test 5, and determines the measurement data (step 16).

次に、テストユニット4は、判定結果を実行制御ユニッ
ト3に転送する(ステップ17)。また、判定結果と測
定データを結果格納ユニット6に転送する(ステップ1
8)。
Next, the test unit 4 transfers the determination result to the execution control unit 3 (step 17). Also, the judgment results and measurement data are transferred to the result storage unit 6 (step 1
8).

次に、判定結果が良品の場合は、判定を行なったテスト
項目が最後のテスト項目かどうかを判断する(ステップ
19.20)。最後のテスト項目の場合は、次の被測定
素子のテストを開始する(ステップ20.13)、また
、最後のテスト項目でない場合は、次のテストを行なう
(ステップ20.14>。
Next, if the determination result is a non-defective product, it is determined whether the tested test item is the last test item (step 19.20). If it is the last test item, the test of the next device under test is started (step 20.13), and if it is not the last test item, the next test is performed (step 20.14>).

次に、判定結果が不良の場合、実行制御ユニット3はテ
ストの実行を中止する(ステップ21)。
Next, if the determination result is negative, the execution control unit 3 stops execution of the test (step 21).

次に、いま測定対象になっている被測定素子5が最後の
測定対象の被測定素子かどうか判断する(ステップ22
)。最後の被測定素子である場合は、システムコントロ
ーラ1が、結果格納ユニット6のデータを読み出す、こ
のデータは、システムコントローラ1によりテスト開始
時に設定されたデータ処理設定に従って結果を出力され
、検査工程での処理が終了する(ステップ23)。また
、最後の被測定素子でなければ、次の被測定素子のテス
トを開始する(ステップ22.13)。
Next, it is determined whether the device to be measured 5 that is currently being measured is the device to be measured that is the last device to be measured (step 22
). If it is the last device to be measured, the system controller 1 reads the data from the result storage unit 6. This data is output as a result according to the data processing settings set at the start of the test by the system controller 1, and is processed in the inspection process. The process ends (step 23). If it is not the last device to be measured, testing of the next device to be measured is started (step 22.13).

(発明が解決しようとする課題〕 従来の半導体試験装置は以上のように構成されているの
で、テスト項目の実行順序が変更できなかった。そのた
め、特定ロフトのテストにおいて、不良になるテスト項
目がテストプログラムの最後の部分に多(発生する場合
、効率的にテストが実行できないという問題があった。
(Problem to be Solved by the Invention) Since the conventional semiconductor test equipment is configured as described above, the execution order of the test items cannot be changed. Therefore, in the test of a specific loft, the test items that become defective are There was a problem in which the test could not be executed efficiently if it occurred at the end of the test program.

不良の被測定素子は、できるだけ早く不良と判定した方
が効率的にテストができるからである。
This is because a defective device to be measured can be tested more efficiently if it is determined to be defective as soon as possible.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、テスト項目のなかで不良になる
個数(率)が多い項目から順にテストを実行することで
、テストを効率的に行なうことのできる半導体試験装置
を得ることにある。
The present invention has been made in view of these points, and its purpose is to improve the efficiency of testing by executing tests in order of the number of defective items (rate) among the test items. The object of the present invention is to obtain a semiconductor testing device that can perform a semiconductor test.

〔課題を解決するための手段〕[Means to solve the problem]

このような目的を達成するために本発明は、全体動作を
制御するシステムコントローラと、被測定素子のテスト
を実行するために必要なテストプログラムを記憶してい
るテストプログラム格納ユニットと、テスト項目の実行
順序を並べかえる順序変更ユニットと、並べかえられた
テストプログラムを格納している実行プログラム格納ユ
ニットと、被測定素子に入力信号を与え、出力を測定し
、測定データの判定を行なうテストユニットと、実行プ
ログラム格納ユニットに格納されている命令を読み出し
、テストユニットにデータを設定する実行制御ユニット
と、テスト項目毎のテスト結果を格納する結果格納ユニ
ットと、テスト項目ごとに不良数をカウントする項目毎
不良数カウンタとを設けるようにしたものである。
In order to achieve such an object, the present invention includes a system controller that controls the overall operation, a test program storage unit that stores the test program necessary to execute the test of the device under test, and a system controller that controls the overall operation. an order change unit that rearranges the execution order; an execution program storage unit that stores the rearranged test programs; a test unit that applies input signals to the device under test, measures output, and judges measured data; An execution control unit that reads instructions stored in the execution program storage unit and sets data in the test unit, a result storage unit that stores test results for each test item, and an item-specific unit that counts the number of defects for each test item. A defect number counter is also provided.

〔作用〕[Effect]

本発明による半導体試験装置を構成する順序変更ユニッ
トは、特定のテス)Ill目(通常は成る一定期間内で
不良の一番多いテスト項目)の不良数(1目毎不良数カ
ウンタで常に項目毎の不良数をカウントしている)が、
設定された不良数に達すると、不良数の多いテスト項目
から順にテストが実行されるように、テストプログラム
の並べ替えをする。
The order changing unit constituting the semiconductor testing device according to the present invention always counts the number of defects (number of defects for each item) of the Illth (test item with the highest number of defects within a certain period of time) (usually a test item with the most defects within a certain period of time). ) is counting the number of defects in
When the set number of defects is reached, the test programs are rearranged so that tests are executed in descending order of the number of defects.

〔実施例〕〔Example〕

以下、本発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明による半導体試験装置の一実施例を示
すブロック系統図である。同図におい“乙Iは半導体試
験装置の制御を行なうシステムコントローラ、2はテス
トプログラム格納ユニット、3は実行l#Imユニット
、4はテストユニット、5は被測定素子、6はテストユ
ニット4で判定された結果を格納する結果格納ユニット
、7はテスト項目の実行順序を変更する順序変更ユニッ
ト、8は順序変更ユニット7でテスト項目の実行順序を
変更されたテストプログラムを格納する実行プログラム
格納ユニット、9はテスト項目毎の不良数をカウントす
る項目毎不良数カウンタであるや実行制御ユニット3は
、実行プログラムユニット8から命令を読み出し、テス
トユニット4に設定データを送る。テストユニット4は
、実行制御ユニット3からの設定データにより、被測定
素子5に与える入力信号を作成して、被測定素子5から
の出力信号を測定し、測定データを判定する。
FIG. 1 is a block system diagram showing an embodiment of a semiconductor testing apparatus according to the present invention. In the same figure, "OI is a system controller that controls the semiconductor test equipment, 2 is a test program storage unit, 3 is an execution l#Im unit, 4 is a test unit, 5 is a device under test, and 6 is determined by test unit 4. 7 is an order change unit for changing the execution order of the test items; 8 is an execution program storage unit for storing the test program whose execution order of the test items has been changed by the order change unit 7; Reference numeral 9 denotes a per-item failure number counter that counts the number of failures for each test item.The execution control unit 3 reads instructions from the execution program unit 8 and sends setting data to the test unit 4.The test unit 4 Based on the setting data from the unit 3, an input signal to be applied to the device under test 5 is created, an output signal from the device under test 5 is measured, and the measured data is determined.

次に、第1図と第2図を用いて動作について説明する。Next, the operation will be explained using FIGS. 1 and 2.

まず、被測定素子5を半導体試験装置でテストするため
に必要なテストプログラムをシステムコントローラ1に
よりテストプログラム格納ユニット2と実行プログラム
格納ユ、−ット8に[)−ドする(ステップ31)6 次に、システムコントローラJは、順序変更ユニット7
に対しては、順序変更条件(ナスドブログラムの並べ替
えの行なわれる条件)の設定を行ない、項目毎不良数カ
ウンタ9に対し、ではカウンタのリセット、結果格納ユ
ニット6に対してはテスト終了時に必要なデータを出力
するためのデータ処理の設定をそれぞれ行な・つ(ステ
ップ32)。
First, the system controller 1 loads a test program necessary for testing the device under test 5 with the semiconductor test equipment into the test program storage unit 2 and the execution program storage unit 8 (step 31). Next, the system controller J controls the order change unit 7
For , set the order change conditions (conditions for rearranging the eggplant program), reset the counter for each item defect number counter 9, and reset the counter for the result storage unit 6 at the end of the test. Each data processing setting is made to output the necessary data (step 32).

次に、システムコントローラlにより実行制御ユニット
3が起動される(ステップ33)。
Next, the execution control unit 3 is activated by the system controller 1 (step 33).

次に、実行制御ユニット3は、実行プログラム格納ユ、
ニット8から、1テスト項目のテストに必要なデータを
読み出す(ステップ34)。
Next, the execution control unit 3 includes an execution program storage unit,
Data necessary for testing one test item is read from the unit 8 (step 34).

次に、実行制御ユニット3は、読み込んだデータを解読
し、テストユニット4に、測定条件と判定値の設定をす
る(ステップ35)6 次に、テストユニット4は、被測定素子5に信号を入力
して、被測定素子5からの出力を測定し7、測定データ
を判定する(ステップ36)。
Next, the execution control unit 3 decodes the read data and sets the measurement conditions and judgment values in the test unit 4 (step 35).6 Next, the test unit 4 sends a signal to the device under test 5. The output from the device under test 5 is measured 7, and the measured data is determined (step 36).

次に、テストユニット4は、判定結果を実行制御ユニッ
ト3に転送する(ステップ37)。また、判定結果と測
定データを結果格納ユニット6に転送する(ステップ3
日)。
Next, the test unit 4 transfers the determination result to the execution control unit 3 (step 37). Also, the judgment results and measurement data are transferred to the result storage unit 6 (step 3
Day).

次に、判定結果が良品の場合は、判定を行なったテスト
が最後のテスト項目かどうかを判断する(ステップ39
,4O)。最後のテスト項目の場合は、次の被測定素子
のテストを開始する(ステップ40.33)、また、最
後のテスト項目でない場合は、次のテストを行なう(ス
テップ40゜34)。
Next, if the judgment result is a non-defective item, it is judged whether the test that made the judgment is the last test item (step 39).
, 4O). If it is the last test item, the test of the next device under test is started (step 40.33), and if it is not the last test item, the next test is performed (step 40.34).

次に、判定結果が不良の場合は、項目毎不良数カウンタ
9の不良テスト項目のカウンタをインクリメントする(
ステップ41)、また、実行制御ユニット3はテストの
実行を中止する(ステップ42)。
Next, if the judgment result is defective, the counter of the defective test item in the defective number counter for each item 9 is incremented (
Step 41), and the execution control unit 3 stops the test execution (Step 42).

次に、順序変更ユニット7は、項目毎不良数カウンタ9
の内容を調べて、順序変更条件に一致しているかどうか
調べる(ステップ43)。順序変更条件に−・致しでい
れば、不良数の多いテスト項目順にテストが実行される
ように、テスト項目を並べ替える(ステップ44)。並
べ替えられたテストプログラムは、実行プログラム格納
ユニット8に格納される(ステップ45)。また、順序
変更条件になっていなければ、テスト項目の並べ替えは
行なわれない。
Next, the order change unit 7 outputs a defect count counter 9 for each item.
It is checked whether the contents match the order change conditions (step 43). If the order change condition is satisfied, the test items are rearranged so that the tests are executed in the order of the test items with the highest number of defects (step 44). The rearranged test programs are stored in the execution program storage unit 8 (step 45). Further, unless the order change condition is met, the test items are not rearranged.

次に、いま測定対象になっている被測定素子5が、最後
の被測定素子かどうか判断する(ステップ46)。
Next, it is determined whether the device to be measured 5 currently being measured is the last device to be measured (step 46).

最後の被測定素子である場合は、システムコントローラ
1が、結果格納ユニット6のデータを読み出す。このデ
ータは、システムコントローラ1により、テスト開始時
に設定されたデータ処理設定に従って結果が出力され、
検査工程での処理が終了する(ステップ47)。また、
最後の被測定素子でなければ、次の被測定素子をテスト
する(ステップ46.33)。
If it is the last device to be measured, the system controller 1 reads the data from the result storage unit 6. This data is output by the system controller 1 according to the data processing settings set at the start of the test.
The processing in the inspection process ends (step 47). Also,
If it is not the last device to be measured, the next device to be measured is tested (step 46.33).

なお、上記実施例では、実行プログラム格納ユニット8
が、並べ替えられたテストブ11グラム全てを格納し7
なくても、テスl実行順のみを指示できる構成にし2て
もよい。
Note that in the above embodiment, the execution program storage unit 8
stores all 11 grams of sorted test blocks.
Even if it is not necessary, a configuration may be adopted in which only the order of test l execution can be instructed.

〔発明の効果〕〔Effect of the invention〕

以上説明と7だように本発明によれば、。不良の発生が
多いテスト項目を最初の部分でテス[・できるように並
べ替えてテストを実行することができるので、不良の半
導体装置のテスト時間が短縮され、効率的にテストが実
施できる。
According to the above description and item 7, according to the present invention. Since test items that often cause defects can be rearranged and tested so that they can be tested at the beginning, the test time for defective semiconductor devices can be shortened and tests can be carried out efficiently.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による半導体試験装置の一実施例を示す
ブロック系統図、第2図は第」図の装置の動作を説明す
るためのフローチャート、第3図は従来の半導体試験装
置を丞すブロック系統図、第4図は第3図の装置の動作
を説明するためのフローチャートである。 1・・・システムコントローラ、2・・・テストプログ
ラム格納ユ、ニット、3・・・実行制御ユニット、4・
・・テストユニット、5・・・被測定素子、6・・・結
果格納ユニット、7・・・順序変更ユニット、8・・・
実行プロダラム格納ユ;ツ 9・・・項目毎不良数カウンタ。 第1 図 第3
FIG. 1 is a block system diagram showing an embodiment of the semiconductor testing device according to the present invention, FIG. 2 is a flow chart for explaining the operation of the device shown in FIG. 3, and FIG. 3 is a diagram showing a conventional semiconductor testing device. The block system diagram, FIG. 4, is a flowchart for explaining the operation of the apparatus shown in FIG. DESCRIPTION OF SYMBOLS 1... System controller, 2... Test program storage unit, unit, 3... Execution control unit, 4...
...Test unit, 5...Device under test, 6...Result storage unit, 7...Order change unit, 8...
Execution program storage unit; 9. Defective number counter for each item. Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims]  全体動作を制御するシステムコントローラと、被測定
素子のテストを実行するために必要なテストプログラム
を記憶しているテストプログラム格納ユニットと、テス
ト項目の実行順序を並べかえる順序変更ユニットと、並
べかえられたテストプログラムを格納している実行プロ
グラム格納ユニットと、被測定素子に入力信号を与え、
出力を測定し、測定データの判定を行なうテストユニッ
トと、実行プログラム格納ユニットに格納されている命
令を読み出し、テストユニットにデータを設定する実行
制御ユニットと、テスト項目毎のテスト結果を格納する
結果格納ユニットと、テスト項目ごとに不良数をカウン
トする項目毎不良数カウンタとを備えた半導体試験装置
The system controller has been rearranged to include a system controller that controls the overall operation, a test program storage unit that stores the test programs necessary to test the device under test, and an order change unit that rearranges the execution order of test items. Applying input signals to the execution program storage unit that stores the test program and the device under test,
A test unit that measures the output and judges the measured data, an execution control unit that reads instructions stored in the execution program storage unit and sets data in the test unit, and a result that stores the test results for each test item. A semiconductor testing device that includes a storage unit and an item-by-item failure number counter that counts the number of failures for each test item.
JP16461090A 1990-06-22 1990-06-22 Test equipment for semiconductor Pending JPH0461145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16461090A JPH0461145A (en) 1990-06-22 1990-06-22 Test equipment for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16461090A JPH0461145A (en) 1990-06-22 1990-06-22 Test equipment for semiconductor

Publications (1)

Publication Number Publication Date
JPH0461145A true JPH0461145A (en) 1992-02-27

Family

ID=15796460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16461090A Pending JPH0461145A (en) 1990-06-22 1990-06-22 Test equipment for semiconductor

Country Status (1)

Country Link
JP (1) JPH0461145A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008509420A (en) * 2004-08-09 2008-03-27 エービービー・エスピー.・ゼット.オー.オー. Method and device for diagnosing technical equipment
CN106353662A (en) * 2015-07-16 2017-01-25 北京兆易创新科技股份有限公司 Test method and chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008509420A (en) * 2004-08-09 2008-03-27 エービービー・エスピー.・ゼット.オー.オー. Method and device for diagnosing technical equipment
CN106353662A (en) * 2015-07-16 2017-01-25 北京兆易创新科技股份有限公司 Test method and chip
CN106353662B (en) * 2015-07-16 2019-03-08 北京兆易创新科技股份有限公司 A kind of test method and chip

Similar Documents

Publication Publication Date Title
JPH0461145A (en) Test equipment for semiconductor
EP0424825B1 (en) Method for measuring DC current/voltage characteristic of semi-conductor device
JPH08220172A (en) Inspecting equipment
JPH10135299A (en) Method and system for self-diagnosis
JPH0887429A (en) Programmable controller
JPH01244380A (en) Ic tester
JPH034181A (en) Semiconductor testing device
JPH04102128A (en) Testing device for information processor
JP2549655B2 (en) Testing equipment
JPH0313871A (en) Product inspection apparatus
JPH05102284A (en) Lsi test device
JPH04158275A (en) Method for selecting semiconductor device
JP2864603B2 (en) Inspection device for semiconductor storage device
JPH01282478A (en) Inspection of article
JPH04359171A (en) Ic testing method using ic tester
JPH0682525A (en) Semiconductor test equipment
JPH0441318Y2 (en)
JPS60226132A (en) Semiconductor device tester
JPH03197880A (en) Output display method for defective data by in-circuit tester
JPH06186291A (en) Inspecting method for microcomputer
JPS61170847A (en) Automatic testing equipment of peripheral device
JPH09321115A (en) Method for testing semiconductor integrated circuit and test controller
JPH0330304B2 (en)
JPH06230082A (en) Lsi inspection device and lsi inspection method
JPH0224577A (en) Conveying apparatus for inspection of semiconductor device