JPH1188001A

JPH1188001A - 基板の接続構造

Info

Publication number: JPH1188001A
Application number: JP9237285A
Authority: JP
Inventors: Naoko Ono; 直子小野; Yoshio Konno; 舜夫昆野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-09-02
Filing date: 1997-09-02
Publication date: 1999-03-30
Anticipated expiration: 2017-09-02
Also published as: JP3335296B2

Abstract

(57)【要約】【課題】小型で、接続部の伝送損失が小さい基板の接
続構造を提供する。【解決手段】第１の信号線Ｓ11及び第１のグラウンド
Ｇ11を有する第１の基板11と、第２の信号線Ｓ12及び第
２のグラウンドＧ12を有するマイクロストリップ構造の
第２の基板12とが接続され、第１の信号線と第２の信号
線とは信号線接続部Ｃ11，Ｃ12，Ｂ12により接続され、
第１のグラウンドと第２のグラウンドとは第２の基板に
設けられるビアＶ12を介してグラウンド接続部Ｂ11，Ｖ
11によって接続され、信号電流の軌跡の長さがグランド
電流の軌跡の長さに近くなるように信号線接続部及びグ
ラウンド接続部が配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路基板の接続構
造に関し、詳細には、マイクロストリップ線路構造を有
する回路基板と他の回路基板とをバンプ又はワイヤボン
ディングを用いて接続する回路基板の接続構造に関す
る。

【０００２】

【従来の技術】近年、情報通信分野においては、従来で
は特殊な用途にしか用いられていなかった数ＧＨｚ以上
の高周波領域の民生用の利用が次々と進められており、
小型且つ安価で高性能な高周波機器が求められている。
特に、数１０ＧＨｚ以上の電波を送受信する高周波機器
では、波長が数mmと短いため、外周器の共振や回路の発
振等のトラブルが防止される回路の設計を容易に行う意
味で、高周波回路部の小型化が重要になっている。

【０００３】高周波回路部を小型化するためには、必要
な回路を可能な限り一つの半導体チップ上に形成するこ
と、すなわち、ＭＭＩＣ（Monolithic Microwave Integ
rated Circuit ）化すること、及び、半導体チップの実
装方式を改善することが有効な方策である。

【０００４】回路のＭＭＩＣ化に関しては、半導体集積
化技術の飛躍的な発展に伴って半導体チップ上の回路の
集積化が進み、一つの半導体チップ内に形成される回路
は、従来の単体能動素子から機器の１つの回路機能を果
たす機能回路ブロックへ、更には、複数の機能回路ブロ
ックへと集積化度が高くなってきている。

【０００５】半導体チップの実装方式についても、以下
に記載するように改善が進められている。

【０００６】図１３は、従来の半導体チップの実装方法
を示す図で、半導体チップ１は基板２にフェースアップ
実装されており、電気的接続にはボンディングワイヤ３
を用いている。この方式では半導体チップ１を基板２に
実装したときに、基板側の実装面積が接続部の分だけ増
加し、小型化には限界がある。また、電気的接続に長さ
数百μｍ程度のボンディングワイヤ３を用いているた
め、接続部によってインダクタ等の寄生成分が付加さ
れ、高周波帯で使用する場合にはこの寄生成分が機器の
電気特性に影響を及ぼす。

【０００７】そこで、より一層の小型化・高周波化を図
るため、フリップチップ接続を用いて半導体チップを基
板に実装する方法が提案されている。フリップチップ接
続は、図１４に示すように半導体チップ１上の入出力電
極（図示省略）上に金属の突起状電極であるバンプ４を
形成し、このような半導体チップ１を図１５に示すよう
にフェースダウンで基板２上に実装する方法で、入出力
電極上のバンプ４を基板２上の電極（図示省略）に接続
することによって電気的な接続を行なっている。

【０００８】フリップチップ接続方式によれば、実質的
な実装面積は半導体チップの大きさで済むため、最も実
装面積が少ない方法である。また、接続部分に用いられ
るバンプの高さは数十μｍ程度であるため、接続部分の
物理的大きさを小さくすることができ、高周波領域で問
題となる寄生容量やインダクタンス成分を飛躍的に小さ
くできる利点を有している。従って、数ＧＨｚ以上の高
周波信号が通過するような接続部にはフリップチップ接
続が最も適しており、この技術を用いて２０ＧＨｚ程の
高周波領域で動作する増幅器を試作した例が既に報告さ
れている（酒井他、“フリップチップ実装を用いた新し
いミリ波ＩＣ”、信学技報、ED94-134,MW94-121, ICD94
-196(1995-01), p.37）。

【０００９】

【発明が解決しようとする課題】半導体チップをはじめ
とする高周波を扱う基板の配線には、マイクロストリッ
プ線路がよく用いられる。

【００１０】マイクロストリップ線路を有する半導体チ
ップと基板との接続にフリップチップ接続を適用する場
合、図１６の（ａ）〜（ｄ）に示すように、ビアを用い
てマイクロストリップ構造の基板のグラウンド層の接続
端を信号線のある面側へ引き出すことによって他の基板
のグラウンド層との接続を可能とするのが一般的且つ効
率的な方法である。

【００１１】詳細には、半導体チップ１及び基板２の信
号線Ｓ１，Ｓ２の端部に信号用のバンプＳＢを形成す
る。半導体チップ１及び基板２の裏面グラウンドＧ１，
Ｇ２は、半導体チップ１及び基板２を貫通するスルーホ
ールのビアＶ１，Ｖ２等を通じて信号線Ｓ１，Ｓ２側の
グラウンド用のバンプＧＢと電気的に接続される。この
際、グラウンド用ビアＶ１，Ｖ２及びバンプＧＢが信号
線用のバンプＳＢと重ならないように、バンプＧＢをバ
ンプＳＢから一定距離だけ離す必要がある。この結果、
信号線Ｓ１，Ｓ２の伝送方向に比べて、グラウンド電流
の流れる軌跡（グラウンドパス）は、半導体チップ１と
基板２との接続部分付近で迂回することになり、信号電
流の流れる軌跡（信号パス）よりグラウンドパスのほう
が長くなる。

【００１２】しかし、高周波伝送においては、上述のよ
うにグラウンドパスの方が長くなると、接続部分におけ
る伝送路の不連続による伝送損失が大きくなるという問
題があるため、信号パスとグラウンドパスの長さが等し
いことが望ましい。

【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、半導体部品の小型化・
高集積化の妨げることなく、接続部の伝送線路の不連続
により生じる伝送損失を小さくすことができる基板の接
続構造を提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に関する基板の接続構造は、第１の信号線
及び第１のグラウンドを有する第１の基板と、第２の信
号線及び第２のグラウンドを有し第２の信号線と第２の
グランドとが同一平面上にない多層構造の第２の基板
と、該第１の信号線と該第２の信号線とを接続する信号
線接続部と、該第２の基板に設けられるビアを介して該
第１のグラウンドと該第２のグラウンドとを接続するグ
ラウンド接続部とを有する基板の接続構造であって、該
接続構造を流れる信号電流の軌跡の長さがグランド電流
の軌跡の長さに近くなるように該信号線接続部及び該グ
ラウンド接続部が配置される基板の接続構造である。

【００１５】上記信号線接続部及び前記グラウンド接続
部は、フリップチップ接続を行うバンプを有する。

【００１６】基板接続部近傍で上記第１の信号線と前記
第２の信号線とは実質的に基板の層方向に対して垂直で
ある１つの平面に沿って配置され、前記信号線接続部
は、信号電流の軌跡の長さを長くするために当該１つの
平面から外れるように迂回する迂回線を有する。

【００１７】あるいは、上記信号線接続部及び前記グラ
ウンド接続部は、ワイヤボンディング接続を行うワイヤ
を有する。

【００１８】上記第１の信号線及び第１のグラウンド層
は、マイクロストリップ構造またはコプレーナ構造に形
成される。

【００１９】本発明の基板の接続構造によれば、マイク
ロストリップ線路構造を有する基板と他の基板とをバン
プあるいはワイヤを用いて接続した接続構造体におい
て、接続領域で信号線がプロセスの条件を満たす範囲で
最短距離で信号線を設ける通常の場合に比べ迂回するよ
うに構成することにより信号パスとグラウンドパスの長
さが近づき又は一致し、接続部の伝送線路の不連続によ
る伝送損失が軽減される。

【００２０】

【発明の実施の形態】２つの基板を図１６に示される接
続構造となるように接続した場合における接続の不連続
性とマイクロストリップ線路の伝送特性との関係を調べ
ると、以下のようになる。

【００２１】導体及び誘電体の材質及び厚さが同じ２つ
の基板を理想的な状態で連続的に接続された場合（モデ
ルＡ）、表１に示すようなマイクロストリップ線路誘電
体層を持つＧａＡｓ半導体チップとアルミナ基板とを接
続した場合（モデルＢ）、配線部分の材料として表１に
示すようなＢＣＢ（ベンゾシクロブテン）を用いたＢＣ
Ｂ層付き半導体チップとアルミナ基板とを接続した場合
（モデルＣ）について、周波数が６０ＧＨｚにおけるＳ
パラメータＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂、電圧定在波比VSWR
_in，VSWR_out 及び最大有能電力利得（ＭＡＧ）を計算す
ると、表２のようになる。又、周波数０〜７０ＧＨｚの
範囲におけるモデルＡの周波数特性は図１のように、モ
デルＢの場合は図２のように、モデルＣの場合は図３の
ようになる。図１〜３において、（ａ）は、Ｓパラメー
タＳ₁₁，Ｓ₂₂を示した反射特性に関するスミス図であ
り、（ｂ）は周波数とＭＡＧ及びＳパラメータＳ₂₁の関
係を示した通過特性に関する図である。

【００２２】

【表１】 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− マイクロストリップＧａＡｓ層アルミナ層ＢＣＢ層線路の誘電体層 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 比誘電率１２．９９．８３．０誘電体の厚さ（μｍ）１００２００１０導体の厚さ（μｍ）２２２ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【表２】 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− Ｓ₁₁ Ｓ₂₂ Ｓ₂₁ Ｓ₁₂ VSWR_in VSWR_out ＭＡＧ [dB] [dB] [dB] [dB] [dB] −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− モデルＡ -40.64 -39.89 -0.08 -0.08 1.02 1.02 -0.08 モデルＢ -12.31 -12.31 -0.28 -0.28 1.64 1.64 0.00 モデルＣ -16.71 -16.71 -0.11 -0.11 1.34 1.34 0.00 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【００２３】モデルＡのような理想的な接続においては
電圧定在波比VSWRは１となり、ＳパラメータＳ₂₁は０dB
となるが、モデルＢ及びモデルＣのように接続部が不連
続であると、接続部での反射により電圧定在波比VSWRが
大きくなり、伝送損失Ｓ₂₁の絶対値も大きくなる。電圧
定在波比VSWRは、一般的に機能ブロックあるいはシステ
ム全体で約２以下であることが望ましく、ブロック内に
は一般的に基板間接続部が数個程度存在するため、各接
続部のVSWRは１に十分近い値であることが望まれる。し
かし、現実には、基板の接続部分において理想的に連続
した接続を形成することは困難である。

【００２４】更に、図１６のようにビアを用いてマイク
ロストリップ構造の基板のグラウンド層と他の基板のグ
ラウンド層とを接続する構造においては、基板の接続部
分付近でグラウンド電流の流れる軌跡（以下、グラウン
ドパスと称する）が迂回して信号電流が流れる軌跡（以
下、信号パスと称する）よりグラウンドパスのほうが長
くなるため、伝送路が不連続になる。つまり、接続形態
に起因する不連続が存在する。接続形態による不連続
は、それ自体による伝送損失の増大だけでなく、前述の
材質の相違等による不連続と相まって、その部分での伝
送損失を大きくする。従って、基板の接続構造に起因す
る不連続性を減少させて伝送損失の増加を抑制すること
が可能な接続構造が必要となる。

【００２５】本発明は、上記のような基板間接続部の不
連続による伝送損失を抑制できる基板の接続構造を提案
するもので、本発明の接続構造においては、マイクロス
トリップ構造の基板と他の基板とが接続され、両基板の
グラウンド層は基板に設けられるビアを介して接続さ
れ、接続された基板を流れる信号電流の軌跡の長さがグ
ランド電流の軌跡の長さに近づくように信号線の長さを
調整するための長さ調整部が設けられている。

【００２６】以下、具体的な実施形態を参照して、本発
明の基板の接続構造について詳細に説明する。

【００２７】図４の（ａ）〜（ｄ）は本発明の第１の実
施形態に係る接続構造を示し、（ａ）は接続構造の平面
図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面図、
（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）は
（ａ）におけるＤ−Ｄ’線端面図である。

【００２８】この実施形態の接続構造では、マイクロス
トリップ線路構造を有する２つの基板１１，１２は、接
続される各基板端部に形成される突起状電極であるバン
プＢ１１，Ｂ１２を通して電気的及び機械的に接続され
て基板端部が重ね合わされ、基板の信号線Ｓ１１，Ｓ１
２がバンプ接続部近傍で最短距離で結ばれずに迂回する
構造を持つ。つまり、基板間の信号線Ｓ１１，Ｓ１２接
続用のバンプＢ１２は、接続する信号線Ｓ１１，Ｓ１２
による信号伝送方向、即ち、信号線Ｓ１１，Ｓ１２の長
手軸方向Ｌ１１、Ｌ１２を含み基板の誘電体層に対して
垂直な平面上ではなく、該平面から外れた位置に配置さ
れる。そして、迂回線Ｃ１１，Ｃ１２を用いて接続され
る。他方、両基板のグラウンド層Ｇ１１，Ｇ１２を接続
するビアＶ１１，Ｖ１２及びバンプＢ１１は、信号線Ｓ
１１，Ｓ１２の長手軸方向Ｌ１１、Ｌ１２を含む平面上
に配置される。

【００２９】上記構成において、グラウンド電流は、迂
回線Ｃ１１，Ｃ１２を流れる信号電流の影響を受けるた
め、実際のグラウンドパスは、ビアＢ１１付近におい
て、信号線Ｓ１１，Ｓ１２の長手軸方向Ｌ１１、Ｌ１２
を含む平面より迂回線Ｃ１１，Ｃ１２側に多少偏向し、
偏向の程度は伝送信号の周波数によって変化する。従っ
て、迂回線Ｃ１１，Ｃ１２側に偏向しビアＶ１１，Ｖ１
２を通るグラウンドパスの長さが迂回線Ｃ１１，Ｃ１２
を通る信号パスの長さと最も近くなるように、基板の材
質や厚さ、信号線の太さや形状、伝送信号の周波数等を
考慮して、バンプＢ１２の位置を設定する。このように
迂回線Ｃ１１，Ｃ１２を用いて信号線Ｓ１１，Ｓ１２を
接続することによって、信号パスの長さとグラウンドパ
スの長さを近づけることが可能となり、伝送線路の接続
部の不連続を低減できるため、接続部における伝送損失
を低減できる。換言すれば、迂回線Ｃ１１，Ｃ１２は、
信号線の長さを調整するための役割を有する。

【００３０】尚、バンプを用いる通常のフリップチップ
接続においては、基板の接続を行う部分に入出力用のパ
ッドが形成され、この上にバンプが形成される。上述の
本発明に係る接続構造の第１の実施形態の説明及び後述
する他の実施形態の説明においてはパッドについて説明
されていないが、本発明においては、パッドそのものに
ついては通常のフリップチップ接続と同様に用いてもあ
るいは必要に応じて省略してもよい。

【００３１】上述の実施形態では、第１の基板１１とし
て半導体チップを、第２の基板１２としてアルミナ基板
を用いているが、この構成に限られるものではなく、本
発明に係る接続構造は、Ｓｉ基板、ＧａＡｓ基板等の半
導体基板、アルミナ基板、樹脂基板等を含む各種基板に
適用できる。

【００３２】基板として半導体チップあるいは半導体基
板を用いる場合、基板には能動素子、受動素子、配線、
電極等が設けられている。能動素子としては、バイポー
ラトランジスタ、電界効果トランジスタ等が挙げられ
る。受動素子としては、抵抗、キャパシタ、インダクタ
ンス、方向性結合器、フィルタ、インピーダンス変換
器、アンテナ等が挙げられる。配線材料には、例えば、
Ａｕ，Ａｌ，Ｃｕ及びその他の金属、並びに、導電性樹
脂等が使用可能である。電極には、バンプが用いられ
る。また、基板１１条の信号線Ｓ１１と迂回線Ｃ１１、
及び、基板１２上の信号線Ｓ１２と迂回線Ｃ１２とが作
る角度は任意に決められるが、４５度にすると設計ルー
ルが単純となり、回路設計が容易であり、設計時間を短
縮できる。

【００３３】上述したような本発明の接続構造を有する
基板接続体は、例えば、次に示すようなプロセスによっ
て電極（ランド）を形成した基板を用いて製造すること
ができる。以下、図面を参照して、半導体チップを基板
として電極を製造するプロセスを説明する。

【００３４】先ず、ウエハーとして例えばＧａＡｓウエ
ハーを用いて、ウエハー表面に、図５の（ａ）に示すよ
うに、半導体チップ１３の入出力パッド１４以外の領域
が酸化珪素等のパッシベーション膜１５で保護された半
導体チップ１３を複数形成し、スパッタリング法等によ
りチタン膜１６及び銅膜１７を続けて積層する。なお、
これら２つの金属膜１６，１７の膜厚は、合計で１μｍ
程度となるようにする。ここで銅膜１７はメッキ陰極と
して作用し、チタン膜１６は銅膜１７とウエハ上のパッ
シベーション膜１５との密着性を高める接続層として作
用する。従って、チタン膜１６の膜厚は薄くてもよく、
０．１μｍ程度の厚さで十分である。

【００３５】ここで、パッシベーション膜１５に酸化珪
素を用いる場合、銅と酸化珪素との密着力は低いが、チ
タン膜１６を設けることにより接着性が改善され、銅膜
１７の剥離を防止することができる。しかしながら、チ
タンは表面が酸化されやすいので、チタン膜１６を形成
した後に真空を破ることなく連続的に上層である銅膜１
７を形成することが好ましい。このようにしてチタン膜
１６と銅膜１７とを形成することにより、自然酸化膜の
介在を防止でき、密着力が高く低抵抗なメッキ陰極膜を
得ることができる。

【００３６】次に、図５の（ｂ）に示すように、ウエハ
ーの表面に厚膜レジストをスピンコート法により塗布
し、プリベーキングを行って膜厚が約２５μｍのメッキ
レジスト層１８を形成する。

【００３７】この後、露光・現像により、図５の（ｃ）
に示すように、入出力パッド１４上の位置においてメッ
キレジスト層１８に穴部を形成することによってレジス
トパターンが形成される。レジストパターンが形成され
たウエハーを電気メッキ装置に設置して、厚付け電極用
のメッキ銅層１９を形成する。

【００３８】電気メッキを行なうに当っては、ウエハー
上に形成された銅膜１７を電気メッキ装置の陰極に接続
し、陽極として含リン銅板を使用する。なお、メッキ液
としては、例えば、下記の組成の水溶液を使用すること
ができる。

【００３９】硫酸銅５水和物７５ｇ／Ｌ硫酸（比重１．８４）１８０ｇ／Ｌ塩酸０．１５ｍＬ／Ｌポリエチレングリコール（分子量約４００，０００）８０ｐｐｍチオキサンテート−ｓ−プロパンスルホン酸４０ｐｐｍ

【００４０】メッキ条件は、液温２５℃、電流密度１〜
５Ａ／ｄｍ² とし、空気吹き出しによりメッキ液を攪拌
することにより、銅イオンの供給を十分に行なう。形成
されるメッキ膜の厚が約２０μｍに達する所要時間を予
め求めておき、所要時間を経過したら通電を止め、ウエ
ハーをメッキ装置から取り出し十分に水洗する。

【００４１】次に図５の（ｄ）に示すように、アセトン
を用いてメッキレジスト膜を全て除去し、その後、ウエ
ハーをエッチャントに浸漬してエッチングを行なうこと
により、メッキにより形成した銅膜１７及びチタン膜１
６の入出力パッド１４上部以外の部分を除去する。この
場合、メッキ銅層１９も同時にエッチングされるが、厚
さが銅膜１７及びチタン膜１６に比べて十分厚いため、
入出力パッド１４周囲の銅膜１７及びチタン膜１６が選
択的に除去される。尚、銅膜１７のエッチャントとして
は、例えば、過硫化アンモニウム、硫酸及びエタノール
を含む混合溶液を、チタン膜１６のエッチャントとして
は、例えば、ＥＤＴＡ、アンモニア及び過酸化水素水を
含む混合溶液を各々用いることができる。

【００４２】以上のようにして、入出力パッド７上に厚
さ約２０μｍ程度の銅による厚付け電極が形成できる。
この後、厚付け電極が形成されたウエハーをダイシング
することにより、個々の半導体チップ１３に切り分けら
れる。

【００４３】フリップチップ接続のためのバンプＢ（突
起状電極）は、半導体チップ１３の厚付け電極１８上に
高さ７０μｍ程度のはんだボールを載設することによっ
て形成される。バンプＢの形成法は、既に報告されてい
るメッキ法（E.K.Yung andI.Turlik,IEEE Rrans.Com
p.,Hyibrids,Manufact.Techono.,Vol.14 No.3,p.549(1
991)）等に開示される方法を用いることができる。上述
の構成に従えば、バンプＢは、入出力パッド１４上の
０．１μｍ厚さのチタン膜１６と１０μｍ厚さの銅膜１
７及びその上に形成されたはんだボールからなる。はん
だボールは、一般にはんだと称されている錫／鉛合金
（組成比：６／４）で製造されるが、これに限定される
ことなく、他の共晶はんだを含む接合材料として使用可
能な各種合金によるものが使用可能である。

【００４４】上記構成において、チタン膜１６は半導体
チップ上のアルミニウムや金等からなる入出力パッド１
４と上層の銅との密着力を高める効果を有し、さらに銅
の拡散が入出力パッド１４まで進行することを防止する
バリア層として作用する。銅膜１７は、はんだの濡れ性
を高めてはんだボールの接合性を向上させる。

【００４５】次に、半導体チップ１３を基板２０へフリ
ップチップ接続する接合工程について説明する。

【００４６】まず、基板２０上の入出力パッド１４’に
比較的高粘度なフラックスを塗布した後、図６の（ａ）
に示すように、半導体チップ１３のバンプＢが形成され
た面を下に向け、画像処理技術を利用して基板２０上で
正しく位置合わせして、半導体チップ１３の入出力パッ
ド（電極）１４と基板２０の入出力パッド１４’が対応
するように半導体チップ１３を重ね合わせる。半導体チ
ップ１３は、フラックスの粘性により基板２０上に仮固
定される。

【００４７】次に、窒素雰囲気のリフロー炉を用いて、
バンプＢのはんだボールを溶融させ、バンプＢによって
接続する電極の全ての接合を同時に行なうことによっ
て、半導体チップ１３と基板２０とはフリップチップ接
続される。

【００４８】フリップチップ接続終了後、フラックス残
査の有無、半導体チップ１３の傾斜の有無及び接合高
さ、はんだの濡れ具合い及び接合形状、半導体チップ１
３の位置ずれの有無、半導体チップ１３の割れの有無等
について目視により検査する。

【００４９】検査終了後、図６の（ｂ）に示すように、
バンプＢの耐湿性を高め接続信頼性を向上させる目的
で、ディスペンサを用いて半導体チップ１３と基板２０
間をビスフェノール系エポキシ樹脂等の封止樹脂Ｒなど
を用いて封止する。さらに図６の（ｃ）に示すように、
半導体部品の機械的強度を保持する目的で、基板２０表
面を全面的に封止樹脂Ｒ’などでコーティングすること
も可能である。

【００５０】本発明の接続構造は、様々に変形・応用す
ることが可能である。本発明に係る第２の実施形態を以
下に説明する。

【００５１】図７の（ａ）〜（ｄ）は本発明の第２の実
施形態に係る接続構造を示し、（ａ）は接続構造の平面
図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面図、
（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）は
（ａ）におけるＤ−Ｄ’線端面図である。

【００５２】この実施形態の接続構造では、基板２１，
２２の信号線Ｓ２１，Ｓ２２の長手軸方向Ｌ２１，Ｌ２
２は、均一のピッチで並ぶ接続用のバンプＢ２１，Ｂ２
２の隣接した２つのバンプの中点を通りバンプＢ２１，
Ｂ２２の並ぶ方向に対して垂直な平面上にある。従っ
て、信号線Ｓ２１，Ｓ２２接続用のバンプＢ２２だけで
なく、グラウンド層Ｇ２１，Ｇ２２を接続するビアＶ２
１，Ｖ２２及びバンプＢ２１も、信号線Ｓ２１，Ｓ２２
の長手軸方向Ｌ２１、Ｌ２２を含む平面から外れた位置
に配置される。

【００５３】上記構成において、信号線Ｓ２１と信号線
Ｓ２２の間において、信号電流は、迂回線Ｃ２１、バン
プＢ２２迂回線Ｃ２２を通じて流れる。グラウンド電流
は、迂回線Ｃ２１，Ｃ２２を流れる信号電流の影響を受
けて、長手軸方向Ｌ２１、Ｌ２２を含む平面から迂回線
Ｃ２１，Ｃ２２側に多少偏向してビアＶ２１、Ｖ２２及
びバンプＢ２１を通るように流れる。このように構成す
ることによっても、信号パスの長さとグラウンドパスの
長さを近づけることが可能であり、伝送線路の接続部の
不連続を低減できるため、接続部における伝送損失を低
減できる。

【００５４】上記のような信号線及びバンプの配置をと
ることにより、近接する信号線間のクロストークを低減
できる。また、設計ルールも単純であるため、回路設計
が容易であり、設計時間を短縮できる。

【００５５】次に、本発明の第３の実施形態を説明す
る。

【００５６】図８の（ａ）〜（ｄ）は本発明の第３の実
施形態に係る接続構造を示し、（ａ）は接続構造の平面
図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面図、
（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）は
（ａ）におけるＤ−Ｄ’線端面図である。

【００５７】この実施形態の接続構造では、接続される
一方の基板３１は、配線構造がコプレナ線路である半導
体チップである。

【００５８】この配線構造において、信号線Ｓ３１，Ｓ
３２の長手軸方向Ｌ３１，Ｌ３２は同一平面上になく、
グラウンド層Ｇ３１の軸方向Ｌ３１’と信号線Ｓ３２の
長手軸方向Ｌ３２とが同一平面上にある。信号電流は、
信号線Ｓ３１，Ｓ３２間を、バンプＢ３２及び迂回線Ｃ
３２を介して流れ、グラウンド電流はグラウンド層Ｇ３
１，Ｇ３２間を、バンプＢ３１及びビアＶ３２を介して
流れる。この場合においても、グラウンド電流は、信号
電流の影響により多少迂回線Ｃ３２側に偏向して流れ
る。この構成においても、信号パスの長さとグラウンド
パスの長さを近づけることが可能である。

【００５９】上述から明らかなように、接続される２つ
の基板の少なくとも一方がマイクロストリップ線路であ
れば、本発明に従って信号パスとグラウンドパスの長さ
を同程度になるように基板を接続することが可能であ
る。

【００６０】図９の（ａ）〜（ｄ）は本発明の第４の実
施形態に係る接続構造を示し、（ａ）は接続構造の平面
図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面図、
（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）は
（ａ）におけるＤ−Ｄ’線端面図である。

【００６１】この実施形態は、信号パス及びグラウンド
パスの長さを近づけるための迂回線の変形例を示すもの
であり、Ｓ字形に湾曲した迂回線Ｃ４１，Ｃ４２によっ
て信号線Ｓ４１，Ｓ４２間が接続されている。

【００６２】この配線構造において、信号線Ｓ４１，Ｓ
４２の長手軸方向Ｌ４１，Ｌ４２は同一平面上にあり、
信号電流は、信号線Ｓ４１，Ｓ４２間を、バンプＢ４２
及び迂回線Ｃ４１，Ｃ４２を介して流れる。グラウンド
電流はグラウンド層Ｇ４１，Ｇ４２間を、バンプＢ４１
及びビアＶ４１，Ｖ４２を介して流れる。この場合にお
いても、信号パスの長さとグラウンドパスの長さを近づ
けることが可能であり、グラウンドパスの迂回線Ｃ４
１、Ｃ４２側への偏向を考慮して迂回線Ｃ４１，Ｃ４２
の湾曲形状を適宜調整する。

【００６３】図１０の（ａ）〜（ｄ）は本発明の第５の
実施形態に係る接続構造を示し、（ａ）は接続構造の平
面図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面
図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）
は（ａ）におけるＤ−Ｄ’線端面図である。

【００６４】この実施形態は、信号パス及びグラウンド
パスの長さを近づけるための迂回線がグラウンド層を接
続するバンプに近づくように湾曲形状をヘアピン形に変
更した例である。

【００６５】上記構成において、信号電流は、信号線Ｓ
５１，Ｓ５２間を、バンプＢ５２及び迂回線Ｃ５１，Ｃ
５２を介して流れる。グラウンド電流は、グラウンド層
Ｇ５１，Ｇ５２間を、バンプＢ５１及びビアＶ５１，Ｖ
５２を介して流れる。前述の実施形態の場合に比べ、こ
の実施形態においては、グラウンドパスが信号パスから
離れる位置がバンプに近くなる。つまり、信号の伝達方
向、即ち信号線Ｓ５１，Ｓ５２の長手軸方向Ｌ５１，Ｌ
５２を含む平面からグラウンド電流が反れる範囲の長さ
が短くなる。長手軸方向Ｌ５１，Ｌ５２を含む平面から
グラウンド電流が反れる範囲の長さが動作周波数におけ
る波長に対して十分短くなると、グラウンド電流は迂回
線Ｃ５１，Ｃ５２部分の信号電流による影響を殆ど受け
ず、殆ど迂回線Ｃ５１，Ｃ５２側に偏向しないで流れ
る。従って、本実施例のような形状をとることにより、
グラウンドパスが長くなるのを抑制し、信号パスを長く
することができるので、信号パスとグラウンドパスとの
整合が容易になる。

【００６６】図１１の（ａ）〜（ｃ）は本発明の第６の
実施形態に係る接続構造を示し、（ａ）は接続構造の平
面図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面
図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面図である。

【００６７】この実施形態は、フリップチップ接続では
なくボンディングワイヤによる接続によって２つの基板
を接続した例である。従って、２つの基板は端部を重ね
合わせずに同じ平面上に並列させて接続する。

【００６８】詳細には、２つの基板６１，６２は各々、
上面に信号線Ｓ６１，Ｓ６２を、下面にグラウンド層Ｇ
６１，Ｇ６２を有し、基板６１の端部上面には電極Ｅ６
１，Ｅ６２が並設され、基板６２の端部上面には電極Ｅ
６３，Ｅ６４が並設される。電極Ｅ６１，Ｅ６３を各々
基板下面のグラウンド層Ｇ６１，Ｇ６３と接続するため
に、基板６１，６２を貫通するビアＶ６１，Ｖ６２が形
成され、電極Ｅ６１は電極Ｅ６３とボンディングワイヤ
Ｗ６１によって接続されている。基板６１の信号線Ｓ６
１は、Ｓ字形に湾曲した迂回線Ｃ６１を介して電極Ｅ６
２に接続されており、同様に迂回線Ｃ６２を介して信号
線Ｓ６２に接続された電極Ｅ６４とボンディングワイヤ
Ｗ６２によって接続される。

【００６９】このように、ボンディングワイヤによって
接続する場合においても、信号パスの長さとグラウンド
パスの長さを近づけることが可能であり、グラウンドパ
スの迂回線Ｃ６１、Ｃ６２側への偏向を考慮して迂回線
Ｃ６１，Ｃ４６の湾曲形状を適宜調整する。

【００７０】上記実施形態から理解されるように、本発
明において、基板の接続手段はバンプに限ることなく、
ボンディングワイヤ、ランドグリッドアレイ（ＬＧＡ）
等の種々の接続手段を用いることができる。

【００７１】図１２の（ａ）〜（ｃ）は本発明の第７の
実施形態に係る接続構造を示し、（ａ）は接続構造の平
面図であり、（ｂ）は（ａ）におけるＢ−Ｂ’線端面
図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面図である。

【００７２】この実施形態は、ボンディングワイヤによ
る基板接続において、信号パスの長さの調整をボンディ
ングワイヤによって行う例である。

【００７３】詳細には、２つの基板７１，７２は各々、
上面に信号線Ｓ７１，Ｓ７２を、下面にグラウンド層Ｇ
７１，Ｇ７２を有し、基板７１の端部上面には電極Ｅ７
１，Ｅ７２が並設され、基板７２の端部上面には電極Ｅ
７３，Ｅ７４が並設される。電極Ｅ７１，Ｅ７３を基板
下面のグラウンド層Ｇ７１，Ｇ７３と各々接続するため
に、基板７１，７２を貫通するビアＶ７１，Ｖ７２が形
成され、電極Ｅ７１と電極Ｅ７３とはボンディングワイ
ヤＷ７１によって接続されている。基板７１の信号線Ｓ
７１は直接電極Ｅ７２に接続されており、ボンディング
ワイヤＷ７１より長いボンディングワイヤＷ７２によっ
て電極Ｅ７４と接続され、電極Ｅ７４は信号線Ｓ７２に
接続される。つまり、ボンディングワイヤの長さを変え
ることによって信号パスとグラウンドパスとの長さの整
合を行う。

【００７４】この実施形態は、基板のアセンブリ段階に
おいて信号パスとグラウンドパスとの整合を行えること
が特徴であり、前述の第６の実施形態と組み合わせて用
いると、基板のアセンブリ段階においてボンディングワ
イヤの長さの調整によって信号パスの長さの微調整が可
能となり、伝送損失をより少なく抑えることができる。

【００７５】本発明は、上述した実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲で、種々
応用・変形して実施することができる。例えば、本発明
の接続構造は、半導体チップと基板との接続、半導体チ
ップと半導体チップの接続、基板と基板との接続、ある
いは、他の電子機器向け部品間の接続にも適用できる。
又、上述の実施形態を適宜組み合わせて使用してもよ
い。

【００７６】

【発明の効果】以上詳述したように、本発明の基板の接
続構造によれば、マイクロストリップ線路構造を持つ基
板をバンプを用いたフリップチップ接続やワイヤボンデ
ィング接続等によって他の基板に接続したとき、信号パ
スとグラウンドパスの長さを近づけ、そろえることがで
きるので、接続部の伝送線路の不連続を低減でき、接続
部の伝送損失を減少させることができる。

【図面の簡単な説明】

【図１】図１６の構造に理想的な状態で連続的に接続さ
れた２つの基板の周波数特性を示す図であり、（ａ）は
反射特性に関するスミス図を示し、（ｂ）は周波数とＭ
ＡＧ及びＳパラメータＳ₂₁の関係を示す。

【図２】図１６の構造に接続されたＧａＡｓ半導体チッ
プ及びアルミナ基板の周波数特性を示す図であり、
（ａ）は反射特性に関するスミス図を示し、（ｂ）は周
波数とＭＡＧ及びＳパラメータＳ₂₁の関係を示す。

【図３】図１６の構造に接続されたＢＣＢを配線部分の
材料として用いた半導体チップ及びアルミナ基板の周波
数特性を示す図であり、（ａ）は反射特性に関するスミ
ス図を示し、（ｂ）は周波数とＭＡＧ及びＳパラメータ
Ｓ₂₁の関係を示す。

【図４】本発明の基板の接続構造の第１の実施形態を示
す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ−
Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面
図、（ｄ）は（ａ）におけるＤ−Ｄ’線端面図。

【図５】半導体チップに電極を製造するプロセスを説明
するための工程図（ａ）〜（ｄ）。

【図６】半導体チップを基板へフリップチップ接続する
プロセスを説明するための工程図（ａ）〜（ｃ）。

【図７】本発明の基板の接続構造の第２の実施形態を示
す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ−
Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面
図、（ｄ）は（ａ）におけるＤ−Ｄ’線端面図。

【図８】本発明の基板の接続構造の第３の実施形態を示
す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ−
Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面
図、（ｄ）は（ａ）におけるＤ−Ｄ’線端面図。

【図９】本発明の基板の接続構造の第４の実施形態を示
す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ−
Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端面
図、（ｄ）は（ａ）におけるＤ−Ｄ’線端面図。

【図１０】本発明の基板の接続構造の第５の実施形態を
示す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ
−Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端
面図、（ｄ）は（ａ）におけるＤ−Ｄ’線端面図。

【図１１】本発明の基板の接続構造の第６の実施形態を
示す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ
−Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端
面図。

【図１２】本発明の基板の接続構造の第７の実施形態を
示す図で、（ａ）は平面図、（ｂ）は（ａ）におけるＢ
−Ｂ’線端面図、（ｃ）は（ａ）におけるＣ−Ｃ’線端
面図。

【図１３】従来の半導体チップの実装構造を示す側面
図。

【図１４】フリップチップ接続により実装される従来の
半導体チップを示す斜視図。

【図１５】図１４の半導体チップを基板に実装した実装
構造を示す側面図。

【図１６】マイクロストリップ構造の基板を他の基板と
接続する場合の従来の接続構造を示す図で、（ａ）は平
面図、（ｂ）は（ａ）におけるＢ−Ｂ’線端面図、
（ｃ）は（ａ）におけるＣ−Ｃ’線端面図、（ｄ）は
（ａ）におけるＤ−Ｄ’線端面図。

【符号の説明】

１半導体チップ２基板３ボンディングワイヤ４バンプＳ１〜２信号線Ｇ１〜２グラウンド層Ｖ１〜２ビアＧＢ，ＳＢバンプ１１，１２，２１，２２，３１，３２，４１，４２，５
１，５２，６１，６２，７１，７２基板１３半導体チップ１４，１４’ 入出力パッド（電極）１５パッシベーション膜１６チタン膜１７銅膜１８メッキレジスト層１９メッキ銅層２０基板Ｒ，Ｒ’ 封止樹脂Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ
４１，Ｓ４２，Ｓ５１，Ｓ５２，Ｓ６１，Ｓ６２，Ｓ７
１，Ｓ７２信号線Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２，Ｇ３１，Ｇ３２，Ｇ
４１，Ｇ４２，Ｇ５１，Ｇ５２，Ｇ６１，Ｇ６２，Ｇ７
１，Ｇ７２グラウンド層Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３２，Ｖ４１，Ｖ
４２，Ｖ５１，Ｖ５２，Ｖ６１，Ｖ６２，Ｖ７１，Ｖ７
２ビアＢ１１，Ｂ１２，Ｂ２１，Ｂ２２，Ｂ３１，Ｂ３２，Ｂ
４１，Ｂ４２，Ｂ５１，Ｂ５２バンプＥ６１，Ｅ６２，Ｅ６３，Ｅ６４，Ｅ７１，Ｅ７２，Ｅ
７３，Ｅ７４電極Ｗ６１，Ｗ６２，Ｗ７１，Ｗ７２ボンディングワイヤ

Claims

【特許請求の範囲】

【請求項１】第１の信号線及び第１のグラウンドを有
する第１の基板と、第２の信号線及び第２のグラウンド
を有し第２の信号線と第２のグランドとが同一平面上に
ない多層構造の第２の基板と、該第１の信号線と該第２
の信号線とを接続する信号線接続部と、該第２の基板に
設けられるビアを介して該第１のグラウンドと該第２の
グラウンドとを接続するグラウンド接続部とを有する基
板の接続構造であって、該接続構造を流れる信号電流の
軌跡の長さがグランド電流の軌跡の長さに近くなるよう
に該信号線接続部及び該グラウンド接続部が配置される
ことを特徴とする基板の接続構造。
【請求項２】前記信号線接続部及び前記グラウンド接
続部は、フリップチップ接続を行うバンプを有する請求
項１記載の基板の接続構造。
【請求項３】基板接続部近傍で前記第１の信号線と前
記第２の信号線とは実質的に基板の層方向に対して垂直
である１つの平面に沿って配置され、前記信号線接続部
は、信号電流の軌跡の長さを長くするために当該１つの
平面から外れるように迂回する迂回線を有することを特
徴とする請求項２記載の基板の接続構造。
【請求項４】前記信号線接続部及び前記グラウンド接
続部は、ワイヤボンディング接続を行うワイヤを有する
請求項１記載の基板の接続構造。
【請求項５】前記第１の信号線及び第１のグラウンド
層は、マイクロストリップ構造またはコプレーナ構造に
形成される請求項１〜４のいずれかに記載の基板の接続
構造。