JPH1186028A - テクスチャ・マッピング性能を向上させた３次元グラフィックス・アクセラレータを含むコンピュータ・システム - Google Patents

Abstract

(57)【要約】 【課題】 テクスチャ・マッピング性能を向上させ、か
つ、必要なメモリおよびボード・スペースを低減した改
良型の３−Ｄグラフィックス・アクセラレータ構造を提
供する。 【解決手段】 幾何プリミティブの第１の領域を記述し
たデータを受け取り、その前記第１の領域に対応するテ
クスチャ・マップの第１の部分をテクスチャ・メモリ・
キャッシュ内に受け取り、テクスチャ・メモリ・キャッ
シュに記憶されたテクスチャ・マップの第１の部分に基
づいて、幾何プリミティブの第１の領域をテクスチャ・
マッピングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ・シ
ステムに含まれる３−Ｄグラフィックス・アクセラレー
タに関し、より具体的には、テクスチャ・マップをシス
テム・メモリに記憶し、モザイク化された部分を、グラ
フィックス・アクセラレータの内部のキャッシュ・メモ
リに転送する改良型の３−Ｄグラフィックス・アクセラ
レータ構造に関する。

【０００２】

【従来の技術】３次元（３−Ｄ）グラフィックス・アク
セラレータは、コンピュータ・システムの専門グラフィ
ックス・レンダリング・サブシステムであり、ホスト・
プロセッサに代わって３−Ｄレンダリング機能を実施す
るように設計され、これによってシステム性能を向上さ
せるものである。３−Ｄグラフィックス・アクセラレー
タを有するシステムでは、コンピュータ・システムのホ
スト・プロセッサ上で実行されるアプリケーション・プ
ログラムが、ディスプレイ装置に出力する３次元グラフ
ィックス要素を定義する３次元幾何データを生成する。
アプリケーション・プログラムに従って、ホスト・プロ
セッサは、この幾何データをグラフィックス・アクセラ
レータに転送する。グラフィックス・アクセラレータ
は、幾何データを受け取り、対応するグラフィックス要
素をディスプレイ装置上にレンダリングする。

【０００３】多くのコンピュータ・グラフィックス・シ
ステムの目標の１つは、ユーザにとって写実的な物体の
レンダリングを可能にすることである。しかし、視覚的
写実性の問題は非常に複雑である。「現実世界」の物体
は、色、反射および表面の不規則性における微妙な相違
を含め極めて多くの細部を含んでいる。

【０００４】表面の細部を物体に追加するのにはさまざ
まな方法がある。単純な方法は、特徴を示す表面細部ポ
リゴンを基本ポリゴンの上に使用するものである。しか
しこの方法は、表現する表面細部が複雑になるにつれ
て、効果がうすくなる。テクスチャ・マッピングとして
知られる代替の方法では、（ビット・マップなどの）画
像を表面の上にマップする。例えば、複雑な細部を有す
る絵をビット・マップ化したものを、その絵の骨組みを
表したポリゴンにテクスチャ・マッピングする。この技
術を使用すると多くの場合に、表面細部を表現するのに
ポリゴンを使用するものよりも写実的な結果が得られ
る。

【０００５】テクスチャ・マップは、テクセル（テクス
チャ・エレメント）と呼ばれる要素から構成された２次
元アレイである。ディスプレイ装置上のそれぞれのピク
セルは、さまざまな色値を含む少くとも１つのテクセル
にマップされる。テクスチャ・マップされるディスプレ
イ装置上のそれぞれのピクセルに対して、対応するテク
セルに関係づけられた色値を使用して、最終的な色値が
生成される。エイリアシングの問題を回避するために、
全ての関連テクセルが考慮される。

【０００６】

【発明が解決しようとする課題】従来技術のテクスチャ
・マッピング・システムは、グラフィックス・アクセラ
レータ・ボード上に配置された専用テクスチャ・メモリ
を使用する。このメモリは、待ち時間が短く高帯域でな
ければならないので、ＤＲＡＭでは一般に十分でない。
代わりに高価なメモリが使用され、これによってシステ
ムのコストが増大する。さらに、このテクスチャ・メモ
リは一般に、他の目的に使用することができない。これ
は、複数のレンダリング・チップを含むグラフィックス
・アクセラレータでは特に問題である。このような場合
には、追加のレンダリング・チップそれぞれに対してテ
クスチャ・メモリが必要となり、そのために、グラフィ
ックス・アクセラレータ・ボードに必要なスペース、お
よびシステム・コストがさらに増大する。テクスチャ・
マップすることができる画像の大きさは、回路基板上の
テクスチャ・メモリの大きさによって制限される。３−
Ｄグラフィックス・システムにおいてより複雑なテクス
チャ・マッピングがますます要求されていることから見
て、グラフィックス・システムの性能向上が望まれる。

【０００７】したがって、テクスチャ・マッピング性能
を向上させ、かつ、必要なメモリおよびボード・スペー
スを低減した改良型の３−Ｄグラフィックス・アクセラ
レータ構造が求められている。

【０００８】

【課題を解決するための手段】本発明は、テクスチャ・
マッピングの性能を向上させたコンピュータ・システム
である。このコンピュータ・システムは、ディスプレイ
・スクリーン、データ転送バス、およびそのバスに結合
され、テクスチャ・マップを記憶するシステム・メモリ
を含む。テクスチャ・マップは、所与のテクスチャ画像
の解像度の異なるバージョンをそれぞれが含む複数のミ
ップ・マップ・レベルを含んでもよい。このコンピュー
タ・システムはさらに、バスに結合され、幾何プリミテ
ィブをディスプレイ・スクリーン上にレンダリングする
アプリケーションを実行するように構成されたプロセッ
サを含む。このプロセッサはさらに、幾何プリミティブ
に対応する情報を生成するように構成される。このプロ
セッサはさらに、テクスチャ空間内の格子に編成された
複数のタイルにしたがって幾何プリミティブを分割する
ように構成される。格子内の複数のタイルの１枚１枚
は、テクスチャ・マップの一部分に対応し、複数のテク
セルを含む。複数のテクセルは、正方形に編成されるこ
とが好ましい。

【０００９】コンピュータ・システムはさらに、バスに
結合されたグラフィックス・アクセラレータを含む。複
数のタイルのそれぞれの大きさは、コンピュータ・シス
テムのグラフィックス・アクセラレータの内部のテクス
チャ・メモリ・キャッシュの大きさに等しい。テクスチ
ャ・メモリ・キャッシュはさらに、テクスチャ・キャッ
シュの対応する部分に対するミップ・マップ・レベルを
含んでもよい。このようにテクスチャ・メモリ・キャッ
シュは、複数のタイルのうちの１枚のタイルに対応する
テクスチャ・マップの部分を記憶するように構成され
る。レンダリング中の不必要な視覚効果を防止するため
に、格子内の隣接するタイルは、共通のテクセル行また
は列を共有する。性能を向上させるため、テクスチャ・
メモリ・キャッシュは、複数のバッファのうちの１つの
バッファに記憶されたテクスチャ・マップの部分に基づ
いて、所与のサブポリゴンをレンダリングする間に、テ
クスチャ・マップの１つの部分を、複数のバッファのう
ちの別の１つに書き込むことができるような複数のバッ
ファを有することができる。

【００１０】プロセッサは、複数のタイルのうちの第１
のタイルに対応するテクスチャ・マップの部分を、シス
テム・メモリからグラフィックス・アクセラレータに転
送するように構成される。グラフィックス・アクセラレ
ータは、複数のタイルのうちの第１のタイルに対応する
テクスチャ・マップの部分を、テクスチャ・メモリ・キ
ャッシュに記憶する。プロセッサはさらに、複数のタイ
ルのうちの第１のタイルに対応する幾何プリミティブの
部分を、複数のサブ・ポリゴンにモザイク化し、これら
の複数のサブ・ポリゴンのそれぞれに対応する情報を、
グラフィックス・アクセラレータに転送するように構成
される。グラフィックス・アクセラレータは、複数のタ
イルのうちの第１のタイルに対応するテクスチャ・マッ
プの部分に基づいて、ピクセル・レベルの複数のサブ・
ポリゴンのそれぞれをレンダリングするように構成され
る。

【００１１】テクスチャ・メモリ・キャッシュの使用
は、テクスチャ・マップの大きさの制約を実質的に全て
排除し、ますます増大するテクスチャ・サイズの要求を
満たす。グラフィックス・アクセラレータ内でテクスチ
ャがピクセル・レベルでレンダリングされるので、テク
スチャ付きの画像の品質は維持される。テクスチャ・メ
モリ・キャッシュはさらに、グラフィックス・アクセラ
レータのコストおよび必要となる回路基板上のメモリを
低減させる。

【００１２】

【発明の実施の形態】好ましい実施形態の以下の詳細説
明を添付図面と関連させて検討することによって、本発
明をよく理解することができるであろう。

【００１３】図１−コンピュータ・システム 次に図１に参照して、本発明に基づく３次元（３−Ｄ）
グラフィックス・アクセラレータを含むコンピュータ・
システム８０を示す。図示のようにコンピュータ・シス
テム８０は、システム・ユニット８２およびシステム・
ユニット８２に結合したビデオ・モニタまたはディスプ
レイ装置８４を含む。ディスプレイ装置８４は、各種デ
ィスプレイ・モニタ／装置のいずれでもよい。キーボー
ド８６および／またはマウス８８を含むさまざまな入力
装置を、コンピュータ・システムに接続することができ
る。コンピュータ・システム８０は、ビデオ・モニタ８
４上に３−Ｄグラフィック物体を表示するアプリケーシ
ョン・ソフトウェアを実行することができる。後にさら
に述べるように、コンピュータ・システム８０の３−Ｄ
グラフィックス・アクセラレータは、３次元グラフィッ
ク物体を表示する性能が改良されている。

【００１４】図２−コンピュータ・システムのブロック
図 次に図２に図１のコンピュータ・システムの簡略ブロッ
ク図を示す。本発明の理解に必要のないコンピュータ・
システム要素は便宜上、図示しない。図示のように、コ
ンピュータ・システム８０は、高速バスまたはシステム
・バス１０４に結合した中央処理装置（ＣＰＵ）１０２
を含む。さらにシステム・メモリ１０６が、高速バス１
０４に結合されることが好ましい。

【００１５】ホスト・プロセッサ１０２は、各種コンピ
ュータ・プロセッサ、マルチプロセッサおよびＣＰＵの
うちのいずれでもよい。システム・メモリ１０６は、ラ
ンダム・アクセス・メモリおよび大容量記憶装置を含む
各種メモリ・サブシステムのうちのいずれでもよい。シ
ステム・バスまたはホスト・バス１０４は、ホスト・プ
ロセッサ、ＣＰＵ、メモリ・サブシステム、および専門
サブシステム間の通信用の各種通信バスまたはホスト・
コンピュータ・バスのうちのいずれでもよい。好ましい
実施形態では、ホスト・バス１０４は、８３ＭＨｚで動
作する６４ビット・バスであるＵＰＡバスである。

【００１６】本発明に基づく３−Ｄグラフィックス・ア
クセラレータ１１２は、高速メモリ・バス１０４に結合
される。３−Ｄグラフィックス・アクセラレータ１１２
を、例えばクロス・バー・スイッチまたはその他のバス
接続論理によってバス１０４に結合してもよい。当技術
分野で周知のように、さまざまなその他の周辺装置また
はその他のバスを高速メモリ・バス１０４に接続しても
よい。３−Ｄグラフィックス・アクセラレータを、必要
に応じてどんな種類のバスにも結合することができるこ
とに留意されたい。図示のように、ビデオ・モニタまた
はディスプレイ装置８４が３−Ｄグラフィックス・アク
セラレータ１１２に接続される。

【００１７】ホスト・プロセッサ１０２は、ホスト・バ
ス１０４のプログラム入出力（Ｉ／Ｏ）プロトコルに従
ってグラフィックス・アクセラレータ１１２と情報をや
りとりする。代替実施形態では、グラフィックス・アク
セラレータ１１２が、ダイレクト・メモリ・アクセス
（ＤＭＡ）プロトコルに従って、又はインテリジェント
・バス・マスタリングを介してメモリ・サブシステム１
０６にアクセスする。

【００１８】コンピュータ・システム８０は、ホスト・
プロセッサ１０２上で実行されるグラフィックス・アプ
リケーション・プログラムによって指定された１つまた
は複数のポリゴンに対してテクスチャ・マッピングを実
行するように構成される。ホスト・プロセッサ１０２
は、１つまたは複数のポリゴンをモザイク化し、その結
果生じたサブ・ポリゴンを、ホスト・バス１０４を介し
てグラフィックス・アクセラレータ１１２に送る。それ
ぞれのサブ・ポリゴンと一緒にテクスチャ・マップの対
応する部分も伝達される。グラフィックス・アクセラレ
ータ１１２に伝達された各サブポリゴンは、描画プロセ
ッサに転送されて、テクスチャ・マッピングおよびレン
ダリングが実施される。後述するように、コンピュータ
・システム８０は、テクスチャ・マッピング性能が向上
するように構成されている。

【００１９】図３−グラフィックス・アクセラレータ 次に図３に、本発明の好ましい実施形態に基づくグラフ
ィックス・アクセラレータ１１２のブロック図を示す。
図示のとおり、このグラフィックス・アクセラレータ１
１２は主として、コマンド・ブロック１４２、一組の浮
動小数点プロセッサ１５２Ａ〜１５２Ｆ、一組の描画プ
ロセッサ１７２Ａおよび１７２Ｂ、３ＤＲＡＭから成る
フレーム・バッファ１００、ならびにランダム・アクセ
ス・メモリ／ディジタル・アナログ変換器（ＲＡＭＤＡ
Ｃ）１９６から構成される。

【００２０】図示のようにグラフィックス・アクセラレ
ータ１１２は、ホスト・バス１０４にインタフェースす
るコマンド・ブロック１４２を含む。コマンド・ブロッ
ク１４２は、グラフィックス・アクセラレータ１１２を
ホスト・バス１０４にインタフェースし、グラフィック
ス・アクセラレータ１１２内のその他のブロックまたは
チップ間のデータ転送を制御する。コマンド・ブロック
１４２はさらに、三角形データおよびベクトル・データ
を前処理し、幾何データを伸張する。

【００２１】コマンド・ブロック１４２は、複数の浮動
小数点ブロック１５２とインタフェースする。グラフィ
ックス・アクセラレータ１１２は、図の１５２Ａ〜１５
２Ｆで示すように最大で６つの浮動小数点プロセッサを
含むことが好ましい。浮動小数点プロセッサ１５２Ａ〜
１５２Ｆは高水準描画コマンドを受け取り、３次元物体
をスクリーンにレンダリングするための三角形、線など
のグラフィックス・プリミティブを生成する。浮動小数
点ブロック１５２Ａ〜１５２Ｆは、受け取った幾何デー
タに関して変形、クリッピング、面決定、ライティング
およびセットアップ動作を実行する。浮動小数点プロセ
ッサ１５２Ａ〜１５２Ｆは、それぞれのメモリ１５３Ａ
〜１５３Ｆに接続される。メモリ１５３Ａ〜１５３Ｆ
は、マイクロコードおよびデータの記憶に使用されるも
のであり、３２ｋ×３６ビットのＳＲＡＭであることが
好ましい。

【００２２】浮動小数点ブロック１５２Ａ〜１５２Ｆは
それぞれ、２つの描画プロセッサ１７２Ａおよび１７２
Ｂに接続される。グラフィックス・アクセラレータ１１
２は、２つの描画プロセッサ１７２Ａおよび１７２Ｂを
含むことが好ましい。ただし、これとは異なる数の描画
ブロックを使用してもよい。描画プロセッサ１７２Ａお
よび１７２Ｂは、さまざまなグラフィックス・プリミテ
ィブのスクリーン・スペース・レンダリングを実行し、
完成した画素を３ＤＲＡＭアレイ中に順番に配列する
か、これを充填するように動作する。描画プロセッサ１
７２Ａおよび１７２Ｂはさらに、フレーム・バッファ１
００の３ＤＲＡＭ制御チップとしても機能する。描画プ
ロセッサ１７２Ａおよび１７２Ｂは、浮動小数点プロセ
ッサ１５２Ａ〜１５２Ｆの１つから受け取った描画パケ
ット、またはコマンド・プロセッサ１４２から受け取っ
たダイレクト・ポート・パケットに基づいて画像を並列
に、フレーム・バッファ１００にレンダリングする。

【００２３】浮動小数点ブロック１５２Ａ〜１５２Ｆ
は、２つの描画ブロック１７２Ａおよび１７２Ｂに同じ
データを同時に伝達することが好ましい。これは言い換
えると、浮動小数点ブロック１５２からの２組のデータ
線上に常に同じデータがあるということである。したが
って浮動小数点ブロック１５２Ａがデータを伝達すると
きには、浮動小数点ブロック１５２ＡはＦＤバスの両方
の部分を介して、描画プロセッサ１７２Ａおよび１７２
Ｂに同じデータを伝達する。

【００２４】描画ブロック１７２Ａおよび１７２Ｂは、
４バンクの３ＤＲＡＭメモリ１９２Ａ〜１９２Ｂ、１９
４Ａ〜１９４Ｂを含むフレーム・バッファ１００に結合
される。描画ブロック１７２Ａは、２つの３ＤＲＡＭバ
ンク１９２Ａおよび１９２Ｂに結合され、描画ブロック
１７２Ｂは、２つの３ＤＲＡＭバンク１９４Ａおよび１
９４Ｂに結合される。図示のように各バンクは、３つの
３ＤＲＡＭチップを含む。３ＤＲＡＭメモリ・バンク１
９２Ａ〜Ｂおよび１９４Ａ〜Ｂは全体で、１２８０×１
０２４ビットで深さが９６ビットのフレーム・バッファ
１００を形成する。フレーム・バッファは、描画ブロッ
ク１７２Ａおよび１７２Ｂによってレンダリングされた
３−Ｄ物体に対応する画素を記憶する。

【００２５】３ＤＲＡＭメモリ１９２Ａ〜Ｂおよび１９
４Ａ〜Ｂはそれぞれ、ＲＡＭＤＡＣ（ランダム・アクセ
ス・メモリ・ディジタル・アナログ変換器）１９６に結
合される。ＲＡＭＤＡＣ１９６は、プログラマブル・ビ
デオ・タイミング・ジェネレータ、プログラマブル画素
クロック・シンセサイザ、クロスバー機能、ならびに従
来のカラー・ルックアップ・テーブル、トリプル・ビデ
オＤＡＣ回路を含む。ＲＡＭＤＡＣ１９６は、ビデオ・
モニタ８４に結合される。

【００２６】コマンド・ブロックは、単一のチップとし
て実装されることが好ましい。浮動小数点プロセッサ１
５２は、別々のチップとして実装されることが好まし
い。好ましい実施形態では、最大で６つの浮動小数点ブ
ロック・チップ１５２Ａ〜Ｆを含めることができる。描
画ブロックまたはプロセッサ１７２Ａおよび１７２Ｂ
は、別個のチップを含むことが好ましい。好ましい実施
形態のグラフィックス・アクセラレータ構造の他のアス
ペクトについては、１９９６年７月１日出願の「Ｔｈｒ
ｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｇｒａｐｈｉｃｓ Ａ
ｃｃｅｌｅｒａｔｏｒ Ｗｉｔｈ Ｄｉｒｅｃｔ Ｄａ
ｔａ Ｃｈａｎｎｅｌｓ ｆｏｒ Ｉｍｐｒｏｖｅｄ
Ｐｅｒｆｏｒｍａｎｃｅ」という名称の関連同時係属出
願第０８／６７３４９２号、および同日出願の「Ｔｈｒ
ｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｇｒａｐｈｉｃｓ Ａ
ｃｃｅｌｅｒａｔｏｒ Ｗｈｉｃｈ Ｉｍｐｌｅｍｅｎ
ｔｓＭｕｌｔｉｐｌｅ Ｌｏｇｉｃａｌ Ｂｕｓｅｓ
Ｕｓｉｎｇ ＣｏｍｍｏｎＤａｔａ Ｌｉｎｅｓ ｆｏ
ｒ Ｉｍｐｒｏｖｅｄ Ｂｕｓ Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎ」という名称の関連同時係属出願第０８／６７３
４９１号を参照されたい。

【００２７】前述のとおり、コマンド・ブロック１４２
は、テクスチャ・マップ・データおよび対応するプリミ
ティブを含むコマンドおよびデータをホスト・プロセッ
サ１０２から受け取る。これらのプリミティブは浮動小
数点プロセッサ１５２によって変形され、描画プロセッ
サ１７２に転送されて、そこで、フレーム・バッファ１
９２および１９４にレンダリングされる。転送されたプ
リミティブに適用されるテクスチャ・マップは、描画プ
ロセッサ１７２内のテクスチャ・メモリ・キャッシュに
記憶される。描画プロセッサについては主に図４を参照
して論じる。ただし、コンピュータ・システム８０のテ
クスチャ・マッピング方法については、図５ないし図９
に参照してより具体的に論じる。

【００２８】図４−描画プロセッサのブロック図 次に図４に参照して、描画プロセッサ１７２Ａのブロッ
ク図を示す。描画プロセッサ１７２Ａおよび１７２Ｂは
同一であり、そのため便宜上ここでは一方のみを説明す
る。描画プロセッサ１７２Ａは、３ＤＲＡＭチップのシ
ーケンシングを管理する。各描画プロセッサ１７２は、
内部ピクセル・キャッシュおよびビデオ出力リフレッシ
ュ用の３ＤＲＡＭスケジューリング論理を含む。これら
の資源は、レンダリングされたピクセルを、これらが３
ＤＲＡＭに達する前に待ち行列に入れ、この待ち行列中
のピクセル・アドレスをスヌープして、３ＤＲＡＭのキ
ャッシュ・ミスを予測することによって制御される。

【００２９】図示のとおり、各描画プロセッサ１７２
は、ＦＤバスにインタフェースするＦＤバス・インタフ
ェース・ブロック２０２を含む。ＦＤバス・インタフェ
ース・ブロック２０２は、ＣＤＣバス・インタフェース
論理２１２に結合される。ＣＤＣバス・インタフェース
論理２１２は、スクラッチ・バッファ２１４およびダイ
レクト・ポート・ユニット２１６に結合される。ダイレ
クト・ポート・ユニット２１６は、フレーム・バッファ
・インタフェース論理２３６から入力を受け取り、ピク
セル・データＭＵＸ論理２３２に出力を供給する。ＣＤ
Ｃバス・インタフェース論理２１２はさらに、ＤＣバス
に結合され、出力データを供給する。ＦＤバス・インタ
フェース２０２は、プリミティブ蓄積バッファ２０４に
出力を供給する。

【００３０】描画プロセッサ１７２はさらに、コマンド
・プロセッサ１４２によって指定されたプリミティブの
順序を追跡するスコアボード２１８を含む。図示のとお
り、このスコアボード論理は、Ｆ＿Ｎｕｍ入力を受け取
り、プリミティブ蓄積バッファ２０４に出力を供給す
る。コマンド・ブロック１４２は、（ユニキャスト）プ
リミティブが、ＣＦバス出力ＦＩＦＯの１つにコピーさ
れるごとに、３ビット・コードを描画プロセッサ１７２
に供給する。このコードは、６つある浮動小数点ブロッ
ク・プロセッサ１５２Ａ〜１５２Ｆのうちのどのプロセ
ッサがプリミティブを受け取るかを指定する。このコー
ドはさらに、プリミティブが順序づけられているか否か
を指示するビットを含む。順序づけられたプリミティブ
は全て、入力された順番に出力される必要がある。順序
なしのプリミティブは、これらが使用可能となったとき
にははいつでもプリミティブ蓄積バッファ２０４から取
り出すことができる。テキストおよびマーカなどのいく
つかのプリミティブは、１つのプリミティブ入力に対し
て複数のプリミティブを出力する。これらのプリミティ
ブは効率を高めるために、順序なしモードに置かれるこ
とが好ましい。しかし、描画プロセッサ１７２に送られ
た全ての属性は、それらが変更する可能性のあるプリミ
ティブに対して順序づけられていなければならない。さ
らに、線および三角形の厳格な順序付けが維持されなけ
ればならない場合もある。スコアボード論理２１８は、
少なくとも６４個のプリミティブを追跡する。スコアボ
ード論理２１８は、スコアボード論理２１８が一杯にな
りそうになると、スコアボード・バッファ２１８のオー
バフローを防ぐためにコマンド・ブロック１４２に信号
を送る。

【００３１】前述のとおり、プリミティブ蓄積バッファ
２０４は、ＦＤバス・インタフェース２０２およびスコ
アボード論理２１８から出力を受け取る。プリミティブ
蓄積バッファ２０４は、エッジ・ウォーカ論理２２２に
出力を供給し、エッジ・ウォーカ論理２２２はスパン充
填論理２２４に出力を供給する。スパン充填論理２２４
は、テクスチャ・ピクセル・プロセッサ２２６に出力を
供給する。スパン充填論理２２４はさらに、ダイレクト
・ポート・ユニット２１６に出力を供給する。プリミテ
ィブ蓄積バッファ２０４はさらに、テクスチャ・エキス
パンダ論理２２８に出力を供給する。テクスチャ・エキ
スパンダ論理２２８は、テクスチャ・メモリ・キャッシ
ュ２３０に結合される。テクスチャ・メモリ・キャッシ
ュ２３０は、テクスチャ・ピクセル・プロセッサ２２６
にデータを供給する。テクスチャ・メモリ・キャッシュ
２３０はさらに、ダイレクト・ポート・ユニット２１６
にデータを供給する。テクスチャ・ピクセル・プロセッ
サ２２６およびダイレクト・ポート・ユニット２１６は
それぞれ、ピクセル・データ・マルチプレクサ２３２に
データを供給する。ピクセル・データ・マルチプレクサ
２３２は、ピクセル・プロセッサ２３４に出力を供給す
る。ピクセル・プロセッサ２３４は、フレーム・バッフ
ァ・インタフェース２３６およびダイレクト・ポート・
ユニット２１６に出力を供給する。

【００３２】プリミティブ蓄積バッファ２０４は、１つ
のプリミティブを完全に受け取るまでプリミティブ・デ
ータを蓄積するのに使用される。したがって６つの浮動
小数点プロセッサ１５２Ａ〜１５２Ｆからデータが集め
られたときに、このデータが最終的に、完全なプリミテ
ィブを形成する。プリミティブ蓄積バッファ２０４は、
１つの完全なプリミティブを保持するのに十分な余地、
およびパイプラインのスムーズな流れを維持するため
に、第２のプリミティブの一部分を保持するのに十分な
記憶領域を含む。６つの浮動小数点プロセッサ１５２Ａ
〜１５２Ｆのそれぞれからデータが入力されると、６つ
のプリミティブ蓄積バッファ２０４は一杯になる。一般
に、そのプリミティブが完全に受け取られると直ちに、
次のプリミティブがその後から入力される。したがっ
て、プリミティブ蓄積バッファ２０４は、次のプリミテ
ィブから入力されるデータでバッファが一杯になる前
に、完全なプリミティブをプリミティブ蓄積バッファ２
０４からエッジ・ウォーカ論理２２２に転送するのに十
分な余分のバッファを含む。好ましい実施形態では、プ
リミティブ蓄積バッファ２０４は、処理される最も大き
いプリミティブ（三角形）よりも数ワード分大きい。プ
リミティブ蓄積バッファ２０４は、エッジ・ウォーカ論
理２２２に６４ビット出力を供給する。プリミティブ
は、スコアボード論理２１８の内容に基づいてプリミテ
ィブ蓄積バッファ２０４から１つずつ除去される。

【００３３】エッジ・ウォーカ論理２２２は、スパン充
填ユニット２２４が容易に取り扱うことができる大きさ
にプリミティブを分割する。三角形に対しては、エッジ
・ウォーカ論理２２２は、２つの現在の辺に沿って進
み、最も近いピクセル標本点に調整された一対の垂直ス
パンを生成する。これらの垂直スパンは、スパン充填ユ
ニット２２４に送られる。エッジ・ウォーカ・ユニット
２２２は、線に対しても同様の調整を実行し、三角形ス
パンに非常によく似た線記述を、スパン・フィールド・
ユニット２２４に送る。エッジ・ウォーカ論理２２２
は、これらの調整の実行に使用する２つの１６×２４乗
算器を含む。エッジ・ウォーカ論理２２２はさらに、そ
の他の計算に使用するカウントを追跡するいくつかの加
算器を含む。三角形および線以外のプリミティブは、資
源の最も効率的な使用に基づいて分割される。ギザギザ
のドットおよびエイリアス除去されたドットは両方と
も、ギザギザのドットに．５を加算するなどの最小限の
調整だけでこの論理を通過して直接に送られる。大きな
ドットは、個別のピクセルとしてエッジ・ウォーカ論理
２２２を通過する。エッジ・ウォーカ論理２２２は、ポ
リゴンおよび長方形を水平スパンに変換する。エッジ・
ウォーカ論理２２２は、ブレーゼンハム線を、スパン充
填ユニット２２４に送られる前には一切変更しない。

【００３４】スパン充填ユニット２２４は、通常三角形
および線の任意の向きのスパンの値の補間、ならびにエ
イリアス除去された線のフィルタ重みテーブルのルック
アップを実行する。三角形スパン対、長方形スパン、ポ
リゴン・スパン、ならびにエイリアス除去された線およ
びドットを含む最適化されたプリミティブに対しては、
サイクルあたり２ピクセルが生成される。その他のプリ
ミティブは全て、サイクルあたり１ピクセルを生成す
る。スパン充填ユニット２２４の最終段は、４×４スク
リーン・スペース・ディザ・パターンを使用して１２ビ
ット色を８ビット値に変換し、ディザリングを実行す
る。スパン充填論理２２４は、テクスチャ・ピクセル・
プロセッサ２２６に出力を供給する。

【００３５】テクスチャ・ピクセル・プロセッサ２２６
は、テクスチャ計算を実行し、テクスチャ・メモリ・キ
ャッシュ２３０内のテクセルのルックアップを制御す
る。テクスチャ・ピクセル・プロセッサ２２６は、ピク
セル・プロセッサ２３４がピクセルにマージする色を生
成する。テクスチャ・ピクセル・プロセッサ２２６は、
テクスチャ付きの三角形を除く全てのプリミティブのデ
ータを、ピクセル・データ・マルチプレクサ２３２に送
る。

【００３６】前述のとおり、プリミティブ蓄積バッファ
２０４はテクスチャ・エキスパンダ２２８に出力を供給
する。テクスチャ・エキスパンダ２２８は、受け取った
テクスチャをテクスチャ・メモリ・キャッシュ２３０に
記憶するために拡張する。このようにして、テクスチャ
・メモリ・キャッシュ２３０は、プリミティブ蓄積バッ
ファ２０４から直接にロードされ、テクセルのルックア
ップのためにテクスチャ・ピクセル・プロセッサに接続
される。テクスチャ・メモリ・キャッシュ２３０は、こ
れより小さな全てのミップマップを含む１６×１６テク
セル領域をテクスチャ・マップするのに十分なデータを
保持できるように設計される。テクスチャ・メモリ・キ
ャッシュ２３０は、２重バッファであって、１つのバッ
ファを使用中にもう１つのバッファをロードできること
が好ましい。補間が正確に実施されるように、１６×１
６テクセル領域は、実際には１７×１７アレイとして記
憶されることに留意されたい。

【００３７】前述のとおり、ピクセル・データ・マルチ
プレクサ２３２は、テクスチャ・ピクセル・プロセッサ
２２６およびダイレクト・ポート・ユニット２１６から
入力データを受け取る。ピクセル・データＭＵＸ論理２
３２は、スパン充填ユニット２２４からのピクセルとＣ
Ｄバスからのピクセルとの仲立ちをする。ＣＤバスから
のピクセルに常に優先権が与えられる。ピクセル・デー
タ・マルチプレクサ２３２は、ピクセル・プロセッサ２
３４に出力を供給する。

【００３８】ピクセル・プロセッサ２３４は、ブレンデ
ィング、エイリアス除去、デプス・キューイング、およ
び３ＤＲＡＭ１９２および１９４での論理演算のセット
アップを実行する。ピクセル・プロセッサ２３４はさら
に、ライン・パターニング、ステンシル・パターニン
グ、Ｖポート・クリッピングなどの演算のピクセル書込
みを防止するように動作可能な論理を含む。ピクセル・
プロセッサ２３４は、フレーム・バッファ・インタフェ
ース２３６に出力を供給する。

【００３９】フレーム・バッファ・インタフェース２３
６は、３ＤＲＡＭメモリ１９２Ａ〜Ｂとの間でピクセル
を読み書きするのに必要な論理を含む。フレーム・バッ
ファ・インタフェース２３６は、３ＤＲＡＭチップ内の
レベル１（Ｌ１）およびレベル２（Ｌ２）キャッシュを
管理する。これは、その他のピクセルにアクセスしてい
る間に、書き込むピクセルを先取りし、必要なキャッシ
ュにページングすることによって実施される。フレーム
・バッファ・インタフェース２３６は、図示のように、
３ＤＲＡＭメモリ１９２Ａおよび１９２Ｂに結合され
る。

【００４０】図５−テクスチャ・マッピングの概要 次に図５に、本発明の好ましい実施形態に基づくテクス
チャ・マッピングの方法３００を示す。各段階の概要は
図５に示すとおりであり、これらをより具体的に以下で
論じる。

【００４１】段階３１０で、ホスト・プロセッサ１０２
がテクスチャ・マップをシステム・メモリ１０６に記憶
する。テクスチャ・マップは、各要素の長さが一般に８
〜３２ビットの２次元長方形アレイである。最も一般的
なテクスチャ・マップは、要素の長さが２４ビットで、
赤青緑の３つの色成分を表すラスタ画像である。アレイ
・サイズは一般に、１０２４×１０２４であるが、テク
スチャ・マップは、システム・メモリ１０６、またはホ
スト・プロセッサ１０２の仮想メモリに記憶されるた
め、グラフィックス・アクセラレータ１１２が大きさの
制限を特に課すわけではない。テクスチャ・マップの各
アレイ要素は、テクスチャ・エレメントまたはテクセル
と呼ばれる。一実施形態では、テクセルは、それぞれが
８ビット長の１〜４チャネルを有する。２４ビット・テ
クセルは、３チャネルの索引のない色を表現する。これ
にアルファ成分を追加すると、これは、３２ビット４チ
ャネル・テクセルになる。

【００４２】一実施形態では、テクスチャ・マップを多
重化したもの（ミップ・マップ・レベルと呼ばれる）
が、メモリ１０６に記憶される。これらは、解像度がそ
れぞれ異なる。後述するように、ミップ・マップの使用
によって、物体の部分を、透視空間のそれぞれの位置に
対してより高速にテクスチャ・マップすることが可能に
なる。

【００４３】一実施形態では、テクスチャ・マップに代
わってミップ・マップがシステム・メモリ１０６に記憶
される。ミップ・マップは、同じテクスチャ・マップを
フィルタリングしたもののピラミッドである。各マップ
は、前段のマップの１／２の線解像度を有する。したが
って、テクセルの数は１／４になる。最も粗いレベルの
テクセル数が１であるこの編成のメモリ・コストは、元
のマップのコストの４／３（１＋１／４＋１／６
＋．．．．）になる。ミップ（ｍｉｐ）という語は、
「小さな場所に多くのもの」という意味のラテン語「ｍ
ｕｌｔｕｍ ｉｎ ｐａｒｖｏ」の頭字語である。この
ようにミップ・マップ方式は、事前フィルタリングされ
たテクスチャを提供する。このうちの１つが実行時間に
選択され、レンダリングに使用される。この理論上のレ
ベルは一般に、事前に計算された２つの隣接するレベル
の間にあり、したがって補間を行ってこの理論レベルを
得る必要がある。それぞれマップでは、ルックアップす
るテクセルがちょうど整数境界上にない場合には、双一
次補間が必要となる。テクスチャ・テーブルのルックア
ップに必要なスケール値（ｕ，ｖ）が整数値でないとき
には、同様の２次元一次補間が各ミップ・マップで計算
される。アニメーション中の連続性を確実にするため、
スケール値（ｕ，ｖ）を囲む４つのテクセルの効果がテ
クセル空間の基準点からの直線距離に基づいて考慮され
る。例えば、スケール値（ｕ，ｖ）が（３．７，６．
８）である場合、テクセル（３，６）、（４，６）、
（３，７）、（４，７）の重み付き平均がとられる。こ
の補間オプションおよびその他の補間オプションについ
ては、後にさらに詳細に説明する。

【００４４】段階３２０で、ホスト・プロセッサ１０２
は、グラフィックス・アプリケーション・プログラムを
実行し、所与の幾何プリミティブ、および対応する１つ
または複数のパラメータを生成する。アプリケーション
・プログラムはさらに、このプリミティブがグラフィッ
クス・アクセラレータ１１２によってテクスチャ・マッ
プすべきものであることを指示する。プリミティブに対
応するパラメータには、色、正規座標および３次元モデ
ル空間座標を含めることができる。

【００４５】段階３３０で、ホスト・プロセッサ１０２
は、テクスチャ空間内に格子状に配列された複数のタイ
ルに基づいて所与の幾何プリミティブを分割する。後述
するように、グラフィックス・アクセラレータ１１２
は、複数のタイルのうちの１つのタイルの大きさに対応
する領域についてテクスチャ・マッピングを実行するよ
うに構成される。グラフィックス・アクセラレータ１１
２は比較的大きい三角形（１０００ピクセル超）をサポ
ートするので、所与の幾何プリミティブは一般に１つの
タイルよりも大きい。したがってホスト・プロセッサ１
０２はプリミティブを分割する。格子の各タイルは、テ
クスチャ・マップの一部分を表し、任意選択で、幾何プ
リミティブの一部分を表す。

【００４６】段階３４０で、ホスト・プロセッサ１０２
は、所与のタイルの１つに対応するテクスチャ・マップ
の部分をグラフィックス・アクセラレータ１１２に転送
する。好ましい実施形態では、このテクスチャ・マップ
部分は、１つの描画プロセッサ１７２のＦＤバス・イン
タフェース２０２に送られる。このテクスチャ・マップ
部分に対応するミップ・マップ・レベルも転送される。

【００４７】段階３５０で、グラフィックス・アクセラ
レータ１１２は、このテクスチャ・マップ部分をテクス
チャ・メモリ・キャッシュ２３０に記憶する。一実施形
態では、テクスチャ・メモリ・キャッシュ２３０が２重
バッファであり、所与のプリミティブの部分を、キャッ
シュ２３０の１つのバッファに記憶されたテクスチャ・
マップ部分に基づいてレンダリングしている間に、グラ
フィックス・アクセラレータ１１２は、（異なるタイル
に対応する）次のテクスチャ・マップ部分をキャッシュ
２３０の第２のバッファにロードすることができる。し
たがって、テクスチャ・メモリ・キャッシュ２３０の性
能は向上する。

【００４８】段階３６０で、ホスト・プロセッサ１０２
が、段階３４０でテクスチャ・マップ部分が転送された
タイルに対応する幾何プリミティブの部分をモザイク化
する、すなわちより小さな部分に分割する。幾何プリミ
ティブの部分は、一般に三角形である複数のサブ・ポリ
ゴンにモザイク化される（この三角形を、三角形となる
こともあるより大きい幾何プリミティブと区別するため
に本明細書では「サブ三角形」と称する）。一実施形態
では、プリミティブの一部分を囲む１つのタイルについ
てモザイク化される三角形の数は、１〜５個である。

【００４９】段階３７０で、ホスト・プロセッサ１０２
は、これらのモザイク化されたサブ三角形および対応す
る属性をグラフィックス・アクセラレータ１１２に転送
する。コマンド・ブロック１４２は、このタイルのモザ
イク化されたサブ三角形を、おそらくは三角形ストリッ
プとして受け取る。前述のとおり、テクスチャ付きのサ
ブ三角形の各頂点は、テクスチャ付きでない三角形に必
要な座標の上方に２つのテクスチャ座標（ｕおよびｖ）
を含む。一実施形態では、サブ三角形は、コマンド・ブ
ロック１４２に転送することができる最大で１２個のパ
ラメータを含む。これらはすなわち、３つの位置座標
（ｘ、ｙ、ｚ）、３つの正規座標（Ｎｘ、Ｎｙ、Ｎ
ｚ）、３つの色値（Ｒ、Ｇ、Ｂ）、アルファ値、および
２つのテクスチャ座標（ｕ、ｖ）である。テクスチャ座
標は、テクスチャ・マップの特定のピクセルのテクセル
値をルックアップするのに使用される。これらの座標
は、全体のテクスチャ・マップ上で０．０から１．０ま
で直線的に変化するため、いくつかのスケーリングが含
まれる。テクスチャ座標は、線形変換成分およびトラン
スレーション成分を含むアフィン変換によってモデル空
間に関係づけられる。

【００５０】最後に段階３８０で、グラフィックス・ア
クセラレータ１１２は転送された各サブ三角形を処理
し、ピクセル単位でテクスチャ・マッピングを実行す
る。転送された特定のテクスチャ・タイルのサブ三角形
を受け取った後、コマンド・ブロック１４２は、それぞ
れのサブ三角形を浮動小数点プロセッサ１５２の１つに
転送する。浮動小数点プロセッサ１５２は、このサブ三
角形を通常の三角形として処理し、２次元テクスチャ座
標（ｕ，ｖ）から正規化された３次元同次空間（ｕ／
ｗ，ｖ／ｗ，１／ｗ）への変換を含む追加のテクスチャ
リング演算を実施する。同次座標の使用によって、テク
スチャ座標の一次補間が可能となる。最初の２つの同次
座標を（１／ｗ）で除すことによって、各ピクセルに対
する元のテクスチャ座標を、回復することができる。

【００５１】テクスチャ付きの三角形のライティングで
は、拡散色は、ピクセルごとに異なるテクスチャ・マッ
プによって与えられる。鏡面色は、三角形の材料特性で
あり、その全てのピクセルについて一定に維持される。
これは、グーロー・シェーディング（Ｇｏｕｒａｕｄ
ｓｈａｄｉｎｇ）で、鏡面ライティング成分を通常の方
法で補間することができることを意味する。しかし、周
囲および拡散ライティングでは、浮動小数点プロセッサ
１５２の１つで、頂点ごとのライティングを白色（ｒ＝
ｇ＝ｂ＝１．０）を使用して実施することが必要とな
る。次いでこの色が、１つの描画プロセッサ１７２でピ
クセル・レベルに補間され、これにテクスチャ色が乗じ
られて、拡散および周囲ライティングの寄与が得られ
る。

【００５２】描画プロセッサ１７２は、色、アルファ、
または深度（Ｚ）パラメータを補間するのに使用するの
と同様の方法で、同次テクスチャ座標を補間する。基本
的に、これらのパラメータは、それらの導関数を使用す
ることによって、三角形の辺に沿ってウォークし、次い
で、三角形全体に対して計算された水平導関数の全部ま
たは一部を追加することによって、水平軸スパンを横切
ってウォークする。このように同次テクスチャ座標は、
それぞれのピクセルに対して計算される。最後に、ｕお
よびｖを（１／ｗ）で除することによって、各ピクセル
で、処理前のテクスチャ座標が回復される。これらの座
標の値は、逆マッピング・アルゴリズムにおいて、テク
スチャ・キャッシュから対応するテクセルをルックアッ
プするのに使用される。次いでテクセル値が、各ピクセ
ルのレンダリングに使用される。これらの値が、テクス
チャ・キャッシュ内の隣接したテクセルを考慮せずに使
用される場合には、ポイント・サンプリングされた結果
が得られる。これによって、テクスチャ・パターンに従
ったかなりのエイリアシングが生じることがある。後述
するように、テクスチャ・マッピングの結果を最適化す
るのに、さまざまエイリアス除去オプションを使用する
ことができる。次いで、選択されたテクセル値を、調
節、置換、デカリング、またはブレンディングに使用し
て、最終的なテクスチャ色値を得る。次いでこの色に対
して、デプス・キューイングおよびフレーム・バッファ
１００への合成を含むグラフィックス・パイプラインの
通常の演算が実行される。

【００５３】プリミティブの残りの部分をテクスチャ・
マップするために、段階３４０ないし３８０が、テクス
チャ空間格子の残りのタイルに対して実行される。

【００５４】ホスト・プロセッサの計算およびテクスチ
ャ・マップの転送 次に図６を参照して、図５の段階３３０に関して先に説
明した、幾何プリミティブの分割の例を示す。図示のよ
うにテクスチャ・マップ４０２は、テクスチャ空間座標
ｕ（水平軸方向）およびｖ（垂直軸方向）に形成された
格子４００にマップされる。図６に示す実施形態の格子
４００は、タイル４１０の４×４アレイに編成されてい
る。グラフィックス・アプリケーション・プログラムに
よって段階３２０で生成された幾何プリミティブを表す
三角形４２０も示されている。

【００５５】一実施形態では、格子４００の格子線は、
テクスチャ空間の１／６４の間隔で引かれている。例え
ば、テクスチャ・マップが１０２４×１０２４である場
合には、格子４００の各タイル４１０は、１６×１６
（１０２４／６４×１０２４／６４）個のテクセルから
構成される。エイリアシング効果を防ぐために、各タイ
ル４１０は、隣接したタイルと境界テクセルを共有し、
タイルあたり１７×１７個のテクセルとして解釈され
る。

【００５６】図示のとおり三角形４２０は、１０個のタ
イル４１０の全部または一部をおおっている。三角形４
２０をレンダリングするのには、１０個のタイル４１０
のそれぞれが別々に処理される。第１のタイル４１０
（例えばタイル１）に対しては、テクスチャ・マップ４
０２の対応する部分が、グラフィックス・アクセラレー
タ１１２にダウンロードされる。

【００５７】次に図７に参照して、ホスト・プロセッサ
１０２からグラフィックス・アクセラレータ１１２への
テクスチャ・マップの転送プロセスを説明する。図７
に、描画プロセッサ１７２Ａの一部分、具体的にはテク
スチャ・メモリ・キャッシュ２３０とのインタフェース
部分を示す（描画プロセッサ１７２Ｂも同様に構成され
る）。描画プロセッサ１７２Ａは、図７に示すとおり、
図４に関して先に説明したいくつかのブロック、すなわ
ちプリミティブ蓄積バッファ（ＰＡＢ）２０４、ＣＤＣ
バス・インタフェース２１２、テクスチャ・ピクセル・
プロセッサ２２６、およびテクスチャ・メモリ・キャッ
シュ２３０を含む。描画プロセッサ１７２Ａはさらに、
テクスチャ伸張ユニット５１０を含む。

【００５８】描画プロセッサ１７２Ａは、圧縮されたテ
クセルのパケットをＰＡＢ２０４を介して受け取る。テ
クスチャ・キャッシュに対するタイルのデータ構造は、
ホスト・バス１０４上の必要メモリ帯域幅を低減させる
ために圧縮されている。次いでテクスチャ伸張ユニット
５１０が、圧縮されたテクセルをＰＡＢ２０４から読み
出し、これを伸張して、段階３５０でテクスチャ・メモ
リ・キャッシュ２３０に書き込む。

【００５９】次に図８を参照して、テクスチャ・メモリ
・キャッシュ２３０のブロック図を示す。好ましい実施
形態では、テクスチャ・メモリ・キャッシュ２３０は、
２つのメモリ・バッファ６１０Ａおよび６１０Ｂを含
む。これによって、現在のタイルのサブ三角形を処理し
ている間に、キャッシュ２３０を次のタイルで更新する
ことができる。一実施形態では、各バッファは、それぞ
れが３２ビットの４２０ワードである。テクスチャ伸張
が、システムのボトルネックとなることを回避するため
に、テクスチャ・メモリ・キャッシュ２３０は、（どち
らのバッファ６１０にでもアドレス可能な）３つの書込
みポートを有する。したがって、３つの伸張したテクセ
ル値を、テクスチャ・メモリ・キャッシュ２３０に同時
に書き込むことができる。

【００６０】タイル１のテクスチャ・マップがテクスチ
ャ・メモリ・キャッシュ２３０に転送された後、ホスト
・プロセッサ１０２は、タイル１に含まれる三角形４２
０の部分をモザイク化する。図９に、三角形４２０を、
１０個のタイル４１０のそれぞれについてモザイク化す
る１つの方法を示す。例えばタイル１は、１つのサブ三
角形のみを含み、元の三角形に完全に含まれるタイル５
は２つのモザイク化された三角形を含む。三角形４２０
のタイル４１０をモザイク化する方法は、この他にもい
ろいろある。

【００６１】次に、所与のタイル４１０のモザイク化さ
れた各サブ三角形の頂点が計算される。三角形４２０の
辺の上に立つサブ三角形の頂点については、単純な直線
式を使用して計算される。例えば、三角形の頂点Ａおよ
びＢが、（ｕ_a，ｖ_a）および（ｕ_b，ｖ_b）でそれぞれ表
されるとする。辺ＡＢが、水平線ｖ＝ｖｌを横切るとき
のｕの値は、

【数１】 である。同様にして、三角形４２０の辺の上に立つサブ
三角形の頂点に対して、ｘ−ｙ−ｚ位置座標、赤−緑−
青色値および法線値などのその他のパラメータを、頂点
ＡおよびＢでそれらの値を一次補間することによって得
ることができる。しかし、補間された法線は、再正規化
を必要とする。

【００６２】格子点にある三角形の頂点については、そ
れらの（ｕ，ｖ）値を直接に知ることができ、アフィン
変換を使用して、それぞれの位置座標を計算することが
できる。例えば、ｘ座標の計算式は、 ｘ＝ａ・ｕ＋ｂ・ｖ＋ｃ となる。この式の係数ａ、ｂおよびｃは、元の三角形の
各頂点でこの式を使用することによって決定することが
できる。同様の式が、ｙおよびｚ座標、ならびに色およ
びアルファ成分にも存在する。

【００６３】三角形の一般的なストリップでは、多くの
辺が、２つの隣接する三角形によって共有される。これ
らの２つの隣接する三角形が「モザイク化される」とき
には、結果として生ずる（１つの頂点を共有する）サブ
三角形の間に、ギャップまたはオーバーラップが一切存
在せず、テクスチャ付きの画像に「亀裂」が生じないこ
とが望ましい。したがって、２つ以上のサブ三角形に共
有された頂点は、元の１つの三角形の一部として計算さ
れたか、またはもう１つの三角形の一部として計算され
たかに関係なく、同じ補間位置値を有していなければな
らない。これは、２つ以上の元の三角形のそれぞれに対
して同一の方法を使用することによって保証される。補
間は、三角形の３つの頂点を使用するのでなく、２つの
頂点のみを使用し、常に１つの方向（例えば下から上
に）に実施される。３つの頂点を使用して一次補間が実
施されるとすると、２つ以上の隣接するサブ三角形は、
数値的に同一の結果を生まない。

【００６４】三角形４２０などの元の三角形の内部の格
子点であれば、このような問題は生じない。この格子点
は、ホスト・プロセッサ１０２によって生成された異な
る三角形の間で共有されていないので、３つの全ての頂
点を使用して一次補間を実施することができる。好まし
い実施形態では、この頂点値は、多くのサブ三角形によ
って共有されている場合でも１度だけ計算される。その
ため、テクスチャ付きの画像のギャップは排除される。

【００６５】好ましい実施形態では、ホスト・プロセッ
サ１０２上で実行されるグラフィックス・アプリケーシ
ョン・プログラムによって生成された三角形は１度だけ
モザイク化され、その結果は、後のレンダリングのため
に保存されることに留意されたい。また、テクスチャ・
マップ４０２の対応する部分を、テクスチャ・メモリ・
キャッシュ２３０にキャッシュする回数を最小限にする
ような方法で、所与のタイル４１０のサブ三角形をパッ
ケージ化することが望ましい。

【００６６】テクスチャ・マッピングのための浮動小数
点計算 段階３７０で、ホスト・プロセッサ１０２は、新しく生
み出されたそれぞれのサブ三角形に対応する情報を、グ
ラフィックス・アクセラレータ１１２に転送する。これ
らのパラメータを、コマンド・ブロック１４２が受け取
り、浮動小数点プロセッサ１５２の１つに伝達する。浮
動小数点プロセッサ１５２は、サブ三角形をモデル空間
からスクリーン空間に変形し、ライティング計算を実施
し、表示する量に合わせてサブ三角形をクリッピング
し、描画プロセッサ１７２の演算（例えば、エッジ・ウ
ォーキング、色、Ｚおよびアルファ値のスパン補間な
ど）のセットアップを実施する。さらに、浮動小数点プ
ロセッサ１５２は、描画プロセッサ１７２をセットアッ
プして、三角形の表面上の同次テクスチャ座標ｕ_h、ｖ_h
およびｗ_hを補間する。浮動小数点プロセッサ１５２は
さらに、描画プロセッサ１７２が、ミップ・マップ・レ
ベルをピクセル単位で計算するのを手助けする。

【００６７】テクスチャ付きの画像が三角形の表面上に
圧縮されるとき、ミップ・マップは特に有効である。こ
の圧縮は、ミニフィケーションと呼ばれる。その結果、
テクスチャ付きの画像中のいくつかのテクセルを、単一
のピクセルの下に圧縮することができるようになる。し
たがって、これらのテクセルの重み付き平均を使用して
各ピクセルの値を生成することが重要である。さもない
と、テクスチャ付きの画像はエイリアシングしてしまう
ことがある。この効果は、特にアニメーション中に問題
となる。全ての圧縮したテクセルを考慮するわけではな
い（例えば、ポイント・サンプリング技術を使用する）
場合、テクスチャ色は、単一のテクセル値に量子化され
る。このテクセル値がアニメーションのフレーム間で異
なることがあるので、容認できないフラッシングおよび
その他の視覚的欠陥が生じることがある。劣化の量は、
テクスチャ・パターンおよびミニフィケーションの量に
したがって変化する。

【００６８】ミップ・マップ・レベルの使用は、単一の
ピクセルの下でテクセルを圧縮する計算を回避するのに
有利である。その代わりに、１つのミップ・マップ・レ
ベルを選択するのに使用する圧縮量が決定される。この
圧縮値は一般に、予め計算されている２つの隣接するミ
ップ・マップ・レベルの間にあり、この値を決めるのに
は、２つのミップ・マップのテクセル値の補間が必要と
なる。例えば、圧縮値が、ミップ・マップ・レベル２．
４に対応することが分かったとする。一実施形態では、
予め計算されているレベル２のミップ・マップを使用し
て、テクセル値を決定する。他の実施形態では、レベル
２とレベル３のテクセル値を重み付き平均を使用して結
合する（レベル２の値６０％に対してレベル３の値４０
％）。

【００６９】一実施形態では、ホスト・プロセッサ１０
２によって生成されたそれぞれのサブ三角形の頂点で、
浮動小数点プロセッサ１５２によってテクセル圧縮が計
算される。次いでこの頂点値から、ピクセル単位の圧縮
値が描画プロセッサ１７２で一次補間される。ミップ・
マップの決定が問題となっているときには、モザイク化
されたサブ三角形は、ミニフィケーション時には比較的
小さい（片側１６ピクセル未満）のでこの方法は有効で
ある。浮動小数点プロセッサ１５２はさらに、同次テク
スチャ座標およびミップ・マップの圧縮レベルを含む、
テクスチャに関連した全てのパラメータのクリッピング
を担当する。プロセッサ１５２はさらに、テクスチャ付
きのサブ三角形のライティング演算を実行し、描画プロ
セッサ１７２が使用する三角形の辺に沿った導関数
ｕ_h、ｖ_hおよびｗ_hを計算する。

【００７０】一実施形態では、同次座標ｗｈに対して、
値（１／ｗ）の代わりに値（ｗｆ／ｗ）を使用すること
に留意されたい。この値は、フロント・クリッピング平
面における１と無限大における０の間にある。量ｗｆ
は、フロント・クリッピング平面におけるｗの値であ
る。この取り決めを使用して、グラフィックス・アクセ
ラレータ１１２での座標計算を単純化する。同様に、ｕ
_hおよびｖ_hをそれぞれ、（ｗｆ・ｕ／ｗ）および（ｗｆ
・ｖ／ｗ）として再定義することができる。描画プロセ
ッサ１７２での補間の後、ｕテクスチャ座標およびｖテ
クスチャ座標は、各ピクセルについて、（ｕ_h／ｗ_h）お
よび（ｖ_h／ｗ_h）として回復することができる。ｕ_hお
よびｖ_hは依然として、０．０〜１．０の範囲にあるこ
とに留意されたい。

【００７１】テクセル圧縮 所与のサブ三角形に対するテクセル圧縮を計算するに
は、３つの頂点のそれぞれの直線圧縮をまず計算し、次
いで、辺および水平方向に沿ってそれぞれの導関数を計
算する。例えば、ｕテクスチャ座標が、対応する同次座
標および位置値に以下のように関係づけられる。

【数２】 ｘに関してｕの偏導関数をとると、

【数３】 これを書き直すと、

【数４】 または、

【数５】 上式でａは、Ｘ軸に沿った水平導関数（∂ｕ_h／∂ｘ）
である。同様に、ｇはＸ軸に沿ったｗｈの水平導関数で
ある。これらの計算は、浮動小数点プロセッサ１５２の
セットアップ計算の一部として実行される。さらに偏導
関数（∂ｕ／∂ｙ）、（∂ｖ／∂ｘ）、および（∂ｖ／
∂ｙ）が計算される。１つのピクセルの下の直線テクセ
ル圧縮Ｃは、これらの導関数の絶対値の最大として定義
される。

【数６】

【００７２】テクスチャ・ライティング 浮動小数点プロセッサ１５２は、ライティングおよびグ
ーロー・シェーディングされる３つまたは４つの色チャ
ネルを有するテクスチャ付きの三角形に対する描画プロ
セッサ１７２による補間のために２つの色を計算する。
通常の赤、青および緑の成分を有するこれらの色のうち
の１つが、物体の拡散色として白色を使用して、全ての
周囲光および拡散光の効果の主因となる。この色は次い
で、描画プロセッサ１７２において、後述する調節機能
を使用してテクスチャ色で多重化される。もう一方の色
値は、ピクセルが異なっても変わらない物体の材料特性
である鏡面色を使用して鏡面ライティング効果の主因と
なる。赤、青および緑成分を有するこの色は、ライティ
ング・モデルの鏡面項のみを使用して、浮動小数点プロ
セッサ１５２で計算される。プロセッサ１５２はさら
に、これらの色に必要な導関数を計算する。

【００７３】別の実施形態では、テクスチャ付きの画像
を２つのパスでレンダリングする。１度目は、ライティ
ングされたテクスチャで、２度目は、鏡面光のみのテク
スチャ付きでないサブ三角形としてレンダリングされ
る。２つのパスの結果は次いで、フレーム・バッファ１
００の内部で合成される。テクスチャ付きでない三角形
は、テクスチャ付きの三角形より高速に処理されるの
で、この実施形態の性能は半減しないことに留意された
い。

【００７４】描画プロセッサ計算 描画プロセッサ１７２は、三角形の内部の標本点につい
て同次テクスチャ座標を補間し、次いで、適当なミップ
・マップ・レベルを調べるのに使用するテクスチャ指標
（ｕ＝ｕ_h／ｗ_h、ｖ＝ｖ_h／ｗ_h）を決定する。プロセッ
サ１７２は次いで、使用中のエイリアス除去オプション
に基づいて、ポイント・サンプリングあるいは一次、双
一次、またはトリリニア（ｔｒｉｌｉｎｅａｒ）補間を
実施し、各ピクセルのテクスチャ値を決定する。このピ
クセル値は、デプス・キューイング、およびフレーム・
バッファ１００内の色との調節、置換、デカリング、お
よび、ブレンディングに使用される。

【００７５】ミップ・マップ・レベルの決定 前述のとおり、コンピュータ・システムは、予め計算さ
れた複数のミップ・マップ・レベルを提供する（一実施
形態では５つ）。しかし、圧縮値から決定される理論上
のミップ・マップ・レベルは一般に、予め計算された２
つのレベルの間にある。アニメーション中にピクセルを
スムーズに遷移させるために、グラフィックス・アクセ
ラレータ１１２は、予め計算された２つのレベルの間の
一次補間を実施する。

【００７６】各マップ・レベルの線寸法は、（前述のと
おりに計算した）所与のテクセル圧縮値Ｃに対する前段
のレベルの１／２であるので、理論上のレベルは、 マップレベル＝ｌｏｇ₂Ｃ となる。一実施形態では、元の１０２４×１０２４のテ
クスチャ・マップを１つのピクセルに圧縮するために、
１１の整数ビットおよび５つの小数ビット（１１．５ビ
ットを意味する）をＣに対して使用する。

【００７７】理論上のマップ・レベルは一般に、小数成
分を有する。このような場合、理論上のレベルをはさむ
２つの隣接するミップ・レベルが決定され、ついで、マ
ージング・ファクタを用いてこれらの間の補間が実施さ
れる。マージング・ファクタｍｆおよび近傍のミップ・
マップ・レベルｎｌは以下の式によって与えられる。 ｎｌ＝ｌｏｇ₂Ｃ および

【数７】 マージング・ファクタｍｆは、レベルｎｌとレベル（ｎ
ｌ＋１）の間の部分直線距離（linear fractional dist
ance）である（２つの隣接するレベル間の直線距離は２
^nlである）。より正確には、これは、５つの最下位小数
ビットとして表される。 ｍｆ＝（Ｃ−（１<<（ｎｌ＋５）））>>ｎｌ 一実施形態ではｎｌ＝ｌｏｇ₂Ｃを、ビット０を右端ビ
ットとして数えてＣの整数部の最初の非ゼロ・ビットの
ビット位置として計算することができる。一実施形態で
は、事前に計算された５つの詳細レベル（したがって５
つのミップ・マップ・レベル）がある。しかし、１０２
４×１０２４のテクスチャ・マップでは、実際には合計
１１のレベルがある。したがって、より正確なエイリア
ス除去のためには、これらの余分の６つのレベルもアド
レス可能でなければならない。

【００７８】テクスチャ・テーブルの生成 ｕおよびｖを除算（ｕ＝ｕ_h／ｗ_h，ｖ＝ｖ_h／ｗ_h）によ
って決定した後、それぞれの整数部分を使用して、テク
スチャ・マップからテクセル値をルックアップし、小数
部分を使用して、双一次補間を実施する。レベル０で、
ｕおよびｖの整数部ｕ＿ｉｎｔおよびｖ＿ｉｎｔを、２
次元テクスチャ・アレイへの指標として使用することが
できる。レベルｍで、対応する指標が、（ｕ＿ｉｎｔ>>
ｍ）および（ｖ＿ｉｎｔ>>ｍ）として計算され、レベル
ｍでの小数値は、（ｕ>>ｍ）および（ｖ>>ｍ）の５つの
最下位ビットとなる。

【００７９】エイリアス除去オプション コンピュータ・システム８０は、ミップ・マップ・レベ
ルのサンプリングまたは補間を可能とする５つのオプシ
ョンＸＧＬをサポートする。これらのうちの２つは、ミ
ップ・レベル０または理論レベルに最も近いレベルをポ
イント・サンプリングするためのものである。第３のオ
プションは、理論上のレベルをはさむ２つのミップ・マ
ップ・レベルのところでポイント・サンプリングされた
テクセル間の一次補間を扱うものである。第４のオプシ
ョンは、理論上のレベルに最も近いミップ・マップ・レ
ベル上の４つのテクセルの間の双一次補間に関与する。
最後のオプションは、理論上のレベルをはさむ２つのミ
ップ・マップ・レベル上の双一次補間の結果どうしの間
の最終的な一次補間を必要とするトリリニア補間を扱
う。レベル０マップよりも詳細なミップ・マップはない
ので、ミップ・マップ圧縮が１．０以下の場合は、たと
えアプリケーションがそのようなオプションを選択した
としても、２つのミップ・マップ間の補間は実施されな
い。

【００８０】ポイント・サンプリング・オプション テクセル値をレベル０のミップ・マップから読み出す場
合、スケール値ｕおよびｖの丸めた値は、 Ｔ＝Ｔ〔ｕ_round，ｖ_round〕₀ 最も近いマップ・レベルを使用する（例えば圧縮値２．
４に対してレベル２）場合には、マージング・ファクタ
を問い合わせる。これが１／２より小さい場合は、 Ｔ＝Ｔ〔（ｕ>>ｎｌ）_rounded，（Ｖ>>ｎｌ）_rounded〕
_nl そうでなければ、 Ｔ＝Ｔ〔（ｕ>>（ｎｌ＋１））_rounded，（Ｖ>>（ｎｌ
＋１））_rounded〕_nl+1 となる。

【００８１】一次補間オプション このオプションは、近いレベルｎｌおよび次に近いレベ
ルｆｌからの２つのポイント・サンプルを、これらの２
つの間にある理論上のレベルにマージするのに使用す
る。Ｔ_nおよびＴ_fが、近いレベルおよび次に近いレベル
のテクセル値を表すとすると、 Ｔ_n＝Ｔ〔（ｕ>>ｎｌ）_rounded，（Ｖ>>ｎ
ｌ）_rounded〕_nl および Ｔ_f＝Ｔ〔（ｕ>>（ｎｌ＋１））_rounded，（ｖ>>（ｎｌ
＋１））_rounded〕_fl マージされた最終的な結果は、 Ｔ＝Ｔ_n・（１．０−ｍ_f）＋Ｔ_f・ｍ_f ポイント・サンプリングを使用するので、テクセルの小
数指標は捨てられる。一実施形態では、１．０は実際に
は、５つの小数部ビットを有する２進形の１．００００
０として表されることに留意されたい。一方ｍｆは、５
ビットの小数部だけを含み、整数部はゼロである。

【００８２】双一次補間オプション このオプションは、１つのマップ（レベル０、または別
の実施形態では、理論上のレベルに最も近いマップ・レ
ベル）の４つのテクセルの重み付き平均をとるのに使用
される。（ｕｉｎｔ，ｖｉｎｔ）が、現在のミップ・マ
ップ・レベルでのテクセル指標の整数部分を表し、（ｕ
ｆｒａｃ，ｖｆｒａｃ）が小数成分（レベル０の値から
の右シフト調整を含む）を表すものとすると、最下部の
２つのテクセルは、（ｕｉｎｔ，ｖｉｎｔ）および（ｕ
ｉｎｔ＋１，ｖｉｎｔ）である。これらの間の補間か
ら、 Ｔ_bot＝Ｔ〔ｕ_int，ｖ_int〕・（１．０−ｕ_frac）＋Ｔ
〔ｕ_int＋１，ｖ_int〕・ｕ_frac が得られる。同様に、最上部の２つのテクセルは、（ｕ
ｉｎｔ，ｖｉｎｔ＋１）および（ｕｉｎｔ＋１，ｖｉｎ
ｔ＋１）である。これらの間の補間から、 Ｔ_top＝Ｔ〔ｕ_int，ｖ_int＋１〕・（１．０−ｕ_frac）
＋Ｔ〔ｕ_int＋１，ｖ_int＋１〕・ｕ_frac が得られる。最後に、これらの２つの値をマージした最
終的はテクセルは、 Ｔ＝Ｔ_bot・（１．０−ｖ_frac）＋Ｔ_top・ｖ_frac で与えられる。

【００８３】トリリニア補間オプション これは、近いミップ・マップ・レベルおよび遠いミップ
・マップ・レベルからそれぞれ４つずつの、合計８つの
サンプルを含む最も包括的なオプションである。双一次
補間を、これらの２つのマップ・レベルのそれぞれで使
用する。最終的な一次補間は、マージング関数ｍ_fの使
用を含む。 Ｔ＝Ｔ_n・（１．０−ｍ_f）＋Ｔ_f・ｍ_f

【００８４】マージング・オプション ピクセルのテクスチャ成分を計算した後に、テクスチャ
付きの色を計算しなければならない。このレンダリング
段階は、調節、置換、デカリング（decaling）、最終的
な色値へのサンプリングされたテクセル・データのブレ
ンディングを含む。必要な演算を示すのに本明細書では
ＯｐｅｎＧＬの表記を使用する。Ｃ_fおよびＡ_fは、ピク
セル・フラグメントで補間された色およびアルファ値を
表す。サンプリングされたテクセル値は、単一チャネル
ではＬ_t、２チャネル・テクスチャではＬ_tおよびＡ_t、
３チャネル・テクスチャではＣ_t（３つの色成分）、お
よび４チャネル・テクスチャではＣ_tおよびＡ_tで表され
る。出力色およびアルファ値はそれぞれ、Ｃ_vおよびＡ_v
で表される。

【００８５】調節 このモードを、物体の色を調節するのに使用することが
できる。例えば１チャネル・テクスチャでは、調節モー
ドが、リップル効果を生み出し、オレンジの表面をシミ
ュレートする。色値および文字値は、 Ｃ_v＝Ｌ_t・Ｃ_f、およびＡ_v＝Ａ_f である。このＣ_vの式は、赤、青および緑成分について
の３つの個別の式から構成される。

【００８６】２チャネル・モードでは、色値および文字
値が、 Ｃ_v＝Ｌ_t・Ｃ_f、およびＡ_v＝Ａ_t・Ａ_f で与えられる。

【００８７】３チャネル・モードでは、３つの色チャネ
ルのそれぞれに、テクスチャ・テーブルの対応する成分
が乗じられる。 Ｃ_v＝Ｃ_t・Ｃ_f、およびＡ_v＝Ａ_f これを、テクスチャ色が物体の拡散色の働きをするテク
スチャ・ライティングに使用することができる。

【００８８】４チャネル・モードの場合には、アルファ
値にも乗算が行われる。 Ｃ_v＝Ｃ_t・Ｃ_f、およびＡ_v＝Ａ_t・Ａ_f

【００８９】置換 このモードでは、サンプリングされたテクスチャが補間
された色値を置き換える。アルファ値は影響を受けな
い。 Ｃ_v＝Ｃ_t、およびＡ_v＝Ａ_f

【００９０】デカリング（Decaling） このモードは、４チャネルに対してのみ使用可能であ
る。これは、テクスチャのアルファ・チャネルを使用し
て、補間された色とサンプリングされたテクスチャ色を
混合する。 Ｃ_v＝（１−Ａ_t）・Ｃ_f＋Ａ_t・Ｃ_t、およびＡ_v＝Ａ_f このモードを、半透明テクスチャ効果に使用することが
できる。また、テクスチャ・マップ中のアルファ成分に
異なる値を割り当てることによって、このモードを、非
長方形ラスタ画像の効果を生み出すために使用すること
もできる。

【００９１】混合 このモードは、１チャネル・テクスチャおよび２チャネ
ル・テクスチャに対してのみ使用可能である。１チャネ
ル・モードでは、補間された色を一定の色Ｃ_cと混合す
るのに使用される。この色は、ＯｐｅｎＧＬ規格のテク
スチャ環境色と同一である。色およびアルファ値は、 Ｃ_v＝（１−Ｌ_t）・Ｃ_f＋Ｌ_t・Ｃ_c、およびＡ_v＝Ａ_f で与えられる。２チャネル・モードでは、アルファ値も
変更される。 Ａ_v＝Ａ_t・Ａ_f

【００９２】本発明のシステムおよび方法を、記載の実
施形態との関連で説明してきたが、この説明は、本明細
書に記載した特定の形態にこれらを限定することを企図
したものではなく、添付の請求の範囲に定義された本発
明の趣旨および範囲に合理的に含めることのできる代替
形態、修正、および等価形態をカバーすることを企図し
たものである。

【図面の簡単な説明】

【図１】 本発明に基づく３次元（３−Ｄ）グラフィッ
クス・アクセラレータを含むコンピュータ・システムを
示す図である。

【図２】 図１のコンピュータ・システムの簡略ブロッ
ク図である。

【図３】 本発明の好ましい実施形態に基づく３−Ｄグ
ラフィックス・アクセラレータのブロック図である。

【図４】 本発明の好ましい実施形態に基づく３−Ｄグ
ラフィックス・アクセラレータの内部の描画プロセッサ
の１つを示すブロック図である。

【図５】 本発明の好ましい実施形態に基づく改良され
たテクスチャ・マッピング方法を示す流れ図である。

【図６】 本発明の好ましい実施形態に基づく幾何プリ
ミティブのタイリング・プロセスを示す図である。

【図７】 本発明の好ましい実施形態におけるテクスチ
ャ・メモリ・キャッシュのインタフェースを示すブロッ
ク図である。

【図８】 本発明の好ましい実施形態におけるテクスチ
ャ・メモリ・キャッシュのブロック図である。

【図９】 本発明の一実施形態に基づいてタイリングさ
れた幾何プリミティブのモザイク配列を示す図である。

【符号の説明】

２０２ ＦＤバス・インタフェース・ブロック ２０４ プリミティブ蓄積バッファ ２１２ ＣＤＣバス・インタフェース論理 ２１４ スクラッチ・バッファ ２１６ ダイレクト・ポート・ユニット ２１８ スコアボード ２２２ エッジ・ウォーカ論理 ２２４ スパン充填論理 ２２６ テクスチャ・ピクセル・プロセッサ ２２８ テクスチャ・エキスパンダ論理 ２３０ テクスチャ・メモリ・キャッシュ ２３２ ピクセル・データＭＵＸ論理 ２３４ ピクセル・プロセッサ ２３６ フレーム・バッファ・インタフェース論理

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年９月２９日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図６】

【図９】

【図３】

【図４】

【図５】

【図７】

【図８】

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ. (72)発明者 ランジット・エス・オベロイ アメリカ合衆国・95070・カリフォルニア 州・サラトガ・プリマス ドライブ・ 12564

Claims (9)

【特許請求の範囲】
1. 【請求項１】 幾何プリミティブをテクスチャ・マッピ
   ングする方法において、 前記幾何プリミティブの第１の領域を記述したデータを
   受け取る段階と、 前記幾何プリミティブの前記第１の領域に対応するテク
   スチャ・マップの第１の部分をテクスチャ・メモリ・キ
   ャッシュ内に受け取る段階と、 前記テクスチャ・メモリ・キャッシュに記憶された前記
   テクスチャ・マップの前記第１の部分に基づいて、前記
   幾何プリミティブの前記第１の領域をテクスチャ・マッ
   ピングする段階とを含むことを特徴とする方法。
2. 【請求項２】 前記幾何プリミティブを、前記第１の領
   域を含む複数の領域に分割する段階をさらに含むことを
   特徴とする請求項１に記載の方法。
3. 【請求項３】 前記幾何プリミティブの前記第１の領域
   を、１つまたは複数のマイクロプリミティブに分割する
   段階をさらに含むことを特徴とする請求項１に記載の方
   法。
4. 【請求項４】 前記幾何プリミティブの第２の領域を記
   述したデータを受け取る段階と、 前記幾何プリミティブの前記第２の領域に対応するテク
   スチャ・マップの第２の部分をテクスチャ・メモリ・キ
   ャッシュ内に受け取る段階と、 前記テクスチャ・メモリ・キャッシュに記憶された前記
   テクスチャ・マップの前記第２の部分に基づいて、前記
   幾何プリミティブの前記第２の領域をテクスチャ・マッ
   ピングする段階とをさらに含むことを特徴とする請求項
   １に記載の方法。
5. 【請求項５】 前記テクスチャ・マッピングの結果を利
   用して、前記幾何プリミティブの前記第１の領域内に含
   まれるピクセルをレンダリングする段階をさらに含むこ
   とを特徴とする請求項１に記載の方法。
6. 【請求項６】 幾何プリミティブのテクスチャ・マッピ
   ングを実行するように構成されたグラフィックス・サブ
   システムにおいて、 前記幾何プリミティブの第１の領域に対応するデータを
   受け取るように結合されたテクスチャ処理ユニットと、 前記第１の幾何プリミティブの前記第１の領域に対応す
   るテクスチャ・マップの第１の部分に対応するテクスチ
   ャ・データを受け取るように結合されたテクスチャ・メ
   モリ・キャッシュとを含み、 前記テクスチャ処理ユニットが、前記テクスチャ・メモ
   リ・キャッシュに記憶された前記テクスチャ・マップの
   前記第１の部分に基づいて、前記幾何プリミティブの前
   記第１の領域についてテクスチャ・マッピングを実行す
   るように構成されることを特徴とするグラフィックス・
   サブシステム。
7. 【請求項７】 前記テクスチャ処理ユニットに結合さ
   れ、前記テクスチャ処理ユニットの出力を利用して、前
   記幾何プリミティブの前記第１の領域内に位置するピク
   セルをレンダリングするように構成されたラスタ化ユニ
   ットをさらに含むことを特徴とする請求項６に記載のグ
   ラフィックス・サブシステム。
8. 【請求項８】 幾何プリミティブのテクスチャ・マッピ
   ングを実行するように構成されたコンピュータ・システ
   ムにおいて、 ホスト・プロセッサと、 前記ホスト・プロセッサに結合され、所与のテクスチャ
   画像に対応するテクスチャ・データを含むテクスチャ・
   マップを記憶するシステム・メモリと、 前記ホスト・プロセッサおよび前記システム・メモリに
   結合されたグラフィックス・サブシステムとを含み、 前記グラフィックス・サブシステムがテクスチャ処理ユ
   ニットと、 テクスチャ・メモリ・キャッシュとを含み、 前記ホスト・プロセッサが、前記幾何プリミティブの第
   １の部分を記述した情報を、前記グラフィックス・サブ
   システム内の前記テクスチャ処理ユニットに伝達するよ
   うに構成され、前記ホスト・プロセッサが、前記幾何プ
   リミティブの前記第１の部分に対応する前記テクスチャ
   ・マップの第１の部分を、前記グラフィックス・サブシ
   ステム内の前記テクスチャ・メモリ・キャッシュに伝達
   するように構成され、 前記テクスチャ処理ユニットが、前記テクスチャ・メモ
   リ・キャッシュに記憶された前記テクスチャ・マップの
   前記第１の部分を利用して、前記幾何プリミティブの前
   記第１の領域のテクスチャ・マッピングを実行するよう
   に構成されることを特徴とするコンピュータ・システ
   ム。
9. 【請求項９】 幾何プリミティブをテクスチャ・マッピ
   ングするグラフィックス・サブシステムにおいて、 前記幾何プリミティブの第１の領域を記述したデータを
   受け取るテクスチャ処理手段と、 前記幾何プリミティブの前記第１の領域に対応するテク
   スチャ・マップの第１の部分を受け取るテクスチャ・メ
   モリ・キャッシング手段とを含み、 前記テクスチャ処理手段が、前記テクスチャ・メモリ・
   キャッシング手段に記憶された前記テクスチャ・マップ
   の前記第１の部分に基づいて、前記幾何プリミティブの
   前記第１の領域のテクスチャ・マッピングを実行するよ
   うに構成されることを特徴とするグラフィックス・サブ
   システム。