JPH1185710A - サーバ装置およびファイル管理方法 - Google Patents

サーバ装置およびファイル管理方法

Info

Publication number
JPH1185710A
JPH1185710A JP9250249A JP25024997A JPH1185710A JP H1185710 A JPH1185710 A JP H1185710A JP 9250249 A JP9250249 A JP 9250249A JP 25024997 A JP25024997 A JP 25024997A JP H1185710 A JPH1185710 A JP H1185710A
Authority
JP
Japan
Prior art keywords
data
devices
processor
storage means
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9250249A
Other languages
English (en)
Inventor
Shigehiro Asano
滋博 浅野
Tatsunori Kanai
達徳 金井
Shinichi Sugano
伸一 菅野
Seiji Maeda
誠司 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9250249A priority Critical patent/JPH1185710A/ja
Priority to US09/154,031 priority patent/US6327614B1/en
Publication of JPH1185710A publication Critical patent/JPH1185710A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/02—Protocols based on web technology, e.g. hypertext transfer protocol [HTTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/2866—Architectures; Arrangements
    • H04L67/2895—Intermediate processing functionally located close to the data provider application, e.g. reverse proxies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/563—Data redirection of data network streams

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Between Computers (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【解決課題】 本発明は、管理が簡単でかつコストパフ
ォーマンスに優れたサーバを提供することを目的とする
とともに、階層キャッシュシステムにおける効率のよい
ファイル管理方法をも提供することを目的とする。 【解決手段】 本発明は、少なくとも第１のプロセッサ
及び第１の記憶手段を有する複数の第１の装置（１１）
と、前記複数の第１の装置と転送手段（１２）を介して
接続される、少なくとも第２のプロセッサ及び第２の記
憶手段を有する複数の第２の装置（１３）と、前記複数
の第２の装置の各々に接続された第３の記憶手段（１
４）とを具備し、前記第１の装置に対して与えられるネ
ットワークからの要求に基づく処理を、所定の条件に応
じて、前記第１の記憶手段、前記第２の記憶手段または
前記第３の記憶手段のうちのいずれかの記憶手段に対し
て行うことを特徴とするサーバ装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、サーバ装置および
ファイル管理方法に関するものである。
【０００２】
【従来の技術】インターネットの発達により情報の流通
の速度が飛躍的に高まり、ますます多くの人がインター
ネットにアクセスするようになっている。情報を提供す
る手段としてはWorld Wide Web（以下「Web 」という）
によるものが一般的であり、プロトコルはＨＴＴＰおよ
びＴＣＰ／ＩＰが使用される。情報を多くの人に提供す
るためには、ネットワークのバンド幅の拡大だけでな
く、情報を蓄積したサーバがネットワークに送り出す能
力の拡大も同時に必要である。
【０００３】サーバに必要な機能は、主として、ストレ
ージデバイスに蓄積された情報をネットワークに送り出
す機能であるが、ストレージデバイスに蓄積された情報
のフォーマットとネットワークに送り出す情報のフォー
マットが異なるために、フォーマットの変換を行わなけ
ればならない。また、ＨＴＴＰやＴＣＰ／ＩＰで通信す
るためにプロトコルを実行する必要がある。
【０００４】従って、これらの処理を１台のプロセッサ
で行っていたのではプロセッサにかかる負荷が増大し、
性能向上のボトルネックとなる。また、前述したフォー
マット変換のためにプロセッサがメモリ内で情報をコピ
ーすることが頻繁に起こるので大きなメモリバンド幅が
必要になる。
【０００５】これらのボトルネックを緩和するためにプ
ロセッサおよびメモリを複数結合するマルチプロセッサ
方式のサーバが知られている。例えば、分散ＰＣ方式
は、パフォーマンスを向上させるために、ネットワーク
上に複数のＷｅｂサーバを設置したものである。しかし
ながら、この分散ＰＣ方式では、複数のＷｅｂサーバの
それぞれにファイルを分割するためファイル管理が煩雑
であるとともに、どのＷｅｂサーバにアクセスするかと
いう制御が必要であり、このため複雑な管理が必要にな
る。また、あるＷｅｂサーバに蓄積されているファイル
にアクセスが偏ると、そのＷｅｂサーバの負荷が増えて
しまうという問題もあった。
【０００６】また、共有メモリマルチプロセッサ方式に
おいては、ＣＰＵのキャッシュメモリにある程度のヒッ
ト率が見込まれることを前提に、それにあわせたバスお
よびメモリのバンド幅を用意する。しかしながら、共有
メモリマルチプロセッサをＷｅｂサーバに使用した場合
には、ＣＰＵのキャッシュにはほとんどヒットしないの
でこれがボトルネックとなり、高価で高速なＣＰＵの能
力は有効に活用することができなかった。
【０００７】さらに、フロントエンド＋ファイルサーバ
方式は、フロントエンドでＨＴＴＰを実行し、必要なフ
ァイルをバックエンドネットワークを経由してファイル
サーバに要求するというものである（"Application of
NFS Servers to Strategic Internet/ Intranet Websit
e Design " Technical Report 13,Version 1.0,July199
6, Auspex Systems, Inc. Santa Clara, California
）。
【０００８】しかしながら、この方式では、フロントエ
ンドとファイルサーバの間の通信がバックエンドネット
ワークに委ねられている。そのため、バックエンドネッ
トワークは、一般にＮＦＳなど標準の通信規約により行
われ、この通信を行うためにフロントエンド、ファイル
サーバともにＣＰＵの負荷が増大することが問題とな
る。
【０００９】また、機能分散マルチプロセッサ方式は、
ネットワークコントローラ、ファイルコントローラおよ
びストレージコントローラが、共有バス上でシステムメ
モリを共有する構造を有しているものである（ＵＳＰ
５，３５５，４５３）。
【００１０】しかしながら、この方式では、複数のネッ
トワークコントローラの読み出しが、全てシステムメモ
リに集中するので、共有バスおよびシステムメモリのボ
トルネックになりやすいという問題があった。
【００１１】また、疎結合マルチプロセッサ方式は、ハ
イパーキューブ等で結合されたプロセッサ間結合網を持
った疎結合のマルチプロセッサをＷｅｂサーバとして使
用する（"A Scalable and Highly Available Web Serve
r" Proceedings of the IEEE Computer Conference (C
OMPCON), Santa Clara, March, 1996.）。
【００１２】しかしながら、この方式では、プロセッサ
間結合網のコストが非常に高いことからシステム全体の
価格を押し上げるという問題があった。ところで、ＴＣ
Ｐ／ＩＰは、ネットワークに広く使用されているプロト
コルであるが、ＴＣＰ／ＩＰのパケットをネットワーク
に送り出す場合は、パケットに対してパリティを計算
し、ヘッダ部に付加する必要がある。しかるに、従来
は、パリティの計算はＣＰＵによって送り出すデータを
読み出して計算を行っていたが、この計算はメモリバン
ド幅にもＣＰＵにも負荷をかけるので望ましくない。
【００１３】また、複数のキャッシュ階層の管理におい
ては、第１のキャッシュメモリの内容を第２のキャッシ
ュメモリが全て包含するというマルチレベルインクルー
ジョンという性質が満たされているのが一般的であっ
た。この方法は、第１のキャッシュメモリの速度より第
２のキャッシュメモリの速度が遅く、第２のキャッシュ
メモリはビット単価が安いので容量が大きいという前提
において効率的である。
【００１４】しかしながら、第１のキャッシュメモリ手
段、第２のキャッシュメモリ手段の速度の差は大きくな
いような構成において、キャッシュミスした場合、ディ
スクアクセスにより多大な遅延時間をともなう。この場
合、キャッシュの実効的な容量を増大させるのが重要で
あるにもかかわらず、従来のキャッシュ管理方式におい
ては、第１のキャッシュ手段と、第２のキャッシュ手段
とに同じ内容が入っているのでメモリ容量にむだが生じ
ることになっていた。
【００１５】
【発明が解決しようとする課題】上記従来のサーバの構
成では、その管理が煩雑であったり、コストパフォーマ
ンスが低いという問題があった。また、パリティの計算
はＣＰＵによって送り出すデータを読み出して計算を行
っていたが、このような計算はメモリバンド幅にもＣＰ
Ｕにも負荷をかけるので望ましくないかった。
【００１６】さらに、従来のキャッシュ管理方式におい
ては、第１のキャッシュ手段と、第２のキャッシュ手段
とに同じ内容が入っているのでメモリ容量にむだが生じ
ることになっていた。
【００１７】そこで、本発明は、管理が簡単でかつコス
トパフォーマンスに優れたサーバを提供することを目的
とする。また、本発明は、効率のよいネットワークへの
送出手段を提供することをも目的とする。さらに、本発
明は、階層キャッシュシステムにおける効率のよい記憶
領域管理方式をも提供することを目的とする。
【００１８】
【課題を解決するための手段】請求項１に係る発明は、
少なくとも第１のプロセッサ及び第１の記憶手段を有す
る複数の第１の装置（ネットワークインターフェースプ
ロセッサ）と、前記複数の第１の装置と転送手段（内部
バス）を介して接続される、少なくとも第２のプロセッ
サ及び第２の記憶手段を有する複数の第２の装置（ディ
スクインターフェースプロセッサ）と、前記複数の第２
の装置の各々に接続された第３の記憶手段（ストレージ
デバイス）とを具備し、前記第１の装置に対して与えら
れるネットワークからの要求に基づく処理を、所定の条
件に応じて、前記第１の記憶手段、前記第２の記憶手段
または前記第３の記憶手段のうちのいずれかの記憶手段
に対して行うことを特徴とするサーバ装置である。
【００１９】また、請求項２に係る発明は、ネットワー
クから要求を与えられる前記第１の装置は、該要求に関
連する所定の情報に基づいて、前記第２の装置を選択す
ることを特徴とする。
【００２０】さらに、請求項３に係る発明は、前記第３
の記憶手段から前記第１の装置に所定のデータが送出さ
れる際に、所定のパリティ計算を行い、該得られた計算
結果を該所定のデータとともに、前記第１の記憶手段に
記憶することを特徴とする。
【００２１】また、請求項４に係る発明は、少なくとも
第１のプロセッサ及び第１の記憶手段を有する複数の第
１の装置と、前記複数の第１の装置と転送手段を介して
接続される、少なくとも第２のプロセッサ及び第２の記
憶手段を有する複数の第２の装置と、前記複数の第２の
装置の各々に接続された第３の記憶手段とを具備し、前
記第１の記憶手段に第１のデータが記憶され、前記第２
の記憶手段に該第１のデータに対応する第２のデータが
記憶されている場合に、前記第１の記憶手段から該第１
のデータが追い出される（実際に追い出す場合のほか、
データへのアクセスの無効化等を含む。）ときは、前記
第２の記憶手段に記憶された第２のデータの追い出し順
位を他のデータの追い出し順位よりも低く設定するため
の処理を行うことを特徴とするサーバ装置である。
【００２２】また、請求項５に係る発明は、少なくとも
第１のプロセッサ及び第１の記憶手段を有する複数の第
１の装置と、前記複数の第１の装置と転送手段を介して
接続される、少なくとも第２のプロセッサ及び第２の記
憶手段を有する複数の第２の装置と、前記複数の第２の
装置の各々に接続された第３の記憶手段とを具備するサ
ーバ装置におけるファイル管理方法であって、前記第１
の装置に対して与えられるネットワークからの要求に基
づく処理を、所定の条件に応じて、前記第１の記憶手
段、前記第２の記憶手段または前記第３の記憶手段のう
ちのいずれかの記憶手段に対して行うことを特徴とする
ファイル管理方法である。
【００２３】さらに、請求項６に係る発明は、少なくと
も第１のプロセッサ及び第１の記憶手段を有する複数の
第１の装置と、前記複数の第１の装置と転送手段を介し
て接続される、少なくとも第２のプロセッサ及び第２の
記憶手段を有する複数の第２の装置と、前記複数の第２
の装置の各々に接続された第３の記憶手段とを具備する
サーバ装置におけるファイル管理方法であって、前記第
１の記憶手段に第１のデータが記憶され、前記第２の記
憶手段に該第１のデータに対応する第２のデータが記憶
されている場合に、前記第１の記憶手段から該第１のデ
ータが追い出されるときは、前記第２の記憶手段に記憶
された第２のデータの追い出し順位を他のデータの追い
出し順位よりも低く設定するための処理を行うことを特
徴とするファイル管理方法である。
【００２４】本発明によれば、複数用意されたＮＩＰ間
で通信プロトコルの処理を分散して行うことにより高い
性能を得ることができる。また、ＮＩＰに用意された第
１のバッファメモリ手段をキャッシュとして使用するこ
とによりサーバの内部バスのトラフィックを減少させる
ことができ、スケーラビリティが得られるとともに通信
のレーテンシを減少させる効果がある。ＤＩＰを複数用
意することにより、ＤＩＰの負荷を分散し、ファイルシ
ステムの処理能力を高めている。また、ＤＩＰに用意さ
れた第２のバッファメモリ手段がキャッシュとして働く
ことによりストレージデバイスへの負荷を低減してい
る。
【００２５】また、本発明のパリティ計算手段を用いれ
ばＣＰＵに負荷をかけずにネットワークにデータを送り
出すことが可能となる。さらに、本発明のキャッシュメ
モリ管理方式を用いれば、キャッシュメモリをより効率
的に使えるので、少ないメモリ容量でパフォーマンスの
増加が見込まれる。以上のように、本発明によれば、コ
ストパフォーマンスがよく、スケーラブルなＷｅｂ等の
サーバを構成することができる。
【００２６】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を説明する。図１（ａ）は、本発明の実施形態
に係るサーバ装置を用いたシステムの概略構成を示す図
である。同図に示すように、本発明に係るサーバ装置１
は、ネットワーク２を介してホストマシン３と接続され
ている。なお、同図において、ホストマシン３は１つの
み接続されているが、特にこれにこだわる必要はなく、
複数存在していてもよい。
【００２７】サーバ装置１は、後述するように、ファイ
ルから読み出したデータをネットワークに送出する機能
が実現される。また、サーバ装置１は、ホストプロセッ
サ（図示せず）が設けられており、当該ホストプロセッ
サが処理すべきものは、当該ホストプロセッサによって
処理される。例えば、ＷｅｂサーバにおけるＣＧＩの実
行は、ホストプロセッサが処理する。
【００２８】本実施形態においては、ホストプロセッサ
とサーバ装置との関係を明確にするために、ＣＧＩ実行
を他のファイルからのアクセスと区別する方法について
説明する。一般に、ＣＧＩ実行は、サーバ装置の所定の
ディレクトリ下で行われる。ＣＧＩ実行が行われるディ
レクトリを予めサーバ装置に設定しておき、このディレ
クトリの下にあるアクセスに対しては、ホストプロセッ
サにリダイレクトされるように設定しておく。このよう
な設定は、例えば、環境ファイル等により行うことがで
きる。
【００２９】図１（ｂ）は、本発明の実施形態に係るサ
ーバ装置の構成を示す図である。同図に示すように、サ
ーバ装置１は、ネットワーク２に接続されるネットワー
クインターフェースプロセッサ２１（ＮＩＰ：Network
Interface Processor 、以下「ＮＩＰ」ということもあ
る。）が複数設けられている。ネットワークは、例え
ば、Ethernetが考えられるが、ＡＴＭ等、他のネットワ
ークでもかまわない。
【００３０】各ＮＩＰ２１は、サーバ装置１の内部伝送
路（例えば、いわゆる内部バス）であるパラレルリンク
１２に接続されている。この内部バスは、パラレルリン
クに限るものではなく、例えば、シリアルリンク、スイ
ッチ等があげられる。また、このパラレルリンク１２に
は、ディスクインターフェースプロセッサ１３（ＤＩ
Ｐ：Disk Interface Processor、以下「D ＩＰ」という
こともある。）が少なくとも１つ以上接続されており、
このＤＩＰにはストレージデバイス１４が設けられてい
る。ストレージデバイス１４は、例えば、磁気ディスク
ドライブやディスクドライブ等により実現される。
【００３１】図２は、ネットワークインターフェースの
構成を示す図である。同図に示すように、ＮＩＰ１１
は、プロセッサ２１、ＮＩＰローカルメモリ２３、コー
ド用のＲＯＭ２３、ネットワークコントローラ２４およ
びパラレルリンクインタフェース２５から構成される。
【００３２】プロセッサ２１が実行するプログラムコー
ドは、あらかじめＲＯＭに書込まれている。一般に、Ｒ
ＯＭのアクセス速度は低速であるので、ＲＯＭの内容は
ブートストラッププログラムによりＮＩＰローカルメモ
リ２３にコピーされる。
【００３３】ＮＩＰ１１内の上記各ユニットは、例え
ば、ＰＣＩバス２６等の標準バスにより接続されてい
る。なお、ＮＩＰの構成は、同図に限られるものではな
く、プロセッサ２１、ＮＩＰローカルメモリ２２および
ＰＣＩバスがブリッジチップ（図示せず）と呼ばれるＡ
ＳＩＣにより接続されるようにしてもよい。ＮＩＰのブ
リッジチップはプロセッサ内のキャッシュメモリ（ＮＩ
Ｐローカルメモリ内のキャッシュとは異なる。）をスヌ
ープする機能を持つ。スヌープ機構によってＤＭＡ転送
がプロセッサのキャッシュメモリを更新し、一貫性を保
つことができる。
【００３４】次に、ＮＩＰ１１の動作について、さらに
詳細に説明する。ネットワークからのサーバ装置１に対
する要求は、ＮＩＰ１１に伝えられる。プロトコルは、
ＴＣＰ／ＩＰおよびＨＴＴＰが使用されるのが一般的で
あるがこれにこだわるものではない。この要求は、ＮＩ
Ｐ１１内のプロセッサ２１が所定のプログラム命令を実
行することによって、解釈される。
【００３５】ＮＩＰ１１内のプロセッサ２１は、この要
求がホストプロセッサにより実行されるべきものか否か
を判断し、ホストプロセッサにより実行されるものであ
ると判断した場合には、該要求をホストプロセッサにリ
ダイレクトする。
【００３６】一方、サーバ装置１が実行すべき要求だと
判断した場合には、要求されたデータがＮＩＰ１１内の
キャッシュメモリに存在するか否かの判断を行う。本実
施形態においては、ローカルメモリ２２がキャッシュメ
モリとして機能するが、例えば、プロセッサ２１内に設
けられる１次キャッシュメモリを含むものであってもよ
い。
【００３７】ここで、所定のデータがキャッシュメモリ
内に存在するか否か、すなわち、キャッシュメモリの検
索について説明する。図３は、キャッシュエントリの構
造を示す図である。同図に示すように、ローカルメモリ
内に展開されているキャッシュの内容は、タグ部３１と
データ部３２とからなる各エントリが、ＬＲＵポインタ
３１１によってリンクされており、ＬＲＵＬＡＳＴ３１
２が最も古くにアクセスされたエントリを、ＬＲＵＴＯ
Ｐ３１３は最も新しくアクセスされたエントリを示して
いる。このリンク構造は、アクセスがあるごとに更新さ
れる。ファイル名フィールド３１２は、エントリが保持
しているデータ（ファイル）のファイル名を保持し、タ
グとして用いらる。ＴＴＬ（Time To Live）フィールド
３１５は、キュッシュされたデータの有効時間を示す。
すなわち、もし、ＴＴＬフィールド３１５の値（ＴＴＬ
値）が現在の時刻と比較して有効期限がきれていると判
断される場合には、たとえキャッシュにヒットしてもそ
のキャッシュの内容は有効でないとみなされる。このＴ
ＴＬフィールド３１５は、ファイルの属性として付加さ
れれており、ＤＩＰ１３からＮＩＰに転送される際に、
ＴＴＬ値も同時に転送される。データ長フィールド３１
６は、エントリのデータの長さを示し、データへのポイ
ンタフィールド３１７は、データの先頭アドレスを示
す。
【００３８】データ部３２は、一定の長さの領域（例え
ば４Kbyte ）に分割されたデータがポインタでリンクさ
れた構造をしており、データ領域はフリーリストで管理
される。これは、キャッシュされるデータは可変長なの
で、データ領域の管理を容易にするためである。
【００３９】以上のように、ローカルメモリ２２内に展
開されたキャッシュの検索は、ＬＲＵＬＡＳＴ３１２か
ら順にＬＲＵポインタ３１１をたどりながらＬＲＵを比
較していくことによって行われる。検索を高速化する手
法としては、ハッシング等が知られているが、これに限
るものではない。
【００４０】なお、キャッシュメモリの容量には限界が
あるので、キャッシュに新しい内容をいれるときにはキ
ャッシュ内の内容を追い出す必要がある。これにはＬＲ
Ｕアルゴリズム等を使用して、追い出すべきエントリー
を決定することができる。追い出すエントリーが決定さ
れると、ＮＩＰ１１はＤＩＰ１３に対して、どのエント
リーが追い出されるかを通知する。以上がキャッシュの
検索の説明である。
【００４１】プロセッサ２１が、要求されたデータをロ
ーカルメモリ２２のキャッシュから転送可能であると判
断した場合には、プロセッサ２１は、ネットワーク送出
に必要なヘッダ等の情報を構成し、ローカルメモリ２２
内に書き込む。さらにプロセッサ２１は、ネットワーク
コントローラ２４のＤＭＡ（図示せず）をセットしてロ
ーカルメモリ２２からネットワークコントローラ２４に
転送し、ネットワークコントローラ２４が当該情報をネ
ットワークに送出する。
【００４２】構成されるヘッダ等の情報は、Ｗｅｂサー
バの場合、ＨＴＴＰプロトコルのヘッダ、ＴＣＰのヘッ
ダおよびＩＰのヘッダが含まれる。ネットワークコント
ローラは、例えば、ＤＥＣ社のＤＥＣ２１１４０等があ
げられる。このチップは、ＰＣＩインタフェースとＤＭ
Ａコントローラを備えている。
【００４３】プロセッサ２１が、要求されたデータをロ
ーカルメモリ２２から供給できないと判断した場合に
は、プロセッサ２１は、ＤＩＰ１３に対して要求を行
う。要求は、内部バス（パラレルリンク）１２を介して
電送される。要求は、必要なファイル情報の他、ＤＩＰ
１３からＮＩＰ１１にデータを転送する際のＮＩＰ１１
側のバッファメモリのアドレスが含まれる。
【００４４】ＮＩＰ１１のプロセッサ２１は、該要求を
複数のＤＩＰのうちのどのＤＩＰに送出するかを決定す
る。本実施形態においては、ファイル名に基づいてハッ
シュ値を求め、該ハッシュ値に基づいて決定される。例
えば、ＤＩＰ１３が３個設けられている場合、ハッシュ
関数としてファイル名のキャラクタコードの和のｍｏｄ
３をとったものが使用される。ＮＩＰ１１からＤＩＰ
１３への要求の他、上述したようなどのエントリーを追
い出したかという情報をＮＩＰ１１からＤＩＰ１３に通
知する場合にも、同様の方法でＤＩＰ１３を決定する。
【００４５】図４は、パラレルリンクインタフェース２
５の構成を示す図である。同図に示すように、パラレル
リンクインターフェース２５は、パラレルリンク制御部
４１、パリティ計算部４２、Ｒｅｃｅｉｖｅパリティバ
ッファ４３、Ｒｅｃｅｉｖｅバッファ４４、Ｓｅｎｄバ
ッファ４５、ＲｅｃｅｉｖｅＤＭＡ４６、ＳｅｎｄＤＭ
Ａ４７およびＰＣＩインタフェース４８より構成され
る。
【００４６】パラレルリンク制御部４１は、ＤＩＰから
の通信のうち、宛先が該当するＮＩＰに対する通信（メ
ッセージ）のみを通過させ、パリティ計算部４２に送出
する。パリティ計算部４２は、パリティの計算を行い、
一定のワード数ごとにその結果をＲｅｃｅｉｖｅパリテ
ィバッファ４３に書き込む。Ｒｅｃｅｉｖｅパリティバ
ッファ４３は、例えば、２５６ワードに１回の書き込み
では２５６ワード転送毎に書き込まれる。ここでのワー
ドは、ＴＣＰのパリティの形式にあわせて１６ビットで
１ワードとする。
【００４７】ＲｅｃｅｉｖｅＤＭＡ４６は、Ｒｅｃｅｉ
ｖｅパリティバッファ４３に書込まれたデータを、ＮＩ
Ｐローカルメモリ２２に転送する。ＴＣＰパケットをＮ
ＩＰ１１のプロセッサ２１が作成する場合、Ｒｅｃｅｉ
ｖｅパリティバッファ４３から転送されたパリティデー
タを使用する。例えば、ＴＣＰパケットが１０２４ワー
ドのとき、その１０２４ワードに対応する４ワードのパ
リティデータからパケットのパリティを作成する。１０
２４ワードがパリティデータの２５６ワードのアライメ
ントにあわない場合には、アライメントにあわない端数
部分のパリティを計算する必要がある。Ｒｅｃｅｉｖｅ
パリティバッファ４３を設けることによって、ＮＩＰ１
１のプロセッサ２１によるパリティ計算の負荷を著しく
減少することができるようになる。また、２５６ワード
毎にパリティを付加することにより、ＴＣＰパケットの
サイズに柔軟に対応することができる。
【００４８】ＤＩＰに対する要求は、ＮＩＰ１１のプロ
セッサ２１によりコマンドが構成され、ＳｅｎｄＤＭＡ
４７によりＳｅｎｄバッファ４５に転送され、さらにパ
ラレルリンク１２に送出される。
【００４９】図５は、ＮＩＰ１１にネットワークから要
求がきた場合の処理を説明するための図である。同図に
おいて、まず、ネットワークコントローラ２４を介して
ネットワークから要求を受け付けると（ＳＴＥＰ５
１）、ＣＧＩか否かが判断される（ＳＴＥＰ５２）。要
求がＣＧＩであると判断された場合には、ＮＩＰ１１の
プロセッサ２１は、ＣＧＩを実行するように設定されて
いないため、ホストマシンに処理を要求する（ＳＴＥＰ
５３）。一方、ＣＧＩでないと判断された場合には、次
に、ＮＦＳであるか否かが判断される（ＳＴＥＰ５
４）。
【００５０】ＮＦＳであると判断された場合には、要求
を送出するＤＩＰを決定し（ＳＴＥＰ５５）、該決定さ
れたＤＩＰにＮＦＳを要求する（ＳＴＥＰ５６）。一
方、ＮＦＳでないと判断された場合には、上述のキャッ
シュの検索を行う（ＳＴＥＰ５７）。キャッシュを検索
することによりヒットした場合には、ＴＴＬをチェック
し（ＳＴＥＰ５８、５９）、有効期限内か否かを判断す
る（ＳＴＥＰ５１０）。ＴＴＬ値が有効期限内であると
判断された場合には、ＮＩＰ１１のＮＩＰローカルメモ
リ２２からデータをネットワークに送出する（ＳＴＥＰ
５１１）。一方、有効期限内でないと判断された場合に
は、要求を送るＤＩＰを決定し（ＳＴＥＰ５１２）、該
決定されたＤＩＰに要求を送出する。
【００５１】図６は、ＮＩＰ１１がＤＩＰ１３からの応
答を受け付けた場合の処理を説明するための図である。
同図において、ＤＩＰから応答を受け付けると（ＳＴＥ
Ｐ６１）、ＮＦＳからの応答である否かが判断される
（ＳＴＥＰ６２）。ＮＦＳからの応答であると判断され
た場合には、そのままネットワークに応答を返す（ＳＴ
ＥＰ６３）。ＮＦＳからの応答でない場合に、要求した
データが帰ってきた場合には、ＮＩＰ１１は、ＮＩＰロ
ーカルメモリ２２内のキャッシュがいっぱいであるか否
かを判断する（ＳＴＥＰ６４）。キャッシュがいっぱい
である場合には、追い出すべきエントリを決定し、該エ
ントリを追い出すとともに（ＳＴＥＰ６５）、追い出し
たエントリをＤＩＰに通知する（ＳＴＥＰ６６）。キャ
ッシュがいっぱいでないと判断された場合、またはエン
トリの追い出し処理を行った後、ＮＩＰ１１は、キャッ
シュに該送られてきたデータをキャッシュに書き込むと
ともに、ネットワークに送出する（ＳＴＥＰ６７）。
【００５２】次に、ＤＩＰ１３の詳細について説明す
る。図７は、ＤＩＰ１３の構成を示す図である。同図に
示すように、ＤＩＰ１３は、プロセッサ７１、ＤＩＰロ
ーカルメモリ７２、コード用ＲＯＭ７３、ＳＣＳＩイン
タフェース７４、パラレルリンクインタフェース７５お
よびファイルバッファメモリ（図示せず）から構成され
る。
【００５３】ＤＩＰ１３内の上記各ユニットは、ＰＣＩ
バス等の標準バスにより接続されている。なお、図７に
示す接続方法のほか、プロセッサ７１とＤＩＰローカル
メモリ７３およびＰＣＩバス１１を接続するために、ブ
リッジチップと呼ばれるＡＳＩＣを用いてもよい。
【００５４】図８は、ＤＩＰ１３のパラレルリンクイン
タフェース７５の構成を示す図である。同図に示すよう
に、パラレルリンクインターフェース７５は、パラレル
リンク制御部８１、Ｒｅｃｅｉｖｅバッファ８２、Ｓｅ
ｎｄバッファ８３、ＲｅｃｅｉｖｅＤＭＡ８４、Ｓｅｎ
ｄＤＭＡ８５およびＰＣＩインタフェース８６より構成
される。
【００５５】パラレルリンク制御部４１は、ＮＩＰ１１
からの通信のうち、宛先が該当するＤＩＰに対する通信
（メッセージ）のみを通過させ、Ｒｅｃｅｉｖｅバッフ
ァ８２に送出する。
【００５６】ＲｅｃｅｉｖｅＤＭＡ８４は、Ｒｅｃｅｉ
ｖｅバッファ４２に書込まれたデータを、ＰＣＩインタ
ーフェース８６を介して、ＤＩＰローカルメモリ７２に
転送する。
【００５７】ＮＩＰ１１に対する応答は、ＤＩＰ１２の
プロセッサ７１によりコマンドが構成され、ＳｅｎｄＤ
ＭＡ８５によりＳｅｎｄバッファ８３に転送され、さら
にパラレルリンク８１に送出される。
【００５８】ＤＩＰ１３は、パラレルリンクインタフェ
ース７５を介して、ＮＩＰ１１からのデータの要求また
はキャッシュエントリの追い出し通知を受け取る。ＤＩ
Ｐ１３は、ＮＩＰ１１からのデータ要求を受け取ると、
ＤＩＰローカルメモリ７２に該要求されたデータが存在
するか否かを調べる。ＤＩＰローカルメモリもおいて
も、図３に示したＮＩＰローカルメモリと同様に、キャ
ッシュとして機能させるための各種フィールドを有す
る。
【００５９】図９は、ＤＩＰの動作を説明するための図
である。同図において、ＤＩＰ１３は、いづれかのＮＩ
Ｐ１１から通知を受け取ると（ＳＴＥＰ９１）、該通知
が追い出し通知であるか否かを判断する（ＳＴＥＰ９
２）。該通知が追い出し通知であると判断された場合に
は、キャッシュに該当するエントリを検索する（ＳＴＥ
Ｐ９３）。検索の結果、該当するエントリがあるか否か
を判断し（ＳＴＥＰ９４）、ないと判断された場合に
は、特になにも行わない。一方、該当するエントリがあ
ると判断された場合には、該当するエントリをＬＲＵＴ
ＯＰにつなぎ直す（ＳＴＥＰ９５）。これは、ＤＩＰロ
ーカルメモリ７２のキャッシュのエントリを追い出す場
合に、ＮＩＰローカルメモリのキャッシュから追い出さ
れたエントリであるか否かを考慮するものである。
【００６０】すなわち、ＮＩＰローカルメモリのあるエ
ントリが追い出し通知を受けた場合に、そのエントリの
コピーがＤＩＰローカルメモリに存在する場合には、Ｄ
ＩＰローカルメモリの対応するエントリの追い出しの優
先順序を低く、換言すれば、追い出されにくくなるよう
に設定する。これによって、ＮＩＰローカルメモリにあ
るエントリとＤＩＰローカルメモリにあるエントリの重
複が起こる確率を少なくすることができる。なお、どの
エントリを追い出すかを決定するには一般にＬＲＵアル
ゴリズムが使用される。
【００６１】ＳＴＥＰ９２において、追い出し通知でな
いと判断された場合、ＮＦＳ要求であるか否かが判断さ
れ（ＳＴＥＰ９６）、ＮＦＳ要求である場合にはＮＦＳ
（Network File System ）処理を行う（ＳＴＥＰ９
７）。一方、ＮＦＳでないと判断された場合には、ＤＩ
Ｐローカルメモリのキャッシュを検索し（ＳＴＥＰ９
８）、ヒットしたか否かを判断する（ＳＴＥＰ９９）。
ここで、ヒットした場合には、ＴＴＬのチェックを行い
（ＳＴＥＰ９１０）、有効期限内であれば（ＳＴＥＰ９
１１）、キャッシュからデータを読み出して、要求もと
のＮＩＰに応答する（ＳＴＥＰ９１２）。
【００６２】キャッシュの検索がヒットしなかった場
合、または有効期限内でないと判断された場合には、キ
ャッシュから追い出すエントリを決定し、キャッシュエ
ントリを空け（ＳＴＥＰ９１３）、ストレージデバイス
１４より読み出して（ＳＴＥＰ９１４）、該空いたエン
トリに読み出されたデータを書き込むとともに、要求も
とのＮＩＰにデータを送出する（ＳＴＥＰ９１５）。
【００６３】このように、ファイル（データ）をネット
ワークに送出する場合は、ＮＩＰ１１およびＤＩＰ１３
が協調して動作し、第１のバッファメモリ手段であるＮ
ＩＰローカルメモリ２２および第２のバッファメモリ手
段であるＤＩＰローカルメモリ７２をそれぞれキャッシ
ュとして利用し、該キャッシュにデータが存在しない場
合には、ストレージデバイス１４からデータを読み出し
ている。なお、ストレージデバイス１４からの読み出し
は、ＤＩＰのファイルシステム（例えば、プロセッサ７
１によるプログラムの実行により実現される）によって
行われる。
【００６４】次に、本発明に係るサーバへの書き込み動
作について説明する。書き込みは、ネットワークから行
われる。ネットワークからの書き込み要求は、ＮＩＰ１
１が適切なＤＩＰ１３に要求を転送する。適切なＤＩＰ
を選択するのはＮＩＰ１１が上述したファイル名による
ハッシングを利用して行われる。ＮＩＰから要求を与え
られたＤＩＰ１３は、ストレージデバイスに対して要求
されたデータの書き込みを行う。また、ネットワークか
らＤＩＰ１３に接続されたストレージデバイス１４には
ＮＦＳで読み出し、書き込みができるようにしておく。
この機能を実現するために、ＮＩＰ１１は、ネットワー
クからのＮＦＳ通信をＤＩＰ１３に中継する処理が行わ
れる。
【００６５】ネットワークからＮＦＳでＤＩＰ１３に接
続されたストレージデバイス１４に読み書きができるこ
とで、ネットワーク上のホストマシンから見てサーバ装
置のストレージデバイス１４がリモートファイルシステ
ムとして実現される。ホストマシンからリモートファイ
ルシステムとしてみえることで、ホストマシン上にある
従来のソフトウェアを有効に活用することが可能であ
る。本実施例ではＮＦＳをファイル書き込みのプロトコ
ルとして説明したが、他のネットワークプロトコルを使
用してもよい。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
ストレージデバイスに蓄積されたファイルを効率よくネ
ットワークに送り出すことができる。また、階層化され
たキャッシュ管理方式により、高いヒット率を得ること
ができる。さらに、データをネットワークに送出すると
き必要になるパリティ計算をデータの転送中に行うこと
でプロセッサの負荷を減らすことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るシステムの概略構成
およびサーバ装置の構成を示す図。
【図２】 ネットワークインターフェースの構成を示す
図。
【図３】 キャッシュエントリの構造を示す図。
【図４】 ＮＩＰのパラレルリンクインタフェースの構
成を示す図。
【図５】 ＮＩＰにネットワークから要求がきた場合の
処理を説明するための図。
【図６】 ＮＩＰがＤＩＰからの応答を受け付けた場合
の処理を説明するための図。
【図７】 ＤＩＰの構成を示す図。
【図８】 ＤＩＰのパラレルリンクインタフェースの構
成を示す図。
【図９】 ＤＩＰの動作を説明するための図。
【符号の説明】
１…サーバ装置 ２…ネットワーク ３…ホストマシン １１…ネットワークインターフェースプロセッサ（ＮＩ
Ｐ） １２…パラレルリンク（バス） １３…ディスクインターフェースプロセッサ（ＤＩＰ） １４…ストレージデバイス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 誠司 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１のプロセッサ及び第１の
    記憶手段を有する複数の第１の装置と、 前記複数の第１の装置と転送手段を介して接続される、
    少なくとも第２のプロセッサ及び第２の記憶手段を有す
    る複数の第２の装置と、 前記複数の第２の装置の各々に接続された第３の記憶手
    段とを具備し、 前記第１の装置に対して与えられるネットワークからの
    要求に基づく処理を、所定の条件に応じて、前記第１の
    記憶手段、前記第２の記憶手段または前記第３の記憶手
    段のうちのいずれかの記憶手段に対して行うことを特徴
    とするサーバ装置。
  2. 【請求項２】 ネットワークから要求を与えられる前記
    第１の装置は、該要求に関連する所定の情報に基づい
    て、前記第２の装置を選択することを特徴とする請求項
    １記載のサーバ装置。
  3. 【請求項３】 前記第３の記憶手段から前記第１の装置
    に所定のデータが送出される際に、所定の計算を行い、
    該得られた計算結果を該所定のデータとともに、前記第
    １の記憶手段に記憶することを特徴とする請求項１記載
    のサーバ装置。
  4. 【請求項４】 少なくとも第１のプロセッサ及び第１の
    記憶手段を有する複数の第１の装置と、 前記複数の第１の装置と転送手段を介して接続される、
    少なくとも第２のプロセッサ及び第２の記憶手段を有す
    る複数の第２の装置と、 前記複数の第２の装置の各々に接続された第３の記憶手
    段とを具備し、 前記第１の記憶手段に第１のデータが記憶され、前記第
    ２の記憶手段に該第１のデータに対応する第２のデータ
    が記憶されている場合に、前記第１の記憶手段から該第
    １のデータが追い出されるときは、前記第２の記憶手段
    に記憶された第２のデータの追い出し順位を他のデータ
    の追い出し順位よりも低く設定するための処理を行うこ
    とを特徴とするサーバ装置。
  5. 【請求項５】 少なくとも第１のプロセッサ及び第１の
    記憶手段を有する複数の第１の装置と、 前記複数の第１の装置と転送手段を介して接続される、
    少なくとも第２のプロセッサ及び第２の記憶手段を有す
    る複数の第２の装置と、 前記複数の第２の装置の各々に接続された第３の記憶手
    段とを具備するサーバ装置におけるファイル管理方法で
    あって、 前記第１の装置に対して与えられるネットワークからの
    要求に基づく処理を、所定の条件に応じて、前記第１の
    記憶手段、前記第２の記憶手段または前記第３の記憶手
    段のうちのいずれかの記憶手段に対して行うことを特徴
    とするファイル管理方法。
  6. 【請求項６】 少なくとも第１のプロセッサ及び第１の
    記憶手段を有する複数の第１の装置と、 前記複数の第１の装置と転送手段を介して接続される、
    少なくとも第２のプロセッサ及び第２の記憶手段を有す
    る複数の第２の装置と、 前記複数の第２の装置の各々に接続された第３の記憶手
    段とを具備するサーバ装置におけるファイル管理方法で
    あって、 前記第１の記憶手段に第１のデータが記憶され、前記第
    ２の記憶手段に該第１のデータに対応する第２のデータ
    が記憶されている場合に、前記第１の記憶手段から該第
    １のデータが追い出されるときは、前記第２の記憶手段
    に記憶された第２のデータの追い出し順位を他のデータ
    の追い出し順位よりも低く設定するための処理を行うこ
    とを特徴とするファイル管理方法。
JP9250249A 1997-09-16 1997-09-16 サーバ装置およびファイル管理方法 Pending JPH1185710A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9250249A JPH1185710A (ja) 1997-09-16 1997-09-16 サーバ装置およびファイル管理方法
US09/154,031 US6327614B1 (en) 1997-09-16 1998-09-16 Network server device and file management system using cache associated with network interface processors for redirecting requested information between connection networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9250249A JPH1185710A (ja) 1997-09-16 1997-09-16 サーバ装置およびファイル管理方法

Publications (1)

Publication Number Publication Date
JPH1185710A true JPH1185710A (ja) 1999-03-30

Family

ID=17205075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9250249A Pending JPH1185710A (ja) 1997-09-16 1997-09-16 サーバ装置およびファイル管理方法

Country Status (2)

Country Link
US (1) US6327614B1 (ja)
JP (1) JPH1185710A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369570B2 (en) 2003-03-03 2008-05-06 Nec Corporation iSCSI apparatus and communication control method for the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192408B1 (en) * 1997-09-26 2001-02-20 Emc Corporation Network file server sharing local caches of file access information in data processors assigned to respective file systems
US6553408B1 (en) * 1999-03-25 2003-04-22 Dell Products L.P. Virtual device architecture having memory for storing lists of driver modules
US6640278B1 (en) * 1999-03-25 2003-10-28 Dell Products L.P. Method for configuration and management of storage resources in a storage network
US6944654B1 (en) * 1999-11-01 2005-09-13 Emc Corporation Multiple storage array control
US7529799B2 (en) 1999-11-08 2009-05-05 International Business Machines Corporation Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
US7082530B1 (en) * 1999-12-31 2006-07-25 Intel Corporation Method and apparatus for accelerating hardware encryption with multiple networking interfaces
US6718372B1 (en) * 2000-01-07 2004-04-06 Emc Corporation Methods and apparatus for providing access by a first computing system to data stored in a shared storage device managed by a second computing system
US7203731B1 (en) 2000-03-03 2007-04-10 Intel Corporation Dynamic replication of files in a network storage system
US7281168B1 (en) 2000-03-03 2007-10-09 Intel Corporation Failover architecture for local devices that access remote storage
US7266555B1 (en) * 2000-03-03 2007-09-04 Intel Corporation Methods and apparatus for accessing remote storage through use of a local device
US7428540B1 (en) 2000-03-03 2008-09-23 Intel Corporation Network storage system
US6952737B1 (en) * 2000-03-03 2005-10-04 Intel Corporation Method and apparatus for accessing remote storage in a distributed storage cluster architecture
US7506034B2 (en) * 2000-03-03 2009-03-17 Intel Corporation Methods and apparatus for off loading content servers through direct file transfer from a storage center to an end-user
US7013394B1 (en) * 2000-04-18 2006-03-14 International Business Machines Corporation Data flow pattern recognition and manipulation
US7099932B1 (en) * 2000-08-16 2006-08-29 Cisco Technology, Inc. Method and apparatus for retrieving network quality of service policy information from a directory in a quality of service policy management system
US7266556B1 (en) 2000-12-29 2007-09-04 Intel Corporation Failover architecture for a distributed storage system
US7124293B2 (en) * 2001-06-29 2006-10-17 Intel Corporation Intelligently determining which traffic streams to offload efficiently
FR2831741B1 (fr) * 2001-10-26 2003-12-19 Thales Sa Procedes et systemes d'enregistrement et lecture synchronisee de donnes provenant d'une pluralite d'equipements terminaux
US7444393B2 (en) * 2001-10-30 2008-10-28 Keicy K. Chung Read-only storage device having network interface, a system including the device, and a method of distributing files over a network
JP3966459B2 (ja) * 2002-05-23 2007-08-29 株式会社日立製作所 ストレージ機器管理方法、システム、およびプログラム
US7774466B2 (en) * 2002-10-17 2010-08-10 Intel Corporation Methods and apparatus for load balancing storage nodes in a distributed storage area network system
DE10307548A1 (de) * 2003-02-21 2004-09-09 Infineon Technologies Ag Synchrones Speichersystem sowie Verfahren und Protokoll zur Kommunikation in einem synchronen Speichersystem
JP4322031B2 (ja) * 2003-03-27 2009-08-26 株式会社日立製作所 記憶装置
US7069351B2 (en) * 2003-06-02 2006-06-27 Chung Keicy K Computer storage device having network interface
US7500055B1 (en) * 2003-06-27 2009-03-03 Beach Unlimited Llc Adaptable cache for dynamic digital media
US7912954B1 (en) * 2003-06-27 2011-03-22 Oesterreicher Richard T System and method for digital media server load balancing
US20040267919A1 (en) * 2003-06-30 2004-12-30 International Business Machines Corporation Method and system for providing server management peripheral caching using a shared bus
JP2005056200A (ja) * 2003-08-05 2005-03-03 Hitachi Ltd データ管理方法、ディスク記憶装置およびディスク記憶システム
US7765405B2 (en) * 2005-02-25 2010-07-27 Microsoft Corporation Receive side scaling with cryptographically secure hashing
US8805950B1 (en) * 2007-09-12 2014-08-12 Aol Inc. Client web cache
US8769185B2 (en) 2007-10-23 2014-07-01 Keicy Chung Computer storage device having separate read-only space and read-write space, removable media component, system management interface, and network interface
US8171205B2 (en) * 2008-05-05 2012-05-01 Intel Corporation Wrap-around sequence numbers for recovering from power-fall in non-volatile memory
JP7081403B2 (ja) * 2018-09-10 2022-06-07 富士フイルムビジネスイノベーション株式会社 情報処理装置及びプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163131A (en) * 1989-09-08 1992-11-10 Auspex Systems, Inc. Parallel i/o network file server architecture
CA2086691C (en) * 1992-03-30 1997-04-08 David A. Elko Communicating messages between processors and a coupling facility
US5995708A (en) * 1993-03-31 1999-11-30 Mediaone Group, Inc. Method and system for delivering audio and video information
US5864554A (en) * 1993-10-20 1999-01-26 Lsi Logic Corporation Multi-port network adapter
US5537585A (en) * 1994-02-25 1996-07-16 Avail Systems Corporation Data storage management for network interconnected processors
EP0716370A3 (en) * 1994-12-06 2005-02-16 International Business Machines Corporation A disk access method for delivering multimedia and video information on demand over wide area networks
US5933603A (en) * 1995-10-27 1999-08-03 Emc Corporation Video file server maintaining sliding windows of a video data set in random access memories of stream server computers for immediate video-on-demand service beginning at any specified location
US5848293A (en) * 1995-11-03 1998-12-08 Sun Microsystems, Inc. Method and apparatus for transmission and processing of virtual commands
JPH09204403A (ja) * 1996-01-26 1997-08-05 Hitachi Ltd 並列計算機
US6275953B1 (en) * 1997-09-26 2001-08-14 Emc Corporation Recovery from failure of a data processor in a network server
US6081883A (en) * 1997-12-05 2000-06-27 Auspex Systems, Incorporated Processing system with dynamically allocatable buffer memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369570B2 (en) 2003-03-03 2008-05-06 Nec Corporation iSCSI apparatus and communication control method for the same

Also Published As

Publication number Publication date
US6327614B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
JPH1185710A (ja) サーバ装置およびファイル管理方法
US5941969A (en) Bridge for direct data storage device access
US8843706B2 (en) Memory management among levels of cache in a memory hierarchy
JP3987162B2 (ja) 読取り−共有トランザクションのための強化ブロッキング・メカニズムを含むマルチプロセス・システム
EP1316019B1 (en) Managing replacement of data in a cache on a node based on caches of other nodes
US7386680B2 (en) Apparatus and method of controlling data sharing on a shared memory computer system
US20120324159A1 (en) Method and apparatus for implementing high-performance, scaleable data processing and storage systems
JP3481054B2 (ja) ゲートウェイ装置、クライアント計算機およびそれらを接続した分散ファイルシステム
US6587926B2 (en) Incremental tag build for hierarchical memory architecture
CZ20012153A3 (cs) Elektronický deník s ověřením pro prodejní místo a způsoby jeho použití
JPH10143482A (ja) エフィシェントな書込み動作を実行するマルチプロセッサ・システム
JPH10149342A (ja) プリフェッチ動作を実行するマルチプロセス・システム
JPH10143483A (ja) ミグラトリ・データ・アクセス・パターンを検出し、効果的に提供するように構成されたマルチプロセスシステム
JPH10187470A (ja) スピンロック動作を最適化する装置を含むマルチプロセス・システム
JPH10171710A (ja) 効果的なブロック・コピー動作を実行するマルチプロセス・システム
JPH10133917A (ja) コヒーレンシー関連エラー・ロッジング能力を有するマルチプロセス・システム
JPH10134014A (ja) ３ホップ通信プロトコルを用いたマルチプロセス・システム
JP4478321B2 (ja) ストレージシステム
JP2001519565A (ja) キャッシュコヒーレンス共用ディスクコンピュータシステムにおけるｉ／ｏ転送
US6587924B2 (en) Scarfing within a hierarchical memory architecture
US20040148279A1 (en) Scalable distributed hierarchical cache
EP1224553B1 (en) Multi-processor system and method of accessing data therein
US20050198438A1 (en) Shared-memory multiprocessor
US7725660B2 (en) Directory for multi-node coherent bus
US7669013B2 (en) Directory for multi-node coherent bus