JPH1185220A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH1185220A
JPH1185220A JP9243795A JP24379597A JPH1185220A JP H1185220 A JPH1185220 A JP H1185220A JP 9243795 A JP9243795 A JP 9243795A JP 24379597 A JP24379597 A JP 24379597A JP H1185220 A JPH1185220 A JP H1185220A
Authority
JP
Japan
Prior art keywords
circuit
application program
time
control circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9243795A
Other languages
Japanese (ja)
Other versions
JP3661732B2 (en
Inventor
Nobuari Mori
伸有 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP24379597A priority Critical patent/JP3661732B2/en
Publication of JPH1185220A publication Critical patent/JPH1185220A/en
Application granted granted Critical
Publication of JP3661732B2 publication Critical patent/JP3661732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To actualize the programmable controller which can obtain the distribution state of the length of a scan time by judging the length of the scan time by a debugging circuit, judging which of previously set time ranges it corresponds to, and counting them. SOLUTION: An input signal 100a is inputted to a control circuit 2 through an input/output circuit 1, and the output from the control circuit 1 is outputted to the outside as an output signal 101a through an input/output circuit 1. Further, the control circuit 2 is connected to a storage circuit 3 and the debugging circuit 4a. Then the control circuit 2 reads instructions of a application program stored previously in a storage circuit 3 and executes them in order. The debugging circuit 4, on the other hand, measures the scan time to judge which of previously set time range the scan time corresponds to and count them. In other words, the distribution state of the scan time in time ranges is measured and recorded.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに関し、特にアプリケーションプログラムの
スキャンタイムの分布を測定することが可能なプログラ
マブルコントローラに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a programmable controller, and more particularly to a programmable controller capable of measuring the distribution of scan time of an application program.

【0002】[0002]

【従来の技術】従来のプログラマブルコントローラは、
センサからのデータ収集や機器の制御等を予め格納され
たアプリケーションプログラムに基づき実行する。
2. Description of the Related Art Conventional programmable controllers are:
Data collection from a sensor, control of a device, and the like are executed based on an application program stored in advance.

【0003】また、プログラムの実行方式として予め格
納されたアプリケーションプログラムを何回も連続して
実行するスキャン方式がある。
[0006] As a program execution method, there is a scan method in which an application program stored in advance is repeatedly executed many times.

【0004】例えば、センサ等から圧力信号及び温度信
号を収集して、圧力信号を温度信号で補償して出力する
アプリケーションプログラムを連続して実行することに
より、プログラマブルコントローラからは温度補償され
た圧力信号が定期的に出力されることになる。
For example, by collecting a pressure signal and a temperature signal from a sensor or the like and continuously executing an application program for compensating and outputting the pressure signal with the temperature signal, a temperature-compensated pressure signal is output from the programmable controller. Will be output periodically.

【0005】但し、一般にプログラマブルコントローラ
でアプリケーションプログラムを1回実行する時間(以
下、スキャンタイムと呼ぶ。)は常に一定ではなくプロ
グラムの実行時の条件により変動する。
However, in general, the time for executing an application program once by a programmable controller (hereinafter, referred to as a scan time) is not always constant but varies depending on the conditions at the time of executing the program.

【0006】例えば、入力される前記圧力信号や前記温
度信号の値の変動や、前記温度補償の演算内容等の諸条
件により、アプリケーションプログラムの全命令が実行
されるのではなく実行されずにスキップされたり、ある
いは、何回も実行される命令が生じたりするのでスキャ
ンタイムは常時変動する。
For example, not all instructions of the application program are executed but skipped instead of being executed due to various conditions such as a change in the value of the pressure signal or the temperature signal to be input or the content of the operation of the temperature compensation. The scan time is constantly changing due to the execution of an instruction or a command executed many times.

【0007】特に、短いスキャンタイムが要求される場
合にはアプリケーションプログラムの作成時にスキャン
タイムの短縮を図る工夫をする必要があり、この場合に
はプログラマブルコントローラで実行されるアプリケー
ションプログラムのスキャンタイムに関する情報を得る
必要がある。
In particular, when a short scan time is required, it is necessary to devise a measure to reduce the scan time when creating an application program. In this case, information on the scan time of the application program executed by the programmable controller is required. You need to get

【0008】一般に、プログラマブルコントローラには
このような機能が付加されているものがあり、図5はこ
のような従来のプログラマブルコントローラの一例を示
す構成ブロック図である。
Generally, some programmable controllers are provided with such a function, and FIG. 5 is a block diagram showing an example of such a conventional programmable controller.

【0009】図5において1は入出力回路、2は制御回
路、3はアプリケーションプログラムが格納される記憶
回路、4はデバッグ回路、100は入力信号、101は
出力信号である。
In FIG. 5, 1 is an input / output circuit, 2 is a control circuit, 3 is a storage circuit for storing an application program, 4 is a debug circuit, 100 is an input signal, and 101 is an output signal.

【0010】入力信号100は入出力回路1を介して制
御回路2に入力され、制御回路1から出力は入出力回路
1を介して出力信号101として外部に出力される。ま
た、制御回路2は記憶回路3及びデバッグ回路4と相互
に接続される。
An input signal 100 is input to a control circuit 2 via an input / output circuit 1, and an output from the control circuit 1 is output to the outside as an output signal 101 via the input / output circuit 1. Further, the control circuit 2 is mutually connected to the storage circuit 3 and the debug circuit 4.

【0011】ここで、図5に示す従来例の動作を説明す
る。制御回路2は記憶回路3に予め格納されたアプリケ
ーションプログラムの命令を順次読み出して実行する。
Here, the operation of the conventional example shown in FIG. 5 will be described. The control circuit 2 sequentially reads and executes the instructions of the application program stored in the storage circuit 3 in advance.

【0012】一方、デバッグ回路4は前記アプリケーシ
ョンプログラムを1回実行するのに要するスキャンタイ
ムに関する情報を測定する。
On the other hand, the debug circuit 4 measures information on a scan time required to execute the application program once.

【0013】具体的には、デバッグ回路4では最新スキ
ャンタイム、スキャンタイムの最大値及び最小値及び平
均スキャンタイムを測定して記憶する。
More specifically, the debug circuit 4 measures and stores the latest scan time, the maximum and minimum values of the scan time, and the average scan time.

【0014】また、図6はデバッグ回路4の具体例を示
す構成ブロック図であり、図6において5は時間計測用
カウンタ回路、6は制御回路、7は記憶回路、102は
クロック信号である。
FIG. 6 is a block diagram showing a specific example of the debug circuit 4. In FIG. 6, 5 is a counter circuit for measuring time, 6 is a control circuit, 7 is a storage circuit, and 102 is a clock signal.

【0015】クロック信号102は時間計測用カウンタ
回路5に入力され、時間計測用カウンタ回路5の出力が
制御回路6に接続される。また、制御回路6と記憶回路
7が相互に接続される。
The clock signal 102 is input to the counter circuit 5 for time measurement, and the output of the counter circuit 5 for time measurement is connected to the control circuit 6. Further, the control circuit 6 and the storage circuit 7 are connected to each other.

【0016】ここで、図6に示すデバッグ回路4の動作
を図7を用いて説明する。図7はデバッグ回路4の動作
を説明するフロー図である。
Here, the operation of the debug circuit 4 shown in FIG. 6 will be described with reference to FIG. FIG. 7 is a flowchart illustrating the operation of the debug circuit 4.

【0017】図7(a)において制御回路6は時間計測
用カウンタ回路5をリセットすると共にカウント動作を
開始させ、図7(b)においてアプリケーションプログ
ラムの実行の終了を検出する。
In FIG. 7A, the control circuit 6 resets the time measurement counter circuit 5 and starts the count operation, and detects the end of the execution of the application program in FIG. 7B.

【0018】図7(b)においてアプリケーションプロ
グラムの終了が検出されると制御回路6は図7(c)に
おいて時間計測用カウンタ回路5のカウント値を読み出
し、図7(d)において最新スキャンタイムとして記憶
回路7に格納する。
When the end of the application program is detected in FIG. 7 (b), the control circuit 6 reads the count value of the counter circuit 5 for time measurement in FIG. 7 (c) and sets the latest scan time in FIG. 7 (d). It is stored in the storage circuit 7.

【0019】また、図7(e)において制御回路6は平
均スキャンタイムを計算すると共にその結果を記憶回路
7に格納する。
In FIG. 7E, the control circuit 6 calculates the average scan time and stores the result in the storage circuit 7.

【0020】図7(f)において制御回路6は前記カウ
ント値を前回までのスキャンタイムの最大値と比較して
大きいかどうかを判断する。
In FIG. 7 (f), the control circuit 6 compares the count value with the maximum value of the scan time up to the previous time to determine whether it is larger.

【0021】もし、前記カウント値が前回までの最大値
よりも大きければ、制御回路6は図7(g)において前
記カウント値を最大値として記憶回路7に格納し、図7
(j)の処理を行う。
If the count value is larger than the previous maximum value, the control circuit 6 stores the count value as the maximum value in the storage circuit 7 in FIG.
The processing of (j) is performed.

【0022】同様に、図7(h)において制御回路6は
前記カウント値を前回までのスキャンタイムの最小値と
比較して小さいかどうかを判断する。
Similarly, in FIG. 7 (h), the control circuit 6 compares the count value with the minimum value of the scan time up to the previous time to determine whether it is small.

【0023】もし、前記カウント値が前回までの最小値
よりも小さければ、制御回路6は図7(i)において前
記カウント値を最小値として記憶回路7に格納し、図7
(j)の処理を行う。
If the count value is smaller than the previous minimum value, the control circuit 6 stores the count value as the minimum value in the storage circuit 7 in FIG.
The processing of (j) is performed.

【0024】最後に、図7(j)において制御回路6は
スキャンタイム等の測定終了か否かを判断し、再測定で
あれば図7(a)の処理に戻り、測定終了であれば処理
を終了する。
Finally, in FIG. 7 (j), the control circuit 6 judges whether or not the measurement of the scan time or the like has been completed. If the measurement is a re-measurement, the process returns to the process of FIG. To end.

【0025】また、プログラマブルコントローラとアプ
リケーションプログラム開発ツールとを接続し、このア
プリケーションプログラム開発ツールでデバッグ回路4
で測定されたスキャンタイムに関する情報を読み出して
表示画面等に表示させることが可能になる。
Also, the programmable controller is connected to an application program development tool, and the debug circuit 4 is connected to the application program development tool.
It is possible to read out the information on the scan time measured in the above and display it on a display screen or the like.

【0026】一般にはプログラマブルコントローラでア
プリケーションプログラムを実行させながら前記情報を
モニタすることにより、スキャンタイムの短縮を図る工
夫をすることになる。
In general, by monitoring the information while executing an application program by a programmable controller, it is possible to reduce the scan time.

【0027】この結果、デバッグ回路4によりプログラ
マブルコントローラのアプリケーションプログラムの作
成に必要なスキャンタイムに関する情報を得ることが可
能になる。
As a result, it becomes possible for the debug circuit 4 to obtain information on a scan time required for creating an application program of the programmable controller.

【0028】[0028]

【発明が解決しようとする課題】しかし、図5等に示す
従来例ではスキャンタイムの最大値及び最小等の個々の
情報は分かるものの、例えば、スキャンタイムの最大値
が突発的に生じたのか、或いは、定常的に生じるものな
のかを区別することが出来ない。
However, in the conventional example shown in FIG. 5 and the like, although individual information such as the maximum value and the minimum value of the scan time can be known, for example, whether the maximum value of the scan time has suddenly occurred, Or, it cannot be distinguished whether it occurs constantly.

【0029】このため、アプリケーションプログラムの
どの部分を修正すれば良いかが分からず、アプリケーシ
ョンプログラムの修正作業の効率が悪くなってしまうと
言った問題点があった。従って本発明が解決しようとす
る課題は、スキャンタイムの長さの分布状況を得ること
が可能なプログラマブルコントローラを実現することに
ある。
For this reason, there is a problem that it is not known which part of the application program should be modified, and the efficiency of the modification work of the application program is reduced. Therefore, an object of the present invention is to realize a programmable controller capable of obtaining a distribution state of scan time length.

【0030】[0030]

【課題を解決するための手段】このような課題を達成す
るために、本発明の第1では、プログラマブルコントロ
ーラにおいて、入出力回路と、アプリケーションプログ
ラムが格納される記憶回路と、前記入出力回路及び前記
記憶回路を制御する制御回路と、前記アプリケーション
プログラムが1回実行される時間を測定して予め設定さ
れた時間範囲のうちどの時間範囲に該当するかを判断し
てその個数を計数するデバッグ回路とを備えたことを特
徴するものである。
In order to achieve the above object, according to a first aspect of the present invention, in a programmable controller, an input / output circuit, a storage circuit for storing an application program, the input / output circuit, A control circuit for controlling the storage circuit, and a debug circuit for measuring a time when the application program is executed once, determining which time range falls within a preset time range, and counting the number thereof It is characterized by having.

【0031】このような課題を達成するために、本発明
の第2では、本発明の第1において、前記デバッグ回路
が前記アプリケーションプログラムが1回実行される時
間を測定する時間計測用カウンタ回路と、予め設定され
た時間範囲に対応して設けられた複数の分布計数用カウ
ンタ回路と、前記時間計測用カウンタ回路の測定時間が
前記予め設定された時間範囲のうちどの時間範囲に該当
するかを判断して該当する前記分布計数用カウンタ回路
のカウント値をインクリメントする制御回路とから構成
されたことを特徴するものである。
According to a second aspect of the present invention, in the second aspect of the present invention, the debug circuit includes a time measuring counter circuit for measuring a time during which the application program is executed once. A plurality of distribution counting counter circuits provided corresponding to a preset time range, and which time range of the preset time range corresponds to the measurement time of the time measurement counter circuit. And a control circuit for judging and incrementing the count value of the corresponding distribution counting counter circuit.

【0032】このような課題を達成するために、本発明
の第3では、プログラマブルコントローラにおいて、入
出力回路と、アプリケーションプログラムが格納される
記憶回路と、前記アプリケーションプログラムが1回実
行される時間を測定する時間計測用カウンタ回路と、予
め設定された時間範囲に対応して設けられた複数の分布
計数用カウンタ回路と、前記入出力回路及び前記記憶回
路を制御すると共に前記時間計測用カウンタ回路の測定
時間が前記予め設定された時間範囲のうちどの時間範囲
に該当するかを判断して該当する前記分布計数用カウン
タ回路のカウント値をインクリメントする制御回路とを
備えたことを特徴するものである。
In order to achieve the above object, according to a third aspect of the present invention, in a programmable controller, an input / output circuit, a storage circuit for storing an application program, and a time for executing the application program once are set. A counter circuit for measuring time, a plurality of counter circuits for counting distribution provided in correspondence with a preset time range, and controlling the input / output circuit and the storage circuit; A control circuit for determining which time range of the preset time range falls within the preset time range, and incrementing a count value of the corresponding distribution counting counter circuit. .

【0033】このような課題を達成するために、本発明
の第4では、本発明の第2及び第3において、接続され
たアプリケーションプログラム開発ツールに前記分布計
数用カウンタ回路で計数されたカウント値に基づき前記
アプリケーションプログラムが1回実行される時間の分
布図を表示させることを特徴とするものである。
According to a fourth aspect of the present invention, in the second and third aspects of the present invention, the connected application program development tool is provided with a count value counted by the distribution counting counter circuit. And displaying a distribution map of time during which the application program is executed once based on the application program.

【0034】[0034]

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図1は本発明に係るプログラマブルコントロ
ーラの一実施例を示す構成ブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of a programmable controller according to the present invention.

【0035】図1において1,2及び3は図5と同一符
号を付してあり,4aはデバッグ回路,100aは入力
信号、101aは出力信号である。
In FIG. 1, 1, 2 and 3 are assigned the same reference numerals as in FIG. 5, 4a is a debug circuit, 100a is an input signal, and 101a is an output signal.

【0036】入力信号100aは入出力回路1を介して
制御回路2に入力され、制御回路1から出力は入出力回
路1を介して出力信号101aとして外部に出力され
る。また、制御回路2は記憶回路3及びデバッグ回路4
aと相互に接続される。
The input signal 100a is input to the control circuit 2 via the input / output circuit 1, and the output from the control circuit 1 is output to the outside as the output signal 101a via the input / output circuit 1. The control circuit 2 includes a storage circuit 3 and a debug circuit 4
a.

【0037】ここで、図1に示す実施例の動作を説明す
る。制御回路2は記憶回路3に予め格納されたアプリケ
ーションプログラムの命令を順次読み出して実行する。
Here, the operation of the embodiment shown in FIG. 1 will be described. The control circuit 2 sequentially reads and executes the instructions of the application program stored in the storage circuit 3 in advance.

【0038】一方、デバッグ回路4aは前記アプリケー
ションプログラムを1回実行するのに要するスキャンタ
イムに関する情報を測定する。
On the other hand, the debug circuit 4a measures information on the scan time required to execute the application program once.

【0039】具体的には、デバッグ回路4aではスキャ
ンタイムを測定して予め設定された時間範囲のうちどの
時間範囲に該当するかを判断してその個数を計数する。
言い換えれば、スキャンタイムの時間範囲での分布状況
を測定して記憶する。
More specifically, the debug circuit 4a measures the scan time, determines which of the preset time ranges the time range corresponds to, and counts the number.
In other words, the distribution status of the scan time in the time range is measured and stored.

【0040】また、図2はデバッグ回路4aの具体例を
示す構成ブロック図であり、図2において5及び102
は図6と同一符号を付してあり、6aは制御回路、8,
9,10及び11は分布計数用カウンタ回路である。
FIG. 2 is a block diagram showing a specific example of the debug circuit 4a.
Have the same reference numerals as in FIG. 6, 6a is a control circuit,
Reference numerals 9, 10 and 11 are distribution counting counter circuits.

【0041】クロック信号102は時間計測用カウンタ
回路5に入力され、時間計測用カウンタ回路5の出力が
制御回路6aに接続される。また、制御回路6aと分布
計数用カウンタ回路8,9,10及び11が相互に接続
される。
The clock signal 102 is input to the counter circuit 5 for time measurement, and the output of the counter circuit 5 for time measurement is connected to the control circuit 6a. The control circuit 6a and the distribution counting counter circuits 8, 9, 10 and 11 are connected to each other.

【0042】ここで、図2に示すデバッグ回路4aの動
作を図3を用いて説明する。図3はデバッグ回路4aの
動作を説明するフロー図である。
Here, the operation of the debug circuit 4a shown in FIG. 2 will be described with reference to FIG. FIG. 3 is a flowchart illustrating the operation of the debug circuit 4a.

【0043】図3(a)において制御回路6aは分布計
数カウンタ回路8〜11で計数する時間範囲を予め設定
する。
In FIG. 3A, the control circuit 6a presets a time range for counting by the distribution counter circuits 8 to 11.

【0044】具体的には、測定したスキャンタイムを”
Tscan”とした場合に、 t3≦Tscan<t4 (1) t2≦Tscan<t3 (2) t1≦Tscan<t2 (3) 0≦Tscan<t1 (4) (但し、0<t1<t2<t3<t4) 式(1)の条件を満たせば分布計数用カウンタ8のカウ
ント値をインクリメントし、同様に、式(2)、式
(3)及び式(4)の条件を満たせば分布計数用カウン
タ9,10及び11のカウント値をインクリメントする
様に設定する。
More specifically, the measured scan time is
Tscan ”, t3 ≦ Tscan <t4 (1) t2 ≦ Tscan <t3 (2) t1 ≦ Tscan <t2 (3) 0 ≦ Tscan <t1 (4) (where 0 <t1 <t2 <t3 < t4) If the condition of Expression (1) is satisfied, the count value of the distribution counting counter 8 is incremented. Similarly, if the conditions of Expressions (2), (3) and (4) are satisfied, the counter 9 of distribution counting is performed. , 10 and 11 are set to be incremented.

【0045】図3(b)において制御回路6aは時間計
測用カウンタ回路5をリセットすると共にカウント動作
を開始させ、図3(c)においてアプリケーションプロ
グラムの実行の終了を検出する。
In FIG. 3B, the control circuit 6a resets the time measurement counter circuit 5 and starts the counting operation, and detects the end of the execution of the application program in FIG. 3C.

【0046】図3(c)においてアプリケーションプロ
グラムの終了が検出されると制御回路6aは図3(d)
において時間計測用カウンタ回路5のカウント値を読み
出す。
When the end of the application program is detected in FIG. 3C, the control circuit 6a operates as shown in FIG.
In step 2, the count value of the time measurement counter circuit 5 is read.

【0047】図3(e)において制御回路6aは前記カ
ウント値が式(1)の条件を満たすかどうかを判断す
る。
In FIG. 3E, the control circuit 6a determines whether the count value satisfies the condition of equation (1).

【0048】もし、式(1)の条件を満たせば図3
(f)において制御回路6aは分布計数用カウンタ回路
8のカウント値をインクリメントし、図3(l)の処理
を行う。
If the condition of equation (1) is satisfied, FIG.
In (f), the control circuit 6a increments the count value of the distribution counting counter circuit 8 and performs the processing of FIG.

【0049】また、図3(g)において制御回路6aは
前記カウント値が式(2)の条件を満たすかどうかを判
断する。
In FIG. 3G, the control circuit 6a determines whether or not the count value satisfies the condition of equation (2).

【0050】もし、式(2)の条件を満たせば図3
(h)において制御回路6aは分布計数用カウンタ回路
9のカウント値をインクリメントし、図3(l)の処理
を行う。
If the condition of equation (2) is satisfied, FIG.
In (h), the control circuit 6a increments the count value of the distribution counting counter circuit 9 and performs the processing of FIG.

【0051】さらに、図3(i)において制御回路6a
は前記カウント値が式(3)の条件を満たすかどうかを
判断する。
Further, in FIG. 3 (i), the control circuit 6a
Determines whether the count value satisfies the condition of equation (3).

【0052】もし、式(3)の条件を満たせば図3
(j)において制御回路6aは分布計数用カウンタ回路
10のカウント値をインクリメントし、図3(l)の処
理を行う。
If the condition of equation (3) is satisfied, FIG.
In (j), the control circuit 6a increments the count value of the distribution counting counter circuit 10 and performs the processing of FIG.

【0053】そして、図3(k)において制御回路6a
は分布計数用カウンタ回路11のカウント値をインクリ
メントする。
Then, in FIG. 3 (k), the control circuit 6a
Increments the count value of the distribution counting counter circuit 11.

【0054】最後に、図3(l)において制御回路6a
は測定終了か否かを判断し、再測定であれば図3(b)
の処理に戻り、測定終了であれば処理を終了する。
Finally, in FIG. 3 (l), the control circuit 6a
Determines whether the measurement is completed or not, and if it is a re-measurement, FIG.
When the measurement is completed, the process is terminated.

【0055】図4はこのようにデバッグ回路4aで測定
したスキャンタイムの分布状況の一例を示す分布図であ
る。
FIG. 4 is a distribution diagram showing an example of the distribution of scan times measured by the debug circuit 4a.

【0056】具体的には、プログラマブルコントローラ
とアプリケーションプログラム開発ツールとを接続し、
このアプリケーションプログラム開発ツールでデバッグ
回路4aで測定されたスキャンタイムの分布状況に関す
る情報を読み出して表示画面等に分布図で表示させたも
のである。
Specifically, a programmable controller is connected to an application program development tool,
This application program development tool reads out information on the distribution of scan times measured by the debug circuit 4a and displays the information on a display screen or the like in a distribution diagram.

【0057】図4中”イ”、”ロ”、”ハ”及び”ニ”
は分布計数用カウンタ回路11,10,9及び8で計数
されたカウント値であり、図4においてはスキャンタイ
ムは式(2)に示す時間範囲に多く分布していることが
分かる。
In FIG. 4, "a", "b", "c" and "d" are shown.
Are the count values counted by the distribution counting counter circuits 11, 10, 9 and 8, and it can be seen from FIG. 4 that the scan time is widely distributed in the time range shown in the equation (2).

【0058】また、図4中”ニ”の分布が少ないことか
らスキャンタイムの最大値は突発的に発生していること
も併せて認識することができる。
Further, since the distribution of "d" in FIG. 4 is small, it can be also recognized that the maximum value of the scan time occurs suddenly.

【0059】このため、上述の場合にはアプリケーショ
ンプログラムの内で定常は実行されない特定の分岐ルー
チン等に問題があると特定でき、その部分を修正すれば
良いので、アプリケーションプログラムの修正作業の効
率が良くなる。
For this reason, in the above case, it can be specified that there is a problem in a specific branch routine or the like that is not normally executed in the application program, and it is only necessary to correct that part. Get better.

【0060】一方、図4中”ニ”の部分のカウント値が
大きければ、スキャンタイムの最大値が定常的に生じる
ものであると認識できるので、アプリケーションプログ
ラムの内で定常的に実行されるルーチンに問題があると
特定できる。
On the other hand, if the count value of the portion "d" in FIG. 4 is large, it can be recognized that the maximum value of the scan time occurs steadily. Can be identified as having a problem.

【0061】この結果、デバッグ回路4aによりスキャ
ンタイムの長さを判断して、予め設定された時間範囲の
うちどの時間範囲に該当するかを判断してその個数を計
数することにより、スキャンタイムの長さの分布状況を
得ることが可能になる。
As a result, the length of the scan time is determined by the debug circuit 4a, which time range among the preset time ranges falls, and the number thereof is counted. It is possible to obtain the distribution of the length.

【0062】なお、図2のデバッグ回路4aにおいては
説明の簡単のために分布計数用カウンタ回路を4個例示
したが、勿論、この個数に限定される訳ではなく、分布
計数用カウンタ回路を多く設けることにより、スキャン
タイムのより詳細な分布状況を得ることができる。
In the debug circuit 4a of FIG. 2, four counter circuits for distribution counting are exemplified for simplicity of explanation, but the number of counter circuits for distribution counting is not limited to this number. With this arrangement, a more detailed distribution of scan times can be obtained.

【0063】また、図2のデバッグ回路4aでは説明の
簡単のために制御回路6aを図1中の制御回路2とは別
個に例示したが、制御回路6aにおける処理内容を制御
回路2に処理させても構わない。
Further, in the debug circuit 4a of FIG. 2, the control circuit 6a is illustrated separately from the control circuit 2 in FIG. 1 for simplicity of explanation, but the processing contents in the control circuit 6a are processed by the control circuit 2. It does not matter.

【0064】また、アプリケーションプログラム開発ツ
ールとしては一般にはパーソナルコンピュータやワーク
ステーション等の制御装置が用いられる。
As an application program development tool, a control device such as a personal computer or a workstation is generally used.

【0065】また、スキャンタイムがあるの時間以上に
なった場合にのみ発生する現象の特定に関しては、スキ
ャンタイムがあるの時間以上になる頻度と前記現象の発
生頻度の関係を調べる必要があり、本実施例によればこ
れらの関係を調べることが可能になる。
In order to identify a phenomenon that occurs only when the scan time exceeds a certain time, it is necessary to examine the relationship between the frequency at which the scan time exceeds the certain time and the frequency of occurrence of the phenomenon. According to the present embodiment, it is possible to examine these relationships.

【0066】[0066]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。デバッグ回路に
よりスキャンタイムの長さを判断して、予め設定された
時間範囲のうちどの時間範囲に該当するかを判断してそ
の個数を計数することにより、スキャンタイムの長さの
分布状況を得ることが可能なプログラマブルコントロー
ラが実現できる。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. The length of the scan time is determined by the debug circuit, which time range among the preset time ranges is determined, and the number thereof is counted, thereby obtaining the distribution state of the scan time length. A programmable controller capable of performing the above can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプログラマブルコントローラの一
実施例を示す構成ブロック図である。
FIG. 1 is a configuration block diagram showing an embodiment of a programmable controller according to the present invention.

【図2】デバッグ回路の具体例を示す構成ブロック図で
ある。
FIG. 2 is a configuration block diagram illustrating a specific example of a debug circuit.

【図3】デバッグ回路の動作を説明するフロー図であ
る。
FIG. 3 is a flowchart illustrating the operation of the debug circuit.

【図4】スキャンタイムの分布状況の一例を示す分布図
である。
FIG. 4 is a distribution diagram illustrating an example of a distribution state of scan times.

【図5】従来のプログラマブルコントローラの一例を示
す構成ブロック図である。
FIG. 5 is a configuration block diagram illustrating an example of a conventional programmable controller.

【図6】デバッグ回路の具体例を示す構成ブロック図で
ある。
FIG. 6 is a configuration block diagram showing a specific example of a debug circuit.

【図7】デバッグ回路の動作を説明するフロー図であ
る。
FIG. 7 is a flowchart illustrating the operation of the debug circuit.

【符号の説明】[Explanation of symbols]

1 入出力回路 2,6,6a 制御回路 3,7 記憶回路 4,4a デバッグ回路 5 時間計測用カウンタ回路 8,9,10,11 分布計数用カウンタ回路 100,100a 入力信号 101,101a 出力信号 102 クロック信号 DESCRIPTION OF SYMBOLS 1 Input / output circuit 2, 6, 6a Control circuit 3, 7 Storage circuit 4, 4a Debug circuit 5 Time measurement counter circuit 8, 9, 10, 11 Distribution counting counter circuit 100, 100a Input signal 101, 101a Output signal 102 Clock signal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】プログラマブルコントローラにおいて、 入出力回路と、 アプリケーションプログラムが格納される記憶回路と、 前記入出力回路及び前記記憶回路を制御する制御回路
と、 前記アプリケーションプログラムが1回実行される時間
を測定して予め設定された時間範囲のうちどの時間範囲
に該当するかを判断してその個数を計数するデバッグ回
路とを備えたことを特徴するプログラマブルコントロー
ラ。
An input / output circuit, a storage circuit for storing an application program, a control circuit for controlling the input / output circuit and the storage circuit, and a time for executing the application program once. A programmable circuit, comprising: a debug circuit for measuring and determining which time range falls within a preset time range, and counting the number thereof.
【請求項2】前記デバッグ回路が 前記アプリケーションプログラムが1回実行される時間
を測定する時間計測用カウンタ回路と、 予め設定された時間範囲に対応して設けられた複数の分
布計数用カウンタ回路と、 前記時間計測用カウンタ回路の測定時間が前記予め設定
された時間範囲のうちどの時間範囲に該当するかを判断
して該当する前記分布計数用カウンタ回路のカウント値
をインクリメントする制御回路とから構成されたことを
特徴する特許請求の範囲請求項1記載のプログラマブル
コントローラ。
2. The debugging circuit according to claim 1, wherein the debugging circuit measures a time during which the application program is executed once, and a plurality of distribution counting counter circuits provided corresponding to a preset time range. A control circuit for determining which time range of the preset time range the measurement time of the time measurement counter circuit corresponds to, and incrementing the count value of the corresponding distribution counting counter circuit. The programmable controller according to claim 1, wherein the program is performed.
【請求項3】プログラマブルコントローラにおいて、 入出力回路と、 アプリケーションプログラムが格納される記憶回路と、 前記アプリケーションプログラムが1回実行される時間
を測定する時間計測用カウンタ回路と、 予め設定された時間範囲に対応して設けられた複数の分
布計数用カウンタ回路と、 前記入出力回路及び前記記憶回路を制御すると共に前記
時間計測用カウンタ回路の測定時間が前記予め設定され
た時間範囲のうちどの時間範囲に該当するかを判断して
該当する前記分布計数用カウンタ回路のカウント値をイ
ンクリメントする制御回路とを備えたことを特徴するプ
ログラマブルコントローラ。
3. A programmable controller, comprising: an input / output circuit; a storage circuit for storing an application program; a time measurement counter circuit for measuring a time during which the application program is executed once; A plurality of distribution counting counter circuits provided correspondingly to the input / output circuit and the storage circuit, and a time range of the preset time range for controlling the input / output circuit and the storage circuit. And a control circuit for determining whether the condition is satisfied and incrementing the count value of the distribution counting counter circuit.
【請求項4】接続されたアプリケーションプログラム開
発ツールに前記分布計数用カウンタ回路で計数されたカ
ウント値に基づき前記アプリケーションプログラムが1
回実行される時間の分布図を表示させることを特徴とす
る特許請求の範囲請求項2及び請求項3記載のプログラ
マブルコントローラ。
4. An application program development tool connected to the application program, wherein the application program is set to 1 based on the count value counted by the distribution counting counter circuit.
4. The programmable controller according to claim 2, wherein a distribution map of time executed multiple times is displayed.
JP24379597A 1997-09-09 1997-09-09 Programmable controller Expired - Fee Related JP3661732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24379597A JP3661732B2 (en) 1997-09-09 1997-09-09 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24379597A JP3661732B2 (en) 1997-09-09 1997-09-09 Programmable controller

Publications (2)

Publication Number Publication Date
JPH1185220A true JPH1185220A (en) 1999-03-30
JP3661732B2 JP3661732B2 (en) 2005-06-22

Family

ID=17109071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24379597A Expired - Fee Related JP3661732B2 (en) 1997-09-09 1997-09-09 Programmable controller

Country Status (1)

Country Link
JP (1) JP3661732B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076236A1 (en) * 2014-11-12 2016-05-19 株式会社東芝 Distributed control system, control device, control method, and program
JP2016091552A (en) * 2014-10-30 2016-05-23 エルエス産電株式会社Lsis Co., Ltd. PLC system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189277A (en) * 1992-01-09 1993-07-30 Yaskawa Electric Corp Program execution time measuring instrument for programmable controller
JPH0814955A (en) * 1994-07-01 1996-01-19 Nissan Motor Co Ltd Apparatus and method for abnormality diagnosing installation
JPH08278804A (en) * 1995-04-06 1996-10-22 Fanuc Ltd Diagnostic system for sequence program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189277A (en) * 1992-01-09 1993-07-30 Yaskawa Electric Corp Program execution time measuring instrument for programmable controller
JPH0814955A (en) * 1994-07-01 1996-01-19 Nissan Motor Co Ltd Apparatus and method for abnormality diagnosing installation
JPH08278804A (en) * 1995-04-06 1996-10-22 Fanuc Ltd Diagnostic system for sequence program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091552A (en) * 2014-10-30 2016-05-23 エルエス産電株式会社Lsis Co., Ltd. PLC system
US10012972B2 (en) 2014-10-30 2018-07-03 Lsis Co., Ltd. PLC system providing a web based service
WO2016076236A1 (en) * 2014-11-12 2016-05-19 株式会社東芝 Distributed control system, control device, control method, and program
JP2016095586A (en) * 2014-11-12 2016-05-26 株式会社東芝 Distribution control system, control device, control method, and program
CN106662856A (en) * 2014-11-12 2017-05-10 株式会社东芝 Distributed control system, control device, control method, and program
US10520935B2 (en) 2014-11-12 2019-12-31 Kabushiki Kaisha Toshiba Distributed control system, control device, control method, and computer program product

Also Published As

Publication number Publication date
JP3661732B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7945340B2 (en) Programmable controller system
US6321341B1 (en) Method and apparatus for measuring the power consumption of a computer
US4924428A (en) Real time digital signal processor idle indicator
JP2544593B2 (en) Numerical control unit
JP3226974B2 (en) Measurement condition determination device for dynamic weighing device
JPH1185220A (en) Programmable controller
US6992644B1 (en) Peripheral device of a programmable controller and monitoring method of the peripheral device
JPH03282331A (en) Electronic balance
JP3575019B2 (en) Digital oscilloscope and waveform display method
US11514384B2 (en) Productivity improvement support system and productivity improvement support method
JP3348422B2 (en) Measurement data collection device
JPH07121409A (en) Performance evaluation device
JPH07334146A (en) Graph display system
JPH04275643A (en) System for testing program
JPH09318686A (en) Measuring instrument controller and its method
JPH05189277A (en) Program execution time measuring instrument for programmable controller
JPH0313871A (en) Product inspection apparatus
JPS6215606A (en) Method for confirming executing speed of programmable controller
JPS61267804A (en) Monitor method for process data by program loader
JPH0540651A (en) Analyzer for computer system load
JPH1152016A (en) Ic-testing apparatus and method for parallel measurement at ic-testing apparatus
JPH11160387A (en) Ic tester, ic testing method and storage medium
JPH08221118A (en) Intelligent transmitter
JPS62278413A (en) Electronic balance
JPH08221114A (en) Process display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees