JPH0540651A - Analyzer for computer system load - Google Patents
Analyzer for computer system loadInfo
- Publication number
- JPH0540651A JPH0540651A JP3195617A JP19561791A JPH0540651A JP H0540651 A JPH0540651 A JP H0540651A JP 3195617 A JP3195617 A JP 3195617A JP 19561791 A JP19561791 A JP 19561791A JP H0540651 A JPH0540651 A JP H0540651A
- Authority
- JP
- Japan
- Prior art keywords
- analyzer
- counter
- load
- object program
- system load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、計算機システムに関
し、特に計算機システムの処理能力又は負荷率を計測す
る計算機システムの負荷アナライザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer system, and more particularly to a load analyzer for a computer system that measures the processing capacity or load factor of the computer system.
【０００２】[0002]
【従来の技術】従来の計算機システムは、目的のプログ
ラムを処理する目的プログラムを実行させた時、そのＨ
／ＷとＳ／Ｗでどの程度負荷が発生し、残りどの程度プ
ログラムを実行可能かを分析し、システム能力が目的処
理に十分対応出来るかを判定する機能を有していない。2. Description of the Related Art In a conventional computer system, when a target program for processing a target program is executed, the H
It does not have a function to analyze how much load is generated in / W and S / W and how much the program can be executed, and to judge whether the system capacity can sufficiently cope with the target processing.
【０００３】[0003]
【発明が解決しようとする課題】上述したように従来の
計算機システムでは、システム能力が目的処理に十分対
応出来るかを判定する機能を有していないため、使用す
る計算機システムのシステム能力が分からないので、測
定機材を用意し、目的プログラムに測定ルーチンを組み
込み、目的プログラムがＨ／Ｗ情報にマッチィングし、
システム全体の性能を満足するかどうかを試行錯誤に検
討する必要があり、その選定に必要以上のコストが発生
するという欠点がある。As described above, the conventional computer system does not have the function of judging whether the system capacity can sufficiently cope with the target processing, and therefore the system capacity of the computer system to be used cannot be known. Therefore, prepare the measurement equipment, incorporate the measurement routine into the target program, and the target program matches the H / W information.
It is necessary to examine by trial and error whether or not the performance of the entire system is satisfied, and there is a disadvantage in that the cost is higher than necessary for selection.
【０００４】本発明の目的は、計算機システムに、タス
クスケジューリングレベルの最低位に配置したただ一つ
のタスクを実行した場合だけ計測するカウンタと、一定
時間毎に割込み計測カウンタのカウントを読み取りその
前に割込んだ時読み出したカウンタの差分を計算してシ
ステム負荷状態を表わすデータを算出しそのデータを蓄
積する割込処理部とを有する負荷アナライザを使用する
ことにより、上記の欠点を解消し、測定機材を用意し、
目的プログラムを修正してシステム負荷を計測する測定
ルーチンの組み込み等のシステムの変更を必要とせず
に、システムの負荷状態を計測でき、また、目的プログ
ラムを実行させるためのシステムのＨ／Ｗの選定に対し
て試行錯誤に検討する必要がなく、その選定のためのコ
ストを下げることができる計算機システム負荷アナライ
ザを提供することにある。An object of the present invention is to read a count of an interrupt measurement counter and a counter for measuring only when a single task placed at the lowest task scheduling level is executed in a computer system and reading the count of an interrupt measurement counter at regular intervals. By using a load analyzer that has an interrupt processing unit that calculates the difference between the counters read at the time of interruption and calculates the data that represents the system load status and accumulates that data, the above-mentioned drawbacks are eliminated and measurement is performed. Prepare the equipment,
The load state of the system can be measured without modifying the system, such as modifying the target program to measure the system load and incorporating a measurement routine, and selecting the system H / W to execute the target program. However, it is an object of the present invention to provide a computer system load analyzer that can reduce the cost for selection without the need for trial and error.
【０００５】[0005]
【課題を解決するための手段】本発明の計算機システム
負荷アナライザは、複数のタスクスケジューリングの内
最低位のタスクスケジューリングレベルにただ一つの計
測するタスクを有しそのタスクを実行した時だけ計測す
るカウンタ部と、カウンタ部のカウンタ値を一定時間毎
に読み込み一つ前に読み込んだカウンタ値の差分から一
定の計算を行いシステム負荷状態を表わすデータを算出
しそのデータを蓄積する割込処理部とを有している。A computer system load analyzer according to the present invention has a counter having a single task to be measured at the lowest task scheduling level among a plurality of task scheduling and measuring only when the task is executed. Section and an interrupt processing section that reads the counter value of the counter section at fixed time intervals, performs a certain calculation from the difference between the counter values read immediately before, calculates data indicating the system load state, and accumulates the data. Have
【０００６】[0006]
【実施例】次に本発明の実施例について図面を参照にし
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００７】図１は本発明の一実施例の計算機システム
負荷アナライザを組込んだシステムのブロック図、図２
は本実施例の計算機システムの負荷アナライザモジュー
ルの機能図、図３は本実施例の計算機システムの時間空
間上でのサンプリングと負荷状態を図式化した負荷状態
図である。FIG. 1 is a block diagram of a system incorporating a computer system load analyzer according to an embodiment of the present invention, and FIG.
Is a function diagram of the load analyzer module of the computer system of the present embodiment, and FIG. 3 is a load state diagram that graphically illustrates sampling and load states in the time space of the computer system of the present embodiment.
【０００８】図１において、本実施例の計算機システム
負荷アナライザを組込んだシステムでは、タスクスケジ
ューリングレベルはレベル０〜Ｎまであり、レベルＮが
最低位に位置し、その下のレベルにアナライザを実装す
る。In FIG. 1, in the system incorporating the computer system load analyzer of the present embodiment, the task scheduling level is from level 0 to N, level N is located at the lowest level, and the analyzer is mounted at the level below it. To do.
【０００９】ここで、上記のＰｒｏｃＮはスケジューリ
ングプライオリティＮでスケジューリングされるタスク
である。そして、レベルは０が優先でアナライザが最低
値であり、システムタスクがスケジューリングされない
時、アナライザが進行する。Here, the above ProcN is a task scheduled with a scheduling priority N. Then, when the level is 0 and the analyzer has the lowest value, and the system task is not scheduled, the analyzer advances.
【００１０】図１、図２において、本実施例の計算機シ
ステムの負荷アナライザモジュールは、最低位のタスク
スケジューリングレベルにただ一つ配置されたタスクを
実行しシステムアナライザが走行した時計測するカウン
タを有する計測部１と、タスク計測したカウンタ値ｘを
一定時間毎にサンプリングして負荷率を計算し蓄積する
割込部処理部２とから構成されている。In FIGS. 1 and 2, the load analyzer module of the computer system of this embodiment has a counter that executes a task arranged only at the lowest task scheduling level and measures when the system analyzer runs. It is composed of a measurement unit 1 and an interrupt unit processing unit 2 which calculates a load factor by sampling a counter value x measured by a task at regular intervals and accumulates the load factor.
【００１１】割込部処理部２における計算式は、 ｎi ＝〔（ｘt −ｘt-1 ）／ｘmax 〕×１００ （１） ここで、 ｘmax ：アナライザが一定時間タスクスイッチングしな
いで走行した場合のカウンタ値（基底値） ｘt ：時間ｔの時点で計測されたカウンタ値 ｘt-1 ：時間ｘt1からｔまでにアナライザが走行した時
点で計測されたカウンタ値 を使用している。The calculation formula in the interrupt processing unit 2 is n i = [(x t −x t −1 ) / x max ] × 100 (1) where x max : the analyzer does not perform task switching for a certain period of time. Counter value (base value) when running x t : Counter value measured at time t x t-1 : Counter value measured when the analyzer was running from time x t1 to t is used .
【００１２】次に、本実施例の計算機システム負荷アナ
ライザの使用方法について説明する。Next, a method of using the computer system load analyzer of this embodiment will be described.
【００１３】まず、システム負荷アナライザを起動し、
目的の処理プログラムである目的プログラムを実行させ
る。この時、目的プログラムは、タスクスケジュールレ
ベルのどこかに配置しておく。First, start the system load analyzer,
The target program that is the target processing program is executed. At this time, the target program is placed somewhere on the task schedule level.
【００１４】そして、目的プログラムを実行すると、タ
スクスイッチされ、目的プログラムが走行し、システム
アナライザは、停止し、計測されず、計測部１のカウン
タはアップしない状態が発生する。When the target program is executed, the task is switched, the target program runs, the system analyzer stops, the measurement is not performed, and the counter of the measuring unit 1 does not increase.
【００１５】また、目的プログラムは、常に走行してい
ることはなく、一時的に負荷アナライザへタスクスイッ
チされる。この時、停止されていたカウンタはアップし
始める。The target program is not always running and is temporarily task switched to the load analyzer. At this time, the stopped counter starts to count up.
【００１６】このように、サンプルング時間内に走行し
たアナライザのカウンタ値を割込処理部２で取り込み、
計算することにより、システム全体の負荷状態を計測す
る。In this way, the counter value of the analyzer that has run within the sampling time is fetched by the interrupt processing unit 2,
By calculating, the load state of the entire system is measured.
【００１７】そして、この計測された負荷状態を図３に
示す。The measured load state is shown in FIG.
【００１８】図３において、ｎ1 〜ｎn のそれぞれの値
はある時間間隔（ｔn −ｔn-1 ）のＴs 間における計測
増加値を上記の（１）式で計算した値を示している。[0018] In FIG. 3, n 1 each value of ~n n is the time interval measured increment between T s of (t n -t n-1) indicates a value calculated in (1) above ing.
【００１９】[0019]
【発明の効果】以上説明したように、本発明の計算機シ
ステム負荷アナライザは、計算機システムに、タスクス
ケジューリングレベルの最低位に配置したただ一つのタ
スクを実行した場合だけ計測するカウンタと、一定時間
毎に割込み計測カウンタのカウントを読み取りその前に
割込んだ時読み出したカウンタの差分を計算してシステ
ム負荷状態を表わすデータを算出しそのデータを蓄積す
る割込処理部とを有する負荷アナライザを使用すること
により、測定機材を用意し、目的プログラムを修正して
システム負荷を計測する測定ルーチンの組み込み等のシ
ステムの変更を必要とせずに、システムの負荷状態を計
測でき、また、目的プログラムを実行させるためのシス
テムのＨ／Ｗの選定に対して試行錯誤に検討する必要が
なく、その選定のためのコストを下げることができると
いう効果がある。As described above, the computer system load analyzer of the present invention has a counter for measuring only when a single task arranged at the lowest task scheduling level is executed in the computer system and a fixed time interval. A load analyzer having an interrupt processing unit that reads the count of the interrupt measurement counter, calculates the difference between the counters read when interrupted before that, calculates data representing the system load state, and accumulates the data This allows you to measure the load status of the system and execute the target program without preparing the measurement equipment and modifying the target program to measure the system load without changing the system such as incorporating a measurement routine. There is no need for trial and error in selecting the H / W of the system for There is an effect that it is possible to reduce the cost of the eye.
【図１】本発明の一実施例の計算機システム負荷アナラ
イザを組込んだシステムのブロック図である。FIG. 1 is a block diagram of a system incorporating a computer system load analyzer according to an embodiment of the present invention.
【図２】本実施例の計算機システムの負荷アナライザモ
ジュールの機能図である。FIG. 2 is a functional diagram of a load analyzer module of the computer system of this embodiment.
【図３】本実施例の計算機システムの時間空間上でのサ
ンプリングと負荷状態を図式化した負荷状態図である。FIG. 3 is a load state diagram that schematically shows sampling and load states in the time space of the computer system of the present embodiment.
１ 計測部 ２ 割込処理部 1 Measuring unit 2 Interruption processing unit
Claims (1)
内最低位のタスクスケジューリングレベルにただ一つの
計測するタスクを有しそのタスクを実行した時だけ計測
するカウンタ部と、前記カウンタ部のカウンタ値を一定
時間毎に読み込み一つ前に読み込んだカウンタ値の差分
から一定の計算を行いシステム負荷状態を表わすデータ
を算出しそのデータを蓄積する割込処理部とを有するこ
とを特徴とする計算機システム負荷アナライザ。1. A counter section that has only one task to be measured at the lowest task scheduling level among a plurality of task scheduling levels, and a counter section that measures only when that task is executed, and a counter value of the counter section for a certain period of time. A computer system load analyzer, comprising: an interrupt processing unit that performs a constant calculation from the difference between the counter values read one before each time to calculate data representing a system load state and accumulates the data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195617A JPH0540651A (en) | 1991-08-06 | 1991-08-06 | Analyzer for computer system load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195617A JPH0540651A (en) | 1991-08-06 | 1991-08-06 | Analyzer for computer system load |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540651A true JPH0540651A (en) | 1993-02-19 |
Family
ID=16344150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195617A Pending JPH0540651A (en) | 1991-08-06 | 1991-08-06 | Analyzer for computer system load |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540651A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008022302A1 (en) | 2007-05-07 | 2008-11-13 | Denso Corp., Kariya-shi | Electronic computing device for determining an execution time of a task and program |
-
1991
- 1991-08-06 JP JP3195617A patent/JPH0540651A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008022302A1 (en) | 2007-05-07 | 2008-11-13 | Denso Corp., Kariya-shi | Electronic computing device for determining an execution time of a task and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6079032A (en) | Performance analysis of computer systems | |
| US8645185B2 (en) | Load balanced profiling | |
| JP3618442B2 (en) | Microprocessor power estimator device | |
| US6006248A (en) | Job application distributing system among a plurality of computers, job application distributing method and recording media in which job application distributing program is recorded | |
| US5903757A (en) | Monitoring and handling of exception conditions in computer system | |
| US4485440A (en) | Central processor utilization monitor | |
| US6321341B1 (en) | Method and apparatus for measuring the power consumption of a computer | |
| EP0064817A2 (en) | Weighing scale with low susceptibility to vibration | |
| US5872913A (en) | System and method for low overhead, high precision performance measurements using state transistions | |
| JPH0429098B2 (en) | ||
| US4924428A (en) | Real time digital signal processor idle indicator | |
| US5797115A (en) | Measuring direct and indirect usage of a central processing unit | |
| JPH0540651A (en) | Analyzer for computer system load | |
| JP3353745B2 (en) | Processing capacity measuring device and processing capacity measuring method | |
| EP2124148B1 (en) | Detection device, program, and detection method | |
| US5379390A (en) | Rate/ratio determining apparatus | |
| JP2715904B2 (en) | Computer system performance evaluation device | |
| JP2834194B2 (en) | Hardware monitor | |
| JP3001461B2 (en) | Process dispatch equipment | |
| JPH1063516A (en) | Method and device for bottleneck detection | |
| JP2915061B2 (en) | Load control method for computer system | |
| JPH1185220A (en) | Programmable controller | |
| JP2961199B2 (en) | Pulse train input processor | |
| JPH11345135A (en) | Interruption method by processor load for information processor and control circuit therefor | |
| JPH1124968A (en) | Tuning system for program performance |