JPH1185097A

JPH1185097A - マトリクス型表示装置の駆動回路

Info

Publication number: JPH1185097A
Application number: JP9251297A
Authority: JP
Inventors: Hideki Aiba; 英樹相羽; Shigehiro Masuchi; 重博増地
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1997-09-01
Filing date: 1997-09-01
Publication date: 1999-03-30
Anticipated expiration: 2017-09-01
Also published as: JP3642452B2

Abstract

(57)【要約】【課題】蛍光体の飽和による輝度低下を防止すること
ができ、また、セルの経時変化を少なくすることができ
るマトリクス型表示装置の駆動回路を提供する。【解決手段】表示パネル１０はセルがマトリクス状に
配置されている。データ２相化回路５によって映像信号
を１行以上遅延させ、遅延前後の映像信号を１フィール
ド内に切り替える。スキャン２相化回路６によってシフ
トレジスタ９より出力されるスキャンパルスを切り替え
ることにより、表示パネル１０を走査する行を切り替え
る。これによって、セルのそれぞれの行を、１フィール
ドで２回の表示期間に分散させて走査し、２回の表示期
間の間の非表示期間に、他の行を走査するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置やエレクトロルミネ
センス（以下、ＥＬと略記する）表示装置等のマトリク
ス型表示装置の駆動回路に関する。

【０００２】

【従来の技術】マトリクス型表示装置としては、冷陰極
電子放出素子を用いた表示装置やＥＬ表示装置等の１行
同時表示型の表示装置が知られている。１行同時表示型
の表示装置では、１行単位で同時に表示が行われ、一般
的には上から下へ線順次走査され、各行の表示は走査期
間中において全列同時に行われる。

【０００３】さらに詳細には、１行同時表示型とは、あ
る任意の行の表示が行われている際には、他行の表示が
行われない表示装置のことである。例えば、プラズマデ
ィスプレイパネルやＴＦＴ液晶表示装置等は線順次駆動
を行っているが、セル毎にメモリ機能を有し、複数行の
表示が同時に行われるので、この範疇ではない。但し、
表示装置が複数の配線ブロックに完全に分割されている
場合は、各ブロック内で複数行の同時表示期間がなけれ
ば１行同時表示型の表示装置である。

【０００４】図７は従来の１行同時表示型であるマトリ
クス型表示装置の駆動回路を示すブロック図である。図
７において、表示パネル１０は例えば冷陰極電子放出素
子を用いた表示パネルであり、一例として図８に示すよ
うに、走査電極Ｌ１〜ＬＭに接続された複数の行配線
と、データ電極Ｄ１〜ＤＮに接続された複数の列配線と
によって、画素を構成するセル１０ｓがマトリクス状に
配置されている。なお、セル１０ｓは、電子放出源であ
る電子放出素子と、この電子放出素子からの電子照射を
受ける蛍光体とで構成される。

【０００５】端子１に入力された映像信号は、シフトレ
ジスタ２に書き込まれる。シフトレジスタ２において１
行分のデータが書き込まれた後、ラッチ回路３によって
ラッチされ、変調回路４にデータが入力される。変調回
路４は、データの大小に応じたパルスを表示パネル１０
のデータ電極Ｄ１〜ＤＮに入力する。

【０００６】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを表示パ
ネル１０の走査電極Ｌ１〜ＬＭにスキャンパルスとして
１行目から順次入力する。

【０００７】さらに、図７に示すマトリクス型表示装置
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル１０の走査電極Ｌ１〜ＬＭには、順
次、シフトレジスタ９によってスキャンパルスが印加さ
れる。また、表示パネル１０のデータ電極Ｄ１〜ＤＮに
は、変調回路４によって、選択されたラインに対応した
データに応じて一例としてパルス幅（ＰＷＭ）変調され
たパルスが印加される。

【０００８】即ち、ｉ行ｊ列のデータに対しては、走査
電極Ｌｉが選択されている期間にデータ電極Ｄｊに電圧
を印加する。変調回路４がＰＷＭ変調の場合、階調は、
データ電極Ｄ１〜ＤＮに印加するパルスの印加時間（パ
ルス幅）で表現される。変調回路４の変調方法はＰＷＭ
方式に限らず、電圧変調等のように発光の強弱が表現で
きる方法であればよい。

【０００９】図９は、一例としてｊ列を表示する際の動
作を示す波形図であり、走査電極に印加するスキャンパ
ルスと、データ電極に印加するパルスとを示している。
ここでは、映像信号が、ｉ行ｊ列は黒、ｉ＋１行ｊ列は
グレー、ｉ＋２行ｊ列は白である場合について示してい
る。図９に示すように、ｉ行の水平走査期間Ｈ０におい
て、ｉ行の走査電極Ｌｉには電圧−Ｖｓがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、ｉ行ｊ列での表示が黒であるため、ｊ列のデータ
電極Ｄｊは常に０電位である。

【００１０】次に、ｉ＋１行の水平走査期間Ｈ１におい
ては、ｉ＋１行の走査電極Ｌ（ｉ＋１）には電圧−Ｖｓ
がかかっており、その他の走査電極には電圧がかかって
いない。このとき、ｉ＋１行ｊ列での表示がグレーであ
るため、ｊ列のデータ電極Ｄｊには水平走査期間Ｈ１の
約半分の期間だけ電圧＋Ｖｄがかかり、その後の約半分
の期間は０電位となる。さらに、ｉ＋２行の水平走査期
間Ｈ２においては、ｉ＋２行の走査電極Ｌ（ｉ＋２）は
電圧−Ｖｓがかかっており、その他の走査電極には電圧
がかかっていない。このとき、ｉ＋２行ｊ列での表示が
白であるため、ｊ列のデータ電極Ｄｊには水平走査期間
Ｈ２の全期間において電圧＋Ｖｄがかかっている。

【００１１】ところで、冷陰極電子放出素子を用いた表
示パネル１０の場合は、電子放出素子が電子放出するた
めのしきい値を有している。そして、走査電極Ｌ１〜Ｌ
Ｍにかかる電圧とデータ電極Ｄ１〜ＤＮにかかる電圧と
の差がしきい値以上で表示状態となり、それ以下では非
表示状態となる。この例では、電圧Ｖｄと電圧Ｖｓはい
ずれもしきい値Ｖｔｈより小さく、電圧（Ｖｄ＋Ｖｓ）
はしきい値Ｖｔｈより大きく設定する。即ち、データ電
極Ｄ１〜ＤＮと走査電極Ｌ１〜ＬＭの内の一方のみの電
圧印加だけでは発光は起こらず、両方に印加された場合
にのみ発光する。

【００１２】ここでは、ｉ行からｉ＋２行目までの表示
過程についてのみ説明したが、実際には、表示パネル１
０の走査電極Ｌ１〜ＬＭには、１行からＭ行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極Ｄ１〜ＤＮにＰＷＭ変調されたパルス
が印加される。なお、有効画素が４８０行×６４０列の
表示の場合には、走査電極が４８０本、データ電極が６
４０本存在し、ＲＧＢストライプ構造のカラー表示の場
合には１９２０本のデータ電極が存在する。

【００１３】以上のような構成及び動作により、１フィ
ールド内での各行の表示タイミングは、図１０に示すよ
うになる。なお、ここでは、走査電極が４８０行の場合
であり、太実線の部分が表示期間となっている。図１０
に示すように、１フィールド内で１行目から４８０行目
まで順次に表示が行われる。

【００１４】

【発明が解決しようとする課題】上述した１行同時表示
型のマトリクス型表示装置においては、各行において１
フィールド中で１水平走査期間だけに表示が集中する。
このため、連続電子放出に起因して電子放出素子や蛍光
体（即ち、セル１０ｓ）に経時変化（焼き付き）が起き
る。また、蛍光体の飽和現象によって、パルス幅（発光
時間）と輝度（発光強度）とが比例関係にならず、図１
１に示すように、緩やかなγ特性を有することにより、
輝度の効率低下を生じる。なお、パルス幅をｘ、発光強
度をｙとすると、図１１に示す特性はｙ＝ｘ^rと表すこ
とができ、０＜γ＜１で、通常、０．７＜γ＜０．９程
度である。

【００１５】蛍光体の発光は、蛍光体中に存在する電子
が、電子ビームの照射によってより高い準位に励起した
後、元の準位に戻る際に差のエネルギーが可視光として
放出するものである。蛍光体の励起状態が回復する前に
次々と電子が照射してくると、照射される電子量に対す
る可視光の放出する割合が減少する。これを蛍光体の飽
和という。蛍光体の飽和現象によって図１１に示すよう
なγ特性を有するということは、パルス幅が２倍になっ
ても輝度が２倍にはならないということであり、従来の
マトリクス型表示装置では、この輝度低下が問題であっ
た。

【００１６】本発明はこのような問題点に鑑みなされた
ものであり、蛍光体の飽和による輝度低下を防止するこ
とができ、また、セルの経時変化を少なくすることがで
きるマトリクス型表示装置の駆動回路を提供することを
目的とする。

【００１７】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の行及び複数の列に
よってセルがマトリクス状に配置された表示パネルを有
し、前記セルを１行単位で走査して表示するようにし、
かつ、複数の行における表示期間が互いに重なり合わな
いように表示するマトリクス型表示装置の駆動回路にお
いて、前記セルのそれぞれの行を、１フィールドで２回
の表示期間に分散させて走査する手段を備えて構成した
ことを特徴とするマトリクス型表示装置の駆動回路を提
供するものである。

【００１８】

【発明の実施の形態】以下、本発明のマトリクス型表示
装置の駆動回路について、添付図面を参照して説明す
る。図１〜図３はそれぞれ本発明のマトリクス型表示装
置の駆動回路の第１〜第３実施例を示すブロック図、図
４は本発明のマトリクス型表示装置の駆動回路の動作を
説明するための波形図、図５及び図６は本発明のマトリ
クス型表示装置の駆動回路による表示タイミングを説明
するための図である。なお、図１〜図３において、図７
と同一部分には同一符号が付してある。

【００１９】＜第１実施例＞図１において、表示パネル
１０は例えば冷陰極電子放出素子を用いた表示パネルで
あり、その具体的構成は図８を用いて説明した通りであ
る。端子１に入力された映像信号は、シフトレジスタ２
に書き込まれる。シフトレジスタ２において１行分のデ
ータが書き込まれた後、ラッチ回路３によってラッチさ
れる。ラッチ回路３より出力されたデータは、本発明に
より新たに加えられたデータ２相化回路５に入力され
る。

【００２０】データ２相化回路５は、表示パネル１０の
データ電極の数に応じて設けられたＤフリップフロップ
（以下、ＤＦＦと略記する）５１１〜５１Ｎと、同じく
表示パネル１０のデータ電極の数に応じて設けられたス
イッチ５２１〜５２Ｎとより構成される。スイッチ５２
１〜５２Ｎには、ラッチ回路３の出力とＤＦＦ５１１〜
５１Ｎの出力とが入力され、これらを選択的に出力する
ようになっている。データ２相化回路５より出力された
データは、変調回路４に入力される。変調回路４は、デ
ータの大小に応じて例えばＰＷＭ変調されたパルスを表
示パネル１０のデータ電極Ｄ１〜ＤＮに入力する。

【００２１】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを本発明
により新たに加えられたスキャン２相化回路６に入力す
る。スキャン２相化回路６は後述するように入力された
パルスを２相化し、そのパルスをスキャンパルスとして
表示パネル１０の走査電極Ｌ１〜ＬＭに入力する。従っ
て、表示パネル１０に供給されるスキャンパルスは、シ
フトレジスタ９より出力される１ライン幅のパルスを２
分割したものとなる。

【００２２】スキャン２相化回路６は、表示パネル１０
の走査電極の数に応じて設けられたスイッチ６１１〜６
１Ｍより構成される。スイッチ６１１〜６１Ｍにはそれ
ぞれシフトレジスタ９の隣接する２つの出力が入力さ
れ、これらを選択的に出力するようになっている。従っ
て、シフトレジスタ９の出力端子の段数は従来の図７よ
り１段多くなる。即ち、Ｍ行であれば、Ｍ＋１段とな
る。スイッチ６１１〜６１Ｍより出力されたスキャンパ
ルスは、表示パネル１０の走査電極Ｌ１〜ＬＭに入力さ
れる。タイミング制御回路８は、さらに、データ２相化
回路５のスイッチ５２１〜５２Ｎ及びスキャン２相化回
路６のスイッチ６１１〜６１Ｍを切り替えるよう制御す
る。

【００２３】ここで、図１に示す駆動回路の動作を図４
を用いて詳細に説明する。図４においても、一例として
ｊ列を表示する際の動作を示しており、走査電極に印加
するスキャンパルスと、データ電極に印加するパルスと
を示している。ここでは、映像信号が、ｉ−１行ｊ列は
白、ｉ行ｊ列は黒、ｉ＋１行ｊ列はグレー、ｉ＋２行ｊ
列は白である場合について示している。シフトレジスタ
９がｉ番目の端子からスキャンパルスを出力していると
き、ラッチ回路３からはｉ行目の全データが同時に出力
されている。このとき、タイミング制御回路８からの制
御信号によって、データ２相化回路５及びスキャン２相
化回路６の各スイッチ５２１〜５２Ｎ，６１１〜６１Ｍ
は、水平走査期間Ｈ０の前半Ｈ０ａでは、図１に図示し
ている側、後半Ｈ０ｂでは、図示とは反対側に接続する
よう制御される。

【００２４】スイッチ５２１〜５２Ｎ，６１１〜６１Ｍ
が図１に図示している側に接続している水平走査期間Ｈ
０の前半Ｈ０ａでは、データ２相化回路５はラッチ回路
３からの出力をそのまま出力するので、ｉ行目のデータ
が変調回路４に入力されることになる。また、シフトレ
ジスタ９のｉ番目の端子からのスキャンパルスが表示パ
ネル１０のｉ行目の走査電極Ｌｉに印加されることにな
る。

【００２５】一方、スイッチ５２１〜５２Ｎ，６１１〜
６１Ｍが図１とは反対側に接続している水平走査期間Ｈ
０の前半Ｈ０ｂでは、データ２相化回路５はＤＦＦ５１
１〜５１Ｎの出力を出力するので、ｉ−１行目のデータ
が変調回路４に入力されることになる。また、シフトレ
ジスタ９のｉ番目の端子からのスキャンパルスは表示パ
ネル１０のｉ−１行目の走査電極Ｌ（ｉ−１）に印加さ
れることになる。

【００２６】即ち、１水平走査期間Ｈ０の前半Ｈ０ａで
は、表示パネル１０のｉ行目のスキャンが行われ、後半
Ｈ０ｂでは、表示パネル１０のｉ−１行目のスキャンが
行われることになる。

【００２７】そして、次の水平走査期間Ｈ１では、シフ
トレジスタ９においてｉ＋１番目の端子にスキャンが移
り、ラッチ回路３からはｉ＋１行目のデータが出力され
る。ここでも、タイミング制御回路８からの制御信号に
よって、データ２相化回路５及びスキャン２相化回路６
の各スイッチ５２１〜５２Ｎ，６１１〜６１Ｍは、水平
走査期間Ｈ１の前半Ｈ１ａでは、図１に図示している
側、後半Ｈ１ｂでは、図示とは反対側に接続するよう制
御される。

【００２８】スイッチ５２１〜５２Ｎ，６１１〜６１Ｍ
が図１に図示している側に接続している水平走査期間Ｈ
１の前半Ｈ１ａでは、データ２相化回路５はラッチ回路
３からの出力をそのまま出力するので、ｉ＋１行目のデ
ータが変調回路４に入力されることになる。また、シフ
トレジスタ９のｉ＋１番目の端子からのスキャンパルス
が表示パネル１０のｉ＋１行目の走査電極Ｌ（ｉ＋１）
に印加されることになる。

【００２９】一方、スイッチ５２１〜５２Ｎ，６１１〜
６１Ｍが図１とは反対側に接続している水平走査期間Ｈ
１の前半Ｈ１ｂでは、データ２相化回路５はＤＦＦ５１
１〜５１Ｎの出力を出力するので、ｉ行目のデータが変
調回路４に入力されることになる。また、シフトレジス
タ９のｉ＋１番目の端子からのスキャンパルスは表示パ
ネル１０のｉ行目の走査電極Ｌｉに印加されることにな
る。

【００３０】即ち、１水平走査期間Ｈ１の前半Ｈ１ａで
は、表示パネル１０のｉ＋１行目のスキャンが行われ、
後半Ｈ１ｂでは、表示パネル１０のｉ行目のスキャンが
行われることになる。

【００３１】このようにして、ｉ行目の表示は、シフト
レジスタ９がｉ番目のスキャンを行っている水平走査期
間Ｈ０の前半Ｈ０ａと、シフトレジスタ９がｉ＋１番目
のスキャンを行っている水平走査期間Ｈ１の後半Ｈ１ｂ
との２回で行われることになる。

【００３２】同様にして、水平走査期間Ｈ２の前半Ｈ２
ａでは、表示パネル１０のｉ＋２行目のスキャンが行わ
れ、後半Ｈ２ｂはｉ＋１行目のスキャンが行われるの
で、ｉ＋１行目の表示は、シフトレジスタ９がｉ＋１番
目のスキャンを行っている水平走査期間Ｈ１の前半Ｈ１
ａと、ｉ＋２番目のスキャンを行っている水平走査期間
Ｈ２の後半Ｈ２ｂとの２回で行われることになる。

【００３３】以上のようにして、本発明の駆動回路によ
れば、表示パネル１０の１つの行は、２回に分けて表示
される。従って、１水平走査期間（１Ｈ）を１／２ずつ
に分ければ、変調回路４によるＰＷＭ変調の１回分のパ
ルス幅は、図７と比較して半分であり、表示パネル１０
の走査電極Ｌ１〜ＬＭに印加するスキャンパルスのパル
ス幅も、図７と比較して半分となる。なお、１００％白
を表示する（８ビット表現では２５５のデータ）場合に
は、変調回路４からのＰＷＭ変調のパルス幅は、スキャ
ンパルス幅にほぼ等しい。

【００３４】図４の例では、ｉ−１行目が１００％
（白）、ｉ行目のデータが０（黒）、ｉ＋１行目が５０
％（グレー）、ｉ＋２行目が１００％（白）であるの
で、変調回路４からの出力は、水平走査期間Ｈ０の前半
Ｈ０ａは常に０で後半Ｈ０ｂはスキャンパルス幅のパル
ス、次の水平走査期間Ｈ１の前半Ｈ１ａはスキャンパル
ス幅の半分（１Ｈの１／４）のパルスで後半Ｈ１ｂは
０、その次の水平走査期間Ｈ２の前半Ｈ２ａはスキャン
パルス幅（１Ｈの１／２）のパルスで後半Ｈ２ｂはスキ
ャンパルス幅の半分（１Ｈの１／４）のパルスとなる。

【００３５】この例のｉ＋２行目のように、仮に１００
％のデータが入力されたとしても、表示を水平走査期間
Ｈ２の前半と水平走査期間Ｈ３の後半との２回に分散
し、１回分のパルス幅を１Ｈの半分とすることができる
ため、セル１０ｓの焼き付き現象を減少させることがで
きる。また、２回に分散することにより、前半の表示と
後半の表示との間に非表示期間が設けられることにな
る。従って、非表示期間における休止によって蛍光体の
励起状態が収まり、初期状態に回復するので、２回分の
パルスで２倍の輝度が得られることになり、蛍光体の飽
和による輝度低下を防止することができる。

【００３６】２回に分散することによる蛍光体の飽和減
少の緩和は次のように説明することができる。発光強度
（ｙ）がパルス幅（ｘ）のγ乗に比例するとき、ｙ＝ｘ
^rである。しかし、本発明のように、パルスを２分割
し、非表示期間（休止期間）中に蛍光体が完全に回復す
るならば、その発光強度は、２・（ｘ／２）^rとなる。
従って、２分割による効果は、２・（ｘ／２）^r／ｘ^r＝２・（１／２）^r となる。

【００３７】仮に、パルス幅ｘと発光強度ｙとの関係が
０．９乗に比例するようなγ特性を持っているならば、
約７％の輝度増加となる。また、０．８乗に比例する場
合には、約１５％の輝度増加となる。なお、表示パネル
１０のセル１０ｓに供給する電流は、従来と変わらない
ので、この輝度増加分だけ輝度の効率が増加する。な
お、以上の説明から分かるように、パルスの分割はでき
る限り等分配であった方が効果的である。

【００３８】図５は、以上説明した図１の構成による１
フィールド内での各行の表示タイミングである。図５に
示すように、各行の表示は、１Ｈ幅の非表示期間を挟ん
で２分割され、この非表示期間において、上の行の後半
の表示と下の行の前半の表示が行われている。この図５
より分かるように、本発明においても、複数行の表示期
間が互いに重なり合うことはなく、１行単位で表示が行
われている。なお、本実施例では、非表示期間を全て一
定の時間としているが、一定時間に限定されることはな
い。

【００３９】＜第２実施例＞図２に示す第２実施例は、
データ２相化回路５のＤＦＦが、ＤＦＦ５１１〜５１Ｎ
とＤＦＦ５３１〜５３Ｎとの２段に縦続になっている点
と、スキャン２相化回路６のスイッチ６１１〜６１Ｍが
シフトレジスタの隣接する２つの出力端子の出力信号で
はなく、１つの端子を間に挟んだ２つの出力端子の出力
信号を切り替えるようになっている点が、図１に示す実
施例と異っている。なお、シフトレジスタ９の段数は、
従来の図７より２段、図１の第１実施例より１段多くな
る。即ち、Ｍ行であれば、Ｍ＋１段となる。

【００４０】このように回路変更すると、図６に示すよ
うな表示タイミングとなる。即ち、２回に分散した表示
期間の間隔が２水平走査期間（２Ｈ）になる。このよう
に、２回に分散した間隔が広がると、残光時間の長い蛍
光体に対して有利である。また、図示していないが、デ
ータ２相化回路５におけるＤＦＦの段数を３段以上に多
くして分散の間隔を広くするとより効果的である。但
し、ＤＦＦの段数をあまりにも多くしすぎるとコストア
ップになったり、動画が多重像になりやすくなるので、
効果とコストと妨害等の程度を検討の上、適宜に設計す
ればよい。

【００４１】図６に示すように、各行の表示は、２Ｈ幅
の非表示期間を挟んで２分割され、この非表示期間にお
いて、２行上の行の後半の表示と、１行下の行の前半の
表示と、１行上の行の後半の表示と、２行下の行の前半
の表示が行われている。この図６より分かるように、本
発明においても、複数行の表示期間が互いに重なり合う
ことはなく、１行単位で表示が行われている。

【００４２】＜第３実施例＞図３に示す第３実施例は、
図１に示す第１実施例と同様の内容を別の回路形態で実
現したものである。図１と異なる点は、ラインメモリ１
１とシフトレジスタ１２及びラッチ回路１３を新たに設
け、データ２相化回路５の代わりに、スイッチ１５を設
けたことである。

【００４３】この図３において、一方の系統であるシフ
トレジスタ２とラッチ回路３には、入力された映像信号
をそのまま入力する。他方の系統であるシフトレジスタ
１２とラッチ回路１３には、ラインメモリ１１によって
１行遅延したデータを入力する。スイッチ１５にはラッ
チ回路３，１３の出力が入力されるようになっており、
スイッチ１５によって、ラッチ回路３とラッチ回路１３
との出力を選択するように構成している。即ち、データ
２相化回路５のＤＦＦ５１１〜５１Ｎによってデータを
１ライン分遅延させていた処理を、予めラインメモリ１
１にて実現している。

【００４４】この図３に示す構成においても、表示タイ
ミングは図１の場合と同様、図５のようになる。また、
図示していないが、ラインメモリの段数を多くすること
によって、第２実施例のように、２回に分散する表示期
間の間隔を広くすることができる。

【００４５】以上のように、本発明は、表示パネル１０
の走査電極Ｌ１〜ＬＭを単純に上から下へスキャンする
のではなく、図５や図６に示したように、各行毎に２回
の位相に分けて表示させることに特徴がある。そして、
２回の分散表示の分散方法は多様に考えられるが、映像
信号のデータを１行以上遅延させるための遅延手段と、
遅延前後のデータを切り替える切り替え手段と、この切
り替えに同期したタイミングで、表示パネル１０の走査
電極Ｌ１〜ＬＭをスキャンする行を切り替える切り替え
手段とを設けることが必要である。

【００４６】

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置の駆動回路は、セルのそれぞれの行
を、１フィールドで２回の表示期間に分散させて走査す
る手段を備えて構成したので、蛍光体の飽和による輝度
低下を防止することができ、また、セルの経時変化を少
なくすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック図である。

【図２】本発明の第２実施例を示すブロック図である。

【図３】本発明の第３実施例を示すブロック図である。

【図４】本発明の動作を説明するための波形図である。

【図５】本発明による表示タイミングを説明するための
図である。

【図６】本発明による表示タイミングを説明するための
図である。

【図７】従来例を示すブロック図である。

【図８】マトリクス型表示装置の表示パネルの構成を示
す図である。

【図９】従来例の動作を説明するための波形図である。

【図１０】従来例による表示タイミングを説明するため
の図である。

【図１１】従来例によるパルス幅と発光強度との関係を
示す図である。

【符号の説明】

１，７端子２，１２シフトレジスタ３，１３ラッチ回路４変調回路５データ２相化回路６スキャン２相化回路８タイミング制御回路９シフトレジスタ１０表示パネル１１ラインメモリ（遅延手段）１５，５２１〜５２Ｎ，６１１〜６１Ｍスイッチ（切
り替え手段）５１１〜５１Ｎ，５３１〜５３ＮＤフリップフロップ
（遅延手段）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年３月２３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】

【発明が解決しようとする課題】上述した１行同時表示
型のマトリクス型表示装置においては、各行において１
フィールド中で１水平走査期間だけに表示が集中する。
このため、連続電子放出に起因して電子放出素子や蛍光
体（即ち、セル１０ｓ）に経時変化（焼き付き）が起き
る。また、蛍光体の飽和現象によって、パルス幅（発光
時間）と輝度（発光強度）とが比例関係にならず、図１
１に示すように、緩やかなガンマ特性を有することによ
り、輝度の効率低下を生じる。なお、パルス幅をｘ、発
光強度をｙとすると、図１１に示す特性はｙ＝ｘ^ｒと表
すことができ、０＜ｒ＜１で、通常、０．７＜ｒ＜０．
９程度である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】蛍光体の発光は、蛍光体中に存在する電子
が、電子ビームの照射によってより高い準位に励起した
後、元の準位に戻る際に差のエネルギーが可視光として
放出するものである。蛍光体の励起状態が回復する前に
次々と電子が照射してくると、照射される電子量に対す
る可視光の放出する割合が減少する。これを蛍光体の飽
和という。蛍光体の飽和現象によって図１１に示すよう
なガンマ特性を有するということは、パルス幅が２倍に
なっても輝度が２倍にはならないということであり、従
来のマトリクス型表示装置では、この輝度低下が問題で
あった。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】２回に分散することによる蛍光体の飽和減
少の緩和は次のように説明することができる。発光強度
（ｙ）がパルス幅（ｘ）のｒ乗に比例するとき、ｙ＝ｘ
^ｒである。しかし、本発明のように、パルスを２分割
し、非表示期間（休止期間）中に蛍光体が完全に回復す
るならば、その発光強度は、２・（ｘ／２）^ｒとなる。
従って、２分割による効果は、２・（ｘ／２）^ｒ／ｘ^ｒ＝２・（１／２）^ｒとなる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】仮に、パルス幅ｘと発光強度ｙとの関係が
０．９乗に比例するようなガンマ特性を持っているなら
ば、約７％の輝度増加となる。また、０．８乗に比例す
る場合には、約１５％の輝度増加となる。なお、表示パ
ネル１０のセル１０ｓに供給する電流は、従来と変わら
ないので、この輝度増加分だけ輝度の効率が増加する。
なお、以上の説明から分かるように、パルスの分割はで
きる限り等分配であった方が効果的である。

Claims

【特許請求の範囲】

【請求項１】複数の行及び複数の列によってセルがマト
リクス状に配置された表示パネルを有し、前記セルを１
行単位で走査して表示するようにし、かつ、複数の行に
おける表示期間が互いに重なり合わないように表示する
マトリクス型表示装置の駆動回路において、前記セルのそれぞれの行を、１フィールドで２回の表示
期間に分散させて走査する手段を備えて構成したことを
特徴とするマトリクス型表示装置の駆動回路。
【請求項２】前記２回の表示期間の間の非表示期間に、
１行以上の他の行を走査する手段を備えて構成したこと
を特徴とする請求項１記載のマトリクス型表示装置の駆
動回路。
【請求項３】前記２回の表示期間に分散させて走査する
手段は、映像信号を１行以上遅延させる遅延手段と、前記映像信号と前記遅延手段による遅延後の映像信号と
を１フィールド内に切り替える切り替え手段とよりなる
ことを特徴とする請求項１または２のいずれかに記載の
マトリクス型表示装置の駆動回路。
【請求項４】前記１行以上の他の行を走査する手段は、前記表示パネルを走査する行を切り替える切り替え手段
であることを特徴とする請求項２に記載のマトリクス型
表示装置の駆動回路。