JPH118412A - Semiconductor light-emitting element and manufacture therefor - Google Patents

Semiconductor light-emitting element and manufacture therefor

Info

Publication number
JPH118412A
JPH118412A JP23314697A JP23314697A JPH118412A JP H118412 A JPH118412 A JP H118412A JP 23314697 A JP23314697 A JP 23314697A JP 23314697 A JP23314697 A JP 23314697A JP H118412 A JPH118412 A JP H118412A
Authority
JP
Japan
Prior art keywords
layer
ohmic contact
light emitting
contact layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23314697A
Other languages
Japanese (ja)
Other versions
JP3439955B2 (en
Inventor
Tatsuya Kishimoto
達也 岸本
Katsunobu Kitada
勝信 北田
Yoshifumi Bito
喜文 尾藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP23314697A priority Critical patent/JP3439955B2/en
Publication of JPH118412A publication Critical patent/JPH118412A/en
Application granted granted Critical
Publication of JP3439955B2 publication Critical patent/JP3439955B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element which has been improved so as to lessen as much as possible not to cover the sidewalls of island-like light-emitting parts with an electrode material and reduce the variations of the emission intensity and pattern for each emission dot. SOLUTION: This element is manufactured by forming a buffer layer 2 and a first ohmic contact layer 3 in island-form on a substrate 1, laminating a first clad layer 4, a light-emitting layer 5, a second clad layer 6 and a second ohmic contact layer 7 on the contact layer 3 so as to partly expose this layer 3, thus forming first electrodes 10 from the exposed part of the contact layer 3 on the substrate 1, and forming second electrodes 9 from the second contact layer 7 on the substrate 1. Parts confronting the exposed part of the contact layer 3 are formed wider than the width of the clad layer 4, the light-emitting layer 5, the second clad layer 6 and the second contact layer 7 and form the second electrodes 9 so as to cover the sidewalls of the wide parts.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子とそ
の製造方法に関し、特にページプリンタ用感光ドラムの
露光源などに用いられる半導体発光素子とその製造方法
に関する。
The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly to a semiconductor light emitting device used as an exposure source of a photosensitive drum for a page printer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の半導体発光素子を図7及び図8に
示す。図7及び図8において、21は半導体基板、22
はGsAsから成るバッファ層、23はn+ −GaAs
から成るオーミックコンタクト層、24はn−AlGa
Asから成る第1のクラッド層、25はp−AlGaA
sから成る発光層、26はp−AlGaAsから成る第
2のクラッド層、27はp+ −GaAsから成る第2の
オーミックコタンクト層、28は保護膜、29はアノー
ド電極、30はカソード電極である。
2. Description of the Related Art A conventional semiconductor light emitting device is shown in FIGS. 7 and 8, reference numeral 21 denotes a semiconductor substrate;
Is a buffer layer made of GsAs, and 23 is n + -GaAs
24 is n-AlGa
A first cladding layer made of As, 25 is p-AlGaAs
s, a second cladding layer made of p-AlGaAs, 27 a second ohmic contanct layer made of p + -GaAs, 28 a protective film, 29 an anode electrode, and 30 a cathode electrode. is there.

【0003】各半導体層22〜27は、積層して島状に
形成されている。n−AlGaAs層24とp−AlG
aAs層25とで半導体接合部が形成され、p+ −Ga
As層27にアノード電極29が、またn+ −GaAs
層23にカソード電極30がそれぞれ接続して形成され
ている。n+ −GaAs層23の一部が露出するように
上層の各半導体層24〜27が形成され、このn+ −G
aAs層23の露出部にカソード電極30が接続され
る。
[0005] Each of the semiconductor layers 22 to 27 is laminated and formed in an island shape. n-AlGaAs layer 24 and p-AlG
A semiconductor junction is formed with the aAs layer 25 and p + -Ga
An anode electrode 29 is provided on the As layer 27, and n + -GaAs
The cathode electrode 30 is formed so as to be connected to the layer 23. n + layer of the semiconductor layers 24 to 27 as -GaAs layer 23 part of is exposed is formed, the n + -G
The cathode electrode 30 is connected to the exposed portion of the aAs layer 23.

【0004】このような各半導体層22〜27、アノー
ド電極29、およびカソード電極30で構成される半導
体発光素子が、図8に示すように、半導体基板21上に
列状に形成される。また、カソード電極30(30a、
30b)をn+ −GaAs層23の露出部に接続して設
けると、アノード電極29とカソード電極30(30
a、30b)とを半導体基板21の同一面側に形成する
ことができ、二種類の電極を同じ工程で形成することが
できるようになると共に、外部回路との接続作業も容易
に行うことができるようになる。
A semiconductor light emitting device composed of such semiconductor layers 22 to 27, an anode electrode 29, and a cathode electrode 30 is formed in a row on a semiconductor substrate 21, as shown in FIG. Further, the cathode electrode 30 (30a,
When 30b) is provided so as to be connected to the exposed portion of the n + -GaAs layer 23, the anode electrode 29 and the cathode electrode 30 (30
a, 30b) can be formed on the same surface side of the semiconductor substrate 21, so that two types of electrodes can be formed in the same step, and the connection operation with an external circuit can be easily performed. become able to.

【0005】図9にアノード電極29とカソード電極3
0部分を拡大して示す。発光部31がアノード電極29
で覆われているところは遮光されるため、図8(a)に
示すように、アノード電極29を発光部31の中央部に
設けると、発光ドットの中で発光強度の分布ができる。
このような発光強度の分布を解消するためには、図8
(b)に示すように、アノード電極29とカソード電極
30を発光部31の両側に対峙させて設けることが有効
である。また、図8に示すように、2個の発光素子ごと
に1つのカソード電極を設けたデュアル構造の発光ダイ
オードアレイでは、電流の流れに方向性があるため、発
光強度のばらつき対策としても、アノード電極29とカ
ソード電極30を発光部31の両側に接続して設けるこ
とが有効である。さらに、アノード電極29とカソード
電極30を発光部31の両側に対峙させて設けると、電
極29とオーミックコンタクト層23とのコンタクト面
積が増え、駆動電圧の低電圧化を図ることができる。こ
のように発光部31の両側にアノード電極29とカソー
ド電極30を対峙させて形成する場合において、島状発
光部31の上方からより多くの光を取り出すためには、
島状発光部31の側壁部Yをアノード電極29で被覆す
ることが望ましい。
FIG. 9 shows an anode electrode 29 and a cathode electrode 3.
The 0 part is shown enlarged. The light emitting part 31 is the anode electrode 29
8A, light is shielded. Therefore, as shown in FIG. 8A, when the anode electrode 29 is provided at the center of the light emitting portion 31, the light emission intensity can be distributed among the light emitting dots.
In order to eliminate such a distribution of light emission intensity, FIG.
As shown in (b), it is effective to provide the anode electrode 29 and the cathode electrode 30 on both sides of the light emitting unit 31 so as to face each other. Further, as shown in FIG. 8, in a light emitting diode array having a dual structure in which one cathode electrode is provided for every two light emitting elements, the current flow has directionality. It is effective to connect and provide the electrode 29 and the cathode electrode 30 on both sides of the light emitting section 31. Further, when the anode electrode 29 and the cathode electrode 30 are provided so as to face each other on both sides of the light emitting section 31, the contact area between the electrode 29 and the ohmic contact layer 23 increases, and the driving voltage can be reduced. In the case where the anode electrode 29 and the cathode electrode 30 are formed so as to face each other on both sides of the light emitting section 31, in order to extract more light from above the island-shaped light emitting section 31,
It is desirable that the side wall portion Y of the island-shaped light emitting portion 31 be covered with the anode electrode 29.

【0006】[0006]

【発明が解決しようとする問題点】ところが、メサ形の
半導体発光素子では、アノード電極29の引き出し部の
壁Xがメサ形状になるように島状半導体層31の結晶の
方位を設定して形成すると、図10に示すように、島状
発光部31の側壁Yは逆メサ構造になり、島状発光部3
1の側壁Yの中央部は窪んだ形状になる。この状態で島
状発光部31の側壁Yも被覆されるようにアノード電極
29を形成すると、この窪んだ部分には電極材料が被着
しなかったり、リフトオフ法で電極パターンを形成する
場合は、この窪んだ部分にレジスト材料(不図示)が残
って電極材料がこのレジスト材料と一緒に剥離し、逆メ
サ部Yには電極材料のないものが発生するという問題が
あった。
However, in a mesa-shaped semiconductor light emitting device, the crystal orientation of the island-shaped semiconductor layer 31 is set such that the wall X of the lead portion of the anode electrode 29 has a mesa shape. Then, as shown in FIG. 10, the side wall Y of the island-shaped light emitting portion 31 has an inverted mesa structure, and the island-shaped light emitting portion 3
The central portion of one side wall Y has a concave shape. In this state, if the anode electrode 29 is formed so that the side wall Y of the island-shaped light emitting portion 31 is also covered, when the electrode material is not adhered to the depressed portion or when the electrode pattern is formed by the lift-off method, There is a problem that the resist material (not shown) remains in the depressed portion, the electrode material is peeled off together with the resist material, and the reverse mesa portion Y has no electrode material.

【0007】島状発光部31の側壁Yが電極材料で被覆
されない場合、この部分から光漏れが発生し、発光素子
の上方へ照射される発光強度が弱くなり、発光ドットご
とに発光強度や発光パターンがばらつくという問題を誘
発する。
When the side wall Y of the island-shaped light emitting portion 31 is not covered with the electrode material, light leaks from this portion, and the light emission intensity irradiated above the light emitting element is weakened. This causes the problem of pattern variations.

【0008】また、島状発光部31の側壁部Yから光漏
れが発生するとドット露光時の指向性が悪くなり、印画
品質が悪化するという問題があった。
Further, when light leaks from the side wall portion Y of the island-shaped light emitting portion 31, the directivity at the time of dot exposure deteriorates, and there is a problem that the printing quality deteriorates.

【0009】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、島状発光部の側面の側壁が
電極材料で被覆されない事態が発生することを極力低減
すると共に、発光ドットごとの発光強度や発光パターン
のばらつきを極力低減した半導体発光素子を提供するこ
とを目的とする。
The present invention has been made in view of such a problem of the prior art, and it is possible to minimize the occurrence of a situation in which the side wall of the side surface of the island-shaped light emitting portion is not covered with the electrode material. It is an object of the present invention to provide a semiconductor light emitting device in which variations in light emission intensity and light emission pattern for each dot are reduced as much as possible.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る半導体発光素子では、基板上に、バ
ッファ層と第1のオーミックコンタクト層を島状に形成
し、この第1のオーミックコンタクト層上に、この第1
のオーミックコンタクト層の一部が露出するように、第
1のクラッド層、発光層、第2のクラッド層、及び第2
のオーミックコンタクト層を順次積層して形成し、前記
第1のオーミックコンタクト層の露出部から前記基板上
にかけて第1の電極を形成し、前記第2のオーミックコ
ンタクト層から前記基坂上にかけて第2の電極を形成し
た半導体発光素子において、前記第1のオーミックコン
タクト層の露出部と対向する部分が前記第1のクラッド
層、発光層、第2のクラッド層、及び第2のオーミック
コンタクト層よりも幅広となるように形成し、この幅広
部分の側壁部が被覆されるように前記第2の電極を形成
した。
In order to achieve the above object, in a semiconductor light emitting device according to the first aspect, a buffer layer and a first ohmic contact layer are formed on a substrate in an island shape. This ohmic contact layer
The first cladding layer, the light emitting layer, the second cladding layer, and the second cladding layer so that a part of the ohmic contact layer is exposed.
A first electrode is formed from the exposed portion of the first ohmic contact layer to the substrate, and a second electrode is formed from the second ohmic contact layer to the base slope. In the semiconductor light emitting device having an electrode formed thereon, a portion facing the exposed portion of the first ohmic contact layer is wider than the first clad layer, the light emitting layer, the second clad layer, and the second ohmic contact layer. Then, the second electrode was formed so as to cover the side wall portion of the wide portion.

【0011】また、請求項2に係る半導体発光素子の製
造方法では、基板上に、バッファ層、第1のオーミック
コンタクト層、第1のクラッド層、発光層、第2のクラ
ッド層、及び第2のオーミックコンタクト層を順次積層
して形成し、前記第1のオーミックコンタクト層の一部
が露出するように、前記第1のクラッド層、発光層、第
2のクラッド層、及び第2のオーミックコンタクト層を
エッチングして、前記第1のオーミックコンタクト層の
露出部に第1の電極を接続して形成すると共に、前記第
2のオーミックコンタクト層に第2の電極を接続して形
成する半導体発光素子の形成方法において、前記第1の
クラッド層、発光層、第2のクラッド層、及び第2のオ
ーミックコンタクト層の一部をエッチング除去する際
に、前記第1のオーミックコンタクト層の露出部と対向
する部分が前記第1のクラッド層、発光層、第2のクラ
ッド層、及び第2のオーミックコンタクト層よりも幅広
となるように、前記第1のオーミックコンタクト層の露
出部と対向する部分上の前記第1のクラッド層、発光
層、第2のクラッド層、及び第2のオーミックコンタク
ト層をエッチング除去する。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor light emitting device, the buffer layer, the first ohmic contact layer, the first cladding layer, the light emitting layer, the second cladding layer, and the second Of the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact such that a part of the first ohmic contact layer is exposed. A semiconductor light emitting element formed by etching a layer to connect a first electrode to an exposed portion of the first ohmic contact layer and to connect a second electrode to the second ohmic contact layer; Forming a part of the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer by etching the first ohmic layer. Exposing the first ohmic contact layer such that a portion of the first ohmic contact layer facing the exposed portion of the first ohmic contact layer is wider than the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer. The first cladding layer, the light-emitting layer, the second cladding layer, and the second ohmic contact layer on the portion facing the portion are removed by etching.

【0012】さらに、請求項3に係る半導体発光素子で
は、基板上に、バッファ層と第1のオーミックコンタク
ト層を島状に形成し、この第1のオーミックコンタクト
層上に、この第1のオーミックコンタクト層の一部が露
出するように、第1のクラッド層、発光層、第2のクラ
ッド層、及び第2のオーミックコンタクト層を順次積層
して形成し、前記第1のオーミックコンタクト層の露出
部から前記基板上にかけて第1の電極を形成し、前記第
2のオーミックコンタクト層から前記基板上にかけて第
2の電極を形成した半導体発光素子において、前記第1
のオーミックコンタクト層の露出部と対向する部分の前
記発光層と第2のクラッド層を徐々に幅狭となるように
形成し、この幅狭部分の側壁部を前記第2の電極で被覆
した。
Further, in the semiconductor light emitting device according to the third aspect, the buffer layer and the first ohmic contact layer are formed in an island shape on the substrate, and the first ohmic contact layer is formed on the first ohmic contact layer. Forming a first cladding layer, a light emitting layer, a second cladding layer, and a second ohmic contact layer in order so that a part of the contact layer is exposed, and exposing the first ohmic contact layer; A first electrode is formed from the portion to the substrate, and a second electrode is formed from the second ohmic contact layer to the substrate.
The light emitting layer and the second cladding layer in the portion facing the exposed portion of the ohmic contact layer were formed so as to gradually become narrower, and the side wall portion of the narrower portion was covered with the second electrode.

【0013】[0013]

【作用】請求項1に係る半導体発光素子では、第1のオ
ーミックコンタクト層を第1のクラッド層、発光層、第
2のクラッド層、及び第2のオーミックコンタクト層よ
りも幅広に形成すると、この島状半導体層の側壁部が階
段状になり、この側壁部のくぼみ量が小さくなる。した
がって、この側壁部に電極材料が被着しなかったり、リ
フトオフ法におけるレジストが残ることが極力低減でき
る。
In the semiconductor light emitting device according to the first aspect, if the first ohmic contact layer is formed wider than the first clad layer, the light emitting layer, the second clad layer, and the second ohmic contact layer, The sidewall of the island-shaped semiconductor layer has a stepped shape, and the amount of depression in the sidewall is reduced. Therefore, it is possible to reduce as much as possible that the electrode material does not adhere to the side wall portion or the resist remains in the lift-off method.

【0014】また、請求項2に係る半導体発光素子の製
造方法では、第1のクラッド層、発光層、第2のクラッ
ド層、及び第2のオーミックコンタクト層の一部をエッ
チング除去する際に、第1のオーミックコンタクト層の
露出部と対向する部分が第1のクラッド層、発光層、第
2のクラッド層、及び第2のオーミックコンタクト層よ
りも幅広となるように、第1のオーミックコンタクト層
の露出部と対向する部分上の第1のクラッド層、発光
層、第2のクラッド層、及び第2のオーミックコンタク
ト層をエッチング除去すると、工程を煩雑化させること
なく、島状半導体層の側壁部に電極材料が被着しなかっ
たり、この側壁部にリフトオフ法におけるレジスト材料
が残ることを低減できる。
In the method for manufacturing a semiconductor light emitting device according to the present invention, when the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer are partially removed by etching, The first ohmic contact layer is formed such that a portion facing the exposed portion of the first ohmic contact layer is wider than the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer. When the first clad layer, the light emitting layer, the second clad layer, and the second ohmic contact layer on the portion facing the exposed portion of the above are removed by etching, the side wall of the island-shaped semiconductor layer can be formed without complicating the process. It is possible to reduce the possibility that the electrode material does not adhere to the portion and that the resist material in the lift-off method remains on the side wall portion.

【0015】さらに、請求項3に係る半導体発光素子で
は、第1のオーミックコンタクト層の露出部と対向する
部分の前記発光層と第2のクラッド層を徐々に幅狭とな
るように形成したことから、この発光層と第2のクラッ
ド層の側壁部の切り立ち角度は緩やかになり、この側壁
部を第2の電極でより一層被覆し易くなり、この部分か
らの発光漏れを極力低減できる。
Further, in the semiconductor light emitting device according to the third aspect, the light emitting layer and the second cladding layer in a portion facing the exposed portion of the first ohmic contact layer are formed so as to be gradually narrowed. Therefore, the angle between the side wall portions of the light emitting layer and the second cladding layer becomes gentler, and the side wall portion can be more easily covered with the second electrode, and light emission leakage from this portion can be reduced as much as possible.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。図1は請求項1に係る半導
体発光素子の一実施形態を示す断面図であり、1は基
板、2はバッファ層、3は第1のオーミックコンタクト
層、4は第1のクラッド層、5は発光層、6は第2のク
ラッド層、7は第2のオーミックコンタクト層、8は保
護膜、9はアノード電極(第2の電極)、10はカソー
ド電極(第1の電極)である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor light emitting device according to claim 1, wherein 1 is a substrate, 2 is a buffer layer, 3 is a first ohmic contact layer, 4 is a first cladding layer, and 5 is A light emitting layer, 6 is a second cladding layer, 7 is a second ohmic contact layer, 8 is a protective film, 9 is an anode electrode (second electrode), and 10 is a cathode electrode (first electrode).

【0017】基板1は、例えば単結晶シリコンやガリウ
ム砒素などから成る。この基板1としては、(100)
面から(011)面方向へ2〜7°オフさせた単結晶基
板などが用いられる。
The substrate 1 is made of, for example, single crystal silicon or gallium arsenide. As the substrate 1, (100)
A single crystal substrate or the like which is turned off by 2 to 7 ° from the plane in the (011) plane direction is used.

【0018】バッファ層2は、基板1上に格子定数の異
なる化合物半導体層を形成するためのバッファ層として
機能し、例えばガリウム砒素膜などから成り、2μm程
度の厚みを有する。
The buffer layer 2 functions as a buffer layer for forming compound semiconductor layers having different lattice constants on the substrate 1, and is made of, for example, a gallium arsenide film and has a thickness of about 2 μm.

【0019】第1のオーミックコンタクト層3は、半導
体不純物を高濃度に含有するガリウム砒素膜などから成
り、0.1〜2.0μm程度の厚みを有する。
The first ohmic contact layer 3 is made of a gallium arsenide film containing a high concentration of semiconductor impurities, and has a thickness of about 0.1 to 2.0 μm.

【0020】第1のクラッド層4は、n型半導体不純物
を含有するアルミニウムガリウム砒素(n−A1x Ga
1-x As)層から成り、アルミニウム組成xは0.3程
度に設定される。発光層5は例えばp型半導体不純物を
含有するアルミニウムガリウム砒素(p−A1y Ga
1-y As)層から成る。第2のクラッド層6は例えばp
型半導体不純物を含有するアルミニウムガリウム砒素
(p−Alz Ga1-z As)層から成り、アルミニウム
組成zは例えば0.3程度に設定される。第1のクラッ
ド層4および発光層5はそれぞれ0.4μm程度の厚み
に、第2のクラッド層6は0.8μm程度の厚みに形成
される。
The first cladding layer 4 is made of aluminum gallium arsenide (n-A1 x Ga) containing an n-type semiconductor impurity.
1-x As) layer, and the aluminum composition x is set to about 0.3. The light emitting layer 5 is made of, for example, aluminum gallium arsenide (p-A1 y Ga) containing a p-type semiconductor impurity.
1-y As) layer. The second cladding layer 6 is made of, for example, p
Type semiconductor impurity made of aluminum gallium arsenide (p-Al z Ga 1- z As) layer containing the aluminum composition z is set to, for example, about 0.3. The first cladding layer 4 and the light emitting layer 5 are each formed to a thickness of about 0.4 μm, and the second cladding layer 6 is formed to a thickness of about 0.8 μm.

【0021】発光層5のアルミニウム組成yは、必要な
発光波長となるように適宜選択して決定される。すなわ
ち、この発光層5のアルミニウム砒素(AlAs)とガ
リウム砒素(GaAs)の混晶比(アルミニウム組成
y)を0〜0.4の範囲で変化させることにより650
〜880nmの光を発光する発光ダイオードとすること
ができる。第1のクラッド層4および第2のクラッド層
6のアルミニウム組成x、zは、発光効率を高めるため
に、いわゆるダブルヘテロ構造となるように発光層5の
アルミニウム組成yよりも大きくする。こうすること
で、発光層5からの正孔の拡散を禁制帯幅の広い第1の
クラッド層4が阻止し、発光層5における電子と正孔の
再結合効率を向上させ、発光効率が向上する。また、発
光層5よりも禁制帯幅の広い透明な第2のクラッド層6
が上層側に存在するため、発光層5で発光した光を効率
よく外部へ取り出すことができる。オーミックコンタク
ト層7は、p型半導体不純物を多量に含有するガリウム
砒素(p+ −GaAs)層などで構成され、160Å程
度の厚みを有する。
The aluminum composition y of the light emitting layer 5 is appropriately selected and determined so as to have a required light emitting wavelength. That is, by changing the mixed crystal ratio (aluminum composition y) of aluminum arsenide (AlAs) and gallium arsenide (GaAs) in the light emitting layer 5 in the range of 0 to 0.4, 650 is obtained.
It can be a light emitting diode that emits light of up to 880 nm. The aluminum compositions x and z of the first cladding layer 4 and the second cladding layer 6 are set to be larger than the aluminum composition y of the light emitting layer 5 so as to form a so-called double hetero structure in order to increase the luminous efficiency. By doing so, the diffusion of holes from the light emitting layer 5 is prevented by the first cladding layer 4 having a wide band gap, thereby improving the efficiency of recombination of electrons and holes in the light emitting layer 5 and improving the light emitting efficiency. I do. Further, the transparent second cladding layer 6 having a wider forbidden band than the light emitting layer 5.
Exists on the upper layer side, so that light emitted from the light emitting layer 5 can be efficiently extracted to the outside. The ohmic contact layer 7 is composed of a gallium arsenide (p + -GaAs) layer containing a large amount of p-type semiconductor impurities, and has a thickness of about 160 °.

【0022】バッファ層2はMOCVD法やMBE法な
どで形成される。すなわち、シリコン基板1表面の自然
酸化膜を800〜1000℃の高温で除去し、次に45
0℃以下の低温で核となるアモルファスガリウム砒素膜
を100〜500Åの厚みに成長させた後に500〜7
00℃まで昇温して、ガリウム砒素単結晶膜を形成する
(二段階成長法)。このガリウム砒素膜中で成長を中断
し、750〜1000℃の高温アニールと600℃以下
への冷却を繰り返す(熱サイクル法)ことにより、転位
などの結晶欠陥を低減させる。次いで、残りのバッファ
層2を所定厚みになるまで連続して形成する。
The buffer layer 2 is formed by MOCVD, MBE or the like. That is, the natural oxide film on the surface of the silicon substrate 1 is removed at a high temperature of 800 to 1000 ° C.
After growing an amorphous gallium arsenide film serving as a nucleus at a low temperature of 0 ° C. or less to a thickness of 100 to 500 °,
The temperature is raised to 00 ° C. to form a gallium arsenide single crystal film (two-stage growth method). By stopping growth in the gallium arsenide film and repeating high-temperature annealing at 750 to 1000 ° C. and cooling to 600 ° C. or less (thermal cycle method), crystal defects such as dislocations are reduced. Next, the remaining buffer layer 2 is formed continuously until it has a predetermined thickness.

【0023】このバッファ層2上に形成される各化合物
半導体層3〜7もMOCVD法やMBE法で形成され
る。各化合物半導体層3〜7をMOCVD法で形成する
場合は、ガリウム(Ga)、アルミニウム(A1)、イ
ンジウム(In)の原料としては、トリメチルガリウム
((CH3 3 Ga)、トリメチルアルミニウム((C
3 3 A1)、トリメチルインジウム((CH3 3
In)などが用いられ、Asの原料としてはアルシン
(AsHs3 )など用いられる。導電型を制御するn型
半導体不純物としてはシラン(SiH4 )などがあり、
p型半導体不純物としてはジメチルジンク((CH3
2 Zn)などがある。
Each of the compound semiconductor layers 3 to 7 formed on the buffer layer 2 is also formed by MOCVD or MBE. When each of the compound semiconductor layers 3 to 7 is formed by the MOCVD method, trimethyl gallium ((CH 3 ) 3 Ga), trimethyl aluminum (( C
H 3 ) 3 A1), trimethylindium ((CH 3 ) 3
In) or the like, and as a raw material of As, arsine (AsHs 3 ) or the like is used. Examples of n-type semiconductor impurities for controlling the conductivity type include silane (SiH 4 ).
Dimethyl zinc ((CH 3 ))
2 Zn).

【0024】図1のような島状構造は、図5(a)に示
すように、シリコン基板1の全面もしくは一部にバッフ
ァ層2、第1のオーミックコンタクト層3、発光層5を
含む多層膜4〜6、第2のオーミックコンタクト層7を
順次積層して形成した後に、エッチングなどによって島
状に形成され、次に、図5(b)に示すように、島状部
上にレジストマスク12を塗布して、第1のオーミック
コンタクト層3の一部が露出するようにそれより上部の
半導体層4〜7の一部をエッチングすることによって、
図5(c)に示すように、側壁部が階段状になるように
形成される。
The island structure as shown in FIG. 1 has a multilayer structure including a buffer layer 2, a first ohmic contact layer 3, and a light emitting layer 5 on the entire surface or a part of a silicon substrate 1, as shown in FIG. After the films 4 to 6 and the second ohmic contact layer 7 are sequentially laminated and formed, they are formed into islands by etching or the like, and then a resist mask is formed on the islands as shown in FIG. 12 is applied, and a part of the semiconductor layers 4 to 7 above the first ohmic contact layer 3 is etched so that a part of the first ohmic contact layer 3 is exposed.
As shown in FIG. 5C, the side wall is formed so as to have a step shape.

【0025】一導電型半導体層である第1のオーミック
コンタクト層3の一部が露出するように第1のクラッド
層及び逆導電型半導体層4〜7の一部をエッチングする
際には、図3に示すように、電極接続部の第1のクラッ
ド層及び逆導電型半導体層4〜7の両側もエッチングす
る。このように電極接続部の第1のクラッド層及び逆導
電型半導体層4〜7の両側もエッチングすると、図3に
示すように、島状半導体層の側壁部Yは、バッファ層2
と第1のオーミックコンタクト層の側壁Y1 と第1のク
ラッド層及び逆導電型半導体層4〜7の側壁Y2 で形成
される階段状になり、島状半導体層の側壁部の窪みは小
さくなる。したがって、島状半導体層の側壁部に電極が
被着しないことやレジスト材料が残ることが回避され
る。
When the first cladding layer and a part of the opposite conductive type semiconductor layers 4 to 7 are etched so that a part of the first ohmic contact layer 3 which is one conductive type semiconductor layer is exposed, As shown in FIG. 3, both sides of the first cladding layer of the electrode connection portion and the opposite conductivity type semiconductor layers 4 to 7 are also etched. When both sides of the first cladding layer and the opposite conductivity type semiconductor layers 4 to 7 of the electrode connection portion are etched in this manner, as shown in FIG.
If now the first ohmic contact layer sidewall Y 1 stepped formed in the side wall Y 2 of the first cladding layer and the opposite conductivity type semiconductor layer 4-7, depression of the side wall portions of the island-like semiconductor layer is smaller Become. Therefore, it is possible to prevent the electrode from being attached to the side wall of the island-shaped semiconductor layer and to prevent the resist material from remaining.

【0026】第1のオーミックコンタクト層が第1のク
ラッド層及び逆導電型半導体層4〜7よりも幅広になる
ようにエッチングするには、図4に示すようなレジスト
マスクス12を使用してエッチングすればよい。図4
中、aは第1のオーミックコンタクト層3にカソード電
極10を接続するために、第1のオーミックコンタクト
層3を露出させる領域であり、bは発光部になる領域で
あり、cは第1のクラッド層及び逆導電型半導体層4〜
7にアノード電極9が接続して形成される領域である。
したがって、第1のオーミックコンタクト層3を露出さ
せるためのレジストマスク12のマスクパターンで島状
半導体層を階段状に形成できる。
In order to etch the first ohmic contact layer so as to be wider than the first cladding layer and the opposite conductive type semiconductor layers 4 to 7, etching is performed using a resist mask 12 as shown in FIG. do it. FIG.
In the figure, a is a region where the first ohmic contact layer 3 is exposed to connect the cathode electrode 10 to the first ohmic contact layer 3, b is a region which becomes a light emitting portion, and c is a first region. Cladding layer and reverse conductivity type semiconductor layer 4-
7 is a region formed by connecting the anode electrode 9 to the electrode 7.
Therefore, the island-shaped semiconductor layer can be formed in a step-like manner with the mask pattern of the resist mask 12 for exposing the first ohmic contact layer 3.

【0027】このアノード電極9を形成する部分の第1
のクラッド層及び逆導電型半導体層4〜7は少なくとも
第1のオーミックコンタクト層3よりも幅狭となるよう
に形成すればよいが、エッチングマスク11の精度か
ら、第1のオーミックコンタクト層3よりも1〜5μm
程度幅狭となるように形成すればよい。
The first part of the part where the anode electrode 9 is formed
May be formed so as to be at least narrower than the first ohmic contact layer 3, but from the accuracy of the etching mask 11, the first ohmic contact layer 3 Also 1-5 μm
What is necessary is just to form so that it may become narrow about a width.

【0028】図1に示すように、化合物半導体層2〜7
の表面部分には、例えば窒化シリコン(SiNx )膜な
どからなる保護膜8が形成されており、この保護膜8の
表面部分には、例えばAu−Crから成るアノード電極
9が形成され、保護膜8に形成されたスルーホールを介
して第2のオーミックコンタクト層7に接続されてい
る。また、第1のオーミックコンタクト層3にはカソー
ド電極10として例えばAu−Crなどの層が形成され
る。
As shown in FIG. 1, the compound semiconductor layers 2 to 7
A protective film 8 made of, for example, a silicon nitride (SiN x ) film or the like is formed on the surface of the protective film 8. An anode electrode 9 made of, for example, Au—Cr is formed on the surface of the protective film 8 to protect the surface. It is connected to the second ohmic contact layer 7 via a through hole formed in the film 8. Further, a layer of, for example, Au—Cr is formed as the cathode electrode 10 on the first ohmic contact layer 3.

【0029】このように構成された半導体発光素子は、
アノード電極9からカソード電極10へ順方向に電流を
流すと、第1のクラッド層4から発光層5へ電子が注入
され、これら少数キャリアと発光層5中の多数キャリア
である正孔が発光再結合することにより発光する。
The semiconductor light emitting device thus configured is
When a current flows from the anode electrode 9 to the cathode electrode 10 in the forward direction, electrons are injected from the first cladding layer 4 to the light emitting layer 5, and these minority carriers and holes as the majority carrier in the light emitting layer 5 emit light again. It emits light when combined.

【0030】図6(a)(b)は、請求項3に係る半導
体発光素子の一実施形態を示す図である。図6(b)は
発光部を平面視した図であり、図6(a)は図6(b)
中のA−A線断面図である。図6(a)(b)におい
て、1は基板、2はバッファ層、3は第1のオーミック
コンタクト層、4は第1のクラッド層、5は発光層、6
は第2のクラッド層、7は第2のオーミックコンタクト
層、8は保護膜、9は第2の電極である。第1のオーミ
ックコンタクト層3と第1のクラッド層4が一導電型半
導体層であり、発光層5、第2のクラッド層6、第2の
オーミックコンタクト層7が逆導電型半導体層である。
FIGS. 6A and 6B are views showing one embodiment of the semiconductor light emitting device according to claim 3. FIG. 6B is a plan view of the light emitting unit, and FIG. 6A is a view of FIG.
It is an AA line sectional view in the inside. 6A and 6B, 1 is a substrate, 2 is a buffer layer, 3 is a first ohmic contact layer, 4 is a first cladding layer, 5 is a light emitting layer, 6
Denotes a second cladding layer, 7 denotes a second ohmic contact layer, 8 denotes a protective film, and 9 denotes a second electrode. The first ohmic contact layer 3 and the first cladding layer 4 are one conductivity type semiconductor layers, and the light emitting layer 5, the second cladding layer 6, and the second ohmic contact layer 7 are opposite conductivity type semiconductor layers.

【0031】第1のオーミックコンタクト層3は、その
一部が他の半導体層4〜7から露出するように形成され
ている。この第1のオーミックコンタクト層3の露出部
分には、コンタクトホールC1 を介して第1の電極10
が接続されている。この第1のオーミックコンタクト層
3の露出部分と対向する第1のクラッド層4、発光層
5、及び第2のクラッド層6は、徐々に幅狭となるよう
に、先細り状に形成されている。この先細り部分にコン
タクトホールC2 が形成されている。
The first ohmic contact layer 3 is formed so that a part thereof is exposed from the other semiconductor layers 4 to 7. The exposed portion of the first ohmic contact layer 3, the first electrode 10 through a contact hole C 1
Is connected. The first cladding layer 4, the light emitting layer 5, and the second cladding layer 6, which face the exposed portion of the first ohmic contact layer 3, are tapered so as to gradually become narrower. . Contact holes C 2 are formed on the tapered portion.

【0032】第1のクラッド層4、発光層5、及び第2
のクラッド層6の先端部Sの幅W2は、第2の電極9の
断線を防止するために、10μm以上あることが望まし
いが、第2の電極9の本来の幅W1 が例えば22μm
で、幅狭になる長さLが例えば18μmであるとする
と、幅狭になる角度θは、tanθ=((22−10)
/2)/18で、θ=18.43となり、角度θ<19
°であることが望ましい。また、第1のクラッド層4、
発光層5、及び第2のクラッド層6の先端部の幅W2
5μmにできれば、角度θ<25°まで広げることがで
きる。
The first cladding layer 4, the light emitting layer 5, and the second
The width W 2 of the front end portion S of the cladding layer 6, in order to prevent disconnection of the second electrode 9, it is desirable that more than 10 [mu] m, the original width W 1 of the second electrode 9, for example, 22μm
If the length L of the narrowing is, for example, 18 μm, the angle θ of the narrowing is tan θ = ((22−10)
/ 2) / 18, θ = 18.43, and the angle θ <19
° is desirable. Also, the first cladding layer 4,
If the light emitting layer 5, and the width W 2 of the end portion of the second cladding layer 6 to 5 [mu] m, the angle theta <can be extended up to 25 °.

【0033】この先細り部分の半導体層上から、側壁部
分にかけて第2の電極9が被着形成され、コンタクトホ
ールC2 を介して、第2のオーミックコンタクト層7を
介して第2のクラッド層6に第2の電極9が接続されて
いる。なお、第2のオーミックコンタクト層7は、コン
タクトホールC2 の形状にそって形成してもよいし、第
2の電極9で被覆される部分から第2のクラッド層6と
同様に徐々に先細り状となるように形成してもよい。
A second electrode 9 is formed on the tapered portion of the semiconductor layer from the semiconductor layer to the side wall portion. The second electrode 9 is formed via the contact hole C 2 and the second ohmic contact layer 7. Is connected to the second electrode 9. Note that the second ohmic contact layer 7 may be formed along the shape of the contact hole C 2 , or may gradually taper from a portion covered with the second electrode 9 in the same manner as the second cladding layer 6. It may be formed in a shape.

【0034】このように、第1のクラッド層4、発光層
5、及び第2のクラッド層6が徐々に幅狭となるように
形成すると、この第1のクラッド層4、発光層5、及び
第2のクラッド層6の壁面Yは、結晶の面方位の関係か
ら側壁部Yの切り立ち角度が緩やかになり、この第1の
クラッド層4、発光層5、及び第2のクラッド層6の壁
面部Yを第2の電極9でより確実に被覆できるようにな
る。もって、この部分からの発光漏れを極力低減でき
る。
As described above, when the first cladding layer 4, the light emitting layer 5, and the second cladding layer 6 are formed so as to gradually become narrower, the first cladding layer 4, the light emitting layer 5, and the The wall Y of the second cladding layer 6 has a moderately steep angle of the side wall Y due to the relationship of the plane orientation of the crystal, and the first cladding layer 4, the light emitting layer 5, and the second cladding layer 6 The wall portion Y can be more reliably covered with the second electrode 9. Thus, light emission leakage from this portion can be reduced as much as possible.

【0035】なお、上記実施形態では、第1のクラッド
層4、発光層5、及び第2のクラッド層6を先細り状に
形成していることから、第1のオーミックコンタクト層
3の一部を露出させる際に同時に、先細り状にパターニ
ングできて有利であるが、この実施形態に限らず、最低
限、発光層5と第2のクラッド層6だけが先細り状であ
ればよく、全ての半導体層2〜7を先細り状としたり、
第1のオーミックコンタクト層3よりも上の層を先細り
状とすればよい。
In the above embodiment, since the first cladding layer 4, the light emitting layer 5, and the second cladding layer 6 are tapered, a part of the first ohmic contact layer 3 is formed. At the same time as the exposing, it is advantageous that the patterning can be tapered, but it is advantageous that the light emitting layer 5 and the second cladding layer 6 only have a tapered shape at least. 2-7 can be tapered,
The layer above the first ohmic contact layer 3 may be tapered.

【0036】[0036]

【発明の効果】以上のように、請求項1に係る半導体発
光素子によれば、第1のオーミックコンタクト層を第1
のクラッド層、発光層、第2のクラッド層、及び第2の
オーミックコンタクト層よりも幅広となるように形成す
ると、この島状半導体層の側壁部が階段状になり、この
側壁部のくぼみ量が小さくなる。したがって、この側壁
部に電極材料が被着しなかったり、リフトオフ法におけ
るレジストが残ることが極力低減でき、発光強度のばら
つきが防止できる。
As described above, according to the semiconductor light emitting device of the first aspect, the first ohmic contact layer is formed by the first ohmic contact layer.
If it is formed so as to be wider than the cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer, the side wall portion of the island-shaped semiconductor layer becomes step-shaped, and the amount of depression of the side wall portion is reduced. Becomes smaller. Therefore, it is possible to reduce as much as possible that no electrode material is adhered to the side wall portion or that the resist is left in the lift-off method, and that a variation in light emission intensity can be prevented.

【0037】また、請求項2に係る半導体発光素子の製
造方法によれば、第1のクラッド層、発光層、第2のク
ラッド層、及び第2のオーミックコンタクト層の一部を
エッチング除去する際に、第1のオーミックコンタクト
層の露出部と対向する部分が第1のクラッド層、発光
層、第2のクラッド層、及び第2のオーミックコンタク
ト層よりも幅広となるように、第1のオーミックコンタ
クト層の露出部と対向する部分上の第1のクラッド層、
発光層、第2のクラッド層、及び第2のオーミックコン
タクト層をエッチング除去すると、工程を煩雑化させる
ことなく、島状半導体層の側壁部に電極材料が被着しな
かったり、この側壁部にリフトオフ法におけるレジスト
材料が残ることを低減できる。
According to the method of manufacturing a semiconductor light emitting device of the present invention, when the first clad layer, the light emitting layer, the second clad layer, and the second ohmic contact layer are partially removed by etching. The first ohmic contact is formed such that a portion facing the exposed portion of the first ohmic contact layer is wider than the first cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer. A first cladding layer on a portion facing the exposed portion of the contact layer,
When the light-emitting layer, the second cladding layer, and the second ohmic contact layer are removed by etching, the electrode material does not adhere to the side wall of the island-shaped semiconductor layer without complicating the process, or The remaining resist material in the lift-off method can be reduced.

【0038】さらに、請求項3に係る半導体発光素子に
よれば、第1のオーミックコンタクト層の露出部と対向
する部分の発光層と第2のクラッド層が徐々に幅狭とな
るように形成したことから、幅狭部分の側壁部の切り立
ちが緩やかになり、この側壁部をより完全に被覆するこ
とができ、もってこの幅狭部分から光漏れが発生すると
ことが極力低減でき、ドット露光時の指向性がよくなっ
て印画品質が向上する。
Further, according to the semiconductor light emitting device of the third aspect, the light emitting layer and the second clad layer in the portion facing the exposed portion of the first ohmic contact layer are formed so as to be gradually narrowed. Therefore, the side wall portion of the narrow portion is gradually cut, so that the side wall portion can be more completely covered.Thus, light leakage from the narrow portion can be reduced as much as possible. And the print quality is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に係る半導体発光素子の一実施形態を
示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a semiconductor light emitting device according to claim 1;

【図2】請求項1に係る半導体発光素子の一実施形態を
示す平面図である。
FIG. 2 is a plan view showing one embodiment of the semiconductor light emitting device according to claim 1;

【図3】請求項1に係る半導体発光素子の一製造工程を
示す図である。
FIG. 3 is a view showing one manufacturing process of the semiconductor light emitting device according to claim 1;

【図4】請求項1に係る半導体発光素子の一製造工程の
マスクパターンを示す図である。
FIG. 4 is a view showing a mask pattern in one manufacturing step of the semiconductor light emitting device according to claim 1;

【図5】請求項2に係る半導体発光素子の製造方法を示
す図である。
FIG. 5 is a view showing a method for manufacturing a semiconductor light emitting device according to claim 2;

【図6】請求項3に係る半導体発光素子の一実施形態を
示す平面図である。
FIG. 6 is a plan view showing one embodiment of a semiconductor light emitting device according to claim 3;

【図7】従来の半導体発光素子を示す断面図である。FIG. 7 is a sectional view showing a conventional semiconductor light emitting device.

【図8】従来の半導体発光素子を示す平面図である。FIG. 8 is a plan view showing a conventional semiconductor light emitting device.

【図9】従来の半導体発光素子における電極部分を拡大
して示す平面図である。
FIG. 9 is an enlarged plan view showing an electrode portion in a conventional semiconductor light emitting device.

【図10】従来の半導体発光素子における島状発光部の
側壁部を示す断面図である。
FIG. 10 is a cross-sectional view showing a side wall of an island-shaped light emitting portion in a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

l・・・基板、2・・・バッファ層、3・・・第1のオ
ーミックコンタクト層、4・・・第1のクラッド層、5
・・・発光層、6・・・第2のクラッド層、7・・・第
2のオーミックコンタクト層、8・・・保護膜、9・・
・第2の電極(アノード電極)、10・・・第1の電極
(カソード電極)
l ... substrate, 2 ... buffer layer, 3 ... first ohmic contact layer, 4 ... first cladding layer, 5
... Emission layer, 6 ... Second cladding layer, 7 ... Second ohmic contact layer, 8 ... Protective film, 9 ...
.Second electrode (anode), 10... First electrode (cathode)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、バッファ層と第1のオーミッ
クコンタクト層を島状に形成し、この第1のオーミック
コンタクト層上に、この第1のオーミックコンタクト層
の一部が露出するように、第1のクラッド層、発光層、
第2のクラッド層、及び第2のオーミックコンタクト層
を順次積層して形成し、前記第1のオーミックコンタク
ト層の露出部から前記基板上にかけて第1の電極を形成
し、前記第2のオーミックコンタクト層から前記基板上
にかけて第2の電極を形成した半導体発光素子におい
て、前記第1のオーミックコンタクト層の露出部と対向
する部分が前記第1のクラッド層、発光層、第2のクラ
ッド層、及び第2のオーミックコンタクト層よりも幅広
となるように形成し、この幅広部分の側壁部が被覆され
るように前記第2の電極を形成したことを特徴とする半
導体発光素子。
A buffer layer and a first ohmic contact layer are formed in an island shape on a substrate, and a portion of the first ohmic contact layer is exposed on the first ohmic contact layer. , A first cladding layer, a light emitting layer,
Forming a second clad layer and a second ohmic contact layer by sequentially laminating them, forming a first electrode from an exposed portion of the first ohmic contact layer onto the substrate, and forming the second ohmic contact In a semiconductor light emitting device in which a second electrode is formed from the layer to the substrate, a portion facing the exposed portion of the first ohmic contact layer includes a first cladding layer, a light emitting layer, a second cladding layer, A semiconductor light emitting device, wherein the second electrode is formed so as to be wider than the second ohmic contact layer, and the side wall of the wide portion is covered.
【請求項2】 基板上に、バッファ層、第1のオーミッ
クコンタクト層、第1のクラッド層、発光層、第2のク
ラッド層、及び第2のオーミックコンタクト層を順次積
層して形成し、前記第1のオーミックコンタクト層の一
部が露出するように、前記第1のクラッド層、発光層、
第2のクラッド層、及び第2のオーミックコンタクト層
をエッチングして、前記第1のオーミックコンタクト層
の露出部に第1の電極を接続して形成すると共に、前記
第2のオーミックコンタクト層に第2の電極を接続して
形成する半導体発光素子の形成方法において、前記第1
のクラッド層、発光層、第2のクラッド層、及び第2の
オーミックコンタクト層の一部をエッチング除去する際
に、前記第1のオーミックコンタクト層の露出部と対向
する部分が前記第1のクラッド層、発光層、第2のクラ
ッド層、及び第2のオーミックコンタクト層よりも幅広
となるように、前記第1のオーミックコンタクト層の露
出部と対向する部分上の前記第1のクラッド層、発光
層、第2のクラッド層、及び第2のオーミックコンタク
ト層をエッチング除去することを特徴とする半導体発光
素子。
2. A method according to claim 1, wherein a buffer layer, a first ohmic contact layer, a first cladding layer, a light emitting layer, a second cladding layer, and a second ohmic contact layer are sequentially laminated on a substrate. The first clad layer, the light emitting layer, and the first ohmic contact layer are partially exposed.
The second clad layer and the second ohmic contact layer are etched to form a first electrode connected to an exposed portion of the first ohmic contact layer, and a second electrode is formed on the second ohmic contact layer. A method for forming a semiconductor light emitting device by connecting two electrodes;
When a part of the cladding layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer is removed by etching, the part facing the exposed part of the first ohmic contact layer is formed by the first cladding layer. The first cladding layer on a portion facing the exposed portion of the first ohmic contact layer so as to be wider than the layer, the light emitting layer, the second cladding layer, and the second ohmic contact layer; A semiconductor light emitting device, wherein a layer, a second cladding layer, and a second ohmic contact layer are removed by etching.
【請求項3】 基板上に、バッファ層と第1のオーミッ
クコンタクト層を島状に形成し、この第1のオーミック
コンタクト層上に、この第1のオーミックコンタクト層
の一部が露出するように、第1のクラッド層、発光層、
第2のクラッド層、及び第2のオーミックコンタクト層
を順次積層して形成し、前記第1のオーミックコンタク
ト層の露出部から前記基板上にかけて第1の電極を形成
し、前記第2のオーミックコンタクト層から前記基板上
にかけて第2の電極を形成した半導体発光素子におい
て、前記第1のオーミックコンタクト層の露出部と対向
する部分の前記発光層と第2のクラッド層を徐々に幅狭
となるように形成し、この幅狭部分の側壁部を前記第2
の電極で被覆したことを特徴とする半導体発光素子。
3. A buffer layer and a first ohmic contact layer are formed in an island shape on a substrate, and a part of the first ohmic contact layer is exposed on the first ohmic contact layer. , A first cladding layer, a light emitting layer,
Forming a second clad layer and a second ohmic contact layer by sequentially laminating them, forming a first electrode from an exposed portion of the first ohmic contact layer onto the substrate, and forming the second ohmic contact In a semiconductor light emitting device in which a second electrode is formed from a layer to the substrate, a portion of the light emitting layer and the second cladding layer in a portion facing the exposed portion of the first ohmic contact layer are gradually narrowed. And the side wall portion of the narrow portion is formed in the second
A semiconductor light-emitting device characterized by being coated with an electrode.
JP23314697A 1997-04-24 1997-08-28 Semiconductor light emitting device and method of manufacturing the same Expired - Fee Related JP3439955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23314697A JP3439955B2 (en) 1997-04-24 1997-08-28 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-107963 1997-04-24
JP10796397 1997-04-24
JP23314697A JP3439955B2 (en) 1997-04-24 1997-08-28 Semiconductor light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH118412A true JPH118412A (en) 1999-01-12
JP3439955B2 JP3439955B2 (en) 2003-08-25

Family

ID=26447933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23314697A Expired - Fee Related JP3439955B2 (en) 1997-04-24 1997-08-28 Semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3439955B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519294B1 (en) 1998-07-17 2003-02-11 Kabushiki Kaisha Kenwood BS digital broadcasting receiver
JP2011129764A (en) * 2009-12-18 2011-06-30 Showa Denko Kk Flip-chip light-emitting diode and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519294B1 (en) 1998-07-17 2003-02-11 Kabushiki Kaisha Kenwood BS digital broadcasting receiver
JP2011129764A (en) * 2009-12-18 2011-06-30 Showa Denko Kk Flip-chip light-emitting diode and method of manufacturing the same

Also Published As

Publication number Publication date
JP3439955B2 (en) 2003-08-25

Similar Documents

Publication Publication Date Title
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JPH07176788A (en) Light emitting diode
JPH118412A (en) Semiconductor light-emitting element and manufacture therefor
US6291328B1 (en) Opto-electronic device with self-aligned ohmic contact layer
JP3638413B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4126448B2 (en) Manufacturing method of semiconductor light emitting device
JP3311946B2 (en) Light emitting diode array
JP3559463B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH11135837A (en) Semiconductor light-emitting device
JP2000312027A (en) Light-emitting diode array device and manufacture of the same
JP4184521B2 (en) Semiconductor light emitting device
JP3236649B2 (en) Semiconductor light emitting device
JP4417635B2 (en) LED array and manufacturing method thereof
JP2001077411A (en) Light-emitting diode array and manufacture thereof
JP4256014B2 (en) Light emitting diode array
JP3667208B2 (en) LED array for optical printer
JP3623110B2 (en) Semiconductor light emitting device
JP3426834B2 (en) Method for manufacturing light emitting diode array
JP3426891B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3735459B2 (en) Semiconductor light emitting device
JP3261032B2 (en) Light emitting diode array
JPH11186589A (en) Semiconductor light-emitting device and its manufacture
JPH11214751A (en) Manufacture of semiconductor light-emitting device
JP2000022209A (en) Semiconductor light emitting device
JPH11163408A (en) Light-emitting diode array

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees