JPH1175368A - Multioutput switching regulator - Google Patents

Multioutput switching regulator

Info

Publication number
JPH1175368A
JPH1175368A JP9247900A JP24790097A JPH1175368A JP H1175368 A JPH1175368 A JP H1175368A JP 9247900 A JP9247900 A JP 9247900A JP 24790097 A JP24790097 A JP 24790097A JP H1175368 A JPH1175368 A JP H1175368A
Authority
JP
Japan
Prior art keywords
output
terminal
switch element
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9247900A
Other languages
Japanese (ja)
Inventor
Kiyoshi Sekiguchi
潔 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9247900A priority Critical patent/JPH1175368A/en
Publication of JPH1175368A publication Critical patent/JPH1175368A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent an office automation apparatus connected to an output terminal from malfunctioning at a low cost and easily, by making constitution so as to supply, from a second switching element, a divided voltage obtained by dividing the terminal voltage of a first or second output terminal. SOLUTION: A voltage-dividing means for the terminal voltage of an output terminal V1 is composed of a resistor R2 and a Zehner diode ZD1, and the divided voltage is connected to the emitter of a transistor Q4 as an input. If the transistor Q4 is turned off here, the terminal voltage of the output terminal V1 lowers, a transistor Q3 turns off, and a switching element Q2 does not turn on. Consequently, it becomes possible to prevent the output switching element Q2 from malfunctioning, and it becomes possible to prevent an abnormal voltage from inputting to an office automation apparatus, etc., connected to the output terminal V1. Accordingly, it becomes possible to prevent the office automation apparatus, etc., from malfunctioning, and to obtain a high-reliability high-safety multioutput switching regulator.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多出力スイッチングレ
ギュレータの出力スイッチに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output switch of a multiple output switching regulator.

【0002】[0002]

【従来の技術】近年、OA機器等の多様化、多機能化な
どからスイッチングレギュレータとしては多出力化の方
向に進展してきており、各機能への独立供給電源とし
て、省電力化として、保護機能等のため、各出力のON
/OFF制御機能は必要条件になってきている。従来、
OA機器等における電源として用いられる多出力スイッ
チングレギュレータは、例えば図3に示すように構成さ
れている。
2. Description of the Related Art In recent years, OA equipment has been diversified and multi-functional, and the like, and the switching regulator has been developing in the direction of multi-output. ON of each output for etc.
The / OFF control function is becoming a necessary condition. Conventionally,
A multi-output switching regulator used as a power supply in OA equipment or the like is configured, for example, as shown in FIG.

【0003】すなわち、直流入力1をFET等のスイッ
チング素子Q1により断続してトランスT1の1次巻線
に供給し、トランスT1により所定電圧に変換する。そ
して、トランスT1の2次巻線より出力された複数の交
流出力を整流ダイオードD1及び平滑用コンデンサC
1、整流用ダイオードD2及び平滑用コンデンサC2、
整流用ダイオードD3及び平滑用コンデンサC3により
直流に変換し、出力端子V1、V2、V3に所要直流電
流出力を得る構成になっている。
That is, a DC input 1 is intermittently supplied to a primary winding of a transformer T1 by a switching element Q1 such as an FET, and is converted into a predetermined voltage by the transformer T1. Then, the plurality of AC outputs output from the secondary winding of the transformer T1 are converted into a rectifier diode D1 and a smoothing capacitor C.
1, rectifier diode D2 and smoothing capacitor C2,
The DC voltage is converted by the rectifying diode D3 and the smoothing capacitor C3, and a required DC current output is obtained at the output terminals V1, V2, V3.

【0004】ダイオードD2とコンデンサC2で構成さ
れた整流平滑回路と出力端子V2の間にはFET等の出
力スイッチ素子Q2が設けられている。出力スイッチ素
子Q2のゲートはゲート抵抗R1を介して出力端子V1
に接続され、出力スイッチ素子Q2をONさせるための
ゲートドライブ電流の供給を行っている。更に、出力ス
イッチ素子Q2のゲートには、出力スイッチ素子Q2の
ON/OFFをコントロールするためトランジスタQ3
のコレクタが接続され、エミッタはGND端子へ接続さ
れている。更に、トランジスタQ3のベースはトランジ
スタQ4のコレクタに接続され、トランジスタQ4のエ
ミッタは出力端子V3に接続されている。トランジスタ
Q4のベースは出力スイッチON/OFF信号入力端子
3に接続されている。
An output switch element Q2 such as an FET is provided between the output terminal V2 and a rectifying / smoothing circuit including a diode D2 and a capacitor C2. The gate of the output switch element Q2 is connected to an output terminal V1 via a gate resistor R1.
And supplies a gate drive current for turning on the output switch element Q2. Further, a transistor Q3 for controlling ON / OFF of the output switch element Q2 is connected to the gate of the output switch element Q2.
And the emitter is connected to the GND terminal. Further, the base of the transistor Q3 is connected to the collector of the transistor Q4, and the emitter of the transistor Q4 is connected to the output terminal V3. The base of the transistor Q4 is connected to the output switch ON / OFF signal input terminal 3.

【0005】例えば、出力スイッチON/OFF信号R
AM端子3へのON信号(Highレベル)は5
[V]、OFF信号(Lowレベル)は0[V]であ
る。出力スイッチON/OFF信号入力端子3にON信
号が入力されると、トランジスタQ4がOFFする。す
ると、トランジスタQ3がOFF、出力スイッチ素子Q
2にゲートドライブ電流が供給され、出力スイッチ素子
Q2がONする。
For example, an output switch ON / OFF signal R
The ON signal (High level) to the AM terminal 3 is 5
[V], OFF signal (Low level) is 0 [V]. When an ON signal is input to the output switch ON / OFF signal input terminal 3, the transistor Q4 is turned off. Then, the transistor Q3 is turned off, and the output switch element Q
2, a gate drive current is supplied, and the output switch element Q2 is turned on.

【0006】上述とは逆に出力スイッチON/OFF信
号入力端子3にOFF信号が入力されると、トランジス
タQ4がON、トランジスタQ3がON、出力スイッチ
素子Q2のゲート電荷を引き抜くことによりゲートにド
ライブ電流を供給できなくなるため、出力スイッチ素子
Q2がOFFすることとなり、出力端子V2の出力がO
FFとなる。前述した構成の多出力スイッチングレギュ
レータにおいては、出力端子V2の前段に、出力をON
/OFFするための出力スイッチ素子Q2を設けている
が、この出力スイッチは実使用上極めて有益である。
Conversely, when an OFF signal is input to the output switch ON / OFF signal input terminal 3, the transistor Q4 is turned on, the transistor Q3 is turned on, and the gate charge of the output switch element Q2 is pulled out to drive the gate. Since the current cannot be supplied, the output switching element Q2 is turned off, and the output of the output terminal V2 becomes O
It becomes FF. In the multi-output switching regulator having the above-described configuration, the output is turned on before the output terminal V2.
Although an output switch element Q2 for turning on / off is provided, this output switch is extremely useful in practical use.

【0007】すなわち、この出力スイッチは出力端子に
接続されるOA機器等がコントロールする場合が多く、
出力端子に接続されるOA機器等が待機状態(スタンバ
イ)等の場合において、負荷電流を必要としていない出
力をOFFすることで各機能への独立供給電源、省電力
化、保護機能等が可能となる。しかしながら、前記構成
の多出力スイッチングレギュレータでは、以下に記載す
る問題がある。
That is, the output switch is often controlled by an OA device or the like connected to the output terminal.
When an OA device connected to the output terminal is in a standby state, the output that does not require a load current is turned off, thereby enabling independent supply power to each function, power saving, a protection function, and the like. Become. However, the multi-output switching regulator having the above configuration has the following problems.

【0008】[0008]

【発明が解決しようとする課題】すなわち、前記構成の
多出力スイッチングレギュレータでは、実使用上極めて
有益な出力スイッチを出力端子の前段に設けたが、この
出力スイッチは主に出力端子に接続されるOA機器等が
コントロールする場合が多い。
That is, in the multi-output switching regulator having the above-described configuration, an output switch which is extremely useful in practical use is provided at a stage preceding the output terminal, but this output switch is mainly connected to the output terminal. It is often controlled by OA equipment or the like.

【0009】例えば、出力端子に接続されたOA機器等
が待機状態(スタンバイ)等の場合においては、通常出
力端子V3にのみ負荷を必要とし、出力端子V1、V2
は無負荷に近い状態である。更に、各機能への独立供給
電源、省電力化、保護機能等のために、出力スイッチO
N/OFF信号入力端子3にOFF信号が入力されてい
ると、出力スイッチ素子Q2がOFFすることから、出
力端子V2への出力はOFFとなる。
For example, when the OA equipment or the like connected to the output terminal is in a standby state or the like, a load is required only for the normal output terminal V3, and the output terminals V1 and V2 are required.
Is a state near no load. Further, an output switch O is provided for independent power supply to each function, power saving, protection function, and the like.
When an OFF signal is input to the N / OFF signal input terminal 3, the output to the output terminal V2 is turned off because the output switching element Q2 is turned off.

【0010】このとき、1次側からの電力供給、つま
り、コンセントが抜ける等の理由で直流入力1が断たれ
た場合、2次側への電力供給がなくなり、また、出力端
子V3には負荷が接続されていることから、平滑用コン
デンサC3に貯えられていた電荷もすぐに抜けてしま
い、出力端子V3からの電力供給がなくなり、負荷とし
て接続されているOA機器等は機能を停止してしまう。
[0010] At this time, if the DC input 1 is cut off due to the supply of electric power from the primary side, that is, the outlet is disconnected, the supply of electric power to the secondary side is stopped, and the load is applied to the output terminal V3. Is connected, the electric charge stored in the smoothing capacitor C3 is also immediately discharged, the power supply from the output terminal V3 is stopped, and the OA device or the like connected as a load stops functioning. I will.

【0011】しかし、出力端子V1は無負荷に近い状態
になっていることから、平滑用コンデンサC1によって
貯えられた電荷が抜けるのに時間がかかってしまう。当
然、平滑用コンデンサC2にも電荷が貯えられていて、
出力スイッチ素子Q2がOFFとなっているため、その
電荷が抜ける経路がないことから、出力スイッチ素子Q
2のドレイン端子側(入力側)には、所定の電圧が発生
している。
However, since the output terminal V1 is in a state close to no load, it takes time for the electric charge stored by the smoothing capacitor C1 to escape. Naturally, the charge is also stored in the smoothing capacitor C2,
Since the output switch element Q2 is OFF, there is no path through which the electric charge escapes.
A predetermined voltage is generated on the drain terminal side (input side) of No. 2.

【0012】このような状態が発生した場合において
は、出力端子V3の電圧が瞬時にして下がってしまい、
トランジスタQ4がOFFしてしまう。すると、トラン
ジスタQ3がOFF、出力スイッチ素子Q2がON、す
なわち出力端子V2に出力電圧が出力されるという状態
となってしまう。
When such a state occurs, the voltage of the output terminal V3 drops instantaneously,
The transistor Q4 turns off. Then, the transistor Q3 is turned off and the output switching element Q2 is turned on, that is, an output voltage is output to the output terminal V2.

【0013】したがって、出力スイッチON/OFF信
号入力端子3にはOFF信号が入力されているにも関わ
らず、出力スイッチ素子Q2に誤動作が発生し、出力端
子V2には出力電圧が出力されてしまい、多出力スイッ
チングレギュレータの出力端子に接続されているOA機
器等にとって異常な電圧が入力されることとなり、OA
機器等が故障に至る危険性がある。
Therefore, although the OFF signal is input to the output switch ON / OFF signal input terminal 3, the output switch element Q2 malfunctions and the output voltage is output to the output terminal V2. An abnormal voltage is input to the OA equipment connected to the output terminal of the multi-output switching regulator.
There is a danger that the equipment will break down.

【0014】本発明は、従来の技術の有するこのような
問題点に留意してなされたものであり、その目的とする
ところは、出力端子に接続されたOA機器等の故障を簡
易且つ低コストで回避することができる多出力スイッチ
ングレギュレータを提供することにある。
The present invention has been made in consideration of such problems of the prior art, and an object of the present invention is to simplify and reduce the cost of OA equipment connected to an output terminal. It is another object of the present invention to provide a multi-output switching regulator which can be avoided by the above.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、直流入力をスイッチング手段によって断
続してトランスにより所定電圧に変換し、前記トランス
からの複数の交流出力を複数の整流平滑回路により整流
平滑して少なくとも2つの出力端子に出力する多出力ス
イッチングレギュレータにおいて、前記整流平滑回路と
前記第2の出力端子との間に設けられ、抵抗を介して第
1の出力端子に接続されたON/OFFコントロール入
力端子を有する出力スイッチ素子と、前記出力スイッチ
素子のON/OFFを制御するように前記出力スイッチ
素子の前記ON/OFFコントロール端子に接続され、
ON/OFFコントロール入力端子を有する第1スイッ
チ素子と、前記第1スイッチ素子のON/OFFを制御
するように前記第1スイッチ素子の前記ON/OFFコ
ントロール入力端子に接続され、ON/OFFコントロ
ール入力端子を有する第2スイッチ素子と、前記第2ス
イッチ素子、前記第1スイッチ素子を介して前記出力ス
イッチ素子のON/OFFを制御するように前記第2ス
イッチ素子の前記ON/OFFコントロール入力端子に
接続された出力スイッチON/OFF信号入力端子と、
前記第1または第2の出力端子の端子電圧を分圧する分
圧手段と、を有し、前記第2スイッチ素子は前記分圧手
段の分圧電圧が供給されるように構成されていることを
特徴とする多出力スイッチングレギュレータを採用する
ものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a method of intermittently converting a DC input to a predetermined voltage by a transformer by switching the DC input, and converting a plurality of AC outputs from the transformer to a plurality of rectifiers. In a multi-output switching regulator that performs rectification and smoothing by a smoothing circuit and outputs to at least two output terminals, the switching regulator is provided between the rectification and smoothing circuit and the second output terminal, and is connected to a first output terminal via a resistor. An output switch element having an ON / OFF control input terminal, and an ON / OFF control terminal of the output switch element for controlling ON / OFF of the output switch element;
A first switch element having an ON / OFF control input terminal; and an ON / OFF control input connected to the ON / OFF control input terminal of the first switch element so as to control ON / OFF of the first switch element. A second switch element having a terminal; and an ON / OFF control input terminal of the second switch element to control ON / OFF of the output switch element via the second switch element and the first switch element. A connected output switch ON / OFF signal input terminal;
Voltage dividing means for dividing the terminal voltage of the first or second output terminal, wherein the second switch element is configured to be supplied with the divided voltage of the voltage dividing means. It employs a characteristic multi-output switching regulator.

【0016】なお、前記出力スイッチ素子はFETであ
り、そのON/OFFコントロール入力端子はゲートで
あり、第1スイッチ素子は第1トランジスタであり、そ
のON/OFFコントロール入力端子はベースであり、
第1トランジスタのコレクタが出力スイッチ素子のゲー
トに接続されており、第2スイッチ素子は第2トランジ
スタであり、そのON/OFFコントロール入力端子は
ベースであり、第2トランジスタのコレクタが第1トラ
ンジスタのベースに接続されており、前記分圧手段の分
圧電圧が第2トランジスタのエミッタに接続されている
ことが好ましい。
The output switch element is an FET, its ON / OFF control input terminal is a gate, the first switch element is a first transistor, its ON / OFF control input terminal is a base,
The collector of the first transistor is connected to the gate of the output switch element, the second switch element is the second transistor, its ON / OFF control input terminal is the base, and the collector of the second transistor is the first transistor. Preferably, it is connected to a base, and a divided voltage of the voltage dividing means is connected to an emitter of the second transistor.

【0017】また、前記分圧手段は、出力スイッチ素子
の入力側の電圧を分圧し、また、前記分圧手段は、抵抗
とツェナーダイオードで構成するか、または抵抗2個で
構成することが好ましい。
Further, it is preferable that the voltage dividing means divides the voltage on the input side of the output switch element, and the voltage dividing means is constituted by a resistor and a Zener diode, or is constituted by two resistors. .

【0018】[0018]

【作用】前述した構成の多出力スイッチングレギュレー
タにおいては、出力端子に接続されたOA機器等が待機
状態(スタンバイ)等の場合において次のような作用が
ある。すなわち、外部信号入力端子である出力スイッチ
ON/OFF信号入力端子に出力スイッチ素子OFFの
信号が入力されている場合において、コンセントを抜か
れる等の直流入力を断たれた場合において、常に負荷を
必要としている出力端子でなく、無負荷に近い出力端子
から出力スイッチ回路の基準電圧を取ることで、出力ス
イッチ素子の誤動作をなくしているため、出力端子に接
続されたOA機器等にとって異常な電圧が入力されなく
なることから、OA機器等の故障を回避することができ
る。
The multi-output switching regulator having the above-described configuration has the following operation when the OA device or the like connected to the output terminal is in a standby state or the like. That is, when the signal of the output switch element OFF is input to the output switch ON / OFF signal input terminal which is an external signal input terminal, a load is always required when the DC input is cut off such as disconnection of an outlet. By taking the reference voltage of the output switch circuit from the output terminal close to no load instead of the output terminal that is assumed to be erroneous, the malfunction of the output switch element is eliminated, so that an abnormal voltage for the OA equipment etc. connected to the output terminal Since no input is made, a failure of the OA equipment or the like can be avoided.

【0019】[0019]

【実施例】以下に、本発明の実施例を図面を参照して説
明する。 (実施例1)図1は、本発明の実施例1の多出力スイッ
チングレギュレータの回路図である。なお、図1におい
て、図3で用いた符号と同一の符号は同一もしくは相当
する素子を示すものである。図1において、従来と異な
る点は、出力端子V1の端子電圧を分圧する手段を、抵
抗R2とツェナーダイオードZD1で構成し、該分圧電
圧を入力としてトランジスタQ4のエミッタに接続して
いる点である。
Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. 1 is a circuit diagram of a multi-output switching regulator according to Embodiment 1 of the present invention. In FIG. 1, the same reference numerals as those used in FIG. 3 indicate the same or corresponding elements. In FIG. 1, the difference from the prior art is that the means for dividing the terminal voltage of the output terminal V1 is constituted by a resistor R2 and a Zener diode ZD1, and the divided voltage is input to the emitter of the transistor Q4. is there.

【0020】例えば、出力端子に接続されたOA機器等
が待機状態(スタンバイ)等の場合において、出力スイ
ッチON/OFF信号入力端子3に出力OFFの信号が
入力されているとする。このとき、コンセントが抜かれ
る等の直流入力を断たれた状態となったとすると、1次
側からの電力供給はなくなる。出力端子V3は常に負荷
を必要としているため瞬時に電圧が低下してしまう。し
かしながら、出力端子V1は無負荷に近い状態であるた
め平滑用コンデンサC1の電荷が抜けるのに時間を必要
とし、また同様に、出力端子V2の出力は、出力スイッ
チ素子Q2がOFFであることから、出力端子V2に電
力供給をしていないため平滑用コンデンサC2の電荷が
抜けるのに時間が必要である。
For example, it is assumed that an output OFF signal is input to the output switch ON / OFF signal input terminal 3 when the OA equipment connected to the output terminal is in a standby state (standby) or the like. At this time, if the DC input is cut off, such as when the outlet is disconnected, the power supply from the primary side stops. Since the output terminal V3 always requires a load, the voltage instantaneously drops. However, since the output terminal V1 is in a nearly no-load state, it takes time for the charge of the smoothing capacitor C1 to escape. Similarly, the output of the output terminal V2 is output from the output switch element Q2 which is OFF. Since power is not supplied to the output terminal V2, it takes time for the charge of the smoothing capacitor C2 to escape.

【0021】また、出力スイッチ素子Q2をOFF状態
を維持するためには、トランジスタQ3がON、且つ、
トランジスタQ4がONである必要がある。このとき、
分圧手段である抵抗R2とツェナーダイオードZD1は
出力端子V1の端子電圧を分圧しているため、トランジ
スタQ4がOFFするときには、出力端子V1の端子電
圧が低下している。すると、トランジスタQ4がOF
F、トランジスタQ3がOFFとなり、出力スイッチ素
子Q2がONしようとするが、出力端子V1の端子電圧
がすでに低下してしまっていることから、出力スイッチ
素子Q2のゲートにドライブ電流を供給することができ
ないため、出力スイッチ素子Q2がONすることはな
い。
In order to maintain the output switch element Q2 in the OFF state, the transistor Q3 is turned on and
The transistor Q4 needs to be ON. At this time,
Since the resistor R2 and the Zener diode ZD1, which are voltage dividing means, divide the terminal voltage of the output terminal V1, when the transistor Q4 turns off, the terminal voltage of the output terminal V1 decreases. Then, the transistor Q4 is turned off.
F, the transistor Q3 is turned off and the output switching element Q2 is about to be turned on. However, since the terminal voltage of the output terminal V1 has already been reduced, it is possible to supply a drive current to the gate of the output switching element Q2. Therefore, the output switch element Q2 does not turn on.

【0022】したがって、図1のような回路構成とする
ことで、出力スイッチ素子Q2の誤動作を防止でき、出
力端子に接続されたOA機器等にとって異常な電圧が入
力されることがなくなることから、OA機器等の故障を
回避することができ、信頼性、安全性の高い多出力スイ
ッチングレギュレータを提供することができる。
Therefore, by employing the circuit configuration shown in FIG. 1, malfunction of the output switch element Q2 can be prevented, and an abnormal voltage is not input to the OA equipment connected to the output terminal. A failure of OA equipment or the like can be avoided, and a highly reliable and safe multi-output switching regulator can be provided.

【0023】(実施例2)図2は本発明の実施例2の多
出力スイッチングレギュレータの回路図である。なお、
図2において、図1で用いた符号と同一の符号は同一も
しくは相当する素子を示すものである。図2において、
前記と異なる点は、出力スイッチ素子Q2のドレイン側
の端子電圧を分圧する手段を、抵抗R2、R3で構成
し、該分圧を入力としてトランジスタQ4のエミッタに
接続している点である。
(Embodiment 2) FIG. 2 is a circuit diagram of a multi-output switching regulator according to Embodiment 2 of the present invention. In addition,
2, the same reference numerals as those used in FIG. 1 indicate the same or corresponding elements. In FIG.
The difference from the above is that the means for dividing the terminal voltage on the drain side of the output switch element Q2 is constituted by resistors R2 and R3, and the divided voltage is input to the emitter of the transistor Q4.

【0024】そして、実施例1と同様に、出力端子に接
続されたOA機器等が待機状態(スタンバイ)等の場合
において、出力スイッチON/OFF信号入力端子3に
出力OFFの信号が入力されるているすると、分圧手段
である抵抗R2と抵抗R3は手段スイッチ素子Q2のド
レイン側の端子電圧を分圧しているため、トランジスタ
Q4がOFFするときには、出力スイッチQ2のドレイ
ン側の端子電圧が低下している。すると、トランジスタ
Q4がOFF、トランジスタQ3がOFFとなり、出力
スイッチ素子Q2がONしようとする。
As in the first embodiment, when the OA device connected to the output terminal is in a standby state (standby) or the like, an output OFF signal is input to the output switch ON / OFF signal input terminal 3. Since the resistors R2 and R3, which are voltage dividing means, divide the terminal voltage on the drain side of the means switching element Q2, when the transistor Q4 turns off, the terminal voltage on the drain side of the output switch Q2 decreases. doing. Then, the transistor Q4 turns off, the transistor Q3 turns off, and the output switch element Q2 tries to turn on.

【0025】しかし、出力スイッチ素子Q2のドレイン
側の端子電圧の低下するまでの時間と出力端子V1の低
下するまでの時間を比較した場合、平滑用コンデンサC
1あるいはC2に貯えられた電荷が抜ける経路があるか
どうかで決定されるが、負荷に直接接続されている出力
端子V1の端子電圧と出力スイッチ素子Q2によって負
荷との接続を切断されている出力スイッチ素子Q2の端
子電圧では、出力端子V1の端子電圧の方が出力電圧の
低下するまでの時間が短い場合が多い。
However, when the time until the terminal voltage on the drain side of the output switching element Q2 decreases and the time until the output terminal V1 decreases are compared, the smoothing capacitor C
1 or C2, which is determined by whether there is a path through which the charge stored in the output terminal V1 is directly connected to the load and the output voltage of the output terminal disconnected from the load by the output switching element Q2. Of the terminal voltages of the switching element Q2, the terminal voltage of the output terminal V1 is often shorter in time until the output voltage decreases.

【0026】このとき、トランジスタQ4がOFF、ト
ランジスタQ3がOFFとなり、出力スイッチ素子Q2
がONしようとしても、出力端子V1の端子電圧は低下
しているため、出力スイッチ素子Q2のゲートにドライ
ブ電流を供給できないため、出力スイッチ素子Q2がO
Nすることはない。
At this time, the transistor Q4 is turned off, the transistor Q3 is turned off, and the output switch element Q2
Is turned on, the terminal voltage of the output terminal V1 is low, so that the drive current cannot be supplied to the gate of the output switch element Q2.
There is no N.

【0027】また、たとえ出力スイッチ素子Q2がON
したとしても、出力スイッチ素子Q2のドレイン側の端
子電圧はすでに低下しているため、出力端子V2に電圧
が出力されることはない。したがって、出力スイッチ素
子Q2の誤動作を防止でき、出力端子に接続されたOA
機器等にとって異常な電圧が入力されることがなくなる
ことから、OA機器等の故障を回避することができ、信
頼性、安全性の高い多出力スイッチングレギュレータを
提供することができる。
Further, even if the output switching element Q2 is ON
Even if this is done, no voltage is output to the output terminal V2 because the terminal voltage on the drain side of the output switching element Q2 has already dropped. Therefore, malfunction of output switch element Q2 can be prevented, and OA connected to the output terminal can be prevented.
Since an abnormal voltage is not input to the device or the like, a failure of the OA device or the like can be avoided, and a highly reliable and safe multi-output switching regulator can be provided.

【0028】更に、実施例1と比較しても、ツェナーダ
イオードを抵抗に置き換えていることから、低コスト化
を計る上で更に効果的である。なお、実施例2で述べた
多出力スイッチングレギュレータに実施例1を当てはめ
ても同様の効果が得られることは明らかであり、前記実
施例に限定されるものではなく、本発明の要旨を逸脱し
ない範囲で変更することができるのは明らかである。
Further, even in comparison with the first embodiment, since the Zener diode is replaced with a resistor, it is more effective in reducing the cost. It is clear that the same effect can be obtained even when the first embodiment is applied to the multi-output switching regulator described in the second embodiment, and the present invention is not limited to the above-described embodiment and does not depart from the gist of the present invention. Obviously, the range can be changed.

【0029】[0029]

【発明の効果】本発明は、以上説明したように構成され
ているため、次に記載する効果がある。出力スイッチ素
子Q2の誤動作を防止でき、出力端子に接続されたOA
機器等にとって異常な電圧が入力されることなくなるこ
とから、OA機器等の故障を回避することができ、信頼
性、安全性の高い多出力スイッチングレギュレータを提
供することができる。
Since the present invention is configured as described above, it has the following effects. The malfunction of the output switch element Q2 can be prevented, and the OA connected to the output terminal can be prevented.
Since an abnormal voltage is not input to the device or the like, a failure of the OA device or the like can be avoided, and a highly reliable and safe multi-output switching regulator can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の実施例1の多出力スイッチン
グレギュレータの回路図である。
FIG. 1 is a circuit diagram of a multi-output switching regulator according to a first embodiment of the present invention.

【図2】図2は、本発明の実施例1の多出力スイッチン
グレギュレータの回路図である。
FIG. 2 is a circuit diagram of a multi-output switching regulator according to Embodiment 1 of the present invention.

【図3】図3は、従来例の多出力スイッチングレギュレ
ータの回路図である。
FIG. 3 is a circuit diagram of a conventional multi-output switching regulator.

【符号の説明】[Explanation of symbols]

1 直流入力 2 コントローラ 3 出力スイッチON/OFF信号
入力端子 Q1 スイッチング素子 Q2 出力スイッチ素子 Q3、Q4 トランジスタ T1 トランス D1、D2、D3 整流用ダイオード C1、C2、C3 平滑用ダイオード R1 ゲートドライブ抵抗 R2、R3、ZD1 分圧手段 V1、V2、V3 出力端子 GND グランド端子
Reference Signs List 1 DC input 2 Controller 3 Output switch ON / OFF signal input terminal Q1 Switching element Q2 Output switching element Q3, Q4 Transistor T1 Transformer D1, D2, D3 Rectifying diode C1, C2, C3 Smoothing diode R1 Gate drive resistor R2, R3 , ZD1 Voltage dividing means V1, V2, V3 Output terminal GND Ground terminal

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 直流入力をスイッチング手段によって断
続してトランスにより所定電圧に変換し、前記トランス
からの複数の交流出力を複数の整流平滑回路により整流
平滑して少なくとも2つの出力端子に出力する多出力ス
イッチングレギュレータにおいて、 前記整流平滑回路と前記第2の出力端子との間に設けら
れ、抵抗を介して第1の出力端子に接続されたON/O
FFコントロール入力端子を有する出力スイッチ素子
と、 前記出力スイッチ素子のON/OFFを制御するように
前記出力スイッチ素子の前記ON/OFFコントロール
端子に接続され、ON/OFFコントロール入力端子を
有する第1スイッチ素子と、 前記第1スイッチ素子のON/OFFを制御するように
前記第1スイッチ素子の前記ON/OFFコントロール
入力端子に接続され、ON/OFFコントロール入力端
子を有する第2スイッチ素子と、 前記第2スイッチ素子、前記第1スイッチ素子を介して
前記出力スイッチ素子のON/OFFを制御するように
前記第2スイッチ素子の前記ON/OFFコントロール
入力端子に接続された出力スイッチON/OFF信号入
力端子と、 前記第1または第2の出力端子の端子電圧を分圧する分
圧手段と、を有し、 前記第2スイッチ素子は前記分圧手段の分圧電圧が供給
されるように構成されていることを特徴とする多出力ス
イッチングレギュレータ。
1. A multi-input circuit comprising: a DC input and an output which are intermittently converted by a switching means and converted into a predetermined voltage by a transformer; In the output switching regulator, an ON / O provided between the rectifying and smoothing circuit and the second output terminal and connected to the first output terminal via a resistor.
An output switch element having an FF control input terminal; and a first switch connected to the ON / OFF control terminal of the output switch element so as to control ON / OFF of the output switch element, and having an ON / OFF control input terminal. An element, a second switch element having an ON / OFF control input terminal connected to the ON / OFF control input terminal of the first switch element so as to control ON / OFF of the first switch element; An output switch ON / OFF signal input terminal connected to the ON / OFF control input terminal of the second switch element so as to control ON / OFF of the output switch element via the two switch element and the first switch element And dividing the terminal voltage of the first or second output terminal. A voltage dividing means, wherein the second switch element is configured to be supplied with a divided voltage of the voltage dividing means.
【請求項2】 請求項1記載の多出力スイッチングレギ
ューレータにおいて、前記出力スイッチ素子はFETで
あり、そのON/OFFコントロール入力端子はゲート
であり、第1スイッチ素子は第1トランジスタであり、
そのON/OFFコントロール入力端子はベースであ
り、第1トランジスタのコレクタが出力スイッチ素子の
ゲートに接続されており、第2スイッチ素子は第2トラ
ンジスタであり、そのON/OFFコントロール入力端
子はベースであり、第2トランジスタのコレクタが第1
トランジスタのベースに接続されており、前記分圧手段
の分圧電圧が第2トランジスタのエミッタに接続されて
いることを特徴とする多出力スイッチングレギュレー
タ。
2. The multi-output switching regulator according to claim 1, wherein the output switching element is an FET, an ON / OFF control input terminal is a gate, a first switching element is a first transistor,
The ON / OFF control input terminal is a base, the collector of the first transistor is connected to the gate of the output switch element, the second switch element is the second transistor, and the ON / OFF control input terminal is the base. And the collector of the second transistor is the first
A multi-output switching regulator connected to a base of a transistor, wherein a divided voltage of the voltage dividing means is connected to an emitter of a second transistor.
【請求項3】 請求項1または2記載の多出力スイッチ
ングレギュレータにおいて、 前記分圧手段は、前記出
力スイッチ素子の入力側の電圧を分圧していること、を
特徴とする多出力スイッチングレギュレータ。
3. The multi-output switching regulator according to claim 1, wherein the voltage dividing means divides a voltage on an input side of the output switching element.
【請求項4】 請求項1乃至請求項3のいずれか1つに
記載の多出力スイッチングレギュレータにおいて、前記
分圧手段は、抵抗とツェナーダイオードで構成している
ことを特徴とするスイッチングレギュレータ。
4. The switching regulator according to claim 1, wherein said voltage dividing means comprises a resistor and a Zener diode.
【請求項5】 請求項1乃至請求項3のいずれか1つに
記載の多出力スイッチングレギュレータにおいて、前記
分圧手段は、抵抗2個で構成していることを特徴とする
多出力スイッチングレギュレータ。
5. The multi-output switching regulator according to claim 1, wherein said voltage dividing means comprises two resistors.
JP9247900A 1997-08-28 1997-08-28 Multioutput switching regulator Pending JPH1175368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9247900A JPH1175368A (en) 1997-08-28 1997-08-28 Multioutput switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9247900A JPH1175368A (en) 1997-08-28 1997-08-28 Multioutput switching regulator

Publications (1)

Publication Number Publication Date
JPH1175368A true JPH1175368A (en) 1999-03-16

Family

ID=17170242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9247900A Pending JPH1175368A (en) 1997-08-28 1997-08-28 Multioutput switching regulator

Country Status (1)

Country Link
JP (1) JPH1175368A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261990B1 (en) 2011-08-23 2013-05-08 주식회사 유라코퍼레이션 Dual voltage power division apparatus
KR101299247B1 (en) * 2008-08-11 2013-08-22 삼성테크윈 주식회사 Circuit for providing gate drive supply voltage to inverter and DC_link voltage sensing circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299247B1 (en) * 2008-08-11 2013-08-22 삼성테크윈 주식회사 Circuit for providing gate drive supply voltage to inverter and DC_link voltage sensing circuit
KR101261990B1 (en) 2011-08-23 2013-05-08 주식회사 유라코퍼레이션 Dual voltage power division apparatus

Similar Documents

Publication Publication Date Title
US5459652A (en) Boot strap circuit for power up control of power supplies
US6807075B2 (en) Start-up circuit for switched mode power supply
KR100296635B1 (en) Smps having low voltage protection circuit
US5917714A (en) Switching power supply with input voltage reduction detection
EP2164160B1 (en) Voltage reduction detection circuit and switching power supply system
US6369552B2 (en) Regulated auxiliary power supply
US4626766A (en) Circuit arrangement for feeding electrical users
WO1998049766A1 (en) Switched-mode power supply having an improved start-up circuit
JPH1175368A (en) Multioutput switching regulator
JP2002095246A (en) Power supply
KR100340780B1 (en) Feedback Loss Prevention Device of Power Supply
JP4030349B2 (en) Power circuit
JPH04372525A (en) Switching power supply
KR100513416B1 (en) Switching mode power supply with improved start-up circuit
JPH10304662A (en) Switching power supply equipment
JP2550199B2 (en) Power supply system for information processing equipment
KR100296577B1 (en) Stabilizing circuit for output voltage of power supply
JPH0595672A (en) Starting circuit for multiple output power supply
KR19980042929U (en) Switching Mode Power Supply Protection Circuit
KR19980043816U (en) Uninterruptible power supply
KR20000035146A (en) Protection circuit for a switched-mode power supply
KR20000028443A (en) Circuit for protecting low voltage in power supplier of monitor
KR20000015607A (en) Over power protection circuit of a monitor
KR890006335Y1 (en) Stand-by acting circuit by horizontal osillation broken
JP2000354368A (en) Switching power unit