JPH0595672A - Starting circuit for multiple output power supply - Google Patents

Starting circuit for multiple output power supply

Info

Publication number
JPH0595672A
JPH0595672A JP3253742A JP25374291A JPH0595672A JP H0595672 A JPH0595672 A JP H0595672A JP 3253742 A JP3253742 A JP 3253742A JP 25374291 A JP25374291 A JP 25374291A JP H0595672 A JPH0595672 A JP H0595672A
Authority
JP
Japan
Prior art keywords
power supply
circuit
output
voltage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3253742A
Other languages
Japanese (ja)
Inventor
Tomoyoshi Kitamura
智善 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3253742A priority Critical patent/JPH0595672A/en
Publication of JPH0595672A publication Critical patent/JPH0595672A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0083Converters characterised by their input or output configuration
    • H02M1/009Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To make it possible to use a power supply having the optimum capacity by turning on each switch in a power supply circuit after detecting the rise of voltage at the secondary side of the power supply circuit. CONSTITUTION:A rush current flows to a power supply circuit 10 when turning on the power supply, and thus its output decreases. Output of the power supply circuit 10 gradually rises to the normal voltage after the flow of the rush current. When it rises to the normal voltage, a rise detection circuit 11 sends control signals to each switch SW10 of the power supply circuit, and these switches SW10 are turned on. As a result, a rapid rise of power supply becomes possible. By doing this, the equipment will not be stopped by the rush current, an excess increase in the capacity of power supply is not required, and the power supply having the optimum capacity can be utilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はDC/DCコンバータを
用いた多出力電源回路の多出力電源起動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-output power supply starting circuit for a multi-output power supply circuit using a DC / DC converter.

【0002】[0002]

【従来の技術】図4は従来回路の構成例を示す図であ
る。図において、SWは電源投入スイッチ(以下電源ス
イッチという)で、端子A,B間に直流電圧が印加され
る。Tは直流電圧が印加されるトランスで、2次巻線
は、ここでは3個設けられている。Qは電圧オンオフ用
(スイッチング用)のFETである。1は該FETQに
スイッチング信号を与える制御回路である。CTはトラ
ンスTの1次側に流れる電流を検出する電流トランス
で、その出力は制御回路1に入っている。制御回路1は
この電流トランスCT出力を設定値(閾値)と比較し、
設定値よりも大きくなった時に出力を絞り込むように動
作する。
2. Description of the Related Art FIG. 4 is a diagram showing a configuration example of a conventional circuit. In the figure, SW is a power-on switch (hereinafter referred to as a power switch), and a DC voltage is applied between terminals A and B. T is a transformer to which a DC voltage is applied, and three secondary windings are provided here. Q is an FET for voltage on / off (for switching). Reference numeral 1 is a control circuit for giving a switching signal to the FETQ. CT is a current transformer that detects the current flowing through the primary side of the transformer T, and its output is in the control circuit 1. The control circuit 1 compares this current transformer CT output with a set value (threshold value),
It operates so as to narrow down the output when it becomes larger than the set value.

【0003】2,3,4はトランスTの2次巻線側に設
けられた電源回路で、それぞれ整流用ダイオードD1,
D2,平滑用コイルL及び平滑用コンデンサCより構成
されている。5は電源回路3内に設けられた3端子レギ
ュレータで、該3端子レギュレータ5は直流出力を直列
制御方式で安定化するものである。
Reference numerals 2, 3 and 4 denote power supply circuits provided on the secondary winding side of the transformer T, which are rectifying diodes D1 and D1, respectively.
D2, a smoothing coil L, and a smoothing capacitor C. Reference numeral 5 is a three-terminal regulator provided in the power supply circuit 3, and the three-terminal regulator 5 stabilizes the DC output by a series control method.

【0004】6は各電源回路出力1〜出力3を受けて、
出力電圧を検出し、検出電圧に応じた制御信号を前記制
御回路1に与える検出回路である。このように構成され
た回路の動作を説明すれば、以下のとおりである。
6 receives the outputs 1 to 3 of the respective power supply circuits,
The detection circuit detects an output voltage and gives a control signal corresponding to the detected voltage to the control circuit 1. The operation of the circuit thus configured will be described below.

【0005】電源スイッチSWを投入すると、直流電圧
がFETQによりスイッチングされ、トランスTの2次
側には交流電圧が誘起される。各電源回路2〜4は、こ
の誘起された交流電圧を整流・平滑して所定の値の直流
電圧を出力する。このうち、電源回路3は3端子レギュ
レータ5により直流安定化電圧を出力する。
When the power switch SW is turned on, a DC voltage is switched by the FET Q, and an AC voltage is induced on the secondary side of the transformer T. Each of the power supply circuits 2 to 4 rectifies and smoothes the induced AC voltage and outputs a DC voltage having a predetermined value. Of these, the power supply circuit 3 outputs a stabilized DC voltage by the three-terminal regulator 5.

【0006】検出回路6は各出力1〜出力3の値を入力
して、例えばこれらの出力の加算値に関連した信号を制
御回路1にフィードバックする。制御回路1は、このフ
ィードバック信号に応じてFETQのディーティ比率を
変更し、各出力電圧が一定の値になるようにPWM制御
動作を行う。
The detection circuit 6 inputs the values of the outputs 1 to 3 and feeds back, for example, a signal related to the added value of these outputs to the control circuit 1. The control circuit 1 changes the duty ratio of the FETQ according to this feedback signal and performs PWM control operation so that each output voltage becomes a constant value.

【0007】[0007]

【発明が解決しようとする課題】2次側出力の少なくと
も1つにコンデンサインプット型(容量性)の負荷が接
続されていると、電源スイッチSWを投入した時、その
容量性負荷にはコンデンサを充電するために突入電流
(ラッシュカレント)が流れる。この負荷電流の増大に
伴い、トランス1次巻線にも定格オーバの電流が流れ
る。
When a capacitor input type (capacitive) load is connected to at least one of the secondary-side outputs, when the power switch SW is turned on, the capacitor is connected to the capacitive load. An inrush current flows to charge the battery. As the load current increases, a current exceeding the rating also flows in the transformer primary winding.

【0008】この過大電流は電流トランスCTにより検
出され、制御回路1に入る。制御回路1は、出力を絞り
込むようにFETQを制御する。その結果、トランス2
次側出力は低下する。検出回路6がこの出力電圧を検出
し、制御回路1に制御信号をフィードバックする。制御
回路1は、このフィードバック信号を受けると、回路に
異常が発生したものとして、出力を停止させる。
This excessive current is detected by the current transformer CT and enters the control circuit 1. The control circuit 1 controls the FETQ so as to narrow down the output. As a result, transformer 2
The secondary output drops. The detection circuit 6 detects this output voltage and feeds back the control signal to the control circuit 1. Upon receiving this feedback signal, the control circuit 1 determines that an abnormality has occurred in the circuit and stops the output.

【0009】このラッシュカレントは一時的なものであ
り、時間がたつとなくなる性質のものである。このよう
な電流のために電源回路の動作が停止してしまうのは不
都合である。そこで、以下のような方法が考えられる。 2次側出力容量を大きくする。 1次側の電流トランスCTの検出電流を大きくす
る。
This rush current is temporary and has the property of disappearing with time. It is inconvenient that the operation of the power supply circuit is stopped due to such a current. Therefore, the following method can be considered. Increase the secondary side output capacity. The detected current of the primary side current transformer CT is increased.

【0010】しかしながら、に示す方法は電源の容量
を大きくすることになることから、電源装置が大型化
し、コストがアップしてしまうという問題がある。ま
た、に示す方法は、容量の小さい電源が短絡しても電
流トランスCTが反応しないおそれがある。また、1次
側の電流で規制しているため、他の出力の過電流設定値
が大きくなってしまうという問題がある。
However, the method described in (1) increases the capacity of the power supply, so that there is a problem that the power supply device becomes large and the cost increases. Further, in the method shown in (3), the current transformer CT may not react even if a power source having a small capacity is short-circuited. Moreover, since the current is regulated by the primary side current, there is a problem that the overcurrent set values of other outputs become large.

【0011】本発明はこのような課題に鑑みてなされた
ものであって、ラッシュカレントにより装置が停止する
ことなく、しかも最適な容量の電源を提供することがで
きる多出力電源起動回路を提供することを目的としてい
る。
The present invention has been made in view of the above problems, and provides a multi-output power supply start-up circuit capable of providing a power supply having an optimum capacity without stopping the device due to a rush current. The purpose is to

【0012】[0012]

【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図4と同一のものは、同一の符号を付し
て示す。図に示すシステムは、トランスTの1次側をス
イッチング素子SW1でスイッチングし、トランスTの
2次側に設けられた複数の2次巻線に誘起する交流電圧
から電源回路10によりそれぞれ所定電圧の出力を得る
回路を構成している。
FIG. 1 is a block diagram showing the principle of the present invention. The same parts as those in FIG. 4 are designated by the same reference numerals. In the system shown in the figure, the primary side of the transformer T is switched by the switching element SW1, and from the AC voltage induced in a plurality of secondary windings provided on the secondary side of the transformer T, a predetermined voltage is generated by the power supply circuit 10. It constitutes a circuit that obtains the output.

【0013】1は前記スイッチング素子SW1をスイッ
チングする制御回路で、1次巻線に設けられた電流トラ
ンスCTにより検出した電流が過大になるとスイッチン
グ動作を停止するように構成されている。また、前記複
数の電源回路10の出力はスイッチSW10を介して負
荷に接続されるように構成されている。11は前記複数
の電源回路10の内の任意の1個に設けられた、2次側
の立ち上がりを検出して、2次側電圧が立ち上がったこ
とを検出した後に、前記電源回路10の各スイッチSW
10をオンにする制御信号を出力する立ち上がり検出回
路である。
Reference numeral 1 is a control circuit for switching the switching element SW1 and is configured to stop the switching operation when the current detected by the current transformer CT provided in the primary winding becomes excessive. Further, the outputs of the plurality of power supply circuits 10 are configured to be connected to the load via the switch SW10. Reference numeral 11 denotes each switch of the power supply circuit 10 after detecting the rising of the secondary side provided on any one of the plurality of power supply circuits 10 and detecting that the secondary side voltage has risen. SW
The rising detection circuit outputs a control signal for turning on 10.

【0014】図では、第n番目の電源回路10に立ち上
がり検出回路11を設けた場合を示しているが、この立
ち上がり検出回路11は、任意の電源回路10に設けて
よい。そして、この立ち上がり検出回路11が設けられ
る電源回路10は、スイッチSW10が不要である。
In the figure, the rising detection circuit 11 is provided in the nth power supply circuit 10, but the rising detection circuit 11 may be provided in any power supply circuit 10. The power supply circuit 10 provided with the rising detection circuit 11 does not need the switch SW10.

【0015】[0015]

【作用】電源スイッチSWが投入されると、立ち上がり
検出回路11が設けられている電源回路10のみが負荷
に電流を供給する。他の電源回路10はスイッチSW1
0がオフになり、負荷にはパワーを供給していない。当
該電源回路10は電源投入時に、ラッシュカレントが流
れるため、その出力は低くなる。1次側の電流検出トラ
ンスCTは、1個の電源回路10にラッシュカレントが
流れた程度では反応しないので、回路が停止することは
ない。
When the power switch SW is turned on, only the power circuit 10 provided with the rising detection circuit 11 supplies current to the load. The other power supply circuit 10 is a switch SW1.
0 is off and is not supplying power to the load. Since the rush current flows in the power supply circuit 10 when the power is turned on, its output becomes low. The current detection transformer CT on the primary side does not react when the rush current flows through one power supply circuit 10, so that the circuit does not stop.

【0016】当該電源回路10の出力はラッシュカレン
トが流れた後、徐々に正規電圧まで立ち上がる。そし
て、正規電圧に立ち上がった時点で立ち上がり検出回路
11は電源回路10の各スイッチSW10に制御信号を
送り、これらスイッチSW10をオンにする。この結
果、速やかな電源の立ち上げが可能になる。本発明によ
ればラッシュカレントにより装置が停止することなく、
しかも電源の容量を不必要に増やす必要もなく、最適な
容量の電源を用いることができる。
The output of the power supply circuit 10 gradually rises to the normal voltage after the rush current flows. Then, when the voltage rises to the normal voltage, the rise detection circuit 11 sends a control signal to each switch SW10 of the power supply circuit 10 to turn on these switches SW10. As a result, the power supply can be quickly started up. According to the present invention, the device does not stop due to the rush current,
Moreover, it is not necessary to unnecessarily increase the capacity of the power source, and the power source having the optimum capacity can be used.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図2は本発明の一実施例を示す構成ブロッ
ク図である。図1,図4と同一のものは、同一の符号を
付して示す。図では、2次側出力として3個の電源回路
10を設けた場合を示している。このうち、出力2側は
3端子レギュレータ5により直流出力を安定化してい
る。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 2 is a configuration block diagram showing an embodiment of the present invention. The same parts as those in FIGS. 1 and 4 are designated by the same reference numerals. The figure shows a case where three power supply circuits 10 are provided as secondary side outputs. Of these, DC output is stabilized on the output 2 side by a three-terminal regulator 5.

【0018】トランスT1次側において、Qはスイッチ
ング素子SW1としてのFETである。そのドレイン・
ソース間には、抵抗R11及びコンデンサC11よりな
るノイズ除去回路が接続されている。R13はFETQ
のゲート・ソース間に接続されたバイアス抵抗である。
抵抗R12及びコンデンサC12よりなるノイズ除去回
路は、電流トランスCTに接続されている。
On the primary side of the transformer T, Q is an FET as a switching element SW1. Its drain
A noise removal circuit including a resistor R11 and a capacitor C11 is connected between the sources. R13 is FETQ
Is a bias resistor connected between the gate and source of the.
The noise removing circuit including the resistor R12 and the capacitor C12 is connected to the current transformer CT.

【0019】トランスTの2次側において、Q1はスイ
ッチSW10としてのFETである。電源回路10の出
力間には、抵抗R6とフォトトランジスタQ11,Q1
2の直列回路が接続され、これらフォトトランジスタQ
11,Q12のエミッタは、前記FETQ1のゲートに
接続されている。該フォトトランジスタQ11,Q12
のエミッタには、抵抗R5とツェナーダイオードD13
の並列回路が接続されている。このツェナーダイオード
D13はFETQ1のドレイン・ソース間電圧を一定値
にクリップするための保護ダイオードである。出力2側
のC1は3端子レギュレータ5の入口に設けられた平滑
用コンデンサ、Cは出口に設けられた平滑用コンデンサ
である。
On the secondary side of the transformer T, Q1 is an FET as a switch SW10. A resistor R6 and phototransistors Q11 and Q1 are provided between the outputs of the power supply circuit 10.
Two series circuits are connected, and these phototransistors Q
The emitters of 11 and Q12 are connected to the gate of the FET Q1. The phototransistors Q11 and Q12
A resistor R5 and a Zener diode D13 are connected to the emitter of
Parallel circuit is connected. The Zener diode D13 is a protection diode for clipping the drain-source voltage of the FET Q1 to a constant value. C1 on the output 2 side is a smoothing capacitor provided at the inlet of the three-terminal regulator 5, and C is a smoothing capacitor provided at the outlet.

【0020】立ち上がり検出回路11は、抵抗R1〜R
5,トランジスタQ3,ツェナーダイオードD10及び
フォトダイオードD11,D12から構成されている。
抵抗R1とR2の分圧回路は、出力3の両端に接続さ
れ、その分圧電圧はツェナーダイオードD10のカソー
ドに接続されている。該ツェナーダイオードD10のア
ノードはトランジスタQ3のベースに接続されると共
に、抵抗R3にも接続されている。抵抗R3の他端はコ
モンラインに接続されている。
The rising detection circuit 11 includes resistors R1 to R1.
5, a transistor Q3, a Zener diode D10, and photodiodes D11 and D12.
The voltage dividing circuit of the resistors R1 and R2 is connected across the output 3, and the divided voltage is connected to the cathode of the Zener diode D10. The anode of the Zener diode D10 is connected to the base of the transistor Q3 and also to the resistor R3. The other end of the resistor R3 is connected to the common line.

【0021】トランジスタQ3の負荷には、それぞれ抵
抗R4,フォトダイオードD11及び抵抗R5,フォト
ダイオードD12よりなる直列回路が接続されている。
トランジスタQ3のエミッタはコモンラインに接続され
ている。そして、これらフォトダイオードD11,D1
2は前記したフォトトランジスタQ11,Q12とペア
でフォトカプラPC1,PC2を形成している。このよ
うに構成された回路の動作を説明すれば、以下のとおり
である。
A series circuit composed of a resistor R4, a photodiode D11 and a resistor R5, and a photodiode D12 is connected to the load of the transistor Q3.
The emitter of the transistor Q3 is connected to the common line. Then, these photodiodes D11 and D1
Reference numeral 2 forms a pair with the above-mentioned phototransistors Q11 and Q12 to form photocouplers PC1 and PC2. The operation of the circuit thus configured will be described below.

【0022】電源スイッチSWを投入すると、トランス
1次側スイッチング回路は入力直流電圧のスイッチング
動作を開始する。つまり、制御回路1からの駆動パルス
によりFETQが直流電圧のオンオフ動作を開始する。
これにより、トランスTの2次側には交流電圧が誘起さ
れる。トランスTの2次側に設けられた電源回路10
は、誘起された交流電圧を整流・平滑して直流電圧を出
力する。出力2側では、3端子レギュレータ5により、
更に直流電圧が安定化される。
When the power switch SW is turned on, the transformer primary side switching circuit starts the switching operation of the input DC voltage. That is, the drive pulse from the control circuit 1 causes the FETQ to start the on / off operation of the DC voltage.
As a result, an AC voltage is induced on the secondary side of the transformer T. Power supply circuit 10 provided on the secondary side of the transformer T
Rectifies and smoothes the induced AC voltage and outputs a DC voltage. On the output 2 side, the 3 terminal regulator 5
Further, the DC voltage is stabilized.

【0023】しかしながら、出力1と出力2側は、スイ
ッチとして機能するFETQ1がオフとなっているの
で、負荷には電流が流れない。従って、出力3のみ負荷
側に電流が流れる。仮に、出力3側に容量性負荷が接続
されていたら、この負荷にはラッシュカレントが流れ
る。しかしながら、出力3のみにラッシュカレントが流
れても、トランス1次側に設けられた電流トランスCT
により検出される電流は過大とはならず閾値よりも小さ
いため、制御回路1が出力を絞り込むことはない。
However, since the FET Q1 functioning as a switch is off on the output 1 and output 2 sides, no current flows through the load. Therefore, a current flows only to the output 3 on the load side. If a capacitive load is connected to the output 3 side, a rush current flows through this load. However, even if the rush current flows only in the output 3, the current transformer CT provided on the primary side of the transformer
Since the current detected by is not excessive and is smaller than the threshold value, the control circuit 1 does not narrow down the output.

【0024】図3は出力3の電源回路10の負荷特性を
示す図である。横軸は電流I、縦軸は電圧Vである。電
源投入時にはラッシュカレントにより最大電流Imax
が流れる。負荷にラッシュカレントが流れる結果、その
出力電圧は図に示す負荷特性により一時的に低くなり、
Vminとなる。従って、立ち上がり検出回路11のツ
ェナーダイオードD10はオンにならない。ツェナーダ
イオードD10に電流が流れないため、トランジスタQ
3はオフのままである。従って、その負荷であるフォト
ダイオードD11,D12には電流が流れず、フォトカ
プラPC1,PC2は動作しない。その結果、出力1,
出力2側のFETQ1はオフのままであり、負荷には電
流が供給されない。
FIG. 3 is a diagram showing the load characteristics of the power supply circuit 10 for the output 3. The horizontal axis represents the current I and the vertical axis represents the voltage V. Maximum current Imax due to rush current when power is turned on
Flows. As a result of the rush current flowing through the load, its output voltage temporarily drops due to the load characteristics shown in the figure,
It becomes Vmin. Therefore, the Zener diode D10 of the rising edge detection circuit 11 is not turned on. Since no current flows through the Zener diode D10, the transistor Q
3 remains off. Therefore, no current flows through the photodiodes D11 and D12, which are the loads, and the photocouplers PC1 and PC2 do not operate. As a result, output 1,
The FET Q1 on the output 2 side remains off, and no current is supplied to the load.

【0025】ここで、所定時間が経過すると、負荷容量
への電流の充電が終わり、ラッシュカレントは流れなく
なる。この結果、出力3は図3の定格電圧Voまで立ち
上がる。出力電圧が定格電圧まで立ち上がると、抵抗R
1とR2により電圧電圧がツェナーダイオードD10の
ツェナー電圧を越え、ツェナーダイオードD10がオン
になる。この結果、トランジスタQ3のベースには順方
向電圧が印加され、該トランジスタQ3はオンになる。
Here, when the predetermined time has elapsed, the charging of the current to the load capacitance is completed and the rush current stops flowing. As a result, the output 3 rises to the rated voltage Vo shown in FIG. When the output voltage rises to the rated voltage, the resistance R
The voltage voltage exceeds the Zener voltage of the Zener diode D10 by 1 and R2, and the Zener diode D10 is turned on. As a result, a forward voltage is applied to the base of the transistor Q3 and the transistor Q3 turns on.

【0026】トランジスタQ3がオンになると、このト
ランジスタの負荷であるフォトダイオードD11,D1
2に電流が流れ発光する。これらフォトダイオードD1
1,D12の発光はフォトカプラのフォトトランジスタ
側に伝えられる。そして、これらフォトダイオードD1
1,D12とペアをなすフォトトランジスタQ11,Q
12がオンになる。
When the transistor Q3 is turned on, the photodiodes D11 and D1 which are loads of the transistor Q3.
An electric current flows into 2 and light is emitted. These photodiodes D1
Light emission of 1 and D12 is transmitted to the phototransistor side of the photocoupler. Then, these photodiodes D1
Phototransistors Q11, Q paired with 1, D12
12 turns on.

【0027】これらフォトトランジスタQ11,Q12
がオンになると、出力1側では抵抗R6→Q11→抵抗
R5のループに電流が流れ、出力2側では抵抗R6→Q
12→抵抗R5のループに電流が流れる。この結果、F
ETQ1のゲートにはバイアス電圧が印加され、これら
FETQ1はオンになる。このようにして、電源スイッ
チSWを投入してから、所定時間経過後、負荷にパワー
が供給されることになる。この時には、負荷に流れるラ
ッシュカレントも小さく、制御回路1が出力を絞り込む
こともない。
These phototransistors Q11 and Q12
When turned on, a current flows through the loop of the resistor R6 → Q11 → the resistor R5 on the output 1 side, and the resistor R6 → Q on the output 2 side.
12 → Current flows in the loop of the resistor R5. As a result, F
A bias voltage is applied to the gate of ETQ1 and these FETQ1 are turned on. In this way, the power is supplied to the load after a predetermined time has elapsed since the power switch SW was turned on. At this time, the rush current flowing through the load is also small, and the control circuit 1 does not narrow down the output.

【0028】このように、本発明によればラッシュカレ
ント(突入電流)で立ち上がり検出回路11が低電圧を
検出することもなく、また1次側の過電流設定値を変え
ることなく、装置を起動することができる。従って、本
発明によれば出力側に直列にスイッチを設けることで、
電源の容量をアップすることなく、簡単な回路でラッシ
ュカレントの負荷への対応が可能となる。
As described above, according to the present invention, the device is started up without the rise detection circuit 11 detecting a low voltage due to the rush current (inrush current) and without changing the overcurrent set value on the primary side. can do. Therefore, according to the present invention, by providing a switch in series on the output side,
A rush current load can be handled with a simple circuit without increasing the capacity of the power supply.

【0029】上述の説明では、電源回路10を負荷側と
切り離すスイッチSW10としてFETQ1を用いた場
合を例にとったが、本発明はこれに限るものではなく、
他のスイッチ、例えばリレー接点を用いることもでき
る。
In the above description, the case where the FET Q1 is used as the switch SW10 for disconnecting the power supply circuit 10 from the load side is taken as an example, but the present invention is not limited to this.
Other switches, such as relay contacts, can also be used.

【0030】[0030]

【発明の効果】以上、詳細に説明したように、本発明に
よればラッシュカレントにより装置が停止することな
く、しかも最適な容量の電源を提供することができる多
出力電源起動回路を提供することができる。
As described above in detail, according to the present invention, it is possible to provide a multi-output power supply start-up circuit capable of providing a power supply having an optimum capacity without stopping the device due to a rush current. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の一実施例を示す構成ブロック図であ
る。
FIG. 2 is a configuration block diagram showing an embodiment of the present invention.

【図3】電源回路の負荷特性を示す図である。FIG. 3 is a diagram showing load characteristics of a power supply circuit.

【図4】従来回路の構成例を示す図である。FIG. 4 is a diagram showing a configuration example of a conventional circuit.

【符号の説明】[Explanation of symbols]

1 制御回路 10 電源回路 11 立ち上がり検出回路 SW 電源スイッチ SW1 スイッチング素子 SW10 スイッチ T トランス CT 電流トランス 1 Control Circuit 10 Power Supply Circuit 11 Rise Detection Circuit SW Power Supply Switch SW1 Switching Element SW10 Switch T Transformer CT Current Transformer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 トランス(T)の1次側をスイッチング
素子(SW1)でスイッチングし、トランス(T)の2
次側に設けられた複数の2次巻線に誘起する交流電圧か
ら電源回路(10)によりそれぞれ所定電圧の出力を得
る回路において、 前記スイッチング素子(SW1)をスイッチングする制
御回路(10)は、1次巻線に設けられた電流トランス
(CT)により検出した電流が過大になるとスイッチン
グ動作を停止するように構成されると共に、 前記複数の電源回路(10)の出力はスイッチ(SW1
0)を介して負荷に接続されるように構成し、これら複
数の電源回路(10)の内の任意の1個に2次側の立ち
上がりを検出して、2次側電圧が立ち上がったことを検
出した後に、前記電源回路(10)の各スイッチ(SW
10)をオンにする制御信号を出力する立ち上がり検出
回路(11)を設けたことを特徴とする多出力電源起動
回路。
1. A switching element (SW1) is used to switch the primary side of the transformer (T),
In a circuit for obtaining a predetermined voltage output from a power supply circuit (10) from an AC voltage induced in a plurality of secondary windings provided on the secondary side, a control circuit (10) for switching the switching element (SW1) includes: The switching operation is stopped when the current detected by the current transformer (CT) provided in the primary winding becomes excessive, and the outputs of the plurality of power supply circuits (10) are output from the switch (SW1).
0) is connected to the load, and the rising of the secondary side is detected in any one of the plurality of power supply circuits (10) to detect that the secondary side voltage has risen. After detection, each switch (SW) of the power supply circuit (10)
A multi-output power supply start-up circuit comprising a rising edge detection circuit (11) for outputting a control signal for turning on (10).
【請求項2】 前記立ち上がり検出回路(11)の各出
力部と前記電源回路(10)の信号受信部とは、それぞ
れ一対のフォトカプラで構成し、各電源回路(10)の
スイッチ(SW10)はFETで構成したことを特徴と
する請求項1記載の多出力電源起動回路。
2. The output section of the rising edge detection circuit (11) and the signal receiving section of the power supply circuit (10) are each composed of a pair of photocouplers, and a switch (SW10) of each power supply circuit (10). 2. The multi-output power supply start-up circuit according to claim 1, wherein is a FET.
JP3253742A 1991-10-01 1991-10-01 Starting circuit for multiple output power supply Withdrawn JPH0595672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3253742A JPH0595672A (en) 1991-10-01 1991-10-01 Starting circuit for multiple output power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3253742A JPH0595672A (en) 1991-10-01 1991-10-01 Starting circuit for multiple output power supply

Publications (1)

Publication Number Publication Date
JPH0595672A true JPH0595672A (en) 1993-04-16

Family

ID=17255510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3253742A Withdrawn JPH0595672A (en) 1991-10-01 1991-10-01 Starting circuit for multiple output power supply

Country Status (1)

Country Link
JP (1) JPH0595672A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104949A2 (en) * 1999-11-10 2001-06-06 Hewlett-Packard Company, A Delaware Corporation Coordinated switching in a multiple switching regulator system to lower peak current load
KR20160082161A (en) * 2014-12-31 2016-07-08 (주)아이티아이테크놀로지 Apparatus for inserting cable power for a hospital
US10931206B2 (en) 2016-12-27 2021-02-23 Fuji Electric Co., Ltd. Power supply for output of various specifications

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104949A2 (en) * 1999-11-10 2001-06-06 Hewlett-Packard Company, A Delaware Corporation Coordinated switching in a multiple switching regulator system to lower peak current load
EP1104949A3 (en) * 1999-11-10 2002-01-02 Hewlett-Packard Company, A Delaware Corporation Coordinated switching in a multiple switching regulator system to lower peak current load
US6437548B2 (en) 1999-11-10 2002-08-20 Hewlett-Packard Company Coordinated switching in a multiple switching regulator system to lower peak current load
KR20160082161A (en) * 2014-12-31 2016-07-08 (주)아이티아이테크놀로지 Apparatus for inserting cable power for a hospital
US10931206B2 (en) 2016-12-27 2021-02-23 Fuji Electric Co., Ltd. Power supply for output of various specifications

Similar Documents

Publication Publication Date Title
KR100562242B1 (en) Fault control circuit for switched power supply
US6960906B2 (en) Switching power supply
KR100465577B1 (en) Quick-reset circuit for auxiliary power supply
KR100296635B1 (en) Smps having low voltage protection circuit
JPH08266053A (en) Switching power supply
KR20030011323A (en) Start-up circuit for switched mode power supply
JP3367300B2 (en) Switching power supply circuit
US5168435A (en) Converter
JP3043862U (en) Switching power supply
KR100522017B1 (en) Fault control circuit for switched power supply
JPH0527346B2 (en)
JPH0767328A (en) Power supply device for switching regulator
JPH11275857A (en) Switching power source circuit
US6256179B1 (en) Switching power supply apparatus
JP2737069B2 (en) Switching power supply
JPH0595672A (en) Starting circuit for multiple output power supply
US7064943B2 (en) Boost-type switching power device
KR100301834B1 (en) Power saving circuit of Monitor
JPH0315423B2 (en)
JPH06284714A (en) Insulated dc-dc converter
JP3287039B2 (en) Switching power supply
JP2003348846A (en) Power circuit
JPH0644313Y2 (en) Ringing choke converter
JP2600224Y2 (en) Switching power supply
JPH08280172A (en) Dummy load circuit for switching power unit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107