JPH1174412A - Method and device for manufacturing semiconductor device - Google Patents

Method and device for manufacturing semiconductor device

Info

Publication number
JPH1174412A
JPH1174412A JP24999897A JP24999897A JPH1174412A JP H1174412 A JPH1174412 A JP H1174412A JP 24999897 A JP24999897 A JP 24999897A JP 24999897 A JP24999897 A JP 24999897A JP H1174412 A JPH1174412 A JP H1174412A
Authority
JP
Japan
Prior art keywords
displaying
tape carrier
tape
manufacturing
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24999897A
Other languages
Japanese (ja)
Other versions
JP3729992B2 (en
Inventor
Hiroshi Moriguchi
博司 森口
Tsuneo Endo
恒雄 遠藤
Koichi Nakajima
浩一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP24999897A priority Critical patent/JP3729992B2/en
Publication of JPH1174412A publication Critical patent/JPH1174412A/en
Application granted granted Critical
Publication of JP3729992B2 publication Critical patent/JP3729992B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To control manufacturing by a tape carrier itself. SOLUTION: An integrated manufacturing device for COB (chip-on-board package)Ics.has a loading device 2, a chip bonding device 3, an information display device 4, a curing device 5, a wire bonding device 6, a buffer 7, a transfer molding device 40, a residue removing device 8, and an unloading device 9. These devices are arranged in series. The information display device 4 displays a start display hole 71 for displaying the start, an end display hole 79 for displaying end, a change display hole 78 for displaying the changes of kinds or materials and the lot, a defect display hole 72 for displaying defects, a pitch display hole 73 for displaying pitch, and a joint display hole 76 for displaying a joint 75 by adhesive tapes of a tape carrier 11. Thus, the holding of the joint in molding a forming block by the detection of the joint display hole can be prevented at the time of formation, and the leaking of resin can be avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、テープキャリアを使用して半導体装置を製
造する際の制御技術に関し、例えば、チップ・オン・ボ
ードパッケージ(以下、COBという。)やテープ・キ
ャリア・パッケージ(以下、TCPという。)を備えて
いる半導体装置の製造に利用して有効なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly to a control technique for manufacturing a semiconductor device using a tape carrier. For example, the present invention relates to a chip-on-board package (hereinafter referred to as COB). ) And a tape carrier package (hereinafter, referred to as TCP).

【0002】[0002]

【従来の技術】一般に、COBを備えている半導体集積
回路装置(以下、COB・ICという。)はICカード
に広く使用されている。すなわち、ICカードはCOB
・ICがプラスチック製カードに内蔵されて構成されて
いる。ICカードのうちCOB・ICによってマイクロ
コンピュータが構築されたものは、スマートカードと呼
ばれており、また、EEPROMやフラッシュメモリ等
を有するICを用いるものはメモリカードと呼ばれてい
る。COB・ICはプラスチック製カードの一端部寄り
の表面に没設されている収納凹部内に挿入されて接着剤
によって接着されており、アウタリードが収納凹部外に
露出されている。
2. Description of the Related Art Generally, a semiconductor integrated circuit device having a COB (hereinafter referred to as a COB IC) is widely used for an IC card. That is, the IC card is COB
-The IC is built in a plastic card. Among IC cards, those in which a microcomputer is constructed by COB / IC are called smart cards, and those using ICs having an EEPROM, a flash memory, or the like are called memory cards. The COB / IC is inserted into a storage recess provided on the surface near one end of the plastic card and adhered by an adhesive, and the outer lead is exposed outside the storage recess.

【0003】ICカードに使用される従来のCOB・I
Cとして、絶縁性を有するシートの一方の主面に複数個
のアウタリードが固着されているとともにシートの所定
のアウタリードに対向した位置に複数個の接続孔が開設
されているキャリアと、前記シートの他方の主面の上に
固着されている半導体チップと、一端部が前記各アウタ
リードに各接続孔においてボンディングされ他端部が前
記半導体チップの各電極パッドにボンディングされて各
アウタリードと半導体チップとを電気的に接続している
ワイヤと、前記半導体チップおよび前記ワイヤ群を樹脂
封止している樹脂封止体とを備えているものがある。
Conventional COB.I used for IC card
C, a carrier in which a plurality of outer leads are fixed to one main surface of an insulating sheet and a plurality of connection holes are opened at positions facing predetermined outer leads of the sheet; A semiconductor chip fixed on the other main surface, one end part is bonded to each outer lead in each connection hole and the other end part is bonded to each electrode pad of the semiconductor chip, and each outer lead and the semiconductor chip are separated. Some include a wire that is electrically connected, and a resin sealant that seals the semiconductor chip and the wire group with a resin.

【0004】なお、この種の半導体装置とその製造方法
およびそれを用いたICカードを述べてある例として
は、特開平2−112264号公報がある。
Japanese Patent Application Laid-Open No. 2-112264 discloses an example of this type of semiconductor device, its manufacturing method, and an IC card using the same.

【0005】[0005]

【発明が解決しようとする課題】ICカードの需要の増
加に伴って、COB・ICをテープキャリアを使用して
大量生産する技術の開発が要望されている。ここで、テ
ープキャリアを使用したICの製造方法において大量生
産を実現するには、テープキャリアを粘着テープによっ
て繋ぎ合わせることにより生産を継続させて行く必要が
ある。また、COB・ICをテープキャリアを使用して
製造する方法においては、テープキャリアに樹脂封止体
をトランスファ成形方法によって成形する必要がある。
ところが、テープキャリアへの樹脂封止体のトランスフ
ァ成形方法の実施に際して、テープキャリアの繋ぎ目で
ある粘着テープの段差部がトランスファ成形装置の成形
型における合わせ面間に挟み込まれると、粘着テープの
段差部から成形材料である液状の樹脂が漏洩するため、
樹脂封止体の成形不良や成形型の汚損等の問題が発生す
る。
With the increase in demand for IC cards, there has been a demand for the development of a technique for mass-producing COB / IC using a tape carrier. Here, in order to realize mass production in an IC manufacturing method using a tape carrier, it is necessary to continue the production by connecting the tape carriers with an adhesive tape. Further, in a method of manufacturing a COB / IC using a tape carrier, it is necessary to form a resin sealing body on the tape carrier by a transfer molding method.
However, when performing the transfer molding method of the resin sealing body to the tape carrier, when the step portion of the adhesive tape which is the seam of the tape carrier is sandwiched between the mating surfaces in the molding die of the transfer molding device, the step of the adhesive tape is increased. Liquid resin as a molding material leaks from the
Problems such as poor molding of the resin sealing body and fouling of the molding die occur.

【0006】本発明の目的は、テープキャリア自体によ
って製造を制御することができる半導体装置の製造技術
を提供することにある。
An object of the present invention is to provide a semiconductor device manufacturing technique capable of controlling the manufacturing by the tape carrier itself.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0009】すなわち、長手方向に送られるテープキャ
リアに半導体チップが長手方向に間隔を置かれて順次搭
載されて行く搭載工程と、前記半導体チップを樹脂封止
する樹脂封止体が前記テープキャリアに成形される樹脂
封止体成形工程とを備えている半導体装置の製造方法に
おいて、前記テープキャリアのテープに製造の制御に関
する情報を表示する表示部が付されることを特徴とす
る。
That is, a mounting step in which semiconductor chips are sequentially mounted at intervals in the longitudinal direction on a tape carrier fed in a longitudinal direction, and a resin sealing body for resin-sealing the semiconductor chips is provided on the tape carrier. A method of manufacturing a semiconductor device, comprising a step of forming a resin sealing body to be formed, wherein a display unit for displaying information relating to control of manufacturing is attached to the tape of the tape carrier.

【0010】前記した手段において、例えば、テープキ
ャリアの繋ぎ目を表示する繋ぎ目表示部をテープキャリ
アにおける繋ぎ目の上手に付することにより、トランス
ファ成形方法の実施に際して繋ぎ目を予め認識すること
ができるため、繋ぎ目を避けることができる。その結
果、テープキャリアへの樹脂封止体のトランスファ成形
方法による成形を実現することができる。
In the above-described means, for example, by attaching a seam display portion for displaying a seam of the tape carrier to the upper side of the seam of the tape carrier, the seam can be recognized in advance when performing the transfer molding method. Because they can, seams can be avoided. As a result, molding by a transfer molding method of the resin sealing body to the tape carrier can be realized.

【0011】[0011]

【発明の実施の形態】図1は本発明の一実施の形態であ
るCOB・ICの製造方法を示しており、(a)はその
製造装置の模式図、(b)はその製品の一部省略平面
図、(c)は(b)のc−c線に沿う拡大部分断面図で
ある。図2はCOB・ICを示しており、(a)は正面
断面図、(b)は一部切断側面図、(c)は(b)のc
−c線に沿う拡大部分正面断面図である。図3はCOB
・ICの一部切断平面図である。図4以降図10までは
COB・ICの製造方法における各工程を説明するため
の各説明図である。図11は本発明のCOB・ICが使
用されたICカードを示し、(a)は平面図、(b)は
(a)のb−b線に沿う拡大部分断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a method of manufacturing a COB IC according to an embodiment of the present invention, wherein (a) is a schematic view of the manufacturing apparatus, and (b) is a part of the product. FIG. 3C is an enlarged partial cross-sectional view taken along line cc of FIG. 2A and 2B show a COB IC, (a) is a front sectional view, (b) is a partially cut side view, and (c) is c in (b).
FIG. 4 is an enlarged partial front sectional view taken along line -c. Figure 3 shows the COB
-It is a partially cut-away plan view of IC. FIG. 4 to FIG. 10 are explanatory views for explaining each step in the method of manufacturing the COB / IC. 11A and 11B show an IC card using the COB.IC of the present invention, wherein FIG. 11A is a plan view, and FIG. 11B is an enlarged partial sectional view taken along line bb of FIG.

【0012】本実施形態において、本発明に係る半導体
装置の製造方法は、ICカードに使用されるCOB・I
Cの製造方法として構成されており、COB・ICの一
貫製造装置(以下、一貫製造装置という。)1によって
実施される。一貫製造装置1はローディング装置2、チ
ップボンディング装置3、情報表示装置4、キュア装置
5、ワイヤボンディング装置6、バッファ装置7、トラ
ンスファ成形装置40、残渣成形体除去装置8およびア
ンローディング装置9を備えており、これらが直列に並
べられている。
In the present embodiment, the method of manufacturing a semiconductor device according to the present invention uses a COB · I
It is configured as a method for manufacturing C, and is implemented by an integrated COB / IC manufacturing apparatus (hereinafter, referred to as an integrated manufacturing apparatus) 1. The integrated manufacturing apparatus 1 includes a loading device 2, a chip bonding device 3, an information display device 4, a curing device 5, a wire bonding device 6, a buffer device 7, a transfer molding device 40, a residue molded body removing device 8, and an unloading device 9. And these are arranged in series.

【0013】ローディング装置2はリールに巻回された
テープキャリアをチップボンディング装置3に繰り出す
とともに、ピッチ送りする。チップボンディング装置3
は半導体チップをテープキャリアに接着剤によって固着
する。情報表示装置4はテープキャリアのテープに製造
制御情報表示部を表示する。キュア装置5は接着剤を硬
化させる。ワイヤボンディング装置6は半導体チップと
アウタリードとの間を電気的に接続するためのワイヤを
ボンディングする。バッファ装置7はワイヤボンディン
グ装置6とトランスファ成形装置40との間のタイムラ
グを調整する。トランスファ成形装置40はテープキャ
リアに搭載された半導体チップおよびワイヤを樹脂封止
する樹脂封止体を成形する。残渣成形体除去装置8はテ
ープキャリアに付着したランナ成形体やゲート成形体の
残渣成形体を除去する。
The loading device 2 feeds the tape carrier wound on the reel to the chip bonding device 3 and feeds the tape carrier at a pitch. Chip bonding device 3
Fixes a semiconductor chip to a tape carrier with an adhesive. The information display device 4 displays a manufacturing control information display section on the tape of the tape carrier. The curing device 5 cures the adhesive. The wire bonding apparatus 6 bonds wires for electrically connecting the semiconductor chip and the outer leads. The buffer device 7 adjusts the time lag between the wire bonding device 6 and the transfer molding device 40. The transfer molding device 40 forms a resin-sealed body for resin-sealing a semiconductor chip and a wire mounted on a tape carrier. The residue molded body removing device 8 removes a residue molded body such as a runner molded body or a gate molded body adhered to the tape carrier.

【0014】本実施形態に係るCOB・IC10はキャ
リア12および半導体チップ21を備えている。キャリ
ア12は絶縁性および可撓性を有する略正方形薄板形状
のシート15を備えており、シート15の一方の主面に
は9個のアウタリード16が固着されている。9個のア
ウタリード16は1個の長方形のアウタリード(以下、
中央部のアウタリードという。)16aの両長辺の脇に
他の8個のアウタリード(以下、両脇のアウタリードと
いうことがある。)が対称形に配置されている。アウタ
リード16のそれぞれは互いに切り離されて電気的に非
接続の状態になっている。すなわち、両脇のアウタリー
ド16のそれぞれは互いに電気的に非接続の状態になっ
ているとともに、両脇のアウタリード16群と中央部の
アウタリード16aとは電気的に非接続の状態になって
いる。
The COB IC 10 according to the present embodiment includes a carrier 12 and a semiconductor chip 21. The carrier 12 is provided with a sheet 15 of a substantially square thin plate shape having insulation and flexibility, and nine outer leads 16 are fixed to one main surface of the sheet 15. The nine outer leads 16 are one rectangular outer lead (hereinafter, referred to as “outer lead”).
It is called the outer lead in the center. The other eight outer leads (hereinafter, also referred to as both outer leads) are arranged symmetrically on both long sides of 16a. Each of the outer leads 16 is separated from each other and is in an electrically disconnected state. That is, the outer leads 16 on both sides are electrically disconnected from each other, and the group of outer leads 16 on both sides and the outer lead 16a at the center are electrically disconnected.

【0015】シート15における中央部のアウタリード
16aに対向する位置には半導体チップ収容孔17が開
設されており、中央部のアウタリード16aは半導体チ
ップ収容孔17の一端開口を閉塞して底において露出し
た状態になっている。半導体チップ21は半導体チップ
収容孔17の底で露出した中央部のアウタリード16a
の上に固着されている。シート15の両脇のアウタリー
ド16に対向した位置には複数個の接続孔18がそれぞ
れ開設されている。半導体チップ21のシート15と反
対側の主面に形成された各電極パッド22には、一端部
が両脇のアウタリード16のそれぞれに各接続孔18に
おいてボンディングされたワイヤ26の他端部がボンデ
ィングされており、両脇のアウタリード16と半導体チ
ップ21とは各ワイヤ26によって電気的に接続されて
いる。ここで、両脇のアウタリード16群と中央部のア
ウタリード16aとは電気的に非接続の状態になってい
るので、中央部のアウタリード16aは両脇のアウタリ
ード16群と電気的に非接続の状態になっている。半導
体チップ21およびワイヤ26群は樹脂封止体28によ
って樹脂封止されている。
A semiconductor chip receiving hole 17 is formed at a position facing the outer lead 16a at the center of the sheet 15, and the outer lead 16a at the center closes one end opening of the semiconductor chip receiving hole 17 and is exposed at the bottom. It is in a state. The semiconductor chip 21 has a central outer lead 16 a exposed at the bottom of the semiconductor chip housing hole 17.
It is fixed on the top. A plurality of connection holes 18 are respectively formed at positions on both sides of the sheet 15 facing the outer leads 16. One end of each of the electrode pads 22 formed on the main surface of the semiconductor chip 21 on the side opposite to the sheet 15 is connected to the other end of a wire 26 having one end bonded to each of the outer leads 16 on both sides in each connection hole 18. The outer leads 16 on both sides and the semiconductor chip 21 are electrically connected by wires 26. Here, the outer leads 16a at both sides and the outer leads 16a at the center are electrically disconnected from each other, and the outer leads 16a at the center are electrically disconnected from the outer leads 16 at both sides. It has become. The semiconductor chip 21 and the group of wires 26 are resin-sealed by a resin sealing body 28.

【0016】以下、本発明の一実施形態であるCOB・
ICの製造方法を説明する。この説明により、前記構成
に係るCOB・ICの構成の詳細が共に明らかにされ
る。
Hereinafter, COB · which is an embodiment of the present invention will be described.
A method for manufacturing an IC will be described. By this description, the details of the configuration of the COB / IC according to the configuration will be clarified.

【0017】本実施形態に係るCOB・ICの製造方法
には、図4に示されているテープキャリア11が使用さ
れる。テープキャリア11は多数のキャリア(以下、単
位キャリアという。)12から構成されており、シート
の素材になるテープ13を備えている。テープ13は絶
縁性および可撓性を有する樹脂が使用されて、一定幅の
細長いテープ形状に形成されている。テープ13の両端
辺には送り孔14が多数個、長手方向に等間隔に整列さ
れてそれぞれ開設されている。テープ13の両方の送り
孔14群の列の間には一対のシート15、15が短手方
向に隣合わせに並べられて仮想的に形成されており、両
方のシート15群はテープ13の両側においてそれぞれ
一列ずつに整列した状態になっている。
In the method of manufacturing a COB / IC according to the present embodiment, a tape carrier 11 shown in FIG. 4 is used. The tape carrier 11 includes a large number of carriers (hereinafter, referred to as unit carriers) 12 and includes a tape 13 which is a material of a sheet. The tape 13 is made of an insulating and flexible resin, and is formed in an elongated tape shape having a constant width. A large number of feed holes 14 are formed at both ends of the tape 13 at regular intervals in the longitudinal direction. A pair of sheets 15, 15 are virtually formed between the rows of the two feed holes 14 groups of the tape 13 so as to be arranged side by side in the lateral direction. Each is arranged in a line.

【0018】各単位キャリア12のシート15において
一方の主面(以下、第1主面という。)には9個のアウ
タリード16が、中央部のアウタリード16aの両脇に
両脇のアウタリード16が4個ずつ左右対称形にそれぞ
れ配されて固着されている。アウタリード16群はテー
プ13の第1主面に貼着された銅箔がリソグラフィー処
理およびエッチング処理によってパターニングされて形
成され、5μmのニッケルめっき被膜および0.1μm
の金めっき被膜(いずれも図示せず)が被着されたもの
である。アウタリード16のそれぞれは互いに切り離さ
れて電気的に非接続の状態になっている。
Nine outer leads 16 are provided on one main surface (hereinafter, referred to as a first main surface) of the sheet 15 of each unit carrier 12, and four outer leads 16 are provided on both sides of the central outer lead 16a. They are arranged symmetrically left and right and fixed. The outer leads 16 are formed by patterning a copper foil adhered to the first main surface of the tape 13 by lithography and etching, and forming a 5 μm nickel plating film and a 0.1 μm
Of gold plating (both not shown). Each of the outer leads 16 is separated from each other and is in an electrically disconnected state.

【0019】シート15の中央部には半導体チップ収容
孔(以下、収容孔という。)17が、第1主面とは他方
の主面(以下、第2主面という。)側から開設されてお
り、収容孔17の底には中央部のアウタリード16aが
露出した状態になっている。シート15の収容孔17の
両脇には8個の接続孔18が4個ずつ、対称形に配され
て第2主面側から開設されており、各接続孔18の底に
は両脇のアウタリード16のそれぞれが露出した状態に
なっている。
At the center of the sheet 15, a semiconductor chip receiving hole (hereinafter, referred to as a receiving hole) 17 is opened from the other main surface (hereinafter, referred to as a second main surface) side with respect to the first main surface. The central outer lead 16 a is exposed at the bottom of the housing hole 17. On each side of the accommodation hole 17 of the sheet 15, eight connection holes 18 are arranged symmetrically and opened from the second main surface side, and the bottom of each connection hole 18 has both sides. Each of the outer leads 16 is exposed.

【0020】各単位キャリア12のシート15において
第2主面にはキャビティー用レジスト層19が収容孔1
7および接続孔18群を取り囲むように略正方形枠形状
に形成されており、キャビティー用レジスト層19は後
述するトランスファ成形装置におけるキャビティーの外
縁に対応するように設定されている。キャビティー用レ
ジスト層19の外周における送り孔14側の所定の部位
にはゲート用レジスト層20が一定幅の略矩形形状に形
成されており、ゲート用レジスト層20は後述するトラ
ンスファ成形装置におけるゲートに対応するように設定
されている。キャビティー用レジスト層19およびゲー
ト用レジスト層20はスクリーン印刷法によって塗布さ
れた後に紫外線によって硬化されて形成されており、厚
さは10〜30μmに設定されている。
On the second main surface of the sheet 15 of each unit carrier 12, a cavity resist layer 19 is provided with an accommodation hole 1.
It is formed in a substantially square frame shape so as to surround the group 7 and the group of connection holes 18, and the cavity resist layer 19 is set so as to correspond to the outer edge of the cavity in a transfer molding apparatus described later. A gate resist layer 20 is formed in a substantially rectangular shape with a constant width at a predetermined position on the outer periphery of the cavity resist layer 19 on the side of the feed hole 14, and the gate resist layer 20 is formed by a gate in a transfer molding apparatus described later. Is set to correspond to. The cavity resist layer 19 and the gate resist layer 20 are formed by being applied by a screen printing method and then being cured by ultraviolet rays, and have a thickness of 10 to 30 μm.

【0021】以上のように構成されたテープキャリア1
1は、リールに巻回された状態で一貫製造装置1のロー
ディング装置2に供給される。ローディング装置2はテ
ープキャリア11を巻き終わり端からチップボンディン
グ装置3に繰り出して行く。ローディング装置2から繰
り出されたテープキャリア11はピッチ送りされる。チ
ップボンディング装置3においては繰り出されたテープ
キャリア11に半導体チップ(以下、チップという。)
を固着させるチップボンディング工程が、図5に示され
ているように実施される。チップ21はICの製造工程
における所謂前工程において半導体ウエハの状態でマイ
クロコンピュータの集積回路を作り込まれた後に、同じ
く後工程のダイシング工程において収容孔17の大きさ
よりも小さい小片にダイシングされることにより、製造
されたIC構造物である。チップ21の一方の主面(以
下、第1主面という。)における外周辺部には電極パッ
ド22が複数個(本実施形態では6個)、形成されてい
る。ちなみに、電極パッド22も半導体ウエハの状態で
形成される。チップ21の第1主面と反対側の主面(以
下、第2主面という。)にはVCC電極23が設定され
ている。
The tape carrier 1 constructed as described above
1 is supplied to the loading device 2 of the integrated manufacturing apparatus 1 in a state wound on a reel. The loading device 2 feeds the tape carrier 11 to the chip bonding device 3 from the winding end. The tape carrier 11 fed from the loading device 2 is pitch-fed. In the chip bonding apparatus 3, a semiconductor chip (hereinafter, referred to as a chip) is attached to the tape carrier 11 that is fed out.
Is carried out as shown in FIG. The chip 21 is diced into small pieces smaller than the size of the receiving hole 17 in the subsequent dicing process after the integrated circuit of the microcomputer is formed in the state of the semiconductor wafer in the so-called pre-process in the IC manufacturing process. Thus, the IC structure is manufactured. A plurality of (six in the present embodiment) electrode pads 22 are formed on an outer peripheral portion of one main surface (hereinafter, referred to as a first main surface) of the chip 21. Incidentally, the electrode pads 22 are also formed in a semiconductor wafer state. A VCC electrode 23 is set on a main surface of the chip 21 opposite to the first main surface (hereinafter, referred to as a second main surface).

【0022】チップボンディング装置3において、テー
プキャリア11における収容孔17の底で露出した中央
部のアウタリード16aの上には、絶縁性を有する接着
剤がディスペンサ(図示せず)によって塗布され、接着
剤層24が形成される。接着剤層24を組成する接着剤
の中には絶縁性を有するフィラー25が混入されてお
り、フィラー25の粒径は20〜100μmに形成され
ている。続いて、コレット(図示せず)によって真空吸
着保持されたチップ21が接着剤層24に接着される。
接着剤には粒径20〜100μmの絶縁性を有するフィ
ラー25が混入されているため、接着剤層24によって
収容孔17の中央部のアウタリード16aの上に接着さ
れた状態において、チップ21は中央部のアウタリード
16aに対して完全に絶縁を維持した状態になる。
In the chip bonding apparatus 3, an insulating adhesive is applied by a dispenser (not shown) on the center outer lead 16a exposed at the bottom of the receiving hole 17 in the tape carrier 11, and the adhesive is applied. Layer 24 is formed. A filler 25 having an insulating property is mixed in the adhesive constituting the adhesive layer 24, and the particle size of the filler 25 is formed to 20 to 100 μm. Subsequently, the chip 21 held by vacuum suction by a collet (not shown) is bonded to the adhesive layer 24.
Since the filler 25 having an insulating property with a particle size of 20 to 100 μm is mixed in the adhesive, the chip 21 is attached to the center of the accommodation hole 17 on the outer lead 16 a by the adhesive layer 24. In this state, insulation is completely maintained with respect to the outer lead 16a of the portion.

【0023】チップボンディング装置3を通過したテー
プキャリア11は情報表示装置4に至る。情報表示装置
4はテープキャリア11のテープ13における所定位置
に、製造の制御に関する情報を表示する表示部を図1に
示されているようにそれぞれ表示する。まず、テープキ
ャリア11の始端部には、これから製造しようとする製
品の品種名やロット名等の製品を特定するのに必要な情
報を表示する表示マーク70が表示される。例えば、表
示マーク70は英字や数字等によって予め表現されてお
り、ドットプリンタ等(図示せず)が使用されてテープ
13に印刷されることにより表示される。ちなみに、チ
ップボンディング装置3において、テープキャリア11
の始端部にはチップ21が所定行数(図示例では5行)
だけ連続してチップボンディングされない。したがっ
て、情報表示装置4はこのチップボンディングされてい
ないエリアを認識することにより、表示マーク70を自
動的に表示する。
The tape carrier 11 that has passed through the chip bonding device 3 reaches the information display device 4. The information display device 4 displays, at a predetermined position on the tape 13 of the tape carrier 11, a display section for displaying information relating to manufacturing control, as shown in FIG. First, at the beginning of the tape carrier 11, a display mark 70 for displaying information necessary for specifying a product such as a product name or a lot name of a product to be manufactured is displayed. For example, the display mark 70 is represented in advance by alphabetical characters, numerals, or the like, and is displayed by being printed on the tape 13 using a dot printer or the like (not shown). Incidentally, in the chip bonding apparatus 3, the tape carrier 11
Is a predetermined number of rows (5 rows in the illustrated example)
Only continuous chip bonding is not performed. Therefore, the information display device 4 automatically displays the display mark 70 by recognizing the area where the chip bonding is not performed.

【0024】また、テープキャリア11の始端部には、
開始を表示するスタート表示部としてのスタート表示孔
71が所定の位置に穿孔される。ちなみに、穿孔はテー
プキャリア11のテープ13にパンチングすることによ
って実行される。本実施形態において、スタート表示孔
71は一方の収容孔17群列の線上に穿孔された1個の
小孔によって構成されている。情報表示装置4はチップ
ボンディングされていないエリアを認識することによ
り、スタート表示孔71を自動的に穿孔する。
At the beginning of the tape carrier 11,
A start display hole 71 as a start display unit for displaying start is formed at a predetermined position. Incidentally, the punching is performed by punching the tape 13 of the tape carrier 11. In the present embodiment, the start display hole 71 is constituted by one small hole perforated on the line of one group of the receiving holes 17. The information display device 4 automatically perforates the start display hole 71 by recognizing the area where the chip bonding is not performed.

【0025】例えば、テープキャリア11のアウタリー
ド16に不良があると、テープキャリア11の収容孔1
7にはチップ21がボンディングされない。そこで、情
報表示装置4はチップ21がボンディングされていない
収容孔17を認識すると、テープキャリア11のテープ
13における当該収容孔17の指定されたコーナ部に不
良を表示する不良表示孔72を穿孔する。
For example, if the outer lead 16 of the tape carrier 11 is defective,
No chip 21 is bonded to 7. Therefore, when the information display device 4 recognizes the accommodation hole 17 to which the chip 21 is not bonded, the information display device 4 pierces the failure indication hole 72 for displaying a defect in the designated corner portion of the accommodation hole 17 in the tape 13 of the tape carrier 11. .

【0026】情報表示装置4はピッチを表示するピッチ
表示孔73を予め設定された所定のピッチ数毎に順次穿
孔して行く。ピッチ表示孔73の位置は収容孔17の行
数や送り孔14の数を予め設定された所定数だけ計数す
ることにより特定される。本実施形態において、ピッチ
表示孔73はテープ13の中心線上に穿孔された1個の
小孔によって構成されており、このピッチ表示孔73が
所定の間隔をもってテープ13に穿孔されて行く。
The information display device 4 sequentially pierces the pitch display holes 73 for displaying the pitch every predetermined number of pitches. The position of the pitch display hole 73 is specified by counting the number of rows of the storage holes 17 and the number of the feed holes 14 by a predetermined number. In the present embodiment, the pitch display hole 73 is constituted by one small hole punched on the center line of the tape 13, and the pitch display hole 73 is punched in the tape 13 at a predetermined interval.

【0027】ところで、テープキャリアを使用したIC
の製造方法において大量生産を実現するには、テープキ
ャリアを粘着テープによって繋ぎ合わせることにより生
産を継続させて行く必要がある。そのため、図1に示さ
れているように、テープキャリア11の途中には粘着テ
ープ74の粘着によって繋ぎ合わされた繋ぎ目75が構
成されている。粘着テープ74はポリイミド製の粘着テ
ープをテープ13の幅と同一の幅の長方形に切断されて
形成されている。情報表示装置4はテープキャリア11
の繋ぎ目75を表示する繋ぎ目表示孔76を、テープ1
3における粘着テープ74の始端側寄り位置に穿孔す
る。繋ぎ目表示孔76の位置は粘着テープ74を認識す
ることにより特定される。本実施形態において、繋ぎ目
表示孔76は互いに隣合わせに並べられてそれぞれ穿孔
された2個の小孔によって構成されている。すなわち、
一方の小孔はテープ13の中心線上に穿孔され、他方の
小孔はスタート表示孔71が配置された収容孔17群列
と異なる他方の収容孔17群列の線上に穿孔される。
By the way, an IC using a tape carrier
In order to realize mass production in the manufacturing method of the above, it is necessary to continue the production by joining tape carriers with an adhesive tape. Therefore, as shown in FIG. 1, a seam 75 connected by the adhesion of the adhesive tape 74 is formed in the middle of the tape carrier 11. The adhesive tape 74 is formed by cutting a polyimide adhesive tape into a rectangle having the same width as the width of the tape 13. The information display device 4 is a tape carrier 11
Seam display hole 76 for displaying seam 75 of tape 1
3 is perforated at a position closer to the start end side of the adhesive tape 74. The position of the joint display hole 76 is specified by recognizing the adhesive tape 74. In the present embodiment, the joint display hole 76 is constituted by two small holes which are arranged next to each other and are respectively drilled. That is,
One of the small holes is formed on the center line of the tape 13, and the other small hole is formed on a line of the other group of housing holes 17 different from the group of housing holes 17 in which the start indication holes 71 are arranged.

【0028】ところで、テープキャリアによる製造が長
く継続されると、ロット変更や品種の変更が途中に介在
する状況になる。このような場合には、テープキャリア
11には途中でロットや品種が変更されていることを表
示する必要がある。そのため、図1に示されているよう
に、テープキャリア11の変更があった箇所にはチップ
ボンディング装置3によってチップ21が所定行数(図
示例では2行)だけ連続してチップボンディングされな
い変更表示エリア77が形成される。なお、チップボン
ディングされない場所は不良箇所と認識されるため、変
更表示エリア77の収容孔17の片脇には不良表示孔7
2が、情報表示装置4によって自動的に穿孔されること
になる。
By the way, when the production by the tape carrier is continued for a long time, a lot change or a change of the kind is interposed in the middle. In such a case, it is necessary to indicate on the tape carrier 11 that the lot or the type has been changed on the way. For this reason, as shown in FIG. 1, a change display in which the chip 21 is not continuously chip-bonded by a predetermined number of rows (two rows in the illustrated example) by the chip bonding apparatus 3 at a position where the tape carrier 11 has been changed An area 77 is formed. It should be noted that a portion where chip bonding is not performed is recognized as a defective portion.
2 will be automatically pierced by the information display device 4.

【0029】情報表示装置4はこのチップボンディング
されていない変更表示エリア77を認識することにより
変更表示孔78を表示する。本実施形態において、変更
表示孔78は互いに隣合わせに並べられてそれぞれ穿孔
された2個の小孔によって構成されている。すなわち、
一方の小孔はテープ13の中心線上に穿孔され、他方の
小孔はスタート表示孔71が配置された収容孔17群列
の線上に穿孔される。また、変更された製品の品種名や
ロット名等の製品を特定するのに必要な情報を表示する
ために、変更表示エリア77には表示マーク70が表示
される。
The information display device 4 displays the change display hole 78 by recognizing the change display area 77 not chip-bonded. In the present embodiment, the change display hole 78 is constituted by two small holes which are arranged next to each other and are respectively drilled. That is,
One of the small holes is punched on the center line of the tape 13, and the other small hole is punched on the line of the group of accommodation holes 17 in which the start indication holes 71 are arranged. In addition, a display mark 70 is displayed in the change display area 77 in order to display information necessary for specifying the product such as the product type name and the lot name of the changed product.

【0030】最後に、テープキャリア11の終端部には
終了を表示するエンド表示部としてのエンド表示孔79
が、所定の位置に穿孔される。本実施形態において、エ
ンド表示孔79はスタート表示孔71が配置された収容
孔17群列とは異なる他方の収容孔17群列の線上に穿
孔された1個の小孔によって構成されている。情報表示
装置4はチップボンディング装置3から送信されて来る
終了信号によって、エンド表示孔79を自動的に穿孔す
る。
Finally, at the end of the tape carrier 11, an end indicator hole 79 as an end indicator for indicating the end is provided.
Are drilled in place. In the present embodiment, the end indication hole 79 is constituted by one small hole perforated on the line of the other accommodation hole 17 group row different from the accommodation hole 17 group row in which the start indication hole 71 is arranged. The information display device 4 automatically pierces the end display hole 79 in response to the end signal transmitted from the chip bonding device 3.

【0031】以上のようにして情報表示装置4によって
所定の位置に製造制御に関する情報を表示する表示部を
表示されたテープキャリア11は、キュア装置5に送り
込まれる。キュア装置5はテープキャリア11を全体的
に加熱することにより、チップ21を中央部のアウタリ
ード16aに接着した接着剤層24を硬化(キュア)さ
せる。
As described above, the tape carrier 11 on which the display section for displaying the information on the production control is displayed at a predetermined position by the information display device 4 is sent to the cure device 5. The curing device 5 cures (cures) the adhesive layer 24 in which the chip 21 is adhered to the central outer lead 16a by heating the tape carrier 11 as a whole.

【0032】次いで、ワイヤボンディング装置6におい
て、図6に示されているように、チップ21の各電極パ
ッド22と各接続孔18の底で露出した両脇のアウタリ
ード16のそれぞれとの間には各ワイヤ26がボンディ
ングされる。ワイヤ26を構成する線材としては金線が
使用される。アウタリード16の表面には金めっき被膜
(図示せず)が被着されているため、ボンダビリティー
はきわめて良好となる。これにより、チップ21は各ワ
イヤ26を介して両脇のアウタリード16のそれぞれに
電気的に接続された状態になる。ちなみに、中央部のア
ウタリード16aはチップ21および両脇のアウタリー
ド16群から電気的にフローティングされた状態になっ
ている。
Next, in the wire bonding apparatus 6, as shown in FIG. 6, between each of the electrode pads 22 of the chip 21 and each of the outer leads 16 on both sides exposed at the bottom of each of the connection holes 18. Each wire 26 is bonded. A gold wire is used as a wire constituting the wire 26. Since the surface of the outer lead 16 is covered with a gold plating film (not shown), the bondability is extremely good. As a result, the chip 21 is electrically connected to the outer leads 16 on both sides via the wires 26. Incidentally, the outer leads 16a at the center are electrically floating from the chip 21 and the outer leads 16 on both sides.

【0033】以上のようにして、テープキャリア11に
チップおよびワイヤボンディングが実施された組立体2
7は、バッファ装置7を介してトランスファ成形装置4
0に送り込まれる。トランスファ成形装置40はテープ
キャリア11に複数個の樹脂封止体28をバッチ処理に
よって一括して成形する。そこで、バッファ装置7はワ
イヤボンディング装置6のピッチ送りによる処理時間
と、トランスファ成形装置40のバッチ処理による処理
時間との差をテープキャリア11を弛ませることによっ
て吸収する。また、バッファ装置7はテープキャリア1
1に形成された繋ぎ目表示孔76を検出した場合には、
繋ぎ目75に粘着された粘着テープ74がトランスファ
成形装置40に挟み込まれるのを未然に防止する。
As described above, the assembly 2 in which the chip and wire bonding are performed on the tape carrier 11
7 is a transfer molding device 4 via a buffer device 7
It is sent to 0. The transfer molding device 40 collectively molds the plurality of resin sealing bodies 28 on the tape carrier 11 by batch processing. Therefore, the buffer device 7 absorbs the difference between the processing time by the pitch feed of the wire bonding device 6 and the processing time by the batch processing of the transfer molding device 40 by loosening the tape carrier 11. The buffer device 7 is a tape carrier 1
When the joint display hole 76 formed in No. 1 is detected,
The adhesive tape 74 adhered to the joint 75 is prevented from being caught in the transfer molding device 40 beforehand.

【0034】図7に示されているトランスファ成形装置
40は型締め装置(図示せず)等により互いに型合わせ
される上型41と下型42とを備えている。上型41の
合わせ面にはキャビティー43が複数個、2列横隊に整
列されて没設されている。下型42の合わせ面にはポッ
ト44が一対、キャビティー43の2列の外側にそれぞ
れ開設されており、各ポット44にはシリンダ装置(図
示せず)によって上下駆動されるプランジャ45が進退
自在に嵌入されている。
The transfer molding apparatus 40 shown in FIG. 7 has an upper mold 41 and a lower mold 42 which are mutually matched by a mold clamping device (not shown) or the like. A plurality of cavities 43 are submerged in the mating surface of the upper die 41 in a row of two rows. A pair of pots 44 are formed on the mating surface of the lower mold 42, and two pots 44 are formed outside the two rows of the cavities 43. A plunger 45 driven up and down by a cylinder device (not shown) is movable in each pot 44. It is inserted in.

【0035】上型41の合わせ面には各カル46が各ポ
ット44にそれぞれ対向されて没設されており、各カル
46にはキャビティー43の2列に対応した一対のラン
ナ47、47がそれぞれ接続されている。両ランナ4
7、47はキャビティー43の両列の外側において各列
と平行にそれぞれ敷設されており、両ランナ47、47
には各列におけるキャビティー43毎に開設された各ゲ
ート48がそれぞれ接続されている。また、両ランナ4
7、47は後述するように組立体27がトランスファ成
形装置40に設置された状態において、テープキャリア
11の両端辺に接した状態になるようにそれぞれ敷設さ
れている。
A pair of runners 47, 47 corresponding to two rows of cavities 43 are provided on the mating surface of the upper mold 41, with each cull 46 being opposed to each pot 44, respectively. Each is connected. Both runners 4
7 and 47 are laid in parallel with each row outside of both rows of the cavity 43, and both runners 47 and 47 are provided.
Is connected to each gate 48 opened for each cavity 43 in each row. Also, both runners 4
7 and 47 are laid so as to be in contact with both sides of the tape carrier 11 when the assembly 27 is installed in the transfer molding apparatus 40 as described later.

【0036】図8に示されているように、各キャビティ
ー43の穴底に相当する天井面には凹形状部としての凹
面鏡形状部49が形成されており、この凹面鏡形状部4
9によって樹脂封止体28の上面には凸形状部としての
凸面鏡形状部29が成形されるようになっている。ま
た、各キャビティー43の天井面のゲート48と反対側
の端辺における中央部には、平面視が略半長円形状の凸
部50が一定高さで低く突設されている。凸部50の中
心線上にはエジェクタピン案内孔51が開設されてお
り、エジェクタピン案内孔51にはエジェクタピン52
が進退自在に挿通されている。
As shown in FIG. 8, a concave mirror-shaped portion 49 as a concave portion is formed on the ceiling surface corresponding to the hole bottom of each cavity 43, and this concave mirror-shaped portion 4 is formed.
9 forms a convex mirror-shaped part 29 as a convex part on the upper surface of the resin sealing body 28. At the center of the ceiling surface of each cavity 43 on the side opposite to the gate 48, a convex portion 50 having a substantially semi-elliptical shape in a plan view is protruded at a constant height. An ejector pin guide hole 51 is formed on the center line of the projection 50, and the ejector pin guide hole 51 is provided in the ejector pin guide hole 51.
Is inserted so that it can advance and retreat.

【0037】以上のように構成されたトランスファ成形
装置40によって樹脂封止体28が樹脂成形される際
に、組立体27は下型42の上に各チップ21を上向き
にされた状態でセットされる。成形材料としての成形用
樹脂が突き固められたタブレット(図示せず)はポット
44に投入される。この際、成形用樹脂としては、後記
するICカードのカード本体の色と同一または近い色の
成形用樹脂が使用される。例えば、COB・ICの使用
されるICカードのカード本体の色が白である場合に
は、白に着色された成形用樹脂が使用される。つまり、
ICパッケージの樹脂封止体の成形材料として通常使用
されるカーボン(黒)が混入された成形用樹脂だけでは
なく他の成形用樹脂も使用される。この理由は、COB
・ICがICカードに使用された際に、ICカードの保
護カバーを透かして樹脂封止体28の色が見えるのを避
けるためである。
When the resin molding 28 is molded by the transfer molding apparatus 40 having the above-described configuration, the assembly 27 is set on the lower mold 42 with the respective chips 21 facing upward. You. A tablet (not shown) on which a molding resin as a molding material has been pressed is put into a pot 44. At this time, as the molding resin, a molding resin having the same color as or close to the color of a card body of an IC card described later is used. For example, when the color of the card body of the IC card using the COB / IC is white, a molding resin colored white is used. That is,
Not only a molding resin mixed with carbon (black), which is generally used as a molding material for a resin sealing body of an IC package, but also other molding resins are used. This is because COB
When the IC is used for the IC card, the color of the resin sealing body 28 is prevented from being seen through the protection cover of the IC card.

【0038】次いで、上型41と下型42とが型締めさ
れる。この際、テープキャリア11における粘着テープ
74が型合わせ面間に挟み込まれることを、繋ぎ目表示
孔76の検出による制御によって予め回避される。型締
めされると、上型41のキャビティー43の内部にチッ
プ21が収容された状態になるとともに、キャビティー
43の外周縁およびゲート48がテープキャリア11の
キャビティー用レジスト層19およびゲート用レジスト
層20にそれぞれ押接した状態になる。この状態におい
て、両ランナ47、47の内側端辺はテープキャリア1
1の両端辺にそれぞれ接した状態になる。
Next, the upper die 41 and the lower die 42 are clamped. At this time, the trapping of the adhesive tape 74 in the tape carrier 11 between the mold mating surfaces can be prevented in advance by the control based on the detection of the joint display hole 76. When the mold is clamped, the chip 21 is housed in the cavity 43 of the upper mold 41, and the outer peripheral edge of the cavity 43 and the gate 48 are connected to the cavity resist layer 19 and the gate for the tape carrier 11. Each of them comes into a state of being pressed against the resist layer 20. In this state, the inner edges of both runners 47, 47 are tape carrier 1
1 are in contact with both sides.

【0039】タブレットがヒータ(図示せず)によって
加熱されて溶融し液状の樹脂(以下、レジンという。)
53になると、レジン53がプランジャ45によってポ
ット44から押し出され、ランナ47およびゲート48
を通じてキャビティー43にそれぞれ充填される。所定
時間が経過すると、充填されたレジン53は熱硬化す
る。レジン53はランナ47およびゲート48を搬送
(トランスファ)されてキャビティー43に充填される
ため、途中の搬送路であるランナ47およびゲート48
においてもレジン53が充填されて硬化した状態にな
る。
The tablet is heated by a heater (not shown) and melted to form a liquid resin (hereinafter referred to as resin).
At 53, the resin 53 is pushed out of the pot 44 by the plunger 45, and the runner 47 and the gate 48
Through the cavity 43. After a lapse of a predetermined time, the filled resin 53 is thermally cured. Since the resin 53 is transferred (transferred) through the runner 47 and the gate 48 and is filled in the cavity 43, the runner 47 and the gate 48, which are intermediate transfer paths, are provided.
In this case, the resin 53 is filled and cured.

【0040】搬送および充填される際に、液状のレジン
53は上型41と下型42との合わせ面間から漏洩しよ
うとするが、キャビティー43の外周縁およびゲート4
8に押接したテープキャリア11のキャビティー用レジ
スト層19およびゲート用レジスト層20が丁度パッキ
ングの役目を果たすため、漏洩の発生は防止される。し
たがって、レジンフラッシュの発生は防止される。ま
た、型締めに伴って、アウタリード16には所謂圧痕が
付くが、キャビティー43の外周縁およびゲート48に
押接したテープキャリア11のキャビティー用レジスト
層19およびゲート用レジスト層20が丁度クッション
になるため、アウタリード16に所謂圧痕が付く現象は
防止される。ちなみに、繋ぎ目表示孔76の検出による
制御によって粘着テープ74が型合わせ面間に挟み込ま
れるのを防止されているため、粘着テープ74の段差に
よる漏洩は起こらない。
When the resin 53 is conveyed and filled, the liquid resin 53 tends to leak from between the mating surfaces of the upper mold 41 and the lower mold 42.
Since the cavity resist layer 19 and the gate resist layer 20 of the tape carrier 11 pressed against the tape 8 just serve as packing, the occurrence of leakage is prevented. Therefore, occurrence of resin flash is prevented. Further, so-called indentations are formed on the outer leads 16 with the mold clamping. However, the cavity resist layer 19 and the gate resist layer 20 of the tape carrier 11 pressed against the outer peripheral edge of the cavity 43 and the gate 48 are just cushioned. Therefore, the phenomenon that so-called indentations are formed on the outer leads 16 is prevented. Incidentally, since the adhesive tape 74 is prevented from being pinched between the mold mating surfaces by the control based on the detection of the joint display hole 76, leakage due to the step of the adhesive tape 74 does not occur.

【0041】キャビティー43に充填されたレジン53
が熱硬化された後に、上型41と下型42とが型開きさ
れるとともに、キャビティー43によって成形された樹
脂封止体28がキャビティー43からエジェクタピン5
2によって突き出されて離型される。
Resin 53 filled in cavity 43
Is thermally cured, the upper mold 41 and the lower mold 42 are opened, and the resin sealing body 28 formed by the cavity 43 is removed from the cavity 43 by the ejector pin 5.
2 and is released from the mold.

【0042】樹脂封止体28において、テープキャリア
11と反対側の主面にはキャビティー43の凹面鏡形状
部49によって凸面鏡形状部29が成形されている。凸
面鏡形状部29の外周辺の一部にはキャビティー43の
凸部50によって凹部50Aが没設されており、この凹
部50Aの底にはエジェクタピン52によってエジェク
タピン痕52Aが形成されている。
In the resin sealing body 28, a convex mirror-shaped portion 29 is formed by a concave mirror-shaped portion 49 of the cavity 43 on the main surface opposite to the tape carrier 11. A concave portion 50A is recessed by the convex portion 50 of the cavity 43 in a part of the outer periphery of the convex mirror-shaped portion 29, and an ejector pin mark 52A is formed by an ejector pin 52 at the bottom of the concave portion 50A.

【0043】万一、図8(b)に示されているように、
エジェクタピン案内孔51とエジェクタピン52との隙
間によってエジェクタピン痕52Aの周囲に突起形状の
バリ51Aが形成されたとしても、エジェクタピン痕5
2Aが凹部50Aの底に形成されるため、バリ51Aは
凸面鏡形状部29の上には突出しない。このようにバリ
51Aが凸面鏡形状部29の上に突出しない場合には、
例え、バリ51Aが発生した場合であっても、COB・
IC10のICカードへの実装に際しての障害の発生は
回避することができる。
As shown in FIG. 8B,
Even if a projection-shaped burr 51A is formed around the ejector pin mark 52A due to the gap between the ejector pin guide hole 51 and the ejector pin 52, the ejector pin mark 5
Since 2A is formed at the bottom of the concave portion 50A, the burr 51A does not protrude above the convex mirror-shaped portion 29. When the burr 51A does not protrude above the convex mirror-shaped portion 29,
Even if the burr 51A occurs, the COB
It is possible to avoid occurrence of a trouble when mounting the IC 10 on the IC card.

【0044】以上のようにして樹脂封止体28が成形さ
れ離型されると、図9に示されている成形品30が製造
された状態になる。図9に示されている成形品30にお
いて、テープキャリア11の各単位キャリア12のシー
ト15には樹脂封止体28が成形され、アウタリード1
6群は樹脂封止体28の一主面において露出した状態に
なっている。テープキャリア11の両端辺には一対のラ
ンナ47、47の成形体(以下、ランナ成形体とい
う。)47A、47Aがそれぞれ添着された状態になっ
ている。すなわち、各ランナ成形体47Aの内側端辺は
テープ13の端辺に付着した状態になっている。各ラン
ナ成形体47Aに連結した各ゲート48の成形体(以
下、ゲート成形体という。)48Aはテープキャリア1
1のゲート用レジスト層20の上に付着した状態になっ
ている。
When the resin sealing body 28 is molded and released as described above, the molded article 30 shown in FIG. 9 is manufactured. In the molded product 30 shown in FIG. 9, a resin sealing body 28 is molded on the sheet 15 of each unit carrier 12 of the tape carrier 11, and the outer leads 1 are formed.
The sixth group is exposed on one main surface of the resin sealing body 28. Molded bodies (hereinafter, referred to as runner molded bodies) 47A, 47A of a pair of runners 47, 47 are attached to both ends of the tape carrier 11, respectively. That is, the inner side edge of each runner molded body 47A is in a state of being attached to the edge side of the tape 13. The molded body 48A of each gate 48 connected to each runner molded body 47A (hereinafter referred to as a gate molded body) is a tape carrier 1
It is in a state of being attached on the first gate resist layer 20.

【0045】成形品30はトランスファ成形装置40か
ら残渣成形体除去装置8に送り込まれる。残渣成形体除
去装置8は成形品30のランナ成形体47Aおよびゲー
ト成形体48A等をテープキャリア11から図10に示
されているように除去する。この際、ランナ成形体47
Aの内側端辺はテープ13の端辺に添着した状態になっ
ているため、ランナ成形体47Aがテープ13から外さ
れると、テープ13の端面はレジンフラッシュが残存す
ることのない綺麗な表面状態になる。すなわち、ランナ
47から漏洩したレジン53がテープ13の端面に薄く
付着してレジンフラッシュを形成している場合には、レ
ジンフラッシュがテープ13の端面の表面に付着したま
ま残ってしまうが、ランナ成形体47Aがテープ13の
端面に添着している場合には、レジンフラッシュは発生
せず、テープ13の端面の表面にはレジンフラッシュを
残さずにランナ成形体47Aを外すことができる。
The molded product 30 is sent from the transfer molding device 40 to the residue molded product removing device 8. The residue molded body removing device 8 removes the runner molded body 47A and the gate molded body 48A of the molded product 30 from the tape carrier 11 as shown in FIG. At this time, the runner molding 47
Since the inner end of A is attached to the end of the tape 13, when the runner molded body 47A is removed from the tape 13, the end of the tape 13 has a clean surface with no resin flash remaining. State. In other words, when the resin 53 leaked from the runner 47 is thinly adhered to the end face of the tape 13 to form a resin flash, the resin flash remains adhered to the surface of the end face of the tape 13. When the body 47A is attached to the end face of the tape 13, no resin flush occurs, and the runner molded body 47A can be removed without leaving the resin flush on the surface of the end face of the tape 13.

【0046】また、ランナ成形体47Aに連結した各ゲ
ート成形体48Aはテープキャリア11のゲート用レジ
スト層20の上に付着した状態になっているため、ゲー
ト用レジスト層20とテープ13との界面において綺麗
に剥離される。その結果、ゲート成形体48Aは樹脂封
止体28との境目において所謂チョコレートブレーキン
グ作用によって切断されるため、樹脂封止体28から容
易かつ綺麗に切り離される。
Since each gate molded body 48A connected to the runner molded body 47A is attached to the gate resist layer 20 of the tape carrier 11, an interface between the gate resist layer 20 and the tape 13 is formed. Is peeled off neatly. As a result, the gate molded body 48A is cut off at the boundary with the resin sealing body 28 by a so-called chocolate breaking action, so that the gate molded body 48A is easily and cleanly separated from the resin sealing body 28.

【0047】以上のようにしてランナ成形体およびゲー
ト成形体等が除去されテープキャリア11に樹脂封止体
28群が成形された図10に示されている成形品(以
下、中間製品という。)31は、アンローディング装置
9に送り込まれてリール形状に巻き取られる。この際、
中間製品31のテープ13は可撓性を有しているため、
リール形状に巻回することができる。また、テープキャ
リア11のテープ13における両方の端面にはレジンフ
ラッシュが残存していないため、中間製品31が巻回さ
れても、レジンフラッシュによる異物は発生しない。
The molded product shown in FIG. 10 (hereinafter, referred to as an intermediate product) in which the runner molded product, the gate molded product, and the like have been removed as described above and the group of resin seals 28 has been molded on the tape carrier 11. 31 is sent to the unloading device 9 and wound up in a reel shape. On this occasion,
Since the tape 13 of the intermediate product 31 has flexibility,
It can be wound into a reel shape. In addition, since no resin flash remains on both end surfaces of the tape 13 of the tape carrier 11, even when the intermediate product 31 is wound, no foreign matter is generated by the resin flash.

【0048】巻回されると、樹脂封止体28に外力が作
用する状態になる。しかし、チップ21自体がテープ1
3すなわちシート15の厚さ分だけ厚く設定されている
ことにより、強度が増強されているため、障害が発生す
ることはない。
When wound, the resin sealing body 28 is in a state where an external force acts. However, the chip 21 itself has a tape 1
3, that is, the thickness is set to be as thick as the thickness of the sheet 15, whereby the strength is increased, and no trouble occurs.

【0049】リール形状に巻回された中間製品31はI
Cカードへの実装に際して、シート15の外形線におい
て略長方形形状に切断される。これにより、図2および
図3に示されている前記構成に係るCOB・IC10が
製造されたことになる。
The intermediate product 31 wound in a reel shape is I
At the time of mounting on a C card, the sheet 15 is cut into a substantially rectangular shape along the outer shape line. As a result, the COB / IC 10 according to the configuration shown in FIGS. 2 and 3 is manufactured.

【0050】以上のようにして製造されたCOB・IC
10はICカード32に図11に示されているように実
装される。ICカード32は塩化ビニール等の樹脂が使
用されて長方形のカード形状に成形された本体33を備
えており、本体33の一主面(以下、表側面とする。)
には収納凹部34が長手方向における一端部の中央部に
没設されている。収納凹部34はCOB・IC10のシ
ート15と略等しい大きさの大径凹部35と、COB・
IC10の樹脂封止体28と略等しい大きさの小径凹部
36とを備え、大径凹部35と小径凹部36とが同心的
に配置された段付き穴形状に形成されている。
The COB / IC manufactured as described above
10 is mounted on the IC card 32 as shown in FIG. The IC card 32 includes a main body 33 formed of a rectangular card shape using a resin such as vinyl chloride, and has one main surface (hereinafter referred to as a front side surface) of the main body 33.
Is provided with a storage recess 34 at the center of one end in the longitudinal direction. The storage recess 34 has a large-diameter recess 35 having substantially the same size as the sheet 15 of the COB
A small-diameter concave portion 36 having substantially the same size as the resin sealing body 28 of the IC 10 is provided, and the large-diameter concave portion 35 and the small-diameter concave portion 36 are formed in a stepped hole shape concentrically arranged.

【0051】COB・IC10は収納凹部34に樹脂封
止体28側を内側に向けられて収納され、収納凹部34
の内部における大径凹部35と小径凹部36との間の段
差面に薄く形成された接着剤層37によって接着され
る。この際、エジェクタピン痕52Aにバリ51A(図
8参照)が突出していたとしても、凹部50Aの内部に
収まった状態になっているため、収納凹部34内へのC
OB・IC10の収納の障害物とはならない。
The COB / IC 10 is stored in the storage recess 34 with the resin sealing body 28 facing inward.
Is bonded to the stepped surface between the large-diameter concave portion 35 and the small-diameter concave portion 36 by an adhesive layer 37 formed thinly. At this time, even if the burrs 51A (see FIG. 8) protrude from the ejector pin marks 52A, the burrs 51A (see FIG. 8) are in the state of being accommodated in the recess 50A.
It does not become an obstacle to the storage of the OB / IC 10.

【0052】接着剤層37によって収納凹部34に固定
された状態において、COB・IC10のアウタリード
16は収納凹部34において本体33の表面に露出した
状態になっている。本体33の表側面および裏側面には
アウタリード16群の領域を除いて透明の保護カバー
(図示せず)がそれぞれ形成される。
When the outer leads 16 of the COB / IC 10 are fixed to the recess 34 by the adhesive layer 37, the outer leads 16 are exposed to the surface of the main body 33 in the recess 34. A transparent protective cover (not shown) is formed on each of the front and rear sides of the main body 33 except for the area of the outer leads 16.

【0053】ところで、ICカード32は人が携帯して
使用するものであるため、多種多様の強度試験が実施さ
れる。その一例として、ICカード32のCOB・IC
10の樹脂封止体28における中央部をボールで押す点
圧試験がある。前記構成に係るCOB・IC10の樹脂
封止体28は凸面鏡形状部29を備えているため、点圧
試験に対する強度はきわめて高い。すなわち、樹脂封止
体28の中央部は厚くなっているばかりでなく、凸面鏡
形状部29の曲面によって点圧が分散されるため、点圧
試験に対する耐力はきわめて良好になる。
By the way, since the IC card 32 is used by being carried by a person, various strength tests are performed. As an example, COB / IC of IC card 32
There is a point pressure test in which the central portion of the ten resin sealing bodies 28 is pressed with a ball. Since the resin sealing body 28 of the COB / IC 10 according to the above configuration includes the convex mirror-shaped portion 29, the strength against the point pressure test is extremely high. That is, not only the central portion of the resin sealing body 28 is thickened, but also the point pressure is dispersed by the curved surface of the convex mirror-shaped portion 29, so that the proof strength against the point pressure test becomes extremely good.

【0054】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【0055】例えば、前記実施形態においてはCOB・
ICの製造方法について説明したが、他のTCP・IC
の製造方法にも適用することができる。
For example, in the above embodiment, COB
The method of manufacturing an IC has been described.
Can also be applied to the manufacturing method.

【0056】テープキャリアにチップを搭載する搭載工
程は、チップがテープキャリアに固着される固着工程、
および、テープキャリアに固着されたアウタリードとチ
ップの電極パッケージとが電気的に接続される接続工程
によって構成するに限らない。例えば、テープ・オート
メイテッド・ボンディング(TAB)技術を使用したT
CP・ICの製造方法においては、搭載工程はチップが
テープキャリアに機械的かつ電気的に接続されるように
構成してもよい。
The mounting step of mounting the chip on the tape carrier includes a fixing step of fixing the chip to the tape carrier,
Further, the present invention is not limited to the connection step in which the outer leads fixed to the tape carrier and the electrode package of the chip are electrically connected. For example, T using tape automated bonding (TAB) technology
In the CP / IC manufacturing method, the mounting step may be configured so that the chip is mechanically and electrically connected to the tape carrier.

【0057】テープキャリアに樹脂封止体を成形する樹
脂封止体成形工程は、樹脂封止体を加圧成形法の一例で
あるトランスファ成形方法によって成形するように構成
するに限らない。例えば、TCP・ICの製造方法にお
いては、樹脂封止体成形工程は樹脂封止体をポッティン
グ法によって成形するように構成してもよい。
The resin-sealed body forming step of forming the resin-sealed body on the tape carrier is not limited to the configuration in which the resin-sealed body is formed by the transfer molding method which is an example of the pressure molding method. For example, in a method for manufacturing a TCP / IC, the resin sealing body molding step may be configured to mold the resin sealing body by a potting method.

【0058】表示部はテープに開設される小孔によって
構成するに限らず、印刷法やスタンピング法等によって
構成してもよい。
The display section is not limited to a small hole formed in the tape, but may be formed by a printing method, a stamping method, or the like.

【0059】表示部としては、開始を表示するスタート
表示部、終了を表示するエンド表示部、変更を表示する
変更表示部、不良を表示する不良表示部、ピッチを表示
するピッチ表示部、テープキャリアの繋ぎ目を表示する
繋ぎ目表示部とを設定するに限らず、適宜増減すること
ができる。
As the display unit, a start display unit for displaying a start, an end display unit for displaying an end, a change display unit for displaying a change, a defect display unit for displaying a defect, a pitch display unit for displaying a pitch, a tape carrier It is not limited to setting the seam display section for displaying the seam, and can be increased or decreased as appropriate.

【0060】一貫製造装置における各工程を実施する実
行装置のレイアウトは、前記実施形態に限定されるもの
ではない。
The layout of the execution device for performing each step in the integrated manufacturing apparatus is not limited to the above embodiment.

【0061】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるスマー
トカードやメモリカードのICカードおよびそれに使用
されるCOB・ICに適用した場合について説明した
が、それに限定されるものではなく、他のICカード、
さらには、携帯電話等の電子機器等に使用されるCOB
・ICやTCP・ICに適用することができる。
In the above description, mainly the case where the invention made by the inventor is applied to an IC card of a smart card or a memory card and a COB / IC used therefor as a background of application, Not limited to that, other IC cards,
Furthermore, COB used for electronic devices such as mobile phones, etc.
-Can be applied to IC and TCP / IC.

【0062】[0062]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0063】長手方向に送られて半導体チップが搭載さ
れて行くテープキャリアのテープに、例えば、テープキ
ャリアの繋ぎ目を表示する繋ぎ目表示部をテープキャリ
アにおける繋ぎ目の上手に付することにより、トランス
ファ成形方法の実施に際して繋ぎ目を予め認識すること
ができるため、繋ぎ目を避けることができ、その結果、
テープキャリアへの樹脂封止体のトランスファ成形方法
による成形を実現することができる。
By attaching, for example, a seam display portion for displaying a seam of the tape carrier to the tape of the tape carrier on which the semiconductor chip is mounted while being sent in the longitudinal direction, the seam of the tape carrier is attached well. Since the seam can be recognized in advance when performing the transfer molding method, the seam can be avoided, and as a result,
It is possible to realize the molding of the resin sealing body to the tape carrier by the transfer molding method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態であるCOB・ICの製
造方法を示しており、(a)はその製造装置の模式図、
(b)はその製品の一部省略平面図、(c)は(b)の
c−c線に沿う拡大部分断面図である。
FIGS. 1A and 1B show a method of manufacturing a COB / IC according to an embodiment of the present invention, wherein FIG.
(B) is a partially omitted plan view of the product, and (c) is an enlarged partial sectional view taken along line cc of (b).

【図2】COB・ICを示しており、(a)は正面断面
図、(b)は一部切断側面図、(c)は(b)のc−c
線に沿う拡大部分正面断面図である。
FIGS. 2A and 2B show a COB IC, wherein FIG. 2A is a front sectional view, FIG. 2B is a partially cut side view, and FIG.
It is an expansion partial front sectional view along a line.

【図3】COB・ICの一部切断平面図である。FIG. 3 is a partially cut plan view of a COB IC.

【図4】本発明の一実施の形態であるCOB・ICの製
造方法に使用されるテープキャリアを示しており、
(a)は右側が一部省略平面図で、左側が一部省略底面
図であり、(b)は(a)のb−b線に沿う正面断面図
である。
FIG. 4 shows a tape carrier used in a method of manufacturing a COB / IC according to an embodiment of the present invention;
(A) is a partially omitted plan view on the right side, a partially omitted bottom view on the left side, and (b) is a front sectional view along line bb in (a).

【図5】チップ固着工程後を示しており、(a)は右側
が一部省略平面図で、左側が一部省略底面図であり、
(b)は(a)のb−b線に沿う正面断面図である。
FIG. 5 shows a state after the chip fixing step, in which (a) is a partially omitted plan view on the right side and a partially omitted bottom view on the left side;
(B) is front sectional drawing which follows the bb line | wire of (a).

【図6】接続工程後を示しており、(a)は右側が一部
省略平面図で、左側が一部省略底面図であり、(b)は
(a)のb−b線に沿う正面断面図である。
6 (a) is a partially omitted plan view on the right side and a partially omitted bottom view on the left side, and FIG. 6 (b) is a front view along the line bb in FIG. 6 (a). It is sectional drawing.

【図7】樹脂封止体成形工程を示しており、(a)は上
型の一部省略底面図、(b)は正面断面図である。
7A and 7B show a resin sealing body forming step, in which FIG. 7A is a partially omitted bottom view of the upper mold, and FIG. 7B is a front sectional view.

【図8】同じく樹脂封止体成形工程を示しており、
(a)は拡大部分断面図、(b)は離型後を示す拡大部
分断面図である。
FIG. 8 also shows a resin sealing body molding step,
(A) is an enlarged partial sectional view, (b) is an enlarged partial sectional view showing after mold release.

【図9】樹脂封止体成形工程後を示しており、(a)は
一部省略平面図、(b)は正面断面図である。
9A and 9B show a state after a resin sealing body forming step, in which FIG. 9A is a partially omitted plan view and FIG. 9B is a front sectional view.

【図10】ランナ成形体およびゲート成形体除去後を示
しており、(a)は右側が一部省略平面図で、左側が一
部省略底面図であり、(b)は(a)のb−b線に沿う
正面断面図である。
10A and 10B show a state after removal of a runner molded body and a gate molded body. FIG. 10A is a plan view partially omitted on the right side, a bottom view partially omitted on the left side, and FIG. It is front sectional drawing which follows the -b line.

【図11】COB・ICが使用されたICカードを示し
ており、(a)は平面図、(b)は(a)のb−b線に
沿う拡大部分断面図である。
FIGS. 11A and 11B show an IC card using a COB.IC. FIG. 11A is a plan view, and FIG. 11B is an enlarged partial cross-sectional view taken along line bb of FIG.

【符号の説明】[Explanation of symbols]

1…COB・ICの一貫製造装置(一貫製造装置)、2
…ローディング装置、3…チップボンディング装置、4
…情報表示装置、5…キュア装置、6…ワイヤボンディ
ング装置、7…バッファ装置、8…残渣成形体除去装
置、9…アンローディング装置、10…COB・IC
(半導体装置)、11…テープキャリア、12…キャリ
ア(単位キャリア)、13…テープ、14…送り孔、1
5…シート、16…アウタリード、16a…中央部のア
ウタリード、17…半導体チップ収容孔(収容孔)、1
8…接続孔、19…キャビティー用レジスト層、20…
ゲート用レジスト層、21…チップ(半導体チップ)、
22…電極パッド、23…VCC電極、24…接着剤
層、25…フィラー、26…ワイヤ、27…組立体、2
8…樹脂封止体、29…凸面鏡形状部(凸形状部)、3
0…成形品、31…成形品(中間製品)、32…ICカ
ード、33…本体、34…収納凹部、35…大径凹部、
36…小径凹部、37…接着剤層、40…トランスファ
成形装置、41…上型、42…下型、43…キャビティ
ー、44…ポット、45…プランジャ、46…カル、4
7…ランナ、47A…ランナ成形体、48…ゲート、4
8A…ゲート成形体、49…凹面鏡形状部(凹形状
部)、50…凸部、50A…凹部、51…エジェクタピ
ン案内孔、51A…バリ、52…エジェクタピン、52
A…エジェクタピン痕、53…液状の樹脂(レジン)、
70…表示マーク(表示部)、71…スタート表示孔
(スタート表示部)、72…不良表示孔(不良表示
部)、73…ピッチ表示孔(ピッチ表示部)、74…粘
着テープ、75…繋ぎ目、76…繋ぎ目表示孔(繋ぎ目
表示部)、77…変更表示エリア、78…変更表示孔
(変更表示部)、79…エンド表示孔(エンド表示
部)。
1. Integrated production equipment for COB / IC (integrated production equipment), 2.
... Loading device, 3 ... Chip bonding device, 4
... Information display device, 5 ... Cure device, 6 ... Wire bonding device, 7 ... Buffer device, 8 ... Residual molded body removing device, 9 ... Unloading device, 10 ... COB / IC
(Semiconductor device), 11: tape carrier, 12: carrier (unit carrier), 13: tape, 14: feed hole, 1
Reference numeral 5: sheet, 16: outer lead, 16a: outer lead at the center, 17: semiconductor chip receiving hole (receiving hole), 1
8 ... connection hole, 19 ... resist layer for cavity, 20 ...
Resist layer for gate, 21 ... chip (semiconductor chip),
22 electrode pad, 23 VCC electrode, 24 adhesive layer, 25 filler, 26 wire, 27 assembly, 2
8: resin sealing body, 29: convex mirror-shaped part (convex-shaped part), 3
0: molded product, 31: molded product (intermediate product), 32: IC card, 33: main body, 34: storage recess, 35: large diameter recess,
36: small diameter recess, 37: adhesive layer, 40: transfer molding device, 41: upper die, 42: lower die, 43: cavity, 44: pot, 45: plunger, 46: cull, 4
7 ... runner, 47A ... runner molded body, 48 ... gate, 4
8A: gate molded body, 49: concave mirror-shaped part (concave part), 50: convex part, 50A: concave part, 51: ejector pin guide hole, 51A: burr, 52: ejector pin, 52
A: Ejector pin mark, 53: Liquid resin (resin),
Reference numeral 70: display mark (display), 71: start display hole (start display), 72: defective display hole (defective display), 73: pitch display hole (pitch display), 74: adhesive tape, 75: connection Eyes, 76: joint display hole (joint display part), 77: change display area, 78: change display hole (change display part), 79: end display hole (end display part).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 中嶋 浩一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tsuneo Endo 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. No. 15 Sun Eastern Semiconductor Co., Ltd.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 長手方向に送られて半導体チップが順次
搭載されて行くテープキャリアのテープに、製造の制御
に関する情報を表示する表示部が付されることを特徴と
する半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein a display section for displaying information related to manufacturing control is attached to a tape of a tape carrier on which semiconductor chips are sequentially transferred and mounted in a longitudinal direction.
【請求項2】 長手方向に送られるテープキャリアに半
導体チップが長手方向に間隔を置かれて順次搭載されて
行く搭載工程と、前記半導体チップを樹脂封止する樹脂
封止体が前記テープキャリアに成形される樹脂封止体成
形工程とを備えている半導体装置の製造方法において、 前記テープキャリアのテープに製造の制御に関する情報
を表示する表示部が付されることを特徴とする半導体装
置の製造方法。
2. A mounting step in which semiconductor chips are sequentially mounted on a tape carrier fed in a longitudinal direction at intervals in a longitudinal direction, and a resin sealing body for resin-sealing the semiconductor chips is provided on the tape carrier. A method of manufacturing a semiconductor device, comprising: a step of molding a resin sealing body to be molded, wherein a display unit for displaying information relating to control of manufacturing is attached to a tape of the tape carrier. Method.
【請求項3】 前記搭載工程が、前記半導体チップが前
記テープキャリアに固着される固着工程と、前記テープ
キャリアに固着されたアウタリードと前記半導体チップ
の電極パッドとが電気的に接続される接続工程とを備え
ていることを特徴とする請求項2に記載の半導体装置の
製造方法。
3. The mounting step includes: a fixing step of fixing the semiconductor chip to the tape carrier; and a connecting step of electrically connecting an outer lead fixed to the tape carrier and an electrode pad of the semiconductor chip. 3. The method of manufacturing a semiconductor device according to claim 2, comprising:
【請求項4】 前記搭載工程が、前記半導体チップを前
記テープキャリアに機械的かつ電気的に接続するように
構成されていることを特徴とする請求項2に記載の半導
体装置の製造方法。
4. The method according to claim 2, wherein the mounting step is configured to mechanically and electrically connect the semiconductor chip to the tape carrier.
【請求項5】 前記樹脂封止体成形工程が、前記樹脂封
止体を加圧成形法によって成形するように構成されてい
ることを特徴とする請求項2、3または4に記載の半導
体装置の製造方法。
5. The semiconductor device according to claim 2, wherein said resin sealing body molding step is configured to mold said resin sealing body by a pressure molding method. Manufacturing method.
【請求項6】 前記樹脂封止体成形工程が、前記樹脂封
止体をポッティング法によって成形するように構成され
ていることを特徴とする請求項2、3または4に記載の
半導体装置の製造方法。
6. The manufacturing of a semiconductor device according to claim 2, wherein the resin sealing body molding step is configured to mold the resin sealing body by a potting method. Method.
【請求項7】 前記表示部が前記テープに開設される小
孔によって構成されていることを特徴とする請求項1、
2、3、4、5または6に記載の半導体装置の製造方
法。
7. The device according to claim 1, wherein the display section is constituted by a small hole formed in the tape.
7. The method for manufacturing a semiconductor device according to 2, 3, 4, 5, or 6.
【請求項8】 前記表示部として、開始を表示するスタ
ート表示部と、終了を表示するエンド表示部と、変更を
表示する変更表示部と、不良を表示する不良表示部と、
ピッチを表示するピッチ表示部と、テープキャリアの繋
ぎ目を表示する繋ぎ目表示部とが設定されていることを
特徴とする請求項1、2、3、4、5、6または7に記
載の半導体装置の製造方法。
8. A start display unit for displaying a start, an end display unit for displaying an end, a change display unit for displaying a change, a defect display unit for displaying a defect as the display unit,
The pitch display section for displaying a pitch and a seam display section for displaying a seam of a tape carrier are set, according to claim 1, 2, 3, 4, 5, 6, or 7. A method for manufacturing a semiconductor device.
【請求項9】 長手方向に送られるテープキャリアに半
導体チップを長手方向に間隔をおいて搭載する搭載装置
と、前記半導体チップを樹脂封止する樹脂封止体を前記
テープキャリアに成形する樹脂封止体成形装置とを備え
ている半導体装置の製造装置において、 前記テープキャリアのテープに製造制御情報表示部を付
する情報表示装置が設けられていることを特徴とする半
導体装置の製造装置。
9. A mounting device for mounting a semiconductor chip on a tape carrier fed in a longitudinal direction at an interval in a longitudinal direction, and a resin sealing for molding a resin sealing body for resin sealing the semiconductor chip on the tape carrier. An apparatus for manufacturing a semiconductor device, comprising: a body forming device; and an information display device for attaching a manufacturing control information display section to a tape of the tape carrier.
【請求項10】 前記情報表示装置が、前記テープの所
定位置に製造制御情報表示部として小孔を開設するよう
に構成されていることを特徴とする請求項9に記載の半
導体装置の製造装置。
10. The apparatus according to claim 9, wherein the information display device is configured to open a small hole as a manufacturing control information display section at a predetermined position on the tape. .
【請求項11】 前記情報表示装置は、開始を表示する
スタート表示部と、終了を表示するエンド表示部と、変
更を表示する変更表示部と、不良を表示する不良表示部
と、ピッチを表示するピッチ表示部と、テープキャリア
の繋ぎ目を表示する繋ぎ目表示部とを表示するように構
成されていることを特徴とする請求項9または10に記
載の半導体装置の製造装置。
11. The information display device includes a start display unit for displaying a start, an end display unit for displaying an end, a change display unit for displaying a change, a defect display unit for displaying a defect, and a pitch. 11. The semiconductor device manufacturing apparatus according to claim 9, wherein a pitch display section for displaying a tape carrier and a seam display section for displaying a seam of a tape carrier are displayed.
JP24999897A 1997-08-28 1997-08-28 Semiconductor device manufacturing method and tape carrier used therefor Expired - Lifetime JP3729992B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24999897A JP3729992B2 (en) 1997-08-28 1997-08-28 Semiconductor device manufacturing method and tape carrier used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24999897A JP3729992B2 (en) 1997-08-28 1997-08-28 Semiconductor device manufacturing method and tape carrier used therefor

Publications (2)

Publication Number Publication Date
JPH1174412A true JPH1174412A (en) 1999-03-16
JP3729992B2 JP3729992B2 (en) 2005-12-21

Family

ID=17201331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24999897A Expired - Lifetime JP3729992B2 (en) 1997-08-28 1997-08-28 Semiconductor device manufacturing method and tape carrier used therefor

Country Status (1)

Country Link
JP (1) JP3729992B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062338A1 (en) * 1999-04-12 2000-10-19 Nitto Denko Corporation Semiconductor chip resin-sealing method and adhesive tape for pasting lead frames or the like
US6523446B1 (en) * 1997-07-18 2003-02-25 Hitachi Chemical Company, Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523446B1 (en) * 1997-07-18 2003-02-25 Hitachi Chemical Company, Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
US7273654B2 (en) 1997-07-18 2007-09-25 Hitachi Chemical Company, Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
US7449076B2 (en) 1997-07-18 2008-11-11 Hitachi Chemical Company, Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
WO2000062338A1 (en) * 1999-04-12 2000-10-19 Nitto Denko Corporation Semiconductor chip resin-sealing method and adhesive tape for pasting lead frames or the like

Also Published As

Publication number Publication date
JP3729992B2 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
EP0390996B1 (en) IC card module
KR100849181B1 (en) Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same
KR20020017986A (en) Semiconductor Device and Manufacture Method of That
US6680220B2 (en) Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
JP2001053094A (en) Resin sealing method and device
JP2007036273A (en) Method for manufacturing semiconductor integrated circuit device
JP2007096196A (en) Manufacturing method for semiconductor device
JP3729992B2 (en) Semiconductor device manufacturing method and tape carrier used therefor
JP2005085832A (en) Resin molding apparatus
JPH04184944A (en) Sealing method for ic with resin
JPH1092856A (en) Method for resin-sealing chip size package and resin-sealing device
JPWO2005114730A1 (en) Semiconductor device manufacturing method and semiconductor device
CN213184260U (en) Packaging structure of chip
JPH10199910A (en) Semiconductor device, manufacture thereof and ic card using the same
JPH06342816A (en) Semiconductor device, its manufacture, and lead frame used therefor
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
CN111863637A (en) Packaging method of semiconductor chip
JPH1174422A (en) Molding method and device of semiconductor device and its resin sealing body
KR100281305B1 (en) Improved thin package IC device
JP2000012584A (en) Semiconductor device, its manufacture and ic card
JP3408395B2 (en) Method for manufacturing semiconductor device
KR100258876B1 (en) Method for fabricating test package of semiconductor
CN111863639A (en) Chip packaging method
JPH1174423A (en) Semiconductor device and manufacture thereof and ic card using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

EXPY Cancellation because of completion of term