JPH10199910A - Semiconductor device, manufacture thereof and ic card using the same - Google Patents

Semiconductor device, manufacture thereof and ic card using the same

Info

Publication number
JPH10199910A
JPH10199910A JP25000197A JP25000197A JPH10199910A JP H10199910 A JPH10199910 A JP H10199910A JP 25000197 A JP25000197 A JP 25000197A JP 25000197 A JP25000197 A JP 25000197A JP H10199910 A JPH10199910 A JP H10199910A
Authority
JP
Japan
Prior art keywords
sheet
semiconductor device
semiconductor chip
resin
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25000197A
Other languages
Japanese (ja)
Inventor
Koichi Nakajima
浩一 中嶋
Norinaga Arai
徳長 荒井
Kazuaki Uehara
一昭 上原
Takuya Nakajo
卓也 中條
Kazuyuki Takeshita
和幸 竹下
Tsuneo Endo
恒雄 遠藤
Tsuneo Sato
恒夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP25000197A priority Critical patent/JPH10199910A/en
Publication of JPH10199910A publication Critical patent/JPH10199910A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a flexible COB(chip-on-board package) IC having a specified strength for flexible IC cards. SOLUTION: A flexible COB/IC 10 having a specified strength for IC cards is composed of a carrier 12 and a chip 21. The carrier 12 is an insulating flexible sheets 15 having eight outer side leads at both sides of a center outer lead 16a on one main surface, with connection holes 18 bored at positions facing side outer leads 16. The chip 21 is disposed in a hole 17 at the center of the sheet 15 and fixed to the center outer lead 16a, through an insulative adhesive layer 24. Wires 26 bonded to electrode pads 22 of the chip 21 are connected to respective side outer leads 16 at the connection holes 18. The chip 21 and wires 26 on the sheet 15 are sealed with a resin, to form a resin sealed body 28 having a convex part 29 at the top surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、チップ・オン・ボードパッケージ(以下、COBと
いう。)を備えている半導体装置に関し、例えば、所謂
ICカードに利用して有効なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a chip-on-board package (hereinafter referred to as a COB), and more particularly to a semiconductor device which is effective when used in a so-called IC card. .

【0002】[0002]

【従来の技術】ICカードはCOBを備えている半導体
集積回路装置(以下、COB・ICという。)がプラス
チック製カードに内蔵されて構成されている。ICカー
ドのうちCOB・ICによってマイクロコンピュータが
構築されたものは、スマートカードと呼ばれており、ま
た、EEPROMやフラッシュメモリ等を有するICを
用いるものはメモリカードと呼ばれている。COB・I
Cはプラスチック製カードの一端部寄りの表面に没設さ
れている収納凹部内に挿入されて接着剤によって接着さ
れており、アウタリードが収納凹部外に露出されてい
る。
2. Description of the Related Art An IC card includes a semiconductor integrated circuit device having a COB (hereinafter referred to as a COB IC) built in a plastic card. Among IC cards, those in which a microcomputer is constructed by COB / IC are called smart cards, and those using ICs having an EEPROM, a flash memory, or the like are called memory cards. COB ・ I
C is inserted into a storage recess recessed on the surface near one end of the plastic card and adhered by an adhesive, and the outer lead is exposed outside the storage recess.

【0003】ICカードに使用される従来のCOB・I
Cとして、絶縁性を有するシートの一方の主面に複数個
のアウタリードが固着されているとともにシートの所定
のアウタリードに対向した位置に複数個の接続孔が開設
されているキャリアと、前記シートの他方の主面の上に
固着されている半導体チップと、一端部が前記各アウタ
リードに各接続孔においてボンディングされ他端部が前
記半導体チップの各電極パッドにボンディングされて各
アウタリードと半導体チップとを電気的に接続している
ワイヤと、前記半導体チップおよび前記ワイヤ群を樹脂
封止する樹脂封止体とを備えているものがある。
Conventional COB.I used for IC card
C, a carrier in which a plurality of outer leads are fixed to one main surface of an insulating sheet and a plurality of connection holes are opened at positions facing predetermined outer leads of the sheet; A semiconductor chip fixed on the other main surface, one end part is bonded to each outer lead in each connection hole and the other end part is bonded to each electrode pad of the semiconductor chip, and each outer lead and the semiconductor chip are separated. Some include a wire that is electrically connected, and a resin sealing body that seals the semiconductor chip and the wire group with a resin.

【0004】なお、この種の半導体装置とその製造方法
およびそれを用いたICカードを述べてある例として
は、特開平2−112264号公報がある。
Japanese Patent Application Laid-Open No. 2-112264 discloses an example of this type of semiconductor device, its manufacturing method, and an IC card using the same.

【0005】[0005]

【発明が解決しようとする課題】前記したICカードに
使用される従来のCOB・ICは半導体チップがシート
の上に固着されているため、COBの厚さは半導体チッ
プの厚さとシートの厚さとアウタリードとの和によって
決定されることになる。ここで、半導体チップ、シート
およびアウタリードの厚さを変更せずにキャリアにおけ
るシートを可撓性を有する材料によって形成した場合に
は、COB・IC全体としての強度が低下するため、不
良率が大きくなるという問題点があることが本発明者に
よって明らかにされた。また、COB・ICのシートが
プリント配線基板に一般に広く使用される所謂ガラス・
エポキシ樹脂によって構成されている場合には、可撓性
が低いばかりでなくコストを低減することができないと
いう問題点がある。
In the conventional COB / IC used for the above-mentioned IC card, since the semiconductor chip is fixed on the sheet, the thickness of the COB is reduced by the thickness of the semiconductor chip and the thickness of the sheet. It is determined by the sum with the outer lead. Here, when the sheet in the carrier is formed of a flexible material without changing the thickness of the semiconductor chip, the sheet, and the outer leads, the strength of the COB / IC as a whole decreases, so that the defect rate increases. It has been found by the present inventors that there is a problem that the In addition, the so-called glass or COB / IC sheet is generally widely used for printed wiring boards.
When it is made of an epoxy resin, there is a problem that not only the flexibility is low but also the cost cannot be reduced.

【0006】本発明の目的は、キャリアにおけるシート
を可撓性を有する材料によって形成しても強度の低下を
防止することができるとともに、コストを低減すること
ができる半導体装置およびその製造方法を提供すること
にある。
An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can prevent a decrease in strength and reduce costs even when a sheet of a carrier is formed of a flexible material. Is to do.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0009】すなわち、課題を解決した半導体装置は、
一方の主面に複数個のアウタリードが固着されている絶
縁性を有するシートが可撓性を有する材料によって形成
されているとともに、このシートにおける半導体チップ
に対向する位置に半導体チップ収容孔が開設されてお
り、この半導体チップ収容孔の底で露出した前記アウタ
リードに前記半導体チップが接着剤層によって固着され
ている。この半導体装置によれば、半導体チップはシー
トに開設された半導体チップ収容孔において固着される
ため、シートの厚さの分だけ半導体チップの厚さを厚く
設定することができ、半導体装置全体としての機械的強
度を増加させることができる。
That is, a semiconductor device which has solved the problem is as follows.
An insulating sheet having a plurality of outer leads fixed to one main surface is formed of a flexible material, and a semiconductor chip receiving hole is formed at a position of the sheet facing the semiconductor chip. The semiconductor chip is fixed to the outer lead exposed at the bottom of the semiconductor chip housing hole by an adhesive layer. According to this semiconductor device, since the semiconductor chip is fixed in the semiconductor chip receiving hole formed in the sheet, the thickness of the semiconductor chip can be set to be thicker by the thickness of the sheet. Mechanical strength can be increased.

【0010】半導体チップが固着されたアウタリードを
他のアウタリードから切り離して電気的に絶縁された状
態に構成することにより、半導体チップと他のアウタリ
ードとの間の電気的絶縁状態を確実に維持することがで
きる。
[0010] The outer lead to which the semiconductor chip is fixed is separated from the other outer lead and is configured to be electrically insulated, so that the electrical insulation state between the semiconductor chip and the other outer lead is reliably maintained. Can be.

【0011】樹脂封止体におけるアウタリード群と反対
側の主面を凸形状に形成することにより、樹脂封止体の
点圧強度は増強されるため、半導体装置全体としての機
械的強度を増加させることができる。
By forming the main surface of the resin sealing body opposite to the outer lead group in a convex shape, the point pressure strength of the resin sealing body is increased, and the mechanical strength of the entire semiconductor device is increased. be able to.

【0012】樹脂封止体におけるシートとの接触部に末
広がりのテーパを有する応力吸収部を形成することによ
り、樹脂封止体とシートとの間の剥離を防止することが
できるため、樹脂封止体に曲げ応力が加わった場合であ
っても、樹脂封止体とシートとの間の剥離を確実に防止
することができる。
By forming a stress absorbing portion having a divergent taper at a contact portion of the resin sealing body with the sheet, peeling between the resin sealing body and the sheet can be prevented. Even when bending stress is applied to the body, separation between the resin sealing body and the sheet can be reliably prevented.

【0013】[0013]

【発明の実施の形態】図1は本発明の一実施の形態であ
るCOB・ICを示しており、(a)は正面断面図、
(b)は一部切断側面図、(c)は(b)のc−c線に
沿う拡大部分正面断面図である。図2はそのCOB・I
Cの一部切断平面図である。図3以降図9までは本発明
の一実施の形態であるCOB・ICの製造方法を説明す
るための各説明図である。図10はそのCOB・ICが
使用されたICカードを示し、(a)は平面図、(b)
は(a)のb−b線に沿う拡大部分断面図である。
1 shows a COB IC according to an embodiment of the present invention. FIG.
(B) is a partially cut side view, and (c) is an enlarged partial front sectional view taken along line cc of (b). Figure 2 shows the COB · I
It is a partially cut-away plan view of C. FIG. 3 to FIG. 9 are explanatory views for explaining a method of manufacturing a COB / IC according to an embodiment of the present invention. FIG. 10 shows an IC card using the COB.IC, (a) is a plan view, (b)
FIG. 4 is an enlarged partial cross-sectional view taken along line bb in FIG.

【0014】本実施形態において、本発明に係る半導体
装置は、図1および図2に示されているようにICカー
ドに使用されるCOB・ICとして構成されている。こ
のCOB・IC10はキャリア12および半導体チップ
21を備えている。キャリア12は絶縁性および可撓性
を有する略正方形薄板形状のシート15を備えており、
シート15の一方の主面には9個のアウタリード16が
固着されている。9個のアウタリード16は1個の長方
形のアウタリード(以下、中央部のアウタリードとい
う。)16aの両長辺の脇に他の8個のアウタリード
(以下、両脇のアウタリードということがある。)が対
称形に配置されている。アウタリード16のそれぞれは
互いに切り離されて電気的に非接続の状態になってい
る。すなわち、両脇のアウタリード16のそれぞれは互
いに電気的に非接続の状態になっているとともに、両脇
のアウタリード16群と中央部のアウタリード16aと
は電気的に非接続の状態になっている。
In the present embodiment, the semiconductor device according to the present invention is configured as a COB IC used in an IC card as shown in FIGS. The COB IC 10 includes a carrier 12 and a semiconductor chip 21. The carrier 12 includes a substantially square thin sheet 15 having insulation and flexibility.
Nine outer leads 16 are fixed to one main surface of the sheet 15. The nine outer leads 16 have one other rectangular outer lead (hereinafter, referred to as a central outer lead) 16a, and eight other outer leads (hereinafter, referred to as both outer leads) beside both long sides. They are arranged symmetrically. Each of the outer leads 16 is separated from each other and is in an electrically disconnected state. That is, the outer leads 16 on both sides are electrically disconnected from each other, and the group of outer leads 16 on both sides and the outer lead 16a at the center are electrically disconnected.

【0015】シート15における中央部のアウタリード
16aに対向する位置には半導体チップ収容孔17が開
設されており、中央部のアウタリード16aは半導体チ
ップ収容孔17の一端開口を閉塞して底において露出し
た状態になっている。半導体チップ21は半導体チップ
収容孔17の底で露出した中央部のアウタリード16a
の上に固着されている。シート15の両脇のアウタリー
ド16に対向した位置には複数個の接続孔18がそれぞ
れ開設されている。半導体チップ21のシート15と反
対側の主面に形成された各電極パッド22には、一端部
が両脇のアウタリード16のそれぞれに各接続孔18に
おいてボンディングされたワイヤ26の他端部がボンデ
ィングされており、両脇のアウタリード16と半導体チ
ップ21とは各ワイヤ26によって電気的に接続されて
いる。ここで、両脇のアウタリード16群と中央部のア
ウタリード16aとは電気的に非接続の状態になってい
るので、中央部のアウタリード16aは両脇のアウタリ
ード16群と電気的に非接続の状態になっている。半導
体チップ21およびワイヤ26群は樹脂封止体28によ
って樹脂封止されている。そして、このCOB・IC1
0は後述する製造方法によって製造されている。
A semiconductor chip receiving hole 17 is formed at a position facing the outer lead 16a at the center of the sheet 15, and the outer lead 16a at the center closes one end opening of the semiconductor chip receiving hole 17 and is exposed at the bottom. It is in a state. The semiconductor chip 21 has a central outer lead 16 a exposed at the bottom of the semiconductor chip housing hole 17.
It is fixed on the top. A plurality of connection holes 18 are respectively formed at positions on both sides of the sheet 15 facing the outer leads 16. One end of each of the electrode pads 22 formed on the main surface of the semiconductor chip 21 on the side opposite to the sheet 15 is connected to the other end of a wire 26 having one end bonded to each of the outer leads 16 on both sides in each connection hole 18. The outer leads 16 on both sides and the semiconductor chip 21 are electrically connected by wires 26. Here, the outer leads 16a at both sides and the outer leads 16a at the center are electrically disconnected from each other, and the outer leads 16a at the center are electrically disconnected from the outer leads 16 at both sides. It has become. The semiconductor chip 21 and the group of wires 26 are resin-sealed by a resin sealing body 28. And this COB ・ IC1
0 is manufactured by a manufacturing method described later.

【0016】以下、本発明の一実施形態であるCOB・
ICの製造方法を説明する。この説明により、前記構成
に係るCOB・ICの構成の詳細が共に明らかにされ
る。
Hereinafter, COB · which is an embodiment of the present invention will be described.
A method for manufacturing an IC will be described. By this description, the details of the configuration of the COB / IC according to the configuration will be clarified.

【0017】本実施形態に係るCOB・ICの製造方法
には、テープキャリア製造工程において製造された図3
に示されているテープキャリア11が使用される。図3
に示されているテープキャリア11は多数のキャリア
(以下、単位キャリアという。)12から構成されてお
り、シートの素材になるテープ13を備えている。テー
プ13は絶縁性および可撓性を有する樹脂が使用され
て、一定幅の細長いテープ形状に形成されている。テー
プ13の両端辺には送り孔14が多数個、長手方向に等
間隔に整列されてそれぞれ開設されている。テープ13
の両方の送り孔14群の列の間には一対のシート15、
15が短手方向に隣合わせに並べられて仮想的に形成さ
れており、両方のシート15群はテープ13の両側にお
いてそれぞれ一列ずつに整列した状態になっている。
The method for manufacturing a COB / IC according to the present embodiment includes the steps shown in FIG.
The tape carrier 11 shown in FIG. FIG.
Is composed of a number of carriers (hereinafter, referred to as unit carriers) 12 and has a tape 13 as a material of a sheet. The tape 13 is made of an insulating and flexible resin, and is formed in an elongated tape shape having a constant width. A large number of feed holes 14 are formed at both ends of the tape 13 at regular intervals in the longitudinal direction. Tape 13
A pair of sheets 15 between the rows of the two feed holes 14
15 are virtually formed side by side in the lateral direction, and both groups of sheets 15 are arranged in a line on each side of the tape 13.

【0018】各単位キャリア12のシート15において
一方の主面(以下、第1主面という。)には9個のアウ
タリード16が、中央部のアウタリード16aの両脇に
両脇のアウタリード16が4個ずつ左右対称形にそれぞ
れ配されて固着されている。アウタリード16群はテー
プ13の第1主面に貼着された銅箔がリソグラフィー処
理およびエッチング処理によってパターニングされて形
成され、5μmのニッケルめっき被膜および0.1μm
の金めっき被膜(いずれも図示せず)が被着されたもの
である。アウタリード16のそれぞれは互いに切り離さ
れて電気的に非接続の状態になっている。
Nine outer leads 16 are provided on one main surface (hereinafter, referred to as a first main surface) of the sheet 15 of each unit carrier 12, and four outer leads 16 are provided on both sides of the central outer lead 16a. They are arranged symmetrically left and right and fixed. The outer leads 16 are formed by patterning a copper foil adhered to the first main surface of the tape 13 by lithography and etching, and forming a 5 μm nickel plating film and a 0.1 μm
Of gold plating (both not shown). Each of the outer leads 16 is separated from each other and is in an electrically disconnected state.

【0019】シート15の中央部には半導体チップ収容
孔(以下、収容孔という。)17が第1主面とは他方の
主面(以下、第2主面という。)側から開設されてお
り、収容孔17の底には中央部のアウタリード16aが
露出した状態になっている。シート15の収容孔17の
両脇には8個の接続孔18が4個ずつ対称形に配され
て、第2主面側から開設されており、各接続孔18の底
には両脇のアウタリード16のそれぞれが露出した状態
になっている。
At the center of the sheet 15, a semiconductor chip receiving hole (hereinafter, referred to as a receiving hole) 17 is opened from the other main surface (hereinafter, referred to as a second main surface) side of the first main surface. The central outer lead 16a is exposed at the bottom of the housing hole 17. Eight connection holes 18 are symmetrically arranged on each side of the accommodation hole 17 of the sheet 15 and are opened from the second main surface side. The bottom of each connection hole 18 has both sides. Each of the outer leads 16 is exposed.

【0020】各単位キャリア12のシート15において
第2主面にはキャビティー用レジスト層19が収容孔1
7および接続孔18群を取り囲むように略正方形枠形状
に形成されており、キャビティー用レジスト層19は後
述するトランスファ成形装置におけるキャビティーの外
縁に対応するように設定されている。キャビティー用レ
ジスト層19の外周における送り孔14側の所定の部位
にはゲート用レジスト層20が一定幅の略矩形形状に形
成されており、ゲート用レジスト層20は後述するトラ
ンスファ成形装置におけるゲートに対応するように設定
されている。キャビティー用レジスト層19およびゲー
ト用レジスト層20はスクリーン印刷法によって塗布さ
れた後に紫外線によって硬化されて形成されており、厚
さは10〜30μmに設定されている。
On the second main surface of the sheet 15 of each unit carrier 12, a cavity resist layer 19 is provided with an accommodation hole 1.
It is formed in a substantially square frame shape so as to surround the group 7 and the group of connection holes 18, and the cavity resist layer 19 is set so as to correspond to the outer edge of the cavity in a transfer molding apparatus described later. A gate resist layer 20 is formed in a substantially rectangular shape with a constant width at a predetermined position on the outer periphery of the cavity resist layer 19 on the side of the feed hole 14, and the gate resist layer 20 is formed by a gate in a transfer molding apparatus described later. Is set to correspond to. The cavity resist layer 19 and the gate resist layer 20 are formed by being applied by a screen printing method and then being cured by ultraviolet rays, and have a thickness of 10 to 30 μm.

【0021】以上のように構成されたテープキャリア1
1には半導体チップ固着工程において、半導体チップ
(以下、チップという。)が図4に示されているように
固着される。チップ21はICの製造工程における所謂
前工程において半導体ウエハの状態でマイクロコンピュ
ータの集積回路を作り込まれた後に、同じく後工程のダ
イシング工程において収容孔17の大きさよりも小さい
小片にダイシングされることにより、製造されたIC構
造物である。チップ21の一方の主面(以下、第1主面
という。)における外周辺部には電極パッド22が複数
個(本実施形態では6個)、形成されている。ちなみ
に、電極パッド22も半導体ウエハの状態で形成され
る。チップ21の第1主面と反対側の主面(以下、第2
主面という。)にはVCC電極23が設定されている。
The tape carrier 1 constructed as described above
In the semiconductor chip fixing step 1, a semiconductor chip (hereinafter, referred to as a chip) is fixed as shown in FIG. The chip 21 is diced into small pieces smaller than the size of the receiving hole 17 in the subsequent dicing process after the integrated circuit of the microcomputer is formed in the state of the semiconductor wafer in the so-called pre-process in the IC manufacturing process. Thus, the IC structure is manufactured. A plurality of (six in the present embodiment) electrode pads 22 are formed on an outer peripheral portion of one main surface (hereinafter, referred to as a first main surface) of the chip 21. Incidentally, the electrode pads 22 are also formed in a semiconductor wafer state. A main surface of the chip 21 opposite to the first main surface (hereinafter referred to as a second main surface)
Main surface. ), A VCC electrode 23 is set.

【0022】半導体チップ固着工程において、テープキ
ャリア11における各収容孔17の底で露出した中央部
のアウタリード16aの上には、絶縁性を有する接着剤
層24が塗布される。接着剤層24を組成する接着剤の
中には絶縁性を有するフィラー25が混入されており、
フィラー25の粒径は20〜100μmに形成されてい
る。接着剤層24にはチップ21のVCC電極23が接
着される。接着剤には粒径20〜100μmの絶縁性を
有するフィラー25が混入されているため、接着剤層2
4によって収容孔17の中央部のアウタリード16aの
上に接着された状態において、チップ21は中央部のア
ウタリード16aに対して完全に絶縁を維持した状態に
なる。
In the semiconductor chip fixing step, an adhesive layer 24 having an insulating property is applied on the outer lead 16a at the center exposed at the bottom of each accommodation hole 17 in the tape carrier 11. Filler 25 having an insulating property is mixed in the adhesive forming the adhesive layer 24,
The filler 25 has a particle size of 20 to 100 μm. The VCC electrode 23 of the chip 21 is adhered to the adhesive layer 24. Since the adhesive is mixed with an insulating filler 25 having a particle size of 20 to 100 μm, the adhesive layer 2
In a state where the chip 21 is adhered on the outer lead 16a at the center of the accommodation hole 17 by the chip 4, the chip 21 is completely insulated from the outer lead 16a at the center.

【0023】次いで、接続工程において、図5に示され
ているように、チップ21の各電極パッド22と各接続
孔18の底で露出した両脇のアウタリード16のそれぞ
れとの間には各ワイヤ26がボンディングされる。ワイ
ヤ26を構成する線材としては金線が使用される。アウ
タリード16の表面には金めっき被膜(図示せず)が被
着されているため、ボンダビリティーはきわめて良好と
なる。これにより、チップ21は各ワイヤ26を介して
両脇のアウタリード16のそれぞれに電気的に接続され
た状態になる。ちなみに、中央部のアウタリード16a
はペレット21および両脇のアウタリード16群から電
気的にフローティングされた状態になっている。
Next, in the connection step, as shown in FIG. 5, each wire is provided between each electrode pad 22 of the chip 21 and each of the outer leads 16 on both sides exposed at the bottom of each connection hole 18. 26 is bonded. A gold wire is used as a wire constituting the wire 26. Since the surface of the outer lead 16 is covered with a gold plating film (not shown), the bondability is extremely good. As a result, the chip 21 is electrically connected to the outer leads 16 on both sides via the wires 26. By the way, the outer lead 16a at the center
Are electrically floating from the pellet 21 and the outer leads 16 on both sides.

【0024】以上のようにして、テープキャリア11に
チップおよびワイヤボンディングが実施された組立体2
7は、図6に示されているトランスファ成形装置40に
より樹脂封止体28を成形される。
As described above, the assembly 2 in which the chip and wire bonding are performed on the tape carrier 11
7, the resin sealing body 28 is molded by the transfer molding apparatus 40 shown in FIG.

【0025】図6に示されているトランスファ成形装置
40は型締め装置(図示せず)等により互いに型合わせ
される上型41と下型42とを備えている。上型41の
合わせ面にはキャビティー43が複数個、2列横隊に整
列されて没設されている。下型42の合わせ面にはポッ
ト44が一対、キャビティー43の2列の外側にそれぞ
れ開設されており、各ポット44にはシリンダ装置(図
示せず)によって上下駆動されるプランジャ45が進退
自在に嵌入されている。
The transfer molding apparatus 40 shown in FIG. 6 includes an upper mold 41 and a lower mold 42 which are mutually matched by a mold clamping device (not shown) or the like. A plurality of cavities 43 are submerged in the mating surface of the upper die 41 in a row of two rows. A pair of pots 44 are formed on the mating surface of the lower mold 42, and two pots 44 are formed outside the two rows of the cavities 43. A plunger 45 driven up and down by a cylinder device (not shown) is movable in each pot 44. It is inserted in.

【0026】上型41の合わせ面には各カル46が各ポ
ット44にそれぞれ対向されて没設されており、各カル
46にはキャビティー43の2列に対応した一対のラン
ナ47、47がそれぞれ接続されている。両ランナ4
7、47はキャビティー43の両列の外側において各列
と平行にそれぞれ敷設されており、両ランナ47、47
には各列におけるキャビティー43毎に開設された各ゲ
ート48がそれぞれ接続されている。また、両ランナ4
7、47は後述するように組立体27がトランスファ成
形装置40に設置された状態において、テープキャリア
11の両端辺に接した状態になるようにそれぞれ敷設さ
れている。
A pair of runners 47, 47 corresponding to two rows of cavities 43 are provided on the mating surface of the upper mold 41, with each cull 46 being opposed to each pot 44, respectively. Each is connected. Both runners 4
7 and 47 are laid in parallel with each row outside of both rows of the cavity 43, and both runners 47 and 47 are provided.
Is connected to each gate 48 opened for each cavity 43 in each row. Also, both runners 4
7 and 47 are laid so as to be in contact with both sides of the tape carrier 11 when the assembly 27 is installed in the transfer molding apparatus 40 as described later.

【0027】図7に示されているように、各キャビティ
ー43の穴底に相当する天井面には凹形状部としての凹
面鏡形状部49が形成されており、この凹面鏡形状部4
9によって樹脂封止体28の上面には凸形状部としての
凸面鏡形状部29が成形されるようになっている。ま
た、各キャビティー43の天井面のゲート48と反対側
の端辺における中央部には、平面視が略半長円形状の凸
部50が一定高さで低く突設されている。凸部50の中
心線上にはエジェクタピン案内孔51が開設されてお
り、エジェクタピン案内孔51にはエジェクタピン52
が進退自在に挿通されている。
As shown in FIG. 7, a concave mirror-shaped portion 49 as a concave portion is formed on the ceiling surface corresponding to the bottom of the hole of each cavity 43.
9 forms a convex mirror-shaped part 29 as a convex part on the upper surface of the resin sealing body 28. At the center of the ceiling surface of each cavity 43 on the side opposite to the gate 48, a convex portion 50 having a substantially semi-elliptical shape in a plan view is protruded at a constant height. An ejector pin guide hole 51 is formed on the center line of the projection 50, and the ejector pin guide hole 51 is provided in the ejector pin guide hole 51.
Is inserted so that it can advance and retreat.

【0028】以上のように構成されたトランスファ成形
装置40によって樹脂封止体28が樹脂成形される際
に、組立体27は下型42の上に各チップ21を上向き
にされた状態でセットされる。成形材料としての成形用
樹脂が突き固められたタブレット(図示せず)はポット
44に投入される。この際、成形用樹脂としては、後記
するICカードのカード本体の色と同一または近い色の
成形用樹脂が使用される。例えば、COB・ICの使用
されるICカードのカード本体の色が白である場合に
は、白に着色された成形用樹脂が使用される。つまり、
ICパッケージの樹脂封止体の成形材料として通常使用
されるカーボン(黒)が混入された成形用樹脂だけでは
なく他の成形用樹脂も使用される。この理由は、COB
・ICがICカードに使用された際に、ICカードの保
護カバーを透かして樹脂封止体28の色が見えるのを避
けるためである。
When the resin molded body 28 is molded by the transfer molding apparatus 40 having the above-described configuration, the assembly 27 is set on the lower mold 42 with the respective chips 21 facing upward. You. A tablet (not shown) on which a molding resin as a molding material has been pressed is put into a pot 44. At this time, as the molding resin, a molding resin having the same color as or close to the color of a card body of an IC card described later is used. For example, when the color of the card body of the IC card using the COB / IC is white, a molding resin colored white is used. That is,
Not only a molding resin mixed with carbon (black), which is generally used as a molding material for a resin sealing body of an IC package, but also other molding resins are used. This is because COB
When the IC is used for the IC card, the color of the resin sealing body 28 is prevented from being seen through the protection cover of the IC card.

【0029】次いで、上型41と下型42とが型締めさ
れる。型締めされると、上型41のキャビティー43の
内部にチップ21が収容された状態になるとともに、キ
ャビティー43の外周縁およびゲート48がテープキャ
リア11のキャビティー用レジスト層19およびゲート
用レジスト層20にそれぞれ押接した状態になる。この
状態において、両ランナ47、47の内側端辺はテープ
キャリア11の両端辺にそれぞれ接した状態になる。
Next, the upper mold 41 and the lower mold 42 are clamped. When the mold is clamped, the chip 21 is housed in the cavity 43 of the upper mold 41, and the outer peripheral edge of the cavity 43 and the gate 48 are connected to the cavity resist layer 19 and the gate for the tape carrier 11. Each of them comes into a state of being pressed against the resist layer 20. In this state, the inner end sides of the two runners 47 are in contact with both end sides of the tape carrier 11, respectively.

【0030】タブレットがヒータ(図示せず)によって
加熱されて溶融し液状の樹脂(以下、レジンという。)
53になると、レジン53がプランジャ45によってポ
ット44から押し出され、ランナ47およびゲート48
を通じてキャビティー43にそれぞれ充填される。所定
時間が経過すると、充填されたレジン53は熱硬化す
る。レジン53はランナ47およびゲート48を搬送
(トランスファ)されてキャビティー43に充填される
ため、途中の搬送路であるランナ47およびゲート48
においてもレジン53が充填されて硬化した状態にな
る。
The tablet is heated by a heater (not shown) and melted to form a liquid resin (hereinafter referred to as a resin).
At 53, the resin 53 is pushed out of the pot 44 by the plunger 45, and the runner 47 and the gate 48
Through the cavity 43. After a lapse of a predetermined time, the filled resin 53 is thermally cured. Since the resin 53 is transferred (transferred) through the runner 47 and the gate 48 and is filled in the cavity 43, the runner 47 and the gate 48, which are intermediate transfer paths, are provided.
In this case, the resin 53 is filled and cured.

【0031】搬送および充填される際に、液状のレジン
53は上型41と下型42との合わせ面間から漏洩しよ
うとするが、キャビティー43の外周縁およびゲート4
8に押接したテープキャリア11のキャビティー用レジ
スト層19およびゲート用レジスト層20が丁度パッキ
ングの役目を果たすため、漏洩の発生は防止される。し
たがって、レジンフラッシュの発生は防止される。ま
た、型締めに伴って、アウタリード16には所謂圧痕が
付くが、キャビティー43の外周縁およびゲート48に
押接したテープキャリア11のキャビティー用レジスト
層19およびゲート用レジスト層20が丁度クッション
になるため、アウタリード16に所謂圧痕が付く現象は
防止される。
At the time of transport and filling, the liquid resin 53 tends to leak from between the mating surfaces of the upper mold 41 and the lower mold 42, but the outer periphery of the cavity 43 and the gate 4
Since the cavity resist layer 19 and the gate resist layer 20 of the tape carrier 11 pressed against the tape 8 just serve as packing, the occurrence of leakage is prevented. Therefore, occurrence of resin flash is prevented. Further, so-called indentations are formed on the outer leads 16 with the mold clamping. However, the cavity resist layer 19 and the gate resist layer 20 of the tape carrier 11 pressed against the outer peripheral edge of the cavity 43 and the gate 48 are just cushioned. Therefore, the phenomenon that so-called indentations are formed on the outer leads 16 is prevented.

【0032】キャビティー43に充填されたレジン53
が熱硬化された後に、上型41と下型42とが型開きさ
れるとともに、キャビティー43によって成形された樹
脂封止体28がキャビティー43からエジェクタピン5
2によって突き出されて離型される。
Resin 53 filled in cavity 43
Is thermally cured, the upper mold 41 and the lower mold 42 are opened, and the resin sealing body 28 formed by the cavity 43 is removed from the cavity 43 by the ejector pin 5.
2 and is released from the mold.

【0033】樹脂封止体28において、テープキャリア
11と反対側の主面にはキャビティー43の凹面鏡形状
部49によって凸面鏡形状部29が成形されている。凸
面鏡形状部29の外周辺の一部にはキャビティー43の
凸部50によって凹部50Aが没設されており、この凹
部50Aの底にはエジェクタピン52によってエジェク
タピン痕52Aが形成されている。
On the main surface of the resin sealing body 28 opposite to the tape carrier 11, a convex mirror-shaped portion 29 is formed by a concave mirror-shaped portion 49 of the cavity 43. A concave portion 50A is recessed by the convex portion 50 of the cavity 43 in a part of the outer periphery of the convex mirror-shaped portion 29, and an ejector pin mark 52A is formed by an ejector pin 52 at the bottom of the concave portion 50A.

【0034】万一、図7(b)に示されているように、
エジェクタピン案内孔51とエジェクタピン52との隙
間によってエジェクタピン痕52Aの周囲に突起形状の
バリ51Aが形成されたとしても、エジェクタピン痕5
2Aが凹部50Aの底に形成されるため、バリ51Aは
凸面鏡形状部29の上には突出しない。このようにバリ
51Aが凸面鏡形状部29の上に突出しない場合には、
例え、バリ51Aが発生した場合であっても、COB・
IC10のICカードへの実装に際しての障害の発生は
回避することができる。
As shown in FIG. 7B,
Even if a projection-shaped burr 51A is formed around the ejector pin mark 52A due to the gap between the ejector pin guide hole 51 and the ejector pin 52, the ejector pin mark 5
Since 2A is formed at the bottom of the concave portion 50A, the burr 51A does not protrude above the convex mirror-shaped portion 29. When the burr 51A does not protrude above the convex mirror-shaped portion 29,
Even if the burr 51A occurs, the COB
It is possible to avoid occurrence of a trouble when mounting the IC 10 on the IC card.

【0035】以上のようにして樹脂封止体28が成形さ
れ離型されると、図8に示されている成形品30が製造
された状態になる。図8に示されている成形品30にお
いて、テープキャリア11の各キャリア12のシート1
5には樹脂封止体28が成形され、アウタリード16群
は樹脂封止体28の一主面において露出した状態になっ
ている。テープキャリア11の両端辺には一対のランナ
47、47の成形体(以下、ランナ成形体という。)4
7A、47Aがそれぞれ添着された状態になっている。
すなわち、各ランナ成形体47Aの内側端辺はテープ1
3の端辺に付着した状態になっている。各ランナ成形体
47Aに連結した各ゲート48の成形体(以下、ゲート
成形体という。)48Aはテープキャリア11のゲート
用レジスト層20の上に付着した状態になっている。
When the resin sealing body 28 is molded and released as described above, the molded product 30 shown in FIG. 8 is in a manufactured state. In the molded article 30 shown in FIG. 8, the sheet 1 of each carrier 12 of the tape carrier 11
5 is formed with a resin sealing body 28, and the outer leads 16 are exposed on one main surface of the resin sealing body 28. A molded body of a pair of runners 47, 47 (hereinafter, referred to as a runner molded body) 4 is provided at both ends of the tape carrier 11.
7A and 47A are respectively attached.
That is, the inner edge of each runner molded body 47A is tape 1
3 is attached to the edge. A molded body (hereinafter, referred to as a gate molded body) 48A of each gate 48 connected to each runner molded body 47A is attached to the gate resist layer 20 of the tape carrier 11.

【0036】その後、成形品30のランナ成形体47A
およびゲート成形体48A等はテープキャリア11から
図9に示されているように除去される。この際、ランナ
成形体47Aの内側端辺はテープ13の端辺に添着した
状態になっているため、ランナ成形体47Aがテープ1
3から外されると、テープ13の端面はレジンフラッシ
ュが残存することのない綺麗な表面状態になる。すなわ
ち、ランナ47から漏洩したレジン53がテープ13の
端面に薄く付着してレジンフラッシュを形成している場
合には、レジンフラッシュがテープ13の端面の表面に
付着したまま残ってしまうが、ランナ成形体47Aがテ
ープ13の端面に添着している場合には、レジンフラッ
シュは発生せず、テープ13の端面の表面にはレジンフ
ラッシュを残さずにランナ成形体47Aを外すことがで
きる。
Thereafter, the runner molding 47A of the molding 30 is formed.
The gate molding 48A and the like are removed from the tape carrier 11 as shown in FIG. At this time, since the inner side edge of the runner formed body 47A is attached to the end side of the tape 13, the runner formed body 47A
When the tape 3 is removed, the end surface of the tape 13 becomes a clean surface state in which no resin flash remains. In other words, when the resin 53 leaked from the runner 47 is thinly adhered to the end face of the tape 13 to form a resin flash, the resin flash remains adhered to the surface of the end face of the tape 13. When the body 47A is attached to the end face of the tape 13, no resin flush occurs, and the runner molded body 47A can be removed without leaving the resin flush on the surface of the end face of the tape 13.

【0037】また、ランナ成形体47Aに連結した各ゲ
ート成形体48Aはテープキャリア11のゲート用レジ
スト層20の上に付着した状態になっているため、ゲー
ト用レジスト層20とテープ13との界面において綺麗
に剥離される。その結果、ゲート成形体48Aは樹脂封
止体28との境目において所謂チョコレートブレーキン
グ作用によって切断されるため、樹脂封止体28から容
易かつ綺麗に切り離される。
Since each gate molding 48A connected to the runner molding 47A is attached to the gate resist layer 20 of the tape carrier 11, an interface between the gate resist layer 20 and the tape 13 is formed. Is peeled off neatly. As a result, the gate molded body 48A is cut off at the boundary with the resin sealing body 28 by a so-called chocolate breaking action, so that the gate molded body 48A is easily and cleanly separated from the resin sealing body 28.

【0038】以上のようにしてランナ成形体およびゲー
ト成形体等が除去されテープキャリア11に樹脂封止体
28群が成形された図9に示されている成形品(以下、
中間製品という。)31は、リール形状に巻回される。
この際、中間製品31のテープ13は可撓性を有してい
るため、リール形状に巻回することができる。また、テ
ープキャリア11のテープ13における両方の端面には
レジンフラッシュが残存していないため、中間製品31
が巻回されても、レジンフラッシュによる異物は発生し
ない。
The molded product shown in FIG. 9 (hereinafter, referred to as the molded product) in which the runner molded product, the gate molded product, and the like are removed as described above, and the resin sealing body 28 group is molded on the tape carrier 11.
It is called an intermediate product. ) 31 is wound in a reel shape.
At this time, since the tape 13 of the intermediate product 31 has flexibility, it can be wound in a reel shape. In addition, since no resin flash remains on both end faces of the tape 13 of the tape carrier 11, the intermediate product 31
Is wound, no foreign matter is generated by the resin flash.

【0039】巻回されると、樹脂封止体28に外力が作
用する状態になる。しかし、チップ21自体がテープ1
3すなわちシート15の厚さ分だけ厚く設定されている
ことにより、強度が増強されているため、障害が発生す
ることはない。
When wound, the resin sealing body 28 is in a state where an external force acts. However, the chip 21 itself has a tape 1
3, that is, the thickness is set to be as thick as the thickness of the sheet 15, whereby the strength is increased, and no trouble occurs.

【0040】リール形状に巻回された中間製品31はI
Cカードへの実装に際して、シート15の外形線におい
て略長方形形状に切断される。これにより、図1および
図2に示されている前記構成に係るCOB・IC10が
製造されたことになる。
The intermediate product 31 wound in a reel shape is I
At the time of mounting on a C card, the sheet 15 is cut into a substantially rectangular shape along the outer shape line. As a result, the COB / IC 10 according to the configuration shown in FIGS. 1 and 2 is manufactured.

【0041】以上のようにして製造されたCOB・IC
10はICカード32に図10に示されているように実
装される。ICカード32は塩化ビニール等の樹脂が使
用されて長方形のカード形状に成形された本体33を備
えており、本体33の一主面(以下、表側面とする。)
には収納凹部34が長手方向における一端部の中央部に
没設されている。収納凹部34はCOB・IC10のシ
ート15と略等しい大きさの大径凹部35と、COB・
IC10の樹脂封止体28と略等しい大きさの小径凹部
36とを備え、大径凹部35と小径凹部36とが同心的
に配置された段付き穴形状に形成されている。
COB IC manufactured as described above
10 is mounted on the IC card 32 as shown in FIG. The IC card 32 includes a main body 33 formed of a rectangular card shape using a resin such as vinyl chloride, and has one main surface (hereinafter referred to as a front side surface) of the main body 33.
Is provided with a storage recess 34 at the center of one end in the longitudinal direction. The storage recess 34 has a large-diameter recess 35 having substantially the same size as the sheet 15 of the COB
A small-diameter concave portion 36 having substantially the same size as the resin sealing body 28 of the IC 10 is provided, and the large-diameter concave portion 35 and the small-diameter concave portion 36 are formed in a stepped hole shape concentrically arranged.

【0042】COB・IC10は収納凹部34に樹脂封
止体28側を内側に向けられて収納され、収納凹部34
の内部における大径凹部35と小径凹部36との間の段
差面に薄く形成された接着剤層37によって接着され
る。この際、エジェクタピン痕52Aにバリ51A(図
7参照)が突出していたとしても、凹部50Aの内部に
収まった状態になっているため、収納凹部34内へのC
OB・IC10の収納の障害物とはならない。
The COB / IC 10 is stored in the storage recess 34 with the resin sealing body 28 facing inward.
Is bonded to the stepped surface between the large-diameter concave portion 35 and the small-diameter concave portion 36 by an adhesive layer 37 formed thinly. At this time, even if the burrs 51A (see FIG. 7) protrude from the ejector pin marks 52A, since the burrs 51A (see FIG. 7) are housed in the recesses 50A, the C
It does not become an obstacle to the storage of the OB / IC 10.

【0043】接着剤層37によって収納凹部34に固定
された状態において、COB・IC10のアウタリード
16は収納凹部34において本体33の表面に露出した
状態になっている。本体33の表側面および裏側面には
アウタリード16群の領域を除いて透明の保護カバー
(図示せず)がそれぞれ形成される。
When the outer lead 16 of the COB IC 10 is fixed to the recess 34 by the adhesive layer 37, the outer lead 16 is exposed to the surface of the main body 33 in the recess 34. A transparent protective cover (not shown) is formed on each of the front and rear sides of the main body 33 except for the area of the outer leads 16.

【0044】ところで、ICカード32は人が携帯して
使用するものであるため、多種多様の強度試験が実施さ
れる。その一例として、ICカード32のCOB・IC
10の樹脂封止体28における中央部をボールで押す点
圧試験がある。前記構成に係るCOB・IC10の樹脂
封止体28は凸面鏡形状部29を備えているため、点圧
試験に対する強度はきわめて高い。すなわち、樹脂封止
体28の中央部は厚くなっているばかりでなく、凸面鏡
形状部29の曲面によって点圧が分散されるため、点圧
試験に対する耐力はきわめて良好になる。
Incidentally, since the IC card 32 is used by being carried by a person, various strength tests are performed. As an example, COB / IC of IC card 32
There is a point pressure test in which the central portion of the ten resin sealing bodies 28 is pressed with a ball. Since the resin sealing body 28 of the COB / IC 10 according to the above configuration includes the convex mirror-shaped portion 29, the strength against the point pressure test is extremely high. That is, not only the central portion of the resin sealing body 28 is thickened, but also the point pressure is dispersed by the curved surface of the convex mirror-shaped portion 29, so that the proof strength against the point pressure test becomes extremely good.

【0045】前記実施形態によれば次の効果が得られ
る。 (1) チップをシートに開設された収容孔に固着する
ことにより、チップの厚さをシートの厚さの分だけ厚さ
を大きく設定することができるため、COB・IC全体
としての機械的強度を増加させることができる。
According to the above embodiment, the following effects can be obtained. (1) By fixing the chip to the accommodation hole formed in the sheet, the thickness of the chip can be set to be larger by the thickness of the sheet, so that the mechanical strength of the COB / IC as a whole. Can be increased.

【0046】(2) 樹脂封止体の主面を凸面鏡形状部
に形成することにより、樹脂封止体の点圧強度を増強す
ることができるため、COB・IC全体としての機械的
強度を増加させることができる。
(2) By forming the main surface of the resin sealing body into a convex mirror-shaped portion, the point pressure strength of the resin sealing body can be increased, and the mechanical strength of the entire COB / IC increases. Can be done.

【0047】(3) チップを中央のアウタリードの上
に粒径20〜100μmの絶縁性を有するフィラーが混
入された接着剤層によって接着することにより、チップ
をアウタリードに対して完全に絶縁を維持することがで
きる。
(3) The chip is bonded to the center outer lead with an adhesive layer mixed with an insulating filler having a particle size of 20 to 100 μm, thereby maintaining the chip completely insulated from the outer lead. be able to.

【0048】(4) チップが接着される中央部のアウ
タリードを両脇の他のアウタリード群から切り離して電
気的に非接続状態に構成することにより、チップの他の
アウタリード群に対する電気的絶縁状態を確実に維持す
ることができる。
(4) The outer leads at the center to which the chip is bonded are separated from the other outer lead groups on both sides to be electrically disconnected from each other, so that the chip is electrically insulated from the other outer lead groups. Can be reliably maintained.

【0049】(5) 樹脂封止体を成形するための成形
用樹脂の色をICカード本体の色と同一または近い色に
設定することにより、COB・ICがICカードに実装
された際に、ICカードの保護カバーを透かして樹脂封
止体が見えるのを避けることができる。
(5) By setting the color of the molding resin for molding the resin sealing body to be the same as or close to the color of the IC card body, when the COB / IC is mounted on the IC card, It is possible to prevent the resin sealing body from being seen through the protection cover of the IC card.

【0050】(6) 樹脂封止体の成形以前にテープキ
ャリアにキャビティー用レジスト層およびゲート用レジ
スト層を形成しておくことにより、樹脂封止体の成形に
際して、キャビティー用レジスト層およびゲート用レジ
スト層にパッキングの役目を果たさせることができるた
め、レジンの漏洩の発生を防止することができる。
(6) By forming the cavity resist layer and the gate resist layer on the tape carrier before molding the resin sealing body, the cavity resist layer and the gate are formed at the time of molding the resin sealing body. Since the resist layer can serve as a packing, it is possible to prevent the resin from leaking.

【0051】(7) また、型締めに伴って、アウタリ
ードには所謂圧痕が付くが、キャビティーの外周縁およ
びゲートに押接したキャビティー用レジスト層およびゲ
ート用レジスト層にクッションの役目を果たさせること
ができるため、アウタリードに所謂圧痕が付くのを防止
することができる。
(7) In addition, so-called indentations are formed on the outer leads as the mold is clamped. The outer leads serve as cushions for the cavity resist layer and the gate resist layer pressed against the outer peripheral edge of the cavity and the gate. The so-called indentation can be prevented from being formed on the outer lead.

【0052】(8) 樹脂封止体を成形するキャビティ
ーの天井面に突設した凸部内にエジェクタピンを配置す
ることにより、万一、樹脂封止体のエジェクタピン痕の
周囲に突起形状のバリが形成されたとしても、バリが樹
脂封止体の表面から上に突出するのを防止することがで
きるため、COB・ICのICカードへの実装に際して
の障害の発生を回避することができる。
(8) By arranging the ejector pins in the projecting portions protruding from the ceiling surface of the cavity for molding the resin sealing body, a projection shape is formed around the ejector pin mark of the resin sealing body. Even if burrs are formed, it is possible to prevent the burrs from projecting upward from the surface of the resin sealing body, so that it is possible to avoid occurrence of a failure when mounting the COB / IC on the IC card. .

【0053】(9) 樹脂封止体を成形するトランスフ
ァ成形装置のランナをテープキャリアの端辺に添わせて
敷設することにより、ランナ成形体がテープから外され
る際に、テープの端面にレジンフラッシュが残存するの
を防止することができる。
(9) By laying the runner of the transfer molding apparatus for molding the resin sealing body along the edge of the tape carrier, when the runner molded body is removed from the tape, the resin is applied to the end face of the tape. It is possible to prevent the flash from remaining.

【0054】(10) ゲート用レジスト層の上にゲー
ト成形体を成形させることにより、ゲート成形体をゲー
ト用レジスト層とテープとの界面において綺麗に剥離さ
せることができるとともに、ゲート成形体を樹脂封止体
との境目において所謂チョコレートブレーキング作用に
よって切断させることができるため、ゲート成形体を樹
脂封止体から容易かつ綺麗に切り離すことができる。
(10) By forming the gate molded body on the gate resist layer, the gate molded body can be peeled off cleanly at the interface between the gate resist layer and the tape, and the gate molded body can be formed of resin. Since it can be cut by the so-called chocolate breaking action at the boundary with the sealing body, the gate molded body can be easily and cleanly separated from the resin sealing body.

【0055】(11) テープキャリアのシートを可撓
性を有するテープによって構成することにより、テープ
キャリアに樹脂封止体群が成形された中間製品をリール
形状に巻回することができるため、COB・ICの輸送
やICカードへの実装等における取扱性を向上させるこ
とができる。
(11) By forming the sheet of the tape carrier with a flexible tape, the intermediate product in which the resin sealing body group is formed on the tape carrier can be wound in a reel shape. -It is possible to improve the ease of handling in transporting ICs and mounting on IC cards.

【0056】図11は本発明の他の実施形態であるCO
B・ICの製造方法に使用されるテープキャリアを示し
ており、(a)は一部省略底面図、(b)は(a)のb
−b線に沿う正面断面図である。図12はそのテープキ
ャリアを使用した樹脂封止体成形工程を示している。
FIG. 11 shows another embodiment of the present invention.
FIGS. 3A and 3B show a tape carrier used in a method for manufacturing a B.IC. FIG. 3A is a partially omitted bottom view, and FIG.
It is front sectional drawing which follows the -b line. FIG. 12 shows a resin sealing body molding step using the tape carrier.

【0057】本実施形態2が前記実施形態1と異なる点
は、図11に示されているように、アウタリード16群
にめっき処理を施すためのめっき用配線60によってレ
ジンフラッシュの発生を防止するためのパターンが形成
されている点、および、方向を指示するインデックスが
形成されている点にある。すなわち、テープキャリア1
1のアウタリード16群が形成された側の主面における
ゲートに対応する部位には、ゲートに対応する部位にお
けるレジンフラッシュを防止するためのレジンフラッシ
ュ防止用パターン(以下、ゲート用パターンという。)
61が形成されている。各送り孔14の部位には、送り
孔14に対応する部位におけるレジンフラッシュを防止
するためのレジンフラッシュ防止用パターン(以下、送
り孔用パターンという。)62が送り孔14を取り囲む
ようにそれぞれ形成されている。めっき用配線60にお
けるアウタリード16群のうちVCC電極になるアウタ
リード(以下、VCC用アウタリード16bという。)
に対応する位置のコーナ部位には、VCC用アウタリー
ド16bの位置を示すためのインデックス用パターン6
3が形成されている。ゲート用パターン61、送り孔用
パターン62およびインデックス用パターン63はアウ
タリード16群のパターニングに際して、アウタリード
16群およびめっき用配線60と共に同時に形成され、
めっき用配線60に接続された状態になっている。
The second embodiment is different from the first embodiment in that, as shown in FIG. 11, a resin wiring is prevented by a plating wiring 60 for plating a group of outer leads 16. Are formed, and an index indicating a direction is formed. That is, the tape carrier 1
A resin flash prevention pattern (hereinafter, referred to as a gate pattern) for preventing resin flash at a portion corresponding to the gate on a portion corresponding to the gate on the main surface on the side where the one outer lead 16 group is formed.
61 are formed. A resin flash prevention pattern (hereinafter referred to as a “feed hole pattern”) 62 for preventing resin flash at a portion corresponding to the feed hole 14 is formed at each of the feed holes 14 so as to surround the feed hole 14. Have been. Outer leads (hereinafter, referred to as VCC outer leads 16b) serving as VCC electrodes among the group of outer leads 16 in the wiring 60 for plating.
The index pattern 6 for indicating the position of the outer lead 16b for VCC is provided at the corner corresponding to
3 are formed. The gate pattern 61, the feed hole pattern 62, and the index pattern 63 are formed simultaneously with the outer leads 16 and the plating wiring 60 when patterning the outer leads 16;
It is in a state of being connected to the wiring 60 for plating.

【0058】本実施形態2によれば、ゲート用パターン
61および送り孔用パターン62が形成されていること
によって、図12に示されているように、樹脂封止体の
成形に際して、ランナ47およびゲート48から送り孔
14の内部にレジン53が漏洩するのを防止することが
できるため、レジンフラッシュ(図示せず)が送り孔1
4に発生するのを防止することができる。送り孔14に
レジンフラッシュが付着するのを防止することにより、
スプロケットによる中間製品の送り作業(図示せず)に
際して、スプロケットの歯の送り孔への係合を適正に維
持することができるとともに、送り孔に付着したレジン
フラッシュの脱落による二次的弊害の発生を未然に防止
することができる。
According to the second embodiment, since the gate pattern 61 and the feed hole pattern 62 are formed, as shown in FIG. Since the resin 53 can be prevented from leaking from the gate 48 into the inside of the feed hole 14, the resin flash (not shown) is used to prevent the resin 53 from leaking.
4 can be prevented. By preventing the resin flash from adhering to the feed hole 14,
During the operation of feeding the intermediate product by the sprocket (not shown), the engagement of the teeth of the sprocket with the feed hole can be properly maintained, and the secondary harm occurs due to the resin flash attached to the feed hole falling off. Can be prevented beforehand.

【0059】例えば、電気的特性試験において、テープ
キャリア11におけるアウタリード16群にプロービィ
ングする必要がある場合には、インデックス用パターン
63によってVCC用アウタリード16bの位置を認識
することができるため、各アウタリード16に所望のプ
ロービィングを実行することができる。
For example, in the electrical characteristic test, when it is necessary to probe the outer leads 16 on the tape carrier 11, the position of the VCC outer leads 16b can be recognized by the index pattern 63. And the desired probing can be performed.

【0060】図12に示されているように、本実施形態
において、キャビティー43の天井面におけるインデッ
クス用パターン63が位置する側の端辺の中央部には、
浅い穴形状のインデックス54Aを形成するためのイン
デックス成形用凸部54が突設されている。このインデ
ックス成形用凸部54によって樹脂封止体28の上面に
おけるVCC用アウタリード16bが位置する側の端辺
には、VCC用アウタリード16bの位置を示すための
インデックス54Aが形成される。このインデックス5
4AによってVCC用アウタリード16bの位置を認識
することができるため、ICカード32の組み立てに際
して、COB・IC10の組み付け方向を特定すること
ができる。
As shown in FIG. 12, in the present embodiment, the center of the side of the ceiling surface of the cavity 43 where the index pattern 63 is located,
An index forming convex portion 54 for forming a shallow hole-shaped index 54A is projected. An index 54A for indicating the position of the VCC outer lead 16b is formed on the edge of the upper surface of the resin sealing body 28 on the side where the VCC outer lead 16b is located by the index molding projection 54. This index 5
Since the position of the VCC outer lead 16b can be recognized by the 4A, the assembling direction of the COB / IC 10 can be specified when assembling the IC card 32.

【0061】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0062】例えば、樹脂封止体を成形するためのトラ
ンスファ成形装置におけるランナやゲートは、図13〜
図15に示されている各模式図のように配置することが
できる。
For example, runners and gates in a transfer molding apparatus for molding a resin sealing body are shown in FIGS.
They can be arranged as shown in each schematic diagram shown in FIG.

【0063】図13に示されている実施形態3におい
て、カル46は成形品30の片脇だけに配置されてお
り、カル46に接続されたランナ47からは一対のサブ
ランナ47B、47Bが分岐されているとともに、各サ
ブランナ47Bの両端には4本のゲート48がそれぞれ
接続されている。
In the third embodiment shown in FIG. 13, the cull 46 is arranged only on one side of the molded product 30, and a pair of sub-runners 47 B, 47 B are branched from the runner 47 connected to the cull 46. In addition, four gates 48 are respectively connected to both ends of each sub-runner 47B.

【0064】図14に示されている実施形態4におい
て、カル46は成形品30の片脇だけに配置されてお
り、カル46に接続されたランナ47からは4本のサブ
ランナ47Bが分岐されているとともに、各サブランナ
47Bにはゲート48が一対ずつそれぞれ接続されてい
る。
In the fourth embodiment shown in FIG. 14, the cull 46 is disposed only on one side of the molded product 30, and four sub-runners 47 B are branched from the runner 47 connected to the cull 46. In addition, a gate 48 is connected to each of the sub-runners 47B.

【0065】図15に示されている実施形態5におい
て、カル46は成形品30の片脇だけに配置されてお
り、カル46に接続されたランナ47には複数本のスル
ーゲート48Cがそれぞれ接続されている。
In the fifth embodiment shown in FIG. 15, the cull 46 is arranged only on one side of the molded product 30, and a plurality of through gates 48C are connected to the runners 47 connected to the cull 46, respectively. Have been.

【0066】チップと収納孔底のアウタリードとを接着
する接着剤層は粒径が20〜100μmのフィラーを含
有する接着剤によって形成するに限らず、他の絶縁性接
着剤、さらには、導電性接着剤によって形成してもよ
い。
The adhesive layer for bonding the chip and the outer lead at the bottom of the storage hole is not limited to being formed by an adhesive containing a filler having a particle diameter of 20 to 100 μm. It may be formed by an adhesive.

【0067】チップが固着される中央部のアウタリード
は、両脇の他のアウタリードと切り離すに限らず、1ま
たは複数のアウタリードと連結してもよい。
The outer lead at the center to which the chip is fixed is not limited to being separated from the other outer leads on both sides, and may be connected to one or more outer leads.

【0068】チップとアウタリードとの電気的接続は、
ワイヤボンディング法によって実施するに限らず、ワイ
ヤボンディング法以外の方法によって実施してもよい。
The electrical connection between the chip and the outer lead is as follows:
Not only the wire bonding method but also a method other than the wire bonding method may be used.

【0069】樹脂封止体の主面は、凸面鏡形状に形成す
るに限らず、他の凸形状部、さらには平坦面に形成して
もよい。
The main surface of the resin sealing body is not limited to being formed in a convex mirror shape, but may be formed in another convex shape portion or a flat surface.

【0070】さらに、図16に示されているように、樹
脂封止体28の外周辺におけるシート15との接触部に
は、樹脂封止体28の側面に形成された離型のためのテ
ーパの傾斜角度よりも大きい末広がりの傾斜角度を有す
る応力吸収部55を形成してもよい。樹脂封止体28に
応力吸収部55が形成されていると、樹脂封止体28と
シート15との界面における応力を分散することができ
るため、樹脂封止体28とシート15との間の剥離を防
止することができる。そして、樹脂封止体28とシート
15との間の剥離が防止されると、COB・IC10に
曲げ応力が加わった場合であっても、樹脂封止体28と
シート15との間の剥離を防止することができるため、
当該剥離の進行によるワイヤの断線等の不良の発生を未
然に防止することができる。
Further, as shown in FIG. 16, a contact portion of the outer periphery of the resin sealing body 28 with the sheet 15 has a taper for releasing from the side surface of the resin sealing body 28. The stress absorbing portion 55 having a divergent inclination angle larger than the inclination angle may be formed. When the stress absorbing portion 55 is formed in the resin sealing body 28, the stress at the interface between the resin sealing body 28 and the sheet 15 can be dispersed. Peeling can be prevented. When the separation between the resin sealing body 28 and the sheet 15 is prevented, even when bending stress is applied to the COB / IC 10, the separation between the resin sealing body 28 and the sheet 15 is prevented. Can be prevented,
It is possible to prevent the occurrence of defects such as wire breakage due to the progress of the peeling.

【0071】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるスマー
トカードやメモリカードのICカードおよびそれに使用
されるCOB・ICに適用した場合について説明した
が、それに限定されるものではなく、他のICカード、
さらには、携帯電話等の電子機器等に使用されるCOB
・ICに適用することができる。
In the above description, the case where the invention made by the present inventor is mainly applied to a smart card or a memory card IC card and a COB / IC used therefor as a background of application has been described. Not limited to that, other IC cards,
Furthermore, COB used for electronic devices such as mobile phones, etc.
-Applicable to IC.

【0072】[0072]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0073】チップをシートに開設された収容孔に固着
することにより、シートの厚さの分だけ厚さを大きく設
定することができるため、半導体装置全体としての機械
的強度を増加させることができる。
By fixing the chip to the accommodation hole formed in the sheet, the thickness can be set to be as large as the thickness of the sheet, so that the mechanical strength of the entire semiconductor device can be increased. .

【0074】樹脂封止体の主面を凸形状部に形成するこ
とにより、樹脂封止体の点圧強度を増強することができ
るため、半導体装置全体としての機械的強度を増加させ
ることができる。
By forming the main surface of the resin-sealed body in a convex shape, the point pressure strength of the resin-sealed body can be increased, so that the mechanical strength of the entire semiconductor device can be increased. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態であるCOB・ICを示
しており、(a)は正面断面図、(b)は一部切断側面
図、(c)は(b)のc−c線に沿う拡大部分正面断面
図である。
1A and 1B show a COB IC according to an embodiment of the present invention, wherein FIG. 1A is a front sectional view, FIG. 1B is a partially cut side view, and FIG. It is an expansion partial front sectional view along a line.

【図2】そのCOB・ICの一部切断平面図である。FIG. 2 is a partially cut plan view of the COB · IC.

【図3】本発明の一実施の形態であるCOB・ICの製
造方法に使用されるテープキャリアを示しており、
(a)は右側が一部省略平面図で、左側が一部省略底面
図であり、(b)は(a)のb−b線に沿う正面断面図
である。
FIG. 3 shows a tape carrier used in a method of manufacturing a COB / IC according to an embodiment of the present invention;
(A) is a partially omitted plan view on the right side, a partially omitted bottom view on the left side, and (b) is a front sectional view along line bb in (a).

【図4】チップ固着工程後を示しており、(a)は右側
が一部省略平面図で、左側が一部省略底面図であり、
(b)は(a)のb−b線に沿う正面断面図である。
FIG. 4 shows a state after the chip fixing step, in which (a) is a partially omitted plan view on the right side and a partially omitted bottom view on the left side;
(B) is front sectional drawing which follows the bb line | wire of (a).

【図5】接続固着工程後を示しており、(a)は右側が
一部省略平面図で、左側が一部省略底面図であり、
(b)は(a)のb−b線に沿う正面断面図である。
FIG. 5 shows a state after the connection fixing step, in which (a) is a partially omitted plan view on the right side and a partially omitted bottom view on the left side;
(B) is front sectional drawing which follows the bb line | wire of (a).

【図6】樹脂封止体成形工程を示しており、(a)は上
型の一部省略底面図、(b)は正面断面図である。
6A and 6B show a resin sealing body forming step, wherein FIG. 6A is a partially omitted bottom view of the upper mold, and FIG. 6B is a front sectional view.

【図7】同じく樹脂封止体成形工程を示しており、
(a)は拡大部分断面図、(b)は離型後を示す拡大部
分断面図である。
FIG. 7 also shows a resin sealing body molding step,
(A) is an enlarged partial sectional view, (b) is an enlarged partial sectional view showing after mold release.

【図8】樹脂封止体成形工程後を示しており、(a)は
一部省略平面図、(b)は正面断面図である。
8A and 8B show a state after a resin sealing body forming step, in which FIG. 8A is a partially omitted plan view and FIG. 8B is a front sectional view.

【図9】ランナ成形体およびゲート成形体除去後を示し
ており、(a)は右側が一部省略平面図で、左側が一部
省略底面図であり、(b)は(a)のb−b線に沿う正
面断面図である。
9A and 9B show a state after removal of a runner molded body and a gate molded body. FIG. 9A is a plan view partially omitted on the right side, a bottom view partially omitted on the left side, and FIG. It is front sectional drawing which follows the -b line.

【図10】COB・ICが使用されたICカードを示し
ており、(a)は平面図、(b)は(a)のb−b線に
沿う拡大部分断面図である。
FIGS. 10A and 10B show an IC card using a COB.IC. FIG. 10A is a plan view, and FIG. 10B is an enlarged partial cross-sectional view taken along line bb of FIG.

【図11】本発明の他の実施形態であるCOB・ICの
製造方法に使用されるテープキャリアを示しており、
(a)は一部省略底面図、(b)は(a)のb−b線に
沿う正面断面図である。
FIG. 11 shows a tape carrier used in a method of manufacturing a COB / IC according to another embodiment of the present invention,
(A) is a partially omitted bottom view, and (b) is a front sectional view along the line bb in (a).

【図12】そのテープキャリアを使用した樹脂封止体成
形工程を示しており、(a)は正面断面図、(b)は
(a)のb−b線に沿う断面図、(c)は(a)のc−
c線に沿う断面図、(d)はその樹脂封止体の平面図で
ある。
12A and 12B show a resin sealing body molding process using the tape carrier, wherein FIG. 12A is a front sectional view, FIG. 12B is a sectional view taken along line bb of FIG. 12A, and FIG. (A) c-
FIG. 4 is a cross-sectional view taken along the line c, and FIG.

【図13】本発明の実施形態3であるCOB・ICの製
造方法におけるランナやゲートの配置を示す模式図であ
る。
FIG. 13 is a schematic view showing the arrangement of runners and gates in the method of manufacturing a COB / IC according to the third embodiment of the present invention.

【図14】本発明の実施形態4であるCOB・ICの製
造方法におけるランナやゲートの配置を示す模式図であ
る。
FIG. 14 is a schematic diagram showing the arrangement of runners and gates in the method of manufacturing a COB / IC according to the fourth embodiment of the present invention.

【図15】本発明の実施形態5であるCOB・ICの製
造方法におけるランナやゲートの配置を示す模式図であ
る。
FIG. 15 is a schematic diagram showing the arrangement of runners and gates in a method of manufacturing a COB / IC according to a fifth embodiment of the present invention.

【図16】本発明の他の実施の形態であるCOB・IC
を示しており、(a)は一部切断平面図、(b)は
(a)のb−b線に沿う断面図である。
FIG. 16 shows a COB IC according to another embodiment of the present invention.
(A) is a partially cut-away plan view, and (b) is a cross-sectional view taken along the line bb of (a).

【符号の説明】[Explanation of symbols]

10…COB・IC(半導体装置)、11…テープキャ
リア、12…キャリア(単位キャリア)、13…テー
プ、14…送り孔、15…シート、16…アウタリー
ド、16a…中央部のアウタリード、16b…VCC用
アウタリード、17…半導体チップ収容孔(収容孔)、
18…接続孔、19…キャビティー用レジスト層、20
…ゲート用レジスト層、21…チップ(半導体チッ
プ)、22…電極パッド、23…VCC電極、24…接
着剤層、25…フィラー、26…ワイヤ、27…組立
体、28…樹脂封止体、29…凸面鏡形状部(凸形状
部)、30…成形品、31…成形品(中間製品)、32
…ICカード、33…本体、34…収納凹部、35…大
径凹部、36…小径凹部、37…接着剤層、40…トラ
ンスファ成形装置、41…上型、42…下型、43…キ
ャビティー、44…ポット、45…プランジャ、46…
カル、47…ランナ、47A…ランナ成形体、47B…
サブランナ、48…ゲート、48A…ゲート成形体、4
8C…スルーゲート、49…凹面鏡形状部(凹形状
部)、50…凸部、50A…凹部、51…エジェクタピ
ン案内孔、51A…バリ、52…エジェクタピン、52
A…エジェクタピン痕、53…液状の樹脂(レジン)、
54…インデックス成形用凸部、54A…インデック
ス、55…応力吸収部、60…めっき用配線、61…レ
ジンフラッシュ防止用パターン(ゲート用パターン)、
62…レジンフラッシュ防止用パターン(送り孔用パタ
ーン)、63…インデックス用パターン。
DESCRIPTION OF SYMBOLS 10 ... COB * IC (semiconductor device), 11 ... Tape carrier, 12 ... Carrier (unit carrier), 13 ... Tape, 14 ... Sending hole, 15 ... Sheet, 16 ... Outer lead, 16a ... Center outer lead, 16b ... VCC Outer lead, 17 ... semiconductor chip housing hole (housing hole),
18 connection holes, 19 resist layers for cavities, 20
... Gate resist layer, 21 chip (semiconductor chip), 22 electrode pad, 23 VCC electrode, 24 adhesive layer, 25 filler, 26 wire, 27 assembly, 28 resin seal, 29: convex mirror-shaped part (convex part), 30: molded product, 31: molded product (intermediate product), 32
... IC card, 33 ... Main body, 34 ... Storage recess, 35 ... Large diameter recess, 36 ... Small diameter recess, 37 ... Adhesive layer, 40 ... Transfer molding device, 41 ... Upper mold, 42 ... Lower mold, 43 ... Cavity , 44… pot, 45… plunger, 46…
Cul, 47 ... Runner, 47A ... Runner molded body, 47B ...
Sub-runner, 48 gate, 48A gate molded body, 4
8C: through gate, 49: concave mirror-shaped part (concave part), 50: convex part, 50A: concave part, 51: ejector pin guide hole, 51A: burr, 52: ejector pin, 52
A: Ejector pin mark, 53: Liquid resin (resin),
54: Index forming convex part, 54A: Index, 55: Stress absorbing part, 60: Plating wiring, 61: Resin flash prevention pattern (gate pattern),
62: Resin flash prevention pattern (feed hole pattern), 63: Index pattern.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/28 G06K 19/00 K (72)発明者 上原 一昭 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 中條 卓也 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 竹下 和幸 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 佐藤 恒夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 23/28 G06K 19/00 K (72) Inventor Kazuaki Uehara 15 Asahidai, Oro-machi, Moroma-gun, Saitama, Japan In-house (72) Inventor Takuya Nakajo 5-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo In-house Semiconductor Division, Hitachi, Ltd. (72) Kazuyuki Takeshita 5-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo Hitachi, Ltd.Semiconductor Division (72) Inventor Tsuneo Endo 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Incorporated Hitachi, Ltd. Semiconductor Division (72) Inventor Tsuneo Sato, Kamizuhoncho, Kodaira-shi, Tokyo Gochome No. 20, No. 1 Semiconductor Division, Hitachi, Ltd.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 一方の主面に複数個のアウタリードが固
着されている絶縁性を有するシートと、前記シートの他
方の主面に配設されて前記各アウタリードに電気的に接
続されている半導体チップと、前記半導体チップを樹脂
封止する樹脂封止体とを備えている半導体装置におい
て、 前記シートが可撓性を有する材料によって形成されてい
るとともに、このシートにおける前記半導体チップに対
向する位置に半導体チップ収容孔が開設されており、こ
の半導体チップ収容孔の底で露出した前記アウタリード
に前記半導体チップが接着剤層によって固着されている
ことを特徴とする半導体装置。
1. An insulating sheet having a plurality of outer leads fixed to one main surface, and a semiconductor disposed on the other main surface of the sheet and electrically connected to each of the outer leads. In a semiconductor device comprising a chip and a resin sealing body for resin-sealing the semiconductor chip, a position where the sheet is formed of a flexible material and which faces the semiconductor chip in the sheet A semiconductor chip accommodating hole is formed in the semiconductor chip, and the semiconductor chip is fixed to the outer lead exposed at the bottom of the semiconductor chip accommodating hole by an adhesive layer.
【請求項2】 前記半導体チップが固着されたアウタリ
ードが、前記他のアウタリードから切り離されて電気的
に絶縁された状態に構成されていることを特徴とする請
求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the outer lead to which the semiconductor chip is fixed is separated from the other outer lead and is electrically insulated.
【請求項3】 前記接着剤が、粒径が20〜100μm
の絶縁性を有するフィラーを含有していることを特徴と
する請求項1に記載の半導体装置。
3. The adhesive has a particle size of 20 to 100 μm.
2. The semiconductor device according to claim 1, further comprising a filler having an insulating property.
【請求項4】 一方の主面に複数個のアウタリードが固
着されている絶縁性を有するシートと、前記シートの他
方の主面に配設されて前記各アウタリードに電気的に接
続されている半導体チップと、前記半導体チップを樹脂
封止する樹脂封止体とを備えている半導体装置におい
て、 前記樹脂封止体における前記アウタリード群と反対側の
主面は凸形状に形成されていることを特徴とする半導体
装置。
4. An insulating sheet having a plurality of outer leads fixed to one main surface, and a semiconductor disposed on the other main surface of the sheet and electrically connected to each of the outer leads. In a semiconductor device comprising a chip and a resin sealing body for resin-sealing the semiconductor chip, a main surface of the resin sealing body opposite to the outer lead group is formed in a convex shape. Semiconductor device.
【請求項5】 前記シートが可撓性を有する材料によっ
て形成されているとともに、このシートにおける前記半
導体チップに対向する位置に半導体チップ収容孔が開設
されており、この半導体チップ収容孔の底で露出したア
ウタリードに前記半導体チップが接着剤層によって固着
されていることを特徴とする請求項4に記載の半導体装
置。
5. The semiconductor device according to claim 1, wherein the sheet is formed of a flexible material, and a semiconductor chip receiving hole is formed in the sheet at a position facing the semiconductor chip. The semiconductor device according to claim 4, wherein the semiconductor chip is fixed to the exposed outer leads by an adhesive layer.
【請求項6】 前記樹脂封止体におけるグランド用アウ
タリード側に対応する位置にインデックスが形成されて
いることを特徴とする請求項1、2、3、4または5に
記載の半導体装置。
6. The semiconductor device according to claim 1, wherein an index is formed at a position corresponding to a ground outer lead side in the resin sealing body.
【請求項7】 前記樹脂封止体における前記シートとの
接触部に、末広がりのテーパを有する応力吸収部が形成
されていることを特徴とする請求項1、2、3、4、5
または6に記載の半導体装置。
7. A stress absorbing portion having a divergent taper is formed at a contact portion of the resin sealing body with the sheet.
Or the semiconductor device according to 6.
【請求項8】 請求項1ないし請求項7のいずれか一に
記載の半導体装置が、カード形状の本体に設けられた凹
部に収納されていることを特徴とするICカード。
8. An IC card, wherein the semiconductor device according to claim 1 is housed in a concave portion provided in a card-shaped main body.
【請求項9】 前記樹脂封止体の樹脂の色と前記カード
本体の色とが同一または近い色に設定されていることを
特徴とする請求項8に記載のICカード。
9. The IC card according to claim 8, wherein the color of the resin of the resin sealing body and the color of the card body are set to be the same or close to each other.
【請求項10】 絶縁性および可撓性を有するシートの
一方の主面に複数個のアウタリードが固着されていると
ともに、このシートの所定のアウタリードに対向した位
置に半導体チップ収容孔が開設されているキャリアが製
造されるキャリア製造工程と、 前記キャリアにおける前記半導体チップ収容孔の底で露
出した前記アウタリードに半導体チップが接着剤層によ
って固着される半導体チップ固着工程と、 前記キャリアにおける前記半導体チップと前記各アウタ
リードとが電気的に接続される接続工程と、 前記キャリアにおけるシートの一方の主面に前記半導体
チップを樹脂封止する樹脂封止体が成形される樹脂封止
体成形工程と、 を備えていることを特徴とする半導体装置の製造方法。
10. A plurality of outer leads are fixed to one main surface of a sheet having insulation and flexibility, and a semiconductor chip receiving hole is formed at a position facing a predetermined outer lead of the sheet. A carrier manufacturing step in which a carrier is manufactured, a semiconductor chip fixing step in which a semiconductor chip is fixed by an adhesive layer to the outer leads exposed at the bottom of the semiconductor chip receiving hole in the carrier, and a semiconductor chip in the carrier. A connection step in which each of the outer leads is electrically connected; and a resin sealing body molding step in which a resin sealing body for resin-sealing the semiconductor chip is molded on one main surface of the sheet in the carrier. A method for manufacturing a semiconductor device, comprising:
【請求項11】 前記キャリアがテープキャリアに構成
されていることを特徴とする請求項10に記載の半導体
装置の製造方法。
11. The method according to claim 10, wherein the carrier is a tape carrier.
【請求項12】 前記樹脂封止体が成形型によって成形
され、前記シートの一方の主面における成形型のキャビ
ティーの開口縁に対応する領域にレジスト層が予め形成
されることを特徴とする請求項10または11に記載の
半導体装置の製造方法。
12. The method according to claim 1, wherein the resin sealing body is molded by a molding die, and a resist layer is previously formed on one main surface of the sheet in a region corresponding to an opening edge of a cavity of the molding die. A method for manufacturing a semiconductor device according to claim 10.
【請求項13】 前記キャリアがテープキャリアに構成
されており、前記樹脂封止体がトランスファ成形型によ
って成形され、このトランスファ成形のランナが前記テ
ープキャリアの端辺に沿うように配設されていることを
特徴とする請求項10、11または12に記載の半導体
装置の製造方法。
13. The tape carrier, wherein the resin sealing body is molded by a transfer mold, and a transfer molding runner is disposed along an edge of the tape carrier. 13. The method for manufacturing a semiconductor device according to claim 10, 11 or 12.
【請求項14】 前記シートの前記アウタリードが固着
された側の主面にレジンフラッシュ防止用パターンが、
前記アウタリードと共に形成されていることを特徴とす
る請求項10、11、12または13に記載の半導体装
置の製造方法。
14. A resin flash preventing pattern is provided on a main surface of the sheet on which the outer leads are fixed.
14. The method for manufacturing a semiconductor device according to claim 10, wherein the semiconductor device is formed together with the outer leads.
【請求項15】 前記樹脂封止体を成形するキャビティ
ーのエジェクタピンが突き当てられる位置に、このエジ
ェクタピンよりも大径の凸部が突設されていることを特
徴とする請求項10、11、12、13または14に記
載の半導体装置の製造方法。
15. A protrusion having a diameter larger than that of the ejector pin is protruded at a position where the ejector pin of the cavity for molding the resin sealing body abuts. 15. The method of manufacturing a semiconductor device according to 11, 12, 13, or 14.
【請求項16】 前記樹脂封止体を成形するキャビティ
ーの前記アウタリード群のうちグランド用アウタリード
側に対応する位置に、インデックス成形用凸部が突設さ
れていることを特徴とする請求項10、11、12、1
3、14または15に記載の半導体装置の製造方法。
16. An index molding projection is provided at a position corresponding to a ground outer lead side of the outer lead group of a cavity for molding the resin sealing body. , 11,12,1
16. The method for manufacturing a semiconductor device according to 3, 14, or 15.
JP25000197A 1996-11-15 1997-08-28 Semiconductor device, manufacture thereof and ic card using the same Pending JPH10199910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25000197A JPH10199910A (en) 1996-11-15 1997-08-28 Semiconductor device, manufacture thereof and ic card using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32095996 1996-11-15
JP8-320959 1996-11-15
JP25000197A JPH10199910A (en) 1996-11-15 1997-08-28 Semiconductor device, manufacture thereof and ic card using the same

Publications (1)

Publication Number Publication Date
JPH10199910A true JPH10199910A (en) 1998-07-31

Family

ID=26539594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25000197A Pending JPH10199910A (en) 1996-11-15 1997-08-28 Semiconductor device, manufacture thereof and ic card using the same

Country Status (1)

Country Link
JP (1) JPH10199910A (en)

Similar Documents

Publication Publication Date Title
US6717248B2 (en) Semiconductor package and method for fabricating the same
KR100280762B1 (en) Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same
US5295044A (en) Semiconductor device
ES2242704T5 (en) Semiconductor chip assemblies, manufacturing procedures and components therefor
KR970006531B1 (en) Carrier having electronic device package and manufacture thereof
US6838760B1 (en) Packaged microelectronic devices with interconnecting units
US6350113B1 (en) Resin molding machine
US5177669A (en) Molded ring integrated circuit package
TWI316740B (en) Package having exposed integrated circuit device
US6204564B1 (en) Semiconductor device and method for making the same
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
KR20020017986A (en) Semiconductor Device and Manufacture Method of That
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
US6437447B1 (en) Dual-sided chip package without a die pad
US6590279B1 (en) Dual-chip integrated circuit package and method of manufacturing the same
US6989296B2 (en) Fabrication method of semiconductor package with photosensitive chip
US6484394B1 (en) Encapsulation method for ball grid array semiconductor package
US9368424B2 (en) Method of fabricating a semiconductor device used in a stacked-type semiconductor device
JP3729992B2 (en) Semiconductor device manufacturing method and tape carrier used therefor
JPH10199910A (en) Semiconductor device, manufacture thereof and ic card using the same
JP4889359B2 (en) Electronic equipment
JPH1174422A (en) Molding method and device of semiconductor device and its resin sealing body
JPH1174423A (en) Semiconductor device and manufacture thereof and ic card using the same
JP2000176967A (en) Resin sealing device