JPH1174222A - Manufacturing of semiconductor device, and target for sputtering device - Google Patents

Manufacturing of semiconductor device, and target for sputtering device

Info

Publication number
JPH1174222A
JPH1174222A JP22026797A JP22026797A JPH1174222A JP H1174222 A JPH1174222 A JP H1174222A JP 22026797 A JP22026797 A JP 22026797A JP 22026797 A JP22026797 A JP 22026797A JP H1174222 A JPH1174222 A JP H1174222A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
silicon
film
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22026797A
Other languages
Japanese (ja)
Inventor
Takashi Nagano
隆史 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22026797A priority Critical patent/JPH1174222A/en
Publication of JPH1174222A publication Critical patent/JPH1174222A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a metal, silicide film in a diffused layer having a shallow junction and to realize a sufficiently low resistance. SOLUTION: This method includes a step for forming a refractory metal film 12 containing silicon(Si) on a silicon(Si) layer 11, and a step for forming a metal silicide film 13 on the Si layer 11 by causing the Si layer 11 and the Si-containing refractory metal film 12 to react for silicification. As the Si- containing refractory metal film 12, a refractory metal film having a silicon concentration such that it realizes selective etching with respect to the metal silicide film 13 is used.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびスパッタリング装置のターゲットに関し、詳
しくは金属シリサイドの形成を伴う半導体装置の製造方
法およびその金属シリサイドの形成に用いるスパッタリ
ング装置のターゲットに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a target for a sputtering device, and more particularly to a method for manufacturing a semiconductor device involving formation of a metal silicide and a target for a sputtering device used for forming the metal silicide.

【0002】[0002]

【従来の技術】MOS型電界効果トランジスタ(以下、
MOSFETと記す)は、いわゆる半導体装置の製造方
法におけるスケーリング法則にしたがって微細化されて
きた。その際に生じる技術的な課題は、以下のような従
来の技術によって解決を図ってきた。
2. Description of the Related Art MOS type field effect transistors (hereinafter, referred to as MOS type field effect transistors)
MOSFETs) have been miniaturized in accordance with a scaling law in a method of manufacturing a semiconductor device. The technical problems arising at that time have been solved by the following conventional techniques.

【0003】MOSFETのソース・ドレイン拡散層を
浅い接合で形成することと、このソース・ドレイン拡散
層の抵抗値を下げることとを両立させることが困難にな
っている。すなわち、微細化するにつれて顕著になる短
チャネル効果を抑制するには、ソース・ドレイン拡散層
を浅く形成することが効果的であるが、ソース・ドレイ
ン拡散層の抵抗値が高くなるのでMOSトランジスタの
電流駆動能力が低下する。このような課題を回避するた
めには、例えばソース・ドレイン拡散層を形成するため
のイオン注入工程を行った後、エキシマレーザ光を照射
して加熱するエキシマレーザアニーリング処理を行う方
法が提案されている。エキシマレーザ光を基板に照射す
ると、基板はその極表面だけが短時間に加熱される。こ
のため、エキシマレーザアニーリング処理は浅い接合を
形成するのに適している。さらにエキシマレーザアニー
リング処理は、高温アニーリング処理のため、RTA
(Rapid Thermal Annealing )に比較して、ソース・ド
レイン拡散層の結晶性は優れたものになる。したがっ
て、ソース・ドレイン拡散層は低抵抗な拡散層に形成さ
れる。
[0003] It is difficult to achieve both the formation of the source / drain diffusion layer of the MOSFET with a shallow junction and the reduction of the resistance value of the source / drain diffusion layer. That is, it is effective to form the source / drain diffusion layers shallow in order to suppress the short channel effect that becomes more pronounced as the device is miniaturized. However, since the resistance values of the source / drain diffusion layers increase, the MOS transistor The current driving capability decreases. In order to avoid such a problem, for example, a method of performing an excimer laser annealing process of irradiating an excimer laser beam and heating after performing an ion implantation process for forming a source / drain diffusion layer has been proposed. I have. When the substrate is irradiated with excimer laser light, only the very surface of the substrate is heated in a short time. For this reason, excimer laser annealing is suitable for forming a shallow junction. Further, the excimer laser annealing process is performed by RTA because of the high temperature annealing process.
Compared with (Rapid Thermal Annealing), the crystallinity of the source / drain diffusion layers becomes excellent. Therefore, the source / drain diffusion layers are formed as low resistance diffusion layers.

【0004】また上記エキシマレーザアニーリング処理
よりもソース・ドレイン拡散層の低抵抗化を図る方法と
して、ソース・ドレイン拡散層の表層に例えばチタンの
ような高融点金属による金属シリサイド膜〔例えばチタ
ンシリサイド(TiSix )膜〕を形成するサリサイド
(Self-Aligned Silicidation:SALICIDE)プロ
セスが、IEEE(Institute of Electrical and Electron
ics Engineers ) TRANSACTIONS ON ERECTRON DEVICE,
38 [2] (1991) Chin-Yuan Lu, Janmye James Sung, Rui
chen Liu, Nun-Sian Tsai, Ranbir Singh, Steaven J.H
illenius, Howard C.Kirsch p.246-253 に開示されてい
る。この方法では、ソース・ドレイン拡散層の表層に、
チタンとシリコンとの化合物を形成して、このソース・
ドレイン拡散層の抵抗を下げようとしている。
As a method of lowering the resistance of the source / drain diffusion layers by the above excimer laser annealing, a metal silicide film made of a refractory metal such as titanium (for example, titanium silicide (eg, titanium silicide) is formed on the surface of the source / drain diffusion layers. salicide to form a TiSi x) film] (Self-Aligned Silicidation: sALICIDE) process, IEEE (Institute of Electrical and Electron
ics Engineers) TRANSACTIONS ON ERECTRON DEVICE,
38 [2] (1991) Chin-Yuan Lu, Janmye James Sung, Rui
chen Liu, Nun-Sian Tsai, Ranbir Singh, Steaven JH
illenius, Howard C. Kirsch p.246-253. In this method, the surface of the source / drain diffusion layer is
By forming a compound of titanium and silicon, this source
Attempts to lower the resistance of the drain diffusion layer.

【0005】さらに、浅いソース・ドレイン拡散層を突
き抜けない程度に、十分に薄いチタンシリサイドを形成
する方法も提案されている。この方法としては、20n
m以下の極薄いチタン膜をソース・ドレイン拡散層上に
堆積し、これと基板シリコンとを反応させて薄膜チタン
シリサイドを形成するという方法である。
Further, there has been proposed a method of forming titanium silicide sufficiently thin so as not to penetrate a shallow source / drain diffusion layer. As this method, 20n
In this method, an ultra-thin titanium film having a thickness of m or less is deposited on the source / drain diffusion layer, and is reacted with the silicon substrate to form a thin titanium silicide film.

【0006】また、高温熱処理を行っても凝集を起こし
難い高融点金属シリサイド膜として、コバルトシリサイ
ド膜を用いることが、例えばIEDM(Internatinal Elect
ronDevices Meeting )'95 Tech. Dig., K.Goto et a
l.,p449-452に開示されている。
[0006] Further, a cobalt silicide film is used as a refractory metal silicide film that hardly causes agglomeration even when subjected to a high-temperature heat treatment.
ronDevices Meeting) '95 Tech. Dig., K. Goto et a
l., p449-452.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記エ
キシマレーザアニーリング処理では、接合深さと抵抗値
とが相反する関係にあるため、浅い接合の拡散層を十分
に低抵抗化することは困難である。
However, in the above-described excimer laser annealing process, it is difficult to sufficiently reduce the resistance of a diffusion layer having a shallow junction because the junction depth and the resistance value are in an opposite relationship.

【0008】また、上記チタンシリサイド膜を形成する
サリサイドプロセスでは、チタンシリサイド膜と基板と
の間のリークを防ぐ必要があるためにソース・ドレイン
拡散層を浅く形成することが困難である。ソース・ドレ
イン拡散層を浅く形成した場合には、チタンシリサイド
膜が基板に突き抜ける。したがって、サリサイドプロセ
スでは、ソース・ドレイン拡散層の低抵抗化は実現でき
るが、リークの問題が生じる。この問題を解決しようと
すると、ソース・ドレイン拡散層を、チタンシリサイド
がソース・ドレイン拡散層を突き抜けない程度に深く形
成しなければならない。このように、ソース・ドレイン
拡散層を低抵抗化するためにはエキシマレーザアニーリ
ング処理を行う、またはサリサイドプロセスを行って
も、一長一短がある。
In the salicide process for forming the titanium silicide film, it is difficult to form a shallow source / drain diffusion layer because it is necessary to prevent leakage between the titanium silicide film and the substrate. When the source / drain diffusion layers are formed shallow, the titanium silicide film penetrates into the substrate. Therefore, in the salicide process, the resistance of the source / drain diffusion layers can be reduced, but a problem of leakage occurs. In order to solve this problem, the source / drain diffusion layers must be formed so deep that titanium silicide does not penetrate the source / drain diffusion layers. As described above, even if an excimer laser annealing process or a salicide process is performed to reduce the resistance of the source / drain diffusion layers, there are advantages and disadvantages.

【0009】さらに極薄いチタンをシリサイド化する場
合、活性化エネルギーはより高くなり、低抵抗な膜を安
定的に得られないという問題が生じる。低抵抗な薄膜チ
タンシリサイド膜を得るためにはより高温での熱処理を
必要とするが、今度は高温熱処理のためにチタンシリサ
イド膜が凝集し、低抵抗なチタンシリサイド膜を得るこ
とが困難になっている(日経マイクロデバイス編「低電
力LSIの技術白書…1ミリ・ワットへの挑戦」p21
8−222に記載)。
In the case where ultra-thin titanium is silicided, the activation energy becomes higher, and a problem arises in that a low-resistance film cannot be stably obtained. To obtain a low-resistance thin-film titanium silicide film, heat treatment at a higher temperature is required.However, the high-temperature heat treatment agglomerates the titanium silicide film, making it difficult to obtain a low-resistance titanium silicide film. (Nikkei Microdevices, "Technical White Paper for Low-Power LSI ... Challenge to 1 milliwatt" p21
8-222).

【0010】またコバルトシリサイド膜を用いる方法で
あっても、局所的に成長するコバルトシリサイドのスパ
イクを抑制しリークの増大を防ぐことが課題になってい
る。コバルトシリサイドのスパイクの成長は、窒化チタ
ン(TiN)/コバルト(Co)の積層膜からコバルト
シリサイド層を形成する際に顕著になる問題であり、コ
バルト単層からコバルトシリサイド層の形成ではスパイ
クの成長はみられないが、コバルト単層上に酸化膜が形
成されて、コバルトシリサイド層が十分な厚さに形成さ
れなくなる。したがって、低抵抗なコバルトシリサイド
層を得ることが困難である。
[0010] Even in the method using a cobalt silicide film, there is a problem that spikes of locally grown cobalt silicide are suppressed to prevent an increase in leak. Spike growth of cobalt silicide is a serious problem when a cobalt silicide layer is formed from a titanium nitride (TiN) / cobalt (Co) laminated film. Although not seen, an oxide film is formed on the cobalt single layer, and the cobalt silicide layer cannot be formed to a sufficient thickness. Therefore, it is difficult to obtain a low resistance cobalt silicide layer.

【0011】[0011]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法およびスパ
ッタリング装置のターゲットである。
SUMMARY OF THE INVENTION The present invention is directed to a method of manufacturing a semiconductor device and a target of a sputtering apparatus, which have been made to solve the above-mentioned problems.

【0012】すなわち、半導体装置の製造方法は、シリ
コン層上にシリコンを含む高融点金属膜を成膜する工程
と、シリコン層とシリコンを含む高融点金属膜とをシリ
サイド化反応させてシリコン層上に金属シリサイド膜を
形成する工程とを備えていて、シリコンを含む高融点金
属膜には金属シリサイド膜に対して選択的にエッチング
されるシリコン濃度を有しているものを用いる。
That is, a method of manufacturing a semiconductor device includes a step of forming a high-melting point metal film containing silicon on a silicon layer, and a step of causing a silicidation reaction between the silicon layer and the high-melting point metal film containing silicon. Forming a metal silicide film on the substrate, and using a silicon-containing high melting point metal film having a silicon concentration that is selectively etched with respect to the metal silicide film.

【0013】上記半導体装置の製造方法では、シリコン
層上にシリコンを含む高融点金属膜を形成し、その膜か
らのシリサイド化反応によって金属シリサイド膜を形成
することから、たとえシリコンを含む高融点金属膜が大
気にさらされたとしても、シリコン原子が膜中に含まれ
ているので、膜中への酸素の混入は少なくなる。そのた
め、シリコンを含む高融点金属膜からのシリサイド化反
応では、その反応の際に膜中で高融点金属と酸素とが反
応することはほとんどなくなる。そのため、高融点金属
の酸化が防止される。また、高融点金属膜中にシリコン
が含まれていることからその表面は酸化され難い。した
がって、シリサイド化反応の際に、高融点金属膜の表面
酸化による金属シリサイド膜厚の減少を防ぎ、シリサイ
ド化反応に消費される高融点金属量を減少させることな
く所望の厚さの金属シリサイド膜が形成される。
In the method of manufacturing a semiconductor device, a refractory metal film containing silicon is formed on a silicon layer, and a metal silicide film is formed by a silicidation reaction from the film. Even if the film is exposed to the atmosphere, the mixing of oxygen into the film is reduced because silicon atoms are contained in the film. Therefore, in the silicidation reaction from the silicon-containing high melting point metal film, the reaction between the high melting point metal and oxygen in the film hardly occurs during the reaction. Therefore, oxidation of the high melting point metal is prevented. Further, since silicon is contained in the high melting point metal film, its surface is hardly oxidized. Therefore, during the silicidation reaction, a reduction in the metal silicide film thickness due to surface oxidation of the refractory metal film is prevented, and the metal silicide film of a desired thickness is reduced without reducing the amount of the refractory metal consumed in the silicidation reaction. Is formed.

【0014】さらにシリサイド化反応を行う前にシリコ
ン層を非晶質化する方法では、シリサイド化反応に消費
されるシリコン原子を、原子として単独で存在する状態
にできるため、シリサイド化反応の活性化エネルギーが
減少する。すなわち、シリサイド化反応時にシリコン結
晶の結合手を切る必要がなくなるため、シリサイド化反
応が短時間で終了するようになり、表面酸化による金属
シリサイド膜の膜厚の減少がさらに防止される。
In the method of amorphizing the silicon layer before performing the silicidation reaction, the silicon atoms consumed in the silicidation reaction can be made to exist alone as atoms. Energy is reduced. That is, since it is not necessary to cut off the bond of the silicon crystal at the time of the silicidation reaction, the silicidation reaction is completed in a short time, and the reduction in the thickness of the metal silicide film due to the surface oxidation is further prevented.

【0015】また、シリコンを含む高融点金属膜を形成
した後でシリサイド化反応を行う前にシリコン層上の界
面にイオンインプランテーションを行う方法では、イオ
ンインプランテーションによってシリコン層上の自然酸
化膜が破壊される。そのため、できあがる金属シリサイ
ド膜の結晶粒が小さくなるので、0.1μm以下の細い
線幅まで安定的に金属シリサイドの結晶が成長するよう
になる。
In the method of performing ion implantation at the interface on the silicon layer after forming the high-melting-point metal film containing silicon and before performing the silicidation reaction, a natural oxide film on the silicon layer is formed by ion implantation. Destroyed. As a result, the crystal grains of the formed metal silicide film become small, so that the crystal of the metal silicide grows stably up to a thin line width of 0.1 μm or less.

【0016】スパッタリング装置の第1のターゲット
は、コバルト材料中にシリコンがほぼ均一に含まれてい
る合金または焼結体からなるものである。
The first target of the sputtering apparatus is made of an alloy or sintered body in which silicon is almost uniformly contained in a cobalt material.

【0017】上記第1のターゲットでは、コバルト材料
中にシリコンがほぼ均一に含まれている合金または焼結
体からなることから、このターゲットを用いたスパッタ
リングによってウエハ上に膜形成する場合には、ターゲ
ット中に含まれるコバルトとシリコンとの比率に対応し
て、コバルトとシリコンとがウエハ上に堆積され、シリ
コンを含むコバルト膜が形成される。
Since the first target is made of an alloy or a sintered body in which silicon is almost uniformly contained in a cobalt material, when a film is formed on a wafer by sputtering using this target, Cobalt and silicon are deposited on the wafer corresponding to the ratio of cobalt and silicon contained in the target, and a cobalt film containing silicon is formed.

【0018】スパッタリング装置の第2ターゲットは、
高融点金属材料とシリコン材料とが組み込まれてなるも
のである。
The second target of the sputtering apparatus is
It is made by incorporating a high melting point metal material and a silicon material.

【0019】上記第2のターゲットでは、高融点金属材
料とシリコン材料とが組み込まれてなるものであること
から、このターゲットを用いたスパッタリングによって
ウエハ上に膜形成する場合には、高融点金属とシリコン
との比率に対応して、コバルトとシリコンとがウエハ上
に堆積され、シリコンを含むコバルト膜が形成される。
In the second target, a refractory metal material and a silicon material are incorporated. When a film is formed on a wafer by sputtering using this target, the refractory metal and the silicon material are used. Cobalt and silicon are deposited on the wafer corresponding to the ratio of silicon to form a cobalt film containing silicon.

【0020】[0020]

【発明の実施の形態】本発明の半導体装置の製造方法に
係わる実施形態を、図1の製造工程図によって説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment relating to a method of manufacturing a semiconductor device according to the present invention will be described with reference to a manufacturing process diagram of FIG.

【0021】図1の(1)に示すように、シリコン(S
i)層11上にシリコン(Si)を含む高融点金属膜1
2として、例えばコバルトシリコン(Co2 Si)膜を
例えば15nmの厚さに成膜する。このSiを含む高融
点金属膜12膜には、後に形成されるCoSi2 膜に対
して選択的にエッチングされるシリコン濃度を有するも
のを用いる。
As shown in FIG. 1A, silicon (S)
i) Refractory metal film 1 containing silicon (Si) on layer 11
As No. 2 , for example, a cobalt silicon (Co 2 Si) film is formed to a thickness of, for example, 15 nm. As the refractory metal film 12 containing Si, a film having a silicon concentration that is selectively etched with respect to a CoSi 2 film formed later is used.

【0022】次いで、上記Si層11を熱処理する。そ
の結果、シリコン(Si)を含む高融点金属膜12のコ
バルトと、同Siを含む高融点金属膜12のSiおよび
Si層11のSiとがシリサイド化反応して、図1の
(2)に示すように、Si層11上に金属シリサイド膜
13としてコバルトシリサイド(CoSi2 )膜を形成
する。上記熱処理を行う際には、Si層11は一度大気
にさらされてから熱処理装置(図示省略)に搬入され
る。そのため、Siを含む高融点金属膜12〔前記図1
の(1)参照〕の表層には薄い酸化膜(薄い酸化コバル
ト膜)14が形成される。
Next, the Si layer 11 is heat-treated. As a result, the cobalt of the refractory metal film 12 containing silicon (Si), the Si of the refractory metal film 12 containing the same Si, and the Si of the Si layer 11 undergo a silicidation reaction, and as shown in FIG. As shown, a cobalt silicide (CoSi 2 ) film is formed on the Si layer 11 as the metal silicide film 13. When performing the heat treatment, the Si layer 11 is once exposed to the atmosphere and then carried into a heat treatment device (not shown). Therefore, the refractory metal film 12 containing Si [see FIG.
(1)], a thin oxide film (thin cobalt oxide film) 14 is formed on the surface layer.

【0023】なお予備実験では、Siを含む高融点金属
(Co)膜の組成比がCo:Si=21:1、Co:S
i=9:1、Co:Si=3.25:1では選択的にエ
ッチングすることが可能であった。一方、Co:Si=
1:1、Co:Si=1:2では選択的にエッチングす
ることができなかった。このエッチングは硫酸過水(H
2 SO4 :H2 2 =15:2)を用いたウェットエッ
チングによって行った。また観察にはTEMを用いた。
上記予備実験の結果により選択エッチングが可能と考察
されるCo2 Siを用いた。その結果、上記Co2 Si
はCoSi2 に対して選択的にエッチングされた。この
ような理由により、Siを含むCo膜には、膜中に含ま
れるSi原子の数が最大で同膜中に含まれるCo原子の
数の1/2までのものを用いることが可能になる。
In the preliminary experiments, the composition ratio of the refractory metal (Co) film containing Si is Co: Si = 21: 1, Co: S
When i = 9: 1 and Co: Si = 3.25: 1, selective etching was possible. On the other hand, Co: Si =
When the ratio was 1: 1, Co: Si = 1: 2, selective etching could not be performed. This etching is performed using sulfuric acid and hydrogen peroxide (H
2 SO 4 : H 2 O 2 = 15: 2). TEM was used for observation.
Co 2 Si, which is considered to be capable of selective etching based on the results of the preliminary experiment, was used. As a result, the Co 2 Si
Was selectively etched with respect to CoSi 2 . For this reason, it is possible to use a Co film containing Si in which the number of Si atoms contained in the film is up to half the number of Co atoms contained in the film. .

【0024】次に比較例を以下に、図2によって説明す
る。図2の(1)に示すように、シリコン層(Si層)
21上に高融点金属膜22として、例えばコバルト(C
o)膜を成膜する。このとき、前記図1で成膜したコバ
ルトシリコン(Co2 Si)膜の単位体積当たりのCo
原子数とほぼ同等なるCo原子数で上記Co膜を形成す
る。そこでCo膜の厚さは10nmとした。次いで上記
Si層21を熱処理する。その結果、高融点金属膜22
のCoとSi層21のSiとがシリサイド化反応して、
図2の(2)に示すように、Si層21上に金属シリサ
イド膜23としてコバルトシリサイド(CoSi2 )膜
を形成する。上記熱処理を行う際には、Si層21は一
度大気にさらされてから熱処理装置(図示省略)に搬入
される。そのため、高融点金属膜22の表層には大気中
の酸素と反応して酸化膜(コバルトとシリコンと酸素と
の混合膜)24が形成される。
Next, a comparative example will be described with reference to FIG. As shown in FIG. 2A, a silicon layer (Si layer)
For example, cobalt (C)
o) Form a film. At this time, Co per unit volume of the cobalt silicon (Co 2 Si) film formed in FIG.
The Co film is formed with the number of Co atoms substantially equal to the number of atoms. Therefore, the thickness of the Co film is set to 10 nm. Next, the Si layer 21 is heat-treated. As a result, the refractory metal film 22
Co and Si of the Si layer 21 undergo a silicidation reaction,
As shown in FIG. 2B, a cobalt silicide (CoSi 2 ) film is formed as a metal silicide film 23 on the Si layer 21. When performing the heat treatment, the Si layer 21 is once exposed to the air and then carried into a heat treatment device (not shown). Therefore, an oxide film (a mixed film of cobalt, silicon, and oxygen) 24 is formed on the surface layer of the refractory metal film 22 by reacting with oxygen in the atmosphere.

【0025】上記図2によって説明したように、単層の
高融点金属膜(Co膜)22から金属シリサイド膜23
となるCoSi2 膜を形成した場合には、一度大気開放
した際にさらされる酸素の影響により、金属シリサイド
(CoSi2 )膜23の表面が酸化される。このように
単層のCo膜からのシリサイド化反応させた場合、Co
→Co2 Si→CoSi→CoSi2 という反応でCo
Si2 が形成される。この反応では、Co→Co2 Si
の反応がCo原子の拡散によって行われるため、瞬時に
CoSi2 が形成されるのではない。そのため、上記反
応の際に酸素がCo膜中に存在するとCoの酸化が進む
ために酸化膜が形成される。
As described above with reference to FIG. 2, a single-layer high melting point metal film (Co film) 22 is changed to a metal silicide film 23.
When the CoSi 2 film is formed, the surface of the metal silicide (CoSi 2 ) film 23 is oxidized by the influence of oxygen that is exposed when the film is once opened to the atmosphere. When a silicidation reaction is performed from a single-layer Co film in this manner, Co
→ Co 2 Si → CoSi → CoSi 2
Si 2 is formed. In this reaction, Co → Co 2 Si
Is caused by diffusion of Co atoms, so that CoSi 2 is not instantaneously formed. Therefore, if oxygen is present in the Co film at the time of the above reaction, the oxidation of Co proceeds, so that an oxide film is formed.

【0026】これに対し、前記図1によって説明したS
iを含む高融点金属膜(Co2 Si膜)12から金属シ
リサイド(CoSi2 )13膜を形成した場合には、一
度大気開放したにもかかわらず、金属シリサイド膜13
の表面の酸化は極僅かである。このようにSiを含む高
融点金属(Co2 Si)膜12からのシリサイド化反応
の場合、単層のCo膜からのシリサイド化反応の場合の
Co→Co2 Siの過程をそのまま取り除いた反応、す
なわち、Co2 Si→CoSi→CoSi2 という反応
でCoSi2 が形成される。そのため、Co→Co2
iの過程でのCoの酸化が防げる。さらにCo2 Si膜
12を堆積した場合、その後の熱処理のために大気中に
取り出した場合であっても、Si原子が膜中に含まれて
いるので、膜中への酸素の混入は少なくなる。
On the other hand, S described with reference to FIG.
When a metal silicide (CoSi 2 ) 13 film is formed from a high-melting metal film (Co 2 Si film) 12 containing i, the metal silicide film 13
Oxidation of the surface is very slight. Thus, in the case of the silicidation reaction from the refractory metal (Co 2 Si) film 12 containing Si, the reaction in which the process of Co → Co 2 Si in the case of the silicidation reaction from the single-layer Co film is directly removed, That is, CoSi 2 is formed by the reaction of Co 2 Si → CoSi → CoSi 2 . Therefore, Co → Co 2 S
The oxidation of Co in the process of i can be prevented. Furthermore, when the Co 2 Si film 12 is deposited, even if the film is taken out to the atmosphere for the subsequent heat treatment, since the Si atoms are contained in the film, the incorporation of oxygen into the film is reduced. .

【0027】この結果、図1によって説明した製造方法
では、Co膜の表面酸化によるシリサイド膜厚の減少を
防ぎ、シリサイド化反応に消費されるCo量を減少させ
ることなく厚い膜厚の金属シリサイド(CoSi2 )膜
13が形成され、そのシート抵抗は小さくなる。
As a result, in the manufacturing method described with reference to FIG. 1, a reduction in the silicide film thickness due to surface oxidation of the Co film is prevented, and a thick metal silicide ( A CoSi 2 ) film 13 is formed, and its sheet resistance decreases.

【0028】さらに高融点金属膜12を堆積する前に、
例えばイオンインプランテーションによりSi層11の
結晶を破壊して非晶質化すれば、シリサイド化反応に消
費されるSi原子を、結晶状態ではない、原子として単
独で存在する状態にできる。そのため、シリサイド化反
応の活性化エネルギーを減少させることができる(反応
時にSi結晶の結合手を切る必要がないためである)。
この結果、シリサイド化反応を短時間で終了させること
が可能になるので、表面酸化による金属シリサイド(C
oSi2 )膜13の膜厚の減少がさらに防止され、シリ
サイド化反応に消費されるCoの量をほとんど減少させ
ずに所望の膜厚の金属シリサイド膜13が形成される。
したがって、そのシート抵抗はさらに低減される。
Before depositing the refractory metal film 12,
For example, when the crystal of the Si layer 11 is broken and made amorphous by ion implantation, the Si atoms consumed in the silicidation reaction can be in a state where they are not in a crystalline state but exist alone as atoms. Therefore, the activation energy of the silicidation reaction can be reduced (because it is not necessary to break the bond of the Si crystal during the reaction).
As a result, the silicidation reaction can be completed in a short time, so that the metal silicide (C
A decrease in the thickness of the oSi 2 ) film 13 is further prevented, and the metal silicide film 13 having a desired film thickness is formed without substantially reducing the amount of Co consumed in the silicidation reaction.
Therefore, the sheet resistance is further reduced.

【0029】上記Si層11を非晶質化するためのイオ
ンインプランテーションでは、シリサイド化される領域
を主に非晶質化する不純物を打ち込む。このような不純
物には、例えばゲルマニウムを用いる。このように、ゲ
ルマニウムを打ち込むことによって、Si層11の深さ
方向に狭い範囲のみを非晶質化することができる。な
お、上記不純物はイオンとして打ち込む。
In the ion implantation for amorphizing the Si layer 11, an impurity for mainly amorphizing a region to be silicided is implanted. As such an impurity, for example, germanium is used. By implanting germanium in this manner, only a narrow range in the depth direction of the Si layer 11 can be made amorphous. Note that the impurities are implanted as ions.

【0030】また、上記Si層11を非晶質化するため
のイオンインプランテーションでは、結晶欠陥を補償す
る不純物を打ち込むことも可能である。このような不純
物には、例えばフッ素、フッ素を含む分子として例えば
フッ化シリコン(SiF)、または窒素を用いる。な
お、上記不純物はイオンとして打ち込む。このような結
晶欠陥を補償する不純物を打ち込むと、シリサイド化さ
れない領域も非晶質化されることになるが、非晶質化さ
れた領域、言い換えれば結晶欠陥が発生している領域に
おいて、格子間Si原子と打ち込んだ不純物(フッ素、
窒素等)とが結びつく。そのため、特に基板中にホウ素
がドーピングされている場合には、ホウ素の増速拡散を
抑制することが可能になる。このことは、特にNチャネ
ルトランジスタのウエル、Pチャネルトランジスタのソ
ース・ドレインで効果が大きく、ホウ素が増速拡散する
ことによるMOS(またはMIS)型電界効果トランジ
スタのスイッチング特性(ON/OFF特性)の劣化が
抑制される。
In the ion implantation for making the Si layer 11 amorphous, an impurity for compensating crystal defects can be implanted. As such an impurity, for example, fluorine or a molecule containing fluorine such as silicon fluoride (SiF) or nitrogen is used. Note that the impurities are implanted as ions. When an impurity for compensating for such a crystal defect is implanted, a region that is not silicided also becomes amorphous. However, in an amorphous region, in other words, in a region where a crystal defect occurs, a lattice is formed. Between the Si atoms and the implanted impurities (fluorine,
Nitrogen, etc.). Therefore, especially when the substrate is doped with boron, it is possible to suppress the enhanced diffusion of boron. This is particularly effective in the well of an N-channel transistor and the source / drain of a P-channel transistor, and the switching characteristics (ON / OFF characteristics) of a MOS (or MIS) type field-effect transistor due to accelerated diffusion of boron. Deterioration is suppressed.

【0031】また、上記説明したゲルマニウムを打ち込
んだ際に、シリサイド化されない領域が非晶質化された
場合には、その領域に上記結晶欠陥を補償する不純物を
打ち込んでもよい。
When a region which is not to be silicided becomes amorphous when the above-described germanium is implanted, an impurity for compensating the crystal defect may be implanted into the region.

【0032】また、例えばイオンインプランテーション
により、Co2 Si/Si界面での結晶を破壊しておけ
ば、Siを含む高融点金属(Co2 Si)膜12を形成
する前にCo2 Si/Si界面に成長した自然酸化膜
(図示省略)も破壊される。そのため、金属シリサイド
膜13は小さな結晶粒で形成されるようになるので、
0.1μm程度またはそれ以下の細い線幅まで安定的に
CoSi2 の結晶を成長させることが可能になる。その
ため、細線効果の影響を受けることなく、さらなる低抵
抗化が可能になる。
Further, for example, by ion implantation, Co 2 Si / Si if the crystal at the interface Oke destroyed, before forming the refractory metal (Co 2 Si) film 12 containing Si Co 2 Si / Si The natural oxide film (not shown) grown on the interface is also destroyed. Therefore, the metal silicide film 13 is formed by small crystal grains,
It is possible to stably grow a CoSi 2 crystal to a thin line width of about 0.1 μm or less. Therefore, the resistance can be further reduced without being affected by the thin wire effect.

【0033】上記図1によって説明した製造方法では、
Si層11上にSiを含む高融点金属膜12を形成し、
その膜からのシリサイド化反応によって金属シリサイド
膜13を形成することから、たとえSiを含む高融点金
属膜12が大気にさらされたとしても、Si原子が膜中
に含まれているので、膜中への酸素の混入は少なくな
る。そのため、Siを含む高融点金属膜12からのシリ
サイド化反応では、その反応の際に膜中で高融点金属と
酸素とが反応することはほとんどなくなるので、高融点
金属の酸化が防止される。また、高融点金属膜中にシリ
コンが含まれていることからその表面は酸化され難い。
したがって、シリサイド化反応の際に、高融点金属膜の
表面酸化による金属シリサイド膜13の膜厚の減少を防
ぎ、シリサイド化反応に消費される高融点金属量を減少
させることなく所望の厚さの金属シリサイド膜13が形
成される。
In the manufacturing method described with reference to FIG.
Forming a refractory metal film 12 containing Si on a Si layer 11;
Since the metal silicide film 13 is formed by a silicidation reaction from the film, even if the refractory metal film 12 containing Si is exposed to the atmosphere, Si atoms are contained in the film. The mixing of oxygen into the gas is reduced. Therefore, in the silicidation reaction from the refractory metal film 12 containing Si, the refractory metal and oxygen hardly react in the film during the reaction, so that oxidation of the refractory metal is prevented. Further, since silicon is contained in the high melting point metal film, its surface is hardly oxidized.
Therefore, during the silicidation reaction, a reduction in the thickness of the metal silicide film 13 due to surface oxidation of the refractory metal film is prevented, and the desired thickness of the refractory metal film is reduced without reducing the amount of the refractory metal consumed in the silicidation reaction. A metal silicide film 13 is formed.

【0034】以上、説明したことにより、20nm程度
以下の極薄膜であるようなSiを含む高融点金属膜12
を用いて金属シリサイド膜13を形成することが可能に
なる。しかも金属シリサイド膜13のシート抵抗は小さ
くなり、かつこの低抵抗値の金属シリサイド膜13を
0.1μm以下の線幅の小さい領域まで、線幅に依存す
ることなく形成することができる。また極薄膜のSiを
含む高融点金属12を用いて金属シリサイド膜13を形
成するため、消費されるSi層11の深さを浅くするこ
とができるので、MOSトランジスタのソース・ドレイ
ン領域に上記金属シリサイド膜13を形成する場合、
0.15μm程度以下の非常に浅い接合上にも金属シリ
サイド膜13を形成することができる。よって、サブハ
ーフミクロン世代以降のMOSトランジスタにもシリサ
イド技術を用いることができるようになる。
As described above, the refractory metal film 12 containing Si, which is an extremely thin film of about 20 nm or less, is formed.
Can be used to form the metal silicide film 13. In addition, the sheet resistance of the metal silicide film 13 is reduced, and the low-resistance metal silicide film 13 can be formed up to a region having a small line width of 0.1 μm or less without depending on the line width. Further, since the metal silicide film 13 is formed by using the refractory metal 12 containing Si as an extremely thin film, the depth of the consumed Si layer 11 can be reduced. When forming the silicide film 13,
The metal silicide film 13 can be formed even on a very shallow junction of about 0.15 μm or less. Therefore, the silicide technology can be used also for MOS transistors of the sub-half micron generation or later.

【0035】次に上記図1によって説明した製造方法
を、MOSトランジスタに適用した一例を、図3〜図4
の製造工程図によって説明する。
Next, an example in which the manufacturing method described with reference to FIG. 1 is applied to a MOS transistor will be described with reference to FIGS.
This will be described with reference to a manufacturing process diagram of FIG.

【0036】図3の(1)に示すように、半導体基板
(例えばSi基板)31に素子形成領域を分離する素子
分離絶縁膜32を、例えば局所酸化法〔例えば、LOC
OS(Local Oxidation of Silicon)法〕によって、例
えば300nmの厚さに形成する。続いて、図示はしな
いが、ウエルを形成するためのイオン注入、いわゆるD
eepイオン注入、チャネルストップ層を形成するため
のイオン注入、Vthを調整するためのイオン注入等を行
う。
As shown in FIG. 3A, an element isolation insulating film 32 for isolating an element formation region on a semiconductor substrate (for example, a Si substrate) 31 is formed by, for example, a local oxidation method [for example, LOC.
OS (Local Oxidation of Silicon) method] to a thickness of, for example, 300 nm. Subsequently, although not shown, ion implantation for forming a well, so-called D
Deep ion implantation, ion implantation for forming a channel stop layer, ion implantation for adjusting Vth, and the like are performed.

【0037】次いで図3の(2)に示すように、半導体
基板31を熱酸化処理して、素子形成領域表面にゲート
絶縁膜33をSiO2 で例えば4nmの厚さに形成す
る。
Next, as shown in FIG. 3B, the semiconductor substrate 31 is subjected to a thermal oxidation treatment to form a gate insulating film 33 of, for example, 4 nm in thickness on the surface of the element forming region using SiO 2 .

【0038】次いで図3の(3)に示すように、ゲート
絶縁膜33上にゲート材料となるポリシリコン膜34を
例えばCVD法により、例えば200nmの厚さに堆積
する。
Next, as shown in FIG. 3C, a polysilicon film 34 serving as a gate material is deposited on the gate insulating film 33 to a thickness of, for example, 200 nm by, for example, a CVD method.

【0039】次いで図3の(4)に示すように、リソグ
ラフィー技術とエッチング技術とを用いて、上記ポリシ
リコン膜34をパターニングしてゲート電極35を形成
する。その際ゲート絶縁膜33もパターニングされる。
Next, as shown in FIG. 3D, the polysilicon film 34 is patterned using a lithography technique and an etching technique to form a gate electrode 35. At this time, the gate insulating film 33 is also patterned.

【0040】次いで図4の(5)に示すように、上記ゲ
ート電極35をマスクにしたイオン注入により、ゲート
電極35の両側における半導体基板31にLDD(Ligh
tlyDoped Drain )36,37を形成する。場合によっ
ては、いわゆるポケットイオン注入等を行ってもよい。
続いてゲート電極35を覆う状態にサイドウォールとな
る絶縁膜を例えばSiO2 で形成した後、それをエッチ
バックして、ゲート電極35の側壁にサイドウォール絶
縁膜38,39を例えば0.1μm程度の幅に形成す
る。
Then, as shown in FIG. 4 (5), the semiconductor substrate 31 on both sides of the gate electrode 35 is subjected to LDD (light) by ion implantation using the gate electrode 35 as a mask.
tlyDoped Drain) 36, 37 are formed. In some cases, so-called pocket ion implantation or the like may be performed.
Subsequently, an insulating film serving as a side wall is formed of, for example, SiO 2 so as to cover the gate electrode 35, and then etched back to form a side wall insulating film 38, 39 on the side wall of the gate electrode 35, for example, about 0.1 μm. Formed to a width of

【0041】次いで図4の(6)に示すように、上記ゲ
ート電極35およびサイドウォール絶縁膜38,39を
マスクにしたイオン注入により、半導体基板31にソー
ス・ドレイン拡散層を形成するための不純物をイオン注
入する。その後、活性化アニーリングを行って、ゲート
電極35の両側における半導体基板31に、ゲート電極
35側(サイドウォール26,37の下部)にLDD3
6,37を残すようにしてソース・ドレイン拡散層(図
1のSi層11に相当)41,42を形成する。浅い接
合の形成では、NMOSトランジスタを形成する場合に
は、ヒ素(As)を20keV程度の打ち込みエネルギ
ーでイオン注入し、PMOSトランジスタを形成する場
合には、二フッ化ホウ素(BF2 )を10keV程度の
打ち込みエネルギーでイオン注入する。また上記活性化
アニーリングは、RTA(RapidThermal Annealing )
により、例えば、1000℃、10秒間程度行う。この
ような条件で拡散深さXj=0.1μm〜0.15μm
の浅い接合が形成される。
Next, as shown in FIG. 4 (6), impurities for forming source / drain diffusion layers in the semiconductor substrate 31 are formed by ion implantation using the gate electrode 35 and the sidewall insulating films 38 and 39 as a mask. Is ion-implanted. Thereafter, activation annealing is performed to form an LDD 3 on the semiconductor substrate 31 on both sides of the gate electrode 35 and on the side of the gate electrode 35 (below the sidewalls 26 and 37).
Source / drain diffusion layers (corresponding to the Si layer 11 in FIG. 1) 41 and 42 are formed so as to leave 6 and 37. In forming a shallow junction, arsenic (As) is ion-implanted with an implantation energy of about 20 keV when forming an NMOS transistor, and boron ketone (BF 2 ) is about 10 keV when forming a PMOS transistor. Is implanted with the implantation energy of. The activation annealing is performed by RTA (Rapid Thermal Annealing).
, For example, at 1000 ° C. for about 10 seconds. Under such conditions, the diffusion depth Xj = 0.1 μm to 0.15 μm
Is formed.

【0042】続いて、Si基板31の全面に例えばゲル
マニウムイオン(Ge+ )をイオン注入法により注入
し、Si基板31の表層の非晶質化を行う。このイオン
注入条件としては、一例として、打ち込みエネルギーを
20keV、ドーズ量を1×1014個/cm2 に設定す
る。
Subsequently, for example, germanium ions (Ge + ) are implanted into the entire surface of the Si substrate 31 by an ion implantation method, and the surface layer of the Si substrate 31 is made amorphous. As an example of the ion implantation conditions, the implantation energy is set to 20 keV and the dose is set to 1 × 10 14 / cm 2 .

【0043】次いで、Si基板31上の全面にSiを含
む高融点金属膜(以下、Co2 Si膜と記す)51を、
例えば15nm程度の厚さに、スパッタリングによって
堆積する。そして上記Co2 Si膜51上からSi基板
31に例えばシリコンイオン(Si+ )をイオン注入法
により注入する。このときのイオン注入条件は、一例と
して、打ち込みエネルギーを15keV、ドーズ量を3
×1014個/cm2 に設定した。このイオン注入によっ
て、Si基板31とCo2 Si膜51との界面に生じて
いる自然酸化膜(図示省略)を破壊する。
Next, a refractory metal film 51 containing Si (hereinafter referred to as a Co 2 Si film) 51 is formed on the entire surface of the Si substrate 31.
For example, it is deposited by sputtering to a thickness of about 15 nm. Then, for example, silicon ions (Si + ) are implanted into the Si substrate 31 from above the Co 2 Si film 51 by an ion implantation method. The ion implantation conditions at this time are, for example, an implantation energy of 15 keV and a dose of 3
× 10 14 pieces / cm 2 . By this ion implantation, a natural oxide film (not shown) generated at the interface between the Si substrate 31 and the Co 2 Si film 51 is destroyed.

【0044】次いで図4の(7)に示すように、上記S
i基板31に対して550℃の第1熱処理を施す。この
第1熱処理によって、Co2 Si膜51とSi基板31
とをシリサイド化反応させて、ゲート電極35上および
ソース・ドレイン拡散層41,42上のみにコバルトシ
リサイド(CoSi2 )膜52,53,54を形成す
る。
Next, as shown in FIG.
A first heat treatment at 550 ° C. is performed on the i-substrate 31. By this first heat treatment, the Co 2 Si film 51 and the Si substrate 31 are formed.
Are made into silicidation reaction to form cobalt silicide (CoSi 2 ) films 52, 53, 54 only on the gate electrode 35 and the source / drain diffusion layers 41, 42.

【0045】次いで素子分離絶縁膜32上、サイドウォ
ール絶縁膜38,39上等の未反応なCo2 Si膜51
を、例えば硫酸過水を用いたウエットエッチングによっ
て除去する。次いで図4の(8)に示すように、CoS
2 膜52,53,54の結晶性をより完全なものとす
るために800℃で第2熱処理を行う。この第2熱処理
により、ソース・ドレイン拡散層41,42における接
合リークが低減される。
Next, unreacted Co 2 Si film 51 on element isolation insulating film 32, sidewall insulating films 38 and 39, etc.
Is removed by wet etching using, for example, sulfuric acid and hydrogen peroxide. Next, as shown in FIG.
A second heat treatment is performed at 800 ° C. to make the crystallinity of the i 2 films 52, 53, and 54 more complete. By this second heat treatment, junction leak in the source / drain diffusion layers 41 and 42 is reduced.

【0046】その後は、従来の技術と同様の方法によっ
て、図示はしないが、Si基板31上にゲート電極35
等を覆う層間絶縁膜を形成し、その層間絶縁膜にCoS
2膜53,54を介してソース・ドレイン拡散層4
1,42等へ通じるコンタクトホールを形成し、このコ
ンタクトホール内にプラグを形成し、プラグに接続する
配線を形成して、MOSトランジスタを作製する。
Thereafter, although not shown, the gate electrode 35 is formed on the Si substrate 31 by a method similar to the conventional technique.
Is formed, and CoS is formed on the interlayer insulating film.
Source / drain diffusion layer 4 via i 2 films 53 and 54
A contact hole leading to 1, 42, etc. is formed, a plug is formed in the contact hole, a wiring connected to the plug is formed, and a MOS transistor is manufactured.

【0047】上記説明した製造方法で示した各種条件
は、一例であって、その値に限定されることはなく、デ
バイスの特性に見合った条件が適宜選択される。
The various conditions described in the above-described manufacturing method are merely examples, and the present invention is not limited to these values, and conditions suitable for device characteristics are appropriately selected.

【0048】例えばCo2 Si膜51の膜厚は、ソース
・ドレイン拡散層41,42の深さが0.15μmより
も浅い場合、CoSi2 膜53,54が形成されかつC
oSi2 膜53,54下にソース・ドレイン拡散層4
1,42が残る膜厚にする。例えば、ソース・ドレイン
拡散層53,54の深さを0.15μmとした場合に
は、Co2 Si膜51は例えば20nm程度またはそれ
以下の厚さに形成する。
[0048] For example the thickness of the Co 2 Si film 51, when the depth of the source and drain diffusion layers 41 and 42 is shallower than 0.15 [mu] m, CoSi 2 film 53 is formed and C
The source / drain diffusion layer 4 under the oSi 2 films 53 and 54
The film thickness of 1,42 remains. For example, when the depth of the source / drain diffusion layers 53 and 54 is set to 0.15 μm, the Co 2 Si film 51 is formed to a thickness of, for example, about 20 nm or less.

【0049】また、Si基板31の非晶質化のためのイ
オン注入における注入原子(または注入分子)および注
入条件は上記示した数値に限定されることはなく、シリ
サイド反応に消費される領域のSi結晶の非晶質化がで
きる条件であればよい。
The implanted atoms (or implanted molecules) and the implantation conditions in the ion implantation for making the Si substrate 31 amorphous are not limited to the above-mentioned values, but are limited to the regions consumed in the silicide reaction. Any condition may be used as long as the Si crystal can be made amorphous.

【0050】また、Co2 Si膜51上から行うイオン
注入も上記示した数値に限定されることはなく、シリサ
イド化反応を損なわない原子または分子で、Co2 Si
/Si基板界面の自然酸化膜(図示省略)を破壊するこ
とができる条件であればよい。特にSi基板31中の結
晶欠陥を必要以上に、言い換えればシリサイド化反応を
促進する以上に、形成しないという意味では、注入エネ
ルギー、ドーズ量ともに少ないほうが好ましい。
[0050] The ion implantation performed from the top Co 2 Si film 51 is also not limited to the values shown above, at the atomic or molecular not impair the silicidation reaction, Co 2 Si
Any condition can be used as long as it can destroy a natural oxide film (not shown) at the / Si substrate interface. In particular, it is preferable that both the implantation energy and the dose be small in the sense that crystal defects in the Si substrate 31 are not formed more than necessary, in other words, more than promoting the silicidation reaction.

【0051】さらに堆積するCo2 Si膜51もこれに
限定されるものではなく、Co中のSi濃度がCo2
i膜よりも小さいものでその表面の酸化が抑制されるS
i濃度のCo2 Six (ただし0<x≦1)であればよ
い。
The Co 2 Si film 51 to be further deposited is not limited to this, and the Si concentration in Co is set to Co 2 S
S that is smaller than i-film and whose surface oxidation is suppressed
i concentration of Co 2 Si x (provided that 0 <x ≦ 1) may be any.

【0052】上記実施形態の説明では、2回の熱処理に
よってコバルトシリサイド(CoSi2 )膜を形成する
プロセスを説明したが、1回の熱処理でCoSi2 を形
成する場合にも本発明の方法を適用することは有効であ
る。すなわち、上記説明した実施形態において、第2熱
処理を省略すればよい。
In the above description of the embodiment, the process of forming a cobalt silicide (CoSi 2 ) film by two heat treatments has been described. However, the method of the present invention is also applied to the case of forming CoSi 2 by one heat treatment. It is effective to do. That is, in the above-described embodiment, the second heat treatment may be omitted.

【0053】また、Co2 Si膜51からCoSi2
52〜54を得る本発明の方法は、チタンシリサイド
(TiSi2 )、プラチナシリサイド(PtSi2 )、
ニッケルシリサイド(NiSi)、モリブデンシリサイ
ド(MoSi2 )等の形成にも適用することが可能であ
る。その場合には、例えば、Ti2 SiからTiSi2
を得る、Pt2 SiからPtSi2 を得る、Ni2 Si
からNiSiを得る、Mo2 SiからMoSi2 を得る
等の方法により実現できる。
The method of the present invention for obtaining the CoSi 2 films 52 to 54 from the Co 2 Si film 51 is based on titanium silicide (TiSi 2 ), platinum silicide (PtSi 2 ),
The present invention can be applied to formation of nickel silicide (NiSi), molybdenum silicide (MoSi 2 ), and the like. In that case, for example, from Ti 2 Si to TiSi 2
To obtain PtSi 2 from Pt 2 Si, to obtain Ni 2 Si
NiSi from Mo 2 Si, MoSi 2 from Mo 2 Si, and the like.

【0054】次に上記Siを含む高融点金属膜としてC
2 Si膜をスパッタリングによって形成する際に用い
るスパッタリング装置に装着されるターゲットの第1実
施形態を、図5の概略構成断面図によって説明する。
Next, C is used as the refractory metal film containing Si.
A first embodiment of a target mounted on a sputtering device used when forming an o 2 Si film by sputtering will be described with reference to a schematic configuration sectional view of FIG.

【0055】図5に示すように、第1のターゲット61
は、Co材料中に均一にSiが含まれているもので、C
oとSiの組成比が所望の値になるように、Siの含有
量が規定されている。また第1のターゲット61上での
プラズマ密度を考慮して、Co材料中におけるSiの含
有量を決定することが好ましい。
As shown in FIG. 5, the first target 61
Is a material in which Si is uniformly contained in a Co material.
The content of Si is defined so that the composition ratio of o and Si becomes a desired value. Further, it is preferable to determine the Si content in the Co material in consideration of the plasma density on the first target 61.

【0056】上記第1のターゲット61は、例えば、C
o材料とSi材料とを溶融固化させて形成した固溶体で
あってもよく、またはCo粉末とSi粉末とを混合また
は混練したものを焼結させた焼結体であってもよい。
The first target 61 is, for example, C
It may be a solid solution formed by fusing and solidifying an o material and a Si material, or a sintered body obtained by sintering a mixture obtained by mixing or kneading a Co powder and a Si powder.

【0057】上記第1のターゲット61では、コバルト
材料中にシリコンがほぼ均一に含まれている合金または
焼結体からなることから、図示はしないが、この第1の
ターゲット61を用いたスパッタリングによってウエハ
上に膜形成する場合には、第1のターゲット61中に含
まれるコバルトとシリコンとの比率に対応して、コバル
トとシリコンとがウエハ上に堆積され、シリコンを含む
コバルト膜が形成される。
Although not shown, the first target 61 is made of an alloy or a sintered body in which silicon is almost uniformly contained in a cobalt material. When a film is formed on a wafer, cobalt and silicon are deposited on the wafer in accordance with the ratio of cobalt and silicon contained in the first target 61, and a cobalt film containing silicon is formed. .

【0058】次に上記Siを含む高融点金属膜としてC
2 Si膜をスパッタリングによって形成する際に用い
るスパッタリング装置に装着されるターゲットの第2実
施形態を、図6の概略構成断面図によって説明する。
Next, C is used as the refractory metal film containing Si.
A second embodiment of a target mounted on a sputtering apparatus used when forming an o 2 Si film by sputtering will be described with reference to a schematic configuration sectional view of FIG.

【0059】図6の(1)の平面図、および(2)の
(1)中におけるA−A線断面図に示すように、第2の
ターゲット81のスパッタリング面において、高融点金
属材料82とSi材料83とを形状的に組み合わせた構
成になっている。この例の第2のターゲット81では、
高融点金属材料82とSi材料83とが同心円状に交互
に配置されている。なお、高融点金属材料82とSi材
料83との比率は、例えば各環状部分の幅によって適宜
決定すればよい。例えばCo:Si=2:1の組成比に
なるように成膜する場合、CoとSiとのスパッタ率を
考慮して、Co:Siのターゲットの面積比は0.8
2:1になる。またターゲットのCo上、およびSi上
でのプラズマ密度を考慮して、ターゲットのCo材料中
におけるSiの含有量を決定することが望ましい。な
お、上記面積比とは、ターゲットのスパッタリング面上
に表出される高融点金属材料82の面積と、Si材料8
3の面積との比を表す。
As shown in the plan view of (1) in FIG. 6 and the cross-sectional view taken along the line AA in (1) of (2), the refractory metal material 82 The configuration is such that the Si material 83 and the Si material 83 are combined in shape. In the second target 81 of this example,
Refractory metal materials 82 and Si materials 83 are alternately arranged concentrically. Note that the ratio between the high melting point metal material 82 and the Si material 83 may be appropriately determined depending on, for example, the width of each annular portion. For example, when a film is formed so as to have a composition ratio of Co: Si = 2: 1, the area ratio of the Co: Si target is 0.8 in consideration of the sputtering ratio of Co and Si.
2: 1. Further, it is desirable to determine the content of Si in the Co material of the target in consideration of the plasma densities on Co and Si of the target. The area ratio is defined as the area of the high melting point metal material 82 exposed on the sputtering surface of the target and the Si material 8
3 represents the ratio to the area.

【0060】上記第2のターゲット81では、高融点金
属材料82とシリコン材料83とが組み込まれてなるも
のであることから、図示はしないが、上記第2のターゲ
ット81を用いたスパッタリングによってウエハ上に膜
形成する場合には、高融点金属とシリコンとの比率に対
応して、コバルトとシリコンとがウエハ上に堆積され、
シリコンを含むコバルト膜が形成される。
Although not shown, the second target 81 is formed by incorporating a high melting point metal material 82 and a silicon material 83 onto the wafer by sputtering using the second target 81. When a film is formed on the wafer, cobalt and silicon are deposited on the wafer corresponding to the ratio of the refractory metal and silicon,
A cobalt film containing silicon is formed.

【0061】第2のターゲット81の高融点金属材料8
2とSi材料83との構成は上記構成に限定されること
はない。以下にその他の第2のターゲットの構成例を、
図7の平面図によって説明する。図7では、高融点金属
材料は黒塗り部分で示し、Si材料は白抜き部分で示
す。
The high melting point metal material 8 of the second target 81
The configuration of 2 and the Si material 83 is not limited to the above configuration. Other examples of the configuration of the second target are described below.
This will be described with reference to the plan view of FIG. In FIG. 7, the high melting point metal material is indicated by a black portion, and the Si material is indicated by a white portion.

【0062】図7の(1)に示すように、Si材料83
中に高融点金属材料82を放射状に配置したターゲット
81a、(2)に示すように、高融点金属材料82中に
Si材料83を放射状に配置し、かつ高融点金属材料8
2とSi材料83との比率を同心円方向に同等になるよ
うに配置したターゲット81b、(3)に示すように、
高融点金属材料82とSi材料83とを市松模様状に配
置したターゲット81c、(4)に示すように、Si材
料83中に高融点金属材料82を点状にかつ縦横に配置
したターゲット81d、(5)に示すように、Si材料
83中に高融点金属材料82を放射状にかつ同心円状に
配置したターゲット81e、(6)に示すように、Si
材料83中に高融点金属材料を渦巻き状に配置したター
ゲット81f、(7)に示すように、Si材料83中に
高融点金属材料82を格子状に配置したターゲット81
g等がある。また、上記(4)で説明した高融点金属材
料82を点状にかつ縦横に配置したものでは、一つの点
を構成する高融点金属材料82の形状は、円形、方形、
十字形等いずれであってもよい。
As shown in FIG. 7A, the Si material 83
As shown in (2), a target 81a in which a high melting point metal material 82 is radially arranged, and a Si material 83 is radially arranged in the high melting point metal material 82 and a high melting point metal material 8
As shown in (3), the targets 81b and (3) are arranged so that the ratio between the Si material 83 and the Si material 83 is concentric.
A target 81c in which the refractory metal material 82 and the Si material 83 are arranged in a checkerboard pattern, as shown in (4), a target 81d in which the refractory metal material 82 is arranged in the Si material 83 in a dot-like manner and vertically and horizontally, As shown in (5), a target 81e in which a refractory metal material 82 is radially and concentrically arranged in a Si material 83, as shown in (6),
As shown in (7), a target 81f in which a high melting point metal material 82 is arranged in a lattice in a Si material 83, as shown in (7).
g. In the case where the high melting point metal material 82 described in the above (4) is arranged in a dot shape and vertically and horizontally, the shape of the high melting point metal material 82 forming one point is circular, square,
Any shape such as a cross shape may be used.

【0063】上記図6,図7によって説明した各ターゲ
ットにおいては、Si材料と高融点金属材料との配置を
逆転させた構成であってもよい。そして、高融点金属材
料82とSi材料83との比率は、例えば各材料部分の
大きさ(例えば幅、長さ等)、数量等によって適宜決定
すればよい。また上記高融点金属材料には、コバルト、
ニッケル、モリブデン、チタン、タングステン、白金、
パラジウム、ハフニウム、クロム、ジルコニウム、金等
より選択して用いることが可能である。
Each of the targets described with reference to FIGS. 6 and 7 may have a configuration in which the arrangement of the Si material and the refractory metal material is reversed. The ratio between the high melting point metal material 82 and the Si material 83 may be appropriately determined according to, for example, the size (eg, width, length, etc.), quantity, etc. of each material portion. The refractory metal material includes cobalt,
Nickel, molybdenum, titanium, tungsten, platinum,
It can be used by selecting from palladium, hafnium, chromium, zirconium, gold and the like.

【0064】[0064]

【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、シリコン層上にシリコンを含む
高融点金属膜を形成し、その膜からのシリサイド化反応
によって金属シリサイド膜を形成するので、シリコンを
含む高融点金属膜中のシリコンによって高融点金属と酸
素との反応が起き難くなる。そのため、高融点金属の酸
化が防止されるので、金属シリサイド膜厚の減少を防
ぎ、所望の厚さの金属シリサイド膜を形成することが可
能になる。よって、浅い接合へのシリサイド化を可能に
して、低抵抗化を図ることが可能になる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a refractory metal film containing silicon is formed on a silicon layer, and a metal silicide film is formed by a silicidation reaction from the film. Since it is formed, a reaction between the high melting point metal and oxygen hardly occurs due to silicon in the high melting point metal film containing silicon. Therefore, oxidation of the refractory metal is prevented, so that a reduction in the thickness of the metal silicide film can be prevented, and a metal silicide film having a desired thickness can be formed. Therefore, it is possible to form a silicide into a shallow junction, and to reduce the resistance.

【0065】本発明の第1,第2のターゲットによれ
ば、コバルト材料中にシリコンがほぼ均一に含まれてい
る合金または焼結体からなるので、ターゲット中のコバ
ルトとシリコンとの比率に対応して、シリコンを含む高
融点金属(例えばCo2 Si)膜を形成することができ
る。
According to the first and second targets of the present invention, the target is made of an alloy or sintered body in which silicon is almost uniformly contained in the cobalt material. Thus, a refractory metal (eg, Co 2 Si) film containing silicon can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法に係わる実施形
態の製造工程図である。
FIG. 1 is a manufacturing process diagram of an embodiment relating to a method of manufacturing a semiconductor device of the present invention.

【図2】実施形態に対する比較例の製造工程図である。FIG. 2 is a manufacturing process diagram of a comparative example with respect to the embodiment.

【図3】実施形態の製造方法をMOSトランジスタに適
用した一例の製造工程図(その1)である。
FIG. 3 is a manufacturing process diagram (part 1) of an example in which the manufacturing method of the embodiment is applied to a MOS transistor;

【図4】実施形態の製造方法をMOSトランジスタに適
用した一例の製造工程図(その1)である。
FIG. 4 is a manufacturing process diagram (part 1) of an example in which the manufacturing method of the embodiment is applied to a MOS transistor;

【図5】スパッタリング装置に用いられる本発明のター
ゲットの係わる第1実施形態の概略構成断面図である。
FIG. 5 is a schematic configuration sectional view of a first embodiment relating to a target of the present invention used in a sputtering apparatus.

【図6】スパッタリング装置に用いられる本発明のター
ゲットの係わる第2実施形態の説明図である。
FIG. 6 is an explanatory diagram of a second embodiment relating to a target of the present invention used in a sputtering apparatus.

【図7】第2実施形態のターゲットに係わる他の構成例
の説明図である。
FIG. 7 is an explanatory diagram of another configuration example related to the target of the second embodiment.

【符号の説明】[Explanation of symbols]

11…シリコン(Si)層、12…シリコン(Si)を
含む高融点金属膜、13…金属シリサイド膜
11: silicon (Si) layer, 12: high melting point metal film containing silicon (Si), 13: metal silicide film

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 シリコン層上にシリコンを含む高融点金
属膜を成膜する工程と、 前記シリコン層と前記シリコンを含む高融点金属膜とを
シリサイド化反応させて該シリコン層上に金属シリサイ
ド膜を形成する工程とを備え、 前記シリコンを含む高融点金属膜には前記金属シリサイ
ド膜に対して選択的にエッチングされるシリコン濃度を
有するものを用いることを特徴とする半導体装置の製造
方法。
A step of forming a high-melting point metal film containing silicon on a silicon layer; and causing a silicidation reaction between the silicon layer and the high-melting point metal film containing silicon to form a metal silicide film on the silicon layer. And forming a high melting point metal film containing silicon having a silicon concentration selectively etched with respect to the metal silicide film.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記シリコンを含む高融点金属膜をシリコンを含むコバ
ルト膜で形成し、 前記シリコンを含むコバルト膜には膜中に含まれるシリ
コン原子の数が最大で同膜中に含まれるコバルト原子の
数の1/2までのものを用いることを特徴とする半導体
装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the refractory metal film containing silicon is formed of a cobalt film containing silicon, and the silicon film containing silicon contains silicon atoms contained in the film. A method of manufacturing a semiconductor device, wherein the number of silicon atoms is up to 1/2 of the number of cobalt atoms contained in the film.
【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、 該半導体装置を絶縁ゲート型トランジスタで形成すると
ともに、前記シリコン層に該絶縁ゲート型トランジスタ
のソース・ドレイン拡散層を形成しかつ該ソース・ドレ
イン拡散層の深さを150nm以内とするとともに、 前記シリコンを含む高融点金属膜を、前記金属シリサイ
ド膜が形成される膜厚以上の膜厚でかつ前記金属シリサ
イド膜を形成した際に前記ソース・ドレイン拡散層が残
る膜厚に形成することを特徴とする半導体装置の製造方
法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein said semiconductor device is formed of an insulated gate transistor, and a source / drain diffusion layer of said insulated gate transistor is formed in said silicon layer. When the depth of the source / drain diffusion layer is set to within 150 nm and the refractory metal film containing silicon is formed to a thickness not less than the thickness at which the metal silicide film is formed and the metal silicide film is formed. A method for manufacturing a semiconductor device, wherein the source / drain diffusion layer is formed to have a remaining film thickness.
【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、 前記シリサイド化反応を行う前に前記シリコン層を非晶
質化することを特徴とする半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the silicon layer is made amorphous before the silicidation reaction is performed.
【請求項5】 請求項2記載の半導体装置の製造方法に
おいて、 前記シリサイド化反応を行う前に前記シリコン層を非晶
質化することを特徴とする半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 2, wherein the silicon layer is made amorphous before the silicidation reaction is performed.
【請求項6】 請求項3記載の半導体装置の製造方法に
おいて、 前記シリサイド化反応を行う前に前記シリコン層を非晶
質化することを特徴とする半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 3, wherein the silicon layer is made amorphous before the silicidation reaction is performed.
【請求項7】 請求項4記載の半導体装置の製造方法に
おいて、 前記シリコン層の非晶質化は、イオンインプランテーシ
ョンによって不純物を該シリコン層に打ち込むことによ
り行うことを特徴とする半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 4, wherein the amorphization of the silicon layer is performed by implanting impurities into the silicon layer by ion implantation. Method.
【請求項8】 請求項5記載の半導体装置の製造方法に
おいて、 前記シリコン層の非晶質化は、イオンインプランテーシ
ョンによって不純物を該シリコン層に打ち込むことによ
り行うことを特徴とする半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein the silicon layer is made amorphous by implanting impurities into the silicon layer by ion implantation. Method.
【請求項9】 請求項6記載の半導体装置の製造方法に
おいて、 前記シリコン層の非晶質化は、イオンインプランテーシ
ョンによって不純物を該シリコン層に打ち込むことによ
り行うことを特徴とする半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 6, wherein the amorphization of the silicon layer is performed by implanting impurities into the silicon layer by ion implantation. Method.
【請求項10】 請求項7記載の半導体装置の製造方法
において、 前記不純物には、前記シリサイド化される領域を主に非
晶質化する不純物を用いることを特徴とする半導体装置
の製造方法。
10. The method for manufacturing a semiconductor device according to claim 7, wherein said impurity is an impurity which mainly turns the region to be silicided into an amorphous state.
【請求項11】 請求項8記載の半導体装置の製造方法
において、 前記不純物には、前記シリサイド化される領域を主に非
晶質化する不純物を用いることを特徴とする半導体装置
の製造方法。
11. The method for manufacturing a semiconductor device according to claim 8, wherein the impurity is an impurity that mainly turns the region to be silicided into an amorphous state.
【請求項12】 請求項9記載の半導体装置の製造方法
において、 前記不純物には、前記シリサイド化される領域を主に非
晶質化する不純物を用いることを特徴とする半導体装置
の製造方法。
12. The method for manufacturing a semiconductor device according to claim 9, wherein the impurity is an impurity that mainly turns the region to be silicided into an amorphous state.
【請求項13】 請求項10記載の半導体装置の製造方
法において、 前記シリサイド化される領域を主に非晶質化する不純物
には、ゲルマニウムを用いることを特徴とする半導体装
置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 10, wherein germanium is used as the impurity that mainly amorphizes the region to be silicided.
【請求項14】 請求項11記載の半導体装置の製造方
法において、 前記シリサイド化される領域を主に非晶質化する不純物
には、ゲルマニウムを用いることを特徴とする半導体装
置の製造方法。
14. The method of manufacturing a semiconductor device according to claim 11, wherein germanium is used as the impurity that mainly amorphizes the region to be silicided.
【請求項15】 請求項12記載の半導体装置の製造方
法において、 前記シリサイド化される領域を主に非晶質化する不純物
には、ゲルマニウムを用いることを特徴とする半導体装
置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 12, wherein germanium is used as the impurity that mainly amorphizes the region to be silicided.
【請求項16】 請求項7記載の半導体装置の製造方法
において、 前記不純物には、結晶欠陥を補償する不純物を用いるこ
とを特徴とする半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 7, wherein the impurity is an impurity that compensates for a crystal defect.
【請求項17】 請求項8記載の半導体装置の製造方法
において、 前記不純物には、結晶欠陥を補償する不純物を用いるこ
とを特徴とする半導体装置の製造方法。
17. The method for manufacturing a semiconductor device according to claim 8, wherein an impurity for compensating crystal defects is used as the impurity.
【請求項18】 請求項9記載の半導体装置の製造方法
において、 前記不純物には、結晶欠陥を補償する不純物を用いるこ
とを特徴とする半導体装置の製造方法。
18. The method for manufacturing a semiconductor device according to claim 9, wherein said impurity is an impurity for compensating crystal defects.
【請求項19】 請求項16記載の半導体装置の製造方
法において、 前記結晶欠陥を補償する不純物には、フッ素、フッ素を
含む分子、または窒素を用いることを特徴とする半導体
装置の製造方法。
19. The method for manufacturing a semiconductor device according to claim 16, wherein the impurity for compensating for the crystal defect is fluorine, a molecule containing fluorine, or nitrogen.
【請求項20】 請求項17記載の半導体装置の製造方
法において、 前記結晶欠陥を補償する不純物には、フッ素、フッ素を
含む分子、または窒素を用いることを特徴とする半導体
装置の製造方法。
20. The method for manufacturing a semiconductor device according to claim 17, wherein the impurity for compensating for the crystal defect is fluorine, a molecule containing fluorine, or nitrogen.
【請求項21】 請求項18記載の半導体装置の製造方
法において、 前記結晶欠陥を補償する不純物には、フッ素、フッ素を
含む分子、または窒素を用いることを特徴とする半導体
装置の製造方法。
21. The method for manufacturing a semiconductor device according to claim 18, wherein the impurity for compensating for the crystal defect is fluorine, a molecule containing fluorine, or nitrogen.
【請求項22】 請求項1記載の半導体装置の製造方法
において、 前記シリコンを含む高融点金属膜を形成した後で前記シ
リサイド化反応を行う前に前記シリコン層上の界面にイ
オンインプランテーションを行うことを特徴とする半導
体装置の製造方法。
22. The method of manufacturing a semiconductor device according to claim 1, wherein after the formation of the refractory metal film containing silicon and before the silicidation reaction is performed, ion implantation is performed on an interface on the silicon layer. A method for manufacturing a semiconductor device, comprising:
【請求項23】 請求項2記載の半導体装置の製造方法
において、 前記シリコンを含む高融点金属膜を形成した後で前記シ
リサイド化反応を行う前に前記シリコン層上の界面にイ
オンインプランテーションを行うことを特徴とする半導
体装置の製造方法。
23. The method of manufacturing a semiconductor device according to claim 2, wherein after forming the refractory metal film containing silicon and before performing the silicidation reaction, ion implantation is performed on an interface on the silicon layer. A method for manufacturing a semiconductor device, comprising:
【請求項24】 請求項3記載の半導体装置の製造方法
において、 前記シリコンを含む高融点金属膜を形成した後で前記シ
リサイド化反応を行う前に前記シリコン層上の界面にイ
オンインプランテーションを行うことを特徴とする半導
体装置の製造方法。
24. The method of manufacturing a semiconductor device according to claim 3, wherein after forming the refractory metal film containing silicon and before performing the silicidation reaction, ion implantation is performed on an interface on the silicon layer. A method for manufacturing a semiconductor device, comprising:
【請求項25】 請求項22記載の半導体装置の製造方
法において、 前記高融点金属膜をシリコンを含むコバルト膜で形成
し、 前記イオンインプランテーション後の前記シリコンを含
むコバルト膜中に含まれるシリコン原子の数は最大で同
膜中に含まれるコバルト原子の数の1/2までとするこ
とを特徴とする半導体装置の製造方法。
25. The method of manufacturing a semiconductor device according to claim 22, wherein the refractory metal film is formed of a cobalt film containing silicon, and silicon atoms contained in the cobalt film containing silicon after the ion implantation. Characterized in that the number of GaAs is at most half the number of cobalt atoms contained in the film.
【請求項26】 請求項23記載の半導体装置の製造方
法において、 前記高融点金属膜をシリコンを含むコバルト膜で形成
し、 前記イオンインプランテーション後の前記シリコンを含
むコバルト膜中に含まれるシリコン原子の数は最大で同
膜中に含まれるコバルト原子の数の1/2までとするこ
とを特徴とする半導体装置の製造方法。
26. The method of manufacturing a semiconductor device according to claim 23, wherein the refractory metal film is formed of a cobalt film containing silicon, and silicon atoms contained in the cobalt film containing silicon after the ion implantation. Characterized in that the number of GaAs is at most half the number of cobalt atoms contained in the film.
【請求項27】 請求項24記載の半導体装置の製造方
法において、 前記高融点金属膜をシリコンを含むコバルト膜で形成
し、 前記イオンインプランテーション後の前記シリコンを含
むコバルト膜中に含まれるシリコン原子の数は最大で同
膜中に含まれるコバルト原子の数の1/2までとするこ
とを特徴とする半導体装置の製造方法。
27. The method of manufacturing a semiconductor device according to claim 24, wherein the refractory metal film is formed of a cobalt film containing silicon, and silicon atoms contained in the cobalt film containing silicon after the ion implantation. Characterized in that the number of GaAs is at most half the number of cobalt atoms contained in the film.
【請求項28】 スパッタリング装置のターゲットにお
いて、 前記ターゲットはコバルト材料中にシリコンがほぼ均一
に含まれている合金または焼結体からなることを特徴と
するスパッタリング装置のターゲット。
28. A target for a sputtering apparatus, wherein the target is made of an alloy or a sintered body in which silicon is substantially uniformly contained in a cobalt material.
【請求項29】 請求項28記載のスパッタリング装置
のターゲットにおいて、 前記ターゲット中には少なくとも該ターゲット中のコバ
ルト原子の数の1/2までのシリコン原子が含まれてい
ることを特徴とするスパッタリング装置のターゲット。
29. The sputtering apparatus according to claim 28, wherein the target contains at least half of the number of silicon atoms of cobalt atoms in the target. Target.
【請求項30】 スパッタリング装置のターゲットにお
いて、 前記ターゲットは高融点金属材料とシリコン材料とが組
み込まれてなることを特徴とするスパッタリング装置の
ターゲット。
30. A target for a sputtering apparatus, wherein the target includes a refractory metal material and a silicon material incorporated therein.
【請求項31】 請求項30記載のスパッタリング装置
のターゲットにおいて、 前記高融点金属材料はコバルト材料からなり、 前記ターゲット中には少なくとも該ターゲット中のコバ
ルト原子の数の1/2までのシリコン原子が含まれてい
ることを特徴とするスパッタリング装置のターゲット。
31. The target for a sputtering apparatus according to claim 30, wherein the high-melting point metal material is made of a cobalt material, and at least silicon atoms up to half the number of cobalt atoms in the target are contained in the target. A target for a sputtering apparatus, wherein the target is included.
JP22026797A 1997-06-27 1997-08-15 Manufacturing of semiconductor device, and target for sputtering device Pending JPH1174222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22026797A JPH1174222A (en) 1997-06-27 1997-08-15 Manufacturing of semiconductor device, and target for sputtering device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17151497 1997-06-27
JP9-171514 1997-06-27
JP22026797A JPH1174222A (en) 1997-06-27 1997-08-15 Manufacturing of semiconductor device, and target for sputtering device

Publications (1)

Publication Number Publication Date
JPH1174222A true JPH1174222A (en) 1999-03-16

Family

ID=26494215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22026797A Pending JPH1174222A (en) 1997-06-27 1997-08-15 Manufacturing of semiconductor device, and target for sputtering device

Country Status (1)

Country Link
JP (1) JPH1174222A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (en) * 2003-02-07 2004-08-19 Nec Corporation Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (en) * 2003-02-07 2004-08-19 Nec Corporation Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide
JPWO2004070804A1 (en) * 2003-02-07 2006-05-25 日本電気株式会社 Nickel silicide film forming method, semiconductor device manufacturing method, and nickel silicide film etching method
JP4509026B2 (en) * 2003-02-07 2010-07-21 日本電気株式会社 Nickel silicide film forming method, semiconductor device manufacturing method, and nickel silicide film etching method

Similar Documents

Publication Publication Date Title
US6952040B2 (en) Transistor structure and method of fabrication
US6159856A (en) Method of manufacturing a semiconductor device with a silicide layer
US7517795B2 (en) Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation
US5428234A (en) Semiconductor device
JPH0870053A (en) Manufacture of semiconductor device
JPH0945907A (en) Manufacture of semiconductor device
JP2001244346A (en) Method for forming silicide layer
US20120112292A1 (en) Intermixed silicide for reduction of external resistance in integrated circuit devices
JPS6233466A (en) Manufacture of semiconductor device
JPH09320988A (en) Semiconductor device and its manufacture
JP2001077050A (en) Manufacture of semiconductor device
JP3119190B2 (en) Method for manufacturing semiconductor device
JP2930042B2 (en) Method for manufacturing semiconductor device
JPH09107036A (en) Semiconductor device
EP1220306A1 (en) Method of manufacturing semiconductor device
JP3496723B2 (en) Method for manufacturing semiconductor device
JPH1174222A (en) Manufacturing of semiconductor device, and target for sputtering device
JPH1140679A (en) Semiconductor device and manufacture
JPH10313117A (en) Mis transistor and manufacture thereof
JP2582337B2 (en) Method of manufacturing MOS transistor having source / drain regions and silicide with shallow junction
JPH07201777A (en) Manufacture of semiconductor device
JP3640079B2 (en) Manufacturing method of CMOS transistor
JPH0897420A (en) Semiconductor device and its manufacture
JPH08130196A (en) Manufacture of silicide layer
JPH09219515A (en) Semiconductor substrate, its manufacture, and, semiconductor device and its manufacture