JPH1174199A - Semiconductor manufacture and manufacturing device therefor - Google Patents

Semiconductor manufacture and manufacturing device therefor

Info

Publication number
JPH1174199A
JPH1174199A JP16205798A JP16205798A JPH1174199A JP H1174199 A JPH1174199 A JP H1174199A JP 16205798 A JP16205798 A JP 16205798A JP 16205798 A JP16205798 A JP 16205798A JP H1174199 A JPH1174199 A JP H1174199A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
crystal
layer
reaction vessel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16205798A
Other languages
Japanese (ja)
Inventor
Koji Nishikawa
孝司 西川
Makoto Kitahata
真 北畠
Yoichi Sasai
洋一 佐々井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16205798A priority Critical patent/JPH1174199A/en
Publication of JPH1174199A publication Critical patent/JPH1174199A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To produce a GaN semiconductor crystal having few defects. SOLUTION: An H atom layer 12 for terminating dangling bonds on the major surface of a wafer 11 is formed by dipping the wafer 11, of which the face orientation is (111) surface and which is made of Si into hydrofluoric acid as a pre-processing of the wafer. After that the wafer is loaded into a high vacuum reaction vessel of an MBE device, and a buffer layer 13 made of GaSe which is a Van der Waals crystal body is grown on the H-atom layer 12 of the loaded wafer 12 by applying a Ga molecular beam and an Se molecular beam. Next, a semiconductor layer 14 made of GaN is grown on the buffer layer 13 of the wafer 11, by stopping the Se beam application and supplying activated N2 gas using high-frequency or electron cyclotron resonance in stead.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガリウム(Ga)
と窒素(N)とを含む、GaN系の半導体結晶の製造方
法及びその製造装置に関する。
TECHNICAL FIELD The present invention relates to gallium (Ga).
The present invention relates to a method for manufacturing a GaN-based semiconductor crystal containing nitrogen and nitrogen (N) and an apparatus for manufacturing the same.

【0002】[0002]

【従来の技術】近年、サファイヤ(Al23 )よりな
る基板上にGaN系半導体結晶を成長させる有機金属気
相成長(MOVPE)法を用いて、高品質なGaN系結
晶薄膜を得られるようになり、これにより、短波長の発
光素子が実現されつつある。そうしたなかで、青色発光
ダイオード素子(LED)は青色から緑色までの波長帯
域の発光が可能となり、赤色LEDと併せてフルカラー
のLED表示装置や交通信号機として実用化が始まって
いる。さらに、GaN系結晶を用いて青色レーザ素子と
して実現させることにより、将来高品位の映像情報をコ
ンパクトなディスク記録媒体に記録できる可能性が大き
くなっている。
2. Description of the Related Art In recent years, a high-quality GaN-based crystal thin film can be obtained by using a metal organic chemical vapor deposition (MOVPE) method for growing a GaN-based semiconductor crystal on a substrate made of sapphire (Al 2 O 3 ). Accordingly, a short wavelength light emitting element is being realized. Under these circumstances, blue light-emitting diode elements (LEDs) can emit light in a wavelength band from blue to green, and practical use has begun as a full-color LED display device and a traffic signal together with a red LED. Further, by realizing a blue laser element using a GaN-based crystal, there is an increasing possibility that high-quality video information can be recorded on a compact disk recording medium in the future.

【0003】また、GaN系結晶成長技術の発達によ
り、高耐圧と耐環境特性とを兼ね備えた高周波電子素子
が実現されつつある。すなわち、GaAs系又はInP
系半導体を用いた高周波電子素子においては、耐圧が不
十分となるような大電力量領域において用いられる高周
波電力素子や、従来、放熱又は冷却等の付加的な機構を
必要とする用途に対して、これらの付加的な機構を省く
ことにより、デバイスセットの簡略化及びコンパクト化
を図れるようになるとの注目を集めている。
Further, with the development of GaN-based crystal growth technology, a high-frequency electronic device having both high withstand voltage and environmental resistance has been realized. That is, GaAs or InP
For high-frequency electronic devices using system-based semiconductors, high-frequency power devices used in large power regions where the withstand voltage is insufficient, and applications that conventionally require additional mechanisms such as heat dissipation or cooling Attention has been paid that omitting these additional mechanisms allows the device set to be simplified and compact.

【0004】例えば、短波長発光素子を目的とする、サ
ファイアよりなる基板上にGaN系半導体結晶を成長さ
せる例が、第1の文献「Jpn.J.Appl.Phy
s.30,L1705(1991)」に開示されてい
る。また、高耐圧電子素子を目的とする、炭化ケイ素
(SiC)よりなる基板上にGaN系半導体結晶を成長
させる例が、第2の文献「Appl.Phys.Let
t.62,702(1993)」に開示されている。
[0004] For example, an example in which a GaN-based semiconductor crystal is grown on a sapphire substrate for the purpose of a short-wavelength light-emitting device is described in the first document "Jpn. J. Appl. Phy.
s. 30, L1705 (1991) ". An example of growing a GaN-based semiconductor crystal on a substrate made of silicon carbide (SiC) intended for a high-withstand-voltage electronic element is disclosed in the second document “Appl. Phys. Let.
t. 62, 702 (1993).

【0005】これらの文献に示されるように、MOVP
E法や分子線エピタキシ(MBE)法において、基板と
該基板に成長する結晶層とに異なる材料を用いる場合
に、基板と結晶層との界面の不連続性を緩和するため
に、基板上にバッファ層を成長させ、該バッファ層上に
所望の結晶層を成長させることが多い。
[0005] As shown in these documents, MOVP
In the E method or the molecular beam epitaxy (MBE) method, when different materials are used for the substrate and the crystal layer grown on the substrate, the material is formed on the substrate to reduce the discontinuity at the interface between the substrate and the crystal layer. Often, a buffer layer is grown, and a desired crystal layer is grown on the buffer layer.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、第1の
文献におけるサファイアよりなる基板上へのGaN系結
晶の成長方法は、以下に示すようないくつかの問題があ
る。
However, the method of growing a GaN-based crystal on a sapphire substrate in the first document has several problems as described below.

【0007】すなわち、サファイヤとGaNとの結晶構
造はともに六方晶であり、バッファ層として、500℃
程度の比較的低温で成長させたGaN系結晶を用いてい
るものの、そもそもサファイアとGaNとの格子定数は
大きく異なり、サファイヤの格子定数が2.74Åであ
るのに対して、GaNの格子定数は3.189Åであ
り、約14%の格子不整合がある。このような格子定数
の大きな差異は、サファイアとGaN系結晶との界面付
近に大きな歪みを導入すると共に浮遊結合手(ダングリ
ングボンド)を発生させるため、GaN系結晶に多量の
転位を導入するという問題がある。これにより、現在実
用化されているLEDでもその欠陥密度が1×1010
-3以上となるため、この欠陥により、素子の内部に非
発光領域が多数存在することになる。また、欠陥による
光の散乱等も発生するため、素子の発光効率が大幅に悪
くなる。また、素子の動作中に欠陥部分が増殖及び拡大
して素子としての性能が低下し、やがては素子の破壊に
至る。すなわち、素子の寿命及び信頼性等を低下させる
原因となっている。
That is, the crystal structures of sapphire and GaN are both hexagonal, and 500 ° C.
Although a GaN-based crystal grown at a relatively low temperature is used, the lattice constants of sapphire and GaN are significantly different, and the lattice constant of sapphire is 2.74 °, whereas the lattice constant of GaN is 3.189 °, with about 14% lattice mismatch. Such a large difference between the lattice constants leads to the introduction of a large strain near the interface between sapphire and the GaN-based crystal and the generation of floating dangling bonds. There's a problem. As a result, the defect density of LEDs currently in practical use is 1 × 10 10 c
Since the value is m −3 or more, a large number of non-light emitting regions exist inside the element due to this defect. In addition, since light scattering and the like due to defects also occur, the luminous efficiency of the element is significantly deteriorated. In addition, during operation of the device, defective portions multiply and expand, thereby deteriorating the performance of the device and eventually leading to destruction of the device. That is, it is a cause of shortening the life and reliability of the element.

【0008】さらに、サファイアよりなる基板は、安価
であり且つ安定した品質で入手できるという長所がある
反面、へき開ができないため、基板の分割による素子分
離が困難であり、製造上の不都合が大きい。また、サフ
ァイアよりなる基板は該基板自体が絶縁性であり、基板
の素子形成面と反対側の面に電極を設ける素子構造を実
現できないため、素子の製造プロセスが複雑となるとい
う問題もある。
Further, a substrate made of sapphire has the advantage that it is inexpensive and can be obtained with stable quality, but since it cannot be cleaved, it is difficult to separate elements by dividing the substrate, which is a great inconvenience in manufacturing. In addition, a substrate made of sapphire itself is insulative and cannot have an element structure in which an electrode is provided on a surface of the substrate opposite to an element formation surface, and thus has a problem that an element manufacturing process is complicated.

【0009】一方、第2の文献におけるSiCよりなる
基板上へのGaN系結晶の成長方法は以下に示すような
いくつかの問題を有している。
On the other hand, the method of growing a GaN-based crystal on a substrate made of SiC in the second document has several problems as described below.

【0010】SiC結晶は六方晶であり、GaNとの格
子不整合率も3%と小さいためサファイヤよりも格子不
整合による結晶性劣化の影響を受けにくい。また、Si
C自体が導電性を持つため、SiCを基板とすると素子
形成面と反対側の面に電極を形成できるので、サファイ
アを基板に用いるよりも優れていると考えられる。
Since the SiC crystal is hexagonal and has a small lattice mismatch with GaN of 3%, it is less susceptible to crystal deterioration due to the lattice mismatch than sapphire. In addition, Si
Since C itself has conductivity, if SiC is used as a substrate, an electrode can be formed on the surface opposite to the element formation surface, and thus it is considered to be superior to using sapphire for the substrate.

【0011】しかしながら、通常入手できるSiCより
なる基板にはエッチピットが1×105 cm-2以上存在
しており、このエッチピットによって基板上に成長する
エピタキシャル結晶層に多量の欠陥が導入されるという
問題がある。そのため、エピタキシャル結晶層の歩留ま
りを高めるのが困難となり、効率的な生産を行なうこと
が非常に難しい。
However, usually available substrates of SiC have etch pits of 1 × 10 5 cm −2 or more, and these etch pits introduce a large number of defects into the epitaxial crystal layer grown on the substrate. There is a problem. Therefore, it is difficult to increase the yield of the epitaxial crystal layer, and it is very difficult to perform efficient production.

【0012】また、SiCにはエッチピットの他にマイ
クロパイプと呼ばれる欠陥が存在する。このマイクロパ
イプは通常1×102 cm-2程度の密度であるが、1つ
のマイクロパイプの断面積が0.1mm2 程もあり、エ
ピタキシャル結晶層の歩留まりを悪くする。さらに、S
iCはその製造が難しいため、非常に高価であり、この
SiCを基板に用いた素子のコストを下げにくいという
問題がある。
Further, SiC has a defect called a micropipe other than the etch pit. This micropipe usually has a density of about 1 × 10 2 cm −2 , but the cross-sectional area of one micropipe is about 0.1 mm 2 , which deteriorates the yield of the epitaxial crystal layer. Furthermore, S
Since iC is difficult to manufacture, it is very expensive, and there is a problem that it is difficult to reduce the cost of an element using this SiC as a substrate.

【0013】本発明は、前記従来の問題を一挙に解決
し、欠陥が少ないGaN系半導体結晶を確実に得られる
ようにすることを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned conventional problems at once, and to surely obtain a GaN-based semiconductor crystal having few defects.

【0014】[0014]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、立方晶の基板上に、互いに隣接する層同
士が弱い分子間力(ファンデルワールス力:van d
er Waals force)で結合しているファン
デルワールス結晶層を成長させ、該ファンデルワールス
結晶層上にGaN系半導体層を成長させる構成とする。
In order to achieve the above-mentioned object, the present invention provides a method for producing a cubic substrate on which a layer adjacent to each other has a weak intermolecular force (van der Waals force: van d
The structure is such that a Van der Waals crystal layer bonded by er Waals force is grown, and a GaN-based semiconductor layer is grown on the van der Waals crystal layer.

【0015】本発明に係る第1の半導体の製造方法は、
結晶構造を有する基板上にファンデルワールス結晶体よ
りなるバッファ層を形成するバッファ層形成工程と、バ
ッファ層の上にガリウムと窒素とを含む半導体層を形成
する半導体層形成工程とを備えている。
A first method for manufacturing a semiconductor according to the present invention comprises:
A buffer layer forming step of forming a buffer layer made of van der Waals crystals on a substrate having a crystal structure; and a semiconductor layer forming step of forming a semiconductor layer containing gallium and nitrogen on the buffer layer. .

【0016】第1の半導体の製造方法によると、ファン
デルワールス結晶体をバッファ層に用いているため、該
バッファ層上にGaN系結晶を成長させると、基板とG
aN系結晶との間の格子定数の差異を緩和することがで
きる。
According to the first method of manufacturing a semiconductor, since a van der Waals crystal is used for the buffer layer, when a GaN-based crystal is grown on the buffer layer, the substrate and the G
The difference in lattice constant between the aN-based crystal and the aN-based crystal can be reduced.

【0017】ファンデルワール結晶体は、温度変動によ
る格子定数の変動も吸収又は緩和することができるた
め、GaNのみならず、InGaN又はAlGaNを含
む多層構造を形成したり、製造時に基板温度を変動させ
たりしても、格子定数の変化による歪みの導入を緩和す
ることができる。
Since the van der Waal crystal can absorb or reduce the fluctuation of the lattice constant due to temperature fluctuation, it forms a multilayer structure containing not only GaN but also InGaN or AlGaN, or changes the substrate temperature during manufacturing. In this case, the introduction of distortion due to a change in the lattice constant can be reduced.

【0018】第1の半導体の製造方法において、基板の
結晶構造が立方晶であることが好ましい。このようにす
ると、広く利用されているシリコン(Si)やヒ化ガリ
ウム(GaAs)等が立方晶であり、入手できるSiや
GaAsよりなる基板は高品質なため、これらを基板に
用いると半導体層の結晶性は確実に向上する。さらに、
SiやGaAsの場合は導電性を有するため、素子形成
面と反対側の面に電極を形成できる。
In the first method for manufacturing a semiconductor, the crystal structure of the substrate is preferably cubic. In this case, widely used silicon (Si), gallium arsenide (GaAs), and the like are cubic, and available substrates of Si and GaAs are of high quality. Is definitely improved. further,
Since Si or GaAs has conductivity, an electrode can be formed on the surface opposite to the element formation surface.

【0019】第1の半導体の製造方法において、基板の
主面の面方位が(111)面であることが好ましい。こ
のようにすると、バッファ層をなすファンデルワールス
結晶体はその結晶系が六方晶系に属することが多く、G
aAsやSi等の立方晶系に属する結晶体の(111)
面上に現われる六方晶系構造との原子配列の整合性が高
くなる。また、バッファ層上に成長させるGaN系結晶
も六方晶系であるため、バッファ層は、基板と半導体層
(エピタキシャル層)との双方に対して高い原子配列の
整合性を持つことができる。その上、六方晶系に属する
ファンデルワールスバッファ結晶体とGaN系結晶は、
そのC軸に対して存在可能な結晶構造が一種類しか存在
しないため、アンチフェーズバウンダリーの発生による
欠陥の導入のおそれがない。
In the first method of manufacturing a semiconductor, it is preferable that the plane orientation of the main surface of the substrate is the (111) plane. By doing so, the van der Waals crystal forming the buffer layer often belongs to a hexagonal system,
(111) of a crystal belonging to the cubic system such as aAs or Si
The consistency of the atomic arrangement with the hexagonal structure appearing on the surface is improved. In addition, since the GaN-based crystal grown on the buffer layer is also hexagonal, the buffer layer can have high atomic arrangement consistency with both the substrate and the semiconductor layer (epitaxial layer). In addition, van der Waals buffer crystals and GaN crystals belonging to the hexagonal system
Since there is only one kind of crystal structure that can exist with respect to the C-axis, there is no possibility of introducing a defect due to occurrence of an anti-phase boundary.

【0020】第1の半導体の製造方法において、バッフ
ァ層が、セレン化ガリウム(GaSe),硫化ガリウム
(GaS),セレン化インジウム(InSe),硫化イ
ンジウム(InS),セレン化モリブデン(MoSe
2 )又は硫化モリブデン(MoS2 )よりなることが好
ましい。
In the first method of manufacturing a semiconductor, the buffer layer is formed of gallium selenide (GaSe), gallium sulfide (GaS), indium selenide (InSe), indium sulfide (InS), molybdenum selenide (MoSe).
2 ) or molybdenum sulfide (MoS 2 ).

【0021】第1の半導体の製造方法が、バッファ層形
成工程と半導体層形成工程との間に、バッファ層の表面
に露出する原子をV族の原子、例えば、窒素原子で置換
する工程をさらに備えていることが好ましい。このよう
にすると、バッファ層の最終層と半導体層が共有結合に
よって連続的に成長する。
The first semiconductor manufacturing method may further comprise, between the buffer layer forming step and the semiconductor layer forming step, a step of replacing atoms exposed on the surface of the buffer layer with Group V atoms, for example, nitrogen atoms. Preferably, it is provided. In this case, the last layer of the buffer layer and the semiconductor layer continuously grow by covalent bonding.

【0022】第1の半導体の製造方法において、バッフ
ァ層形成工程が、原子層制御エピタキシ法又はマイグレ
ーション・エンハンスド・エピタキシ法を用いることが
好ましい。
In the first semiconductor manufacturing method, it is preferable that the buffer layer forming step uses an atomic layer controlled epitaxy method or a migration enhanced epitaxy method.

【0023】第1の半導体の製造方法において、バッフ
ァ層形成工程においてバッファ層を形成するためのバッ
ファ層成長用反応容器と半導体層形成工程において半導
体層を形成するための半導体層成長用反応容器とが、互
いに異なる容器であることが好ましい。このようにする
と、バッファ層を構成するファンデルワールス結晶体に
VI族元素を含む場合には、バッファ層形成後に行なう半
導体層形成工程において、該VI族元素がn型ドーパント
となって半導体層中に混入することにより所望の伝導型
の制御を困難にするが、それぞれ個別のバッファ層成長
用反応容器と半導体層成長用反応容器とを用いるため、
バッファ層を構成する元素が半導体層に混入するおそれ
がない。
In the first semiconductor manufacturing method, a buffer layer growing reaction vessel for forming a buffer layer in the buffer layer forming step and a semiconductor layer growing reaction vessel for forming a semiconductor layer in the semiconductor layer forming step are provided. Are preferably different from each other. In this way, the van der Waals crystal forming the buffer layer is
When a group VI element is contained, in the semiconductor layer forming step performed after the formation of the buffer layer, the control of the desired conductivity type becomes difficult by mixing the group VI element into the semiconductor layer as an n-type dopant. In order to use a separate reaction vessel for growing a buffer layer and a reaction vessel for growing a semiconductor layer,
There is no possibility that the elements constituting the buffer layer are mixed into the semiconductor layer.

【0024】第1の半導体の製造方法において、半導体
層形成工程が、基板上に結晶層を成長させるための反応
容器にガリウム源を供給する工程と窒素源を供給する工
程とを含み、窒素源を供給する工程は、反応容器にアン
モニアガスを、半導体層の成長に必要な量で且つ反応容
器の真空度を下げないように供給することが好ましい。
このようにすると、窒素源にアンモニアガスを用いてい
るため、通常用いられる窒素ガスに比べてGaN系結晶
の品質が向上する。また、反応容器に窒素源のアンモニ
アガスを、半導体層の成長に必要な量で且つ真空度を下
げないように供給するため、該反応容器に高真空が求め
られるMBE法を用いることができ、さらに、反応容器
内で反応に寄与しない余分なアンモニアガスによる反応
容器の腐食を防止できる。
In the first semiconductor manufacturing method, the semiconductor layer forming step includes a step of supplying a gallium source and a step of supplying a nitrogen source to a reaction vessel for growing a crystal layer on the substrate, It is preferable to supply ammonia gas to the reaction vessel in an amount necessary for growing the semiconductor layer and not to lower the degree of vacuum in the reaction vessel.
In this case, since the ammonia gas is used as the nitrogen source, the quality of the GaN-based crystal is improved as compared with the normally used nitrogen gas. In addition, in order to supply ammonia gas as a nitrogen source to the reaction vessel in an amount necessary for the growth of the semiconductor layer and without lowering the degree of vacuum, an MBE method that requires a high vacuum in the reaction vessel can be used. Further, corrosion of the reaction vessel due to excess ammonia gas that does not contribute to the reaction in the reaction vessel can be prevented.

【0025】第1の半導体の製造方法において、半導体
層形成工程が バッファ層が形成された基板を反応容器
に収納する基板収納工程と、バッファ層の上にガリウム
を分子線として供給するガリウム供給工程と、バッファ
層の上にアンモニアガスを反応容器に設けられた電磁弁
を介して供給するアンモニアガス供給工程とを含むこと
が好ましい。このようにすると、窒素源であるアンモニ
アガスを反応容器に電磁弁を介して供給するため、電磁
弁を用いると、手動弁と異なり弁の開閉操作を極めて短
時間で行なえる。
In the first semiconductor manufacturing method, the semiconductor layer forming step includes a substrate storing step of storing the substrate on which the buffer layer is formed in a reaction vessel, and a gallium supplying step of supplying gallium as a molecular beam on the buffer layer. And an ammonia gas supply step of supplying ammonia gas onto the buffer layer via an electromagnetic valve provided in the reaction vessel. In this case, the ammonia gas, which is a nitrogen source, is supplied to the reaction vessel via the electromagnetic valve. Therefore, when the electromagnetic valve is used, the opening and closing operation of the valve can be performed in an extremely short time unlike a manual valve.

【0026】第1の半導体の製造方法において、ガリウ
ム供給工程とアンモニアガス供給工程との間に、時間的
な間隔を設けることが好ましい。このようにすると、各
原料ごとに基板上に拡散する時間的な余裕を与えるた
め、各原料が基板上に均一に拡散する。
In the first semiconductor manufacturing method, it is preferable to provide a time interval between the gallium supply step and the ammonia gas supply step. In this way, each raw material is uniformly diffused on the substrate in order to allow time for each raw material to diffuse on the substrate.

【0027】第1の半導体の製造方法において、半導体
層形成工程が、反応容器に窒素源としてプラズマ化され
た窒素ガスを供給する窒素ガス供給工程を含むことが好
ましい。このようにすると、半導体層の結晶成長レート
を高められると共に、アルミニウム(Al),インジウ
ム(In)又はホウ素(B)等を同時に成長させる、い
わゆる3元混晶や4元混晶の製造が容易となり、プロセ
スの自由度が向上する。
In the first method for manufacturing a semiconductor, it is preferable that the semiconductor layer forming step includes a nitrogen gas supplying step of supplying a plasma processing nitrogen gas to the reaction vessel as a nitrogen source. By doing so, the crystal growth rate of the semiconductor layer can be increased, and the production of a so-called ternary mixed crystal or quaternary mixed crystal, in which aluminum (Al), indium (In), boron (B), or the like is simultaneously grown, is easy. And the degree of freedom of the process is improved.

【0028】本発明に係る第2の半導体の製造方法は、
反応容器に収納された基板上に、少なくともガリウム源
と窒素源とを供給し、供給されたガリウム源と窒素源と
を基板上で反応させながら、ガリウムと窒素とを含む半
導体層を形成する半導体の製造方法であって、反応容器
に窒素源となるアンモニアガスを、半導体層の成長に必
要な量で且つ反応容器の真空度を下げないように供給す
る半導体層形成工程を備えている。
The second method for manufacturing a semiconductor according to the present invention comprises:
A semiconductor for forming a semiconductor layer containing gallium and nitrogen while supplying at least a gallium source and a nitrogen source on a substrate housed in a reaction vessel and reacting the supplied gallium source and nitrogen source on the substrate The method for producing a semiconductor device further comprises a semiconductor layer forming step of supplying an ammonia gas serving as a nitrogen source to the reaction vessel in an amount necessary for growing the semiconductor layer and without lowering the degree of vacuum of the reaction vessel.

【0029】第2の半導体の製造方法によると、窒素源
にアンモニアガスを用いているため、通常用いられる窒
素ガスに比べてGaN系結晶の品質が向上する。また、
反応容器に窒素源のアンモニアガスを、半導体層の成長
に必要な量で且つ真空度を下げないように供給するた
め、該反応容器に高真空が求められるMBE法を用いる
ことができ、さらに、余分なアンモニアガスによる反応
容器の腐食を防止できる。
According to the second method for producing a semiconductor, since ammonia gas is used as a nitrogen source, the quality of GaN-based crystals is improved as compared with a commonly used nitrogen gas. Also,
In order to supply an ammonia gas of a nitrogen source to the reaction vessel in an amount necessary for the growth of the semiconductor layer and without lowering the degree of vacuum, an MBE method requiring a high vacuum in the reaction vessel can be used. Corrosion of the reaction vessel due to excess ammonia gas can be prevented.

【0030】ここに示す第2の半導体の製造方法は、第
1の半導体の製造方法と異なり、バッファ層を限定しな
い構成である。
The second semiconductor manufacturing method shown here is different from the first semiconductor manufacturing method in that the buffer layer is not limited.

【0031】第2の半導体の製造方法において、半導体
層形成工程が、基板を反応容器に収納する基板収納工程
と、基板の主面上にガリウム源となるガリウムを分子線
として供給するガリウム供給工程と、基板の主面上にア
ンモニアガスを反応容器に設けられた電磁弁を介して供
給するアンモニアガス供給工程とを含むことが好まし
い。
In the second method of manufacturing a semiconductor, the semiconductor layer forming step includes a substrate storing step of storing the substrate in a reaction vessel, and a gallium supplying step of supplying gallium as a gallium source on the main surface of the substrate as a molecular beam. And a step of supplying ammonia gas onto the main surface of the substrate via an electromagnetic valve provided in the reaction vessel.

【0032】第2の半導体の製造方法において、ガリウ
ム供給工程とアンモニアガス供給工程との間に、時間的
な間隔を設けることが好ましい。
In the second semiconductor manufacturing method, it is preferable to provide a time interval between the gallium supply step and the ammonia gas supply step.

【0033】第2の半導体の製造方法において、半導体
層形成工程が、反応容器に窒素源としてプラズマ化され
た窒素ガスを供給する窒素ガス供給工程を含むことが好
ましい。
In the second method for manufacturing a semiconductor, it is preferable that the semiconductor layer forming step includes a nitrogen gas supply step of supplying a plasma-generated nitrogen gas as a nitrogen source to the reaction vessel.

【0034】本発明に係る半導体の製造装置は、反応容
器に収納された基板上に、少なくともガリウム源と窒素
源とを供給し、供給されたガリウム源と窒素源とを基板
上で反応させながら、ガリウムと窒素とを含む半導体層
を形成する半導体の製造装置であって、反応容器はガリ
ウム源を供給するガリウム源供給手段とアンモニアガス
を導入するアンモニアガス導入手段とを備え、アンモニ
アガス導入手段は、導入するアンモニアガスの流通を断
続的に制御する電磁弁を有している。
The semiconductor manufacturing apparatus according to the present invention supplies at least a gallium source and a nitrogen source onto a substrate housed in a reaction vessel, and reacts the supplied gallium source and the nitrogen source on the substrate. A semiconductor manufacturing apparatus for forming a semiconductor layer containing gallium and nitrogen, wherein the reaction vessel includes a gallium source supply unit for supplying a gallium source, and an ammonia gas introduction unit for introducing ammonia gas. Has an electromagnetic valve for intermittently controlling the flow of the introduced ammonia gas.

【0035】本発明の半導体の製造装置によると、窒素
源であるアンモニアガスが、アンモニアガス導入手段が
有する電磁弁を介して供給されるため、該電磁弁は弁の
開閉操作を0.1秒以内で行なえるので、開動作中に反
応容器内の真空度が低下せず、また、閉動作中にも、リ
ークレートを確実に1×10-5cc/sec以下に抑え
られる。
According to the semiconductor manufacturing apparatus of the present invention, ammonia gas as a nitrogen source is supplied via the solenoid valve of the ammonia gas introducing means, and the solenoid valve opens and closes the valve for 0.1 second. Therefore, the degree of vacuum in the reaction vessel does not decrease during the opening operation, and the leak rate can be reliably suppressed to 1 × 10 −5 cc / sec or less even during the closing operation.

【0036】本発明の半導体の製造装置において、反応
容器がプラズマ化された窒素ガスを導入する窒素ガス導
入手段をさらに備えていることが好ましい。
[0036] In the semiconductor manufacturing apparatus of the present invention, it is preferable that the reaction vessel is further provided with a nitrogen gas introducing means for introducing a plasma-converted nitrogen gas.

【0037】[0037]

【発明の実施の形態】まず、本発明に係る半導体の製造
方法の概要を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, an outline of a semiconductor manufacturing method according to the present invention will be described.

【0038】本発明は、窒化ガリウム(GaN)系の高
品質な結晶を得ることが極めて困難な半導体を製造する
際に、基板と該基板上に成長させるGaN系結晶層との
間にファンデルワールス結晶体をバッファ層として形成
し、該バッファ層により欠陥が少ない高品質なGaN系
結晶を実現する。
According to the present invention, when manufacturing a semiconductor in which it is extremely difficult to obtain a high-quality gallium nitride (GaN) -based crystal, a van der Waal is formed between a substrate and a GaN-based crystal layer grown on the substrate. A Waals crystal is formed as a buffer layer, and a high-quality GaN-based crystal with few defects is realized by the buffer layer.

【0039】バッファ層に用いるファンデルワールス結
晶体とは、例えば、セレン化ガリウム(GaSe)のよ
うに、多層構造を持つ結晶であって、一の層は共有結合
であり、該一の層と他の層とは共有結合ではなく弱い分
子間力の一種であるファンデルワールス力で結合されて
いる結晶体の総称をいう。
The van der Waals crystal used for the buffer layer is a crystal having a multilayer structure, for example, gallium selenide (GaSe). One layer is a covalent bond. The other layer is a general term for crystals bonded by van der Waals force, which is a kind of weak intermolecular force, not a covalent bond.

【0040】ファンデルワールス結晶体は、基板と該基
板上に成長させる所望のエピタキシャル成長層との格子
不整合を緩和する働きがあり、その結果、該エピタキシ
ャル成長層に欠陥が導入されにくくなる。
The van der Waals crystal has a function of alleviating lattice mismatch between a substrate and a desired epitaxial growth layer grown on the substrate, and as a result, defects are less likely to be introduced into the epitaxial growth layer.

【0041】なお、ファンデルワールス結晶層を用いた
結晶成長方法として、安価で且つ高品質な結晶が容易に
得られるSiを基板に用いて結晶成長させる例として、
第3の文献「J.Crystal Growth,15
0(1995)685」がある。
As a crystal growth method using a van der Waals crystal layer, as an example of crystal growth using Si, which is inexpensive and easily obtains high-quality crystals, as a substrate,
The third document "J. Crystal Growth, 15
0 (1995) 685 ".

【0042】第3の文献においては、MBE法を用いて
Siよりなる基板上にGaAs結晶層を成長させる際の
バッファ層に、ファンデルワールス結晶体であるGaS
eを用いている。
According to the third document, a buffer layer when a GaAs crystal layer is grown on a substrate made of Si using the MBE method is provided with a van der Waals crystal GaS.
e is used.

【0043】具体的には、まず、主面の面方位が(11
1)面のSiよりなる基板を過硫化アンモニウム((N
4)2x )のアルコール溶液に浸漬することによっ
て、基板主面のダングリングボンドをイオウ(S)によ
り終端する。続いて、この基板をMBE装置内に搬入
し、Seの分子線とGaの分子線とを基板にそれぞれ供
給することにより、約20原子層から30原子層程度ま
でのGaSeよりなるバッファ層を形成し、その後、S
eの供給を止めて、Asを供給することによって連続的
にGaAsよりなる半導体層を形成している。
Specifically, first, the plane orientation of the main surface is (11)
The substrate made of Si on the surface 1) was treated with ammonium persulfide ((N
By dipping in an alcohol solution of H 4 ) 2 S x ), the dangling bonds on the main surface of the substrate are terminated with sulfur (S). Subsequently, the substrate is carried into an MBE apparatus, and a Se molecular beam and a Ga molecular beam are supplied to the substrate, respectively, thereby forming a buffer layer of about 20 to 30 atomic layers of GaSe. And then S
By stopping the supply of e and supplying As, a semiconductor layer made of GaAs is continuously formed.

【0044】しかしながら、この方法では、所望のGa
As結晶層を成長することはできない。本願発明者ら
は、安定したGaAs結晶層を得られない原因を検討し
た結果、その原因が、ファンデルワールス結晶体よりな
るバッファ層上にGaAs結晶を成長させること自体に
起因していることを突き止めた。
However, in this method, the desired Ga
An As crystal layer cannot be grown. The inventors of the present application have studied the cause of the inability to obtain a stable GaAs crystal layer, and found that the cause is due to the growth of the GaAs crystal itself on the buffer layer made of van der Waals crystals. I found it.

【0045】それは、第3の文献に示されたGaAs結
晶の成長方法によると、たしかに、Siよりなる基板上
にファンデルワールス結晶体を介在させてGaAs結晶
を成長させることはできるものの、面方位が(111)
面のSi上に面方位が(111)面のGaAsを成長さ
せるときに生ずるアンチフェイズバウンダリー(ant
i phase boundary:APB)を回避す
ることができないからである。このため、GaAs結晶
中に欠陥が多数発生してしまい、結晶の品質を上げると
いう本来のバッファ層の効果を得られない。
According to the GaAs crystal growth method disclosed in the third document, although the GaAs crystal can be grown on a substrate made of Si with a van der Waals crystal interposed, Is (111)
Anti-phase boundary (ant) generated when growing GaAs having a (111) plane orientation on Si plane
This is because it is not possible to avoid i phase boundary (APB). For this reason, many defects occur in the GaAs crystal, and the original effect of the buffer layer of improving the crystal quality cannot be obtained.

【0046】ここで、アンチフェイズバウンダリーと
は、GaとAsとの異なる原子よりなるGaAsを単一
の原子よりなるSiの(111)面上に成長させる場合
に、一様に連続する結晶構造にいわゆるA面とB面との
2種類が存在することに起因し、この2種類の結晶構造
が混在して成長する際にランダムに発生する境界面のこ
とをいう。従って、この境界面は結晶の不連続面であ
り、欠陥となる。
Here, the anti-phase boundary refers to a crystal structure having a uniform and continuous structure when GaAs composed of atoms different from Ga and As is grown on the (111) plane of Si composed of a single atom. Is a boundary surface that occurs at random when the two types of crystal structures are grown in a mixed state because of the existence of two types, the so-called A-plane and the B-plane. Therefore, this boundary surface is a discontinuous surface of the crystal and becomes a defect.

【0047】一方、本願発明者らは、ファンデルワール
ス結晶体上にGaN系結晶を成長させると、このGaN
系結晶は六方晶であるため、ファンデルワールス結晶体
上に成長する半導体結晶の結晶構造には互いに異なる複
数の構造が存在しないので、アンチフェイズバウンダリ
ーが生じないという知見を得ている。従って、欠陥が少
ない高品質なGaN系結晶を得るには、ファンデルワー
ルス結晶体をバッファ層に用い、該バッファ層上にGa
N系結晶を成長させればよい。
On the other hand, the inventors of the present application have grown a GaN-based crystal on a van der Waals crystal,
Since the system crystal is hexagonal, there is no knowledge that a plurality of structures different from each other exist in the crystal structure of the semiconductor crystal grown on the van der Waals crystal body, and thus it has been found that the anti-phase boundary does not occur. Therefore, in order to obtain a high-quality GaN-based crystal with few defects, a van der Waals crystal is used as a buffer layer, and Ga is deposited on the buffer layer.
What is necessary is just to grow an N-type crystal.

【0048】以下、本発明の実施形態に係るGaN系半
導体の製造方法、その製造装置及び該半導体の製造方法
を用いた半導体レーザ素子を具体的に説明する。
Hereinafter, a method of manufacturing a GaN-based semiconductor, an apparatus for manufacturing the same, and a semiconductor laser device using the method of manufacturing a semiconductor according to an embodiment of the present invention will be specifically described.

【0049】(第1の実施形態)本発明の第1の実施形
態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention will be described with reference to the drawings.

【0050】図1は本発明の第1の実施形態に係る半導
体の製造方法におけるバッファ層に用いるファンデルワ
ールス結晶体であるGaSe結晶の結晶構造であって、
(a)は単位層を模式的に表わし、(b)はC面を表わ
し、(c)〜(e)は互いに異なる結晶系を表わしてい
る。ここで、白丸がSeを黒丸がGaをそれぞれ表わし
ている。
FIG. 1 shows a crystal structure of a GaSe crystal which is a Van der Waals crystal used for a buffer layer in the method for manufacturing a semiconductor according to the first embodiment of the present invention,
(A) schematically shows a unit layer, (b) shows a C plane, and (c) to (e) show different crystal systems. Here, white circles represent Se and black circles represent Ga, respectively.

【0051】図1(a)に示すように、GaSeは層状
の構造を有しており、また、図1(b)に破線で示す結
晶格子1は、単位層の法線方向に3回回転軸を表わす点
群記号D3 の対称性を持つ六方晶系に属する結晶構造を
有している。図1(a)に示すように、三価のGaと六
価のSeとが結晶全体において、互いに1対1でSe−
Ga−Ga−Seの順で結合して単位層を形成してお
り、単位層の層同士の界面側に位置するSeには共有結
合によるダングリングボンドは存在しない。本来の結晶
体は複数の単位層よりなり、一の単位層と他の単位層と
は、共有結合ではなく、ファンデルワールス(VDW)
力という分子間力によって緩やかに結合されている。こ
のため、単位同士の重なり方が一に限定されずに自由度
を持つため、図1(c)〜(e)に示すように、互いに
異なる複数の結晶系(ポリタイプ、モルフォロジー)が
存在する。すなわち、Se−Ga−Ga−Seよりなる
単位層同士の結合において、互いに隣接する単位層のS
e同士が必ずしも結合しなくてもよい。実際の結晶で
は、図1(c)に示すγ−GaSe、図1(d)に示す
β−GaSe及び図1(e)に示すε−GaSeと呼ば
れる3つの結晶系が比較的多く観察され、それぞれR3
m、P63 /mmc及びP ̄6m2という空間群に分類
される「A.Koebel et al.,:J.Cr
ystal Growth,154(1995)269
−274」。
As shown in FIG. 1A, GaSe has a layered structure, and the crystal lattice 1 shown by a broken line in FIG. 1B rotates three times in the normal direction of the unit layer. It has a crystal structure belonging to the hexagonal system with a symmetry point group symbol D 3 representing the axis. As shown in FIG. 1A, trivalent Ga and hexavalent Se are in a one-to-one relationship with each other in the whole crystal.
A unit layer is formed by bonding in the order of Ga-Ga-Se, and there is no dangling bond by covalent bond in Se located on the interface side between the layers of the unit layer. The original crystal is composed of a plurality of unit layers, and one unit layer and another unit layer are not covalently bonded, but are formed by van der Waals (VDW).
It is loosely bound by the intermolecular force of force. For this reason, the overlapping manner of the units is not limited to one, but has a degree of freedom. Therefore, as shown in FIGS. 1C to 1E, a plurality of different crystal systems (polytype, morphology) exist. . That is, in the bonding between the unit layers made of Se-Ga-Ga-Se, the S
e do not necessarily have to be bonded to each other. In actual crystals, three crystal systems called γ-GaSe shown in FIG. 1C, β-GaSe shown in FIG. 1D and ε-GaSe shown in FIG. R3 each
m, P6 3 / mmc and are classified to the space group of P¯6m2 "A.Koebel et al,:. J.Cr
ystal Growth, 154 (1995) 269
-274 ".

【0052】従って、各単位層で格子定数が異なる場合
があっても、互いの格子定数が異なったまま各単位層が
存在できるため、単位格子内の結合距離や結合角が受け
るストレスは小さくなる。このため、結晶の内部に発生
する歪みも小さくなり、結晶体に大きな結晶構造の変化
が生じない。その結果、互いに異なる結晶同士の間にフ
ァンデルワールス結晶体をバッファ層として介在させる
ことにより、該バッファ層を挟んで互いに対向する結晶
同士の、格子定数の差異による結晶構造の変化を極めて
小さくすることができ、転位等の欠陥が導入される要因
を著しく減少できる。
Therefore, even if the lattice constants of the unit layers may be different, the unit layers can be present with different lattice constants, so that the stress applied to the coupling distance and the coupling angle in the unit lattice is reduced. . For this reason, the strain generated inside the crystal is also reduced, and a large change in the crystal structure does not occur in the crystal. As a result, by interposing the Van der Waals crystal as a buffer layer between different crystals, a change in crystal structure due to a difference in lattice constant between crystals facing each other with the buffer layer interposed therebetween is extremely reduced. And the factor for introducing defects such as dislocations can be significantly reduced.

【0053】図2は本発明の第1の実施形態に係る半導
体の製造方法を用いて得られる半導体の結晶構造を模式
的に表わしている。図2において、11は面方位が(1
11)面の、例えばSiよりなる基板、12は基板11
の(111)面を終端する水素(H)原子層、13はフ
ァンデルワールス結晶体の、例えばGaSeよりなるバ
ッファ層、14はGaNよりなる半導体層をそれぞれ表
わしている。
FIG. 2 schematically shows a crystal structure of a semiconductor obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention. In FIG. 2, reference numeral 11 denotes a plane orientation (1
11) a surface of a substrate made of, for example, Si;
, A hydrogen (H) atomic layer terminating the (111) plane, a buffer layer 13 of van der Waals crystal, for example, GaSe, and a semiconductor layer 14 of GaN.

【0054】図2に示すように、基板11に用いられ
る、ダイヤモンド型結晶のSiや閃亜鉛鉱型結晶のGa
As等の立方晶系の結晶体は、前述したように面方位の
(111)面に点群記号でD3 の対称性を持ち、C面に
六方晶系が現われる。また、半導体層14のGaNは元
来ウルツ鉱型の六方晶系の結晶構造を有している。この
ため、基板11の面方位(111)面に属する原子と半
導体層14の原子とが互いに対応し、基板11の結晶層
と半導体層14とを原子レベルで規則的に結合できる可
能性が高い。
As shown in FIG. 2, Si of diamond type crystal or Ga of zinc blende type crystal used for the substrate 11 is used.
Cubic crystal of such as As has a symmetry of D 3 in the point group symbol (111) plane crystallographic plane orientation as described above, hexagonal appear on C-plane. The GaN of the semiconductor layer 14 originally has a wurtzite-type hexagonal crystal structure. Therefore, the atoms belonging to the (111) plane of the substrate 11 correspond to the atoms of the semiconductor layer 14, and there is a high possibility that the crystal layer and the semiconductor layer 14 of the substrate 11 can be regularly bonded at the atomic level. .

【0055】しかしながら、基板11にSiを用いる場
合には、Siの(111)面上における格子定数(3.
84Å)と半導体層14のGaNの格子定数(3.18
9Å)との間には約20%の差異が存在するため、この
格子定数の大きな差によって半導体層14に多量の欠陥
が導入されるおそれがある。
However, when Si is used for the substrate 11, the lattice constant of Si on the (111) plane (3.
84 °) and the lattice constant of GaN of the semiconductor layer 14 (3.18)
9 °), a large difference in lattice constant may introduce a large number of defects into the semiconductor layer 14.

【0056】一方、ファンデルワールス結晶体であるG
aSeよりなるバッファ層13は六方晶系であり、その
原子配列が、基板11を構成するSiの(111)面と
半導体層14を構成するGaNのC面との双方に良く対
応し、さらに、前述したように、複数層よりなるバッフ
ァ層13は、基板11と、バッファ層13の単位層の法
線方向に成長する半導体層14との格子定数の差異を吸
収する。
On the other hand, G which is a van der Waals crystal
The buffer layer 13 made of aSe is hexagonal, and its atomic arrangement corresponds well to both the (111) plane of Si forming the substrate 11 and the C plane of GaN forming the semiconductor layer 14. As described above, the buffer layer 13 composed of a plurality of layers absorbs a difference in lattice constant between the substrate 11 and the semiconductor layer 14 grown in the normal direction of the unit layer of the buffer layer 13.

【0057】このように、立方晶系のSiよりなる基板
11の(111)面上にファンデルワールス結晶体より
なるバッファ層14を設けることにより欠陥が極めて少
ないGaN結晶よりなる半導体層14を形成することが
できる。
As described above, by providing the buffer layer 14 made of van der Waals crystal on the (111) plane of the substrate 11 made of cubic Si, the semiconductor layer 14 made of GaN crystal having few defects is formed. can do.

【0058】以下、具体的に、本実施形態に係る半導体
の製造方法を図面に基づいて説明する。
Hereinafter, the method for manufacturing a semiconductor according to the present embodiment will be specifically described with reference to the drawings.

【0059】図3(a)〜(c)は本実施形態に係る半
導体の製造方法の工程順の各結晶層を模式的に表わして
いる。まず、図3(a)に示すように、基板の前処理と
して、面方位が(111)面のSiよりなる基板11を
フッ酸に浸漬することにより、基板11の主面のダング
リングボンドを終端させる水素原子層12を形成する。
FIGS. 3A to 3C schematically show each crystal layer in the order of steps of the method for manufacturing a semiconductor according to the present embodiment. First, as shown in FIG. 3A, as a pretreatment of the substrate, a dangling bond on the main surface of the substrate 11 is formed by immersing the substrate 11 made of Si having a (111) plane orientation in hydrofluoric acid. A hydrogen atom layer 12 to be terminated is formed.

【0060】次に、図3(b)に示すように、前処理が
済んだ基板11を、例えば、MBE装置における高真空
の反応容器内に搬入し、搬入された基板11の水素原子
層12の上に、ガリウム源に金属Gaを用いたGaの分
子線、及びセレン源に金属Seを用いたSeの分子線を
それぞれ供給することにより、GaSeよりなるバッフ
ァ層13を成長させる。
Next, as shown in FIG. 3B, the pre-processed substrate 11 is carried into, for example, a high-vacuum reaction vessel in an MBE apparatus, and the hydrogen atom layer 12 of the carried substrate 11 is transferred. By supplying a Ga molecular beam using a metal Ga as a gallium source and a Se molecular beam using a metal Se as a selenium source, the buffer layer 13 made of GaSe is grown thereon.

【0061】次に、図3(c)に示すように、Seの供
給を止め、代わりに、基板11のバッファ層13の上
に、高周波(RF)又は電子サイクロトロン共鳴(EC
R)等を用いて窒素源である活性化されたN2 ガスを供
給することにより、GaNよりなる半導体層14を成長
させる。
Next, as shown in FIG. 3C, the supply of Se is stopped, and instead, a high frequency (RF) or electron cyclotron resonance (EC)
By supplying an activated N 2 gas as a nitrogen source using R) or the like, the semiconductor layer 14 made of GaN is grown.

【0062】以上説明したように、本実施形態による
と、GaNよりなる半導体層14をファンデルワールス
結晶体よりなるバッファ層13上に成長させるため、こ
のファンデルワールス結晶体が、基板11と半導体層1
4との格子定数の相違による欠陥の発生を防止すると共
に、成長する半導体層14が六方晶系のGaNであるた
め、アンチフェイズバウンダリーの発生をも防止でき、
その結果、欠陥が極めて少ないGaN半導体結晶を得る
ことができる。
As described above, according to the present embodiment, the semiconductor layer 14 made of GaN is grown on the buffer layer 13 made of the Van der Waals crystal. Layer 1
4, and the semiconductor layer 14 to be grown is made of hexagonal GaN, thereby preventing the occurrence of anti-phase boundaries.
As a result, a GaN semiconductor crystal with extremely few defects can be obtained.

【0063】なお、半導体層14の結晶成長にMBE法
を用いたが、有機金属気相成長(MOVPE又はMOC
VD)法を用いてもよい。
Although the MBE method was used for crystal growth of the semiconductor layer 14, metal organic chemical vapor deposition (MOVPE or MOC
VD) method may be used.

【0064】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0065】図4は本発明の第2の実施形態に係る半導
体の製造方法を用いて得られる半導体の結晶構造を模式
的に表わしている。図4において、11は面方位が(1
11)面のSiよりなる基板、12は基板11の(11
1)面を終端する水素原子層、13はファンデルワール
ス結晶体のGaSeよりなるバッファ層、23はバッフ
ァ層13における表面(終端層)のSe原子がN原子と
置換されてなる窒素置換バッファ層、14はGaNより
なる半導体層をそれぞれ表わしている。
FIG. 4 schematically shows a crystal structure of a semiconductor obtained by using the method for manufacturing a semiconductor according to the second embodiment of the present invention. In FIG. 4, reference numeral 11 denotes a plane orientation of (1).
11) A substrate made of Si, and 12 is a substrate (11
1) A hydrogen atom layer terminating the surface, 13 is a buffer layer made of van der Waals crystal GaSe, 23 is a nitrogen-substituted buffer layer in which Se atoms on the surface (termination layer) of the buffer layer 13 are replaced with N atoms. , 14 represent semiconductor layers made of GaN, respectively.

【0066】このように、本実施形態に係る半導体の製
造方法は、ファンデルワールス結晶体よりなるバッファ
層13の半導体層形成側の結晶層のVI族元素(Se)を
V族元素(N)で置換しているため、バッファ層13の
最上層である窒素置換バッファ層23を構成する結晶と
半導体層14を構成する結晶とが共有結合で結合される
ので、バッファ層13と半導体層14とが結晶構造的に
連続となる。
As described above, in the semiconductor manufacturing method according to the present embodiment, the group VI element (Se) of the crystal layer on the semiconductor layer forming side of the buffer layer 13 made of the Van der Waals crystal is changed to the group V element (N). Since the crystal constituting the nitrogen-substituted buffer layer 23, which is the uppermost layer of the buffer layer 13, and the crystal constituting the semiconductor layer 14 are covalently bonded to each other, the buffer layer 13 and the semiconductor layer 14 Are continuous in crystal structure.

【0067】すなわち、第1の実施形態で説明したよう
に、ファンデルワールス力により結合した複数層よりな
るバッファ層13及び窒素置換バッファ層23が半導体
層14と基板11との間の格子定数の差を吸収しまた緩
和することにより、バッファ層13の半導体層14側の
結晶層は、ほぼGaN結晶の格子定数に等しくなる。
That is, as described in the first embodiment, the buffer layer 13 composed of a plurality of layers and the nitrogen-substituted buffer layer 23 connected by van der Waals force make the lattice constant between the semiconductor layer 14 and the substrate 11 smaller. By absorbing and relaxing the difference, the crystal layer on the semiconductor layer 14 side of the buffer layer 13 becomes substantially equal to the lattice constant of the GaN crystal.

【0068】さらに、バッファ層13の最終層の末端原
子をNに置き換えた窒素置換バッファ層23を形成する
ことにより、バッファ層13と半導体層14との間の原
子同士の結合を連続させている。従って、図2に示す半
導体層14におけるバッファ層13側のGa原子は、バ
ッファ層13のSe原子と分子間力で結合しているが、
図4に示す半導体層14におけるバッファ層13側のG
a原子は、窒素置換バッファ層23の置換されたN原子
と共有結合できるようになり、本実施形態に係る半導体
層14に対する転位等の欠陥の導入をさらに抑制するこ
とができる。
Further, by forming the nitrogen-substituted buffer layer 23 in which the terminal atom of the final layer of the buffer layer 13 is replaced with N, the bonds between atoms between the buffer layer 13 and the semiconductor layer 14 are continued. . Therefore, Ga atoms on the buffer layer 13 side of the semiconductor layer 14 shown in FIG. 2 are bonded to Se atoms of the buffer layer 13 by intermolecular force.
G on the buffer layer 13 side in the semiconductor layer 14 shown in FIG.
The a atoms can be covalently bonded to the substituted N atoms in the nitrogen-substituted buffer layer 23, so that the introduction of defects such as dislocations into the semiconductor layer 14 according to the present embodiment can be further suppressed.

【0069】以下、具体的に、本実施形態に係る半導体
の製造方法を図面に基づいて説明する。
Hereinafter, a method for manufacturing a semiconductor according to the present embodiment will be specifically described with reference to the drawings.

【0070】図5(a)〜(c)は本実施形態に係る半
導体の製造方法の工程順の結晶構造を模式的に表わして
いる。まず、図5(a)に示すように、基板の前処理と
して、面方位が(111)面のSiよりなる基板11を
フッ酸に浸漬し、基板11の主面のダングリングボンド
を終端させる水素原子層12を形成する。
FIGS. 5A to 5C schematically show the crystal structures in the order of steps of the method for manufacturing a semiconductor according to the present embodiment. First, as shown in FIG. 5A, as a pretreatment of the substrate, a substrate 11 made of Si having a (111) plane orientation is immersed in hydrofluoric acid to terminate dangling bonds on the main surface of the substrate 11. A hydrogen atom layer 12 is formed.

【0071】次に、図5(b)に示すように、前処理が
済んだ基板11を、例えば、MBE装置における高真空
の反応容器内に搬入し、搬入された基板11の水素原子
層12の上に、Gaの分子線及びSeの分子線をそれぞ
れ供給することにより、GaSeよりなるバッファ層1
3を成長させる。ここで、Gaの分子線及びSeの分子
線を同時に供給してもよく、また、いずれか一方を供給
し且つ他方の供給を停止する供給パターンを交互に行な
ってもよい。このうち、一原子層ずつ成長させるように
各原料を供給する方法に、原子層制御エピタキシ(At
omic Layer Epitaxy:ALE)法又
はマイグレーション・エンハンスド・エピタキシ(Mi
gration Enhanced Epitaxy:
MEE)法がある。この方法を用いて、バッファ層13
の一単位層となるように、Se−Ga−Ga−Seの順
に1原子層ずつ供給し、多層構造となるように複数回こ
の供給パターンを繰り返す。その後、最終回のみSe−
Ga−Ga−N−の順となるように、最後にSeの代わ
りにN原子を供給して窒素置換バッファ層23を形成す
る。従って、最上層のN原子はダングリングボンドを持
つ状態となる。
Next, as shown in FIG. 5B, the pre-processed substrate 11 is carried into, for example, a high-vacuum reaction vessel in an MBE apparatus, and the hydrogen atom layer 12 of the carried substrate 11 is carried out. A Ga molecular beam and a Se molecular beam, respectively, to supply a buffer layer 1 made of GaSe.
Grow 3. Here, a Ga molecular beam and a Se molecular beam may be supplied simultaneously, or a supply pattern of supplying one of them and stopping the supply of the other may be alternately performed. Among them, the method of supplying each raw material so as to grow one atomic layer at a time uses an atomic layer controlled epitaxy (At
omic Layer Epitaxy (ALE) method or Migration Enhanced Epitaxy (Mi)
grant Enhanced Epitaxy:
MEE) method. Using this method, the buffer layer 13
Are supplied one atomic layer at a time in the order of Se-Ga-Ga-Se so as to form one unit layer, and this supply pattern is repeated a plurality of times so as to form a multilayer structure. After that, Se-
Finally, N atoms are supplied instead of Se so that the nitrogen-substituted buffer layer 23 is formed in the order of Ga-Ga-N-. Therefore, N atoms in the uppermost layer have a dangling bond.

【0072】次に、図5(c)に示すように、基板11
の窒素置換バッファ層23の上に、Gaの分子線及び活
性化されたN2 ガスを供給することにより、窒素置換バ
ッファ層23のN原子のダングリングボンドが、半導体
層14のGa原子と共有結合して終端し、その後、Ga
Nよりなる半導体層14が成長する。
Next, as shown in FIG.
By supplying a Ga molecular beam and an activated N 2 gas onto the nitrogen-substituted buffer layer 23, dangling bonds of N atoms in the nitrogen-substituted buffer layer 23 are shared with Ga atoms in the semiconductor layer 14. Coupled and terminated, then Ga
A semiconductor layer 14 of N is grown.

【0073】なお、第1及び第2の実施形態において、
半導体層14としてGaNを成長させたが、半導体層1
4は、ガリウム源にIII 族元素のIn,Al,Bを含め
て3元混晶や4元混晶としてもよい。
In the first and second embodiments,
Although GaN was grown as the semiconductor layer 14, the semiconductor layer 1
4 may be a ternary mixed crystal or a quaternary mixed crystal containing a group III element In, Al, B in a gallium source.

【0074】また、ファンデルワールス結晶体にGaS
eを用いたが、GaS,InSe,InS,MoSe2
及びMoS2 を用いてもよい。但し、ファンデルワール
ス結晶体としては、GaSがGaSeと比べてGaNと
の格子不整合率が小さいのでSeよりはSを用いるのが
好ましく、また、GaNよりなる半導体層14を成長さ
せる場合には、Gaを含むファンデルワールス結晶体を
用いるのが好ましい。なお、物性的にGaSが優れてい
ても、現状では、Sの分子線はSeの分子線ほど容易に
生成できない。
Further, GaS was added to the van der Waals crystal.
e, but GaS, InSe, InS, MoSe 2
And MoS 2 may be used. However, since the lattice mismatch between GaS and GaN is smaller than that of GaSe, it is preferable to use S instead of Se as the van der Waals crystal, and when the semiconductor layer 14 of GaN is grown, , Ga is preferably used. Even if GaS is excellent in physical properties, S molecular beams cannot be generated as easily as Se molecular beams at present.

【0075】また、基板11には、高品質で且つ安価で
且つ安定して供給される基板、又は導電性を持つ基板を
用いるのが好ましい。例えば、Si,GaAs,InP
又はGaPを用いてもよく、また、II−VI族化合物のZ
nSであってもよい。
As the substrate 11, it is preferable to use a high-quality, inexpensive and stably supplied substrate or a conductive substrate. For example, Si, GaAs, InP
Alternatively, GaP may be used, and Z of the II-VI group compound may be used.
nS.

【0076】また、基板11は、ZnOやAl23
ように導電性を有さなくてもよい。
The substrate 11 may not have conductivity like ZnO or Al 2 O 3 .

【0077】ここで、基板11にSi,GaAs,In
P及びGaP等の立方晶系の材料を用いる場合には、前
述のように、面方位(111)面を基板の主面とし、Z
nO,ZnS及びAl23 等の六方晶系の場合にはそ
のC面を主面とすればよい。
Here, Si, GaAs, In
When a cubic material such as P and GaP is used, as described above, the (111) plane is used as the main surface of the substrate, and
In the case of a hexagonal system such as nO, ZnS, and Al 2 O 3 , the C plane may be used as the main surface.

【0078】また、基板11の主面のダングリングボン
ドの終端処理に水素を用いたが、イオウ(S)を用いて
もよい。この場合には、例えば、過硫化アンモニウム
((NH4)2x )のアルコール溶液に基板11を浸漬す
ればよい。
Although hydrogen is used for terminating dangling bonds on the main surface of the substrate 11, sulfur (S) may be used. In this case, for example, the substrate 11 may be immersed in an alcohol solution of ammonium persulfide ((NH 4 ) 2 S x ).

【0079】(第3の実施形態)以下、本発明の第3の
実施形態について説明する。
(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described.

【0080】本願発明者らは、バッファ層上にIII −V
族半導体層を成長させる場合に、該バッファ層に用いる
ファンデルワールス結晶体に含まれるSe等のVI族元素
が、III −V族半導体のn型ドーパントとして作用する
ため、III −V族半導体層の所望の伝導型制御を阻害す
るという第1の問題点を見出している。
The inventors of the present invention have proposed that a III-V
When growing a group III-V semiconductor layer, a group VI element such as Se contained in the van der Waals crystal used for the buffer layer acts as an n-type dopant of the group III-V semiconductor. A first problem of inhibiting the desired conductivity type control.

【0081】また、一般に、窒素源にRFプラズマ化さ
れたN2 ガスを使用するMBE法を用いて得られるIII
族窒化物(III −N)半導体の電子移動度は、MOVP
E法を用いて得られるIII −N半導体の電子移動度より
も小さいという第2の問題点をも見出している。これ
は、MBE法を用いて製造された半導体の結晶性が低い
ためであると考えられる。
In general, an MBE method using an N 2 gas converted into an RF plasma as a nitrogen source is obtained by the MBE method.
Mobility of group III nitride (III-N) semiconductors is MOVP
They have also found a second problem that the electron mobility is lower than that of a III-N semiconductor obtained by using the E method. This is considered to be because the crystallinity of the semiconductor manufactured using the MBE method is low.

【0082】本願発明者らは結晶性が低い原因を種々検
討した結果、MBE法はMOVPE法と比べて、III −
N半導体の結晶成長がより三次元的であるためという知
見を得ており、その成長機構について図面を参照しなが
ら説明する。
As a result of various studies on the cause of low crystallinity, the present inventors have found that the MBE method has a higher III-
It has been found that the crystal growth of the N semiconductor is more three-dimensional, and the growth mechanism will be described with reference to the drawings.

【0083】図6は窒素源にRFプラズマ化されたN2
ガスを用いるMBE法におけるGaNの結晶成長機構を
模式的に表わしている。図6に示すように、基板31上
に供給されるGa源及び窒素源のうち、RFプラズマ化
されたN2 ガスには、N2 分子32A,N原子32B及
びNイオン32Cが存在する。一方、基板31の主面に
到達したGa原子33は主面上を拡散している間に、反
応種であるラジカルなN原子32B及びNイオン32C
と遭遇してGaN34となって結晶化する。ここで、G
a原子33の拡散長が大きく且つNイオン32Cの反応
性が相対的に低いため、新たな結晶核が生成されにく
い。その結果、新たな結晶核が生成されるよりも、生成
されたGaN34が、既に生成された結晶核に到達して
付着しながら成長するほうが支配的となる。従って、基
板31の主面上には生成される結晶核の数が少ないた
め、アイランド35を形成するような3次元成長とな
り、カラム状のドメインが形成されるので、結晶性が向
上しないと考えられる。
FIG. 6 shows N 2 converted into RF plasma in a nitrogen source.
4 schematically illustrates a GaN crystal growth mechanism in an MBE method using a gas. As shown in FIG. 6, among the Ga source and the nitrogen source supplied on the substrate 31, the N 2 gas converted into RF plasma contains N 2 molecules 32A, N atoms 32B and N ions 32C. On the other hand, while the Ga atoms 33 that have reached the main surface of the substrate 31 are diffusing on the main surface, radical N atoms 32B and N ions 32C which are reactive species
And crystallized into GaN34. Where G
Since the diffusion length of the a atom 33 is large and the reactivity of the N ion 32C is relatively low, a new crystal nucleus is not easily generated. As a result, it is more dominant that the generated GaN 34 grows while reaching and attaching to the already generated crystal nucleus, rather than generating a new crystal nucleus. Therefore, since the number of crystal nuclei generated on the main surface of the substrate 31 is small, three-dimensional growth is performed so as to form the islands 35, and columnar domains are formed. Can be

【0084】ただし、基板31が平面性が高いGaNよ
りなるなら、生成されたGaN34が既存の結晶核に付
着して成長が進むような場合であっても、既に基板自体
が結晶核と同一材料よりなるため、新たなアイランドの
形成に伴う3次的な成長が生じにくいと思われる。
However, if the substrate 31 is made of GaN having high planarity, even if the generated GaN 34 adheres to the existing crystal nucleus and the growth proceeds, the substrate itself is already made of the same material as the crystal nucleus. Therefore, tertiary growth due to the formation of a new island is unlikely to occur.

【0085】しかしながら、本願のように、基板と所望
の半導体とが異種の材料よりなる場合には、基板の主面
で生じる3次元成長がその後の結晶成長にも影響し、結
晶性の劣化を招くと考えられる。これは、基板に面方位
が(111)面のSiを用いた場合でも、ファンデルワ
ールス結晶体を用いた場合でも同様である。
However, when the substrate and the desired semiconductor are made of different materials as in the present application, the three-dimensional growth that occurs on the main surface of the substrate also affects the subsequent crystal growth, and deteriorates the crystallinity. It is thought to invite. This is the same regardless of whether Si is used for the substrate with the (111) plane orientation or when a van der Waals crystal is used.

【0086】一方、窒素源にアンモニア(NH3 )ガス
を使用するMBE法を用いてIII −N半導体を成長させ
ることもできる。この場合は、RFプラズマ化されたN
2 ガスを用いる場合よりもIII −N半導体の結晶性が向
上する。これは、NH3 ガスを窒素源とするMBE法を
用いると、MOVPE法を用いた結晶成長に近い2次元
的な結晶成長が進行するためと考えられる。すなわち、
供給されたNH3 ガスはGa原子の触媒作用により分解
され、分解されたNイオンは直ちにそのGa原子と反応
するため、既に生成された結晶核に付着して成長するよ
りも、新たな結晶核を形成する方が支配的となる。この
ため、基板の主面の全面にわたって均一な2次元的成長
が進行することとなり、その結果、高い結晶性を示すと
思われる。
On the other hand, a III-N semiconductor can be grown by MBE using ammonia (NH 3 ) gas as a nitrogen source. In this case, the RF plasma N
The crystallinity of the III-N semiconductor is improved as compared with the case where two gases are used. This is presumably because the MBE method using NH 3 gas as a nitrogen source promotes two-dimensional crystal growth similar to the crystal growth using the MOVPE method. That is,
The supplied NH 3 gas is decomposed by the catalytic action of Ga atoms, and the decomposed N ions immediately react with the Ga atoms. Therefore, new crystal nuclei are used instead of attaching to and growing on already generated crystal nuclei. Is more dominant. Therefore, uniform two-dimensional growth proceeds over the entire main surface of the substrate, and as a result, high crystallinity is expected.

【0087】ただし、窒素源にNH3 ガスを用いる場合
には、以下のように第3の問題点となる複数の障害があ
る。第1に、NH3 ガスの分解にGaの触媒作用を必要
とするため、AlNやInGaNよりなる3元混晶又は
AlInGaN等の4元混晶を製造しにくい。第2に、
NH3 ガスが分解して生じるHイオンが反応容器内に滞
留し、このHイオンが結晶中に不純物として取り込まれ
てしまい、p型キャリアの活性化率を落とす。第3に、
NH3 ガスを大量に使用すると、反応容器を腐食するお
それがあり、該反応容器の寿命を縮めることにもなる。
However, when NH 3 gas is used as the nitrogen source, there are a plurality of obstacles as a third problem as described below. First, since the decomposition of the NH 3 gas requires the catalytic action of Ga, it is difficult to produce a ternary mixed crystal of AlN or InGaN or a quaternary mixed crystal of AlInGaN or the like. Second,
H ions generated by the decomposition of the NH 3 gas stay in the reaction vessel, and the H ions are taken in as impurities in the crystal, lowering the activation rate of the p-type carrier. Third,
If a large amount of NH 3 gas is used, the reaction vessel may be corroded, and the life of the reaction vessel may be shortened.

【0088】以下、前述の第1〜第3の問題点に鑑みて
なされた第3の実施形態に係る半導体の製造装置につい
て図面を参照しながら説明する。
Hereinafter, a semiconductor manufacturing apparatus according to a third embodiment, which has been made in view of the above-described first to third problems, will be described with reference to the drawings.

【0089】図7は本発明の第3の実施形態に係る半導
体の製造装置の断面構成を示す正面図である。図7に示
すように、本製造装置は、第1の反応容器41と第2の
反応容器42とが気密な接続管43により互いに接続さ
れることにより構成されている。
FIG. 7 is a front view showing a sectional configuration of a semiconductor manufacturing apparatus according to the third embodiment of the present invention. As shown in FIG. 7, the present manufacturing apparatus is configured by connecting a first reaction vessel 41 and a second reaction vessel 42 to each other by an airtight connection pipe 43.

【0090】第1の反応容器41には、保持面が容器の
中央部に向けられた第1の基板ホルダ44Aと、各照射
口が第1の基板ホルダ44Aの保持面と対向する、例え
ば、第1のクヌードセンセル(Knudsen cel
l)45A及び第2のクヌードセンセル45Bがそれぞ
れ設けられている。
In the first reaction vessel 41, a first substrate holder 44A whose holding surface faces the center of the container, and each irradiation port faces the holding surface of the first substrate holder 44A, for example, The first Knudsen cel
1) A 45A and a second Knudsen cell 45B are provided.

【0091】第2の反応容器42には、保持面が容器の
中央部に向けられた第2の基板ホルダ44Bと、各照射
口が第2の基板ホルダ44Bの保持面と対向する、例え
ば、III 族元素源供給手段又はドーパント源供給手段と
しての第3のクヌードセンセル45C,第4のクヌード
センセル45D及び第5のクヌードセンセル45Eと、
セルの外周面にRFコイルが設けられた窒素ガス導入手
段としてのRFプラズマセル46と、アンモニアガス導
入手段としての電磁弁47とがそれぞれ設けられてい
る。RFプラズマセル46には、一の窒素源であるN2
ガスが第1の手動弁48Aを介して供給され、該第1の
手動弁48Aは外部の窒素ボンベ又は窒素ガス供給ライ
ンと気密性が高い供給管を通して接続されている。ま
た、他の窒素源であるNH3 ガスを第2の反応容器42
に供給する電磁弁47と第2の手動弁48Bとは供給管
で互いに接続され、該第2の手動弁48Bは外部のアン
モニアガスボンベ又はアンモニアガス供給ラインと気密
性が高い供給管を通して接続されている。
In the second reaction container 42, a second substrate holder 44B whose holding surface is directed toward the center of the container, and each irradiation port faces the holding surface of the second substrate holder 44B, for example, A third Knudsen cell 45C, a fourth Knudsen cell 45D, and a fifth Knudsen cell 45E as Group III element source supply means or dopant source supply means;
An RF plasma cell 46 as a nitrogen gas introducing means provided with an RF coil on the outer peripheral surface of the cell, and a solenoid valve 47 as an ammonia gas introducing means are provided respectively. In the RF plasma cell 46, one nitrogen source, N 2
The gas is supplied through a first manual valve 48A, which is connected to an external nitrogen cylinder or nitrogen gas supply line through a highly airtight supply pipe. Also, NH 3 gas as another nitrogen source is supplied to the second reaction vessel 42.
And a second manual valve 48B are connected to each other by a supply pipe, and the second manual valve 48B is connected to an external ammonia gas cylinder or an ammonia gas supply line through a highly airtight supply pipe. I have.

【0092】電磁弁47は、極めて精密な弁を有してお
り、弁の開放時間を0.1秒以下とすることができる。
また、弁が閉じているときのリークレートは1×10-5
cc/sec以下である。さらに、弁の耐圧は85気圧
以上あり、その結果、極めて低い背圧を達成できると共
に、極めて短時間に第2の反応容器42の空間部に高密
度なガスをパルス状に供給することができる。
The solenoid valve 47 has an extremely precise valve, and the opening time of the valve can be set to 0.1 second or less.
The leak rate when the valve is closed is 1 × 10 -5
cc / sec or less. Further, the pressure resistance of the valve is 85 atm or more. As a result, an extremely low back pressure can be achieved, and a high-density gas can be supplied in a pulsed manner to the space of the second reaction vessel 42 in an extremely short time. .

【0093】第1の反応容器41と接続管43との接合
部には該第1の反応容器41と該接続管43とを仕切る
第1のゲート49Aが設けられ、同様に、第2の反応容
器42と接続管43との接合部には該第2の反応容器4
2と該接続管43とを仕切る第2のゲート49Bが設け
られている。
At the junction between the first reaction vessel 41 and the connection pipe 43, a first gate 49A for separating the first reaction vessel 41 and the connection pipe 43 is provided. The second reaction vessel 4 is connected to the joint between the vessel 42 and the connection pipe 43.
A second gate 49B for partitioning the connection pipe 2 from the connection pipe 43 is provided.

【0094】通常、ファンデルワールス結晶体の成長温
度は500℃前後であるため、一たん、バッファ層の表
面が大気に暴露して該表面に酸素又は炭素等の汚染物質
が吸着された場合に、バッファ層が形成された基板自体
を高温に加熱して該バッファ層表面を清浄化するという
熱処理を行なえない。
Normally, the growth temperature of van der Waals crystals is around 500 ° C., so that once the surface of the buffer layer is exposed to the air and contaminants such as oxygen or carbon are adsorbed on the surface. In addition, the heat treatment of heating the substrate on which the buffer layer is formed to a high temperature to clean the surface of the buffer layer cannot be performed.

【0095】しかしながら、第1の反応容器41でファ
ンデルワールス結晶体よりなるバッファ層を形成し、続
いて、第2の反応容器42でバッファ層が形成された基
板上に所望のIII −N半導体結晶を形成すれば、該III
−N半導体結晶がバッファ層を構成するVI族元素に汚染
されない上に、基板を第1の反応容器から第2の反応容
器に搬送する際に、搬送される基板が大気に暴露されな
いため、高品質な結晶体が得られにくいIII −N半導体
結晶の品質を確実に向上させることができる。
However, a buffer layer made of van der Waals crystals is formed in the first reaction vessel 41, and then a desired III-N semiconductor is formed on the substrate on which the buffer layer is formed in the second reaction vessel 42. If crystals are formed, the III
The -N semiconductor crystal is not contaminated by the Group VI element constituting the buffer layer, and the transferred substrate is not exposed to the atmosphere when the substrate is transferred from the first reaction container to the second reaction container. The quality of a III-N semiconductor crystal in which a high-quality crystal is difficult to obtain can be reliably improved.

【0096】以下、前記のように構成された半導体の製
造装置を用いたIII −N半導体結晶の製造方法について
図面を参照しながら説明する。
Hereinafter, a method for manufacturing a III-N semiconductor crystal using the semiconductor manufacturing apparatus configured as described above will be described with reference to the drawings.

【0097】本実施形態に係る製造方法は、図7に示
す、第1の反応容器41においてファンデルワールス結
晶体よりなるバッファ層を成長させるバッファ層成長工
程と、第2の反応容器42において該バッファ層上に所
望の半導体層を成長させる半導体層成長工程とを有して
いる。
The manufacturing method according to the present embodiment includes a buffer layer growing step of growing a buffer layer made of van der Waals crystals in the first reaction vessel 41 shown in FIG. A semiconductor layer growing step of growing a desired semiconductor layer on the buffer layer.

【0098】まず、第1のクヌードセンセル45Aに
は、例えば、Ga又はInよりなるIII 族元素源を収納
しておく。また、Moのような高融点金属を電子線加熱
装置により加熱し蒸発させてもよい。第2のクヌードセ
ンセル45Bには、Se,S,GaS,GaSe又はM
oS2 のVI族元素源を収納しておく。ここで、Se及び
Sを用いる場合には、クヌードセンセルの他にクラッキ
ング機構を有するセルを使用してもよい。また、クヌー
ドセンセルを新たに増設して、III 族元素源又はVI族元
素源を複数個組み合わせてもよい。ここでは、第1のク
ヌードセンセル45AにGa源を収納し、第2のクヌー
ドセンセル45BにSeを収納する。
First, a group III element source made of, for example, Ga or In is stored in the first Knudsen cell 45A. Further, a high melting point metal such as Mo may be heated and evaporated by an electron beam heating device. The second Knudsen cell 45B includes Se, S, GaS, GaSe or M
The source of the group VI element of oS 2 is stored. Here, when Se and S are used, a cell having a cracking mechanism may be used in addition to the Knudsen cell. Further, Knudsen cells may be newly added and a plurality of Group III element sources or Group VI element sources may be combined. Here, a Ga source is stored in the first Knudsen sensor 45A, and Se is stored in the second Knudsen sensor 45B.

【0099】一方、第2の反応容器42における第1〜
第3のクヌードセンセル45C,45D,45Eにそれ
ぞれ所望のIII 族元素源又はドーパント源を収納してお
く。III 族元素源に、例えば、Ga,Al又はInを用
い、Bのような高融点金属の場合には電子線加熱装置に
より加熱し蒸発させて用いる。ドーパント源にはn型ド
ーパントとなるSiやp型ドーパントであるMgを用い
る。さらに、これらのIII 族元素及びドーパントを組み
合わせてもよい。
On the other hand, the first to fourth reaction vessels 42
A desired group III element source or dopant source is stored in the third Knudsen cells 45C, 45D, and 45E, respectively. For example, Ga, Al or In is used as the group III element source, and in the case of a high melting point metal such as B, it is heated and evaporated by an electron beam heating device before use. As the dopant source, Si as an n-type dopant and Mg as a p-type dopant are used. Further, these group III elements and dopants may be combined.

【0100】次に、第1の反応容器41に、所定の前処
理を終えた半導体成長用の基板を搬入し、搬入された基
板を第1の基板ホルダ44Aに保持する。基板は、前述
したように、SiやGaAsのような立方晶系の結晶体
を用いる場合にはその主面の面方位を(111)面と
し、ZnOやAl23 ような六方晶系の結晶体を用い
る場合にはその主面をC面とする。ここでは、Siを用
いることとする。
Next, a substrate for semiconductor growth which has been subjected to a predetermined pretreatment is loaded into the first reaction vessel 41, and the loaded substrate is held in a first substrate holder 44A. As described above, when a cubic crystal such as Si or GaAs is used for the substrate, the main surface has a (111) plane orientation, and a hexagonal crystal such as ZnO or Al 2 O 3 is used. When a crystal is used, its main surface is a C-plane. Here, Si is used.

【0101】次に、第1の反応容器41内を10-8To
rr以下の超高真空として、図3(b)に示すようにバ
ッファ層を成長させる。
Next, the inside of the first reaction vessel 41 is filled with 10 -8 To
As shown in FIG. 3B, a buffer layer is grown under an ultra-high vacuum of rr or less.

【0102】次に、バッファ層が形成された基板を第1
の反応容器41から第2の反応容器42に搬入する。製
造中においてはこのときに限り、第1のゲート49A及
び第2のゲート49Bを開放するようにすれば、第2の
反応容器42における第1の反応容器41内のVI族元素
の汚染を確実に防止できる。
Next, the substrate on which the buffer layer is formed is
From the first reaction vessel 41 to the second reaction vessel 42. During this manufacturing, only at this time, if the first gate 49A and the second gate 49B are opened, the contamination of the group VI element in the first reaction vessel 41 in the second reaction vessel 42 is ensured. Can be prevented.

【0103】図8は本実施形態に係る半導体の製造装置
に窒素源としてNH3 を用いる場合のGaN結晶層の結
晶成長機構を模式的に表わしている。図8に示すよう
に、基板51上に第2の反応容器42の電磁弁47の先
端部からパルス状に供給されたNH3 分子52が基板の
主面上に到達し、既に拡散され結晶層53を形成してい
るGa原子54との相互作用によってラジカルなN原子
55とH原子56とに分解される。H原子56は第2の
反応容器42内に拡散し、N原子55は分解された位置
でそのままGa原子54と結合し結晶化する。
FIG. 8 schematically shows a crystal growth mechanism of a GaN crystal layer when NH 3 is used as a nitrogen source in the semiconductor manufacturing apparatus according to the present embodiment. As shown in FIG. 8, the NH 3 molecules 52 supplied in a pulse form from the tip of the solenoid valve 47 of the second reaction vessel 42 onto the substrate 51 reach the main surface of the substrate, and are already diffused and crystallized. Interaction with Ga atoms 54 forming 53 decomposes into radical N atoms 55 and H atoms 56. The H atoms 56 diffuse into the second reaction vessel 42, and the N atoms 55 are directly bonded to the Ga atoms 54 at the decomposed position and crystallized.

【0104】このように、NH3 分子52の分解とGa
Nの結晶化が、Gaによる触媒反応とそれに続く一連の
反応過程で進行するため、基板51と所望の結晶層53
との材料が異なる場合でも、図6に示したようなアイラ
ンド35を形成することなく平坦な結晶層53を得るこ
とができる。
Thus, the decomposition of the NH 3 molecule 52 and the Ga
Since the crystallization of N proceeds in a catalytic reaction by Ga and a series of subsequent reaction processes, the substrate 51 and the desired crystal layer 53
Even if the materials are different from each other, a flat crystal layer 53 can be obtained without forming the island 35 as shown in FIG.

【0105】図9は本実施形態に係る半導体の製造装置
における各クヌードセンセル及び弁の開閉シーケンスで
あって、(a)は窒素源のセル又は弁の開閉状態を表わ
し、(b)はIII 族元素のセルの開閉状態を表わしてい
る。ここで、III −N半導体結晶は、ファンデルワール
ス結晶体よりなるバッファ層の上に成長させることを前
提としているが、前述したように、窒素源にNH3 を用
いるため、成長する結晶層が平坦性に優れるので、図8
に示すように基板51上に直接成長させてもよい。
FIG. 9 shows the opening / closing sequence of each Knudsen cell and valve in the semiconductor manufacturing apparatus according to the present embodiment. FIG. 9A shows the opening / closing state of the cell or valve of the nitrogen source, and FIG. Indicates the open / closed state of the group III element cell. Here, it is assumed that the III-N semiconductor crystal is grown on a buffer layer made of a Van der Waals crystal. However, as described above, since the NH 3 is used as a nitrogen source, the growing crystal layer is As shown in FIG.
May be directly grown on the substrate 51 as shown in FIG.

【0106】まず、図9(b)に示すように、第1の工
程t1 において、第3のクヌードセンセル45Cからの
Gaを基板上に供給する。次に、図9(a)に示すよう
に、所定時間t0 経過後の第2の工程t2 において、N
3 ガス供給用の電磁弁47を0.1秒間程度開放する
ことにより、高密度のNH3 ガスを基板上に供給する。
ここで、電磁弁47の開放時間は、基板温度又はポンプ
の排気速度に応じて調節すればよく、0.5秒間であっ
てもよく、逆に0.01秒以下であってもよい。また、
第2の工程t2 におけるGaとNH3 ガスとの供給回数
は、結晶の平坦性と成長速度とに応じて適当な回数を選
べばよい。例えば、結晶性をあまり重視しない場合には
数回の繰り返しでよく、高品質な結晶性を要する場合に
は数千回以上繰り返せばよい。また、所定時間t0 は1
-1秒から10秒程度が望ましく、ここでは1秒程度と
する。
First, as shown in FIG. 9B, in a first step t1, Ga from the third Knudsen cell 45C is supplied onto the substrate. Next, as shown in FIG. 9A, in a second step t2 after a lapse of a predetermined time t0, N
By opening the electromagnetic valve 47 for supplying H 3 gas for about 0.1 second, a high-density NH 3 gas is supplied onto the substrate.
Here, the opening time of the solenoid valve 47 may be adjusted according to the substrate temperature or the pumping speed of the pump, and may be 0.5 seconds or 0.01 seconds or less. Also,
The number of times of supplying Ga and NH 3 gas in the second step t2 may be appropriately selected depending on the flatness of the crystal and the growth rate. For example, when the crystallinity is not so important, it may be repeated several times, and when high quality crystallinity is required, it may be repeated several thousand times or more. The predetermined time t0 is 1
It is desirable to be about 0 -1 second to about 10 seconds, and here, about 1 second.

【0107】次に、第3の工程t3 において、窒素源を
第2の反応容器42のRFプラズマセル46からのN2
ガスに切り換える。これによって、成長レートを上げる
と共に、Al,In又はBを含む3元混晶や4元混晶の
成長を容易にする。すなわち、III 族元素として、Ga
のみならず、例えば、第4のクヌードセンセル45Dか
らのAlや、第5のクヌードセンセル45EからのIn
等を単独で又は複数同時に基板上に供給する。ここで、
RFプラズマ化された窒素供給の合間に適当な間隔でパ
ルス状のNH3 ガスを供給すれば、結晶性の向上と混晶
の成長とが容易になる。さらに、RFプラズマ化された
窒素とNH3 ガスとを同時に供給してもよい。
Next, in a third step t 3, a nitrogen source is supplied from the RF plasma cell 46 of the second reaction vessel 42 to N 2.
Switch to gas. This increases the growth rate and facilitates the growth of a ternary or quaternary mixed crystal containing Al, In or B. That is, Ga as a group III element
Not only that, for example, Al from the fourth Knudsen sensor 45D or In from the fifth Knudsen sensor 45E
And the like are supplied singly or simultaneously on the substrate. here,
If a pulse-like NH 3 gas is supplied at an appropriate interval between the supply of the RF plasma-formed nitrogen, the improvement of the crystallinity and the growth of the mixed crystal become easy. Further, the RF plasma-converted nitrogen and the NH 3 gas may be simultaneously supplied.

【0108】また、成長する半導体層の結晶性を確保し
た後に、成長レートの上昇及び混晶組成の増大を必要と
する場合には、第4の工程t4 に示すように、窒素源及
びIII 族元素源の必要なセルのシャッターを連続的に開
放してもよい。
When it is necessary to increase the growth rate and increase the mixed crystal composition after securing the crystallinity of the semiconductor layer to be grown, as shown in the fourth step t4, a nitrogen source and a group III element are used. The shutter of the cell requiring the element source may be continuously opened.

【0109】本実施形態に係る半導体の製造方法による
と、第2の工程t2 に示すように、基板上に極めて短時
間のパルス状にNH3 ガスを供給するため、第2の反応
容器42の真空度を低下させることなく、反応に必要な
量のNH3 を確実に基板上に供給できる。また、Gaを
供給した後、所定期間t0 の間隔を設けているため、基
板の主面にGa原子が十分に拡散し均一に分散する。そ
の結果、均一に分散したGa原子がNH3 分子と一斉に
反応して結晶化するので、GaN結晶の平坦性及び面内
の均一性が格段に向上する。
According to the semiconductor manufacturing method according to the present embodiment, as shown in the second step t2, the NH 3 gas is supplied onto the substrate in a very short time in a pulsed manner. The amount of NH 3 required for the reaction can be reliably supplied onto the substrate without lowering the degree of vacuum. In addition, since a predetermined interval t0 is provided after supplying Ga, Ga atoms are sufficiently diffused and uniformly dispersed on the main surface of the substrate. As a result, the uniformly dispersed Ga atoms react simultaneously with the NH 3 molecules and crystallize, so that the flatness and in-plane uniformity of the GaN crystal are significantly improved.

【0110】さらに、反応に寄与するNH3 の反応に寄
与しないNH3 に対する比率が大きくなるため、余分な
量のNH3 ガスを供給する必要がなくなる。このため、
余分なアンモニアや分解生成物の水素が第2の反応容器
42内に滞留して生じる、いわゆるメモリー効果が起き
にくくなるので、この余分なアンモニア又は水素がドー
ピングを阻害する原因となったり、NH3 ガスの供給後
に窒素源としてRFプラズマ化窒素ガスを続けて供給す
るような場合に、結晶成長に悪影響を与えたりすること
がない。
[0110] Further, since the ratio of NH 3 which does not contribute to the reaction of contributing NH 3 in the reaction is increased, it is not necessary to supply an extra amount of NH 3 gas. For this reason,
The so-called memory effect, which is caused by excess ammonia and decomposition product hydrogen staying in the second reaction vessel 42, is less likely to occur, so that the excess ammonia or hydrogen causes inhibition of doping or NH 3 In the case where the RF plasma nitrogen gas is continuously supplied as a nitrogen source after the gas is supplied, there is no adverse effect on crystal growth.

【0111】(第4の実施形態)以下、本発明の第4の
実施形態について図面を参照しながら説明する。
(Fourth Embodiment) Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

【0112】図10は本発明の第4の実施形態に係る短
波長半導体レーザ素子の断面構成を示している。図10
に示すように、主面の面方位が(111)面のn型Si
よりなる基板61の上には、基板61側から順に、ファ
ンデルワールス結晶体であって単位層が数十層程度のG
aSeよりなるバッファ層62、n型GaNよりなる第
1のn型クラッド層63、n型AlGaNよりなる第2
のn型クラッド層64、n型GaNよりなる光閉じ込め
層65、InGaNよりなる多重量子井戸活性層66、
p型AlGaNよりなるp型クラッド層67及びp型G
aNよりなるコンタクト層68を有するエピタキシャル
層が形成されている。
FIG. 10 shows a sectional configuration of a short wavelength semiconductor laser device according to the fourth embodiment of the present invention. FIG.
As shown in the figure, n-type Si of which main surface has a (111) plane orientation
On a substrate 61 made of a van der Waals crystal having a unit layer of about several tens of layers in order from the substrate 61 side.
buffer layer 62 made of aSe, first n-type cladding layer 63 made of n-type GaN, second layer made of n-type AlGaN
, An optical confinement layer 65 made of n-type GaN, a multiple quantum well active layer 66 made of InGaN,
P-type clad layer 67 made of p-type AlGaN and p-type G
An epitaxial layer having a contact layer 68 of aN is formed.

【0113】コンタクト層68における両端部には、例
えば、酸化又はプロトン等が注入されてなる高抵抗な埋
め込み電流狭窄層69が形成されている。コンタクト層
69の上面にはp型電極70が形成され、基板61の主
面と反対側の面にはn型電極71が形成されている。
At both ends of the contact layer 68, for example, a high-resistance buried current confinement layer 69 formed by oxidation or proton implantation is formed. A p-type electrode 70 is formed on the upper surface of the contact layer 69, and an n-type electrode 71 is formed on a surface opposite to the main surface of the substrate 61.

【0114】本実施形態に係るエピタキシャル層は、本
発明に係るGaN系半導体の製造方法及び製造装置を用
いて実現されている。従って、前述したように、安価で
且つ高品質なSiよりなる基板61を用いて、該基板6
1上に結合の自由度が大きいファンデルワールス結晶体
よりなるバッファ層62を設けているため、GaN系エ
ピタキシャル層の各層の結晶の品質が優れており、所望
の動作特性を有する短波長(青色)半導体レーザ素子を
低コストで且つ確実に実現できる。また、素子の欠陥や
歪みによる劣化が抑えられ、素子の寿命を大幅に伸ばす
ことができる。その上、欠陥の減少により、素子の発光
効率が上がると共に動作電圧値や動作電流値が下がり、
従って高効率且つ低消費電力の素子を得ることができ
る。
The epitaxial layer according to the present embodiment is realized by using the method and the apparatus for manufacturing a GaN-based semiconductor according to the present invention. Therefore, as described above, by using the inexpensive and high-quality substrate 61 made of Si,
Since the buffer layer 62 made of a Van der Waals crystal having a large degree of freedom of coupling is provided on the substrate 1, the crystal quality of each layer of the GaN-based epitaxial layer is excellent, and the short wavelength (blue ) A semiconductor laser device can be realized reliably at low cost. Further, deterioration due to defects and distortion of the element is suppressed, and the life of the element can be significantly extended. In addition, due to the reduction in defects, the luminous efficiency of the device increases, and the operating voltage value and operating current value decrease.
Therefore, an element with high efficiency and low power consumption can be obtained.

【0115】また、基板61が導電性を有するため、基
板61の素子形成面と反対側の面にn型電極71を設け
られるので、絶縁性基板を用いる場合に比べて製造プロ
セスを簡略化できる。
Further, since the substrate 61 has conductivity, the n-type electrode 71 can be provided on the surface of the substrate 61 opposite to the element forming surface, so that the manufacturing process can be simplified as compared with the case where an insulating substrate is used. .

【0116】なお、基板61にn型Siを用いたが、こ
れに限らず、n型GaAs、n型InP基板又はn型G
aPを用いてもよい。また、基板61に六方晶系のn型
ZnO又はn型ZnSを用いてもよく、この場合には基
板61の主面をC面とする。
Although n-type Si is used for the substrate 61, the present invention is not limited to this, and n-type GaAs, n-type InP substrate or n-type G
aP may be used. Alternatively, hexagonal n-type ZnO or n-type ZnS may be used for the substrate 61, and in this case, the main surface of the substrate 61 is a C-plane.

【0117】また、バッファ層62にGaSeを用いた
が、GaS、InSe又はMoS2等の層状のファンデ
ルワールス結晶体であってもよい。また、バッファ層6
2は、数層から数十層の単位層よりなる多層構造を有し
ているため、結晶体としてはその膜厚が十分に小さい。
従って、バッファ層62に対して垂直方向に電流を流し
ても、該バッファ層62の抵抗値が素子の電気的特性に
重大な影響を与えないので、該バッファ層62はn型又
はp型にドーピングされていてもよく、また、ドーピン
グされていなくてもよい。
Although GaSe is used for the buffer layer 62, a layered van der Waals crystal such as GaS, InSe, or MoS 2 may be used. The buffer layer 6
2 has a multilayer structure composed of several to several tens of unit layers, and therefore has a sufficiently small thickness as a crystalline body.
Therefore, even when a current flows in the buffer layer 62 in the vertical direction, the resistance value of the buffer layer 62 does not significantly affect the electrical characteristics of the device, so that the buffer layer 62 becomes n-type or p-type. It may be doped or undoped.

【0118】(第5の実施形態)以下、本発明の第5の
実施形態について図面を参照しながら説明する。
(Fifth Embodiment) Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.

【0119】図11は本発明の第5の実施形態に係る高
耐圧電子素子のMESFETの断面構成を示している。
図11に示すように、主面の面方位が(111)面のS
iよりなる基板81の上には、基板81側から順に、フ
ァンデルワールス結晶体のGaSeよりなるバッファ層
82、GaNよりなる半導体層83、AlNよりなる第
1のバリア層84、n型GaNよりなるチャネル層8
5、AlGaNよりなる第2のバリア層86を有するエ
ピタキシャル層が形成されている。ここで、第1のバリ
ア層84及び第2のバリア層86はチャネル層にキャリ
アである電子を閉じ込める機能を有している。
FIG. 11 shows a cross-sectional structure of a MESFET of a high withstand voltage electronic device according to a fifth embodiment of the present invention.
As shown in FIG. 11, the plane orientation of the main surface is S
On the substrate 81 made of i, in order from the substrate 81 side, a buffer layer 82 made of GaSe of van der Waals crystal, a semiconductor layer 83 made of GaN, a first barrier layer 84 made of AlN, and an n-type GaN Channel layer 8
5. An epitaxial layer having a second barrier layer 86 made of AlGaN is formed. Here, the first barrier layer 84 and the second barrier layer 86 have a function of confining electrons serving as carriers in the channel layer.

【0120】第2のバリア層86の上面には該第2のバ
リア層86とショットキー接触する金属よりなるゲート
電極87が選択的に形成されており、チャネル層85の
上面におけるゲート電極87のゲート長方向の領域に
は、該ゲート電極87のゲート長方向の両側部と互いに
間隔をおいたソース電極88及びドレイン電極89がそ
れぞれチャネル層85の上面とオーミック接触するよう
に形成されている。ここで、基板81にn型又はp型に
ドーピングされた基板を用いて、四端子のトランジスタ
としてもよい。また、基板81には、Siに限らず、I
nPやGaPを用いてもよく、ZnS,ZnO又はSi
C等を用いてもよい。
On the upper surface of the second barrier layer 86, a gate electrode 87 made of metal which is in Schottky contact with the second barrier layer 86 is selectively formed. In the region in the gate length direction, a source electrode 88 and a drain electrode 89 spaced apart from both sides of the gate electrode 87 in the gate length direction are formed so as to make ohmic contact with the upper surface of the channel layer 85, respectively. Here, a four-terminal transistor may be formed by using an n-type or p-type doped substrate for the substrate 81. The substrate 81 is not limited to Si,
nP or GaP may be used, and ZnS, ZnO or Si
C or the like may be used.

【0121】本実施形態に係るエピタキシャル層は、本
発明に係るGaN系半導体の製造方法及び製造装置を用
いて実現されている。すなわち、安価で且つ高品質なS
iよりなる基板81を用いて、該基板81上に結合の自
由度が大きいファンデルワールス結晶体よりなるバッフ
ァ層82を設けているため、GaN系エピタキシャル層
の結晶の品質が優れており、所望の動作特性を有するM
ESFETを低コストで且つ確実に実現できる。
The epitaxial layer according to the present embodiment is realized by using the method and the apparatus for manufacturing a GaN-based semiconductor according to the present invention. That is, inexpensive and high quality S
Since the buffer layer 82 made of a van der Waals crystal having a high degree of freedom of coupling is provided on the substrate 81 using the substrate 81 made of i, the quality of the crystal of the GaN-based epitaxial layer is excellent. M having the operating characteristics of
An ESFET can be realized reliably at low cost.

【0122】また、欠陥によって抑制されていた所定の
耐圧や電子移動度が実現され、高耐圧性と高周波特性と
を備えると共に放熱のための付加機構を必要とせず、従
来にない使用環境に耐えられるトランジスタを実現でき
る。
Further, a predetermined withstand voltage and electron mobility suppressed by the defect are realized, the device has high withstand voltage and high frequency characteristics, does not require an additional mechanism for heat dissipation, and can withstand an unusual use environment. Transistor that can be realized.

【0123】(第6の実施形態)以下、本発明の第6の
実施形態について図面を参照しながら説明する。
(Sixth Embodiment) Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings.

【0124】図12(a)〜(d)は本発明の第6の実
施形態に係る光電子集積回路(OEIC)装置の製造方
法の工程順の平面構成を模式的に表わしている。
FIGS. 12A to 12D schematically show plan configurations in the order of steps of a method for manufacturing an optoelectronic integrated circuit (OEIC) device according to the sixth embodiment of the present invention.

【0125】まず、図12(a)に示すように、主面の
面方位が(111)面のSiよりなる基板91Aの上
に、GaN系半導体よりなる、第1のエピタキシャル層
92A及び第2のエピタキシャル層93Aをそれぞれ成
長させる。第1のエピタキシャル層92A及び第2のエ
ピタキシャル層93Aは、製造する素子が互いに異なる
ため、それぞれ所定のエピタキシャル層となるように形
成されている。例えば、第1のエピタキシャル層92A
はその断面が図10に示すような構成であり、第2のエ
ピタキシャル層93Aはその断面が図11に示すような
構成であるとする。
First, as shown in FIG. 12A, a first epitaxial layer 92A made of a GaN-based semiconductor and a second epitaxial layer 92A made of a GaN-based semiconductor are placed on a substrate 91A made of Si whose main surface has a (111) plane orientation. Are grown respectively. The first epitaxial layer 92A and the second epitaxial layer 93A are formed so as to be predetermined epitaxial layers, respectively, since elements to be manufactured are different from each other. For example, the first epitaxial layer 92A
Has a cross section as shown in FIG. 10, and the second epitaxial layer 93A has a cross section as shown in FIG.

【0126】次に、図12(b)に示すように、第1の
エピタキシャル層92Aに半導体レーザ素子92Bを形
成すると共に、第2のエピタキシャル層93Aにトラン
ジスタ回路部93Bを形成する。ここで、第1のエピタ
キシャル層92Aにおける半導体レーザ素子92Bを除
く領域、及び第2のエピタキシャル層93Aにおけるト
ランジスタ回路部93B領域を除く領域を除去し、基板
91Aの主面を露出させる。
Next, as shown in FIG. 12B, a semiconductor laser device 92B is formed on the first epitaxial layer 92A, and a transistor circuit portion 93B is formed on the second epitaxial layer 93A. Here, a region excluding the semiconductor laser element 92B in the first epitaxial layer 92A and a region excluding the transistor circuit portion 93B region in the second epitaxial layer 93A are removed to expose the main surface of the substrate 91A.

【0127】次に、図12(c)に示すように、Siよ
りなる基板91Aの主面上にフォトダイオード91Bを
選択的に形成し、その後、図12(d)に示すように、
基板91Aの主面上における、フォトダイオード91B
を含む領域に第1のMOSトランジスタ回路部91Cを
形成すると共に半導体レーザ素子92Bを含む領域に第
2のMOSトランジスタ回路部91Dを形成する。
Next, as shown in FIG. 12C, a photodiode 91B is selectively formed on the main surface of the substrate 91A made of Si, and thereafter, as shown in FIG.
Photodiode 91B on the main surface of substrate 91A
The first MOS transistor circuit portion 91C is formed in a region including the semiconductor laser element 92B, and the second MOS transistor circuit portion 91D is formed in a region including the semiconductor laser element 92B.

【0128】本実施形態に係る第1及び第2のエピタキ
シャル層92A,93Aは、本発明に係るGaN系半導
体の製造方法及び製造装置を用いて実現されている。す
なわち、安価で且つ高品質なSiよりなる基板81を用
いても、GaN系エピタキシャル層の結晶の品質が優れ
るので、それぞれが所望の動作特性を有する短波長半導
体レーザ及び高耐圧MESFETを一の基板91Aに集
積化した、モノリシック光電子集積回路装置を実現でき
る。
The first and second epitaxial layers 92A and 93A according to the present embodiment are realized by using the method and apparatus for manufacturing a GaN-based semiconductor according to the present invention. In other words, even if the substrate 81 made of inexpensive and high-quality Si is used, since the crystal quality of the GaN-based epitaxial layer is excellent, a short-wavelength semiconductor laser and a high-breakdown-voltage MESFET each having desired operating characteristics can be used as one substrate. A monolithic optoelectronic integrated circuit device integrated on the 91A can be realized.

【0129】このように、Si,GaAs又はInPよ
りなる基板上に電子素子又は発光素子を形成すると共
に、該基板上に成長させたGaN系エピタキシャル層に
も高耐圧電子素子又は短波長発光素子を集積化できる。
As described above, an electronic element or a light emitting element is formed on a substrate made of Si, GaAs or InP, and a high breakdown voltage electronic element or a short wavelength light emitting element is also formed on a GaN-based epitaxial layer grown on the substrate. Can be integrated.

【0130】なお、本発明においては、III −N系半導
体結晶を成長する場合を説明したが、III −N系半導体
結晶に限らず、欠陥がない高品質の半導体結晶が成長し
にくい六方晶系の結晶を成長させる場合であっても有効
である。
In the present invention, the case where a III-N based semiconductor crystal is grown has been described. However, the present invention is not limited to a III-N based semiconductor crystal, and a hexagonal system crystal in which a high-quality semiconductor crystal having no defects is difficult to grow. This is effective even when the crystal is grown.

【0131】また、ファンデルワールス結晶体は、該結
晶体内部の層間同士、又は該結晶体と連続して成長した
異種の結晶体から容易に剥離するため、例えば、ファン
デルワールス結晶体上にGaN結晶層を十分の厚さに成
長させた後、該ファンデルワールス結晶体とGaN結晶
層とをその界面又はその界面付近で剥離すれば、GaN
よりなる基板を製造することも可能である。
Further, the van der Waals crystal is easily separated from the layers inside the crystal or from a different kind of crystal grown continuously with the crystal. After the GaN crystal layer is grown to a sufficient thickness, the van der Waals crystal body and the GaN crystal layer are separated at or near the interface, whereby GaN
It is also possible to manufacture a substrate made of.

【0132】[0132]

【発明の効果】本発明の第1の半導体の製造方法による
と、ファンデルワールス結晶体よりなるバッファ層が結
晶構造を有する基板とGa及びNを含む半導体層との間
の結晶の格子定数の差異を緩和するため、格子歪みや格
子不整合による欠陥の導入が防止され、半導体層の結晶
性が向上する。
According to the first method of manufacturing a semiconductor of the present invention, the buffer layer made of van der Waals crystal has a lattice constant of crystal between a substrate having a crystal structure and a semiconductor layer containing Ga and N. In order to reduce the difference, introduction of defects due to lattice distortion or lattice mismatch is prevented, and the crystallinity of the semiconductor layer is improved.

【0133】第1の半導体の製造方法において、基板の
結晶構造が立方晶であると、SiやGaAs等を基板に
用いて、該基板上に成長する半導体層の結晶性を確実に
向上できる。また、SiやGaAsよりなる基板は比較
的安価なため、素子のコストを低減しやすい。さらに、
SiやGaAsの場合は導電性を有するため、素子形成
面と反対側の面に電極を形成できる。例えば、発光素子
の場合には、素子形成面側にp型電極を形成でき、且
つ、素子形成面と反対側の面にn型電極を形成でき、絶
縁性基板の場合よりも製造プロセスを簡略化できる。
In the first semiconductor manufacturing method, when the crystal structure of the substrate is cubic, the crystallinity of the semiconductor layer grown on the substrate can be surely improved by using Si, GaAs, or the like for the substrate. Further, since the substrate made of Si or GaAs is relatively inexpensive, the cost of the device can be easily reduced. further,
Since Si or GaAs has conductivity, an electrode can be formed on the surface opposite to the element formation surface. For example, in the case of a light-emitting element, a p-type electrode can be formed on the element formation surface side, and an n-type electrode can be formed on a surface opposite to the element formation surface, which simplifies the manufacturing process as compared with an insulating substrate. Can be

【0134】第1の半導体の製造方法において、基板の
主面の面方位が(111)面であると、GaAsやSi
等の立方晶系に属する結晶体の(111)面を基板の主
面に用いれば、該(111)面に現われる六方晶系構造
との原子配列の整合性が一層高くなる。
In the first method for manufacturing a semiconductor, if the plane orientation of the main surface of the substrate is the (111) plane, GaAs or Si
If the (111) plane of a crystal belonging to the cubic system is used as the main surface of the substrate, the consistency of the atomic arrangement with the hexagonal structure appearing on the (111) plane is further improved.

【0135】第1の半導体の製造方法において、バッフ
ァ層が、GaSe,GaS,InSe,InS,MoS
2 又はMoS2 よりなると、これらはファンデルワー
ルス結晶体を構成するため、バッファ層を確実に形成で
きる。
In the first method of manufacturing a semiconductor, the buffer layer is made of GaSe, GaS, InSe, InS, MoS.
If they are made of e 2 or MoS 2 , they constitute a Van der Waals crystal, so that the buffer layer can be reliably formed.

【0136】第1の半導体の製造方法が、バッファ層形
成工程と半導体層形成工程との間に、バッファ層の表面
に露出する原子をV族の原子、例えば、窒素原子で置換
する工程をさらに備えていると、バッファ層の最終層と
半導体層が共有結合によって連続的に成長するため、バ
ッファ層と半導体層との界面に転位等の結晶欠陥がさら
に導入されにくくなる。
The first method for manufacturing a semiconductor further comprises a step of, between the buffer layer forming step and the semiconductor layer forming step, replacing the atoms exposed on the surface of the buffer layer with Group V atoms, for example, nitrogen atoms. When the buffer layer is provided, the final layer of the buffer layer and the semiconductor layer are continuously grown by covalent bonding, so that crystal defects such as dislocations are less likely to be introduced at the interface between the buffer layer and the semiconductor layer.

【0137】第1の半導体の製造方法において、バッフ
ァ層形成工程は、原子層制御エピタキシ法又はマイグレ
ーション・エンハンスド・エピタキシ法を用いると、基
板上に一原子層ごとに原料となる原子を供給できるた
め、ファンデルワールス結晶体よりなるバッファ層及び
GaN系半導体層を確実に形成できると共に、バッファ
層の表面に露出する原子をV族の原子と確実に置換でき
る。
In the first method for manufacturing a semiconductor, in the buffer layer forming step, if an atomic layer control epitaxy method or a migration enhanced epitaxy method is used, atoms serving as a raw material can be supplied to the substrate for each atomic layer. In addition, the buffer layer and the GaN-based semiconductor layer made of the Van der Waals crystal can be reliably formed, and the atoms exposed on the surface of the buffer layer can be surely replaced with the group V atoms.

【0138】第1の半導体の製造方法において、バッフ
ァ層形成工程においてバッファ層を形成するためのバッ
ファ層成長用反応容器と半導体層形成工程において半導
体層を形成するための半導体層成長用反応容器とが、互
いに異なる容器であると、半導体層がファンデルワール
ス結晶体を構成する元素に汚染されるおそれがなくなる
ため、GaN系半導体層の伝導型を確実に制御できる。
In the first method of manufacturing a semiconductor, a reaction vessel for growing a buffer layer for forming a buffer layer in a buffer layer forming step and a reaction vessel for forming a semiconductor layer in a semiconductor layer forming step are provided. However, if the containers are different from each other, there is no possibility that the semiconductor layer is contaminated by the elements constituting the van der Waals crystal, so that the conduction type of the GaN-based semiconductor layer can be reliably controlled.

【0139】第1の半導体の製造方法において、半導体
層形成工程が、基板上に結晶層を成長させるための反応
容器にガリウム源を供給する工程と窒素源を供給する工
程とを含み、窒素源を供給する工程が、反応容器にアン
モニアガスを、半導体層の成長に必要な量で且つ反応容
器の真空度を下げないように供給すると、窒素源にアン
モニアガスを用いているため、通常用いられる窒素ガス
に比べてGaN系結晶の品質が向上する。また、窒素源
のアンモニアガスを真空度を下げないように反応容器に
供給するため、該反応容器に高真空が求められるMBE
法を確実に用いることができ、さらに、余分なアンモニ
アガスが発生しないため、反応容器の腐食を防止でき
る。
In the first method for manufacturing a semiconductor, the step of forming a semiconductor layer includes a step of supplying a gallium source and a step of supplying a nitrogen source to a reaction vessel for growing a crystal layer on a substrate; Is supplied to the reaction vessel in an amount necessary for the growth of the semiconductor layer and so as not to lower the degree of vacuum of the reaction vessel. The quality of the GaN-based crystal is improved as compared with nitrogen gas. In addition, in order to supply ammonia gas as a nitrogen source to the reaction vessel so as not to lower the degree of vacuum, a high vacuum is required for the reaction vessel.
The method can be used reliably, and further, since no excess ammonia gas is generated, corrosion of the reaction vessel can be prevented.

【0140】第1の半導体の製造方法において、半導体
層形成工程が バッファ層が形成された基板を反応容器
に収納する基板収納工程と、バッファ層の上にガリウム
を分子線として供給するガリウム供給工程と、バッファ
層の上にアンモニアガスを反応容器に設けられた電磁弁
を介して供給するアンモニアガス供給工程とを含むと、
電磁弁は、手動弁と異なり弁の開閉操作を極めて短時間
で行なえるため、開動作中に反応容器内の真空度が低下
せず、また、閉動作中にも、分子線供給用のセルに用い
られる通常のシャッタと異なり、リークレートを十分に
低く抑えられる。これにより、ガリウムと窒素とを含む
半導体層の結晶の品質を確実に高めることができる。
In the first semiconductor manufacturing method, the semiconductor layer forming step includes a substrate storing step of storing the substrate on which the buffer layer is formed in a reaction vessel, and a gallium supplying step of supplying gallium as a molecular beam on the buffer layer. And an ammonia gas supply step of supplying ammonia gas onto the buffer layer via an electromagnetic valve provided in the reaction vessel,
Unlike the manual valve, the solenoid valve can open and close the valve in a very short time, so the degree of vacuum in the reaction vessel does not decrease during the opening operation, and the cell for supplying the molecular beam also during the closing operation. Unlike the normal shutter used in the above, the leak rate can be kept sufficiently low. Thereby, the quality of the crystal of the semiconductor layer containing gallium and nitrogen can be surely improved.

【0141】第1の半導体の製造方法において、ガリウ
ム供給工程とアンモニアガス供給工程との間に、時間的
な間隔を設けると、各原料が基板上に均一に拡散するた
め、成長する半導体層の結晶性がさらに向上する。
In the first method of manufacturing a semiconductor, if a time interval is provided between the gallium supply step and the ammonia gas supply step, each material is uniformly diffused on the substrate, so that the growth of the growing semiconductor layer The crystallinity is further improved.

【0142】第1の半導体の製造方法において、半導体
層形成工程が、反応容器に窒素源としてプラズマ化され
た窒素ガスを供給する窒素ガス供給工程を含むと、半導
体層の結晶成長レートをより高められると共に、Al,
In又はB等を同時に成長させる3元混晶や4元混晶の
製造が容易となるため、プロセスの自由度が向上するの
で、所望の短波長発光素子や高耐圧電子素子用の半導体
層(エピタキシャル層)を確実に形成できる。
In the first semiconductor manufacturing method, when the semiconductor layer forming step includes a nitrogen gas supply step of supplying a plasma-generated nitrogen gas to the reaction vessel as a nitrogen source, the crystal growth rate of the semiconductor layer is further increased. And Al,
Since a ternary mixed crystal or a quaternary mixed crystal in which In or B is grown at the same time is easily manufactured, the degree of freedom of the process is improved. Epitaxial layer) can be reliably formed.

【0143】本発明の第2の半導体の製造方法による
と、窒素源にアンモニアガスを用いているため、通常用
いられる窒素ガスに比べてGaN系結晶の品質が向上す
る。また、窒素源のアンモニアガスを真空度を下げない
ように反応容器に供給するため、該反応容器に高真空が
求められるMBE法を確実に用いることができる。
According to the second semiconductor manufacturing method of the present invention, since ammonia gas is used as the nitrogen source, the quality of the GaN-based crystal is improved as compared with a commonly used nitrogen gas. Further, since the ammonia gas of the nitrogen source is supplied to the reaction vessel so as not to lower the degree of vacuum, the MBE method that requires a high vacuum in the reaction vessel can be reliably used.

【0144】本発明の半導体の製造装置によると、アン
モニアガス導入手段が有する電磁弁は弁の開閉操作を
0.1秒以内で行なえるので、開動作中に反応容器内の
真空度が低下せず、また、閉動作中にも、リークレート
を確実に1×10-5cc/sec以下に抑えられる。こ
れにより、窒素源として、窒素ガスよりも結晶性が高く
なる反面、扱いにくいアンモニアガスを用いる場合であ
っても、ガリウムと窒素とを含む半導体層の結晶品質を
確実に向上できる。
According to the semiconductor manufacturing apparatus of the present invention, since the solenoid valve of the ammonia gas introducing means can open and close the valve within 0.1 second, the degree of vacuum in the reaction vessel decreases during the opening operation. In addition, even during the closing operation, the leak rate can be reliably suppressed to 1 × 10 −5 cc / sec or less. This makes it possible to reliably improve the crystal quality of the semiconductor layer containing gallium and nitrogen even when using a difficult-to-handle ammonia gas, although the crystallinity is higher than the nitrogen gas as the nitrogen source.

【0145】本発明の半導体の製造装置において、反応
容器がプラズマ化された窒素ガスを導入する窒素ガス導
入手段をさらに備えていると、半導体層の結晶成長レー
トをより高められると共に、Al,In又はB等を同時
に成長させる3元混晶や4元混晶の製造が容易となるた
め、プロセスの自由度が向上するので、所望の短波長発
光素子や高耐圧電子素子用の半導体層を確実に形成でき
る。
In the semiconductor manufacturing apparatus of the present invention, if the reaction vessel is further provided with a nitrogen gas introducing means for introducing a plasma-converted nitrogen gas, the crystal growth rate of the semiconductor layer can be further increased, and the Al, In Alternatively, since the production of a ternary mixed crystal or a quaternary mixed crystal in which B or the like is grown at the same time is facilitated, the degree of freedom of the process is improved. Can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体の製造方
法におけるバッファ層に用いるファンデルワールス結晶
体であるGaSe結晶の結晶構造を示し、(a)は単位
層の模式図であり、(b)はC面を表わす図であり、
(c)〜(e)は互いに異なる結晶系を表わす模式図で
ある。
FIG. 1 shows a crystal structure of a GaSe crystal, which is a Van der Waals crystal used for a buffer layer in a method for manufacturing a semiconductor according to a first embodiment of the present invention, and (a) is a schematic diagram of a unit layer; (B) is a diagram showing a C plane,
(C)-(e) are schematic diagrams showing different crystal systems.

【図2】本発明の第1の実施形態に係る半導体の製造方
法を用いて得られる半導体の結晶構造を表わす模式図で
ある。
FIG. 2 is a schematic view illustrating a crystal structure of a semiconductor obtained by using the method for manufacturing a semiconductor according to the first embodiment of the present invention.

【図3】(a)〜(c)は本発明の第1の実施形態に係
る半導体の製造方法の工程順の各結晶層を表わす模式図
である。
FIGS. 3A to 3C are schematic views showing respective crystal layers in the order of steps of the semiconductor manufacturing method according to the first embodiment of the present invention.

【図4】本発明の第2の実施形態に係る半導体の製造方
法を用いて得られる半導体の結晶構造を表わす模式図で
ある。
FIG. 4 is a schematic view illustrating a crystal structure of a semiconductor obtained by using a method for manufacturing a semiconductor according to a second embodiment of the present invention.

【図5】(a)〜(c)は本発明の第2の実施形態に係
る半導体の製造方法の工程順の各結晶層を表わす模式図
である。
FIGS. 5A to 5C are schematic views showing respective crystal layers in the order of steps of a method for manufacturing a semiconductor according to a second embodiment of the present invention.

【図6】窒素源にRFプラズマ化された窒素ガスを用い
るMBE法におけるGaNの結晶成長機構を表わす模式
図である。
FIG. 6 is a schematic view showing a crystal growth mechanism of GaN in the MBE method using a nitrogen gas converted into RF plasma as a nitrogen source.

【図7】本発明の第3の実施形態に係る半導体の製造装
置の断面構成を示す正面図である。
FIG. 7 is a front view showing a cross-sectional configuration of a semiconductor manufacturing apparatus according to a third embodiment of the present invention.

【図8】本発明の第3の実施形態に係る半導体の製造方
法におけるGaNの結晶成長機構を表わす模式図であ
る。
FIG. 8 is a schematic view illustrating a GaN crystal growth mechanism in a semiconductor manufacturing method according to a third embodiment of the present invention.

【図9】本発明の第3の実施形態に係る半導体の製造装
置における各クヌードセンセル及び弁の開閉シーケンス
を示し、(a)は窒素源のセル又は弁の開閉状態を表わ
す図であり、(b)はIII 族元素のセルの開閉状態を表
わす図である。
FIG. 9 shows an opening / closing sequence of each Knudsen cell and valve in the semiconductor manufacturing apparatus according to the third embodiment of the present invention, and FIG. 9 (a) is a diagram showing an opening / closing state of a nitrogen source cell or valve. (B) is a diagram showing the open / closed state of the group III element cell.

【図10】本発明の第4の実施形態に係る短波長半導体
レーザ素子を表わす構成断面図である。
FIG. 10 is a sectional view illustrating a configuration of a short-wavelength semiconductor laser device according to a fourth embodiment of the present invention.

【図11】本発明の第5の実施形態に係る高耐圧電子素
子を表わす構成断面図である。
FIG. 11 is a sectional view showing a configuration of a high-breakdown-voltage electronic device according to a fifth embodiment of the present invention.

【図12】(a)〜(d)は本発明の第6の実施形態に
係る光電子集積回路装置の製造方法を示す工程順の平面
図である。
FIGS. 12A to 12D are plan views illustrating a method of manufacturing an optoelectronic integrated circuit device according to a sixth embodiment of the present invention in the order of steps.

【符号の説明】[Explanation of symbols]

1 結晶格子(C面) 11 基板 12 水素原子層 13 バッファ層(ファンデルワールス結晶体) 14 半導体層 23 窒素置換バッファ層 31 基板 32A N2 分子 32B N原子 32C Nイオン 33 Ga原子 34 GaN 35 アイランド 41 第1の反応容器 42 第2の反応容器 43 接続管 44A 第1の基板ホルダ 44B 第2の基板ホルダ 45A 第1のクヌードセンセル 45B 第2のクヌードセンセル 45C 第3のクヌードセンセル(ガリウム源供給手
段) 45D 第4のクヌードセンセル 45E 第5のクヌードセンセル 46 RFプラズマセル(窒素ガス導入手段) 47 電磁弁(アンモニアガス導入手段) 48A 第1の手動弁 48B 第2の手動弁 49A 第1のゲート 49B 第2のゲート 51 基板 52 NH3 分子 53 結晶層 54 Ga原子 55 N原子 56 H原子 61 基板 62 バッファ層(ファンデルワールス結晶体) 63 第1のn型クラッド層 64 第2のn型クラッド層 65 光閉じ込め層 66 多重量子井戸活性層 67 p型クラッド層 68 コンタクト層 69 電流狭窄層 70 p型電極 71 n型電極 81 基板 82 バッファ層(ファンデルワールス結晶体) 83 半導体層 84 第1のバリア層 85 チャネル層 86 第2のバリア層 87 ゲート電極 88 ソース電極 89 ドレイン電極 91A 基板 91B フォトダイオード 91C 第1のMOSトランジスタ回路部 91D 第2のMOSトランジスタ回路部 92A 第1のエピタキシャル層 92B 半導体レーザ素子 93A 第2のエピタキシャル層 93B トランジスタ回路部
DESCRIPTION OF SYMBOLS 1 Crystal lattice (C plane) 11 Substrate 12 Hydrogen atom layer 13 Buffer layer (Van der Waals crystal) 14 Semiconductor layer 23 Nitrogen substitution buffer layer 31 Substrate 32A N 2 molecule 32B N atom 32C N ion 33 Ga atom 34 GaN 35 island 41 first reaction vessel 42 second reaction vessel 43 connecting pipe 44A first substrate holder 44B second substrate holder 45A first Knudsen cell 45B second Knudsen cell 45C third Knudsen cell Cell (gallium source supply means) 45D Fourth Knudsen cell 45E Fifth Knudsen cell 46 RF plasma cell (nitrogen gas introduction means) 47 Solenoid valve (ammonia gas introduction means) 48A First manual valve 48B 2 manual valve 49A first gate 49B second gate 51 substrate 52 NH 3 molecule 53 Crystal layer 54 Ga atom 55 N atom 56 H atom 61 Substrate 62 Buffer layer (Van der Waals crystal) 63 First n-type cladding layer 64 Second n-type cladding layer 65 Light confinement layer 66 Multiple quantum well active layer 67 p-type cladding layer 68 contact layer 69 current confinement layer 70 p-type electrode 71 n-type electrode 81 substrate 82 buffer layer (Van der Waals crystal) 83 semiconductor layer 84 first barrier layer 85 channel layer 86 second barrier layer 87 Gate electrode 88 Source electrode 89 Drain electrode 91A Substrate 91B Photodiode 91C First MOS transistor circuit 91D Second MOS transistor circuit 92A First epitaxial layer 92B Semiconductor laser element 93A Second epitaxial layer 93B Transistor circuit

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 結晶構造を有する基板上にファンデルワ
ールス結晶体よりなるバッファ層を形成するバッファ層
形成工程と、 前記バッファ層の上にガリウムと窒素とを含む半導体層
を形成する半導体層形成工程とを備えていることを特徴
とする半導体の製造方法。
1. A buffer layer forming step of forming a buffer layer made of a Van der Waals crystal on a substrate having a crystal structure, and a semiconductor layer forming a semiconductor layer containing gallium and nitrogen on the buffer layer. And a semiconductor manufacturing method.
【請求項2】 前記基板の結晶構造は立方晶であること
を特徴とする請求項1に記載の半導体の製造方法。
2. The method according to claim 1, wherein the crystal structure of the substrate is cubic.
【請求項3】 前記基板の主面の面方位は(111)面
であることを特徴とする請求項2に記載の半導体の製造
方法。
3. The method according to claim 2, wherein a plane orientation of a main surface of the substrate is a (111) plane.
【請求項4】 前記バッファ層は、セレン化ガリウム,
硫化ガリウム,セレン化インジウム,硫化インジウム,
セレン化モリブデン又は硫化モリブデンよりなることを
特徴とする請求項1に記載の半導体の製造方法。
4. The buffer layer comprises gallium selenide,
Gallium sulfide, indium selenide, indium sulfide,
2. The method for manufacturing a semiconductor according to claim 1, comprising molybdenum selenide or molybdenum sulfide.
【請求項5】 前記バッファ層形成工程と前記半導体層
形成工程との間に、 前記バッファ層の表面に露出する原子をV族の原子で置
換する工程をさらに備えていることを特徴とする請求項
1に記載の半導体の製造方法。
5. The method according to claim 1, further comprising, between the buffer layer forming step and the semiconductor layer forming step, a step of replacing atoms exposed on the surface of the buffer layer with Group V atoms. Item 2. A method for manufacturing a semiconductor according to Item 1.
【請求項6】 前記V族の原子は窒素原子であることを
特徴とする請求項5に記載の半導体の製造方法。
6. The method according to claim 5, wherein the group V atom is a nitrogen atom.
【請求項7】 前記バッファ層形成工程は、原子層制御
エピタキシ法又はマイグレーション・エンハンスド・エ
ピタキシ法を用いることを特徴とする請求項1に記載の
半導体の製造方法。
7. The method according to claim 1, wherein the buffer layer forming step uses an atomic layer controlled epitaxy method or a migration enhanced epitaxy method.
【請求項8】 前記バッファ層形成工程において前記バ
ッファ層を形成するためのバッファ層成長用反応容器
と、前記半導体層形成工程において前記半導体層を形成
するための半導体層成長用反応容器とは、互いに異なる
容器であることを特徴とする請求項1に記載の半導体の
製造方法。
8. A reaction vessel for growing a buffer layer for forming the buffer layer in the step of forming a buffer layer, and a reaction vessel for growing a semiconductor layer for forming the semiconductor layer in the step of forming a semiconductor layer, The method according to claim 1, wherein the containers are different from each other.
【請求項9】 前記半導体層形成工程は、前記基板上に
結晶層を成長させるための反応容器に、ガリウム源を供
給する工程と窒素源を供給する工程とを含み、 前記窒素源を供給する工程は、前記反応容器にアンモニ
アガスを、前記半導体層の成長に必要な量で且つ前記反
応容器の真空度を下げないように供給することを特徴と
する請求項1に記載の半導体の製造方法。
9. The semiconductor layer forming step includes a step of supplying a gallium source and a step of supplying a nitrogen source to a reaction vessel for growing a crystal layer on the substrate, and supplying the nitrogen source. The method according to claim 1, wherein in the step, the ammonia gas is supplied to the reaction container in an amount necessary for growing the semiconductor layer and so as not to lower the degree of vacuum of the reaction container. .
【請求項10】 前記半導体層形成工程は、 前記バッファ層が形成された前記基板を反応容器に収納
する基板収納工程と、 前記バッファ層の上にガリウムを分子線として供給する
ガリウム供給工程と、 前記バッファ層の上にアンモニアガスを前記反応容器に
設けられた電磁弁を介して供給するアンモニアガス供給
工程とを含むことを特徴とする請求項1に記載の半導体
の製造方法。
10. The semiconductor layer forming step, wherein: a substrate accommodating step of accommodating the substrate on which the buffer layer is formed in a reaction vessel; a gallium supplying step of supplying gallium as a molecular beam on the buffer layer; 2. The method of manufacturing a semiconductor according to claim 1, further comprising an ammonia gas supplying step of supplying ammonia gas onto the buffer layer via an electromagnetic valve provided in the reaction vessel.
【請求項11】 前記ガリウム供給工程と前記アンモニ
アガス供給工程との間に、時間的な間隔を設けることを
特徴とする請求項10に記載の半導体の製造方法。
11. The method according to claim 10, wherein a time interval is provided between the gallium supply step and the ammonia gas supply step.
【請求項12】 前記半導体層形成工程は、前記反応容
器に窒素源としてプラズマ化された窒素ガスを供給する
窒素ガス供給工程を含むことを特徴とする請求項9又は
10に記載の半導体の製造方法。
12. The semiconductor manufacturing method according to claim 9, wherein said semiconductor layer forming step includes a nitrogen gas supplying step of supplying a plasma-converted nitrogen gas as a nitrogen source to said reaction vessel. Method.
【請求項13】 反応容器に収納された基板上に、少な
くともガリウム源と窒素源とを供給し、供給されたガリ
ウム源と窒素源とを前記基板上で反応させながら、ガリ
ウムと窒素とを含む半導体層を形成する半導体の製造方
法であって、 前記反応容器に前記窒素源となるアンモニアガスを、前
記半導体層の成長に必要な量で且つ前記反応容器の真空
度を下げないように供給する半導体層形成工程を備えて
いることを特徴とする半導体の製造方法。
13. A gallium source and a nitrogen source are supplied onto a substrate housed in a reaction vessel, and the gallium source and the nitrogen source are reacted on the substrate while containing gallium and nitrogen. A method for manufacturing a semiconductor for forming a semiconductor layer, comprising supplying an ammonia gas serving as the nitrogen source to the reaction vessel in an amount necessary for growing the semiconductor layer and without lowering the degree of vacuum of the reaction vessel. A method for manufacturing a semiconductor, comprising a semiconductor layer forming step.
【請求項14】 前記半導体層形成工程は、 前記基板を反応容器に収納する基板収納工程と、 前記基板の主面上に、前記ガリウム源となるガリウムを
分子線として供給するガリウム供給工程と、 前記基板の主面上に、前記アンモニアガスを前記反応容
器に設けられた電磁弁を介して供給するアンモニアガス
供給工程とを含むことを特徴とする請求項13に記載の
半導体の製造方法。
14. The semiconductor layer forming step, wherein: a substrate accommodating step of accommodating the substrate in a reaction vessel; and a gallium supplying step of supplying gallium serving as the gallium source as a molecular beam on a main surface of the substrate; 14. The method for manufacturing a semiconductor according to claim 13, further comprising an ammonia gas supply step of supplying the ammonia gas on a main surface of the substrate via an electromagnetic valve provided in the reaction vessel.
【請求項15】 前記ガリウム供給工程と前記アンモニ
アガス供給工程との間に、時間的な間隔を設けることを
特徴とする請求項14に記載の半導体の製造方法。
15. The method according to claim 14, wherein a time interval is provided between the gallium supply step and the ammonia gas supply step.
【請求項16】 前記半導体層形成工程は、前記反応容
器に窒素源としてプラズマ化された窒素ガスを供給する
窒素ガス供給工程を含むことを特徴とする請求項14に
記載の半導体の製造方法。
16. The method according to claim 14, wherein the semiconductor layer forming step includes a nitrogen gas supply step of supplying a plasma-formed nitrogen gas as a nitrogen source to the reaction vessel.
【請求項17】 反応容器に収納された基板上に、少な
くともガリウム源と窒素源とを供給し、供給されたガリ
ウム源と窒素源とを前記基板上で反応させながら、ガリ
ウムと窒素とを含む半導体層を形成する半導体の製造装
置であって、 前記反応容器は、ガリウム源を供給するガリウム源供給
手段とアンモニアガスを導入するアンモニアガス導入手
段とを備え、 前記アンモニアガス導入手段は、導入するアンモニアガ
スの流通を断続的に制御する電磁弁を有していることを
特徴とする半導体の製造装置。
17. Supplying at least a gallium source and a nitrogen source onto a substrate housed in a reaction vessel, and containing gallium and nitrogen while reacting the supplied gallium source and nitrogen source on the substrate. An apparatus for manufacturing a semiconductor for forming a semiconductor layer, wherein the reaction vessel includes a gallium source supply unit that supplies a gallium source and an ammonia gas introduction unit that introduces ammonia gas, and the ammonia gas introduction unit introduces the gallium source. An apparatus for manufacturing a semiconductor, comprising an electromagnetic valve for intermittently controlling the flow of ammonia gas.
【請求項18】 前記反応容器は、プラズマ化された窒
素ガスを導入する窒素ガス導入手段をさらに備えている
ことを特徴とする請求項17に記載の半導体の製造装
置。
18. The semiconductor manufacturing apparatus according to claim 17, wherein said reaction vessel further comprises a nitrogen gas introducing means for introducing a plasma-converted nitrogen gas.
JP16205798A 1997-06-16 1998-06-10 Semiconductor manufacture and manufacturing device therefor Withdrawn JPH1174199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16205798A JPH1174199A (en) 1997-06-16 1998-06-10 Semiconductor manufacture and manufacturing device therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-158366 1997-06-16
JP15836697 1997-06-16
JP16205798A JPH1174199A (en) 1997-06-16 1998-06-10 Semiconductor manufacture and manufacturing device therefor

Publications (1)

Publication Number Publication Date
JPH1174199A true JPH1174199A (en) 1999-03-16

Family

ID=26485504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16205798A Withdrawn JPH1174199A (en) 1997-06-16 1998-06-10 Semiconductor manufacture and manufacturing device therefor

Country Status (1)

Country Link
JP (1) JPH1174199A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260341A (en) * 2008-04-14 2009-11-05 Sharp Corp Method of growing active region in semiconductor device using molecular beam epitaxy
JP2014103363A (en) * 2012-11-22 2014-06-05 Sumitomo Electric Ind Ltd Silicon carbide semiconductor substrate manufacturing method
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
JP2018121008A (en) * 2017-01-27 2018-08-02 国立大学法人秋田大学 Manufacturing apparatus and manufacturing method for nitride semiconductor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260341A (en) * 2008-04-14 2009-11-05 Sharp Corp Method of growing active region in semiconductor device using molecular beam epitaxy
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
US11049994B2 (en) 2010-02-26 2021-06-29 Micron Technology, Inc. Light emitting diodes with n-polarity and associated methods of manufacturing
US11843072B2 (en) 2010-02-26 2023-12-12 Micron Technology, Inc. Light emitting diodes with n-polarity and associated methods of manufacturing
JP2014103363A (en) * 2012-11-22 2014-06-05 Sumitomo Electric Ind Ltd Silicon carbide semiconductor substrate manufacturing method
JP2018121008A (en) * 2017-01-27 2018-08-02 国立大学法人秋田大学 Manufacturing apparatus and manufacturing method for nitride semiconductor

Similar Documents

Publication Publication Date Title
US6323053B1 (en) Growth of GaN on Si substrate using GaSe buffer layer
US5432808A (en) Compound semicondutor light-emitting device
JP4189386B2 (en) Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device
US5389571A (en) Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
JP2795226B2 (en) Semiconductor light emitting device and method of manufacturing the same
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP2003277196A (en) Method for producing nitride semiconductor crystal, nitride semiconductor wafer and nitride semiconductor device
JP2828002B2 (en) Semiconductor light emitting device and method of manufacturing the same
CN101522942B (en) Filming method for III-group nitride semiconductor laminated structure
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JPH11243253A (en) Growth of nitride-based iii-v compound semiconductor, manufacture of semiconductor device, substrate for growth of nitride-based iii-v compound semiconductor, manufacture of the substrate for growth of nitride-based iii-v compound semiconductor
JP3740744B2 (en) Semiconductor growth method
JP3353527B2 (en) Manufacturing method of gallium nitride based semiconductor
KR20070014711A (en) Manufacturing process of nitride substrate and nitride substrate by the process
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP2003332234A (en) Sapphire substrate having nitride layer and its manufacturing method
JPH11274079A (en) Semiconductor device and manufacture thereof
JPH1174199A (en) Semiconductor manufacture and manufacturing device therefor
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer
JP2000150388A (en) Iii nitride semiconductor thin film and manufacture thereof
JPH1075018A (en) Manufacture of semiconductor and semiconductor light-emitting device
KR100576850B1 (en) Manufacturing method of nitride based semiconductor light emitting device
JP2005045153A (en) Manufacturing method of nitride semiconductor, semiconductor wafer, and semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070308