JPH1075018A - Manufacture of semiconductor and semiconductor light-emitting device - Google Patents
Manufacture of semiconductor and semiconductor light-emitting deviceInfo
- Publication number
- JPH1075018A JPH1075018A JP14386897A JP14386897A JPH1075018A JP H1075018 A JPH1075018 A JP H1075018A JP 14386897 A JP14386897 A JP 14386897A JP 14386897 A JP14386897 A JP 14386897A JP H1075018 A JPH1075018 A JP H1075018A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- semiconductor
- growing
- real number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、青色から紫外域の
波長にわたる発光ダイオード素子、半導体レーザダイオ
ード素子等の発光素子に用いる半導体の製造方法に関
し，特に、気相成長方法を用いた電気的光学的特性に優
れる窒化ガリウム系半導体の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor used for a light emitting device such as a light emitting diode device and a semiconductor laser diode device over a wavelength range from blue to ultraviolet. The present invention relates to a method for producing a gallium nitride based semiconductor having excellent mechanical characteristics.
【０００２】[0002]
【従来の技術】近年、波長が青色よりも短い短波長発光
素子は、フルカラーディスプレーや高密度記録が可能な
光ディスク用光源として期待されており，セレン化亜鉛
（ＺｎＳｅ）等のII−VI族化合物半導体、炭化ケイ素
（ＳｉＣ）等のIV族化合物半導体又は窒化ガリウム（Ｇ
ａＮ）等のIII −Ｖ族化合物半導体を用いて盛んに研究
されてきている。特に、III −Ｖ族化合物半導体のうち
のＧａＮやＧａＩｎＮ等を用いた青色発光ダイオードが
実現され、これら窒化ガリウム系の半導体を用いた発光
素子が注目を集めている。2. Description of the Related Art In recent years, short-wavelength light emitting devices having a wavelength shorter than blue have been expected as light sources for optical disks capable of full-color display and high-density recording, and II-VI compounds such as zinc selenide (ZnSe). Semiconductor, group IV compound semiconductor such as silicon carbide (SiC) or gallium nitride (G
aN) and the like have been actively studied using III-V group compound semiconductors. In particular, blue light-emitting diodes using GaN, GaInN or the like among III-V compound semiconductors have been realized, and light-emitting elements using these gallium nitride-based semiconductors have attracted attention.
【０００３】窒化ガリウム系半導体の結晶成長方法は、
有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピタキ
シー法（ＭＢＥ法）が一般的に用いられている。ＧａＮ
の単結晶を気相成長させる場合には、基板として、Ｓｉ
Ｃ又はサファイア（Ａｌ2 Ｏ3 ）が用いられている。[0003] A crystal growth method for a gallium nitride based semiconductor is as follows.
Metal organic chemical vapor deposition (MOVPE) and molecular beam epitaxy (MBE) are generally used. GaN
When a single crystal of
C or sapphire (Al 2 O 3 ) is used.
【０００４】ＳｉＣを基板とする場合は、６Ｈのポリタ
イプで（０００１）面が用いられている。図１０に示す
ように、ＳｉＣは、ＧａＮとの格子不整合率が約３％と
小さく、且つ、窒化アルミニウム（ＡｌＮ）とは格子不
整合率が１％とさらに小さいため、窒化物系化合物半導
体の基板として、最近とみに期待されてきている。さら
に、サファイアと異なり、ＳｉＣは導電性を有するた
め、ＳｉＣを用いた基板にはその裏面に電極を設けるこ
とができるので、簡便な方法でレーザ素子等の発光素子
を作製できるという利点もある。When SiC is used as a substrate, a (0001) plane is used as a polytype of 6H. As shown in FIG. 10, SiC has a lattice mismatch rate with GaN as small as about 3%, and a lattice mismatch rate with aluminum nitride (AlN) as small as 1%. Has recently been expected as a substrate. Furthermore, unlike sapphire, since SiC has conductivity, an electrode can be provided on the back surface of a substrate using SiC, so that there is an advantage that a light-emitting element such as a laser element can be manufactured by a simple method.
【０００５】ＭＯＶＰＥ法を用いた結晶成長方法は、水
素（Ｈ2 ）をキャリアガスとして、有機金属のトリメチ
ルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3 ）とを
ＳｉＣよりなる基板の上に供給して，温度が１０００℃
程度で、基板上にＡｌＮよりなる単結晶をバッファ層と
して成長させる。次に、ＴＭＡの供給を停止した後、温
度を１０００℃に設定して、替わりにトリメチルガリウ
ム（ＴＭＧ）を基板の上に供給して，バッファ層の上に
ＧａＮよりなる単結晶を成長させる。ＡｌＮよりなるバ
ッファ層の膜厚は５０ｎｍ程度が最も一般的であり、ド
ーピングは行われていないので、バッファ層は高抵抗で
あって電気伝導度が小さい。この場合のＳｉＣよりなる
基板におけるバッファ層の上のＧａＮの転位密度は１０
9 ｃｍ-2であることが報告されている。In the crystal growth method using the MOVPE method, hydrogen (H 2 ) is used as a carrier gas, and trimethylaluminum (TMA) as an organic metal and ammonia (NH 3 ) are supplied onto a substrate made of SiC. Temperature is 1000 ℃
A single crystal of AlN is grown on the substrate as a buffer layer. Next, after the supply of TMA is stopped, the temperature is set to 1000 ° C., and instead, trimethylgallium (TMG) is supplied onto the substrate to grow a single crystal of GaN on the buffer layer. The most common thickness of the buffer layer made of AlN is about 50 nm. Since no doping is performed, the buffer layer has high resistance and low electric conductivity. In this case, the dislocation density of GaN on the buffer layer in the substrate made of SiC is 10
It is reported to be 9 cm -2 .
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前記従
来の窒化ガリウム系半導体の製造方法のように、ＳｉＣ
よりなる基板上に成長させたバッファ層の上に、例えば
クラッド層や活性層等のデバイスを構成する半導体結晶
層を成長させると、該半導体結晶層にクラックが発生す
るという問題を有している。However, as in the conventional method of manufacturing a gallium nitride-based semiconductor, SiC
When a semiconductor crystal layer constituting a device, such as a cladding layer or an active layer, is grown on a buffer layer grown on a substrate made of, for example, cracks are generated in the semiconductor crystal layer. .
【０００７】本発明は、前記従来の問題を解決し、クラ
ックがなく表面が平坦で且つ電気的特性及び光学的特性
の優れた窒化ガリウム系半導体を製造できるようにする
ことを目的とする。An object of the present invention is to solve the above-mentioned conventional problems and to provide a gallium nitride-based semiconductor having a flat surface without cracks and having excellent electrical and optical characteristics.
【０００８】[0008]
【課題を解決するための手段】本発明に係る第１の半導
体の製造方法は、炭化ケイ素よりなる半導体層の上にＡ
ｌＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以
下の厚さに成長させるバッファ層成長工程と、バッファ
層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ
≦１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋
ｙ≦１の実数である。以下、この項において同様とす
る。）よりなる単結晶層を成長させる単結晶層成長工程
とを備えている。According to a first method of manufacturing a semiconductor according to the present invention, a semiconductor device comprising silicon carbide is formed on a semiconductor layer made of silicon carbide.
a buffer layer growth step of growing a buffer layer of 1N to a thickness of 10 nm or more and 25 nm or less, and Al x Ga 1 -xy In y N (where x is 0 ≦ x) on the buffer layer.
Y is a real number satisfying 0 ≦ y ≦ 1 and x +
It is a real number of y ≦ 1. Hereinafter, the same applies in this section. And a single crystal layer growing step of growing a single crystal layer comprising
【０００９】第１の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなるバッファ層
を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるた
め、該バッファ層はその結晶性が十分ではなく、炭化ケ
イ素よりなる半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層との
界面にそれぞれ転移が生ずる。この転移によってバッフ
ァ層と単結晶層との格子不整合が緩和される。According to the first method for manufacturing a semiconductor, a buffer layer made of AlN is grown to a thickness of 10 nm or more and 25 nm or less on a semiconductor layer made of silicon carbide, so that the buffer layer has sufficient crystallinity. Rather, transition occurs at the interface between the semiconductor layer made of silicon carbide and the buffer layer and at the interface between the buffer layer and the single crystal layer made of Al x Ga 1 -xy In y N. This transition alleviates the lattice mismatch between the buffer layer and the single crystal layer.
【００１０】第１の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を１０００℃以上の温度で
成長させる工程を含むことが好ましい。In the first semiconductor manufacturing method, the buffer layer growing step preferably includes a step of growing the buffer layer at a temperature of 1000 ° C. or higher.
【００１１】第１の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を不純物をドープすること
なく成長させる工程を含むことが好ましい。In the first semiconductor manufacturing method, the buffer layer growing step preferably includes a step of growing the buffer layer without doping impurities.
【００１２】本発明に係る第２の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＧａＮよりなる
バッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるバッファ層成長工程と、バッファ層の上にＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させる単
結晶層成長工程とを備えている。[0012] A second method for manufacturing a semiconductor according to the present invention comprises:
A buffer layer growing step of growing a buffer layer made of AlGaN to a thickness of 10 nm or more and 25 nm or less on a semiconductor layer made of silicon carbide;
and a single crystal layer growing step of growing a single crystal layer of x Ga 1-xy In y N .
【００１３】第２の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＧａＮよりなるバッフ
ァ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させ
るため、該バッファ層はその結晶性が十分ではなく、炭
化ケイ素よりなる半導体層とバッファ層との界面及びバ
ッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
との界面にそれぞれ転移が生ずる。この転移によってバ
ッファ層と単結晶層との格子不整合が緩和される。ま
た、バッファ層のＡｌＧａＮはその格子定数がＳｉＣと
ＧａＮとの間の値をとるため、バッファ層の上に成長す
る単結晶層の格子不整合がさらに緩和される。According to the second method for manufacturing a semiconductor, a buffer layer made of AlGaN is grown to a thickness of 10 nm or more and 25 nm or less on a semiconductor layer made of silicon carbide, so that the buffer layer has sufficient crystallinity. Rather, transition occurs at the interface between the semiconductor layer made of silicon carbide and the buffer layer and at the interface between the buffer layer and the single crystal layer made of Al x Ga 1 -xy In y N. This transition alleviates the lattice mismatch between the buffer layer and the single crystal layer. Since the lattice constant of AlGaN of the buffer layer takes a value between SiC and GaN, the lattice mismatch of the single crystal layer grown on the buffer layer is further reduced.
【００１４】本発明に係る第３の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌＧａＮよりなる第２のバッファ層を成長
させる第２のバッファ層成長工程と、第２のバッファ層
の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ＜
１の実数であり、ｙは０＜ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる単結晶層を成長させる単
結晶層成長工程とを備えている。According to a third method of manufacturing a semiconductor according to the present invention,
A first layer of AlN on a semiconductor layer of silicon carbide;
A first buffer layer growing step of growing the buffer layer to a thickness of 10 nm or more and 25 nm or less, and a second buffer layer growing step of growing a second buffer layer made of AlGaN on the first buffer layer And Al x Ga 1 -xy In y N on the second buffer layer (where x is 0 ≦ x <
1, y is a real number satisfying 0 <y ≦ 1, x + y
<1 is a real number. And a single crystal layer growing step of growing a single crystal layer comprising
【００１５】第３の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌＧａＮよりなる第２のバッファ層を共に１
０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるため、
各バッファ層はその結晶性が十分ではなく、炭化ケイ素
よりなる半導体層と第１のバッファ層との界面及び第２
のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結
晶層との界面にそれぞれ転移が生ずる。この転移によっ
て第２のバッファ層と単結晶層との格子不整合が緩和さ
れる。また、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶
層は、該単結晶層のＩｎの組成を表わすｙが非零である
ことから、格子定数が大きくなるＩｎの組成を必須とし
ており、第１のバッファ層のＡｌＮはＳｉＣとの格子不
整合率が約１％と窒化ガリウム系化合物半導体としては
最も小さいため、第２のバッファ層の格子定数を相対的
に大きくしても、半導体基板と単結晶層との格子整合性
が向上するので、単結晶層の結晶性がさらに向上する。According to the third semiconductor manufacturing method, both the first buffer layer made of AlN and the second buffer layer made of AlGaN are formed on the semiconductor layer made of silicon carbide.
In order to grow to a thickness of 0 nm or more and 25 nm or less,
Each buffer layer has insufficient crystallinity, and the interface between the semiconductor layer made of silicon carbide and the first buffer layer and the second
At the interface between the buffer layer and the single crystal layer made of Al x Ga 1-xy In y N. This transition alleviates the lattice mismatch between the second buffer layer and the single crystal layer. Further, the single crystal layer made of Al x Ga 1-xy In y N has a non-zero y representing the composition of In of the single crystal layer, and therefore requires a composition of In that has a large lattice constant. AlN in the first buffer layer has a lattice mismatch ratio with SiC of about 1%, which is the smallest for a gallium nitride-based compound semiconductor. Therefore, even if the lattice constant of the second buffer layer is relatively increased, the semiconductor substrate may be formed. Since the lattice matching between the single crystal layer and the single crystal layer is improved, the crystallinity of the single crystal layer further improves.
【００１６】本発明に係る第４の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌx Ｇａ1-x-y Ｉ
ｎy Ｎ（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜
ｙ＜１の実数であり、ｘ＋ｙ＜１の実数である。）より
なるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さ
に成長させるバッファ層成長工程と、バッファ層の上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させ
る単結晶層成長工程とを備えている。According to a fourth method of manufacturing a semiconductor according to the present invention,
Al x Ga 1 -xy I on a semiconductor layer made of silicon carbide
n y N (where x is a real number satisfying 0 <x <1, and y is 0 <
It is a real number of y <1 and a real number of x + y <1. ), And a single crystal layer growing step of growing a single crystal layer of Al x Ga 1-xy In y N on the buffer layer. And
【００１７】第４の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌxＧａ1-x-y Ｉｎy Ｎ
よりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の
厚さに成長させるため、該バッファ層はその結晶性が十
分ではなく、炭化ケイ素よりなる半導体層とバッファ層
との界面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよ
りなる単結晶層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と単結晶層との格子不整合が緩
和される。また、該バッファ層には不純物がドーピング
されていないため、該バッファ層の上に活性層やクラッ
ド層等のデバイスを構成する単結晶層を成長させてもク
ラックが生じない。According to the fourth method of manufacturing a semiconductor, Al x Ga 1 -xy In y N is formed on a semiconductor layer made of silicon carbide.
Since the buffer layer is grown to a thickness of 10 nm or more and 25 nm or less, the buffer layer does not have sufficient crystallinity, and the interface between the semiconductor layer made of silicon carbide and the buffer layer and the buffer layer and Al x Ga 1 Transition occurs at the interface with the single crystal layer made of -xy In y N. This transition alleviates the lattice mismatch between the buffer layer and the single crystal layer. In addition, since the buffer layer is not doped with an impurity, no crack occurs even when a single crystal layer constituting a device such as an active layer or a cladding layer is grown on the buffer layer.
【００１８】第４の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むことが好ましい。In the fourth semiconductor manufacturing method, the buffer layer is grown so that the buffer layer has a lattice constant between the lattice constant of AlN and the lattice constant of the single crystal layer. It is preferable to include a step of performing the following.
【００１９】本発明に係る第５の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌx Ｇａ1-x-yＩｎy Ｎ（但し、ｘは０＜
ｘ＜１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ
＋ｙ＜１の実数である。）よりなる第２のバッファ層を
成長させる第２のバッファ層成長工程と、第２のバッフ
ァ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
を成長させる単結晶層成長工程とを備え、第２のバッフ
ァ層成長工程は、第２のバッファ層を、該第２のバッフ
ァ層の格子定数が第１のバッファ層の格子定数と単結晶
層の格子定数との間の値となるように成長させる工程を
含む。According to a fifth method of manufacturing a semiconductor according to the present invention,
A first layer of AlN on a semiconductor layer of silicon carbide;
A first buffer layer growing step of growing the buffer layer to a thickness of 10 nm or more and 25 nm or less, and Al x Ga 1 -xy In y N (where x is 0 <
x is a real number with x <1, y is a real number with 0 <y <1, x
+ Y <1 is a real number. A) a second buffer layer growing step of growing a second buffer layer of (a) and a single crystal layer growing step of growing a single crystal layer of Al x Ga 1-xy In y N on the second buffer layer. Wherein the second buffer layer growing step comprises the steps of: setting the second buffer layer to have a lattice constant between the lattice constant of the first buffer layer and the lattice constant of the single crystal layer. And a step of growing so that
【００２０】第５の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層を共に１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるため、各バッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層と第１のバッファ層と
の界面及び第２のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層との界面にそれぞれ転移が生ずる。
この転移によって第２のバッファ層と単結晶層との格子
不整合が緩和される。また、第２のバッファ層のＡｌx
Ｇａ1-x-y Ｉｎy Ｎを、該Ａｌx Ｇａ1-x-y Ｉｎy Ｎの
格子定数が第１のバッファ層のＡｌＮの格子定数とＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の格子定数との
間の値をとるように成長させるため、第１のバッファ層
と単結晶層との格子整合性が高まるので、単結晶層の結
晶性をさらに向上させることができる。According to the fifth semiconductor manufacturing method, the first buffer layer made of AlN and the second buffer layer made of Al x Ga 1-xy In y N are both 10 nm on the semiconductor layer made of silicon carbide. Since each buffer layer is grown to a thickness of not less than 25 nm and not more than 25 nm, the crystallinity of each buffer layer is not sufficient, and the interface between the semiconductor layer made of silicon carbide and the first buffer layer and the second buffer layer and Al x Ga 1 -xy In y
Transition occurs at the interface with the single crystal layer made of N.
This transition alleviates the lattice mismatch between the second buffer layer and the single crystal layer. Also, Al x of the second buffer layer
Ga 1-xy In y N, and the Al x Ga 1-xy In y lattice constant lattice constant of AlN of the first buffer layer N and Al
To grow to take a value between the lattice constant of x Ga 1-xy In y N made of monocrystalline layer, since the lattice matching between the first buffer layer and the single crystal layer is increased, the single crystal layer Can be further improved.
【００２１】本発明に係る第６の半導体の製造方法は、
炭化ケイ素よりなる半導体基板における炭素原子が露出
した露出面であるＣ面に形成されている酸化膜を除去す
るＣ面酸化膜除去工程と、酸化膜が除去されたＣ面上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（（但し、ｘは０≦ｘ≦１の
実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ≦１
の実数である。）よりなる半導体層を成長させる半導体
層成長工程とを備えている。According to a sixth semiconductor manufacturing method of the present invention,
A C-plane oxide film removing step of removing an oxide film formed on a C-plane, which is an exposed surface where carbon atoms are exposed, on a semiconductor substrate made of silicon carbide; and forming an Al x Ga 1 on the C-plane from which the oxide film has been removed. -xy In y N (where x is a real number satisfying 0 ≦ x ≦ 1, y is a real number satisfying 0 ≦ y ≦ 1, and x + y ≦ 1
Is a real number. A) for growing a semiconductor layer comprising:
【００２２】第６の半導体の製造方法によると、炭化ケ
イ素よりなる半導体基板における炭素原子が露出したＣ
面の酸化膜を除去するため、Ｃ面の反対側のシリコン原
子が露出したＳｉ面よりも酸化しやすいＣ面であって
も、該Ｃ面上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる半導
体層を結晶性よく成長させることができる。According to the sixth method for manufacturing a semiconductor, the semiconductor substrate made of silicon carbide has carbon atoms exposed to carbon atoms.
In order to remove the oxide film on the surface, even if the C surface is more easily oxidized than the exposed Si surface, the silicon atoms on the opposite side of the C surface are made of Al x Ga 1-xy In y N on the C surface. The semiconductor layer can be grown with good crystallinity.
【００２３】第６の半導体の製造方法において、半導体
基板におけるＣ面の反対側の面であって、シリコン原子
が露出した露出面であるＳｉ面に電極となる導体膜を形
成する導体膜形成工程をさらに備えていることが好まし
い。In the sixth method of manufacturing a semiconductor, a conductor film forming step of forming a conductor film serving as an electrode on the Si surface, which is the surface opposite to the C surface of the semiconductor substrate, which is the exposed surface where silicon atoms are exposed. It is preferable to further include
【００２４】本発明に係る第１の半導体発光素子は、炭
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、ＡｌＮよりなり、厚さが１０ｎｍ以上且
つ２５ｎｍ以下のバッファ層と、バッファ層の上に形成
され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ≦
１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる第２の半導体層とを備え
ている。A first semiconductor light emitting device according to the present invention has a first semiconductor layer made of silicon carbide and an AlN formed on the first semiconductor layer and having a thickness of 10 nm or more and 25 nm or less. A buffer layer and an Al x Ga 1 -xy In y N formed on the buffer layer (where x is 0 ≦ x ≦
1, y is a real number satisfying 0 ≦ y ≦ 1, and x + y
<1 is a real number. ) And a second semiconductor layer comprising:
【００２５】第１の半導体発光素子によると、炭化ケイ
素よりなる第１の半導体層の上にＡｌＮよりなるバッフ
ァ層が１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長して
いるため、該バッファ層はその結晶性が十分ではなく、
炭化ケイ素よりなる第１の半導体層とバッファ層との界
面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる
第２の半導体層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と第２の半導体層との格子不整
合が緩和されるので、バッファ層の上に成長する窒化ガ
リウム系の第２の半導体層にクラックが生じない。According to the first semiconductor light emitting device, the buffer layer made of AlN is grown to a thickness of 10 nm or more and 25 nm or less on the first semiconductor layer made of silicon carbide. Crystallinity is not enough
Each transition at the interface between the first semiconductor layer and the interface and the buffer layer and the Al x Ga 1-xy In y N made of the second semiconductor layer between the buffer layer made of silicon carbide is produced. Since the lattice mismatch between the buffer layer and the second semiconductor layer is reduced by this transition, no crack occurs in the gallium nitride-based second semiconductor layer grown on the buffer layer.
【００２６】第１の半導体発光素子において、第１の半
導体層は炭化ケイ素よりなる基板であり、バッファ層は
基板における炭素原子が露出した露出面であるＣ面に形
成され、Ｃ面の反対側の面であって、シリコン原子が露
出した露出面であるＳｉ面には電極が形成されているこ
とが好ましい。In the first semiconductor light-emitting device, the first semiconductor layer is a substrate made of silicon carbide, and the buffer layer is formed on the exposed surface of the substrate where carbon atoms are exposed. It is preferable that an electrode is formed on the Si surface which is an exposed surface where silicon atoms are exposed.
【００２７】第１の半導体発光素子において、第１の半
導体層は、シリコンよりなる半導体基板の主面が炭化さ
れてなることが好ましい。In the first semiconductor light emitting device, the first semiconductor layer is preferably formed by carbonizing a main surface of a semiconductor substrate made of silicon.
【００２８】第１の半導体発光素子において、バッファ
層は不純物がドープされていないノンドープ層であるこ
とが好ましい。In the first semiconductor light emitting device, the buffer layer is preferably a non-doped layer in which impurities are not doped.
【００２９】本発明に係る第２の半導体発光素子は、炭
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、Ａｌx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ＜
１の実数である。）又はＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層と、バッ
ファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる第２の
半導体層とを備えている。A second semiconductor light emitting device according to the present invention is formed on a first semiconductor layer made of silicon carbide and on the first semiconductor layer, and comprises Al x Ga 1 -xN (where x is 0 <X <
It is a real number of 1. ) Or Al x Ga 1-xy In y N (where x is a real number of 0 <x <1, y is a real number of 0 <y <1, and a real number of x + y <1), thickness more than 10nm and and 25nm below the buffer layer, is formed on the buffer layer, Al x Ga 1-xy in y N ( where, x is a real number of 0 ≦ x ≦ 1, y is 0 ≦ y ≦ 1 real number, and x + y ≦ 1 real number).
【００３０】第２の半導体発光素子によると、炭化ケイ
素よりなる第１の半導体層の上にＡｌx Ｇａ1-x Ｎ又は
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなるバッファ層が１０ｎ
ｍ以上且つ２５ｎｍ以下の厚さに成長しているため、該
バッファ層はその結晶性が十分ではなく、炭化ケイ素よ
りなる第１の半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半導体
層との界面にそれぞれ転移が生ずる。この転移によって
バッファ層と第２の半導体層との格子不整合が緩和され
るので、バッファ層の上に成長する窒化ガリウム系の第
２の半導体層にクラックが生じない。According to the second semiconductor light emitting device, a buffer layer made of Al x Ga 1-x N or Al x Ga 1-xy In y N is formed on the first semiconductor layer made of silicon carbide by 10n.
m and 25 nm or less, the buffer layer does not have sufficient crystallinity, and the interface between the buffer layer and the first semiconductor layer made of silicon carbide and the buffer layer and Al x Ga 1 Transition occurs at the interface with the second semiconductor layer made of -xy In y N. Since the lattice mismatch between the buffer layer and the second semiconductor layer is reduced by this transition, no crack occurs in the gallium nitride-based second semiconductor layer grown on the buffer layer.
【００３１】[0031]
（第１の実施形態）本発明の第１の実施形態について図
面を参照しながら説明する。(First Embodiment) A first embodiment of the present invention will be described with reference to the drawings.
【００３２】図１は本発明の第１の実施形態に係る半導
体の製造方法を用いて得られる半導体の断面構成を示し
ている。まず、酸化膜除去工程において、混合比が１０
対１のフッ化アンモニウム（ＮＨ4 Ｆ）とフッ化水素
（ＨＦ）とからなるバッファードフッ酸に、６Ｈ−Ｓｉ
Ｃよりなり、（０００１）面の半導体基板１１を１０分
間浸すことにより、半導体基板１１の表面の酸化膜をエ
ッチング除去する。FIG. 1 shows a cross-sectional structure of a semiconductor obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention. First, in the oxide film removing step, the mixing ratio is 10
6H-Si was added to buffered hydrofluoric acid composed of ammonium fluoride (NH 4 F) and hydrogen fluoride (HF) in one-to-one correspondence.
By immersing the (0001) plane semiconductor substrate 11 of C for 10 minutes, the oxide film on the surface of the semiconductor substrate 11 is removed by etching.
【００３３】次に、有機金属気相成長（ＭＯＶＰＥ）法
を用いて、半導体基板１１上に所望の半導体を成長させ
る。まず、半導体基板１１を反応炉（図示せず）内のサ
セプタ上に載置する。ここで、半導体基板１１に結晶成
長を行なう主面は、シリコン原子が露出したＳｉ面であ
っても炭素原子が露出したＣ面であってもよい。Next, a desired semiconductor is grown on the semiconductor substrate 11 by using a metal organic chemical vapor deposition (MOVPE) method. First, the semiconductor substrate 11 is placed on a susceptor in a reaction furnace (not shown). Here, the main surface on which the crystal growth is performed on the semiconductor substrate 11 may be a Si surface where silicon atoms are exposed or a C surface where carbon atoms are exposed.
【００３４】次に、反応炉を真空排気した後、圧力が７
０×１３３．３Ｐａ（但し、１３３．３Ｐａ≒１Ｔｏｒ
ｒ）の水素雰囲気において、半導体基板１１に対して温
度が１１００℃で１５分間の加熱処理を行なって基板表
面をクリーニングする。Next, after the reactor was evacuated, the pressure was reduced to 7
0 × 133.3 Pa (However, 133.3 Pa ≒ 1 Torr)
In the hydrogen atmosphere of r), a heat treatment is performed on the semiconductor substrate 11 at a temperature of 1100 ° C. for 15 minutes to clean the substrate surface.
【００３５】次に、温度を１０９０℃に下げた後、トリ
メチルアルミニウム（ＴＭＡ）を１０μモル／分、アン
モニア（ＮＨ3 ）を２．５Ｌ／分及びキャリア用水素を
２Ｌ／分の割合で反応炉内に供給することにより、半導
体基板１１の主面に単結晶のＡｌＮよりなり、厚さが１
５ｎｍのバッファ層１２を成長させる。Next, after the temperature was lowered to 1090 ° C., the reactor was heated at a rate of 10 μmol / min of trimethylaluminum (TMA), 2.5 L / min of ammonia (NH 3 ) and 2 L / min of hydrogen for carrier. The main surface of the semiconductor substrate 11 is made of single-crystal AlN and has a thickness of 1
A 5 nm buffer layer 12 is grown.
【００３６】次に、ＴＭＡの供給を停止すると共に温度
を８００℃に下げた後、ＴＭＡを０．２μモル／分、Ｔ
ＭＧを２μモル／分、トリメチルインジウム(ＴＭＩ)を
２０μモル／分及びＮＨ3 を５Ｌ／分の割合で反応炉内
にそれぞれ供給することにより、半導体基板１１におけ
るバッファ層１２の上にＡｌＧａＩｎＮよりなる単結晶
層１３を成長させる。Next, after the supply of TMA was stopped and the temperature was lowered to 800 ° C., TMA was added at 0.2 μmol / min.
By supplying MG into the reaction furnace at a rate of 2 μmol / min, trimethylindium (TMI) at a rate of 20 μmol / min, and NH 3 at a rate of 5 L / min, the buffer layer 12 of the semiconductor substrate 11 is made of AlGaInN. A single crystal layer 13 is grown.
【００３７】このように、単結晶層１３はＧａＮと格子
定数が一致するように組成を選択できる混晶であるた
め、クラックが生じない高品質な単結晶層１３を用いて
電気的特性及び光学的特性の優れたデバイスを作製でき
る。As described above, since the single crystal layer 13 is a mixed crystal in which the composition can be selected so that the lattice constant matches that of GaN, the electrical characteristics and the optical characteristics are obtained by using the high quality single crystal layer 13 in which cracks do not occur. Devices with excellent mechanical characteristics.
【００３８】本願発明者らは、基板にＳｉＣを用いた窒
化ガリウム系の半導体の製造方法について種々の実験及
び検討を重ねた結果、バッファ層１２の膜厚が１０ｎｍ
以上且つ２５ｎｍ以下の場合に限って、該バッファ層１
２の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層１３の表面にクラックが
発生しないという知見を得ている。The inventors of the present application have conducted various experiments and studies on a method of manufacturing a gallium nitride based semiconductor using SiC as a substrate, and as a result, the buffer layer 12 has a thickness of 10 nm.
The buffer layer 1
Al x Ga 1-xy In y N (where x
Is a real number of 0 ≦ x ≦ 1, y is a real number of 0 ≦ y ≦ 1, and a real number of x + y ≦ 1. Hereinafter, the same applies in this section. Has been found that cracks do not occur on the surface of the single crystal layer 13 composed of
【００３９】以下、この知見について図面を参照しなが
ら詳細に説明する。Hereinafter, this finding will be described in detail with reference to the drawings.
【００４０】図２はＳｉＣよりなる半導体基板にＡｌＮ
よりなるバッファ層を介在させてＧａＮよりなる単結晶
を形成する半導体の製造方法を用いて得られたＧａＮ単
結晶のクラック密度及び表面平坦性に対するバッファ層
の膜厚の関係を表わしている。図２において、破線１は
１ｃｍ2 当たりのクラック密度を表わし、実線２は表面
平坦性を表わしている。FIG. 2 shows that a semiconductor substrate made of SiC is made of AlN.
4 shows the relationship between the crack density and the surface flatness of a GaN single crystal obtained by using a semiconductor manufacturing method in which a single crystal made of GaN is formed with a buffer layer interposed therebetween. In FIG. 2, a broken line 1 indicates a crack density per 1 cm 2 , and a solid line 2 indicates surface flatness.
【００４１】図２の破線１に示すように、バッファ層の
膜厚が１０ｎｍ以上且つ２５ｎｍ以下の範囲ではＧａＮ
単結晶の表面にクラックが発生しない。これは、バッフ
ァ層の膜厚が１０ｎｍ以下の場合は、図３に示すよう
に、バッファ層の膜厚が小さすぎるため、ＳｉＣよりな
る半導体基板の主面を全面にわたって一様に覆うことが
できず、バッファ層の上に成長するＧａＮ単結晶層の表
面は凹凸状になる。さらに、バッファ層の膜厚が小さい
ため、ＧａＮ単結晶層は、格子定数を基板のＳｉＣに合
わせるように成長し、且つ、ＳｉＣとＧａＮとの格子不
整合率が３％と大きいので、クラックが発生すると思わ
れる。As shown by the broken line 1 in FIG. 2, when the buffer layer has a thickness of 10 nm or more and 25 nm or less, GaN
No cracks occur on the surface of the single crystal. This is because when the thickness of the buffer layer is 10 nm or less, as shown in FIG. 3, the thickness of the buffer layer is too small, so that the main surface of the semiconductor substrate made of SiC can be uniformly covered over the entire surface. Instead, the surface of the GaN single crystal layer grown on the buffer layer becomes uneven. Further, since the thickness of the buffer layer is small, the GaN single crystal layer grows so that the lattice constant matches the SiC of the substrate, and the lattice mismatch between SiC and GaN is as large as 3%. It seems to occur.
【００４２】また、バッファ層の膜厚が２５ｎｍ以上の
場合は、該バッファ層の結晶性が十分に向上するため、
該バッファ層の上に成長するＧａＮ単結晶は表面平坦性
がよくなる。しかしながら、ＧａＮ単結晶は、格子定数
をバッファ層のＡｌＮに合わせるように成長し、且つ、
ＡｌＮとＧａＮとの格子不整合率が２％存在するため
に、クラックが発生すると思われる。When the thickness of the buffer layer is 25 nm or more, the crystallinity of the buffer layer is sufficiently improved.
The GaN single crystal grown on the buffer layer has good surface flatness. However, the GaN single crystal grows so that the lattice constant matches the AlN of the buffer layer, and
It is considered that cracks occur because the lattice mismatch between AlN and GaN is 2%.
【００４３】本願の特徴である、バッファ層の膜厚が１
０ｎｍ以上且つ２５ｎｍ以下の場合は、ＳｉＣよりなる
半導体基板の主面を全面にわたって覆うことができるも
のの、バッファ層を構成するＡｌＮの結晶性が十分でな
く、半導体基板とバッファ層との界面及びバッファ層と
単結晶層との界面のいずれにも転移等の格子欠陥が発生
する。これにより、バッファ層の上に成長するＧａＮ単
結晶の配向性は、図３におけるＧａＮのＸ線半値幅に示
すように、５分（＝３００ａｒｃ−ｓｅｃ）と他の場合
に比べて悪い値となっている。このように、ＧａＮ単結
晶層は、バッファ層の近傍において転移等の格子欠陥が
発生しながら成長することにより、半導体基板とバッフ
ァ層との間の格子不整合及びバッファ層と単結晶層との
間の格子不整合を緩和している。その結果、ＧａＮ単結
晶層の表面はクラックが発生することなく平坦で且つ良
好となる。The characteristic of the present invention is that the buffer layer has a thickness of 1
In the case of 0 nm or more and 25 nm or less, although the main surface of the semiconductor substrate made of SiC can be entirely covered, the crystallinity of AlN constituting the buffer layer is not sufficient, and the interface between the semiconductor substrate and the buffer layer and the buffer Lattice defects such as dislocations occur at any interface between the layer and the single crystal layer. Thereby, the orientation of the GaN single crystal grown on the buffer layer is 5 minutes (= 300 arc-sec), which is a bad value as compared with the other cases, as shown by the GaN X-ray half-width in FIG. Has become. As described above, the GaN single crystal layer grows while generating lattice defects such as dislocations near the buffer layer, thereby causing a lattice mismatch between the semiconductor substrate and the buffer layer and a gap between the buffer layer and the single crystal layer. The lattice mismatch between them is mitigated. As a result, the surface of the GaN single crystal layer is flat and good without cracks.
【００４４】なお、ＳｉＣよりなる半導体基板の主面上
に６００℃程度で成長させた多結晶状のＧａＮ又ＡｌＮ
をバッファ層とし、該バッファ層の上にＧａＮよりなる
単結晶層を成長させても、該単結晶層の表面にクラック
が発生することを実験により確認している。Note that polycrystalline GaN or AlN grown on a main surface of a semiconductor substrate made of SiC at about 600 ° C.
It has been confirmed by an experiment that cracks are generated on the surface of the single crystal layer even when a single crystal layer made of GaN is grown on the buffer layer.
【００４５】ところで、本実施形態に係るＡｌＮよりな
るバッファ層１２は、その成長温度を１０００℃以上と
しており、該バッファ層１２が単結晶となるため、従来
のように６００℃の低温で成長した多結晶状のバッファ
層と異なり、導伝性を有している。その結果、半導体基
板１１の主面と反対側の面から電流を注入することが可
能となる。The buffer layer 12 made of AlN according to the present embodiment has a growth temperature of 1000 ° C. or higher, and since the buffer layer 12 is a single crystal, it is grown at a low temperature of 600 ° C. as in the conventional case. Unlike a polycrystalline buffer layer, it has conductivity. As a result, current can be injected from the surface of the semiconductor substrate 11 opposite to the main surface.
【００４６】さらに、バッファ層１２にはクラックを防
止するため不純物がドーピングされていないにもかかわ
らず、１０ｎｍ以上２５ｎｍ以下の膜厚としているた
め、図４（ａ）に示すように、バッファ層１２にトンネ
ル電流が流れて、低抵抗で電流を注入することができ
る。Further, although the buffer layer 12 has a thickness of 10 nm or more and 25 nm or less even though the buffer layer 12 is not doped with an impurity to prevent cracks, as shown in FIG. , A tunnel current flows, and current can be injected with low resistance.
【００４７】ここで、図４（ａ）及び（ｂ）は本実施形
態に係る半導体の製造方法を用いて得られる、ｎ型Ｓｉ
Ｃよりなる半導体基板の上に形成されたｐ型ＧａＮ層と
ｎ型ＧａＮ層とからなるｐ−ｎ接合における電流電圧特
性を表わし、図４（ａ）はＡｌＮよりなるバッファ層の
膜厚が１５ｎｍの場合を表わし、図４（ｂ）は該バッフ
ァ層の膜厚が２００ｎｍの場合を表わしている。ただ
し、図４（ａ）に示すように、バッファ層の膜厚が１５
ｎｍの場合は、優れた整流特性を示し、一方、図４
（ｂ）に示すように、バッファ層の膜厚が２００ｎｍの
場合は、クラックに起因するリーク電流が発生して、ｐ
−ｎ接合特有の整流特性を全く示していないことがわか
る。Here, FIGS. 4A and 4B show n-type Si obtained by using the semiconductor manufacturing method according to the present embodiment.
FIG. 4A shows a current-voltage characteristic at a pn junction composed of a p-type GaN layer and an n-type GaN layer formed on a semiconductor substrate made of C. FIG. FIG. 4 (b) shows the case where the thickness of the buffer layer is 200 nm. However, as shown in FIG.
In the case of nm, excellent rectification characteristics are exhibited, while FIG.
As shown in (b), when the thickness of the buffer layer is 200 nm, a leak current due to cracks occurs, and p
It can be seen that no rectification characteristic peculiar to the -n junction is shown.
【００４８】以下、本発明の第１の実施形態の第１変形
例について図面を参照しながら説明する。Hereinafter, a first modification of the first embodiment of the present invention will be described with reference to the drawings.
【００４９】図５（ａ）は第１の実施形態の第１変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＧａＮよりなり、厚さが１
０ｎｍ以上且つ２５ｎｍ以下のバッファ層２２と、Ａｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順次形
成されている。この半導体の製造方法は、第１の実施形
態と同様に行なうことができ、バッファ層２２の成長工
程においてＴＭＡと共にＴＭＧを供給すればよい。FIG. 5A shows a cross-sectional structure of a semiconductor obtained by using the semiconductor manufacturing method according to the first modification of the first embodiment. The semiconductor substrate is made of 6H—SiC and has a (0001) plane. 11 is made of AlGaN and has a thickness of 1
A buffer layer 22 of not less than 0 nm and not more than 25 nm;
and x Ga 1-xy In y N made of monocrystalline layer 13 are sequentially formed. This semiconductor manufacturing method can be performed in the same manner as in the first embodiment, and TMG may be supplied together with TMA in the buffer layer 22 growth step.
【００５０】本変形例によると、ＡｌＧａＮよりなるバ
ッファ層は、その格子定数がＳｉＣとＧａＮとの間の値
をとるため、ＳｉＣとＧａＮとの格子不整合率の約３％
を緩和するバッファ層として有効である。According to the present modification, the buffer layer made of AlGaN has a lattice constant between SiC and GaN, so that the lattice mismatch between SiC and GaN is about 3%.
It is effective as a buffer layer for reducing the stress.
【００５１】以下、本発明の第１の実施形態の第２変形
例について図面を参照しながら説明する。Hereinafter, a second modification of the first embodiment of the present invention will be described with reference to the drawings.
【００５２】図５（ｂ）は第１の実施形態の第２変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２３と、Ａ
ｌＧａＮよりなり、厚さが１０ｎｍ以上且つ２５ｎｍ以
下の第２のバッファ層２４と、Ａｌx Ｇａ1-x-y Ｉｎy
Ｎ（但し、ｘは０≦ｘ＜１の実数であり、ｙは０＜ｙ≦
１の実数であり、ｘ＋ｙ≦１の実数である。）よりなる
単結晶層１３とが順次形成されている。この半導体の製
造方法は、第１の実施形態と同様に行なうことができ、
第１のバッファ層成長工程の後に、ＴＭＡと共にＴＭＧ
を供給する第２のバッファ層成長工程を行なえばよい。FIG. 5B shows a cross-sectional structure of a semiconductor obtained by using the semiconductor manufacturing method according to the second modification of the first embodiment. The semiconductor substrate is made of 6H—SiC and has a (0001) plane. 11 is made of AlN and has a thickness of 10 n.
a first buffer layer 23 having a thickness of not less than m and not more than 25 nm;
a second buffer layer 24 made of lGaN and having a thickness of 10 nm or more and 25 nm or less, and Al x Ga 1 -xy In y
N (where x is a real number satisfying 0 ≦ x <1, and y is 0 <y ≦
1 is a real number and x + y ≦ 1 is a real number. ) Are sequentially formed. This semiconductor manufacturing method can be performed in the same manner as in the first embodiment.
After the first buffer layer growth step, TMG together with TMA
A second buffer layer growth step of supplying
【００５３】本変形例は単結晶層１３の組成のうち格子
定数が大きくなるＩｎの組成を必須としている。従っ
て、第１のバッファ層２３を構成するＡｌＮは、ＳｉＣ
との格子不整合率が約１％と非常に小さいため、ＡｌＧ
ａＮよりなる第２のバッファ層２４がＧａＮに近い組成
を有し格子定数が大きい場合でも、第１のバッファ層２
３が第２のバッファ層２４と半導体基板１１との間の格
子整合性を向上させるので、その結果、単結晶層１３の
結晶性をさらに高めることができる。In the present modification, the composition of In, which has a large lattice constant, in the composition of the single crystal layer 13 is essential. Therefore, the AlN constituting the first buffer layer 23 is SiC
Is very small, about 1%, so that AlG
Even if the second buffer layer 24 made of aN has a composition close to that of GaN and a large lattice constant, the first buffer layer 2
3 improves the lattice matching between the second buffer layer 24 and the semiconductor substrate 11, so that the crystallinity of the single crystal layer 13 can be further increased.
【００５４】図６（ａ）は第１の実施形態の第３変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層２５と、
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順
次形成されている。この半導体の製造方法は、第１の実
施形態と同様に行なうことができ、バッファ層２５の成
長工程においてＴＭＡと共にＴＭＧ及びＴＭＩを供給す
ればよい。FIG. 6A shows a cross-sectional structure of a semiconductor obtained by using the semiconductor manufacturing method according to the third modification of the first embodiment. The semiconductor substrate is made of 6H—SiC and has a (0001) plane. 11, Al x Ga 1-xy In y N (where x is a real number of 0 <x <1, y is a real number of 0 <y <1, and a real number of x + y <1) A buffer layer 25 having a thickness of 10 nm or more and 25 nm or less;
A single crystal layer 13 of Al x Ga 1-xy In y N is sequentially formed. This semiconductor manufacturing method can be performed in the same manner as in the first embodiment, and TMG and TMI may be supplied together with TMA in the buffer layer 25 growing step.
【００５５】バッファ層２５の混晶組成は、該バッファ
層２５の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりな
る単結晶層１３の混晶組成と同一であってもよいが、さ
らに、バッファ層２５の格子定数は、ＡｌＮの格子定数
により近い値、すなわち、ＳｉＣの格子定数により近い
値が好ましい。このようにすると、バッファ層２５が半
導体基板１１と単結晶層１３との間の格子不整合を確実
に緩和するため、高品質な単結晶１３が得られる。The mixed crystal composition of the buffer layer 25 may be the same as the mixed crystal composition of the single crystal layer 13 made of Al x Ga 1 -xy In y N grown on the buffer layer 25. , The lattice constant of the buffer layer 25 is preferably a value closer to the lattice constant of AlN, that is, a value closer to the lattice constant of SiC. By doing so, the buffer layer 25 reliably reduces lattice mismatch between the semiconductor substrate 11 and the single crystal layer 13, so that a high quality single crystal 13 can be obtained.
【００５６】本変形例によると、バッファ層２５には不
純物がドーピングされていないため、該バッファ層２５
の上にクラッド層や活性層等のデバイスを構成する単結
晶層１３を成長させてもクラックが生じない。According to the present modification, since the buffer layer 25 is not doped with impurities, the buffer layer 25
Cracks do not occur even if a single crystal layer 13 constituting a device such as a cladding layer or an active layer is grown thereon.
【００５７】以下、本発明の第１の実施形態の第４変形
例について図面を参照しながら説明する。Hereinafter, a fourth modification of the first embodiment of the present invention will be described with reference to the drawings.
【００５８】図６（ｂ）は第１の実施形態の第４変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２６と、Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜１の実数
であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実
数である。）よりなり、厚さが１０ｎｍ以上且つ２５ｎ
ｍ以下の第２のバッファ層２７と、Ａｌx Ｇａ1-x-y Ｉ
ｎy Ｎよりなる単結晶層１３とが順次形成されている。
この半導体の製造方法は、第１の実施形態と同様に行な
うことができ、第１のバッファ層成長工程の後に、ＴＭ
Ａと共にＴＭＧ及びＴＭＩを供給する第２のバッファ層
成長工程を行なえばよい。FIG. 6B shows a cross-sectional structure of a semiconductor obtained by using the semiconductor manufacturing method according to the fourth modification of the first embodiment. The semiconductor substrate is made of 6H—SiC and has a (0001) plane. 11 is made of AlN and has a thickness of 10 n.
a first buffer layer 26 having a thickness of not less than m and not more than 25 nm;
1 x Ga 1-xy In y N (where x is a real number of 0 <x <1, y is a real number of 0 <y <1, and a real number of x + y <1), and has a thickness. Is 10 nm or more and 25 n
m or less of the second buffer layer 27 and Al x Ga 1 -xy I
and a single crystal layer 13 of n y N are sequentially formed.
This method of manufacturing a semiconductor can be performed in the same manner as in the first embodiment. After the first buffer layer growth step, TM
A second buffer layer growth step of supplying TMG and TMI together with A may be performed.
【００５９】本変形例によると、第１のバッファ層２６
を構成するＡｌＮはＳｉＣとの格子不整合率が約１％で
あって、窒化ガリウム系化合物半導体としては最も小さ
いため、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層２７の格子整合性を向上させるので、単結晶層１
３の結晶性をさらに向上させることができる。According to the present modification, the first buffer layer 26
Has a lattice mismatch ratio of about 1% with SiC and is the smallest as a gallium nitride-based compound semiconductor, so that the lattice of the second buffer layer 27 made of Al x Ga 1 -xy In y N The single crystal layer 1
The crystallinity of No. 3 can be further improved.
【００６０】なお、本実施形態及び各変形例において、
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３を成長
させる基板としてＳｉＣを用いたが、Ｓｉよりなる基板
の主面を炭化することによって、ＳｉＣよりなる半導体
層を形成し、該半導体層の上にＡｌＮよりなるバッファ
層を形成しても同様の効果を得ることができる。これに
より、ＳｉＣよりなる高価な半導体基板を用いることな
く、極めて入手しやすいＳｉよりなる半導体基板を用い
て高品質な窒化ガリウム系半導体を確実に得ることがで
きる。In this embodiment and each of the modifications,
Although SiC was used as a substrate on which the single crystal layer 13 made of Al x Ga 1-xy In y N was grown, a semiconductor layer made of SiC was formed by carbonizing the main surface of the substrate made of Si. The same effect can be obtained even if a buffer layer made of AlN is formed on the layer. This makes it possible to reliably obtain a high-quality gallium nitride-based semiconductor using a very easily available semiconductor substrate made of Si without using an expensive semiconductor substrate made of SiC.
【００６１】以下、本実施形態における酸化膜除去工程
の効果について図面を参照しながら説明する。Hereinafter, the effect of the oxide film removing step in this embodiment will be described with reference to the drawings.
【００６２】図７は本実施形態に係る半導体の製造方法
を用いて得られる半導体の表面平坦性を表わし、図７
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、図７（ｂ）は
該半導体基板における炭素原子が露出したＣ面にバッフ
ァ層を介在させて成長させたＧａＮ単結晶層の表面平坦
性を表わしている。図７（ａ）において、曲線３は本実
施形態に係る酸化膜除去処理が行なわれたＧａＮ単結晶
層のＳｉ面の表面平坦性を表わし、曲線４は酸化膜除去
処理が行なわれていないＧａＮ単結晶層のＳｉ面の表面
平坦性を表わしている。また、図７（ｂ）において、曲
線５は本実施形態に係る酸化膜除去処理が行なわれたＧ
ａＮ単結晶層のＣ面の表面平坦性を表わし、曲線６は酸
化膜除去処理が行なわれていないＧａＮ単結晶層のＣ面
の表面平坦性を表わしている。FIG. 7 shows the surface flatness of the semiconductor obtained by using the semiconductor manufacturing method according to the present embodiment.
FIG. 7A shows the surface flatness of a GaN single crystal layer grown with a buffer layer interposed on the Si surface of a semiconductor substrate made of SiC where silicon atoms are exposed, and FIG. 7B shows carbon atoms in the semiconductor substrate. Indicates the surface flatness of the GaN single crystal layer grown with the buffer layer interposed on the exposed C-plane. In FIG. 7A, curve 3 represents the surface flatness of the Si surface of the GaN single crystal layer subjected to the oxide film removal processing according to the present embodiment, and curve 4 represents GaN not subjected to the oxide film removal processing. It shows the surface flatness of the Si surface of the single crystal layer. Further, in FIG. 7B, a curve 5 indicates G where the oxide film removal processing according to the present embodiment is performed.
The surface flatness of the C plane of the aN single crystal layer is shown, and the curve 6 shows the surface flatness of the C plane of the GaN single crystal layer not subjected to the oxide film removal treatment.
【００６３】図７（ａ）における曲線４及び図７（ｂ）
における曲線６に示すように、結晶成長前に、ＳｉＣよ
りなる半導体基板の酸化膜除去処理が施されなかった場
合は、酸化膜により均一な２次元成長が起こらずに表面
平坦性が悪いことがわかる。特に、図７（ｂ）の曲線６
に示すように、Ｃ面の場合はＳｉ面に比べて酸化されや
すく表面の凹凸が大きくなるため、量子井戸等の微細な
デバイス構造を形成する結晶成長は困難である。The curve 4 in FIG. 7A and the curve 4 in FIG.
As shown by the curve 6 in the above, if the oxide film removal treatment of the semiconductor substrate made of SiC was not performed before the crystal growth, the oxide film did not cause uniform two-dimensional growth, resulting in poor surface flatness. Recognize. In particular, curve 6 in FIG.
As shown in (1), the C-plane is more susceptible to oxidation than the Si-plane, and the irregularities on the surface are larger. Therefore, it is difficult to grow a crystal to form a fine device structure such as a quantum well.
【００６４】しかしながら、本実施形態に示したよう
に、バッファードフッ酸を用いてＳｉＣよりなる半導体
基板の表面の酸化膜を除去することにより、該半導体基
板におけるＳｉ面及びＣ面の表面平坦性を共に著しく向
上させることができる。However, as shown in this embodiment, by removing the oxide film on the surface of the semiconductor substrate made of SiC using buffered hydrofluoric acid, the surface flatness of the Si surface and the C surface of the semiconductor substrate can be reduced. Can be significantly improved.
【００６５】なお、本実施形態においては、半導体結晶
の成長にＭＯＶＰＥ法を用いたがこれに限るものではな
い。すなわち、本発明は、ＡｌＮよりなるバッファ層の
所定の膜厚が、該バッファ層の上に成長するＧａＮ系の
結晶性を向上させるのであって、例えば、液相や分子線
を用いたエピタキシー法であっても同様の効果を有する
ことは言うまでもない。In this embodiment, the MOVPE method is used for growing the semiconductor crystal, but the present invention is not limited to this. That is, in the present invention, the predetermined thickness of the buffer layer made of AlN improves the crystallinity of the GaN-based layer grown on the buffer layer. For example, an epitaxy method using a liquid phase or a molecular beam is used. Needless to say, the same effect can be obtained even with the above.
【００６６】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
【００６７】図８は本発明の第２の実施形態に係る半導
体発光素子である半導体レーザ素子の断面構成を示して
おり、ＳｉＣよりなる半導体基板のＣ面に窒化ガリウム
系半導体結晶が成長し、該半導体基板のＳｉ面に電極が
形成されている。FIG. 8 shows a cross-sectional structure of a semiconductor laser device which is a semiconductor light emitting device according to the second embodiment of the present invention. A gallium nitride based semiconductor crystal grows on a C-plane of a semiconductor substrate made of SiC. An electrode is formed on the Si surface of the semiconductor substrate.
【００６８】本実施形態に係る半導体レーザ素子の製造
方法の概略を説明する。まず、気相成長を行なう前に、
酸化膜除去工程において、混合比が１０対１のフッ化ア
ンモニウム（ＮＨ4 Ｆ）とフッ化水素（ＨＦ）とからな
るバッファードフッ酸に、６Ｈ−ＳｉＣよりなり、（０
００１）面のｎ型半導体基板３１を１０分間浸すことに
より、ｎ型半導体基板３１の表面の酸化膜をエッチング
除去する。An outline of a method for manufacturing a semiconductor laser device according to the present embodiment will be described. First, before performing vapor phase growth,
In the oxide film removing step, a buffered hydrofluoric acid composed of ammonium fluoride (NH 4 F) and hydrogen fluoride (HF) having a mixing ratio of 10 to 1 is made of 6H—SiC,
By dipping the (001) plane n-type semiconductor substrate 31 for 10 minutes, the oxide film on the surface of the n-type semiconductor substrate 31 is removed by etching.
【００６９】次に、ｎ型半導体基板３１のＣ面３１ａを
主面として該ｎ型半導体基板３１を反応炉内の加熱用サ
セプタに載置した後、前述した第１の実施形態と同様の
ＭＯＶＰＥ法を用いて、ｎ型半導体基板３１のＣ面３１
ａに各半導体層を順次成長させる。すなわち、図８に示
すように、ｎ型半導体基板３１のＣ面３１ａの上に、該
ｎ型半導体基板３１とその上に成長させる窒化ガリウム
系半導体との格子整合を図るための、厚さが１０ｎｍ以
上且つ２５ｎｍ以下で、ＡｌＮよりなるバッファ層３２
と、ｎ型Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生した
レーザ光を導波するためのｎ型クラッド層３３と、ｎ型
ＧａＮよりなり、キャリアを効率よく注入するためのｎ
型ガイド層３４と、ＩｎＧａＮよりなり、レーザ光を発
生させる活性層３５と、ｐ型ＧａＮよりなり、キャリア
を効率よく注入するためのｐ型ガイド層３６と、ｐ型Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生したレーザ光を
ｎ型クラッド層３３と共に導波するためのｐ型クラッド
層３７と、ｐ型ＧａＮよりなり、電極とオーミック接触
を図るｐ型コンタクト層３８とを順次成長させる。その
後、ｐ型コンタクト層３８の上にｐ型電極３９を形成す
ると共に、ｎ型半導体基板３１のＳｉ面３１ｂにｎ型電
極４０を形成する。Next, after mounting the n-type semiconductor substrate 31 on the heating susceptor in the reaction furnace with the C-plane 31a of the n-type semiconductor substrate 31 as the main surface, the same MOVPE as in the first embodiment is used. Surface 31 of n-type semiconductor substrate 31
Each semiconductor layer is sequentially grown on a. That is, as shown in FIG. 8, the thickness for forming a lattice match between the n-type semiconductor substrate 31 and the gallium nitride-based semiconductor grown thereon is formed on the C-plane 31 a of the n-type semiconductor substrate 31. A buffer layer 32 made of AlN having a thickness of 10 nm or more and 25 nm or less.
When made of a n-type Al x Ga 1-xy In y N, the n-type cladding layer 33 for guiding the laser beam generated consists of n-type GaN, n for injecting carriers efficiently
A p-type guide layer 34, an active layer 35 made of InGaN and generating laser light, a p-type guide layer 36 made of p-type GaN for injecting carriers efficiently, and a p-type A
a p-type contact made of l x Ga 1-xy In y N for guiding the generated laser light together with the n-type clad layer 33; and a p-type contact made of p-type GaN for achieving ohmic contact with the electrode. The layer 38 is sequentially grown. Thereafter, a p-type electrode 39 is formed on the p-type contact layer 38 and an n-type electrode 40 is formed on the Si surface 31 b of the n-type semiconductor substrate 31.
【００７０】ＩｎＧａＮよりなる活性層３５のＩｎ組成
は約２０％で、レーザ光の発光波長は４１０ｎｍ〜４２
０ｎｍである。The In composition of the active layer 35 made of InGaN is about 20%, and the emission wavelength of laser light is 410 nm to 42 nm.
0 nm.
【００７１】以下、ｎ型半導体基板３１におけるＳｉ面
に各半導体結晶層をそれぞれ成長させて比較用の半導体
レーザ素子を作製し、本実施形態の半導体レーザ素子と
比較検討した結果を示す。Hereinafter, a semiconductor laser device for comparison is produced by growing each semiconductor crystal layer on the Si surface of the n-type semiconductor substrate 31, and the result of comparison with the semiconductor laser device of the present embodiment is shown.
【００７２】図９は本実施形態に係る半導体レーザ素子
及び比較用の半導体レーザ素子の電流電圧特性を表わ
し、曲線７は本実施形態に係る半導体レーザ素子であ
り、曲線８は比較用の半導体レーザ素子である。曲線７
に示すように、ｎ型半導体基板３１におけるＣ面３１ａ
上に結晶成長をさせると共に該Ｃ面３１ａの反対側の面
であるＳｉ面３１ｂ上にｎ型電極４０を形成する場合の
方が、曲線８に示すように、ｎ型半導体基板３１におけ
るＳｉ面３１ｂ上に結晶成長をさせると共に該Ｓｉ面３
１ｂの反対側の面であるＣ面３１ａ上にｎ型電極４０を
形成する場合に比べて、しきい値電圧及び電気抵抗が小
さくなり特性が向上することがわかる。これは、ｎ型半
導体基板３１の主面の反対側の面がＣ面であると酸化さ
れやすくなり、該Ｃ面に自然に形成される酸化膜により
接触抵抗が増大するためであると考えられる。FIG. 9 shows the current-voltage characteristics of the semiconductor laser device according to this embodiment and the semiconductor laser device for comparison. Curve 7 shows the semiconductor laser device according to this embodiment, and curve 8 shows the semiconductor laser device for comparison. Element. Curve 7
As shown in the figure, the C-plane 31a of the n-type semiconductor substrate 31
In the case where the n-type electrode 40 is formed on the Si surface 31b which is a surface opposite to the C surface 31a while crystal growth is performed on the Si surface in the n-type semiconductor substrate 31, A crystal is grown on the Si surface 3b.
It can be seen that the threshold voltage and the electric resistance are reduced and the characteristics are improved as compared with the case where the n-type electrode 40 is formed on the C-plane 31a opposite to the side 1b. This is considered to be because the surface opposite to the main surface of the n-type semiconductor substrate 31 is easily oxidized when the surface is the C surface, and the contact resistance is increased by the oxide film naturally formed on the C surface. .
【００７３】このように、本実施形態によると、ＳｉＣ
よりなるｎ型半導体基板３１を用いて窒化ガリウム系半
導体レーザ素子を作製する際に、結晶成長を行なう主面
をＣ面３１ａとし、電極を形成する面を主面とは反対側
のＳｉ面３１ｂとすることにより、電気的特性を向上さ
せることができる。その結果、室温において４１０ｎｍ
〜４２０ｎｍの紫色で連続的に発振する窒化ガリウム系
半導体レーザ素子を確実に実現することができる。As described above, according to the present embodiment, the SiC
When fabricating a gallium nitride based semiconductor laser device using n-type semiconductor substrate 31 made of n-type semiconductor substrate 31, the main surface on which crystal growth is performed is C-plane 31a, and the surface on which electrodes are formed is Si surface 31b opposite to the main surface. By doing so, the electrical characteristics can be improved. As a result, at room temperature 410 nm
A gallium nitride-based semiconductor laser device that continuously oscillates in a purple wavelength of up to 420 nm can be reliably realized.
【００７４】また、ＡｌＮよりなるバッファ層３２は、
不純物ドーピングを行なわない方がデバイス構造となる
各単結晶層の表面にはクラックが極めて生じにくくなる
が、該ッファ層３２に不純物ドーピングを行なったとし
ても、本実施形態のように該バッファ層３２の膜厚を１
０ｎｍ以上で２５ｎｍ以下とすることにより、十分にク
ラックを低減する効果がある。The buffer layer 32 made of AlN is
Cracks are extremely unlikely to occur on the surface of each single crystal layer having a device structure when impurity doping is not performed. However, even if impurity doping is performed on the buffer layer 32, the buffer layer 32 Film thickness of 1
When the thickness is 0 nm or more and 25 nm or less, there is an effect of sufficiently reducing cracks.
【００７５】また、ＳｉＣよりなる半導体基板３１の表
面酸化膜のエッチング除去にバッファードフッ酸を用い
たが、他の酸やアルカリであっても同様の効果が得られ
ることは言うまでもない。Although buffered hydrofluoric acid is used for removing the surface oxide film of the semiconductor substrate 31 made of SiC by etching, it goes without saying that the same effect can be obtained with other acids or alkalis.
【００７６】また、本実施形態に係る発光素子を半導体
レーザ素子としたがこれに限らず、窒化ガリウム系電気
デバイスの作製に効果があることはいうまでもない。Although the light emitting device according to the present embodiment is a semiconductor laser device, the present invention is not limited to this, and it goes without saying that the present invention is effective for manufacturing a gallium nitride-based electric device.
【００７７】[0077]
【発明の効果】本発明に係る第１の半導体の製造方法に
よると、１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長し
たＡｌＮよりなるバッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層とバッファ層との界面
及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層との界面にそれぞれ転移
が生ずる。この転移によってバッファ層と単結晶層との
格子不整合が緩和されるため、バッファ層上に成長する
単結晶層にクラックが入らないので、表面平坦性に優れ
た良質の単結晶層を得ることができる。According to the first method of manufacturing a semiconductor according to the present invention, the buffer layer made of AlN grown to a thickness of 10 nm or more and 25 nm or less has insufficient crystallinity, and the semiconductor layer made of silicon carbide Between the buffer layer and the buffer layer and Al x Ga 1 -xy In y N (where x
Is a real number of 0 ≦ x ≦ 1, y is a real number of 0 ≦ y ≦ 1, and a real number of x + y ≦ 1. Hereinafter, the same applies in this section. The transition occurs at the interface with the single crystal layer of This transition alleviates the lattice mismatch between the buffer layer and the single crystal layer, so that the single crystal layer grown on the buffer layer does not crack, so that a high quality single crystal layer with excellent surface flatness can be obtained. Can be.
【００７８】第１の半導体の製造方法において、バッフ
ァ層成長工程が、バッファ層を１０００℃以上の温度で
成長させる工程を含むと、ＡｌＮよりなるバッファ層が
単結晶となるため、多結晶状のバッファ層と異なり導伝
性を有するので、半導体基板の主面と反対側の面から電
流を注入できる。このため、デバイスを作製する際に、
半導体基板をｎ型にしたｐ−ｎ接合の構成が容易とな
る。In the first method of manufacturing a semiconductor, if the buffer layer growing step includes the step of growing the buffer layer at a temperature of 1000 ° C. or more, the buffer layer made of AlN becomes a single crystal, so that the polycrystalline Since it has conductivity unlike the buffer layer, current can be injected from the surface opposite to the main surface of the semiconductor substrate. For this reason, when manufacturing a device,
The configuration of a pn junction in which the semiconductor substrate is made n-type becomes easy.
【００７９】第１の半導体の製造方法において、バッフ
ァ層成長工程が、バッファ層を不純物をドープすること
なく成長させる工程を含むと、バッファ層の上に成長す
る単結晶にクラックが極めて生じにくくなる。また、バ
ッファ層がノンドープであっても、該バッファ層の厚さ
が１０ｎｍ〜２５ｎｍであるため、該バッファ層にトン
ネル電流が流れるので、半導体基板のバッファ層側の主
面と反対側の面に電極を形成することができ、構造が簡
単になる。In the first semiconductor manufacturing method, when the buffer layer growing step includes the step of growing the buffer layer without doping impurities, cracks are extremely unlikely to occur in the single crystal grown on the buffer layer. . Even if the buffer layer is non-doped, a tunnel current flows through the buffer layer because the thickness of the buffer layer is 10 nm to 25 nm. Electrodes can be formed, and the structure is simplified.
【００８０】本発明に係る第２の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、バッファ層のＡｌＧａＮはその格子定数がＳｉＣ
とＧａＮとの間の値で成長するため、バッファ層の上に
成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の
格子不整合をさらに緩和するので、一層高品質な窒化ガ
リウム系単結晶層を得ることができる。According to the second method of manufacturing a semiconductor according to the present invention, the same effect as that of the first method of manufacturing a semiconductor can be obtained, and the AlGaN of the buffer layer has a lattice constant of SiC.
And GaN, the lattice mismatch of the single crystal layer of Al x Ga 1-xy In y N grown on the buffer layer is further alleviated. A single crystal layer can be obtained.
【００８１】本発明に係る第３の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層は、
該単結晶層のＩｎの組成を表わすｙが非零であることか
ら、格子定数が大きくなるＩｎの組成を必須としてお
り、第１のバッファ層のＡｌＮはＳｉＣとの格子不整合
率が約１％と窒化ガリウム系化合物半導体としては最も
小さいため、第２のバッファ層の格子定数を相対的に大
きくしても、半導体基板と単結晶層との格子整合性が向
上するので、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０
≦ｘ＜１の実数であり、ｙは０＜ｙ≦１の実数であり、
ｘ＋ｙ≦１の実数である。）よりなる単結晶層の結晶性
をさらに向上させることができる。According to the third method of manufacturing a semiconductor according to the present invention, the same effect as that of the first method of manufacturing a semiconductor can be obtained, and the single crystal layer made of Al x Ga 1 -xy In y N
Since y representing the In composition of the single crystal layer is non-zero, an In composition having a large lattice constant is essential, and AlN of the first buffer layer has a lattice mismatch with SiC of about 1%. % and for the smallest as a gallium nitride compound semiconductor, even if relatively large lattice constant of the second buffer layer, since the lattice matching between the semiconductor substrate and the single crystal layer is improved, Al x Ga 1 -xy In y N (where x is 0
X is a real number satisfying x <1, y is a real number satisfying 0 <y ≦ 1,
x + y ≦ 1 is a real number. ) Can be further improved in crystallinity.
【００８２】本発明に係る第４の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜
１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ
＜１の実数である。）よりなるバッファ層には不純物が
ドーピングされていないため、該バッファ層の上にデバ
イスの構成要素となる、Ａｌx Ｇａ1-x-y Ｉｎy Ｎより
なる単結晶層を成長させてもクラックが生じない。According to the fourth method of manufacturing a semiconductor according to the present invention, the same effect as that of the first method of manufacturing a semiconductor can be obtained, and in addition, Al x Ga 1 -xy In y N (where x is 0 < x <
1 is a real number, y is a real number of 0 <y <1, and x + y
<1 is a real number. ) Is not doped with impurities, cracks occur even when a single crystal layer made of Al x Ga 1-xy In y N, which is a component of the device, is grown on the buffer layer. Absent.
【００８３】第４の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むと、バッファ層が基
板と単結晶層との格子不整合を確実に緩和するので、単
結晶層の結晶が良質となる。In the fourth method of manufacturing a semiconductor, the buffer layer is grown such that the buffer layer has a lattice constant between the lattice constant of AlN and the lattice constant of the single crystal layer. When the buffer layer is included, the buffer layer surely alleviates the lattice mismatch between the substrate and the single crystal layer, so that the crystal of the single crystal layer has high quality.
【００８４】本発明に係る第５の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、第２のバッファ層のＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１
の実数であり、ｘ＋ｙ＜１の実数である。）は第１のバ
ッファ層のＡｌＮの格子定数とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層の格子定数との間の値をとるように
成長させるため、第１のバッファ層と単結晶層との格子
整合性が高まるので、単結晶層の結晶性をさらに向上さ
せることができる。According to the fifth method of manufacturing a semiconductor according to the present invention, the same effect as that of the first method of manufacturing a semiconductor can be obtained, and the Al x Ga 1 -xy In y N of the second buffer layer can be obtained.
(Where x is a real number of 0 <x <1 and y is 0 <y <1
And a real number of x + y <1. ) Indicates the lattice constant of AlN of the first buffer layer and Al x Ga 1 -xy In y
Since the first buffer layer and the single crystal layer are grown so as to have a value between the lattice constant of the single crystal layer and the lattice constant of the first buffer layer and the single crystal layer, the crystallinity of the single crystal layer is further improved. be able to.
【００８５】発明に係る第６の半導体の製造方法による
と、ＳｉＣよりなる半導体基板におけるＳｉ面よりも酸
化しやすいＣ面であっても、該Ｃ面上にＡｌx Ｇａ
1-x-y Ｉｎy Ｎよりなる半導体層をクラックが生じない
ように成長させることができるため、該半導体層を活性
層やクラッド層等のデバイス構造として成長させれば、
特性に優れるデバイスを確実に得ることができる。According to the sixth method of manufacturing a semiconductor according to the present invention, even if the C surface of the semiconductor substrate made of SiC is more easily oxidized than the Si surface, Al x Ga is placed on the C surface.
Since a semiconductor layer made of 1-xy In y N can be grown without cracks, if the semiconductor layer is grown as a device structure such as an active layer or a clad layer,
A device having excellent characteristics can be reliably obtained.
【００８６】第６の半導体の製造方法において、ＳｉＣ
よりなる半導体基板におけるＣ面の反対側の面であっ
て、シリコン原子が露出した露出面であるＳｉ面に電極
となる導体膜を形成する導体膜形成工程をさらに備えて
いると、Ｃ面に比べて酸化しにくいＳｉ面に電極を形成
するため、しきい値電圧の低減化等の電気的特性が向上
する。In the sixth method of manufacturing a semiconductor, the method of
The method further comprises a conductor film forming step of forming a conductor film serving as an electrode on the Si surface, which is an exposed surface on which silicon atoms are exposed, on the surface opposite to the C surface in the semiconductor substrate made of Since the electrode is formed on the Si surface which is less likely to be oxidized, electric characteristics such as a reduction in threshold voltage are improved.
【００８７】本発明に係る第１又は第２の半導体発光素
子によると、バッファ層の上に成長する窒化ガリウム系
の第２の半導体層にはクラックが生じないため、該第２
の半導体層を活性層やクラッド層等のデバイス構造とし
て成長させれば、特性に優れる光デバイスを確実に得る
ことができる。According to the first or second semiconductor light emitting device of the present invention, no crack is generated in the gallium nitride based second semiconductor layer grown on the buffer layer.
If the semiconductor layer is grown as a device structure such as an active layer and a cladding layer, an optical device having excellent characteristics can be reliably obtained.
【００８８】第１の半導体発光素子において、第１の半
導体層は炭化ケイ素よりなる基板であり、該基板におけ
る炭素原子が露出した露出面であるＣ面にバッファ層が
形成され、Ｃ面の反対側の面であって、シリコン原子が
露出した露出面であるＳｉ面に電極が形成されている
と、半導体基板におけるＣ面には、ＡｌＮよりなるバッ
ファ層及びＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半
導体層が確実に成長すると共に、Ｃ面に比べて酸化しに
くいＳｉ面に電極を形成するため、しきい値電圧の低減
化等の電気的特性が向上する。In the first semiconductor light emitting device, the first semiconductor layer is a substrate made of silicon carbide, and a buffer layer is formed on an exposed surface of the substrate, which is a surface where carbon atoms are exposed. When the electrode is formed on the Si surface, which is the exposed surface on which the silicon atoms are exposed, the buffer layer made of AlN and the Al x Ga 1-xy In y N Since the second semiconductor layer is surely grown and an electrode is formed on the Si surface that is less susceptible to oxidation than the C surface, electrical characteristics such as a reduction in threshold voltage are improved.
【００８９】第１の半導体発光素子において、第１の半
導体層はシリコンよりなる基板の主面が炭化されてなる
と、ＳｉＣよりなる半導体基板に比べて極めて入手しや
すいシリコンよりなる基板を用いて、窒化ガリウム系半
導体発光素子を得ることができる。In the first semiconductor light emitting device, when the main surface of the substrate made of silicon is carbonized, the first semiconductor layer is formed by using a substrate made of silicon which is much more easily available than a semiconductor substrate made of SiC. A gallium nitride based semiconductor light emitting device can be obtained.
【００９０】第１の半導体発光素子において、バッファ
層は不純物がドープされていないノンドープ層である
と、デバイスを構成する単結晶層の表面にはクラックが
極めて生じにくくなる。In the first semiconductor light emitting device, when the buffer layer is a non-doped layer in which impurities are not doped, cracks are extremely unlikely to occur on the surface of the single crystal layer constituting the device.
【図１】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる窒化ガリウム系半導体を示す構成断
面図である。FIG. 1 is a configuration sectional view showing a gallium nitride-based semiconductor obtained by using a semiconductor manufacturing method according to a first embodiment of the present invention.
【図２】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られるＧａＮ単結晶のクラック密度及び表
面平坦性に対するバッファ層の膜厚の関係を表わす相関
図である。FIG. 2 is a correlation diagram showing a relationship between a crack density and a surface flatness of a GaN single crystal obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention and a thickness of a buffer layer.
【図３】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られるＧａＮ単結晶のクラック、Ｘ線解析
結果及び表面平坦性等に対するバッファ層の膜厚の関係
を表わす一覧図である。FIG. 3 is a list showing the relationship between the thickness of a buffer layer, cracks, X-ray analysis results, surface flatness, and the like of a GaN single crystal obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention. It is.
【図４】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる、ｎ型ＳｉＣよりなる半導体基板の
上に形成されたｐ型ＧａＮ層とｎ型ＧａＮ層とからなる
ｐ−ｎ接合における電流電圧特性を表わし、（ａ）はＡ
ｌＮよりなるバッファ層の膜厚が１５ｎｍの場合を表わ
すグラフであり、（ｂ）はＡｌＮよりなるバッファ層の
膜厚が２００ｎｍの場合を表わすグラフである。FIG. 4 is a diagram showing a p-type GaN layer and an n-type GaN layer formed on an n-type SiC semiconductor substrate, which are obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention. -N junction current-voltage characteristics, (a)
It is a graph showing the case where the thickness of the buffer layer made of 1N is 15 nm, and (b) is a graph showing the case where the thickness of the buffer layer made of AlN is 200 nm.
【図５】（ａ）は本発明の第１の実施形態の第１変形例
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第２変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。FIG. 5A is a configuration sectional view showing a gallium nitride-based semiconductor obtained by using a semiconductor manufacturing method according to a first modification of the first embodiment of the present invention. FIG. 4B is a cross-sectional view illustrating a configuration of a gallium nitride-based semiconductor obtained by using a method for manufacturing a semiconductor according to a second modification of the first embodiment of the present invention.
【図６】（ａ）は本発明の第１の実施形態の第３変形例
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第４変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。FIG. 6A is a cross-sectional view showing a structure of a gallium nitride-based semiconductor obtained by using a semiconductor manufacturing method according to a third modification of the first embodiment of the present invention. (B) is a cross-sectional view showing a configuration of a gallium nitride-based semiconductor obtained by using a semiconductor manufacturing method according to a fourth modification of the first embodiment of the present invention.
【図７】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる半導体の表面平坦性を表わし、
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、（ｂ）は該半
導体基板における炭素原子が露出したＣ面にバッファ層
を介在させて成長させたＧａＮ単結晶層の表面平坦性を
表わしている。FIG. 7 shows the surface flatness of a semiconductor obtained by using the semiconductor manufacturing method according to the first embodiment of the present invention;
(A) shows the surface flatness of a GaN single crystal layer grown with a buffer layer interposed on the Si surface of a semiconductor substrate made of SiC where silicon atoms are exposed, and (b) shows the surface of the semiconductor substrate where carbon atoms are exposed. It shows the surface flatness of a GaN single crystal layer grown on a C-plane with a buffer layer interposed.
【図８】本発明の第２の実施形態に係る半導体発光素子
を示す構成断面図である。FIG. 8 is a sectional view showing a configuration of a semiconductor light emitting device according to a second embodiment of the present invention.
【図９】本発明の第２の実施形態に係る半導体発光素子
及び比較用の半導体発光素子の電流電圧特性を表わすグ
ラフである。FIG. 9 is a graph showing current-voltage characteristics of a semiconductor light emitting device according to a second embodiment of the present invention and a semiconductor light emitting device for comparison.
【図１０】窒化ガリウム系半導体の格子定数とバンドギ
ャップとの関係を示すグラフである。FIG. 10 is a graph showing a relationship between a lattice constant and a band gap of a gallium nitride-based semiconductor.
１１ 半導体基板 １２ バッファ層 １３ 単結晶層 ２２ バッファ層 ２３ 第１のバッファ層 ２４ 第２のバッファ層 ２５ バッファ層 ２６ 第１のバッファ層 ２７ 第２のバッファ層 ３１ ｎ型半導体基板 ３１ａ Ｃ面 ３１ｂ Ｓｉ面 ３２ バッファ層 ３３ ｎ型クラッド層 ３４ ｎ型ガイド層 ３５ 活性層 ３５ ｐ型ガイド層 ３７ ｐ型クラッド層 ３８ ｐ型コンタクト層 ３９ ｐ型電極 ４０ ｎ型電極 Reference Signs List 11 semiconductor substrate 12 buffer layer 13 single crystal layer 22 buffer layer 23 first buffer layer 24 second buffer layer 25 buffer layer 26 first buffer layer 27 second buffer layer 31 n-type semiconductor substrate 31a C-plane 31b Si Surface 32 buffer layer 33 n-type clad layer 34 n-type guide layer 35 active layer 35 p-type guide layer 37 p-type clad layer 38 p-type contact layer 39 p-type electrode 40 n-type electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 信行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 粂 雅博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Nobuyuki Uemura 1006 Kazuma Kadoma, Osaka Pref.Matsushita Electric Industrial Co., Ltd.
Claims (15)
ｌＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以
下の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備えていることを
特徴とする半導体の製造方法。1. A method in which A is formed on a semiconductor layer made of silicon carbide.
a buffer layer growing step of growing a buffer layer of 1N to a thickness of 10 nm or more and 25 nm or less, and Al x Ga 1 -xy In y N (where x is a real number of 0 ≦ x ≦ 1) on the buffer layer. And y is a real number satisfying 0 ≦ y ≦ 1 and a real number satisfying x + y ≦ 1). A single crystal layer growing step of growing a single crystal layer Method.
ァ層を１０００℃以上の温度で成長させる工程を含むこ
とを特徴とする請求項１に記載の半導体の製造方法。2. The method according to claim 1, wherein the step of growing the buffer layer includes a step of growing the buffer layer at a temperature of 1000 ° C. or higher.
ァ層を不純物をドープすることなく成長させる工程を含
むことを特徴とする請求項１に記載の半導体の製造方
法。3. The method according to claim 1, wherein the buffer layer growing step includes a step of growing the buffer layer without doping impurities.
ＧａＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ
以下の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備えていることを
特徴とする半導体の製造方法。4. An Al layer on a semiconductor layer made of silicon carbide.
10 nm or more and 25 nm buffer layer made of GaN
A buffer layer growing step of growing to the following thickness, and Al x Ga 1 -xy In y N (where x is a real number of 0 ≦ x ≦ 1, and y is 0 ≦ y ≦ 1) And a real number of x + y ≦ 1). A single crystal layer growing step of growing a single crystal layer comprising:
Ｎよりなる第１のバッファ層を１０ｎｍ以上且つ２５ｎ
ｍ以下の厚さに成長させる第１のバッファ層成長工程
と、 前記第１のバッファ層の上にＡｌＧａＮよりなる第２の
バッファ層を成長させる第２のバッファ層成長工程と、 前記第２のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｘ＜１の実数であり、ｙは０＜ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる単
結晶層を成長させる単結晶層成長工程とを備えているこ
とを特徴とする半導体の製造方法。5. An Al layer on a semiconductor layer made of silicon carbide.
The first buffer layer made of N is not less than 10 nm and 25 n
m, a second buffer layer growing step of growing a second buffer layer made of AlGaN on the first buffer layer, and a second buffer layer growing step of growing a second buffer layer of AlGaN on the first buffer layer. Al x Ga 1-xy In y N on the buffer layer
(Where x is a real number satisfying 0 ≦ x <1 and y is 0 <y ≦ 1
Is a real number of x + y ≦ 1. A) a single crystal layer growing step of growing a single crystal layer comprising:
x Ｇａ1-x-y ＩｎyＮ（但し、ｘは０＜ｘ＜１の実数で
あり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実数
である。）よりなるバッファ層を１０ｎｍ以上且つ２５
ｎｍ以下の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備えていることを
特徴とする半導体の製造方法。6. An Al layer on a semiconductor layer made of silicon carbide.
x Ga 1-xy In y N ( where, x is a real number 0 <x <1 for, y are real numbers 0 <y <1, x + y <1 real number.) 10 nm buffer layer of More than 25
a buffer layer growing step of growing to a thickness of not more than nm, and Al x Ga 1-xy In y N (where x is a real number of 0 ≦ x ≦ 1 and y is 0 ≦ y ≦ A real number of 1 and a real number of x + y ≦ 1).
ァ層を、該バッファ層の格子定数がＡｌＮの格子定数と
前記単結晶層の格子定数との間の値となるように成長さ
せる工程を含むことを特徴とする請求項６に記載の半導
体の製造方法。7. The buffer layer growing step includes a step of growing the buffer layer such that the buffer layer has a lattice constant between the lattice constant of AlN and the lattice constant of the single crystal layer. The method for manufacturing a semiconductor according to claim 6, wherein:
Ｎよりなる第１のバッファ層を１０ｎｍ以上且つ２５ｎ
ｍ以下の厚さに成長させる第１のバッファ層成長工程
と、 前記第１のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１
の実数であり、ｘ＋ｙ＜１の実数である。）よりなる第
２のバッファ層を成長させる第２のバッファ層成長工程
と、 前記第２のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｙ≦１の実数であり、ｙは０≦ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる単
結晶層を成長させる単結晶層成長工程とを備え、 前記第２のバッファ層成長工程は、前記第２のバッファ
層を、該第２のバッファ層の格子定数が前記第１のバッ
ファ層の格子定数と前記単結晶層の格子定数との間の値
となるように成長させる工程を含むことを特徴とする半
導体の製造方法。8. An Al layer on a semiconductor layer made of silicon carbide.
The first buffer layer made of N is not less than 10 nm and 25 n
a first buffer layer growth step of growing a thickness of less than m, Al on the first buffer layer x Ga 1-xy In y N
(Where x is a real number of 0 <x <1 and y is 0 <y <1
And a real number of x + y <1. A) growing a second buffer layer comprising: (b) growing Al x Ga 1-xy In y N on the second buffer layer;
(Where x is a real number satisfying 0 ≦ y ≦ 1 and y is 0 ≦ y ≦ 1
Is a real number of x + y ≦ 1. A) growing a single crystal layer comprising: (b) growing the single buffer layer, wherein the second buffer layer growing step comprises the steps of: A method for manufacturing a semiconductor, comprising the step of growing the semiconductor layer so that the value of the buffer layer has a value between the lattice constant of the buffer layer and the lattice constant of the single crystal layer.
炭素原子が露出した露出面であるＣ面に形成されている
酸化膜を除去するＣ面酸化膜除去工程と、 酸化膜が除去されたＣ面上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる半
導体層を成長させる半導体層成長工程とを備えているこ
とを特徴とする半導体の製造方法。9. A C-plane oxide film removing step of removing an oxide film formed on a C-plane which is an exposed surface where carbon atoms are exposed in a semiconductor substrate made of silicon carbide; and on the C-plane from which the oxide film has been removed. Al x Ga 1-xy In y N
(Where x is a real number satisfying 0 ≦ x ≦ 1 and y is 0 ≦ y ≦ 1
Is a real number of x + y ≦ 1. A) a semiconductor layer growing step of growing a semiconductor layer comprising:
対側の面であって、シリコン原子が露出した露出面であ
るＳｉ面に電極となる導体膜を形成する導体膜形成工程
をさらに備えていることを特徴とする請求項９に記載の
半導体の製造方法。10. A conductive film forming step of forming a conductive film serving as an electrode on a surface of the semiconductor substrate opposite to the C surface, which is an exposed surface where silicon atoms are exposed. The method for manufacturing a semiconductor according to claim 9, wherein:
と、 前記第１の半導体層の上に形成され、ＡｌＮよりなり、
厚さが１０ｎｍ以上且つ２５ｎｍ以下のバッファ層と、 前記バッファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎ
y Ｎ（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ
≦１の実数であり、ｘ＋ｙ≦１の実数である。）よりな
る第２の半導体層とを備えていることを特徴とする半導
体発光素子。11. A first semiconductor layer made of silicon carbide, formed on the first semiconductor layer, made of AlN,
A buffer layer having a thickness of not less than 10 nm and not more than 25 nm, and a buffer layer formed on the buffer layer, wherein Al x Ga 1-xy In
y N (where x is a real number satisfying 0 ≦ x ≦ 1 and y is 0 ≦ y
≦ 1 real number, and x + y ≦ 1 real number. A) a semiconductor light emitting device comprising:
なる基板であり、 前記バッファ層は前記基板における炭素原子が露出した
露出面であるＣ面に形成され、 前記Ｃ面の反対側の面であって、シリコン原子が露出し
た露出面であるＳｉ面には電極が形成されていることを
特徴とする請求項１１に記載の半導体発光素子。12. The first semiconductor layer is a substrate made of silicon carbide, the buffer layer is formed on a C surface of the substrate that is an exposed surface where carbon atoms are exposed, and a surface opposite to the C surface. 12. The semiconductor light emitting device according to claim 11, wherein an electrode is formed on a Si surface, which is an exposed surface where silicon atoms are exposed.
なる半導体基板の主面が炭化されてなることを特徴とす
る請求項１１に記載の半導体発光素子。13. The semiconductor light emitting device according to claim 11, wherein the first semiconductor layer is formed by carbonizing a main surface of a semiconductor substrate made of silicon.
ていないノンドープ層であることを特徴とする請求項１
１〜１３のいずれか１項に記載の半導体発光素子。14. The semiconductor device according to claim 1, wherein the buffer layer is a non-doped layer in which impurities are not doped.
14. The semiconductor light emitting device according to any one of 1 to 13.
と、 前記第１の半導体層の上に形成され、Ａｌx Ｇａ1-x Ｎ
（但し、ｘは０＜ｘ＜１の実数である。）又はＡｌx Ｇ
ａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜１の実数であ
り、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実数で
ある。）よりなり、厚さが１０ｎｍ以上且つ２５ｎｍ以
下のバッファ層と、 前記バッファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎ
y Ｎ（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ
≦１の実数であり、ｘ＋ｙ≦１の実数である。）よりな
る第２の半導体層とを備えていることを特徴とする半導
体発光素子。15. A first semiconductor layer made of silicon carbide, and Al x Ga 1 -xN formed on the first semiconductor layer.
(However, x is a real number satisfying 0 <x <1) or Al x G
a 1-xy In y N (where x is a real number of 0 <x <1, y is a real number of 0 <y <1, and a real number of x + y <1), and has a thickness of 10 nm. A buffer layer having a thickness of not less than 25 nm and not more than 25 nm, and Al x Ga 1-xy In
y N (where x is a real number satisfying 0 ≦ x ≦ 1 and y is 0 ≦ y
≦ 1 real number, and x + y ≦ 1 real number. A) a semiconductor light emitting device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14386897A JP2999435B2 (en) | 1996-06-14 | 1997-06-02 | Semiconductor manufacturing method and semiconductor light emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15395396 | 1996-06-14 | ||
| JP8-153953 | 1996-06-14 | ||
| JP14386897A JP2999435B2 (en) | 1996-06-14 | 1997-06-02 | Semiconductor manufacturing method and semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075018A true JPH1075018A (en) | 1998-03-17 |
| JP2999435B2 JP2999435B2 (en) | 2000-01-17 |
Family
ID=26475483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14386897A Expired - Fee Related JP2999435B2 (en) | 1996-06-14 | 1997-06-02 | Semiconductor manufacturing method and semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999435B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061766A1 (en) * | 2000-02-21 | 2001-08-23 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device and method of manufacture thereof |
| KR20010090549A (en) * | 2000-03-24 | 2001-10-18 | 시바타 마사하루 | A semiconductor device, a method for manufacturing a semiconductor device and an epitaxial growth substrate for a semiconductor device |
| KR100835136B1 (en) * | 2008-03-10 | 2008-06-04 | 주식회사 인창이엔지 | Connection apparatus of light weight buffer metal for high-tension wire |
| WO2010101272A1 (en) * | 2009-03-03 | 2010-09-10 | 宇部興産株式会社 | Composite substrate for forming light-emitting device, light emitting diode device, and method of producing same |
| JP2010272887A (en) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Method of manufacturing group iii nitride semiconductor element and method of manufacturing the group iii nitride semiconductor light-emitting device |
| JP2016029741A (en) * | 2015-11-05 | 2016-03-03 | 住友化学株式会社 | Method for manufacturing nitride semiconductor epitaxial wafer for transistors |
| WO2018092689A1 (en) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | Compound semiconductor substrate manufacturing method and compound semiconductor substrate |
-
1997
- 1997-06-02 JP JP14386897A patent/JP2999435B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061766A1 (en) * | 2000-02-21 | 2001-08-23 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device and method of manufacture thereof |
| KR20010090549A (en) * | 2000-03-24 | 2001-10-18 | 시바타 마사하루 | A semiconductor device, a method for manufacturing a semiconductor device and an epitaxial growth substrate for a semiconductor device |
| KR100835136B1 (en) * | 2008-03-10 | 2008-06-04 | 주식회사 인창이엔지 | Connection apparatus of light weight buffer metal for high-tension wire |
| US8569794B2 (en) | 2008-03-13 | 2013-10-29 | Toyoda Gosei Co., Ltd. | Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp |
| JP2010272887A (en) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Method of manufacturing group iii nitride semiconductor element and method of manufacturing the group iii nitride semiconductor light-emitting device |
| JP4644754B2 (en) * | 2008-03-13 | 2011-03-02 | 昭和電工株式会社 | Group III nitride semiconductor device and group III nitride semiconductor light emitting device |
| JPWO2009113458A1 (en) * | 2008-03-13 | 2011-07-21 | 昭和電工株式会社 | Group III nitride semiconductor device and group III nitride semiconductor light emitting device |
| WO2010101272A1 (en) * | 2009-03-03 | 2010-09-10 | 宇部興産株式会社 | Composite substrate for forming light-emitting device, light emitting diode device, and method of producing same |
| US8686455B2 (en) | 2009-03-03 | 2014-04-01 | Ube Industries, Ltd. | Composite substrate for formation of light-emitting device, light-emitting diode device and manufacturing method thereof |
| JP2016029741A (en) * | 2015-11-05 | 2016-03-03 | 住友化学株式会社 | Method for manufacturing nitride semiconductor epitaxial wafer for transistors |
| WO2018092689A1 (en) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | Compound semiconductor substrate manufacturing method and compound semiconductor substrate |
| KR20190077571A (en) | 2016-11-18 | 2019-07-03 | 에어 워터 가부시키가이샤 | Method for manufacturing compound semiconductor substrate and compound semiconductor substrate |
| US11476115B2 (en) | 2016-11-18 | 2022-10-18 | Air Water Inc. | Compound semiconductor substrate comprising a SiC layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2999435B2 (en) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449074B1 (en) | Method for manufacturing semiconductor and semiconductor light emitting element | |
| JP3866540B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| KR101365604B1 (en) | Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition | |
| KR101172942B1 (en) | Sapphire substrate, nitride semiconductor luminescent element using the sapphire substrate, and method for manufacturing the nitride semiconductor luminescent element | |
| JP3968566B2 (en) | Nitride semiconductor crystal manufacturing method, nitride semiconductor wafer, and nitride semiconductor device | |
| JP4371202B2 (en) | Nitride semiconductor manufacturing method, semiconductor wafer, and semiconductor device | |
| JP3688843B2 (en) | Nitride semiconductor device manufacturing method | |
| US7183578B2 (en) | Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus | |
| JP3361285B2 (en) | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor | |
| JPWO2003063215A1 (en) | Method of manufacturing nitride semiconductor device | |
| JP4734786B2 (en) | Gallium nitride compound semiconductor substrate and manufacturing method thereof | |
| JP3729065B2 (en) | Nitride semiconductor epitaxial wafer manufacturing method and nitride semiconductor epitaxial wafer | |
| JPH11243253A (en) | Growth of nitride-based iii-v compound semiconductor, manufacture of semiconductor device, substrate for growth of nitride-based iii-v compound semiconductor, manufacture of the substrate for growth of nitride-based iii-v compound semiconductor | |
| JP2002145700A (en) | Sapphire substrate, semiconductor device, electronic part and crystal growing method | |
| CN102067286B (en) | Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device | |
| KR100841269B1 (en) | Group ¥² nitride semiconductor multilayer structure | |
| JP2999435B2 (en) | Semiconductor manufacturing method and semiconductor light emitting device | |
| JP2002053399A (en) | Nitride semiconductor substrate and method for producing the same | |
| JP2003133246A (en) | Gallium nitride compound semiconductor light emitting element and its manufacturing method | |
| JP2925004B2 (en) | Gallium nitride crystal growth method | |
| JPH09167857A (en) | Semiconductor device and its manufacture | |
| JP2002289914A (en) | Nitride semiconductor element | |
| JP3174257B2 (en) | Method for producing nitride-based compound semiconductor | |
| JP2007189028A (en) | Manufacturing method of both p-type gallium nitride semiconductor and algainn light emitting device | |
| JP2001057463A (en) | Film structure and element of nitrogen compound semiconductor element, and manufacture of them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |