JPH116885A - Electronic apparatus provided with generator means - Google Patents
Electronic apparatus provided with generator meansInfo
- Publication number
- JPH116885A JPH116885A JP9158775A JP15877597A JPH116885A JP H116885 A JPH116885 A JP H116885A JP 9158775 A JP9158775 A JP 9158775A JP 15877597 A JP15877597 A JP 15877597A JP H116885 A JPH116885 A JP H116885A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- voltage
- detection circuit
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、発電された電気エ
ネルギーを利用して動作する電子機器の動作制御並びに
電源制御に関し、特に、電子機器の電源の監視およびそ
れを用いたリセット制御に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to operation control and power supply control of an electronic device that operates using generated electric energy, and more particularly to monitoring of a power supply of an electronic device and reset control using the same. is there.
【０００２】[0002]
【従来の技術】太陽電池、電磁発電機、熱電発電機、圧
電発電機等の発電手段によって造り出された電気エネル
ギーを利用して動作する電子機器としては様々のものが
実用化されている。ところが、このような発電手段を用
いた電子機器は、発電電圧の変動等によって電子機器が
誤動作しやすく、動作が安定しないと言う問題がある。2. Description of the Related Art Various electronic devices have been put into practical use that operate using electric energy generated by power generation means such as solar cells, electromagnetic generators, thermoelectric generators, and piezoelectric generators. However, an electronic device using such a power generation unit has a problem that the electronic device is likely to malfunction due to a fluctuation in a generated voltage or the like, and the operation is not stable.
【０００３】そこで、このような誤動作を防止する観点
から、実公平１−９１９３６号公報に記載されているよ
うに、リセット信号を用いて主制御部である電子機器を
初期化する方法が提案されている。この従来技術によれ
ば、発電手段である太陽電池の出力電圧に応じて、電子
機器に所定のリセット信号を送出し、電子機器を強制的
に初期化することが記載されている。In view of the above, from the viewpoint of preventing such a malfunction, a method of initializing an electronic device as a main control unit using a reset signal has been proposed, as described in Japanese Utility Model Publication No. Hei 1-91936. ing. According to this conventional technique, it is described that a predetermined reset signal is transmitted to an electronic device in accordance with an output voltage of a solar cell as a power generation unit, and the electronic device is forcibly initialized.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、この従
来技術においては、電子機器に対してリセット信号を送
出するものの、リセット信号に応答して実際に電子機器
が正常に動作しているかどうかを判断することができな
い。特に、発電手段を搭載した電子機器の場合は、発電
電圧の立ち上がり時など、大きな電源電圧変動が発生す
ることが多く、電子機器の動作信頼性の点から見ると、
いまだ不十分な対策しか行われていない。However, in this prior art, although a reset signal is sent to an electronic device, it is determined whether or not the electronic device is actually operating normally in response to the reset signal. Can not do. In particular, in the case of an electronic device equipped with a power generation unit, a large power supply voltage fluctuation often occurs, such as when the generated voltage rises, and from the viewpoint of the operation reliability of the electronic device,
Insufficient measures are still being taken.
【０００５】また、この従来技術においては、発電手段
である太陽電池の電圧を検出するための電圧検出器を、
太陽電池に並列に接続し、その電圧を常時モニタしてい
る。しかしながら、電圧検出器自体も電力を消費するこ
とから、電子機器の動作とは関係のない余計な電力を消
費してしまうことになる。このため、電子機器の動作持
続時間が短くなってしまうという課題がある。In this prior art, a voltage detector for detecting the voltage of a solar cell as a power generating means is provided.
It is connected in parallel to a solar cell and constantly monitors its voltage. However, since the voltage detector itself consumes power, it consumes extra power unrelated to the operation of the electronic device. Therefore, there is a problem that the operation duration of the electronic device is shortened.
【０００６】そこで、本発明の目的は、発電手段の出力
に対応した電圧を検出するにあたって、その消費電力を
低減し、電子機器の動作時間を延ばすことが可能な発電
手段を備えた電子機器を提供することにある。Accordingly, an object of the present invention is to provide an electronic device having a power generating means capable of reducing power consumption and extending the operation time of the electronic device when detecting a voltage corresponding to the output of the power generating means. To provide.
【０００７】また、本発明の他の目的は、大きな電源電
圧変動がたびたび発生しても、正しく電子機器が動作す
ることを確認することができる、発電手段を備えた信頼
性の高い電子機器を提供することにある。Another object of the present invention is to provide a highly reliable electronic device having a power generation means, which can confirm that the electronic device operates correctly even when a large power supply voltage fluctuation frequently occurs. To provide.
【０００８】[0008]
【課題を解決するための手段】本発明の発電手段を備え
た電子機器は、発電手段と、この発電手段で発電された
電気エネルギーを用いて動作する主制御部と、発電手段
の立ち上がり電圧を検出する第１の電圧検出回路と、発
電手段の立ち下がり電圧を検出する第２の電圧検出回路
と、主制御部に所定のタイミングでリセット信号を送出
するリセット制御機能付き電源制御回路とを備え、リセ
ット制御機能付き電源制御回路は、第１の電圧検出回路
の出力に対応してリセット信号を出力すると共に、リセ
ット信号が出力された後、第１の電圧検出回路の動作を
停止させ、かつ、第２の電圧検出回路を間欠的に動作さ
せることを特徴とする。According to the present invention, there is provided an electronic apparatus provided with a power generation means, comprising: a power generation means; a main control unit which operates by using the electric energy generated by the power generation means; A first voltage detection circuit for detecting, a second voltage detection circuit for detecting a falling voltage of the power generation means, and a power supply control circuit with a reset control function for sending a reset signal to the main control unit at a predetermined timing. A power control circuit with a reset control function, which outputs a reset signal in response to an output of the first voltage detection circuit, stops the operation of the first voltage detection circuit after the reset signal is output, and , And the second voltage detection circuit is operated intermittently.
【０００９】この場合、リセット制御回路は、リセット
信号に呼応して主制御部から出力されるリセット了解信
号を検出してから、第１の電圧検出回路の動作を停止さ
せることが望ましい。さらに、リセット了解信号は周期
的な間欠信号であることが望ましい。In this case, it is preferable that the reset control circuit stops the operation of the first voltage detection circuit after detecting the reset acknowledge signal output from the main control unit in response to the reset signal. Further, it is desirable that the reset acknowledge signal is a periodic intermittent signal.
【００１０】[0010]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳しく説明する。まず、図１は、本
発明に係わる発電手段を備えた電子機器の概略構成を示
すブロック図であり、図２は、図１に示すＣＰＵ４とリ
セット機能付き電源制御回路９の主要部の概略構造を示
すブロック図である。Embodiments of the present invention will be described below in detail with reference to the drawings. First, FIG. 1 is a block diagram showing a schematic configuration of an electronic device including a power generation unit according to the present invention, and FIG. 2 is a schematic configuration of a main part of a CPU 4 and a power supply control circuit 9 with a reset function shown in FIG. FIG.
【００１１】図１において、発電手段である太陽電池２
によって発電された電気エネルギーは、電圧発生部５を
構成するダイオード６、７を介して大容量の蓄電装置
３、および主制御部であるＣＰＵ４に供給されるように
構成されている。また、ＣＰＵ４に対しては、並列に補
助蓄電装置８が接続されており、こちらにも発電された
電気エネルギーが供給されるようになっている。また、
太陽電池２に対し、蓄電装置３から電気エネルギーが逆
流しないようにするための逆流防止ダイオード１４、お
よび、補助蓄電装置８から電気エネルギーが逆流しない
ようにするための逆流防止ダイオード１５が設置されて
いる。ここで、本例の蓄電装置３としては、リチウムイ
オン系などの大容量の二次電池等によって構成され、補
助蓄電装置８としては小容量のコンデンサ等によって構
成されている。In FIG. 1, a solar cell 2 as a power generation means
The electric energy generated by the power generation device is configured to be supplied to the large-capacity power storage device 3 and the CPU 4 serving as a main control unit via diodes 6 and 7 constituting a voltage generation unit 5. An auxiliary power storage device 8 is connected to the CPU 4 in parallel, and the generated electric energy is supplied to the auxiliary power storage device 8 as well. Also,
A backflow prevention diode 14 for preventing electric energy from flowing back from the power storage device 3 and a backflow prevention diode 15 for preventing electric energy from flowing back from the auxiliary power storage device 8 are provided for the solar cell 2. I have. Here, the power storage device 3 of the present example is configured by a large-capacity secondary battery or the like of a lithium ion type, and the auxiliary power storage device 8 is configured by a small-capacity capacitor or the like.
【００１２】図２において、リセット機能付き電源制御
回路９は、電圧発生部５の電圧をモニタする立ち上がり
電圧検出回路１０の出力に応じてＣＰＵ４にリセット信
号を送出するリセット制御回路ブロック２０と、補助蓄
電装置８の電圧をモニタする立ち下がり電圧検出回路１
１の出力に応じてＣＰＵ４への電源の供給を制御する電
源制御回路３０から構成されている。そして、立ち上が
り電圧検出回路１０、および立ち下がり電圧検出回路１
１には、それぞれ直列にスイッチ１２、１３が設けられ
ており、リセット機能付き電源制御回路９からの制御信
号φ１、φ２によって、スイッチ１２、１３が適宜オン
／オフできるように構成されている。この構成により、
それぞれの電圧検出回路１０、１１の動作／非動作、す
なわち、電源を供給するかどうかを制御することができ
る。In FIG. 2, a power supply control circuit 9 with a reset function includes a reset control circuit block 20 for sending a reset signal to the CPU 4 in response to an output of a rising voltage detection circuit 10 for monitoring the voltage of the voltage generation section 5; Falling voltage detection circuit 1 that monitors the voltage of power storage device 8
The power supply control circuit 30 controls the supply of power to the CPU 4 in accordance with the output of the power supply 1. Then, the rising voltage detecting circuit 10 and the falling voltage detecting circuit 1
1 are provided with switches 12 and 13 in series, respectively, and are configured such that the switches 12 and 13 can be appropriately turned on / off by control signals φ1 and φ2 from a power supply control circuit 9 having a reset function. With this configuration,
The operation / non-operation of each of the voltage detection circuits 10 and 11, that is, whether to supply power can be controlled.
【００１３】リセット処理は、初期化信号制御回路２４
からの制御信号によってスイッチ１２が閉じられた時
点、すなわち、立ち上がり電圧検出回路１０が動作可能
となった時点から始まる。リセット信号発生回路２１
は、初期化信号制御回路２４からのイネーブル信号を受
け、立ち上がり電圧検出回路１０の出力に応じて所定の
タイミングでリセット信号をＣＰＵ４に送出するように
構成されている。この場合、異なったタイミングで複数
回立ち上がり電圧検出回路１０の出力電圧をモニタして
おり、いずれのタイミングにおいても所定の電圧Ｖｒ＋
（第１の電圧）を上回った時にはリセット信号が送出さ
れるが、そうでないときはリセット信号を送出せず、初
期化信号制御回路２４に初期化信号を送りリセット処理
を再度行うようになっている。The reset processing is performed by the initialization signal control circuit 24.
From the time when the switch 12 is closed by the control signal from the switch, that is, the time when the rising voltage detection circuit 10 becomes operable. Reset signal generation circuit 21
Is configured to receive an enable signal from the initialization signal control circuit 24 and send a reset signal to the CPU 4 at a predetermined timing according to the output of the rising voltage detection circuit 10. In this case, the output voltage of the rising voltage detection circuit 10 is monitored a plurality of times at different timings, and at any timing, the predetermined voltage Vr +
A reset signal is transmitted when the voltage exceeds (first voltage), but otherwise, a reset signal is not transmitted, and an initialization signal is sent to the initialization signal control circuit 24 to perform reset processing again. I have.
【００１４】一方、リセット了解信号検出回路２２は、
リセット信号発生回路２１からのリセット信号を受けて
動作可能となるように構成されており、リセット信号を
受けてＣＰＵ４から送出されてくるリセット了解信号
は、このリセット了解信号検出回路２２によって検出さ
れるようになっている。この場合、正常にリセット了解
信号が検出された場合は、スイッチ駆動回路２３に制御
信号を送り、スイッチ１３を間欠的にオンオフするよう
になっていると共に、初期化信号制御回路に制御信号を
送り、スイッチ１２をオフするようになっている。一
方、正常にリセット了解信号が検出されなかった場合
は、初期化信号制御回路２４に初期化信号を送り、リセ
ット処理を再度行うようになっている。なお、スイッチ
１３を間欠的にオンオフするのは、常時オンしておくと
電圧検出のためにエネルギーを浪費してしまうからであ
る。そして、リセット了解信号が検出されたということ
は、通常の場合、ＣＰＵ４が動作可能な電源電圧になっ
ているということであるため、常に電源電圧を監視して
いる必要がない。従って、時々スイッチ１３をオンさせ
て電圧をチェックするだけで電圧監視機能を十分発揮す
ることが可能である。On the other hand, the reset acknowledge signal detecting circuit 22
The reset acknowledgment signal sent from the CPU 4 in response to the reset signal is detected by the reset acknowledgment signal detection circuit 22. It has become. In this case, when the reset acknowledgment signal is normally detected, a control signal is sent to the switch drive circuit 23 to turn the switch 13 on and off intermittently, and a control signal is sent to the initialization signal control circuit. , The switch 12 is turned off. On the other hand, when the reset acknowledgment signal is not normally detected, an initialization signal is sent to the initialization signal control circuit 24, and the reset processing is performed again. The reason why the switch 13 is turned on and off intermittently is that if it is always turned on, energy is wasted for voltage detection. When the reset acknowledgment signal is detected, it means that the power supply voltage is operable by the CPU 4 in a normal case. Therefore, it is not necessary to constantly monitor the power supply voltage. Therefore, the voltage monitoring function can be sufficiently exhibited only by turning on the switch 13 occasionally and checking the voltage.
【００１５】また、電源制御回路３０からは、立ち下が
り電圧検出回路１１の出力に応じて、蓄電装置３から補
助蓄電装置８への放電（電源供給）制御を行うスイッチ
１４を制御する制御信号φ３が出力されるようになって
いる。そして、もしも立ち下がり電圧検出回路１１で検
出された電圧が所定の電圧Ｖｒ−（第２の電圧）を下回
ったときは、スイッチ１４をオフし、蓄電装置３から補
助蓄電装置８へ放電しないようにして、蓄電装置３に蓄
えられている電力を温存するようにしている。A control signal φ3 for controlling a switch 14 for controlling discharge (supply of power) from the power storage device 3 to the auxiliary power storage device 8 according to the output of the falling voltage detection circuit 11 from the power supply control circuit 30. Is output. If the voltage detected by the falling voltage detection circuit 11 falls below a predetermined voltage Vr − (second voltage), the switch 14 is turned off so that the power storage device 3 is not discharged to the auxiliary power storage device 8. Thus, the power stored in the power storage device 3 is preserved.
【００１６】なお、本例のスイッチ１２、１３、１４と
しては、電力損失が小さく、かつ、消費電力を小さくす
るために、電圧駆動型のスイッチであることが好まし
い。この条件を満足する素子として、電界効果型トラン
ジスタ（ＦＥＴ）を使用している。The switches 12, 13, and 14 of this embodiment are preferably voltage-driven switches in order to reduce power loss and power consumption. As an element satisfying this condition, a field effect transistor (FET) is used.
【００１７】本例の電子機器１は、高電圧側Ｖddが接地
されて基準電圧となっている。このため、以降の説明に
おいては、出力電圧として低電圧側Ｖssを参照し、電圧
値は簡単のため全て絶対値で示すこととする。また、本
例では前述したように高電圧側Ｖddが接地されて基準電
圧となっているので、エネルギー量を絶対値として捉え
て表現した場合、電子機器１の回路内での電気エネルギ
ーの移動の向きは、実際に流れる電流の方向と正反対で
ある。例えば、前述したように補助蓄電装置８から蓄電
装置３へ電気エネルギーが逆流するということは、実際
の電流は蓄電装置３から補助蓄電装置８へ流れているこ
とを意味する。In the electronic device 1 of the present embodiment, the high voltage side Vdd is grounded and serves as a reference voltage. Therefore, in the following description, the low voltage side Vss is referred to as the output voltage, and all the voltage values are indicated by absolute values for simplicity. Further, in this example, since the high voltage side Vdd is grounded and becomes the reference voltage as described above, when the energy amount is expressed as an absolute value, the transfer of the electric energy in the circuit of the electronic device 1 is performed. The direction is exactly opposite to the direction of the current that actually flows. For example, as described above, the backflow of electric energy from auxiliary power storage device 8 to power storage device 3 means that an actual current is flowing from power storage device 3 to auxiliary power storage device 8.
【００１８】なお、図１に示す電子機器１は、発電手段
として光のエネルギーを電気エネルギーに変換する太陽
電池２を用いた例で説明したが、発電手段としては太陽
電池２に限らず、電磁変換、熱電効果、圧電効果などを
利用したものを用いることも可能である。Although the electronic device 1 shown in FIG. 1 has been described using an example in which the solar cell 2 for converting light energy into electric energy is used as the power generation means, the power generation means is not limited to the solar cell 2 but may be an electromagnetic power generation means. It is also possible to use one utilizing conversion, thermoelectric effect, piezoelectric effect, or the like.
【００１９】次に、図３、図４に示した（主として）リ
セット機能付き電源制御回路９のタイミングチャート、
および図５に示した（主として）リセット機能付き電源
制御回路９の処理の流れのフローチャートに基づき、本
例の電子機器のリセット動作、電源制御動作について説
明する。このうち、図３は、初期的に、連続して電源電
圧が上昇していく場合、図４は、途中で電源電圧が降下
する場合についてのタイミングチャートである。図３、
４において、図面上部のグラフは、発電手段が動作して
時間と共に電源電圧が上昇していく様子、および発電手
段が停止して時間と共に電源電圧が下降していく様子を
模式的に表したものである。Next, a timing chart of the power supply control circuit 9 with (mainly) reset function shown in FIGS.
A reset operation and a power supply control operation of the electronic device of the present embodiment will be described based on a flowchart of a process flow of the power supply control circuit 9 with a reset function (mainly) shown in FIG. Among them, FIG. 3 is a timing chart in the case where the power supply voltage rises continuously and continuously, and FIG. 4 is a timing chart in the case where the power supply voltage drops halfway. FIG.
In FIG. 4, the graph in the upper part of the drawing schematically shows a state in which the power supply means operates and the power supply voltage increases with time, and a state in which the power generation means stops and the power supply voltage decreases with time. It is.
【００２０】まず、蓄電装置３に殆ど電荷が蓄積されて
おらず、電源電圧がほぼ０Ｖの状態で太陽電池２に光が
照射されたケースについて説明する。時刻ｔ0にＣＰＵ
４、リセット機能付き電源制御回路９はステップ１の初
期状態にあり、スイッチ１２、１３、１４はオフ状態に
なっている。この場合、太陽電池２から供給された電気
エネルギーは、電圧発生部５および蓄電装置３、並びに
ＣＰＵ４に供給される。そして、ある程度蓄電される
と、電気エネルギーがＣＰＵ４に供給されて時刻ｔ１に
て発振回路４１が作動する（ステップ２）。さらに、リ
セット機能付き電源制御回路９が動作可能な電圧に達
し、電源制御回路３０が作動してスイッチ１４がオンす
ると共に、初期化信号制御回路２４からの制御信号によ
りスイッチ１２がオンし、立ち上がり電圧の監視を始め
る。First, a case will be described in which the solar battery 2 is irradiated with light in a state where almost no electric charge is stored in the power storage device 3 and the power supply voltage is almost 0V. CPU at time t0
4. The power supply control circuit with reset function 9 is in the initial state of step 1, and the switches 12, 13, and 14 are off. In this case, the electric energy supplied from the solar cell 2 is supplied to the voltage generator 5, the power storage device 3, and the CPU 4. When a certain amount of power is stored, electric energy is supplied to the CPU 4 and the oscillation circuit 41 operates at time t1 (step 2). Further, the voltage reaches a voltage at which the power supply control circuit 9 with a reset function can operate, the power supply control circuit 30 operates to turn on the switch 14, and the switch 12 is turned on by a control signal from the initialization signal control circuit 24, and rises. Start monitoring the voltage.
【００２１】そして、太陽電池２の発電が継続して行わ
れていると、やがて電源電圧は上昇していき、電源電圧
が、ＣＰＵ４が安定的に動作する基準電圧Ｖｒ＋に到達
したか否かを検出する（ステップ３）。もしも、電源電
圧が、基準電圧Ｖｒ＋に到達した場合（ｔ２）は、リセ
ット信号発生回路２１は、まず所定期間のリセット信号
出力待ち状態を設定する。そして、この待ち状態が終了
した時点（解除された時点）で、再度電源電圧を検出
し、もしも基準電圧Ｖｒ＋以上であれば、リセット信号
をＣＰＵ４に対して送出する（ステップ４、５）。When the power generation of the solar cell 2 is continuously performed, the power supply voltage is gradually increased, and it is determined whether or not the power supply voltage has reached the reference voltage Vr + at which the CPU 4 operates stably. Is detected (step 3). If the power supply voltage has reached the reference voltage Vr + (t2), the reset signal generation circuit 21 first sets a reset signal output wait state for a predetermined period. Then, at the time when the waiting state ends (at the time when it is released), the power supply voltage is detected again, and if it is equal to or higher than the reference voltage Vr + , a reset signal is sent to the CPU 4 (steps 4 and 5).
【００２２】ここで、図３に示すように順調に電源電圧
が上昇していく場合は、リセット信号出力待ち状態が終
了した時点（ｔ３）で、電源電圧が基準電圧Ｖｒ＋以上
であるため、直ちにリセット信号が送出されるが、図４
に示すようにいったん下降する場合は、直ちにはリセッ
ト信号は出力されない。図４のような場合は、リセット
信号出力待ち状態が終了した時点（ｔ３）で、電源電圧
が基準電圧Ｖｒ＋を下回っているため、リセット信号発
生回路２１から初期化信号制御回路２４に対して初期化
信号が出力され、リセット処理を再度行うように設定さ
れる。そして、電源電圧が再びＶｒ＋に到達した時点
（ｔ４）から、所定期間のリセット信号出力待ち状態が
設定され、再度電源電圧をチェックした後、リセット信
号が送出されるようになっている。Here, when the power supply voltage rises smoothly as shown in FIG. 3, since the power supply voltage is equal to or higher than the reference voltage Vr + at the time (t3) when the reset signal output waiting state ends, A reset signal is sent immediately,
As shown in FIG. 7, once the signal goes down, the reset signal is not output immediately. In the case shown in FIG. 4, the power supply voltage is lower than the reference voltage Vr + at the time when the reset signal output waiting state ends (t3), so that the reset signal generation circuit 21 sends the initialization signal control circuit 24 The initialization signal is output, and the reset processing is set to be performed again. After the power supply voltage reaches Vr + again (t4), a reset signal output waiting state for a predetermined period is set, and after the power supply voltage is checked again, a reset signal is transmitted.
【００２３】実際の機器においては、図４に示すよう
に、電源電圧が順調に上昇しない場合も多く、電源電圧
の低下によるＣＰＵ４の動作不良を防止する意味から
も、本例のように所定期間のリセット待ち状態を設ける
ことが有効である。In an actual device, as shown in FIG. 4, the power supply voltage often does not rise smoothly, and in order to prevent the operation failure of the CPU 4 due to the decrease in the power supply voltage, a predetermined period of time as shown in this example is used. It is effective to provide a reset wait state.
【００２４】さて、リセット信号がＣＰＵ４に出力され
ると、それを受けてＣＰＵ４は自身のリセット処理を行
う（ステップ６）。そして、ＣＰＵに内蔵されたメイン
プログラムが起動し、このプログラムの制御に基づき、
リセット了解信号検出回路２２にリセット了解信号を送
出する。その後は、ＣＰＵ４は所定のプログラムに従っ
て通常の動作を行う。しかしながら、ＣＰＵ４に何らか
の異常が生じた場合は、リセット信号を受けてもリセッ
ト了解信号が送出されない場合がある（ステップ７）。When the reset signal is output to the CPU 4, the CPU 4 performs its own reset processing in response to the signal (step 6). Then, the main program built in the CPU is started, and based on the control of this program,
A reset acknowledgment signal is sent to the reset acknowledgment signal detection circuit 22. Thereafter, the CPU 4 performs a normal operation according to a predetermined program. However, if any abnormality occurs in the CPU 4, the reset acknowledge signal may not be transmitted even if the reset signal is received (step 7).
【００２５】ＣＰＵ４から送出されたリセット了解信号
は、リセット了解信号検出回路２２にて検出される（ス
テップ８）。リセット了解信号検出回路２２は、リセッ
ト信号発生回路２１からのリセット信号を受けて動作可
能となるように構成されており、リセット信号の立ち下
がり後、すぐにリセット了解信号がくるかどうかを判断
する。もしも、このタイミングでリセット了解信号が検
出された場合は、通常動作可能状態になったと判断し、
立ち下がり電圧検出回路１１を駆動するためのスイッチ
１３を間欠的に駆動するように制御を行う（ステップ
９）。さらに、初期化信号制御回路２４に対してリセッ
ト処理が完了した旨の信号を出力する。すると、初期化
信号制御回路２４は、スイッチ１２をオフするように制
御し、立ち上がり電圧検出回路１０の動作を停止させ
る。このことにより、立ち上がり電圧検出回路１０で余
計な電力を消費しないようにすることができる。The reset acknowledgment signal sent from the CPU 4 is detected by the reset acknowledgment signal detection circuit 22 (step 8). The reset acknowledgment signal detection circuit 22 is configured to be operable in response to the reset signal from the reset signal generation circuit 21, and determines whether or not the reset acknowledgment signal comes immediately after the fall of the reset signal. . If a reset acknowledgment signal is detected at this timing, it is determined that normal operation has been enabled,
Control is performed so that the switch 13 for driving the falling voltage detection circuit 11 is intermittently driven (step 9). Further, it outputs to the initialization signal control circuit 24 a signal indicating that the reset processing has been completed. Then, the initialization signal control circuit 24 controls the switch 12 to be turned off, and stops the operation of the rising voltage detection circuit 10. Thus, it is possible to prevent the rising voltage detection circuit 10 from consuming extra power.
【００２６】なお、この場合、リセット了解信号として
は、周期的な間欠信号（例えばクロック信号）であるこ
とが望ましい。なぜならば、この間欠信号を用いてスイ
ッチ駆動回路２３を駆動すれば、簡単にスイッチ１３を
間欠的に駆動することができるためである。また、この
信号を用いて、リセット機能付き電源制御回路９全体の
制御の同期信号としても利用することができるため、信
号線を有効に活用することができる。In this case, it is desirable that the reset acknowledgment signal is a periodic intermittent signal (eg, a clock signal). This is because if the switch drive circuit 23 is driven using this intermittent signal, the switch 13 can be easily driven intermittently. In addition, since this signal can be used as a synchronization signal for controlling the entire power supply control circuit 9 with a reset function, the signal lines can be effectively used.
【００２７】一方、リセット了解信号が検出されなかっ
た場合は、ＣＰＵ４が正常に動作していないと判断し、
再びリセット処理を行うように、初期化信号を初期化信
号制御回路２４に出力する。これを受けて、初期化信号
制御回路２４は、リセット信号発生回路２１を動作させ
る制御信号を出力し、ステップ１からのリセット処理を
再度行う。On the other hand, if the reset acknowledge signal is not detected, it is determined that the CPU 4 is not operating normally,
An initialization signal is output to the initialization signal control circuit 24 so that the reset processing is performed again. In response to this, the initialization signal control circuit 24 outputs a control signal for operating the reset signal generation circuit 21, and performs the reset processing from step 1 again.
【００２８】次に、電源電圧が下降していく場合（放電
していく場合）について説明する。Next, the case where the power supply voltage decreases (discharges) will be described.
【００２９】立ち下がり電圧検出回路１１は、スイッチ
駆動回路２３によって、間欠的に駆動されている。これ
により、電源電圧を所定のタイミングで周期的に監視し
ている。そして、もしも立ち下がり電圧検出回路１１で
検出された電圧が所定の電圧Ｖｒ−（第２の電圧）を下
回ったとき（ｔ５）は、スイッチ１４をオフする（ステ
ップ１１）。このことにより、蓄電装置３から補助蓄電
装置８へ放電しないようにして、蓄電装置３に蓄えられ
ている電力を温存するようにしている。 このように、
電源電圧がＶｒ−を下回ったときは、ＣＰＵ４の動作が
保証されなくなるので、蓄電装置３からＣＰＵ４への電
力の供給を停止する。そして、太陽電池２の作動によっ
て電源電圧が回復し、Ｖｒ＋に到達するまでは、リセッ
ト処理を行う準備段階である初期状態にセットされる。
なお、本例の場合は、 Ｖｒ−の検出を１回だけとした
が、 Ｖｒ＋の検出方法と同様に２回（またはそれ以
上）行うように構成してもよい。The falling voltage detecting circuit 11 is intermittently driven by the switch driving circuit 23. Thus, the power supply voltage is periodically monitored at a predetermined timing. Then, if the voltage detected by the falling voltage detection circuit 11 falls below the predetermined voltage Vr − (second voltage) (t5), the switch 14 is turned off (step 11). As a result, the power stored in the power storage device 3 is preserved by preventing the power storage device 3 from discharging to the auxiliary power storage device 8. in this way,
When the power supply voltage falls below Vr − , the operation of the CPU 4 is no longer guaranteed, so the supply of power from the power storage device 3 to the CPU 4 is stopped. Until the power supply voltage is restored by the operation of the solar cell 2 and reaches Vr + , the initial state is set, which is a preparation stage for performing the reset process.
In this example, the detection of Vr − is performed only once, but the detection may be performed twice (or more) as in the method of detecting Vr + .
【００３０】以上説明した実施例における電子機器の応
用例としては、電子時計、ページャー、電話機、無線
機、補聴器、万歩計、電卓、電子手帳などの情報端末、
ＩＣカード、ラジオ受信機などの電力を消費して動作す
る様々な電力消費装置に利用することができる。また、
本例では、電子機器１内部に発電手段である太陽電池２
を設けた実施例で説明しているが、発電装置が電子機器
の外部にある場合でも差し支えない。Examples of applications of the electronic devices in the above-described embodiments include information terminals such as electronic clocks, pagers, telephones, radios, hearing aids, pedometers, calculators, and electronic organizers.
The present invention can be used for various power consuming devices such as an IC card and a radio receiver that operate by consuming power. Also,
In this example, a solar cell 2 as a power generation unit is provided inside the electronic device 1.
Although described in the embodiment in which the power generation device is provided, the power generation device may be outside the electronic device.
【００３１】[0031]
【発明の効果】以上述べたように、本発明によれば以下
のような効果を有する。As described above, the present invention has the following effects.
【００３２】請求項１記載の発明によれば、リセット信
号を送出した後に、立ち上がり電圧検出回路の動作を停
止させてしまうので、余計な電力の消費を防止すること
ができる。さらに、立ち下がり電圧検出回路を間欠的に
動作させるので、ここでも電力消費を抑制することがで
きる。これらにより、電子機器の動作時間を延ばすこと
が可能となる。According to the first aspect of the present invention, the operation of the rising voltage detection circuit is stopped after the reset signal is transmitted, so that unnecessary power consumption can be prevented. Further, since the falling voltage detection circuit is operated intermittently, power consumption can be suppressed also here. These make it possible to extend the operation time of the electronic device.
【００３３】請求項２記載の発明によれば、リセット了
解信号を受けてから立ち上がり電圧検出回路の動作を停
止させるので、電源電圧の変動等によるＣＰＵ４の動作
不安定な状態があっても、リセット動作を正しく行うこ
とができ、リセット動作の不良を防止することができ
る。According to the second aspect of the present invention, the operation of the rising voltage detecting circuit is stopped after receiving the reset acknowledge signal, so that even if the operation of the CPU 4 is unstable due to a fluctuation of the power supply voltage or the like, the resetting is performed. The operation can be performed correctly, and a reset operation failure can be prevented.
【００３４】請求項３記載の発明によれば、リセット了
解信号（間欠信号）を用いて、立ち下がり電圧検出回路
を間欠的に駆動することができる。また、この信号を用
いて、リセット機能付き電源制御回路９全体の制御の同
期信号としても利用することができるため、信号線を有
効に活用することができる。According to the third aspect of the present invention, the falling voltage detection circuit can be driven intermittently using the reset acknowledge signal (intermittent signal). In addition, since this signal can be used as a synchronization signal for controlling the entire power supply control circuit 9 with a reset function, the signal lines can be effectively used.
【図１】 本発明に係る発電手段を備えた電子機器の概
略構成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of an electronic device including a power generation unit according to the present invention.
【図２】 図１に示すＣＰＵ４とリセット機能付き電源
制御回路９の主要部の概略構造を示すブロック図であ
る。FIG. 2 is a block diagram showing a schematic structure of a main part of a CPU 4 and a power supply control circuit with reset function 9 shown in FIG.
【図３】 電源電圧上昇時と下降時における、電子機器
の動作を説明するためのタイミングチャートである（順
調に電源電圧が上昇していく場合）。FIG. 3 is a timing chart for explaining the operation of the electronic device when the power supply voltage increases and decreases (when the power supply voltage increases smoothly).
【図４】 電源電圧上昇時と下降時における、電子機器
の動作を説明するためのタイミングチャートである（電
源電圧がいったん下降する場合）。FIG. 4 is a timing chart for explaining the operation of the electronic device when the power supply voltage rises and falls (when the power supply voltage once drops).
【図５】 図１に示すリセット機能付き電源制御回路、
およびＣＰＵにおける処理の流れを示すフローチャート
である。5 is a power supply control circuit with a reset function shown in FIG. 1,
4 is a flowchart showing a flow of processing in the CPU and FIG.
１…電子機器 ２…太陽電池（発電手段） ３…蓄電装置 ４…ＣＰＵ（主制御部） ５…電圧発生部 ６、７…ダイオード ８…補助蓄電装置 ９…リセット機能付き電源制御回路 １０…立ち上がり電圧検出回路 １１…立ち下がり電圧検出回路 １２、１３、１４…スイッチ １５、１６…逆流防止ダイオード ２０…リセット制御回路ブロック ２１…リセット信号発生回路 ２２…リセット了解信号検出回路 ２３…スイッチ駆動回路 ２４…初期化信号制御回路 ３０…電源制御回路 DESCRIPTION OF SYMBOLS 1 ... Electronic equipment 2 ... Solar cell (power generation means) 3 ... Power storage device 4 ... CPU (main control part) 5 ... Voltage generation part 6, 7 ... Diode 8 ... Auxiliary power storage device 9 ... Power control circuit with reset function 10 ... Startup Voltage detecting circuit 11 Falling voltage detecting circuit 12, 13, 14 Switch 15, 16 Backflow preventing diode 20 Reset control circuit block 21 Reset signal generating circuit 22 Reset acknowledge signal detecting circuit 23 Switch driving circuit 24 Initialization signal control circuit 30 Power supply control circuit
Claims (3)
する主制御部と、 前記発電手段の立ち上がり電圧を検出する第１の電圧検
出回路と、 前記発電手段の立ち下がり電圧を検出する第２の電圧検
出回路と、 前記主制御部に所定のタイミングでリセット信号を送出
するリセット制御機能付き電源制御回路とを備え、 前記リセット制御機能付き電源制御回路は、前記第１の
電圧検出回路の出力に対応してリセット信号を出力する
と共に、前記リセット信号が出力された後、前記第１の
電圧検出回路の動作を停止させ、かつ、前記第２の電圧
検出回路を間欠的に動作させることを特徴とする発電手
段を備えた電子機器。1. A power generation unit, a main control unit that operates using electric energy generated by the power generation unit, a first voltage detection circuit that detects a rising voltage of the power generation unit, A second voltage detection circuit that detects a falling voltage; and a power control circuit with a reset control function that sends a reset signal to the main control unit at a predetermined timing. Outputting a reset signal corresponding to the output of the first voltage detection circuit, stopping the operation of the first voltage detection circuit after the reset signal is output, and setting the second voltage detection circuit to An electronic device including a power generation unit, which is operated intermittently.
信号に呼応して前記主制御部から出力されるリセット了
解信号を検出してから、前記第１の電圧検出回路の動作
を停止させることを特徴とする請求項１記載の発電手段
を備えた電子機器。2. The method according to claim 1, wherein the reset control circuit stops the operation of the first voltage detection circuit after detecting a reset acknowledge signal output from the main control unit in response to the reset signal. An electronic device comprising the power generation means according to claim 1.
号であることを特徴とする請求項２記載の発電手段を備
えた電子機器。3. The electronic apparatus according to claim 2, wherein the reset acknowledgment signal is a periodic intermittent signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158775A JPH116885A (en) | 1997-06-16 | 1997-06-16 | Electronic apparatus provided with generator means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158775A JPH116885A (en) | 1997-06-16 | 1997-06-16 | Electronic apparatus provided with generator means |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH116885A true JPH116885A (en) | 1999-01-12 |
Family
ID=15679076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9158775A Withdrawn JPH116885A (en) | 1997-06-16 | 1997-06-16 | Electronic apparatus provided with generator means |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH116885A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1045251A2 (en) * | 1999-04-14 | 2000-10-18 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
| US6628572B1 (en) | 1999-03-29 | 2003-09-30 | Seiko Epson Corporation | Electronic equipment and method of controlling electronic equipment |
| US7660975B2 (en) | 2004-11-29 | 2010-02-09 | Seiko Epson Corporation | Electronic apparatus and control method thereof |
| CN106019917A (en) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | Electronic device and method of initializing controller of electronic device |
| JP2018159676A (en) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | Electronic circuit and electronic timepiece |
-
1997
- 1997-06-16 JP JP9158775A patent/JPH116885A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628572B1 (en) | 1999-03-29 | 2003-09-30 | Seiko Epson Corporation | Electronic equipment and method of controlling electronic equipment |
| EP1045251A2 (en) * | 1999-04-14 | 2000-10-18 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
| EP1045251A3 (en) * | 1999-04-14 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
| US6407571B1 (en) | 1999-04-14 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit for a power system |
| US7660975B2 (en) | 2004-11-29 | 2010-02-09 | Seiko Epson Corporation | Electronic apparatus and control method thereof |
| CN106019917A (en) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | Electronic device and method of initializing controller of electronic device |
| JP2016183878A (en) * | 2015-03-25 | 2016-10-20 | セイコーエプソン株式会社 | Electronic apparatus, and method for initializing control means of electronic apparatus |
| CN106019917B (en) * | 2015-03-25 | 2020-03-06 | 精工爱普生株式会社 | Electronic device and method for initializing control unit of electronic device |
| JP2018159676A (en) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | Electronic circuit and electronic timepiece |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876144B2 (en) | Start-up circuit and start-up method | |
| US6879139B2 (en) | Sequencing power supplies | |
| CN103545912A (en) | Power supply switching circuit, real time clock device, electronic apparatus, mobile unit, and method of controlling power supply switching circuit | |
| US6787936B2 (en) | Semiconductor integrated circuit | |
| JP2001119868A (en) | Battery life extending power-switching device for all- time operation system | |
| JPH11196540A (en) | Electronic device | |
| JP3188875B2 (en) | Power supply circuit | |
| US6978362B2 (en) | Reset arrangement for a microcontroller | |
| JPH116885A (en) | Electronic apparatus provided with generator means | |
| JPH11127547A (en) | On/off controller for power unit | |
| WO2005013401A1 (en) | Fuel cell optimum operation point tracking system in power supply device using fuel cell, and power supply device provided with this fuel cell optimum operation point tracking system | |
| US6487400B2 (en) | Communications device and a method for control of its operation | |
| JP2001045678A (en) | Printer and charger for backup power source thereof | |
| CN113054966B (en) | Low-power consumption state control circuit | |
| JPH117301A (en) | Electronic equipment having power generating means | |
| JP2011244387A (en) | Portable electronic equipment and control method for the same | |
| US7010709B2 (en) | Information processing device | |
| JPH11332091A (en) | Electronic equipment | |
| US6148409A (en) | Data transmission system | |
| JPH10210681A (en) | Power controller and electronic appliance having the same | |
| JP2005253166A (en) | Power unit | |
| US7088164B2 (en) | Semiconductor integrated circuit device and electronic appliance with power control | |
| JP2003134693A (en) | Uninterruptible power supply system | |
| JP2002233079A (en) | Uninterruptive switching regulator | |
| JP2007207185A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |