JPH1168791A - Ａｔｍデータ伝送路の伝送効率改善装置 - Google Patents

Abstract

(57)【要約】 【課題】 既存のＡＴＭデータ伝送路に設備を付加する
ことにより、伝送効率を改善する。 【解決手段】 送信側交換機と伝送路との間に、第１の
変換器１２を介挿する。制御部１２ａは、送信側交換機
からのセルストリームを受け、同一のセルヘッダを有す
る複数ｎ個のセルを連鎖用バッファ１２ｅに蓄積する。
蓄積された複数ｎ個のセルのうち、第１番目のセルはそ
のまま、第２番目〜第ｎ番目のセルについてはセルヘッ
ダを除去して、送信バッファ１２ｂへと転送し、伝送路
へと送り出す。受信側交換機と伝送路との間には、第２
の変換器２２を介挿し、セルヘッダが除去されたセルが
受信された場合には、これを復元する処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭデータ伝送
路の伝送効率改善装置に関し、特に、一対のＡＴＭ交換
機間のデータ伝送路の伝送効率を改善するための装置に
関する。

【０００２】

【従来の技術】インターネットを代表とするパソコンを
用いたデータ通信の急速な普及により、効率の良いデー
タ伝送システムの整備が急務となってきている。特に、
広帯域ＩＳＤＮの技術は、来世紀を担う重要な通信技術
として位置づけられており、その中核をなすＡＴＭ（As
ynchronous transfer mode：非同期転送モード）による
交換システムは、今後はより一層、重要度を増す技術と
して注目されている。

【０００３】ＡＴＭ交換システムでは、光ファイバなど
から構成される物理的な伝送路上に、仮想パスおよび仮
想チャネルが定義され、データは、所定の仮想パスおよ
び仮想チャネルによって特定されるコネクションの情報
とともに伝送されることになる。すなわち、伝送対象と
なるデータは、固定長のブロックに分割され、各ブロッ
クの先頭には特定のコネクションを示すヘッダが付加さ
れることになる。現在のＡＴＭ交換システムの規格によ
れば、４８バイトからなる固定長ブロックに、５バイト
からなるヘッダを付加し、合計５３バイトからなる固定
長データ（セル）を１単位として伝送が行われることに
なる。このＡＴＭ交換システムを利用すれば、伝送プロ
トコルが極めて単純化されるため、非常に高速な伝送が
可能になる。また、通常の時分割多重通信の方式に比べ
て、より高い多重効率が望めるという利点もある。

【０００４】

【発明が解決しようとする課題】上述したように、これ
まで提案されているＡＴＭ交換システムによれば、かな
り効率の良い伝送が可能になるが、まだ効率化の余地は
残っている。特に、データ長の比較的長いパケットを伝
送する際には、伝送対象となる本来のデータが細かなブ
ロックに分割され、各ブロックごとにそれぞれヘッダが
付加されることになるため、効率は低下せざるを得な
い。

【０００５】そこで本発明は、既存のＡＴＭデータ伝送
路に付加することにより、伝送効率を改善することが可
能な伝送効率改善装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】

(1) 本発明の第１の態様は、第１のＡＴＭスイッチか
ら第２のＡＴＭスイッチへ至るＡＴＭデータ伝送路にお
けるデータの伝送効率を改善するための装置において、
第１のＡＴＭスイッチと伝送路との間に介挿される第１
の変換器と、第２のＡＴＭスイッチと伝送路との間に介
挿される第２の変換器と、を設け、第１の変換器によっ
て、第１のＡＴＭスイッチから伝送されてくるセルのう
ち、同一のセルヘッダを有する複数ｎ個のセルを一時的
に蓄積し、この蓄積したｎ個のセルのうち、第２番目〜
第ｎ番目のセルまでのセルヘッダを除去した後、第１番
目のセルから第ｎ番目のセルまでを連続的に伝送路へと
転送するようにし、伝送路を介して第２番目〜第ｎ番目
のセルが伝送されてきたときに、第２の変換器によっ
て、除去されたセルヘッダを復元してから第２のＡＴＭ
スイッチへ転送するようにしたものである。

【０００７】(2) 本発明の第２の態様は、上述の第１
の態様に係る伝送効率改善装置において、ＡＴＭデータ
伝送路に定義された複数のコネクションのそれぞれにつ
いて、通常モードでの伝送を行うか、連鎖モードでの伝
送を行うか、を示すモード指示テーブルを用意してお
き、第１の変換器が、第１のＡＴＭスイッチから伝送さ
れてくる各セルのセルヘッダに含まれたコネクション識
別子に基づいてモード指示テーブルを参照し、当該セル
について通常モードでの伝送を行うか連鎖モードでの伝
送を行うかを判断し、通常モードでの伝送を行うと判断
されたセルについては、そのまま伝送路へと転送し、連
鎖モードでの伝送を行うと判断されたセルについては、
同一のセルヘッダを有する複数ｎ個のセルを一時的に蓄
積し、この蓄積したｎ個のセルのうち、第２番目〜第ｎ
番目のセルまでのセルヘッダを除去した後、第１番目の
セルから第ｎ番目のセルまでを連続的に伝送路へと転送
するようにしたものである。

【０００８】(3) 本発明の第３の態様は、上述の第２
の態様に係る伝送効率改善装置において、第１の変換器
に、複数ｍ個のセルヘッダメモリと、これに対応した複
数ｍ個の連鎖用バッファとを設け、連鎖モードでの伝送
を行うと判断される第１番目のセルを取り込んだときに
は、当該第１番目のセルのセルヘッダを特定のセルヘッ
ダメモリへコピーするとともに、当該第１番目のセル自
身を特定のセルヘッダメモリに対応した特定の連鎖用バ
ッファに蓄積するようにし、連鎖モードでの伝送を行う
と判断される第２番目以降のセルを取り込んだときに
は、当該セルに含まれているセルヘッダと各セルヘッダ
メモリ内に格納されているセルヘッダとを比較し、比較
結果が一致するセルヘッダメモリに対応する連鎖用バッ
ファに、当該セルのセルヘッダを除去した残りの部分を
蓄積するようにし、必要なセルの蓄積が完了したと判断
される連鎖用バッファについては、蓄積されていた一連
のデータを伝送路へ転送するようにしたものである。

【０００９】(4) 本発明の第４の態様は、上述の第３
の態様に係る伝送効率改善装置において、個々の連鎖用
バッファごとに、それぞれ第１番目のセルが蓄積されて
からの時間をカウントする計時機能を設け、カウントさ
れた時間が所定の臨界値を越えた場合に、当該連鎖用バ
ッファについては、必要なセルの蓄積が完了したと判断
するようにしたものである。

【００１０】(5) 本発明の第５の態様は、上述の第３
または第４の態様に係る伝送効率改善装置において、第
１の変換器が、連鎖用バッファに蓄積されていた一連の
データを伝送路へ転送する際に、データ末尾に所定のエ
ンドマークを付加する処理を行うようにしたものであ
る。

【００１１】(6) 本発明の第６の態様は、上述の第２
の態様に係る伝送効率改善装置において、第２の変換器
が、伝送路を介して伝送されてくるデータ列を解析して
セルヘッダを認識する機能を有し、このセルヘッダに含
まれたコネクション識別子に基づいてモード指示テーブ
ルを参照し、当該セルヘッダを含むセルが通常モードで
伝送されたセルか、連鎖モードで伝送されたセルかを判
断する機能を有し、連鎖モードで伝送されたセルが認識
された場合には、新たなセルヘッダが認識されるまで、
後続するデータ列をセルヘッダが除去されたセルとして
認識し、セルヘッダを復元する処理を実行するようにし
たものである。

【００１２】(7) 本発明の第７の態様は、上述の第５
の態様に係る伝送効率改善装置において、第２の変換器
が、伝送路を介して伝送されてくるデータ列を解析して
セルヘッダを認識する機能を有し、このセルヘッダに含
まれたコネクション識別子に基づいてモード指示テーブ
ルを参照し、当該セルヘッダを含むセルが通常モードで
伝送されたセルか、連鎖モードで伝送されたセルかを判
断する機能を有し、連鎖モードで伝送されたセルが認識
された場合には、エンドマークが認識されるまで、後続
するデータ列をセルヘッダが除去されたセルとして認識
し、セルヘッダを復元する処理を実行するようにしたも
のである。

【００１３】(8) 本発明の第８の態様は、上述の第６
または第７の態様に係る伝送効率改善装置において、セ
ルヘッダの認識を、セルヘッダの一部を構成するエラー
チェックコードにより行うようにしたものである。

【００１４】(9) 本発明の第９の態様は、上述の第６
または第７の態様に係る伝送効率改善装置において、連
鎖モードで伝送されたセルが認識された場合に、このセ
ルのセルヘッダを格納するセルヘッダメモリと、上記セ
ルに後続して、伝送路を介して伝送されてくるデータ列
を蓄積する復元用バッファと、を第２の変換器に設け、
復元用バッファに蓄積されている蓄積データのデータ長
が所定バイトに達した場合に、セルヘッダメモリに格納
されているセルヘッダを、蓄積データの先頭に付加する
ことにより、セルヘッダの復元を行うようにしたもので
ある。

【００１５】(10) 本発明の第１０の態様は、上述の第
１〜第９の態様に係る伝送効率改善装置において、第１
のＡＴＭスイッチを収容した第１のＡＴＭ交換機内に第
１の変換器を内蔵させ、第２のＡＴＭスイッチを収容し
た第２のＡＴＭ交換機内に第２の変換器を内蔵させるよ
うにしたものである。

【００１６】

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。

【００１７】§１． 一般的なＡＴＭ交換システム 本発明の目的は、全く新たな交換システムを提供するこ
とではなく、既存のＡＴＭ交換システムにおける所望の
ＡＴＭデータ伝送路の伝送効率を改善することにある。
そこで、まず、一般的なＡＴＭ交換システムにおけるデ
ータ伝送路の構成およびこのデータ伝送路を介して複数
のパケットを伝送する原理を簡単に説明しておく。

【００１８】図１は、一般的なＡＴＭ交換システムにお
ける一対のＡＴＭ交換機およびその間の伝送路を示すブ
ロック図である。通常、ＡＴＭ交換システムは、多数の
ＡＴＭ交換機および多数の伝送路によって構成される
が、ここでは説明の便宜上、そのような網目状のＡＴＭ
交換システムの一部（一対のＡＴＭ交換器によって挟ま
れた部分）について本発明を適用する場合を述べること
にする。図１には、第１のＡＴＭ交換器１０と第２のＡ
ＴＭ交換器２０との間に、伝送路３０が形成されている
状態が示されている。この例では、第１のＡＴＭ交換器
１０は、伝送路２９を介して別なＡＴＭ交換器に接続さ
れており、第２のＡＴＭ交換器２０は、伝送路３１を介
して別なＡＴＭ交換器に接続されている。ここでは、伝
送路３０は、たとえば、光ファイバなどで構成される１
本の物理的な伝送路であるとし、図の左側から右側へと
データが伝送されるものとする。もちろん、実際の交換
機間には、図の右側から左側へとデータを逆方向に伝送
するための別な伝送路が設けられるのが一般的であり、
また、必要に応じて、各方向ともに複数の物理的な伝送
路が設けられる場合もあるが、ここでは、説明の便宜
上、図示された１本の伝送路３０のみを考えることにす
る。

【００１９】伝送路３０は、物理的には１本の伝送路で
あるが、この伝送路３０上に仮想的に多数のコネクショ
ンが定義される。図２は、伝送路３０上に定義されたコ
ネクションの概念図である。この例では、伝送路３０
は、複数の仮想パスを含んでおり、更に、各仮想パスは
複数の仮想チャネルを含んでいる。ここで、ＶＰＩ（Vi
rtual Pass Identifier ）は、個々の仮想パスの識別子
であり、ＶＣＩ（Virtual Channel Identifier）は、個
々の仮想チャネルの識別子である。具体的には、たとえ
ば、ＶＰＩ＝１で示される仮想パスには、ＶＣＩ＝８
１，８２，…，８ｉで示されるｉ本の仮想チャネルが含
まれており、ＶＰＩ＝２で示される仮想パスには、同じ
くＶＣＩ＝８１，８２，…，８ｉで示されるｉ本の仮想
チャネルが含まれている。１つのコネクションは、ＶＰ
ＩおよびＶＣＩの組み合わせによって特定される。たと
えば、ＶＰＩ＝１，ＶＣＩ＝８２で特定されるコネクシ
ョンは、ＶＰＩ＝１で示される仮想パス内のＶＣＩ＝８
２で示される仮想チャネルを用いた伝送経路を意味す
る。

【００２０】このように、物理的には１本の伝送路３０
であっても、コネクションを特定することによって、仮
想的に複数の伝送路を確保することが可能になり、多重
通信が可能になる。ここでは、たとえば図３に示すよう
な２つのパケットＡ，Ｂを、同一の伝送路３０を介して
伝送する原理を簡単に説明しよう。これらのパケットに
対しては、それぞれ伝送に用いる特定のコネクションが
割り当てられているものとする。たとえば、パケットＡ
については、ＶＰＩ＝１，ＶＣＩ＝８１で特定されるコ
ネクションが割り当てられ、パケットＢについては、Ｖ
ＰＩ＝１，ＶＣＩ＝８２で特定されるコネクションが割
り当てられていたとする。

【００２１】まず、パケットＡ，Ｂともに、それぞれ４
８バイトずつの固定長ブロックに分割する。ここでは、
パケットＡが、５つのブロックＡ１，Ａ２，Ａ３，Ａ
４，Ａ５に分割され、パケットＢが、同じく５つのブロ
ックＢ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５に分割されたものと
する。続いて、各ブロックの頭に、それぞれヘッダを付
加する。ここでは、パケットＡに所属するブロックの頭
にはヘッダａが付加され、パケットＢに所属するブロッ
クの頭にはヘッダｂが付加されたものとする。このよう
にして、頭にヘッダが付加された各ブロックは、「セ
ル」と呼ばれる。本明細書では、このようにセルを構成
するためのヘッダを特に「セルヘッダ」と呼ぶことにす
る。

【００２２】図４は、１つのセル構成を示す図である。
ＡＴＭ交換システムの規格によれば、１つのセルは、４
８バイトのデータフィールドと５バイトのセルヘッダと
から構成される合計５３バイトのデータ列になる。４８
バイトのデータフィールドは、ブロック分割されたデー
タ（本来伝送されるべきデータ）から構成されており、
５バイトのセルヘッダは、このデータに関するコネクシ
ョン識別子（ＶＰＩおよびＶＣＩの値）の他、セル優先
識別（ＣＬＰ），ヘッダエラー制御（ＨＥＣ）などの制
御情報から構成されている。ヘッダエラー制御（ＨＥ
Ｃ）は、いわゆるエラーチェックコードであり、このエ
ラーチェックコードを用いた所定の論理演算を行うこと
により、５バイトからなるセルヘッダの内容に誤りがな
いことを確認することができる。

【００２３】このように、各セルヘッダには、それぞれ
所定のコネクション識別子が含まれているので、各セル
ごとにばらばらに伝送路３０へ送出しても、すべてのセ
ルについてそれぞれコネクションを特定することができ
る。実際には、たとえば、図３に「伝送されるセル列」
と記した順序で、第１のＡＴＭ交換器１０から伝送路３
０への送信が行われることになる。パケットＡに所属す
るブロックとパケットＢに所属するブロックとが混在し
た状態になっているが、各ブロックには、それぞれセル
ヘッダａ，ｂが付加されているため、受信した第２のＡ
ＴＭ交換器２０側では、個々のブロックがどのパケット
に所属していたかを認識することができる。

【００２４】以上、従来の一般的なＡＴＭ交換システム
におけるデータ伝送の原理を説明したが、このような伝
送方式は必ずしも効率的とは言えない。なぜなら、すべ
てのセルには、本来のデータとは無関係な５バイトのセ
ルヘッダが付加されているためである。別言すれば、全
５３バイトのうちの５バイト分が、本来の伝送対象とな
るデータとは無関係なデータということになる。

【００２５】§２． 本発明の基本構成 たとえば、図５に示すような例を考えてみる。この例で
は、セル１〜セル５までのいずれもが、同一のセルヘッ
ダａを有しており、セル６からセルヘッダがｂに変わっ
ている。ここでは、このような従来の一般的なＡＴＭ交
換システムにおける伝送モードを「通常モード」と呼ぶ
ことにする。この場合、セル１〜セル５までのセルヘッ
ダは同一であるから、セル２〜セル５についてはセルヘ
ッダを削除しても、後にセル１と同一のセルヘッダを付
加するようにすれば復元可能である。たとえば、図６に
示す例は、図５に示すセル列において、セル２〜セル５
についてのセルヘッダａを削除し、ブロックＡ５の末尾
にエンドマークＥを挿入したものである。エンドマーク
Ｅとしては、セルヘッダやデータフィールドには用いら
れない特殊なコードを用いるようにする。こうしておけ
ば、受信側では、セル１からエンドマークＥの直前のセ
ル５までが同一のセルヘッダを有するブロックであるこ
とが認識でき、セルヘッダが削除されたセル２〜セル５
については、セル１と同一のセルを付加することにより
復元が可能になる。この図６に示すような形態での伝送
を、ここでは「連鎖モード」と呼ぶことにする。

【００２６】このように、削除可能なセルヘッダを削除
することにより伝送効率を向上させる点が本発明の基本
概念である。ＡＴＭ交換機の中枢をなす構成要素は、一
般にＡＴＭスイッチと呼ばれる部分であるが、本発明
は、このＡＴＭスイッチと伝送路との間に所定の変換器
を介挿することにより、伝送効率の改善を図っている。
図７は、本発明の適用例を示すブロック図である。この
例では、第１のＡＴＭ交換器１０の中枢をなす第１のＡ
ＴＭスイッチ１１と伝送路３０との間に第１の変換器１
２を介挿し、第２のＡＴＭ交換器２０の中枢をなす第２
のＡＴＭスイッチ２１と伝送路３０との間に第２の変換
器２２を介挿している。第１の変換器１２は、第１のＡ
ＴＭスイッチ１１から、たとえば図５に示すようなセル
列が与えられた場合、セル２〜セル５のセルヘッダを削
除する処理を行い、図６に示すようなデータ列を生成し
て伝送路３０へ送出する機能を有する。これに対して、
第２の変換器２２は、伝送路３０から図６に示すような
データ列が伝送されてきた場合、セル２〜セル５のセル
ヘッダを復元する処理を行う機能を有する。

【００２７】結局、第１の変換器１２および第２の変換
器２２を介挿することにより、伝送路３０上の伝送効率
を向上させることが可能になる。したがって、第１のＡ
ＴＭスイッチ１１は、この向上した伝送効率に見合った
伝送速度でセル列を送り出すことが可能になる。また、
第１のＡＴＭスイッチ１１は、図５に示すような「通常
モード」でセル列を送出すればよいので、従来のＡＴＭ
交換機で用いられていた既存のＡＴＭスイッチをそのま
ま利用することができる。同様に、第２のＡＴＭスイッ
チ２１では、図５に示すような「通常モード」のセル列
が受信されるので、やはり、従来のＡＴＭ交換機で用い
られていた既存のＡＴＭスイッチをそのまま利用するこ
とができる。要するに、本発明を実施する場合、既存の
ＡＴＭ交換システムに、第１の変換器１２および第２の
変換器２２を介挿させる処理を行うだけですむので、既
存の設備を無駄にすることなしに、伝送路３０上での伝
送効率を向上させることが可能になる。なお、図７に示
す実施形態では、第１のＡＴＭスイッチ１１を収容した
第１のＡＴＭ交換機１０内に第１の変換器１２を内蔵さ
せ、第２のＡＴＭスイッチ２１を収容した第２のＡＴＭ
交換機２０内に第２の変換器２２を内蔵させた構成にし
ているが、第１の変換器１２および第２の変換器２２
は、必ずしも各ＡＴＭ交換機の内部に設置する必要はな
く、別体として、各ＡＴＭ交換機の外に設置するように
してもかまわない。

【００２８】ところで、実際には、第１のＡＴＭスイッ
チ１１から送出されるセル列は、図５に示すような同一
セルヘッダをもったセルが連続するようなセル列ばかり
とは限らず、通常は、図３に「伝送されるセル列」とし
て示されているセル列のように、種々のセルヘッダをも
ったセルが混在していると考えてよい。したがって、第
１の変換器１２には、第１のＡＴＭスイッチ１１から伝
送されてくるセルのうち、同一のセルヘッダを有する複
数ｎ個のセルを一時的に蓄積し、この蓄積したｎ個のセ
ルのうち、第２番目〜第ｎ番目のセルまでのセルヘッダ
を除去した後、第１番目のセルから第ｎ番目のセルまで
を連続的に伝送路３０へと転送する機能を設けておけば
よい。たとえば、図３に示すような混在セル列が到来し
た場合、同一のセルヘッダａを有する５個のセルを一時
的に蓄積し、この蓄積した５個のセルのうち、第２番目
〜第５番目のセルまでのセルヘッダａを除去した後、第
１番目のセルから第５番目のセルまでを連続的に伝送路
３０へと転送する処理が行われることになる。具体的に
は、１番目のセルは「ａ＋Ａ１」、２番目のセルは「Ａ
２」、３番目のセルは「Ａ３」、４番目のセルは「Ａ
４」、５番目のセルは「Ａ５」となる。このようなデー
タ列が伝送路３０を介して伝送されてきたら、第２の変
換器２２は、第２番目〜第５番目のセルについての除去
されたセルヘッダａを復元してから第２のＡＴＭスイッ
チ２１へと転送することになる。

【００２９】§３． 第１の変換器の構成例 第１の変換器１２の具体的な構成例を図８のブロック図
に示す。ここに示す例では、第１の変換器１２は、制御
部１２ａ，送信バッファ１２ｂ，モード指示テーブル１
２ｃ，セルヘッダメモリ１２ｄ，連鎖用バッファ１２ｅ
を有する。制御部１２ａは、この第１の変換器１２を統
括制御する中枢部分であり、第１のＡＴＭスイッチ１１
からのセル列（セルストリーム）をセルごと（５３バイ
トごと）に取り込み、後述する処理を施して送信バッフ
ァ１２ｂへ転送する機能を有している。送信バッファ１
２ｂには、制御部１２ａから転送されたデータが順に格
納され、格納されたデータは、格納された順に所定のタ
イミングで伝送路３０へと送出される。

【００３０】モード指示テーブル１２ｃは、各コネクシ
ョンごとに、それぞれ「通常モード」での伝送を行うか
「連鎖モード」での伝送を行うか、を示すテーブルであ
る。本実施形態では、図５に示すような「通常モード」
のままの伝送と、図６に示すような「連鎖モード」によ
る伝送と、を選択的に実行できるようにしており、個々
のコネクションごとにいずれかを設定するようにしてい
る。モード指示テーブル１２ｃは、たとえば、図９に示
すようなテーブルである。すなわち、各コネクション識
別子（ＶＰＩおよびＶＣＩの組み合わせ）について、そ
れぞれ指示フラグ０（通常モード）もしくは指示フラグ
１（連鎖モード）が示されている。たとえば、パケット
Ａに対して、ＶＰＩ＝１，ＶＣＩ＝８１なるコネクショ
ン識別子が割り当てられていた場合、図９の例では、
「連鎖モード」が示されているので、このパケットＡに
ついては「連鎖モード」での伝送が行われることにな
る。これに対して、たとえば、パケットＢに対して、Ｖ
ＰＩ＝１，ＶＣＩ＝８２なるコネクション識別子が割り
当てられていた場合、図９の例では、「通常モード」が
示されているので、このパケットＢについては「通常モ
ード」での伝送が行われることになる。

【００３１】制御部１２ａは、第１のＡＴＭスイッチ１
１から伝送されてくる各セルのセルヘッダ内に示された
コネクション識別子に基づいて、モード指示テーブル１
２ｃを参照し、各セルについて、「通常モード」での伝
送を行うか「連鎖モード」での伝送を行うかを判断し、
「通常モード」での伝送を行うと判断されたセルについ
ては、そのまま伝送路３０へと転送し、「連鎖モード」
での伝送を行うと判断されたセルについては、一時的に
蓄積する処理を行う。セルの蓄積は、連鎖用バッファ１
２ｅを用いて行われる。この実施形態では、３個の連鎖
用バッファ１２ｅが設けられており、各連鎖用バッファ
１２ｅに対応して、同じく３個のセルヘッダメモリ１２
ｄが設けられている。ここでは、この３組の連鎖用バッ
ファおよびセルヘッダメモリを、それぞれＸ，Ｙ，Ｚと
呼んで区別することにする。セルの蓄積は、同一のセル
ヘッダを有するセル同士が同一の連鎖用バッファに入る
ようにしてなされる。

【００３２】たとえば、セルヘッダｘを有するセルは、
連鎖用バッファＸに蓄積され、セルヘッダｙを有するセ
ルは、連鎖用バッファＹに蓄積される。また、セルヘッ
ダｘ自身はセルヘッダメモリＸに格納され、セルヘッダ
ｙ自身はセルヘッダメモリＹに格納される。こうして、
各連鎖用バッファには、それぞれ同一のセルヘッダを有
するセルが複数ｎ個蓄積されることになり、最終的に
は、この蓄積したｎ個のセルのうち、第２番目〜第ｎ番
目のセルについてのセルヘッダが除去された後、第１番
目のセルから第ｎ番目のセルまでが連続的に送信バッフ
ァ１２ｂへと転送されることになる。もっとも、実用上
は、第２番目〜第ｎ番目のセルについては、連鎖用バッ
ファに蓄積する前にセルヘッダを除去しておくのが好ま
しい。

【００３３】結局、制御部１２ａは、「連鎖モード」で
の伝送を行うと判断される第１番目のセルを取り込んだ
ときには、当該第１番目のセルのセルヘッダ（たとえ
ば、セルヘッダｘ）を特定のセルヘッダメモリ（たとえ
ば、セルヘッダメモリＸ）へコピーするとともに、当該
第１番目のセル自身を当該特定のセルヘッダメモリＸに
対応した特定の連鎖用バッファＸに蓄積する処理を行
う。そして、同一のセルヘッダｘを有する第２番目以降
のセルを取り込んだときには、当該セルのセルヘッダｘ
と各セルヘッダメモリＸ，Ｙ，Ｚ内に格納されているセ
ルヘッダとを比較し、比較結果が一致するセルヘッダメ
モリＸに対応する連鎖用バッファＸに、当該セルのセル
ヘッダを除去した残りの部分を蓄積する処理を行う。そ
して、「必要なセルの蓄積が完了した」と判断される連
鎖用バッファについては、蓄積されていた一連のデータ
を送信バッファ１２ｂへと転送する処理を行う。このと
き、制御部１２ａは、前述したように、一連のデータの
末尾に所定のエンドマークＥ（この実施形態では、セル
ヘッダやデータフィールドには用いられない特殊な１バ
イトのコードを用いている）を付加する処理を行う。

【００３４】この実施形態では、「必要なセルの蓄積が
完了した」との判断を、計時機能（タイマー）を使って
行うようにしている。たとえば、図３に示すパケットＡ
の場合、５つのブロックに分割されているので、連鎖用
バッファに５つのセルが蓄積された時点で、「必要なセ
ルの蓄積が完了した」と判断できれば理想的である。こ
のような判断は、たとえば、パケットＡの末尾に、パケ
ットの終了部分であることを示す情報を含ませておけば
可能である。しかし、本実施形態では、処理を単純化す
るために、個々の連鎖用バッファＸ，Ｙ，Ｚごとに、そ
れぞれ第１番目のセルが蓄積されてからの時間をカウン
トする計時機能を設け、カウントされた時間が所定の臨
界値を越えた場合に、当該連鎖用バッファについては、
「必要なセルの蓄積が完了した」と判断するようにして
いる。なお、カウントされた時間が所定の臨界値を越え
ないうちに、連鎖用バッファが満杯になった場合には、
その時点で「必要なセルの蓄積が完了した」と判断する
ようにすればよい。

【００３５】§４． 第１の変換器の動作手順 図１０は、図８に示す制御部１２ａの処理動作の手順を
示す流れ図である。ここでは、図３に示すように、２つ
のパケットＡ，Ｂが混在したセル列が第１のＡＴＭスイ
ッチ１１から転送されてきた場合を具体例にとりなが
ら、この流れ図の説明を行う。

【００３６】まず、ステップＳ１１において、セルヘッ
ダメモリ１２ｄをクリアする。続いて、ステップＳ１２
において、第１のＡＴＭスイッチ１１から転送されてき
たセルストリームから、１セル分のデータ（５３バイ
ト）を取り込む。そして、ステップＳ１３において、こ
の１セル分のデータのセルヘッダ部分（先頭の５バイト
部分）に含まれているコネクション識別子（ＶＰＩおよ
びＶＣＩ）を認識し、図９に示すモード指示テーブル１
２ｃを参照することにより、当該セルを「通常モード」
で伝送すべきか「連鎖モード」で伝送すべきかを判断す
る。「通常モード」で伝送すべきと判断された場合に
は、ステップＳ１４からステップＳ１５へと進み、当該
セルをそのまま送信バッファ１２ｂへと転送する。結
局、「通常モード」で伝送すべきセルに関しては、第１
の変換器１２は単なるバッファとして機能するだけであ
り、セルは従来のＡＴＭ伝送方式のまま伝送路３０へと
送出されることになる。

【００３７】図３に示す「伝送されるセル列」の例で
は、１番目のセル（ブロックＡ１を含むセル）は「連鎖
モード」で伝送すべきセルである。すなわち、この１番
目のセルのセルヘッダａには、ＶＰＩ＝１，ＶＣＩ＝８
１なるコネクション識別子が含まれており、図９に示す
モード指示テーブル１２ｃを参照すると、「連鎖モー
ド」との判断がなされる。そこで、ステップＳ１４から
ステップＳ１６へと進み、この１番目のセルのセルヘッ
ダａが、セルヘッダメモリ１２ｄの内容と比較される。
この時点では、各セルヘッダメモリＸ，Ｙ，Ｚは空であ
るからすべて不一致となり、ステップＳ１７からステッ
プＳ１８へと進む。ステップＳ１８では、セルヘッダａ
が任意のセルヘッダメモリ１２ｄへコピーされる。ここ
では、セルヘッダメモリＸにコピーされたものとしよ
う。続いてステップＳ１９において、この１番目のセル
（「ａ＋Ａ１」なるデータ）が、対応する連鎖用バッフ
ァ１２ｅ（すなわち、この例の場合、連鎖用バッファ
Ｘ）に蓄積される。同時に、この連鎖用バッァＸについ
ての蓄積時間の計時処理（カウント）が開始される。次
にステップＳ２０へ進み、この時点ではまだカウント値
が臨界値に達した（タイムアウトした）連鎖用バッファ
は存在しないので、ステップＳ１２へと戻ることにな
る。

【００３８】再びステップＳ１２へ戻ると、ここで、次
の１セル分のデータが取り込まれる。図３に示す例の場
合、２番目のセル（ブロックＢ１を含むセル）が取り込
まれ、ステップＳ１３でコネクション識別子が認識され
る。この２番目のセルのセルヘッダｂには、ＶＰＩ＝
１，ＶＣＩ＝８２なるコネクション識別子が含まれてお
り、図９に示すモード指示テーブル１２ｃを参照する
と、「通常モード」との判断がなされる。そこで、ステ
ップＳ１４からステップＳ１５へと進み、当該セルをそ
のまま送信バッファ１２ｂへと転送する。結局、図３に
おいては、先行していた先頭のセル（ブロックＡ１を含
むセル）よりも、後続の２番目のセル（ブロックＢ１を
含むセル）の方が先に送信バッファ１２ｂへ転送された
ことになり、先に伝送路３０へと送り出されることにな
る。

【００３９】再び、ステップＳ１２に戻り、次の１セル
分のデータが取り込まれる。図３に示す例の場合、３番
目のセル（ブロックＢ２を含むセル）が取り込まれ、ス
テップＳ１３でコネクション識別子が認識される。この
３番目のセルのセルヘッダｂには、ＶＰＩ＝１，ＶＣＩ
＝８２なるコネクション識別子が含まれており、図９に
示すモード指示テーブル１２ｃを参照すると、「通常モ
ード」との判断がなされる。そこで、ステップＳ１４か
らステップＳ１５へと進み、当該セルをそのまま送信バ
ッファ１２ｂへと転送する。

【００４０】続いて、再度ステップＳ１２に戻り、次の
１セル分のデータが取り込まれる。図３に示す例の場
合、４番目のセル（ブロックＡ２を含むセル）が取り込
まれ、ステップＳ１３でコネクション識別子が認識され
る。この４番目のセルのセルヘッダａには、ＶＰＩ＝
１，ＶＣＩ＝８１なるコネクション識別子が含まれてお
り、図９に示すモード指示テーブル１２ｃを参照する
と、「連鎖モード」との判断がなされる。そこで、ステ
ップＳ１４からステップＳ１６へと進むことになる。ス
テップＳ１６において、セルヘッダメモリ１２ｄの内容
と、セルヘッダａとが比較される。すると、セルヘッダ
メモリＸに格納されているセルヘッダａが一致を示す。
そこで、ステップＳ１７からステップＳ２１へと進み、
この４番目のセルについてのセルヘッダａが除去され、
４番目のセルは、ブロックＡ２のみになる。このブロッ
クＡ２のみからなるセルは、ステップＳ１９において、
対応する連鎖用バッファＸに蓄積される。連鎖用バッフ
ァＸには、既に、「ａ＋Ａ１」なるデータが蓄積されて
おり、これにブロックＡ２を連結することにより、「ａ
＋Ａ１＋Ａ２」なるデータが蓄積されることになる。こ
の時点では、連鎖用バッファＸについてのカウント値が
所定の臨界値を越えていなかったとすると、ステップＳ
２０から再びステップＳ１２へと戻ることになる。

【００４１】かくして、図３に示す「伝送されるセル
列」のうち、ブロックＡ１，Ａ２，Ａ３，…は、連鎖用
バッファＸに順次蓄積されてゆく一方、ブロックＢ１，
Ｂ２，Ｂ３，…は、素通りして伝送路３０へと送り出さ
れてゆくことになる。なお、連鎖用バッファ１２ｅは複
数個設けられているので、「連鎖モード」で伝送すべき
別なセルヘッダを有するセルが到来した場合には、別個
独立した蓄積処理が可能である。たとえば、ＶＰＩ＝
２，ＶＣＩ＝８２なるコネクション識別子を含むセルヘ
ッダｃをもったセルは、図９に示すモード指示テーブル
１２ｃを参照すると、「連鎖モード」で伝送すべきセル
であることがわかる。このようなセルが到来した場合
は、ステップＳ１６における比較の結果、この時点では
一致するものがなく、ステップＳ１８へと進み、たとえ
ば、セルヘッダメモリＹにセルヘッダｃがコピーされ、
当該セルは、連鎖用バッファＹに蓄積されることにな
る。この連鎖用バッファＹについての計時処理は、この
時点から開始されることになる。

【００４２】このようにして、「連鎖モード」で伝送す
べきセルについて、連鎖用バッファへの蓄積処理を行っ
てゆくと、やがて計時処理のカウント値が所定の臨界値
を越え、タイムアウトする連鎖用バッファが現れる。こ
のように、タイムアウトした連鎖用バッファが出現した
ら、ステップＳ２０からステップＳ２２へと進み、当該
連鎖用バッファ内に蓄積されている一連のデータを取り
出し、末尾に１バイトからなるエンドマークＥを付加
し、これを送信バッファ１２ｂへと転送する処理が行わ
れる。たとえば、連鎖用バッファＸが、ブロックＡ４を
蓄積した時点でタイムアウトした場合、その時点で、送
信バッファ１２ｂに対して、「ａ＋Ａ１＋Ａ２＋Ａ３＋
Ａ４＋Ｅ」なる一連のデータが転送されることになる。
なお、この時点で、セルヘッダメモリＸはクリアされ
る。

【００４３】このように、図８に示す第１の変換器１２
を用いて、図１０に示す手順を実行すれば、「通常モー
ド」が指定されたコネクションに関するデータ転送は、
従来どおりのＡＴＭ伝送方式で行われ、「連鎖モード」
が指定されたコネクションに関するデータ転送のみが、
本発明による効率化の手法を用いた方式で行われること
になる。

【００４４】§５． 第２の変換器の構成例 第２の変換器２２の具体的な構成例を図１１のブロック
図に示す。ここに示す例では、第２の変換器２２は、制
御部２２ａ，送信バッファ２２ｂ，モード指示テーブル
２２ｃ，セルヘッダメモリ２２ｄ，復元用バッファ２２
ｅ，連鎖フラグ２２ｆを有する。制御部２２ａは、この
第２の変換器２２を統括制御する中枢部分であり、伝送
路３０から伝送されるデータ列（バイトストリーム）を
１バイトごとに取り込み、後述する処理を施して送信バ
ッファ２２ｂへ転送する機能を有している。送信バッフ
ァ２２ｂには、制御部２２ａから転送されたデータが順
に格納され、格納されたデータは、格納された順に所定
のタイミングで第２のＡＴＭスイッチ２１へと転送され
る。

【００４５】制御部２２ａは、伝送路３０を介して伝送
されてくるデータ列を解析してセルヘッダを認識する機
能を有する。具体的には、セルヘッダの一部を構成する
エラーチェックコードを利用して、セルヘッダの認識を
行っている。すなわち、現在のＡＴＭ伝送の規格による
と、５バイトからなるセルヘッダの第５バイト目がエラ
ーチェックコードＨＥＣに割り当てられており、１〜４
バイト目のデータに基づいて所定のエラーチェック演算
を行った結果が、第５バイト目にエラーチェックコード
ＨＥＣとして記述されることになる。そこで、制御部２
２ａが取り込んだ１バイトずつのデータに対して、常に
所定のエラーチェック演算（ＨＥＣ処理）を施してゆけ
ば、新たに取り込んだ１バイトのデータが、この演算結
果と一致した時点で、「現在、５バイトからなるセルヘ
ッダを取り込んだ」と認識することが可能になる。

【００４６】モード指示テーブル２２ｃは、各コネクシ
ョンごとに、それぞれ「通常モード」での伝送を行うか
「連鎖モード」での伝送を行うか、を示すテーブルであ
り、この実施形態では、既に述べたように、図９に示す
ようなテーブルが用いられている。制御部２２ａは、認
識したセルヘッダ内に示されたコネクション識別子に基
づいて、モード指示テーブル２２ｃを参照し、当該セル
ヘッダを含むセルが「通常モード」で伝送されたセル
か、「連鎖モード」で伝送されたセルかを判断する機能
を有する。そして、「連鎖モード」で伝送されたセルが
認識された場合には、エンドマークＥが認識されるま
で、後続するデータ列を「セルヘッダが除去されたセ
ル」として認識し、セルヘッダを復元する処理を実行す
る。この処理の具体的な手順については後述する。

【００４７】なお、この実施形態では、エンドマークＥ
を付加しておくことにより、セルヘッダが除去された一
群のセルの末尾を認識できるようにしているが、エンド
マークＥの付加は必ずしも必要なものではない。前述し
たように、制御部２２ａは、エラーチェックコードＨＥ
Ｃに基づいて、セルヘッダを認識する機能を有してい
る。したがって、たとえば、図６に示すような一連のデ
ータ列が与えられた場合、セル１のセルヘッダａを認識
することができ、セル６のセルヘッダｂを認識すること
ができる。これに対し、セル２〜セル５はセルヘッダが
除去されているため、セルヘッダは認識されない。した
がって、エンドマークＥが付加されていない場合でも、
新たなセルヘッダｂの認識により、セルヘッダが除去さ
れた一群のセルの末尾を認識することは可能である。た
だ、この実施形態では、処理を簡略化するため、１バイ
ト分のエンドマークＥを用いるようにしている。

【００４８】セルヘッダメモリ２２ｄ，復元用バッファ
２２ｅ，連鎖フラグ２２ｆは、このセルヘッダの復元処
理に利用される構成要素である。すなわち、セルヘッダ
メモリ２２ｄは、「連鎖モード」で伝送されたセルが認
識された場合に、当該セルのセルヘッダを格納する機能
を有し、復元用バッファ２２ｅは、伝送路３０を介して
伝送されてくる「セルヘッダが除去されたセル」につい
てのデータ列を１バイト単位で蓄積する機能を有する。
この復元用バッファ２２ｅに蓄積されている蓄積データ
のデータ長が４８バイトに達した場合、セルヘッダメモ
リ２２ｄに格納されているセルヘッダを、蓄積データの
先頭に付加することにより、セルヘッダの復元が行われ
る。また、連鎖フラグ２２ｆは、「現在、セルヘッダが
除去されたセルの伝送中であること」を示すフラグとし
て機能する。

【００４９】§６． 第２の変換器の動作手順 図１２は、図１１に示す制御部２２ａの処理動作の手順
を示す流れ図である。ここでは、§４で説明した動作手
順に基づいて、第１の変換器１２側からデータ列が伝送
されてきた場合の具体的動作を、この流れ図に沿って説
明する。

【００５０】まず、ステップＳ３１において、連鎖フラ
グをＯＦＦにする。この連鎖フラグは、上述したよう
に、「現在、セルヘッダが除去されたセルの伝送中であ
ること」を示すフラグであり、初期状態ではＯＦＦに設
定される。続いて、ステップＳ３２において、伝送路３
０から伝送されてくるバイトストリームから、１バイト
分のデータの取り込みを行う（「連鎖モード」での伝送
が行われている場合、伝送データは固定長セルにはなら
ないため、このように、１バイト単位で処理する必要が
ある。）。そして、ステップＳ３３において、連鎖フラ
グがＯＮか否かが判断される。初期段階では、連鎖フラ
グはＯＦＦであり、ステップＳ３３からステップＳ３４
へと進む。ここで、取り込んだ１バイト分のデータに対
して、ＨＥＣ処理（エラーチェックコードを生成するた
めの演算処理）を実行する。次に、ステップＳ３５にお
いて、このＨＥＣ処理の結果、セルヘッダが認識された
か否かが判断する。前述したように、セルヘッダの５バ
イト目にエラーチェックコードＨＥＣが記述されている
ため、セルヘッダの第１バイト目〜第５バイト目まで
を、ステップＳ３２で順次取り込み、ステップＳ３４の
ＨＥＣ処理を実行すると、第５バイト目を取り込んだ時
点で、ＨＥＣ処理の結果と取り込んだ５バイト目のエラ
ーチェックコードＨＥＣとが一致し、５バイト分のセル
ヘッダを正しく取り込んだことが認識できる。

【００５１】こうして、５バイト分のセルヘッダを正し
く取り込んだことが認識できたら、ステップＳ３５から
ステップＳ３６へと進み、続く４８バイト分のデータ
（セルヘッダに続くデータフィールドのデータ）の取り
込みが行われる。こうして、ステップＳ３６が終了した
時点では、セルヘッダ付きの１セル分のデータが取り込
まれたことになる。続くステップＳ３７では、この１セ
ルについてのセルヘッダ内のコネクション識別子が認識
され、ステップＳ３８において、当該セルが「連鎖モー
ド」で伝送されるべきセルか否かが判断される（モード
指示テーブル２２ｃを参照することになる）。当該セル
が、「通常モード」で伝送されるべきセル（たとえば、
前述の例で「ｂ＋Ｂ１」，「ｂ＋Ｂ２」といったセル）
であった場合、ステップＳ３８からステップＳ３９へと
進み、当該セルは送信バッファ２２ｂへと転送される。

【００５２】一方、ステップＳ３８において、当該セル
が「連鎖モード」で伝送されるべきセルと判断された場
合、ステップＳ４０へと進み、連鎖フラグがＯＮにな
る。そして、ステップＳ４１において、当該セルのセル
ヘッダが、セルヘッダメモリ２２ｄへコピーされ、続く
ステップＳ３９において、当該セルが送信バッファ２２
ｂへと転送される。たとえば、前述の例で「ａ＋Ａ１」
なるセル（「連鎖モード」で伝送される一連のセルの中
の先頭セル）が取り込まれた場合、ステップＳ４１へと
進み、セルヘッダメモリ２２ｄに、セルヘッダａがコピ
ーされる。そして、この「ａ＋Ａ１」なるセルは、その
まま送信バッファ２２ｂへと転送され、第２のＡＴＭス
イッチ２１へと転送されることになる。

【００５３】このように、「連鎖モード」で伝送される
一連のセルの中の先頭セル「ａ＋Ａ１」が取り込まれた
場合、ステップＳ４０において、連鎖フラグがＯＮにな
るので、以下の処理手順が変更されることになる。すな
わち、ステップＳ３２で１バイト分のデータ取り込みを
行った後、ステップＳ３３からステップＳ４２へと進む
ことになる。ここで、この１バイト分のデータがエンド
マークＥであるか否かが判断され、エンドマークＥでな
かった場合には、ステップＳ４３へと進み、この１バイ
ト分のデータは、復元用バッファ２２ｅに蓄積されるこ
とになる。このような１バイト分のデータ蓄積処理は、
ステップＳ４４を介して、合計４８バイト分の蓄積が行
われるまで繰り返し実行される。前述の例の場合、「ａ
＋Ａ１」なるセルに後続して、「Ａ２」なるセル（セル
ヘッダを除去されたセル：４８バイト長）が伝送されて
くるので、ちょうど、この「Ａ２」なるセルを構成する
４８バイトのデータすべてが復元用バッファ２２ｅに蓄
積された時点で、ステップＳ４４からステップＳ４５へ
進むことになる。

【００５４】このステップＳ４５では、セルヘッダメモ
リ２２ｄに格納されているセルヘッダを、復元用バッフ
ァ２２ｅに蓄積されているデータの先頭に付加し、これ
らのデータを送信バッファ２２ｂへ転送する処理が行わ
れる。前述の例の場合、セルヘッダメモリ２２ｄに格納
されているセルヘッダａが、復元用バッファ２２ｅに蓄
積されているデータ「Ａ２」の先頭に付加され、「ａ＋
Ａ２」なるセルの形で、送信バッファ２２ｂへ転送され
ることになる。

【００５５】このような処理が、ステップＳ４２でエン
ドマークＥが検出されるまで繰り返し実行される。かく
して、第１の変換器１２においてセルヘッダが除去され
たセルについて、それぞれセルヘッダが復元されること
になる。ステップＳ４２でエンドマークＥが検出される
と、ステップＳ３１へ戻り、連鎖フラグがＯＦＦに設定
され、初期状態から上述の処理手順が繰り返されること
になる。

【００５６】

【発明の効果】以上のとおり本発明に係るＡＴＭデータ
伝送路の伝送効率改善装置によれば、セルヘッダが同一
である複数のセルをまとめ、不要なセルヘッダを除去し
て伝送するようにし、伝送後にセルヘッダを復元するよ
うにしたため、既存のＡＴＭデータ伝送路の伝送効率を
改善することが可能になる。

【図面の簡単な説明】

【図１】一般的なＡＴＭ交換システムにおける一対のＡ
ＴＭ交換機およびその間の伝送路を示すブロック図であ
る。

【図２】図１に示す伝送路３０上に定義されたコネクシ
ョンの概念図である。

【図３】２つのパケットＡ，Ｂを、図１に示す伝送路３
０を介してＡＴＭ伝送方式で伝送する原理を説明する図
である。

【図４】ＡＴＭ伝送方式における一般的なセル構成図で
ある。

【図５】従来の一般的なＡＴＭ伝送方式を用いた通常モ
ードでの伝送形態を示す図である。

【図６】本発明に係るＡＴＭ伝送方式を用いた連鎖モー
ドでの伝送形態を示す図である。

【図７】本発明に係る伝送効率改善装置の適用例を示す
ブロック図である。

【図８】図７に示す伝送効率改善装置を構成する第１の
変換器１２の具体的な構成例を示すブロック図である。

【図９】図８に示す第１の変換器１２に用いられている
モード指示テーブル１２ｃの具体例を示す図である。

【図１０】図８に示す制御部１２ａの処理動作の手順を
示す流れ図である。

【図１１】図７に示す伝送効率改善装置を構成する第２
の変換器２２の具体的な構成例を示すブロック図であ
る。

【図１２】図１１に示す制御部２２ａの処理動作の手順
を示す流れ図である。

【符号の説明】

１０…第１のＡＴＭ交換器 １１…第１のＡＴＭスイッチ １２…第１の変換器 １２ａ…制御部 １２ｂ…送信バッファ １２ｃ…モード指示テーブル １２ｄ…セルヘッダメモリ １２ｅ…連鎖用バッファ ２０…第２のＡＴＭ交換器 ２１…第２のＡＴＭスイッチ ２２…第２の変換器 ２２ａ…制御部 ２２ｂ…送信バッファ ２２ｃ…モード指示テーブル ２２ｄ…セルヘッダメモリ ２２ｅ…復元用バッファ ２２ｆ…連鎖フラグ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１のＡＴＭスイッチから第２のＡＴＭ
   スイッチへ至るＡＴＭデータ伝送路におけるデータの伝
   送効率を改善するための装置であって、 前記第１のＡＴＭスイッチと前記伝送路との間に介挿さ
   れる第１の変換器と、前記第２のＡＴＭスイッチと前記
   伝送路との間に介挿される第２の変換器と、を備え、 前記第１の変換器は、前記第１のＡＴＭスイッチから伝
   送されてくるセルのうち、同一のセルヘッダを有する複
   数ｎ個のセルを一時的に蓄積し、この蓄積したｎ個のセ
   ルのうち、第２番目〜第ｎ番目のセルまでのセルヘッダ
   を除去した後、第１番目のセルから第ｎ番目のセルまで
   を連続的に前記伝送路へと転送する機能を有し、 前記第２の変換器は、前記伝送路を介して前記第２番目
   〜第ｎ番目のセルが伝送されてきたときに、除去された
   セルヘッダを復元してから前記第２のＡＴＭスイッチへ
   転送する機能を有することを特徴とするＡＴＭデータ伝
   送路の伝送効率改善装置。
2. 【請求項２】 請求項１に記載の伝送効率改善装置にお
   いて、 ＡＴＭデータ伝送路に定義された複数のコネクションの
   それぞれについて、通常モードでの伝送を行うか、連鎖
   モードでの伝送を行うか、を示すモード指示テーブルを
   用意しておき、 第１の変換器は、第１のＡＴＭスイッチから伝送されて
   くる各セルのセルヘッダに含まれたコネクション識別子
   に基づいて前記モード指示テーブルを参照し、当該セル
   について通常モードでの伝送を行うか連鎖モードでの伝
   送を行うかを判断し、通常モードでの伝送を行うと判断
   されたセルについては、そのまま伝送路へと転送し、連
   鎖モードでの伝送を行うと判断されたセルについては、
   同一のセルヘッダを有する複数ｎ個のセルを一時的に蓄
   積し、この蓄積したｎ個のセルのうち、第２番目〜第ｎ
   番目のセルまでのセルヘッダを除去した後、第１番目の
   セルから第ｎ番目のセルまでを連続的に前記伝送路へと
   転送する機能を有することを特徴とするＡＴＭデータ伝
   送路の伝送効率改善装置。
3. 【請求項３】 請求項２に記載の伝送効率改善装置にお
   いて、 第１の変換器は、複数ｍ個のセルヘッダメモリと、これ
   に対応した複数ｍ個の連鎖用バッファとを有し、 連鎖モードでの伝送を行うと判断される第１番目のセル
   を取り込んだときには、当該第１番目のセルのセルヘッ
   ダを特定のセルヘッダメモリへコピーするとともに、当
   該第１番目のセル自身を前記特定のセルヘッダメモリに
   対応した特定の連鎖用バッファに蓄積し、 連鎖モードでの伝送を行うと判断される第２番目以降の
   セルを取り込んだときには、当該セルに含まれているセ
   ルヘッダと各セルヘッダメモリ内に格納されているセル
   ヘッダとを比較し、比較結果が一致するセルヘッダメモ
   リに対応する連鎖用バッファに、当該セルのセルヘッダ
   を除去した残りの部分を蓄積し、 必要なセルの蓄積が完了したと判断される連鎖用バッフ
   ァについては、蓄積されていた一連のデータを伝送路へ
   転送する機能を有することを特徴とするＡＴＭデータ伝
   送路の伝送効率改善装置。
4. 【請求項４】 請求項３に記載の伝送効率改善装置にお
   いて、 個々の連鎖用バッファごとに、それぞれ第１番目のセル
   が蓄積されてからの時間をカウントする計時機能を設
   け、カウントされた時間が所定の臨界値を越えた場合
   に、当該連鎖用バッファについては、必要なセルの蓄積
   が完了したと判断することを特徴とするＡＴＭデータ伝
   送路の伝送効率改善装置。
5. 【請求項５】 請求項３または４に記載の伝送効率改善
   装置において、 第１の変換器が、連鎖用バッファに蓄積されていた一連
   のデータを伝送路へ転送する際に、データ末尾に所定の
   エンドマークを付加する機能を有することを特徴とする
   ＡＴＭデータ伝送路の伝送効率改善装置。
6. 【請求項６】 請求項２に記載の伝送効率改善装置にお
   いて、 第２の変換器は、伝送路を介して伝送されてくるデータ
   列を解析してセルヘッダを認識する機能を有し、このセ
   ルヘッダに含まれたコネクション識別子に基づいてモー
   ド指示テーブルを参照し、当該セルヘッダを含むセルが
   通常モードで伝送されたセルか、連鎖モードで伝送され
   たセルかを判断する機能を有し、 連鎖モードで伝送されたセルが認識された場合には、新
   たなセルヘッダが認識されるまで、後続するデータ列を
   セルヘッダが除去されたセルとして認識し、セルヘッダ
   を復元する処理を実行することを特徴とするＡＴＭデー
   タ伝送路の伝送効率改善装置。
7. 【請求項７】 請求項５に記載の伝送効率改善装置にお
   いて、 第２の変換器は、伝送路を介して伝送されてくるデータ
   列を解析してセルヘッダを認識する機能を有し、このセ
   ルヘッダに含まれたコネクション識別子に基づいてモー
   ド指示テーブルを参照し、当該セルヘッダを含むセルが
   通常モードで伝送されたセルか、連鎖モードで伝送され
   たセルかを判断する機能を有し、 連鎖モードで伝送されたセルが認識された場合には、エ
   ンドマークが認識されるまで、後続するデータ列をセル
   ヘッダが除去されたセルとして認識し、セルヘッダを復
   元する処理を実行することを特徴とするＡＴＭデータ伝
   送路の伝送効率改善装置。
8. 【請求項８】 請求項６または７に記載の伝送効率改善
   装置において、 セルヘッダの認識を、セルヘッダの一部を構成するエラ
   ーチェックコードにより行うことを特徴とするＡＴＭデ
   ータ伝送路の伝送効率改善装置。
9. 【請求項９】 請求項６または７に記載の伝送効率改善
   装置において、 連鎖モードで伝送されたセルが認識された場合に、前記
   セルのセルヘッダを格納するセルヘッダメモリと、 前記セルに後続して、伝送路を介して伝送されてくるデ
   ータ列を蓄積する復元用バッファと、 を第２の変換器に設け、前記復元用バッファに蓄積され
   ている蓄積データのデータ長が所定バイトに達した場合
   に、前記セルヘッダメモリに格納されているセルヘッダ
   を、前記蓄積データの先頭に付加することにより、セル
   ヘッダの復元を行うようにしたことを特徴とするＡＴＭ
   データ伝送路の伝送効率改善装置。
10. 【請求項１０】 請求項１〜９のいずれかに記載の伝送
    効率改善装置において、 第１のＡＴＭスイッチを収容した第１のＡＴＭ交換機内
    に第１の変換器を内蔵させ、第２のＡＴＭスイッチを収
    容した第２のＡＴＭ交換機内に第２の変換器を内蔵させ
    たことを特徴とするＡＴＭデータ伝送路の伝送効率改善
    装置。