JPH1168194A - Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element - Google Patents

Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element

Info

Publication number
JPH1168194A
JPH1168194A JP21527197A JP21527197A JPH1168194A JP H1168194 A JPH1168194 A JP H1168194A JP 21527197 A JP21527197 A JP 21527197A JP 21527197 A JP21527197 A JP 21527197A JP H1168194 A JPH1168194 A JP H1168194A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
lower electrode
terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21527197A
Other languages
Japanese (ja)
Inventor
Yoshihisa Ishimoto
佳久 石本
Yosuke Fujikawa
陽介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21527197A priority Critical patent/JPH1168194A/en
Publication of JPH1168194A publication Critical patent/JPH1168194A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing two-terminal nonlinear elements and two-terminal nonlinear element which forms an anodic oxidation film having a uniform distribution of the film quality in a substrate to produce two-terminal nonlinear elements having uniform characteristics. SOLUTION: The method of manufacturing two-terminal nonlinear elements each having a lower and upper electrodes 33, 36 and first insulation film 34 held between these electrodes 33, 36 comprises forming a metal film covering approximately the entire surface of a substrate 31, anodic-oxidizing it to form an anodic oxidation film on the surface layer of the metal film, etching the metal film and anodic oxidation film to form lower electrodes 33 of the nonlinear elements and first insulation film 34.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は2端子非線形素子お
よびその製造方法、特に、液晶表示装置に好適に用いら
れる2端子非線形素子およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two-terminal nonlinear element and a method of manufacturing the same, and more particularly to a two-terminal nonlinear element suitably used for a liquid crystal display device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、液晶表示装置はその低消費電力、
薄型、軽量である特徴から、パーソナルコンピュータ
ー、ワードプロセッサ、オフィスオートメーション用の
端末表示装置、テレビジョンなどの表示用途に使用され
てきており、より大容量表示、高画質が求められてい
る。
2. Description of the Related Art In recent years, liquid crystal display devices have low power consumption.
Because of their thin and lightweight characteristics, they have been used for display applications such as personal computers, word processors, office automation terminal displays, and televisions, and higher capacity displays and higher image quality are required.

【0003】従来の液晶表示装置は、TN(Twisted Ne
matic)方式あるいはSTN(SuperTwisted Nematic)
方式の電圧平均化法による単純マトリクス駆動を行って
いたが、この方式では走査線の増加によってコントラス
ト比が十分に得られなくなるため、大容量表示に適さな
い。
A conventional liquid crystal display device is a TN (Twisted Nematic).
matic) method or STN (SuperTwisted Nematic)
Although simple matrix driving is performed by the voltage averaging method of this method, this method is not suitable for large-capacity display because a sufficient contrast ratio cannot be obtained due to an increase in scanning lines.

【0004】そこで、表示画面を構成している個々の画
素にスイッチング素子を設けたアクティブ駆動が開発さ
れている。上記スイッチング素子としては、薄膜トラン
ジスタや2端子非線形素子が用いられているが、構造が
簡単で、製造コストの面で有利な2端子非線形素子を用
いた液晶表示装置が有望視されており、金属−絶縁体−
金属(Metal-Insulator-Metal,以降MIMと呼称す
る。)構造を有するものは実用化がなされている。
Therefore, active driving has been developed in which switching elements are provided for individual pixels constituting a display screen. As the switching element, a thin film transistor or a two-terminal non-linear element is used. However, a liquid crystal display device using a two-terminal non-linear element which has a simple structure and is advantageous in terms of manufacturing cost is promising. Insulator
Those having a metal (Metal-Insulator-Metal, hereinafter referred to as MIM) structure have been put to practical use.

【0005】従来のMIM素子は、例えば以下のように
して製造することができる。図1および図2を参照しな
がら、従来の製造方法を説明する。
A conventional MIM element can be manufactured, for example, as follows. A conventional manufacturing method will be described with reference to FIGS.

【0006】まず、図1(b)のガラス基板11上にス
パッタリング法などにより、図1(a)、図2(a)の
信号配線12および図1(a)、図1(b)の下部電極
13となる金属薄膜、例えばタンタル薄膜、を厚み約3
00nmに積層する。得られたタンタル薄膜をフォトリ
ソグラフィー法により所定の形状にパターニングして、
信号配線12および下部電極13とする。なお、下部電
極の材料としては、Al等でもよい。
First, a signal wiring 12 of FIGS. 1A and 2A and a lower part of FIGS. 1A and 1B are formed on a glass substrate 11 of FIG. A metal thin film serving as the electrode 13, for example, a tantalum thin film, is
Laminate to a thickness of 00 nm. The obtained tantalum thin film is patterned into a predetermined shape by photolithography,
These are signal wiring 12 and lower electrode 13. The material of the lower electrode may be Al or the like.

【0007】その後、陽極酸化法により、タンタル薄膜
からなる下部電極13の表面を陽極酸化して厚み約60
nmの五酸化タンタルからなる絶縁膜14を形成する。
このとき、タンタル薄膜の陽極酸化をさせたくない部分
(例えば端子電極)は、保護膜でカバーする。
After that, the surface of the lower electrode 13 made of a tantalum thin film is anodized by anodizing method to a thickness of about 60
An insulating film 14 made of tantalum pentoxide having a thickness of nm is formed.
At this time, a portion (for example, a terminal electrode) of the tantalum thin film that is not desired to be anodized is covered with a protective film.

【0008】次に、この状態の基板のほぼ全面にスパッ
タリング法などにより、上部電極15となるチタン薄膜
を厚み約400nmに積層する。得られたチタン薄膜を
フォトリソグラフィー法により所定の形状にパターニン
グして、上部電極15を形成する。さらにITO(イン
ジウム錫酸化物)などからなる透明電極膜を積層し、こ
れをパターニングして画素電極17及び端子電極18を
形成する。端子電極18は信号配線12と信号配線12
の上面及びテーパー部(側面)で電気的に接続されてい
る。
Next, a titanium thin film serving as the upper electrode 15 is laminated to a thickness of about 400 nm on almost the entire surface of the substrate in this state by a sputtering method or the like. The obtained titanium thin film is patterned into a predetermined shape by a photolithography method to form an upper electrode 15. Further, a transparent electrode film made of ITO (indium tin oxide) or the like is laminated, and this is patterned to form the pixel electrode 17 and the terminal electrode 18. The terminal electrode 18 is connected to the signal wiring 12 and the signal wiring 12.
Are electrically connected at the upper surface and the tapered portion (side surface).

【0009】[0009]

【発明が解決しようとする課題】上述したように、従来
のMIM素子の製造では、タンタル薄膜等の陽極酸化可
能な金属薄膜をパターニングした後に陽極酸化が行われ
る。この方法では、陽極酸化される金属薄膜部分は細か
いパターン(例えば、下部電極)になっているので、陽
極酸化時の化成電流が基板内で均等に流れない。そのた
め、基板内で陽極酸化膜の膜質は不均一になり、得られ
るMIM素子または液晶表示装置の特性(閾値電圧:V
th、コントラスト比:CR、耐電圧)が、基板内の位
置によってばらつくことがある。この原因は、金属薄膜
が細かいパターンとなっているため、陽極酸化時の電流
が流れる経路が複雑となり、また、パターン形成された
金属薄膜の各部分までの電気抵抗値に大きな差があるた
めである。
As described above, in the production of a conventional MIM element, anodization is performed after patterning an anodically oxidizable metal thin film such as a tantalum thin film. In this method, since the metal thin film portion to be anodized has a fine pattern (for example, a lower electrode), the formation current during the anodization does not flow evenly in the substrate. Therefore, the film quality of the anodic oxide film in the substrate becomes uneven, and the characteristics (threshold voltage: V
th, contrast ratio: CR, withstand voltage) may vary depending on the position in the substrate. This is because the metal thin film has a fine pattern, which complicates the path through which current flows during anodic oxidation, and that there is a large difference in the electrical resistance value between each part of the patterned metal thin film. is there.

【0010】陽極酸化時の基板内の電流密度を均一にす
るため、金属薄膜をパターニングする前に、基板のほぼ
全面に形成された金属薄膜を陽極酸化し、その後で表面
が陽極酸化された金属薄膜をパターニングする方法が考
えられる。このような方法は、例えば、特公平4−69
27号公報に開示されている。但し、この例では、陽極
酸化しない部分(例えば端子電極)を残すために、陽極
酸化前に、金属薄膜の該当する部分に印刷法等によって
保護膜を形成している。
[0010] In order to make the current density in the substrate uniform during anodization, the metal thin film formed on almost the entire surface of the substrate is anodized before patterning the metal thin film, and then the metal whose surface is anodized is formed. A method of patterning a thin film can be considered. Such a method is described in, for example, Japanese Patent Publication No. 4-69.
No. 27 is disclosed. However, in this example, a protective film is formed on a corresponding portion of the metal thin film by a printing method or the like before the anodic oxidation in order to leave a portion (for example, a terminal electrode) that is not anodized.

【0011】陽極酸化時の電流密度の基板内の分布は、
保護膜の存在によって影響されるので、電流密度の基板
内均一性は全面陽極酸化よりも低下する。すなわち、こ
の方法は、実質的に全面陽極酸化ではない。また、保護
膜を印刷する時に、スイッチング素子の下部電極となる
部分等に微量の保護膜材料が飛散等により付着し、陽極
酸化膜の形成に影響を与えることがある。その結果、基
板内で陽極酸化膜の膜質は不均一になり、上記の特性
(Vth、CR、耐電圧)に基板内ばらつきが生じると
いう問題がある。
The distribution of current density in the substrate during anodization is as follows:
Since it is affected by the presence of the protective film, the uniformity of the current density in the substrate is lower than that of the entire surface by anodic oxidation. That is, the method is not substantially full-surface anodic oxidation. In addition, when printing the protective film, a small amount of the protective film material may adhere to a portion serving as the lower electrode of the switching element due to scattering or the like, which may affect the formation of the anodic oxide film. As a result, there is a problem that the film quality of the anodic oxide film becomes non-uniform in the substrate, and the above characteristics (Vth, CR, withstand voltage) vary within the substrate.

【0012】本発明は、上記の問題点を解決するもの
で、基板内の膜質の分布が均一な陽極酸化膜を形成し、
均一な特性を有する2端子非線形素子の製造方法および
2端子非線形素子を提供することを目的とする。
The present invention solves the above problems, and forms an anodic oxide film having a uniform film quality distribution in a substrate.
An object of the present invention is to provide a method for manufacturing a two-terminal nonlinear element having uniform characteristics and a two-terminal nonlinear element.

【0013】[0013]

【課題を解決するための手段】本発明による2端子非線
形素子の製造方法は、下部電極と、上部電極と、該下部
電極と該上部電極との間に挟持された第1絶縁膜とを有
する複数の2端子非線形素子を製造する方法であって、
基板のほぼ全面を覆う金属薄膜を形成する工程と、該金
属薄膜を陽極酸化することによって、該金属薄膜の表層
に陽極酸化膜を形成する工程と、該金属薄膜と該陽極酸
化膜とをエッチングし、該複数の2端子非線形素子の該
下部電極および該第1絶縁膜を形成する工程と、を包含
し、そのことによって上記目的が達成される。
A method for manufacturing a two-terminal nonlinear element according to the present invention includes a lower electrode, an upper electrode, and a first insulating film sandwiched between the lower electrode and the upper electrode. A method for manufacturing a plurality of two-terminal nonlinear elements, comprising:
Forming a metal thin film covering substantially the entire surface of the substrate, anodizing the metal thin film to form an anodic oxide film on the surface of the metal thin film, and etching the metal thin film and the anodic oxide film Forming the lower electrode and the first insulating film of the plurality of two-terminal nonlinear elements, thereby achieving the above object.

【0014】前記金属薄膜と前記陽極酸化膜とをエッチ
ングする工程は、前記下部電極および前記第1絶縁膜を
形成するとともに、該陽極酸化膜を頂面に有する信号配
線を形成する工程であって、該エッチング工程の後に、
該下部電極および該第1絶縁膜のエッチング端を覆う第
2絶縁膜を形成する工程と、 該下部電極上の該第1絶
縁膜の少なくとも一部を覆う上部電極を形成する工程
と、をさらに包含してもよい。
The step of etching the metal thin film and the anodic oxide film is a step of forming the lower electrode and the first insulating film and forming a signal wiring having the anodic oxide film on a top surface. After the etching step,
Forming a second insulating film covering the lower electrode and the etched end of the first insulating film; and forming an upper electrode covering at least a part of the first insulating film on the lower electrode. May be included.

【0015】前記上部電極を形成する工程は、前記下部
電極上の前記第1絶縁膜の少なくとも一部と、前記信号
配線の頂面に形成された前記陽極酸化膜の一部とを覆う
上部電極を形成する工程であってもよい。
In the step of forming the upper electrode, the upper electrode covers at least a part of the first insulating film on the lower electrode and a part of the anodic oxide film formed on a top surface of the signal wiring. May be formed.

【0016】前記上部電極を形成する工程の後に、該上
部電極に電気的に接続された画素電極と、前記信号配線
に電気的に接続された端子電極とを同じ材料を用いて形
成する工程を、さらに包含してもよい。
After the step of forming the upper electrode, a step of forming a pixel electrode electrically connected to the upper electrode and a terminal electrode electrically connected to the signal wiring by using the same material. May be further included.

【0017】前記基板のほぼ全面を覆う前記金属薄膜を
形成する工程の前に、該基板上に端子電極と画素電極と
を同じ材料を用いて形成する工程を包含し、前記信号配
線は該信号配線の底面において該端子電極と電気的に接
続され、前記下部電極は該下部電極の底面において該画
素電極と電気的に接続されるように形成されてもよい。
Forming a terminal electrode and a pixel electrode on the substrate using the same material before forming the metal thin film covering substantially the entire surface of the substrate; The lower electrode may be formed to be electrically connected to the pixel electrode on the bottom surface of the lower electrode.

【0018】前記上部電極は、前記端子電極および前記
画素電極の材料と異なる材料で形成されてもよい。ま
た、前記上部電極は、前記端子電極および前記画素電極
の材料と同じ材料で形成されてもよい。
[0018] The upper electrode may be formed of a material different from the material of the terminal electrode and the pixel electrode. Further, the upper electrode may be formed of the same material as that of the terminal electrode and the pixel electrode.

【0019】前記第2絶縁膜を形成する工程は、前記下
部電極および前記第1絶縁膜のエッチング端と、前記陽
極酸化膜を頂面に有する前記信号配線のエッチング端と
を覆う第2絶縁膜を形成する工程であってもよい。
The step of forming the second insulating film includes a step of forming a second insulating film covering an etched end of the lower electrode and the first insulating film and an etched end of the signal wiring having the anodic oxide film on the top surface. May be formed.

【0020】前記第2絶縁膜を形成する工程は、前記下
部電極および前記第1絶縁膜を覆う第2絶縁膜を堆積す
る工程と、該第2絶縁膜をエッチングし、該下部電極上
の該第1絶縁膜の中央部の開口部を形成する工程と、を
包含してもよい。
The step of forming the second insulating film includes the step of depositing a second insulating film covering the lower electrode and the first insulating film, and the step of etching the second insulating film to form the second insulating film on the lower electrode. Forming an opening at the center of the first insulating film.

【0021】前記第2絶縁膜の材料は、前記第1絶縁膜
の材料と異なる材料からなり、前記第2絶縁膜が選択に
エッチングされることが、好ましい。
It is preferable that the material of the second insulating film is made of a material different from the material of the first insulating film, and that the second insulating film is selectively etched.

【0022】本発明よる2端子非線形素子は、下部電極
と、上部電極と、該下部電極と該上部電極との間に挟持
された第1絶縁膜とを有する2端子非線形素子であっ
て、該第1絶縁膜は、該下部電極の表層を陽極酸化した
膜からなり、該下部電極の頂面にのみ形成されており、
該下部電極の側面は、該第1絶縁膜と異なる材料からな
る第2絶縁膜によって覆われており、そのことによって
上記目的が達成される。
A two-terminal nonlinear element according to the present invention is a two-terminal nonlinear element having a lower electrode, an upper electrode, and a first insulating film sandwiched between the lower electrode and the upper electrode. The first insulating film is formed of a film obtained by anodizing a surface layer of the lower electrode, and is formed only on a top surface of the lower electrode.
The side surface of the lower electrode is covered with a second insulating film made of a material different from the first insulating film, thereby achieving the above object.

【0023】また、本発明の他の局面によると、基板上
に複数の2端子非線形素子と信号配線とを有するアクテ
ィブマトリクス基板であって、該2端子非線形素子は、
下部電極と、上部電極と、該下部電極と該上部電極との
間に挟持された第1絶縁膜とを有し、該第1絶縁膜は、
該下部電極の表層を陽極酸化した膜からなり、該下部電
極の頂面にのみ形成されており、該信号配線の頂面は、
該信号配線の表層を陽極酸化した膜で覆われており、該
下部電極の側面および該信号配線の側面は、該第1絶縁
膜と異なる材料からなる第2絶縁膜によって覆われてい
るアクティブマトリクス基板が提供される。
According to another aspect of the present invention, there is provided an active matrix substrate having a plurality of two-terminal nonlinear elements and a signal wiring on a substrate, wherein the two-terminal nonlinear elements include:
A lower electrode, an upper electrode, and a first insulating film sandwiched between the lower electrode and the upper electrode;
It is made of a film obtained by anodizing the surface layer of the lower electrode, is formed only on the top surface of the lower electrode, and the top surface of the signal wiring is
An active matrix in which a surface layer of the signal wiring is covered with a film obtained by anodizing, and a side surface of the lower electrode and a side surface of the signal wiring are covered with a second insulating film made of a material different from the first insulating film; A substrate is provided.

【0024】以下、作用について説明する。The operation will be described below.

【0025】本発明によると、基板上のほぼ全面に形成
された金属薄膜は、保護膜で覆われること無く、比較的
大きな面で陽極酸化される。従って、陽極酸化が均一な
化成電流密度で実施されるので、均一な膜質の陽極酸化
膜が形成される。また、保護膜を印刷する工程がないの
で、金属薄膜のスイッチング素子部になる領域に保護膜
が付着することがないので、均一な膜質の陽極酸化膜が
得られる。
According to the present invention, the metal thin film formed on almost the entire surface of the substrate is anodized on a relatively large surface without being covered with the protective film. Therefore, since the anodic oxidation is performed at a uniform formation current density, an anodic oxide film having a uniform film quality is formed. In addition, since there is no step of printing the protective film, the protective film does not adhere to the region of the metal thin film that will become the switching element portion, so that an anodic oxide film of uniform film quality can be obtained.

【0026】陽極酸化後のパターニングによって露出し
た下部電極のエッチング端を第2絶縁膜で覆うことによ
って、エッチング端における下部電極と上部電極等との
ショートを低減することが出来る。
By covering the etched end of the lower electrode exposed by the patterning after anodic oxidation with the second insulating film, a short circuit between the lower electrode and the upper electrode at the etched end can be reduced.

【0027】また、金属(下部電極)−絶縁膜−金属
(上部電極)と、金属(上部電極)−絶縁膜−金属(下
部電極)の逆極性の1対の2端子非線形素子を直列に接
続することによって、2端子非線形素子が1つのときに
比べ、2端子非線形素子の電流−電圧特性の対称性が良
くなり、パネル点灯時における残像現象等が低減され
る。
A pair of two-terminal non-linear elements having opposite polarities of metal (lower electrode) -insulating film-metal (upper electrode) and metal (upper electrode) -insulating film-metal (lower electrode) are connected in series. By doing so, the symmetry of the current-voltage characteristics of the two-terminal nonlinear element is improved as compared with the case where the number of the two-terminal nonlinear element is one, and the afterimage phenomenon or the like during panel lighting is reduced.

【0028】また、陽極酸化後のパターニングによって
露出した信号配線のエッチング端を第2絶縁膜で覆うこ
とによって、エッチング端における信号配線と画素電極
とのショートを低減することが出来る。
Further, by covering the etched end of the signal wiring exposed by the patterning after the anodic oxidation with the second insulating film, a short circuit between the signal wiring and the pixel electrode at the etched end can be reduced.

【0029】また、第1絶縁膜と下部電極のエッチング
端を覆う部分を第2絶縁膜で覆うことによって、電界が
集中しやすい第1絶縁膜部分における絶縁破壊を低減す
ることができる。
Further, by covering the portion covering the etched end of the first insulating film and the lower electrode with the second insulating film, it is possible to reduce the dielectric breakdown in the first insulating film portion where the electric field tends to concentrate.

【0030】また、金属薄膜を陽極酸化した後で信号配
線のパターニンクを行い、それを覆うように端子電極を
形成することによって、信号配線のエッチング端(テー
パー部、側面)において、信号配線と端子電極との電気
的導通をとることができる。また、信号配線が下部電極
と同じ金属から形成される端子電極と電気的に導通する
構成とすることができる。また、信号配線が上部電極と
同じ金属から形成される端子電極と電気的導通する構成
とすることが出来る。
After anodizing the metal thin film, patterning of the signal wiring is performed, and a terminal electrode is formed so as to cover the signal wiring, so that the signal wiring and the terminal are formed at the etched end (tapered portion, side surface) of the signal wiring. Electrical continuity with the electrodes can be obtained. In addition, a configuration can be employed in which the signal wiring is electrically connected to a terminal electrode formed of the same metal as the lower electrode. In addition, a configuration can be employed in which the signal wiring is electrically connected to a terminal electrode formed of the same metal as the upper electrode.

【0031】さらに、第1と第2絶縁膜の材料を変える
ことにより、第2絶縁膜のパターニング時に第1絶縁膜
がエッチャントで浸食されずにエッチングできるので陽
極酸化膜の特性に影響を与えない。
Further, by changing the material of the first and second insulating films, the first insulating film can be etched without being eroded by an etchant when patterning the second insulating film, so that the characteristics of the anodic oxide film are not affected. .

【0032】[0032]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施形態1)本発明の実施形態1を図3〜図6を用い
て説明する。図3〜図6は本発明の実施形態1における
アクティブマトリクス基板の製造方法を説明するための
図であり、2端子非線形素子及び画素電極部及び端子電
極部の平面図及び断面図である。
(Embodiment 1) Embodiment 1 of the present invention will be described with reference to FIGS. 3 to 6 are views for explaining a method of manufacturing the active matrix substrate according to the first embodiment of the present invention, and are a plan view and a sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0033】まず、図4および6のガラス基板31上の
ほぼ全面にスパッタリング法などによって、図3および
4の信号配線32および下部電極33となるタンタル薄
膜を厚み約300nmに堆積する。得られたタンタル薄
膜の全表面を陽極酸化して、厚み約60nmの五酸化タ
ンタルからなる第1絶縁膜34を形成する。その後に、
第1絶縁膜34が形成されたタンタル薄膜をフォトリソ
グラフィー法により所定の形状にパターニングして、信
号配線32および下部電極33を形成する。次に、得ら
れた基板表面を覆うように、第2絶縁膜35となる窒化
ケイ素膜をP−CVD法(プラズマ化学気相成長法)を
用いて、約300℃で厚み約300nm積層する。得ら
れた窒化ケイ素膜をフォトリソグラフィー法により所定
の形状にパターニングして、第2絶縁膜35を形成す
る。第1絶縁膜と第2絶縁膜とは、異なる材料で形成さ
れているので、パターン形成をエッチング法を用いて行
う場合、材料によるエッチング速度の差を利用して、第
2絶縁膜を選択的にエッチングすることが出来る。MI
M素子の一部を構成する第1絶縁膜がエッチャントによ
ってダメージを受けることを抑制できるので、MIM素
子の特性の劣化を抑制することができる。また、第2絶
縁膜のパターンとしては、下部電極上の第1絶縁膜の中
央部に開口部を有し、第1絶縁膜のエッチング端を覆う
ように形成することが好ましい。また、第2絶縁膜の膜
厚は、第1絶縁膜の膜厚よりも厚い法が好ましい。第2
絶縁膜をCVD等の薄膜堆積技術を用いることによっ
て、陽極酸化法よりも容易に厚膜を形成することが出来
る。
First, a tantalum thin film serving as the signal wiring 32 and the lower electrode 33 shown in FIGS. 3 and 4 is deposited to a thickness of about 300 nm on almost the entire surface of the glass substrate 31 shown in FIGS. The entire surface of the obtained tantalum thin film is anodized to form a first insulating film 34 of tantalum pentoxide having a thickness of about 60 nm. Then,
The signal wiring 32 and the lower electrode 33 are formed by patterning the tantalum thin film on which the first insulating film 34 is formed into a predetermined shape by photolithography. Next, a silicon nitride film serving as the second insulating film 35 is stacked at a temperature of about 300 ° C. and a thickness of about 300 nm by P-CVD (plasma chemical vapor deposition) so as to cover the obtained substrate surface. The obtained silicon nitride film is patterned into a predetermined shape by photolithography to form a second insulating film 35. Since the first insulating film and the second insulating film are formed of different materials, when the pattern is formed by using the etching method, the second insulating film is selectively formed by utilizing the difference in the etching speed depending on the material. Can be etched. MI
Since the first insulating film forming a part of the M element can be prevented from being damaged by the etchant, deterioration of the characteristics of the MIM element can be suppressed. The pattern of the second insulating film is preferably formed to have an opening at the center of the first insulating film on the lower electrode and to cover the etched end of the first insulating film. It is preferable that the thickness of the second insulating film be larger than the thickness of the first insulating film. Second
By using a thin film deposition technique such as CVD for the insulating film, a thick film can be formed more easily than in the anodic oxidation method.

【0034】次に、この状態の基板全面にスパッタリン
グ法などにより、上部電極36となるチタン薄膜を厚み
約400nmに積層し、フォトリソグラフィー法により
所定の形状にパターニングして上部電極36を形成す
る。さらに、ITO(インジウム錫酸化物)などからな
る透明電極膜を積層し、これをパターニングして画素電
極37及び端子電極38を形成する。画素電極37はそ
の一部が上部電極36の一部に重なって形成され、それ
によって、画素電極37は上部電極と電気的に接続され
ている。信号配線32の上面は第1絶縁膜34で覆われ
ており、端子電極38は信号配線32と信号配線32の
テーパー部(側面)で電気的に接続されている。
Next, a titanium thin film serving as the upper electrode 36 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by sputtering or the like, and is patterned into a predetermined shape by photolithography to form the upper electrode 36. Further, a transparent electrode film made of ITO (indium tin oxide) or the like is laminated, and is patterned to form a pixel electrode 37 and a terminal electrode 38. A part of the pixel electrode 37 is formed so as to overlap with a part of the upper electrode 36, whereby the pixel electrode 37 is electrically connected to the upper electrode. The upper surface of the signal wiring 32 is covered with a first insulating film 34, and the terminal electrode 38 is electrically connected to the signal wiring 32 at a tapered portion (side surface) of the signal wiring 32.

【0035】このようにして、MIM素子をスイッチン
グ素子として設けたアクティブマトリクス基板が得られ
る。本実施形態で得られたアクティブマトリクス基板の
MIM素子と、従来の製造方法(下部電極パターニング
後に陽極酸化)で得られたMIM素子とのI−V特性を
測定した結果を表1に示す。MIM素子の特性値とし
て、プール−フレンケル効果の電圧(V)−電流(I)
の関係式:I=αVexp(βV1/2)におけるα値
(導電性に関与する係数)およびβ値(非線形性に関与
する係数)を用いた。
Thus, an active matrix substrate provided with the MIM element as a switching element is obtained. Table 1 shows the results of measuring the IV characteristics of the MIM device of the active matrix substrate obtained in the present embodiment and the MIM device obtained by the conventional manufacturing method (anodic oxidation after lower electrode patterning). As the characteristic value of the MIM element, the voltage (V) -current (I) of the Poole-Frenkel effect
The relational expression of: I = α value (coefficient relating to conductivity) and β value (coefficient relating to nonlinearity) in αVexp (βV 1/2 ) were used.

【0036】[0036]

【表1】 特性値 従来例 本発明 lnα −30.00±1.00 −30.00±0.30 β 3.00±0.50 3.00±0.10 表1から明らかなように、基板11のほぼ全面に形成さ
れたタンタル薄膜をパターニングして下部電極33を形
成する前に、タンタル薄膜を陽極酸化をし、第1絶縁膜
34を形成する本発明の方法によると、非線形素子の特
性を示すlnα値及びβ値のばらつきは、何れも従来例
に比べて小さく、素子特性の均一性が向上した。本実施
形態において、タンタル薄膜を基板のほぼ全面に形成し
たが、MIM素子等を形成しない基板の周辺部にタンタ
ル薄膜を形成する必要が無いことは、勿論である。
[Table 1] Characteristic value Conventional example The present invention Inα-30.00 ± 1.00-30.00 ± 0.30β3.00 ± 0.503.00 ± 0.10 As is clear from Table 1, almost all of the substrate 11 According to the method of the present invention in which the tantalum thin film is anodized to form the first insulating film 34 before the lower electrode 33 is formed by patterning the tantalum thin film formed on the entire surface, lnα showing the characteristics of the nonlinear element is obtained. The variations in the values and the β values were both smaller than in the conventional example, and the uniformity of the device characteristics was improved. In this embodiment, the tantalum thin film is formed on almost the entire surface of the substrate. However, it is needless to say that the tantalum thin film does not need to be formed on the peripheral portion of the substrate where the MIM element and the like are not formed.

【0037】なお、本発明によるMIM素子を備えたア
クティブマトリクス基板を用いて製造される液晶表示装
置の液晶層は、特に限定されない。例えば、TNモード
の液晶層を用いることができる。また、液晶層を挟持す
るようにアクティブマトリクス基板に対向して配設され
る対向基板の液晶層側には、上記信号配線32に接続さ
れた画素電極37と対向し、信号配線32の伸張方向に
直角方向に延びる矩形の走査配線が設けられている。な
お、信号配線(データ信号を入力)と走査配線(走査信
号を入力)とは互いに可換であり、信号配線に走査信号
を入力し、走査配線にデータ信号を入力してもよい。本
発明によるMIM素子およびその製造方法は、公知のM
IM型アクティブマトリクス基板およびそれを用いた液
晶表示装置に広く適用できる。
The liquid crystal layer of the liquid crystal display device manufactured using the active matrix substrate provided with the MIM element according to the present invention is not particularly limited. For example, a TN mode liquid crystal layer can be used. In addition, on the liquid crystal layer side of the opposing substrate which is disposed to oppose the active matrix substrate so as to sandwich the liquid crystal layer, the pixel electrode 37 connected to the signal wiring 32 is opposed, and the extension direction of the signal wiring 32 is set. Are provided with rectangular scanning wirings extending in a direction perpendicular to the direction. Note that the signal wiring (inputting a data signal) and the scanning wiring (inputting a scanning signal) are interchangeable, and the scanning signal may be input to the signal wiring and the data signal may be input to the scanning wiring. The MIM element according to the present invention and the method for manufacturing the same are known in the art.
It can be widely applied to an IM type active matrix substrate and a liquid crystal display device using the same.

【0038】(実施形態2)本発明の実施形態を図7〜
図10を用いて説明する。図7〜図10は本発明の実施
形態2におけるアクティブマトリクス基板の製造方法を
説明するための図であり、2端子非線形素子及び画素電
極部及び端子電極部の平面図及び断面図である。
(Embodiment 2) The embodiment of the present invention is shown in FIGS.
This will be described with reference to FIG. 7 to 10 are views for explaining a method for manufacturing an active matrix substrate according to Embodiment 2 of the present invention, and are a plan view and a sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0039】まず、図8、10のガラス基板71上にス
パッタリング法などにより、図7、8のITOなどから
なる透明電極膜を積層し、これをパターニングして画素
電極77及び端子電極78を形成する。次にスパッタリ
ング法などにより、信号配線72および下部電極73と
なるタンタル薄膜をほぼ全面に厚み約300nmに積層
し、陽極酸化法により、タンタル薄膜全面の表面を陽極
酸化して厚み約60nmの五酸化タンタルからなる第1
絶縁膜74を形成する。その後にフォトリソグラフィー
法により、所定の形状にパターニングして信号配線72
および下部電極73とする。
First, a transparent electrode film made of ITO or the like shown in FIGS. 7 and 8 is laminated on the glass substrate 71 shown in FIGS. 8 and 10 by sputtering or the like, and is patterned to form a pixel electrode 77 and a terminal electrode 78. I do. Next, a tantalum thin film to be the signal wiring 72 and the lower electrode 73 is laminated on the entire surface to a thickness of about 300 nm by a sputtering method or the like, and the entire surface of the tantalum thin film is anodized by the anodization method to form a pentoxide film having a thickness of about 60 nm. The first made of tantalum
An insulating film 74 is formed. After that, the signal wiring 72 is patterned by photolithography into a predetermined shape.
And the lower electrode 73.

【0040】次に、第2絶縁膜75となる窒化ケイ素を
P−CVD法にて約300℃で厚み約300nm積層
し、フォトリソグラフィー法により所定の形状にパター
ニングして第2絶縁膜75とする。次に、この状態の基
板全面にスパッタリング法などにより、上部電極76と
なるチタン薄膜を厚み約400nmに積層し、フォトリ
ソグラフィー法により所定の形状にパターニングして上
部電極76とする。端子電極78は信号配線72と信号
配線72の底面で電気的に接続されている。画素電極7
7と下部電極73とは、下部電極73の底面で電気的に
接続されている。
Next, silicon nitride to be the second insulating film 75 is laminated by P-CVD at about 300 ° C. at a thickness of about 300 nm, and patterned into a predetermined shape by photolithography to form the second insulating film 75. . Next, a titanium thin film serving as the upper electrode 76 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by a sputtering method or the like, and is patterned into a predetermined shape by a photolithography method to form the upper electrode 76. The terminal electrode 78 is electrically connected to the signal wiring 72 at the bottom surface of the signal wiring 72. Pixel electrode 7
7 and the lower electrode 73 are electrically connected at the bottom surface of the lower electrode 73.

【0041】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0042】また、本実施形態では、図8から分かるよ
うに、信号配線72から画素電極77に至る経路に、逆
極性の一つの2端子非線形素子が直列に接続されてい
る。すなわち、信号配線72(金属:タンタル)−第1
絶縁膜(絶縁体:五酸化タンタル)−上部電極76(金
属:チタン)と、上部電極76(金属:チタン)−第1
絶縁膜(絶縁体)−下部電極73(金属:タンタル)
と、からそれぞれ構成される2つのMIM素子が、上部
電極76に関して対称に直列に接続されている。このよ
うな構成とすることによって、MIM素子を一つ用いた
場合に比べ、電圧−電流特性の電圧の極性に関する対称
性が向上する。従って、本実施形態のアクティブマトリ
クス基板を用いて液晶表示装置を構成した場合、交流駆
動(フィールドやフレーム毎に電圧の極性を変化させる
駆動)を行っても、残像現象等の不具合の発生が抑制さ
れる。
In this embodiment, as can be seen from FIG. 8, one two-terminal non-linear element having the opposite polarity is connected in series to the path from the signal wiring 72 to the pixel electrode 77. That is, the signal wiring 72 (metal: tantalum) -first
Insulating film (insulator: tantalum pentoxide)-upper electrode 76 (metal: titanium) and upper electrode 76 (metal: titanium)-first
Insulating film (insulator)-lower electrode 73 (metal: tantalum)
Are connected in series symmetrically with respect to the upper electrode 76. With this configuration, the symmetry of the voltage-current characteristics with respect to the polarity of the voltage is improved as compared with the case where one MIM element is used. Therefore, when a liquid crystal display device is configured using the active matrix substrate of the present embodiment, occurrence of defects such as an afterimage phenomenon is suppressed even when AC driving (driving for changing the polarity of voltage for each field or frame) is performed. Is done.

【0043】なお、信号配線72と上部電極76とは、
第2絶縁膜75を介さずに直接接続されていてもよい。
The signal wiring 72 and the upper electrode 76 are
The connection may be made directly without passing through the second insulating film 75.

【0044】(実施形態3)本発明の実施形態を図11
〜図15を用いて説明する。図11〜図15は本発明の
実施形態3におけるアクティブマトリクス基板の製造方
法を説明するための図であり、2端子非線形素子及び画
素電極部及び端子電極部の平面図及び断面図である。
(Embodiment 3) FIG. 11 shows an embodiment of the present invention.
This will be described with reference to FIGS. 11 to 15 are views for explaining a method of manufacturing an active matrix substrate according to Embodiment 3 of the present invention, and are a plan view and a cross-sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0045】まず、図12、13、15のガラス基板1
11上のほぼ全面にスパッタリング法などにより、図1
2、13の下部電極113となるタンタル薄膜を厚み約
300nmに積層し、陽極酸化法により、タンタル薄膜
全面の表面を陽極酸化して厚み約60nmの五酸化タン
タルからなる第1絶縁膜114を形成する。
First, the glass substrate 1 shown in FIGS.
1 by sputtering or the like over almost the entire surface of
A tantalum thin film serving as the lower electrode 113 is laminated to a thickness of about 300 nm, and the entire surface of the tantalum thin film is anodized by anodic oxidation to form a first insulating film 114 of tantalum pentoxide having a thickness of about 60 nm. I do.

【0046】その後、フォトリソグラフィー法により所
定の形状にパターニングして下部電極113とする。次
に第2絶縁膜115となる窒化ケイ素をP−CVD法に
て約300℃で厚み約300nm積層し、フォトリソグ
ラフィー法により所定の形状にパターニングして第2絶
縁膜115とする。
Thereafter, the lower electrode 113 is patterned by photolithography into a predetermined shape. Next, silicon nitride to be the second insulating film 115 is laminated by P-CVD at about 300 ° C. at a thickness of about 300 nm and patterned into a predetermined shape by photolithography to form the second insulating film 115.

【0047】次に、この状態の基板全面にスパッタリン
グ法などにより、信号配線112及び上部電極116と
なるチタン薄膜を厚み約400nmに積層し、フォトリ
ソグラフィー法により所定の形状にパターニングして信
号配線112及び、上部電極116とする。さらにIT
Oなどからなる透明電極膜を積層し、これをパターニン
グして画素電極117及び端子電極118を形成する。
なお、信号配線112と下部電極113は第2絶縁膜1
15を介さずに直接接続されていてもよい。端子電極1
18は信号配線112と信号配線112の上面及びテー
パー部(側面)で電気的に接続されている。
Next, a titanium thin film serving as the signal wiring 112 and the upper electrode 116 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by sputtering or the like, and is patterned into a predetermined shape by photolithography to form the signal wiring 112. And the upper electrode 116. Further IT
A transparent electrode film made of O or the like is laminated, and this is patterned to form a pixel electrode 117 and a terminal electrode 118.
Note that the signal wiring 112 and the lower electrode 113 are formed on the second insulating film 1.
15 may be directly connected without going through. Terminal electrode 1
Numeral 18 is electrically connected to the signal wiring 112 via the upper surface and the tapered portion (side surface) of the signal wiring 112.

【0048】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0049】(実施形態4)本発明の実施形態4を図1
6〜図20を用いて説明する。図16〜図20は本発明
の実施形態4におけるアクティブマトリクス基板の製造
方法を説明するための図であり、2端子非線形素子及び
画素電極部及び端子電極部の平面図及び断面図である。
(Embodiment 4) Embodiment 4 of the present invention is shown in FIG.
This will be described with reference to FIGS. 16 to 20 are views for explaining a method for manufacturing an active matrix substrate according to Embodiment 4 of the present invention, and are a plan view and a cross-sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0050】まず、図17、18、20のガラス基板1
61上のほぼ全面にスパッタリング法などにより、図1
7、18の下部電極163となるタンタル薄膜を厚み約
300nmに積層し、陽極酸化法により、タンタル薄膜
全面の表面を陽極酸化して厚み約60nmの五酸化タン
タルからなる第1絶縁膜164を形成する。その後にフ
ォトリソグラフィー法により所定の形状にパターニング
して下部電極163とする。
First, the glass substrate 1 shown in FIGS.
FIG. 1 is formed on almost the entire surface of the substrate 61 by a sputtering method or the like.
A tantalum thin film to be the lower electrodes 163 of 7 and 18 is laminated to a thickness of about 300 nm, and the entire surface of the tantalum thin film is anodized by anodic oxidation to form a first insulating film 164 made of tantalum pentoxide having a thickness of about 60 nm. I do. Thereafter, a lower electrode 163 is formed by patterning into a predetermined shape by photolithography.

【0051】次に、第2絶縁膜165となる窒化ケイ素
をP−CVD法にて約300℃で厚み約300nm積層
し、フォトリソグラフィー法により所定の形状にパター
ニングして第2絶縁膜165とする。次に、この状態の
基板全面にスパッタリング法などにより、ITOなどか
らなる透明電極膜を積層し、これをパターニングして信
号配線162、上部電極166、画素電極167及び端
子電極168を形成する。なお、信号配線162と下部
電極163は第2絶縁膜165を介さずに直接接続され
ていてもよい。端子電極168は信号配線162と同じ
透明電極膜であるため接続部分は存在しない。
Next, silicon nitride to be the second insulating film 165 is laminated by P-CVD at about 300 ° C. at a thickness of about 300 nm and patterned into a predetermined shape by photolithography to form the second insulating film 165. . Next, a transparent electrode film made of ITO or the like is laminated on the entire surface of the substrate in this state by a sputtering method or the like, and is patterned to form a signal wiring 162, an upper electrode 166, a pixel electrode 167, and a terminal electrode 168. Note that the signal wiring 162 and the lower electrode 163 may be directly connected without interposing the second insulating film 165. Since the terminal electrode 168 is the same transparent electrode film as the signal wiring 162, there is no connection portion.

【0052】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0053】(実施形態5)本発明の実施形態5を図2
1〜図24を用いて説明する。図21〜図24は本発明
の実施形態5におけるアクティブマトリクス基板の製造
方法を説明するための図であり、2端子非線形素子及び
画素電極部及び端子電極部の平面図及び断面図である。
(Embodiment 5) FIG. 2 shows Embodiment 5 of the present invention.
This will be described with reference to FIGS. 21 to 24 are views for explaining a method for manufacturing an active matrix substrate according to Embodiment 5 of the present invention, and are a plan view and a cross-sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0054】まず、図22、24のガラス基板211上
にスパッタリング法などにより、図21、22の信号配
線212および下部電極213となるタンタル薄膜を厚
み約300nmに積層し、陽極酸化法により、タンタル
薄膜全面の表面を陽極酸化して、厚み約60nmの五酸
化タンタルからなる第1絶縁膜214を形成する。その
後に、フォトリソグラフィー法により所定の形状にパタ
ーニングして信号配線212および下部電極213とす
る。次に、第2絶縁膜215となる窒化ケイ素をP−C
VD法にて約300℃で厚み約300nm積層し、フォ
トリソグラフィー法により所定の形状にパターニングし
て第2絶縁膜215とする。
First, a tantalum thin film serving as the signal wiring 212 and the lower electrode 213 shown in FIGS. 21 and 22 is laminated to a thickness of about 300 nm on the glass substrate 211 shown in FIGS. 22 and 24 by sputtering or the like. A first insulating film 214 of tantalum pentoxide having a thickness of about 60 nm is formed by anodizing the entire surface of the thin film. Thereafter, patterning into a predetermined shape is performed by a photolithography method to form the signal wiring 212 and the lower electrode 213. Next, silicon nitride to be a second insulating film 215 is
A second insulating film 215 is formed by laminating about 300 nm in thickness at about 300 ° C. by a VD method and patterning it into a predetermined shape by a photolithography method.

【0055】次に、この状態の基板全面にスパッタリン
グ法などにより、上部電極216となるチタン薄膜を厚
み約400nmに積層し、フォトリソグラフィー法によ
り所定の形状にパターニングして上部電極216とす
る。さらにITOなどからなる透明電極膜を積層し、こ
れをパターニングして画素電極217及び端子電極21
8を形成する。なお、信号配線212の上面は第1絶縁
膜214で覆われているので、端子電極218は信号配
線212と信号配線212のテーパー部で電気的に接続
されている。
Next, a titanium thin film serving as the upper electrode 216 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by a sputtering method or the like, and is patterned into a predetermined shape by a photolithography method to form the upper electrode 216. Further, a transparent electrode film made of ITO or the like is laminated, and this is patterned and the pixel electrode 217 and the terminal electrode 21 are patterned.
8 is formed. Note that since the upper surface of the signal wiring 212 is covered with the first insulating film 214, the terminal electrode 218 is electrically connected to the signal wiring 212 via a tapered portion of the signal wiring 212.

【0056】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0057】実施形態1では、図4の第1絶縁膜34の
エッチング端が第2絶縁膜35で覆われていないため、
その部分で電界が集中しやすく、絶縁破壊が起こる場合
があった。本実施形態では、図22の第1絶縁膜214
のエッチング端が第2絶縁膜215で覆われているの
で、耐電圧が高くなる。この結果、実施形態5における
絶縁破壊による画素欠陥発生率は、実施形態1における
パネル画素数の約0.01%以上から約0.005%以
下に低減された。
In the first embodiment, since the etched end of the first insulating film 34 in FIG. 4 is not covered with the second insulating film 35,
The electric field tends to concentrate at that portion, and dielectric breakdown may occur. In the present embodiment, the first insulating film 214 of FIG.
Is covered with the second insulating film 215, the withstand voltage increases. As a result, the pixel defect occurrence rate due to dielectric breakdown in the fifth embodiment was reduced from about 0.01% or more of the panel pixel number in the first embodiment to about 0.005% or less.

【0058】(実施形態6)本発明の実施形態6を図2
5〜図29を用いて説明する。図25〜図29は本発明
の実施形態6におけるアクティブマトリクス基板の製造
方法を説明するための図であり、2端子非線形素子及び
画素電極部及び端子電極部の平面図及び断面図である。
(Embodiment 6) FIG. 2 shows Embodiment 6 of the present invention.
This will be described with reference to FIGS. FIGS. 25 to 29 are views for explaining a method of manufacturing an active matrix substrate according to Embodiment 6 of the present invention, and are a plan view and a cross-sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0059】まず、図26、27、29のガラス基板2
51上のほぼ全面にスパッタリング法などにより、信号
配線252および下部電極253となるタンタル薄膜を
厚み約300nmに積層し、陽極酸化法により、タンタ
ル薄膜全面の表面を陽極酸化して厚み約60nmの五酸
化タンタルからなる第1絶縁膜254を形成する。その
後にフォトリソグラフィー法により所定の形状にパター
ニングして信号配線252および下部電極253とす
る。次に第2絶縁膜255となる窒化ケイ素をP−CV
D法にて約300℃で厚み約300nm積層し、フォト
リソグラフィー法により所定の形状にパターニングして
第2絶縁膜255とする。次にこの状態の基板全面にス
パッタリング法などにより、上部電極256となるチタ
ン薄膜を厚み約400nmに積層し、フォトリソグラフ
ィー法により所定の形状にパターニングして上部電極2
56とする。さらにITOなどからなる透明電極膜を積
層し、これをパターニングして画素電極257及び端子
電極258を形成する。信号配線252の上面は第1絶
縁膜254で覆われているので、端子電極258は信号
配線252と信号配線252のテーパー部で電気的に接
続されている。
First, the glass substrate 2 shown in FIGS.
A tantalum thin film to be the signal wiring 252 and the lower electrode 253 is laminated to a thickness of about 300 nm on almost the entire surface of the thin film 51 by sputtering or the like, and the entire surface of the tantalum thin film is anodically oxidized by anodization to form a film of about 60 nm thick. A first insulating film 254 made of tantalum oxide is formed. Thereafter, patterning into a predetermined shape is performed by a photolithography method to form a signal wiring 252 and a lower electrode 253. Next, silicon nitride to be the second insulating film 255 is formed by P-CV
A layer having a thickness of about 300 nm is formed at a temperature of about 300 ° C. by a method D, and is patterned into a predetermined shape by a photolithography method to form a second insulating film 255. Next, a titanium thin film serving as the upper electrode 256 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by a sputtering method or the like, and is patterned into a predetermined shape by a photolithography method.
56. Further, a transparent electrode film made of ITO or the like is laminated, and is patterned to form a pixel electrode 257 and a terminal electrode 258. Since the upper surface of the signal wiring 252 is covered with the first insulating film 254, the terminal electrode 258 is electrically connected to the signal wiring 252 by a tapered portion of the signal wiring 252.

【0060】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0061】実施形態1では図6の信号配線32のテー
パー部が、端子電極38部において端子電極38に覆わ
れているが、それ以外の部分では信号配線32のテーパ
ー部が露出している。従って、信号配線32の露出部と
画素電極37との間に異物等が介在することにより、信
号線32と画素電極37とが電気的に導通(短絡)し、
画素欠陥が発生することがあった。これに対し、本実施
形態では、図25および27に示すように、信号配線2
52のテーパー部が第2絶縁膜255で覆われている。
その結果、実施形態6おける信号線32と画素電極37
との短絡による画素欠陥発生率は、実施形態1における
パネル画素数の0.01%以上から0%になった。
In the first embodiment, the tapered portion of the signal wiring 32 shown in FIG. 6 is covered by the terminal electrode 38 at the terminal electrode 38, but the tapered portion of the signal wiring 32 is exposed at other portions. Therefore, the presence of foreign matter or the like between the exposed portion of the signal wiring 32 and the pixel electrode 37 causes the signal line 32 and the pixel electrode 37 to be electrically connected (short-circuited),
Pixel defects sometimes occurred. On the other hand, in the present embodiment, as shown in FIGS.
The tapered portion 52 is covered with the second insulating film 255.
As a result, the signal line 32 and the pixel electrode 37 in the sixth embodiment
The pixel defect occurrence rate due to the short circuit from 0% to 0.01% or more of the panel pixel number in the first embodiment.

【0062】(実施形態7)本発明の実施形態7を図3
0〜図33を用いて説明する。図30〜図33は本発明
の実施形態7におけるアクティブマトリクス基板の製造
方法を説明するための図であり、2端子非線形素子及び
画素電極部及び端子電極部の平面図及び断面図である。
(Embodiment 7) Embodiment 7 of the present invention is shown in FIG.
This will be described with reference to FIGS. 30 to 33 are views for explaining a method for manufacturing an active matrix substrate according to Embodiment 7 of the present invention, and are a plan view and a cross-sectional view of a two-terminal nonlinear element, a pixel electrode portion, and a terminal electrode portion.

【0063】まず、図31、33のガラス基板301上
のほぼ全面にスパッタリング法などにより、図30、3
1の信号配線302および下部電極303となるタンタ
ル薄膜を厚み約300nmに積層し、陽極酸化法によ
り、タンタル薄膜全面の表面を陽極酸化して厚み約60
nmの五酸化タンタルからなる第1絶縁膜304を形成
する。その後にフォトリソグラフィー法により所定の形
状にパターニングして信号配線302および下部電極3
03とする。次に、第2絶縁膜305となる窒化ケイ素
をP−CVD法にて約300℃で厚み約300nm積層
し、フォトリソグラフィー法により所定の形状にパター
ニングして第2絶縁膜305とする。
First, almost the entire surface of the glass substrate 301 shown in FIGS.
The tantalum thin film to be the signal wiring 302 and the lower electrode 303 is stacked to a thickness of about 300 nm, and the entire surface of the tantalum thin film is anodized by anodization to obtain a thickness of about 60 nm.
A first insulating film 304 made of tantalum pentoxide having a thickness of nm is formed. Then, the signal wiring 302 and the lower electrode 3 are patterned by photolithography into a predetermined shape.
03. Next, silicon nitride to be the second insulating film 305 is laminated by P-CVD at about 300 ° C. at a thickness of about 300 nm and patterned into a predetermined shape by photolithography to form the second insulating film 305.

【0064】次に、この状態の基板全面にスパッタリン
グ法などにより、上部電極306となるチタン薄膜を厚
み約400nmに積層し、フォトリソグラフィー法によ
り所定の形状にパターニングして上部電極306とす
る。さらに、ITOなどからなる透明電極膜を積層し、
これをパターニングして画素電極307及び端子電極3
08を形成する。信号配線302の上面は第1絶縁膜3
04で覆われているので、端子電極308は信号配線3
02と信号配線302のテーパー部で電気的に接続され
ている。第1絶縁膜304と上部電極306とは、コン
タクトホール形状になった第2絶縁膜305の開口部で
接続されている。
Next, a titanium thin film serving as the upper electrode 306 is laminated to a thickness of about 400 nm on the entire surface of the substrate in this state by sputtering or the like, and is patterned into a predetermined shape by photolithography to form the upper electrode 306. Furthermore, a transparent electrode film made of ITO or the like is laminated,
This is patterned to form a pixel electrode 307 and a terminal electrode 3
08 is formed. The upper surface of the signal wiring 302 is the first insulating film 3
04, the terminal electrode 308 is connected to the signal wiring 3
02 is electrically connected to the signal wiring 302 by a tapered portion. The first insulating film 304 and the upper electrode 306 are connected at an opening of the second insulating film 305 having a contact hole shape.

【0065】このようにして得られたアクティブマトリ
クス基板のMIM素子の特性を実施形態1と同様に評価
した結果、実施形態1と同様の効果が得られた。
The characteristics of the MIM element of the active matrix substrate thus obtained were evaluated in the same manner as in the first embodiment. As a result, the same effects as in the first embodiment were obtained.

【0066】実施形態1では図4の第1絶縁膜34のエ
ッチング端が第2絶縁膜35で覆われていないため、そ
の部分で電界が集中しやすく、絶縁破壊が起こる場合が
あった。本実施形態では、図31の第1絶縁膜304の
エッチング端が第2絶縁膜305で覆われている。その
結果、実施形態7における絶縁破壊による画素欠陥発生
率は、実施形態1におけるパネル画素数の0.01%以
上から0.005%以下に低減された。
In the first embodiment, since the etched end of the first insulating film 34 shown in FIG. 4 is not covered with the second insulating film 35, the electric field tends to concentrate at that portion, and dielectric breakdown may occur. In the present embodiment, the etched end of the first insulating film 304 in FIG. 31 is covered with the second insulating film 305. As a result, the pixel defect occurrence rate due to dielectric breakdown in Embodiment 7 was reduced from 0.01% or more of the panel pixel number in Embodiment 1 to 0.005% or less.

【0067】[0067]

【発明の効果】上述したように、本発明によると、基板
上のほぼ全面に形成された金属薄膜は、保護膜で覆われ
ること無く、比較的大きな面で陽極酸化される。従っ
て、陽極酸化が均一な化成電流密度で実施されるので、
均一な膜質の陽極酸化膜が形成される。また、保護膜を
印刷する工程がないので、金属薄膜のスイッチング素子
部になる領域に保護膜が付着することがないので、均一
な膜質の陽極酸化膜が得られる。その結果、基板全面に
亘って、特性が均一な2端子非線形素子が得られる。
As described above, according to the present invention, the metal thin film formed on almost the entire surface of the substrate is anodized on a relatively large surface without being covered with the protective film. Therefore, since anodic oxidation is performed at a uniform formation current density,
An anodic oxide film having a uniform film quality is formed. In addition, since there is no step of printing the protective film, the protective film does not adhere to the region of the metal thin film that will become the switching element portion, so that an anodic oxide film of uniform film quality can be obtained. As a result, a two-terminal nonlinear element having uniform characteristics over the entire surface of the substrate can be obtained.

【0068】本願発明による2端子非線形素子の製造方
法および2端子非線形素子は、アクティブマトリクス型
液晶表示装置に好適に適用され、表示特性の面内分布が
均一な液晶表示装置を提供することが出来る。
The method for manufacturing a two-terminal nonlinear element and the two-terminal nonlinear element according to the present invention are suitably applied to an active matrix type liquid crystal display device, and can provide a liquid crystal display device having a uniform in-plane distribution of display characteristics. .

【0069】また、金属(下部電極)−絶縁膜−金属
(上部電極)と、金属(上部電極)−絶縁膜−金属(下
部電極)の逆極性の1対の2端子非線形素子が直列に接
続された構成とすることによって、2端子非線形素子が
1つのときに比べ、MIM素子の電流−電圧特性の対称
性が良くなり、パネル点灯時における残像等が低減され
る。
A pair of two-terminal non-linear elements having opposite polarities of metal (lower electrode) -insulating film-metal (upper electrode) and metal (upper electrode) -insulating film-metal (lower electrode) are connected in series. With this configuration, the symmetry of the current-voltage characteristics of the MIM element is improved as compared with the case where the number of the two-terminal nonlinear element is one, and the afterimage or the like during panel lighting is reduced.

【0070】さらに、陽極酸化後のパターニングによっ
て露出した信号配線のエッチング端や下部電極のエッチ
ング端を第2絶縁膜で覆うことによって、ショートや絶
縁破壊による欠陥を低減することが出来る。
Further, by covering the etched end of the signal wiring and the etched end of the lower electrode exposed by the patterning after the anodic oxidation with the second insulating film, defects due to short circuit and dielectric breakdown can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の一般的な2端子非線形素子及び画素電極
部を示す図である。(a)は平面図、(b)は(a)の
A−A’部の断面図である。
FIG. 1 is a diagram showing a conventional general two-terminal nonlinear element and a pixel electrode unit. (A) is a plan view, and (b) is a cross-sectional view taken along the line AA 'of (a).

【図2】従来の一般的な端子電極部を示す図である。
(a)は平面図、(b)は(a)のX−X’部の断面図
である。
FIG. 2 is a diagram showing a conventional general terminal electrode portion.
(A) is a plan view, and (b) is a cross-sectional view taken along the line XX 'of (a).

【図3】本発明の実施形態1による2端子非線形素子及
び画素電極部の平面図である。
FIG. 3 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to the first embodiment of the present invention.

【図4】本発明の実施形態1による2端子非線形素子部
(B−B’部)の断面図である。
FIG. 4 is a cross-sectional view of a two-terminal nonlinear element (BB ′) according to the first embodiment of the present invention.

【図5】本発明の実施形態1による端子電極部の平面図
である。
FIG. 5 is a plan view of a terminal electrode unit according to the first embodiment of the present invention.

【図6】本発明の実施形態1による端子電極部(C−
C’部)の断面図である。
FIG. 6 shows a terminal electrode portion (C-
It is sectional drawing of (C 'part).

【図7】本発明の実施形態2による2端子非線形素子及
び画素電極部の平面図である。
FIG. 7 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a second embodiment of the present invention.

【図8】本発明の実施形態2による2端子非線形素子部
(D−D’部)の断面図である。
FIG. 8 is a sectional view of a two-terminal nonlinear element part (DD ′ part) according to a second embodiment of the present invention.

【図9】本発明の実施形態2による端子電極部の平面図
である。
FIG. 9 is a plan view of a terminal electrode unit according to a second embodiment of the present invention.

【図10】本発明の実施形態2による端子電極部(E−
E’部)の断面図である。
FIG. 10 shows a terminal electrode portion (E-
It is sectional drawing of E 'part).

【図11】本発明の実施形態3による2端子非線形素子
及び画素電極部の平面図である。
FIG. 11 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a third embodiment of the present invention.

【図12】本発明の実施形態3による2端子非線形素子
部(F−F’部)の断面図である。
FIG. 12 is a cross-sectional view of a two-terminal nonlinear element unit (FF ′) according to a third embodiment of the present invention.

【図13】本発明の実施形態3による2端子非線形素子
部(G−G’部)の断面図である。
FIG. 13 is a cross-sectional view of a two-terminal nonlinear element (GG ′) according to Embodiment 3 of the present invention.

【図14】本発明の実施形態3による端子電極部の平面
図である。
FIG. 14 is a plan view of a terminal electrode unit according to Embodiment 3 of the present invention.

【図15】本発明の実施形態3による端子電極部(H−
H’部)の断面図である。
FIG. 15 shows a terminal electrode portion (H-
(H 'section).

【図16】本発明の実施形態4による2端子非線形素子
及び画素電極部の平面図である。
FIG. 16 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a fourth embodiment of the present invention.

【図17】本発明の実施形態4による2端子非線形素子
部(I−I’部)の断面図である。
FIG. 17 is a sectional view of a two-terminal nonlinear element part (II ′ part) according to a fourth embodiment of the present invention.

【図18】本発明の実施形態4による2端子非線形素子
部(J−J’部)の断面図である。
FIG. 18 is a cross-sectional view of a two-terminal nonlinear element part (JJ ′ part) according to a fourth embodiment of the present invention.

【図19】本発明の実施形態4による端子電極部の平面
図である。
FIG. 19 is a plan view of a terminal electrode unit according to Embodiment 4 of the present invention.

【図20】本発明の実施形態4による端子電極部(K−
K’部)の断面図である。
FIG. 20 is a diagram showing a terminal electrode portion (K-
(K 'section).

【図21】本発明の実施形態5による2端子非線形素子
及び画素電極部の平面図である。
FIG. 21 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a fifth embodiment of the present invention.

【図22】本発明の実施形態5による2端子非線形素子
部(L−L’部)の断面図である。
FIG. 22 is a sectional view of a two-terminal nonlinear element part (LL ′ part) according to a fifth embodiment of the present invention.

【図23】本発明の実施形態5による端子電極部の平面
図である。
FIG. 23 is a plan view of a terminal electrode unit according to Embodiment 5 of the present invention.

【図24】本発明の実施形態5による端子電極部(M−
M’部)の断面図である。
FIG. 24 is a diagram showing a terminal electrode portion (M-
(M 'section) is a sectional view.

【図25】本発明の実施形態6による2端子非線形素子
及び画素電極部の平面図である。
FIG. 25 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a sixth embodiment of the present invention.

【図26】本発明の実施形態6による2端子非線形素子
部(N−N’部)の断面図である。
FIG. 26 is a cross-sectional view of a two-terminal nonlinear element (NN ′) according to Embodiment 6 of the present invention.

【図27】本発明の実施形態6による信号配線部(O−
O’部)の断面図である。
FIG. 27 is a diagram illustrating a signal wiring unit (O-
FIG.

【図28】本発明の実施形態6による端子電極部の平面
図である。
FIG. 28 is a plan view of a terminal electrode unit according to Embodiment 6 of the present invention.

【図29】本発明の実施形態6による端子電極部(P−
P’部)の断面図である。
FIG. 29 is a diagram showing a terminal electrode portion (P-
FIG.

【図30】本発明の実施形態5による2端子非線形素子
及び画素電極部の平面図である。
FIG. 30 is a plan view of a two-terminal nonlinear element and a pixel electrode unit according to a fifth embodiment of the present invention.

【図31】本発明の実施形態5による2端子非線形素子
部(Q−Q’部)の断面図である。
FIG. 31 is a cross-sectional view of a two-terminal nonlinear element part (QQ ′ part) according to Embodiment 5 of the present invention.

【図32】本発明の実施形態5による端子電極部の平面
図である。
FIG. 32 is a plan view of a terminal electrode unit according to Embodiment 5 of the present invention.

【図33】本発明の実施形態5による端子電極部(R−
R’部)の断面図である。
FIG. 33 shows a terminal electrode portion (R-
(R ′ section) is a sectional view.

【符号の説明】[Explanation of symbols]

11、31、71、111、161、211、251、
301 ガラス基板 12、32、72、112、162、212、252、
302 信号配線 13、33、73、113、163、213、253、
303 下部電極 14 絶縁膜 34、74、114、164、214、254、304
第1絶縁膜 35、75、115、165、215、255、305
第2絶縁膜 15、36、76、116、166、216、256、
306 上部電極 17、37、77、117、167、217、257、
307 画素電極 18、38、78、118、168、218、258、
308 端子電極 16 MIM素子
11, 31, 71, 111, 161, 211, 251,
301 glass substrate 12, 32, 72, 112, 162, 212, 252,
302 signal wiring 13, 33, 73, 113, 163, 213, 253,
303 Lower electrode 14 Insulating film 34, 74, 114, 164, 214, 254, 304
First insulating film 35, 75, 115, 165, 215, 255, 305
Second insulating films 15, 36, 76, 116, 166, 216, 256,
306 upper electrode 17, 37, 77, 117, 167, 217, 257,
307 pixel electrode 18, 38, 78, 118, 168, 218, 258,
308 terminal electrode 16 MIM element

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 下部電極と、上部電極と、該下部電極と
該上部電極との間に挟持された第1絶縁膜とを有する複
数の2端子非線形素子を製造する方法であって、 基板のほぼ全面を覆う金属薄膜を形成する工程と、 該金属薄膜を陽極酸化することによって、該金属薄膜の
表層に陽極酸化膜を形成する工程と、 該金属薄膜と該陽極酸化膜とをエッチングし、該複数の
2端子非線形素子の該下部電極および該第1絶縁膜を形
成する工程と、 を包含する2端子非線形素子の製造方法。
1. A method for manufacturing a plurality of two-terminal nonlinear elements having a lower electrode, an upper electrode, and a first insulating film sandwiched between the lower electrode and the upper electrode, the method comprising: Forming a metal thin film covering substantially the entire surface; anodizing the metal thin film to form an anodic oxide film on a surface layer of the metal thin film; etching the metal thin film and the anodic oxide film; Forming the lower electrode and the first insulating film of the plurality of two-terminal nonlinear elements.
【請求項2】 前記金属薄膜と前記陽極酸化膜とをエッ
チングする工程は、前記下部電極および前記第1絶縁膜
を形成するとともに、該陽極酸化膜を頂面に有する信号
配線を形成する工程であって、 該エッチング工程の後に、該下部電極および該第1絶縁
膜のエッチング端を覆う第2絶縁膜を形成する工程と、
該下部電極上の該第1絶縁膜の少なくとも一部を覆う
上部電極を形成する工程と、をさらに包含する請求項1
に記載の2端子非線形素子の製造方法。
2. The step of etching the metal thin film and the anodic oxide film includes forming the lower electrode and the first insulating film and forming a signal wiring having the anodic oxide film on a top surface. Forming a second insulating film covering the lower electrode and an etched end of the first insulating film after the etching step;
Forming an upper electrode covering at least a part of the first insulating film on the lower electrode.
3. The method for manufacturing a two-terminal nonlinear element according to item 1.
【請求項3】 前記上部電極を形成する工程は、前記下
部電極上の前記第1絶縁膜の少なくとも一部と、前記信
号配線の頂面に形成された前記陽極酸化膜の一部とを覆
う上部電極を形成する工程である、請求項2に記載の2
端子非線形素子の製造方法。
3. The step of forming the upper electrode covers at least a part of the first insulating film on the lower electrode and a part of the anodic oxide film formed on a top surface of the signal wiring. 3. The method according to claim 2, wherein the step of forming the upper electrode is performed.
Manufacturing method of terminal nonlinear element.
【請求項4】 前記上部電極を形成する工程の後に、 該上部電極に電気的に接続された画素電極と、前記信号
配線に電気的に接続された端子電極とを同じ材料を用い
て形成する工程を、さらに包含する請求項2または3に
記載の2端子非線形素子の製造方法。
4. After the step of forming the upper electrode, a pixel electrode electrically connected to the upper electrode and a terminal electrode electrically connected to the signal wiring are formed using the same material. 4. The method according to claim 2, further comprising the step of:
【請求項5】 前記基板のほぼ全面を覆う前記金属薄膜
を形成する工程の前に、該基板上に端子電極と画素電極
とを同じ材料を用いて形成する工程を包含し、 前記信号配線は該信号配線の底面において該端子電極と
電気的に接続され、前記下部電極は該下部電極の底面に
おいて該画素電極と電気的に接続されるように形成され
る、請求項2または3に記載の2端子非線形素子の製造
方法。
5. A step of forming a terminal electrode and a pixel electrode using the same material on the substrate before the step of forming the metal thin film covering substantially the entire surface of the substrate, 4. The device according to claim 2, wherein a bottom surface of the signal wiring is electrically connected to the terminal electrode, and the lower electrode is formed to be electrically connected to the pixel electrode on a bottom surface of the lower electrode. 5. A method for manufacturing a two-terminal nonlinear element.
【請求項6】 前記上部電極は、前記端子電極および前
記画素電極の材料と異なる材料で形成される請求項4に
記載の2端子非線形素子の製造方法。
6. The method according to claim 4, wherein the upper electrode is formed of a material different from a material of the terminal electrode and the pixel electrode.
【請求項7】 前記上部電極は、前記端子電極および前
記画素電極の材料と同じ材料で形成される請求項4に記
載の2端子非線形素子の製造方法。
7. The method according to claim 4, wherein the upper electrode is formed of the same material as the material of the terminal electrode and the pixel electrode.
【請求項8】 前記第2絶縁膜を形成する工程は、前記
下部電極および前記第1絶縁膜のエッチング端と、前記
陽極酸化膜を頂面に有する前記信号配線のエッチング端
とを覆う第2絶縁膜を形成する工程である、請求項2に
記載の2端子非線形素子の製造方法。
8. The step of forming the second insulating film includes a step of covering an etched end of the lower electrode and the first insulating film and an etched end of the signal wiring having the anodic oxide film on a top surface. 3. The method for manufacturing a two-terminal nonlinear element according to claim 2, which is a step of forming an insulating film.
【請求項9】 前記第2絶縁膜を形成する工程は、 前記下部電極および前記第1絶縁膜を覆う第2絶縁膜を
堆積する工程と、 該第2絶縁膜をエッチングし、該下部電極上の該第1絶
縁膜の中央部の開口部を形成する工程と、 を包含する請求項2に記載の2端子非線形素子の製造方
法。
9. The step of forming the second insulating film includes: depositing a second insulating film covering the lower electrode and the first insulating film; and etching the second insulating film, and 3. The method of manufacturing a two-terminal nonlinear element according to claim 2, further comprising: forming an opening at the center of the first insulating film.
【請求項10】 前記第2絶縁膜の材料は、前記第1絶
縁膜の材料と異なる材料からなり、前記第2絶縁膜が選
択にエッチングされる請求項9に記載の2端子非線形素
子の製造方法。
10. The two-terminal nonlinear element according to claim 9, wherein a material of the second insulating film is made of a material different from a material of the first insulating film, and the second insulating film is selectively etched. Method.
【請求項11】 下部電極と、上部電極と、該下部電極
と該上部電極との間に挟持された第1絶縁膜とを有する
2端子非線形素子であって、 該第1絶縁膜は、該下部電極の表層を陽極酸化した膜か
らなり、該下部電極の頂面にのみ形成されており、 該下部電極の側面は、該第1絶縁膜と異なる材料からな
る第2絶縁膜によって覆われている2端子非線形素子。
11. A two-terminal nonlinear element having a lower electrode, an upper electrode, and a first insulating film sandwiched between the lower electrode and the upper electrode, wherein the first insulating film is The lower electrode is made of a film obtained by anodizing the surface layer, and is formed only on the top surface of the lower electrode. The side surface of the lower electrode is covered with a second insulating film made of a material different from the first insulating film. Two-terminal nonlinear element.
【請求項12】 基板上に複数の2端子非線形素子と信
号配線とを有するアクティブマトリクス基板であって、 該2端子非線形素子は、下部電極と、上部電極と、該下
部電極と該上部電極との間に挟持された第1絶縁膜とを
有し、 該第1絶縁膜は、該下部電極の表層を陽極酸化した膜か
らなり、該下部電極の頂面にのみ形成されており、 該信号配線の頂面は、該信号配線の表層を陽極酸化した
膜で覆われており、 該下部電極の側面および該信号配線の側面は、該第1絶
縁膜と異なる材料からなる第2絶縁膜によって覆われて
いるアクティブマトリクス基板。
12. An active matrix substrate having a plurality of two-terminal nonlinear elements and signal wiring on a substrate, wherein the two-terminal nonlinear elements include a lower electrode, an upper electrode, the lower electrode, and the upper electrode. A first insulating film sandwiched between the first electrode and the second electrode, the first insulating film being made of a film obtained by anodizing a surface layer of the lower electrode, formed only on the top surface of the lower electrode, The top surface of the wiring is covered with a film obtained by anodizing the surface layer of the signal wiring, and the side surface of the lower electrode and the side surface of the signal wiring are formed of a second insulating film made of a material different from the first insulating film. Active matrix substrate covered.
JP21527197A 1997-08-08 1997-08-08 Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element Withdrawn JPH1168194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21527197A JPH1168194A (en) 1997-08-08 1997-08-08 Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21527197A JPH1168194A (en) 1997-08-08 1997-08-08 Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element

Publications (1)

Publication Number Publication Date
JPH1168194A true JPH1168194A (en) 1999-03-09

Family

ID=16669554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21527197A Withdrawn JPH1168194A (en) 1997-08-08 1997-08-08 Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element

Country Status (1)

Country Link
JP (1) JPH1168194A (en)

Similar Documents

Publication Publication Date Title
EP0466495B1 (en) Liquid crystal display apparatus
JPH1168194A (en) Manufacturing two-terminal nonlinear elements and two-terminal nonlinear element
JP2870016B2 (en) Liquid crystal device
JP2000250065A (en) Liquid crystal image display device and production of semiconductor device for image display device
JPH01270027A (en) Liquid crystal display device
JPH0743748A (en) Metallic wiring board and thin-film diode array and their production
JPH06160877A (en) Thin-film wiring structure and liquid crystal display device formed by using the structure
US6157422A (en) Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode
US5568289A (en) Liquid crystal display device
JPH0273330A (en) Active matrix substrate
JP3666771B2 (en) Switching element
JP3327146B2 (en) Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same
JPH0720499A (en) Nonlinear element and its production and element substrate for electro-optical device having the nonlinear element as well as electro-optical device
JPH06235941A (en) Liquid crystal display device and its manufacture
JPH06308538A (en) Production of liquid crystal display device
JPH06324355A (en) Liquid crystal display panel and its production
US20070080344A1 (en) Thin film diode panel for trans-reflective liquid crystal display
JPH0335223A (en) Display device
JPH04369625A (en) Liquid crystal display device
JPH06160911A (en) Liquid crystal display device
JPH08286198A (en) Liquid crystal display device and its production
JPH07244299A (en) Liquid crystal display and its production
JPH0850303A (en) Array substrate for liquid crystal display device
JPH06337440A (en) Mim type nonlinear element and manufacture thereof
JPH02271320A (en) Electronic device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102