JPH1167486A - Esd protection circuit and package including esd protection circuit - Google Patents
Esd protection circuit and package including esd protection circuitInfo
- Publication number
- JPH1167486A JPH1167486A JP9219565A JP21956597A JPH1167486A JP H1167486 A JPH1167486 A JP H1167486A JP 9219565 A JP9219565 A JP 9219565A JP 21956597 A JP21956597 A JP 21956597A JP H1167486 A JPH1167486 A JP H1167486A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- protection circuit
- esd protection
- signal
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、無線周波
数帯（ＲＦ）を目的周波数とする高周波増幅器など、高
周波領域の信号を対象とする信号処理回路を、静電気に
よる破壊から保護するためのＥＳＤ(electrostatic dis
charge)保護回路と、そのような信号処理回路を備え、
ＥＳＤ保護回路を含むパッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ESD for protecting a signal processing circuit for a signal in a high frequency region, such as a high frequency amplifier for a target frequency in a radio frequency band (RF), from damage caused by static electricity. (electrostatic dis
charge) protection circuit and such a signal processing circuit,
The present invention relates to a package including an ESD protection circuit.
【０００２】[0002]
【従来の技術】従来より、静電気によって回路が破壊さ
れるのを防ぐために、当該回路の入力部分にＥＳＤ保護
回路を付加することが行われている。以下、高周波増幅
器を保護する場合を例に、図６を用いて、従来のＥＳＤ
保護回路の構成、動作を説明する。2. Description of the Related Art Conventionally, an ESD protection circuit has been added to an input portion of a circuit in order to prevent the circuit from being damaged by static electricity. Hereinafter, an example of protecting a high-frequency amplifier will be described with reference to FIG.
The configuration and operation of the protection circuit will be described.
【０００３】図示したように、従来のＥＳＤ保護回路２
１は、保護対象である高周波増幅器(ＲＦ Ａｍｐ)２２
の入力ｉｎと入力端子２３を結ぶ信号線（以下、入力信
号線と表記する）のいずれかの部分に、カソードが接続
され、ＧＮＤにアノードが接続されたダイオードＤ１
と、やはり入力信号線のいずれかの部分にアノードが接
続され、電源ＶＤＤにカソードが接続されたダイオード
Ｄ２とから構成されている。図示した回路では、入力端
子２３に、負電位の高電圧パルス状サージが印加された
場合、ダイオードＤ１がＯＮする。その結果、入力ｉｎ
の電位は、ダイオードＤ１のＯＮ電圧でクランプされ
る。一方、入力端子２３に、正電位の高電圧パルス状サ
ージが印加された場合には、ダイオードＤ２がＯＮし、
入力ｉｎの電位は、ダイオードＤ２のＯＮ電圧でクラン
プされる。As shown in the figure, a conventional ESD protection circuit 2
1 is a high frequency amplifier (RF Amp) 22 to be protected
A diode D1 having a cathode connected to any part of a signal line (hereinafter referred to as an input signal line) connecting the input in of the input terminal 23 and the input terminal 23, and an anode connected to GND.
And a diode D2 whose anode is connected to any part of the input signal line and whose cathode is connected to the power supply VDD. In the illustrated circuit, when a negative high-voltage pulse-like surge is applied to the input terminal 23, the diode D1 is turned on. As a result, the input in
Is clamped by the ON voltage of the diode D1. On the other hand, when a positive high-voltage pulse-shaped surge is applied to the input terminal 23, the diode D2 is turned on,
The potential of the input in is clamped by the ON voltage of the diode D2.
【０００４】[0004]
【発明が解決しようとする課題】このように、ＥＳＤ保
護回路を設けておけば、入力端子に高電圧パルスが入力
されても、保護対象回路に、その高電圧パルスが直接入
力されることを防ぐことが出来る。しかしながら、従来
のＥＳＤ保護回路を用いて、高周波増幅器のような高周
波領域の信号を対象とする回路を保護した場合、ＥＳＤ
保護回路を構成するダイオードの寄生容量の影響によ
り、回路の通常動作時の性能が劣化してしまうことがあ
った。By providing an ESD protection circuit in this manner, even if a high voltage pulse is input to the input terminal, the high voltage pulse is directly input to the circuit to be protected. Can be prevented. However, when a conventional ESD protection circuit is used to protect a circuit that targets signals in a high-frequency region, such as a high-frequency amplifier,
The performance of the circuit during normal operation may be deteriorated due to the influence of the parasitic capacitance of the diode constituting the protection circuit.
【０００５】すなわち、ダイオードは寄生容量を有して
いるため、図６に示したＥＳＤ保護回路は、実際には、
図７に示したように、ダイオードＤ１、Ｄ２にそれぞれ
並列にキャパシタＣ１、Ｃ２が接続されている回路とみ
なせるものとなっている。ＥＳＤ保護回路によって保護
される回路が、低周波領域の信号を対象とする回路であ
った場合、入力信号線上を伝搬する信号は低周波信号で
あるので、キャパシタＣ１、Ｃ２は、高インピーダンス
素子として機能することになる。このため、キャパシタ
Ｃ１、Ｃ２の存在は、入力信号線の信号伝送にほとんど
影響を与えない。That is, since the diode has a parasitic capacitance, the ESD protection circuit shown in FIG.
As shown in FIG. 7, the circuit can be regarded as a circuit in which capacitors C1 and C2 are connected in parallel to diodes D1 and D2, respectively. If the circuit protected by the ESD protection circuit is a circuit intended for a signal in a low-frequency region, the signal transmitted on the input signal line is a low-frequency signal. Therefore, the capacitors C1 and C2 are used as high-impedance elements. Will work. Therefore, the presence of the capacitors C1 and C2 hardly affects the signal transmission of the input signal line.
【０００６】これに対して、保護対象回路が高周波増幅
器である場合、通常動作時に入力信号線上を伝搬される
信号は高周波信号であるので、キャパシタＣ１、Ｃ２
は、低インピーダンス素子として機能することになる。
従来のＥＳＤ保護回路を用いた場合には、その結果とし
て入力信号線上を伝搬される信号が乱されることとな
り、保護対象回路の性能の劣化等が生じていた。On the other hand, when the circuit to be protected is a high-frequency amplifier, the signals propagated on the input signal line during normal operation are high-frequency signals, so that the capacitors C1, C2
Will function as a low impedance element.
When a conventional ESD protection circuit is used, as a result, a signal propagated on an input signal line is disturbed, and the performance of a circuit to be protected is deteriorated.
【０００７】そこで、本発明の課題は、例えば、高周波
増幅器などの高周波領域の信号を対象とする回路の保護
に適したＥＳＤ保護回路を提供することにある。また、
本発明の他の課題は、そのようなＥＳＤ保護回路を含む
パッケージを提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an ESD protection circuit suitable for protecting a circuit for a signal in a high frequency region such as a high frequency amplifier. Also,
Another object of the present invention is to provide a package including such an ESD protection circuit.
【０００８】[0008]
【課題を解決するための手段】本発明の第１の態様によ
るＥＳＤ保護回路は、インダクタとダイオードを直列に
接続した第１回路であって、一方の端が、信号処理回路
への信号入力端子と信号処理回路を接続する信号線であ
る入力信号線と接続され、他方の端がグラウンドに接続
された第１回路と、インダクタとダイオードを直列に接
続した第２回路であって、一方の端が、入力信号線と接
続され、他方の端が電源線に接続された第２回路とを備
える。An ESD protection circuit according to a first aspect of the present invention is a first circuit in which an inductor and a diode are connected in series, one end of which is a signal input terminal to a signal processing circuit. A first circuit connected to an input signal line which is a signal line connecting the signal processing circuit and the other end, and a second circuit in which an inductor and a diode are connected in series; Includes a second circuit connected to the input signal line and the other end connected to the power supply line.
【０００９】すなわち、第１の態様のＥＳＤ保護回路
は、信号入力端子に通常のレベルの信号が入力されてい
るときに、直列共振回路として機能する第１及び第２回
路を備える。より具体的には、第１、第２回路は、正あ
るいは負の高電圧パルスをグラウンド（ＧＮＤ）あるい
は電源線（ＶＤＤ）に逃がすためのダイオードと、その
ダイオードに直列に接続されたインダクタとからなるた
め、ダイオードがＯＮとなっていない状態では、ダイオ
ードの寄生容量とインダクタを直列に接続した直列共振
回路として機能する。周知のように直列共振回路のイン
ピーダンスは、ある周波数で極小値を示し、信号の周波
数の、その周波数からの隔たりが大きくなるほど高いイ
ンピーダンスを示す。このため、適当な大きさのインダ
クタの設けた本ＥＳＤ保護回路を用いれば、信号処理回
路の目的周波数領域においてＥＳＤ保護回路のインピー
ダンスが低くなることを防止できるので、通常動作時の
性能に大きな悪影響を与えることなく、高周波増幅器な
どの高周波信号を対象とする信号処理回路を静電気によ
る破壊から保護できることになる。That is, the ESD protection circuit according to the first aspect includes first and second circuits that function as a series resonance circuit when a signal of a normal level is input to the signal input terminal. More specifically, the first and second circuits include a diode for releasing a positive or negative high voltage pulse to ground (GND) or a power supply line (VDD), and an inductor connected in series with the diode. Therefore, when the diode is not turned on, the diode functions as a series resonance circuit in which the parasitic capacitance of the diode and the inductor are connected in series. As is well known, the impedance of the series resonance circuit has a minimum value at a certain frequency, and the impedance increases as the distance between the signal frequency and the frequency increases. For this reason, if the present ESD protection circuit provided with an inductor of an appropriate size is used, it is possible to prevent the impedance of the ESD protection circuit from lowering in the target frequency region of the signal processing circuit, so that the performance during normal operation is greatly adversely affected. Thus, a signal processing circuit for a high-frequency signal, such as a high-frequency amplifier, can be protected from destruction by static electricity without giving a signal.
【００１０】本発明の第２の態様によるＥＳＤ保護回路
は、一方の端が、信号処理回路への信号入力端子と信号
処理回路を接続する信号線である入力信号線に接続され
たインダクタと、インダクタの他方の端とグラウンドと
を接続する第１ダイオードと、インダクタの他方の端と
電源線とを接続する第２ダイオードとを備える。An ESD protection circuit according to a second aspect of the present invention includes an inductor having one end connected to an input signal line which is a signal line connecting the signal input terminal to the signal processing circuit and the signal processing circuit; A first diode connects the other end of the inductor to the ground, and a second diode connects the other end of the inductor to the power supply line.
【００１１】すなわち、本発明の第２の態様によるＥＳ
Ｄ保護回路は、第１の態様のＥＳＤ保護回路において、
２個設けられていたインダクタを１個にしたものとなっ
ている。この構成のＥＳＤ保護回路によっても、目的周
波数領域においてＥＳＤ保護回路のインピーダンスが低
くなることを防止できるので、第１の態様のＥＳＤ保護
回路と同様に、通常動作時の性能に大きな悪影響を与え
ることなく、高周波増幅器などの高周波信号を対象とす
る信号処理回路を静電気による破壊から保護できること
になる。しかも、ＥＳＤ保護回路を構成するために形成
することが必要なインダクタの数が、第１の態様のＥＳ
Ｄ保護回路に比して少なくなっているので、第２の態様
のＥＳＤ保護回路は、第１の態様のＥＳＤ保護回路より
も、小さな占有面積で実現できることになる。That is, the ES according to the second aspect of the present invention
The D protection circuit is the ESD protection circuit according to the first aspect,
The two inductors are reduced to one. With the ESD protection circuit having this configuration, it is possible to prevent the impedance of the ESD protection circuit from lowering in the target frequency region. Therefore, similarly to the ESD protection circuit of the first embodiment, the ESD protection circuit has a large adverse effect on the performance during normal operation. In addition, a signal processing circuit for high-frequency signals such as a high-frequency amplifier can be protected from destruction due to static electricity. Moreover, the number of inductors that need to be formed to configure the ESD protection circuit is smaller than the number of inductors of the first embodiment.
Since the number is smaller than that of the D protection circuit, the ESD protection circuit of the second embodiment can be realized with a smaller area than the ESD protection circuit of the first embodiment.
【００１２】本発明の第１の態様によるＥＳＤ保護回路
を含むパッケージは、高周波領域の信号を対象とする信
号処理回路と、信号処理回路と接続された信号処理回路
用パッドと、ＥＳＤ保護回路用パッドと、ＥＳＤ保護回
路用パッドに一方の端が接続されたインダクタと、イン
ダクタの他方の端とグラウンドとを接続する第１ダイオ
ードと、インダクタの他方の端と電源線とを接続する第
２ダイオードとからなるＥＳＤ保護回路とが形成された
チップを備える。さらに、第１の態様によるパッケージ
は、信号処理回路への入力信号が入力されるリードあっ
て、信号処理回路用パッドと接続されたリードと、リー
ドとＥＳＤ保護回路用パッドとを接続するボンディング
ワイヤーとを備える。A package including an ESD protection circuit according to the first aspect of the present invention includes a signal processing circuit for a signal in a high frequency range, a signal processing circuit pad connected to the signal processing circuit, and a package for the ESD protection circuit. A pad, an inductor having one end connected to the ESD protection circuit pad, a first diode connecting the other end of the inductor to ground, and a second diode connecting the other end of the inductor to a power supply line And a chip on which an ESD protection circuit is formed. The package according to the first aspect further includes a lead for inputting an input signal to the signal processing circuit, a lead connected to the signal processing circuit pad, and a bonding wire connecting the lead and the ESD protection circuit pad. And
【００１３】このように、本発明の第１の態様のパッケ
ージは、本発明の第２の態様のＥＳＤ保護回路と同様の
構成のＥＳＤ保護回路と、信号処理回路への信号入力端
子である、パッケージに設けられたリードとをボンディ
ングワイヤーで接続した構成を有する。すなわち、第１
の態様のパッケージは、当該ボンディングワイヤーの寄
生インダクタ成分をも回路要素として含む直列共振回路
を有するように構成される。As described above, the package according to the first aspect of the present invention includes an ESD protection circuit having the same configuration as the ESD protection circuit according to the second aspect of the present invention, and a signal input terminal to a signal processing circuit. It has a configuration in which leads provided on a package are connected by bonding wires. That is, the first
The package according to the aspect is configured to have a series resonant circuit that also includes a parasitic inductor component of the bonding wire as a circuit element.
【００１４】このような構成を有するパッケージによれ
ば、チップ上にＥＳＤ保護回路の構成要素として形成し
なければならないインダクタは、第２の態様のＥＳＤ保
護回路内のインダクタよりも小さなインダクタンスの素
子であって良いことになる。すなわち、本構成を採用す
れば、より占有面積の小さなインダクタをチップ上に形
成するだけで、その通常動作時の性能に悪影響を与える
ことなく、信号処理回路を静電気による破壊から保護で
きることになる。According to the package having such a configuration, the inductor to be formed on the chip as a component of the ESD protection circuit is an element having a smaller inductance than the inductor in the ESD protection circuit of the second embodiment. That would be good. That is, if this configuration is adopted, the signal processing circuit can be protected from destruction due to static electricity without adversely affecting the performance during normal operation only by forming an inductor having a smaller area on the chip.
【００１５】本発明の第２の態様によるＥＳＤ保護回路
を含むパッケージは、高周波領域の信号を対象とする信
号処理回路と、信号処理回路と接続された信号処理回路
用パッドと、ＥＳＤ保護回路用パッドと、ＥＳＤ保護回
路用パッドに一方の端が接続されたインダクタと、イン
ダクタの他方の端とグラウンドとを接続する第１ダイオ
ードと、インダクタの他方の端と電源線とを接続する第
２ダイオードとからなるＥＳＤ保護回路とが形成された
チップを備える。さらに、第２の態様によるパッケージ
は、信号処理回路への入力信号が入力されるリードあっ
て、信号処理回路用パッドと第１ボンディングワイヤー
によって接続されたリードと、信号処理回路用パッドと
ＥＳＤ保護回路用パッドとを接続する第２ボンディング
ワイヤーとを備える。A package including the ESD protection circuit according to the second aspect of the present invention includes a signal processing circuit for a signal in a high frequency region, a signal processing circuit pad connected to the signal processing circuit, and a package for the ESD protection circuit. A pad, an inductor having one end connected to the ESD protection circuit pad, a first diode connecting the other end of the inductor to ground, and a second diode connecting the other end of the inductor to a power supply line And a chip on which an ESD protection circuit is formed. Further, the package according to the second aspect has a lead for inputting an input signal to the signal processing circuit, a lead connected to the signal processing circuit pad and the first bonding wire, a signal processing circuit pad and the ESD protection pad. A second bonding wire for connecting to the circuit pad.
【００１６】このように、本発明の第２の態様によるパ
ッケージは、チップ上に形成されるＥＳＤ保護回路のイ
ンダクタと、信号処理回路への信号入力端子であるリー
ドとの接続が、当該リードと信号処理回路用パッドとを
接続する第１ボンディングワイヤーと、信号処理回路用
パッドとＥＳＤ保護回路用パッドとを接続する第２ボン
ディングワイヤーとを介して行われるように構成され
る。すなわち、第２の態様のパッケージは、第１、第２
ボンディングワイヤーの寄生インダクタ成分をも回路要
素として含む直列共振回路を有するように構成される。
従って、本構成を採用した場合、通常、第３の態様のＥ
ＳＤ保護回路内のインダクタよりも占有面積の小さなイ
ンダクタをチップ上に形成するだけで、その通常動作時
の性能に悪影響を与えることなく、信号処理回路を静電
気による破壊から保護できることになる。As described above, in the package according to the second aspect of the present invention, the connection between the inductor of the ESD protection circuit formed on the chip and the lead which is the signal input terminal to the signal processing circuit is connected to the lead. It is configured to be performed via a first bonding wire connecting the signal processing circuit pad and a second bonding wire connecting the signal processing circuit pad and the ESD protection circuit pad. That is, the package according to the second aspect includes the first and second packages.
It is configured to have a series resonance circuit that also includes a parasitic inductor component of a bonding wire as a circuit element.
Therefore, when this configuration is adopted, usually, E of the third mode is used.
By simply forming on the chip an inductor occupying a smaller area than the inductor in the SD protection circuit, the signal processing circuit can be protected from destruction due to static electricity without adversely affecting the performance during normal operation.
【００１７】また、第１の態様によるパッケージを構成
するに際して、リードとＥＳＤ保護回路用パッドとの接
続が、１つ以上の中継点で電気的に接続された複数本の
ボンディングワイヤーによって行われるようにしても良
く、第２の態様によるパッケージを構成するに際して、
信号処理回路用パッドとＥＳＤ保護回路用パッドとの接
続が、１つ以上の中継点で電気的に接続された複数本の
ボンディングワイヤーによって行われるようにしても良
い。このようにより多くのボンディングワイヤーによっ
てＥＳＤ保護回路とリードの接続が行われるようにした
場合には、チップ上により小さなサイズのインダクタを
形成するだけで所望の特性を有するパッケージが得られ
ることになる。なお、中継点としては、例えば、パッケ
ージに設けられている、信号の入出力のために使用する
必要がないリード等を利用することが出来る。In configuring the package according to the first aspect, the connection between the lead and the pad for the ESD protection circuit is performed by a plurality of bonding wires electrically connected at one or more relay points. When configuring the package according to the second aspect,
The connection between the signal processing circuit pad and the ESD protection circuit pad may be performed by a plurality of bonding wires electrically connected at one or more relay points. When the connection between the ESD protection circuit and the lead is made by a larger number of bonding wires, a package having desired characteristics can be obtained only by forming an inductor having a smaller size on a chip. As the relay point, for example, a lead provided in the package and not required to be used for inputting and outputting signals can be used.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。 ＜第１実施形態＞図１に、本発明の第１実施形態による
ＥＳＤ保護回路の構成を示す。図示したように、第１実
施形態のＥＳＤ保護回路１１は、インダクタＬ１、Ｌ２
とダイオードＤ１、Ｄ２とからなる。なお、図中に示し
てあるＣ１、Ｃ２は、それぞれ、ダイオードＤ１、Ｄ２
の寄生容量である（キャパシタが別途設けられている訳
ではない）。Embodiments of the present invention will be specifically described below with reference to the drawings. <First Embodiment> FIG. 1 shows the structure of an ESD protection circuit according to a first embodiment of the present invention. As illustrated, the ESD protection circuit 11 of the first embodiment includes inductors L1 and L2.
And diodes D1 and D2. Note that C1 and C2 shown in the figure are diodes D1 and D2, respectively.
(The capacitor is not separately provided).
【００１９】インダクタＬ１の一端は、保護対象である
高周波増幅器(ＲＦ Ａｍｐ)２２の入力ｉｎと入力端子
２３とを結ぶ信号線に接続されている。ダイオードＤ１
のカソードは、インダクタＬ１の他端に接続されてお
り、ダイオードＤ１のアノードは、ＧＮＤに接続されて
いる。また、インダクタＬ２の一端も、同じ信号線に接
続されており、ダイオードＤ２のアノード、カソード
は、それぞれ、インダクタＬ２の他端、ＶＤＤに接続さ
れている。なお、第１実施形態では、インダクタＬ１、
Ｌ２、ダイオードＤ１、Ｄ２は、高周波増幅器２２と共
に同一のチップ上に形成されており、インダクタＬ１、
Ｌ２と高周波増幅器２２の入力ｉｎとの接続も、チップ
上で行われている。また、インダクタＬ１、Ｌ２は、寄
生容量Ｃ１、Ｃ２の大きさと、高周波増幅器２２が対象
とする信号の周波数に基づき決定されたインダクタンス
を有する素子となっている。One end of the inductor L1 is connected to a signal line connecting the input terminal of the high frequency amplifier (RF Amp) 22 to be protected and the input terminal 23. Diode D1
Is connected to the other end of the inductor L1, and the anode of the diode D1 is connected to GND. One end of the inductor L2 is also connected to the same signal line, and the anode and cathode of the diode D2 are connected to the other end of the inductor L2 and VDD, respectively. In the first embodiment, the inductor L1,
L2 and the diodes D1 and D2 are formed on the same chip together with the high-frequency amplifier 22.
The connection between L2 and the input in of the high-frequency amplifier 22 is also performed on the chip. The inductors L1 and L2 are elements having inductances determined based on the magnitudes of the parasitic capacitances C1 and C2 and the frequency of a signal targeted by the high-frequency amplifier 22.
【００２０】このＥＳＤ保護回路１１は、入力端子２３
に正、あるいは、負電位の高電圧パルスが印可された際
には、従来のＥＳＤ保護回路と同様に機能する。すなわ
ち、入力端子２３に、負電位の高電圧パルスが印加され
たときには、ダイオードＤ１がＯＮし、入力ｉｎの電位
は、ダイオードＤ１のＯＮ電圧でクランプされる。一
方、入力端子２３に、正電位の高電圧パルスが印加され
たときには、ダイオードＤ２がＯＮし、入力ｉｎの電位
は、ダイオードＤ２のＯＮ電圧でクランプされる。The ESD protection circuit 11 has an input terminal 23
When a high voltage pulse of a positive or negative potential is applied to the circuit, it functions in the same manner as a conventional ESD protection circuit. That is, when a negative potential high voltage pulse is applied to the input terminal 23, the diode D1 is turned on, and the potential of the input in is clamped by the ON voltage of the diode D1. On the other hand, when a positive potential high voltage pulse is applied to the input terminal 23, the diode D2 turns on, and the potential of the input in is clamped by the ON voltage of the diode D2.
【００２１】一方、入力端子２３に入力される信号が通
常レベルの信号であるときには、ＥＳＤ保護回路１１を
構成しているインダクタＬ１とダイオードＤ１からなる
ＧＮＤ側の回路は、インダクタＬ１と寄生容量Ｃ１とか
らなる直列共振回路として機能する。そして、ＶＤＤ側
の回路も、インダクタＬ２と寄生容量Ｃ２とからなる直
列共振回路として機能する。On the other hand, when the signal input to the input terminal 23 is a normal level signal, the GND side circuit comprising the inductor L1 and the diode D1 constituting the ESD protection circuit 11 includes the inductor L1 and the parasitic capacitance C1. And functions as a series resonance circuit. The circuit on the VDD side also functions as a series resonance circuit including the inductor L2 and the parasitic capacitance C2.
【００２２】すなわち、ＧＮＤ側とＶＤＤ側に設けられ
ている各回路は、図２に示したように、低周波領域の信
号に対しては、ダイオードの寄生容量の大きさに応じた
インピーダンスを示し、高周波領域の信号に対しては、
インダクタの大きさに応じたインピーダンスを示す回路
（インピーダンスがある周波数（共振周波数）で極小値
を取る回路）として機能する。周知のように、直列共振
回路の周波数・インピーダンス特性は、インダクタの大
きさを調整することにより制御可能である。That is, as shown in FIG. 2, each circuit provided on the GND side and the VDD side shows an impedance corresponding to the magnitude of the parasitic capacitance of the diode with respect to the signal in the low frequency region. , For signals in the high frequency range,
The circuit functions as a circuit indicating impedance according to the size of the inductor (a circuit that takes a local minimum value at a certain frequency (resonance frequency)). As is well known, the frequency / impedance characteristics of the series resonance circuit can be controlled by adjusting the size of the inductor.
【００２３】このため、適当な大きさのインダクタを設
けたＥＳＤ保護回路１１を用いれば、入力信号の周波数
が高くなるにつれインピーダンスが低下していた従来の
ＥＳＤ保護回路を用いた場合に比して、入力端子２３に
入力された高周波信号を、より変化の少ない状態で、高
周波増幅器２２などの保護対象回路に渡すことが出来る
ことになる。すなわち、第１実施形態のＥＳＤ保護回路
１１を用いれば、その通常動作時の性能に悪影響を与え
ることなく、高周波増幅器２２を静電気による破壊から
保護できることになる。For this reason, the use of the ESD protection circuit 11 provided with an inductor of an appropriate size makes it possible to reduce the impedance as the frequency of the input signal increases, as compared with the conventional ESD protection circuit. Thus, the high-frequency signal input to the input terminal 23 can be transferred to the protection target circuit such as the high-frequency amplifier 22 with less change. That is, if the ESD protection circuit 11 of the first embodiment is used, the high-frequency amplifier 22 can be protected from destruction by static electricity without adversely affecting the performance during normal operation.
【００２４】＜第２実施形態＞図３に、本発明の第２実
施形態によるＥＳＤ保護回路の構成を示す。図示したよ
うに、第１実施形態のＥＳＤ保護回路１２は、１つのイ
ンダクタＬとダイオードＤ１、Ｄ２とからなる。ダイオ
ードＤ１のアノードはＧＮＤに接続されている。ダイオ
ードＤ１のカソードは、ダイオードＤ２のアノードと接
続されており、ダイオードＤ２のカソードはＶＤＤに接
続されている。ダイオードＤ１、Ｄ２からなる回路は、
両者の接続点ａで、インダクタＬを介して、高周波増幅
器２２の入力ｉｎと入力端子２３とを結ぶ信号線に接続
されている。<Second Embodiment> FIG. 3 shows a configuration of an ESD protection circuit according to a second embodiment of the present invention. As illustrated, the ESD protection circuit 12 according to the first embodiment includes one inductor L and diodes D1 and D2. The anode of the diode D1 is connected to GND. The cathode of the diode D1 is connected to the anode of the diode D2, and the cathode of the diode D2 is connected to VDD. The circuit composed of the diodes D1 and D2 is
At a connection point “a” between the two, a signal line connecting the input “in” of the high-frequency amplifier 22 and the input terminal 23 via the inductor L is connected.
【００２５】すなわち、第２実施形態のＥＳＤ保護回路
１２は、第１実施形態のＥＳＤ保護回路１１のインダク
タＬ１、Ｌ２を、１つのインダクタＬで置き換えた回路
となっている。このＥＳＤ保護回路１２も、第１実施形
態のＥＳＤ保護回路１１と同様に、低周波に対しては容
量性のインピーダンスを示し、高周波に対しては誘導性
のインピーダンスを示し、容量性から誘導性に変わると
きにインピーダンスが最小値をとることになる。従っ
て、本ＥＳＤ保護回路１２を用いた場合にも、従来のＥ
ＳＤ保護回路を用いた場合に比して、入力端子２３に入
力された高周波信号を、より変化の少ない状態で、高周
波増幅器２２などの保護対象回路に渡すことが出来るこ
とになる。That is, the ESD protection circuit 12 of the second embodiment is a circuit in which the inductors L1 and L2 of the ESD protection circuit 11 of the first embodiment are replaced with one inductor L. Like the ESD protection circuit 11 of the first embodiment, the ESD protection circuit 12 also exhibits a capacitive impedance at low frequencies, exhibits an inductive impedance at high frequencies, and changes from capacitive to inductive. , The impedance takes the minimum value. Therefore, even when the present ESD protection circuit 12 is used, the conventional E
As compared with the case where the SD protection circuit is used, the high-frequency signal input to the input terminal 23 can be transferred to a protection target circuit such as the high-frequency amplifier 22 with less change.
【００２６】しかも、ＥＳＤ保護回路１２は、１つのイ
ンダクタと２つのダイオードで構成できるので、２つの
インダクタと２つのダイオードからなる第１実施形態の
ＥＳＤ保護回路１１の形成に必要とされる面積よりも、
インダクタ１つ分少ない面積で形成できる回路にもなっ
ている。In addition, since the ESD protection circuit 12 can be constituted by one inductor and two diodes, the area required for forming the ESD protection circuit 11 of the first embodiment composed of two inductors and two diodes is smaller than the area required for formation. Also,
It is also a circuit that can be formed with an area smaller by one inductor.
【００２７】＜第３実施形態＞図４に、本発明の第３実
施形態を示す。図から明らかなように、第３実施形態の
ＥＳＤ保護回路１３は、第２実施形態のＥＳＤ保護回路
１２（図３）と同様の構成を有する。ただし、第３実施
形態のＥＳＤ保護回路１３のインダクタＬ'(1)は、高周
波増幅器２２のｉｎに繋がるパッド（ＰＡＤ(in)）とは
別に設けられたパッド（ＰＡＤ(in2)）と接続されてお
り、ＰＡＤ(in2)は、ＰＡＤ(in)とボンディングワイヤ
ーＷによって接続される、高周波増幅器２２への信号入
力端子であるパッケージのリード(in)２３と、ボンディ
ングワイヤーＷ２によって接続される。<Third Embodiment> FIG. 4 shows a third embodiment of the present invention. As is clear from the figure, the ESD protection circuit 13 of the third embodiment has the same configuration as the ESD protection circuit 12 (FIG. 3) of the second embodiment. However, the inductor L '(1) of the ESD protection circuit 13 of the third embodiment is connected to a pad (PAD (in2)) provided separately from the pad (PAD (in)) connected to the in of the high-frequency amplifier 22. The PAD (in2) is connected by a bonding wire W2 to a lead (in) 23 of a package, which is a signal input terminal to the high-frequency amplifier 22 and is connected to the PAD (in) by a bonding wire W.
【００２８】このように、ＥＳＤ保護回路１３のインダ
クタＬ'(1)は、高周波増幅器２２への信号が入力される
リード(in)２３に、ボンディングワイヤーＷ２を介して
接続されているので、リード(in)２３には、ＧＮＤ側
に、ボンディングワイヤーＷ２の寄生インダクタ成分
Ｌ'(2)とインダクタＬ'(1)とダイオードＤ１の寄生容量
Ｃ１（図示せず）からなる直列共振回路が設けられてい
ることになる。また、ＶＤＤ側には、ボンディングワイ
ヤーＷ２の寄生インダクタ成分Ｌ'(2)とインダクタＬ'
(1)とダイオードＤ２の寄生容量Ｃ２（図示せず）から
なる直列共振回路が設けられていることになる。、従っ
て、ボンディングワイヤーＷ２とＥＳＤ保護回路１３か
らなる部分は、第２実施形態のＥＳＤ保護回路１２と同
様に、低周波に対しては容量性のインピーダンスを示
し、高周波に対しては誘導性のインピーダンスを示し、
容量性から誘導性に変わるときにインピーダンスが最小
値をとることになる。従って、図４に示した構成によれ
ば、従来のＥＳＤ保護回路を用いた場合に比して、リー
ド(in)に入力された高周波信号を、より変化の少ない状
態で、高周波増幅器２２などの保護対象回路に渡すこと
が出来ることになる。As described above, since the inductor L '(1) of the ESD protection circuit 13 is connected to the lead (in) 23 to which the signal to the high-frequency amplifier 22 is input via the bonding wire W2, In (in) 23, a series resonance circuit including a parasitic inductor component L '(2) of the bonding wire W2, an inductor L' (1), and a parasitic capacitance C1 (not shown) of the diode D1 is provided on the GND side. Will be. On the VDD side, the parasitic inductor component L '(2) of the bonding wire W2 and the inductor L'
A series resonance circuit including (1) and a parasitic capacitance C2 (not shown) of the diode D2 is provided. Therefore, the portion composed of the bonding wire W2 and the ESD protection circuit 13 exhibits a capacitive impedance at low frequencies and an inductive property at high frequencies, similarly to the ESD protection circuit 12 of the second embodiment. Indicates impedance,
The impedance will take a minimum value when changing from capacitive to inductive. Therefore, according to the configuration shown in FIG. 4, the high-frequency signal input to the lead (in) can be changed with less change in the high-frequency amplifier 22 and the like than in the case of using the conventional ESD protection circuit. It can be passed to the circuit to be protected.
【００２９】さらに、ボンディングワイヤーＷ２の寄生
インダクタンスを利用して、直列共振回路を形成してい
るので、チップ上に形成するインダクタＬ'(1)は、第２
実施形態のＥＳＤ保護回路１２内のインダクタＬよりも
小さなインダクタンスの素子であって良い。すなわち、
第３実施形態の構成を採用すれば、より占有面積の小さ
なインダクタをチップ上に形成するだけで、その通常動
作時の性能に悪影響を与えることなく、高周波増幅器２
２を静電気による破壊から保護できることになる。Further, since the series resonance circuit is formed by utilizing the parasitic inductance of the bonding wire W2, the inductor L '(1) formed on the chip
An element having an inductance smaller than the inductor L in the ESD protection circuit 12 of the embodiment may be used. That is,
When the configuration of the third embodiment is adopted, the high-frequency amplifier 2 can be formed without forming any inductor having a smaller occupied area on the chip without adversely affecting the performance during the normal operation.
2 can be protected from destruction by static electricity.
【００３０】＜第４実施形態＞図５に、本発明の第４実
施形態を示す。図から明らかなように、第４実施形態の
ＥＳＤ保護回路１４は、第３実施形態のＥＳＤ保護回路
１３（図４）と同様の構成を有する。ただし、第４実施
形態のＥＳＤ保護回路１４のインダクタＬ''(1)と繋が
れたＰＡＤ(in2)は、パッケージのリード(in2)とボンデ
ィングワイヤーＷ２'によって接続されている。なお、
リード(in2)は、パッケージを動作させる際に、使用さ
れないリードとなっている。<Fourth Embodiment> FIG. 5 shows a fourth embodiment of the present invention. As is clear from the figure, the ESD protection circuit 14 of the fourth embodiment has the same configuration as the ESD protection circuit 13 (FIG. 4) of the third embodiment. However, the PAD (in2) connected to the inductor L ″ (1) of the ESD protection circuit 14 of the fourth embodiment is connected to the package lead (in2) by the bonding wire W2 ′. In addition,
The lead (in2) is not used when the package is operated.
【００３１】リード(in2)は、高周波増幅器２２のｉｎ
に繋がるパッド（ＰＡＤ(in)）とボンディングワイヤー
Ｗ３によって接続されており、ＰＡＤ(in)は、高周波増
幅器２２への信号入力端子であるリード(in)２３とボン
ディングワイヤーＷによって接続されている。The lead (in2) is connected to the in
The pad (PAD (in)) is connected to the high frequency amplifier 22 by a bonding wire W and a lead (in) 23 which is a signal input terminal to the high frequency amplifier 22.
【００３２】すなわち、ＥＳＤ保護回路１４のインダク
タＬ''(1)は、高周波増幅器２２への信号入力端子であ
るリード(in)に、ボンディングワイヤーＷ、Ｗ３、Ｗ
２'を介して接続されている。このため、リード(in)に
は、ＧＮＤ側に、ボンディングワイヤーＷ、Ｗ３、Ｗ
２'の寄生インダクタ成分Ｌ(4)、Ｌ'(3)、Ｌ''(2)と、
ＥＳＤ保護回路１４内のインダクタＬ'(1)と、ダイオー
ドＤ１の寄生容量Ｃ１（図示せず）からなる直列共振回
路が設けられていることになる。また、ＶＤＤ側には、
同じインダクタ成分とダイオードＤ２の寄生容量Ｃ２
（図示せず）からなる直列共振回路が設けられているこ
とになる。That is, the inductor L ″ (1) of the ESD protection circuit 14 connects the bonding wires W, W3, W to the lead (in) that is a signal input terminal to the high-frequency amplifier 22.
It is connected via 2 '. For this reason, the bonding wires W, W3, W are connected to the lead (in) on the GND side.
2 ′ parasitic inductor components L (4), L ′ (3), L ″ (2);
This means that a series resonance circuit including the inductor L ′ (1) in the ESD protection circuit 14 and the parasitic capacitance C1 (not shown) of the diode D1 is provided. On the VDD side,
The same inductor component and the parasitic capacitance C2 of the diode D2
(Not shown) is provided.
【００３３】ボンディングワイヤーの寄生インダクタ成
分とＥＳＤ保護回路１４内の素子によって形成される各
直列共振回路は、低周波に対しては容量性のインピーダ
ンスを示し、高周波に対しては誘導性のインピーダンス
を示し、容量性から誘導性に変わるときにインピーダン
スが最小値をとることになる。従って、図５に示した構
成によっても、第３実施形態と同様に、リード(in)２３
に入力された高周波信号を、変化の少ない状態で、高周
波増幅器２２などの保護対象回路に渡すことが出来るこ
とになる。Each series resonance circuit formed by the parasitic inductor component of the bonding wire and the elements in the ESD protection circuit 14 exhibits a capacitive impedance at low frequencies and an inductive impedance at high frequencies. As shown, when the capacitance changes from inductive to inductive, the impedance takes the minimum value. Therefore, according to the configuration shown in FIG. 5, similarly to the third embodiment, the lead (in) 23
Can be passed to the protection target circuit such as the high-frequency amplifier 22 with little change.
【００３４】さらに、複数のボンディングワイヤーの寄
生インダクタンスを利用して、直列共振回路を形成して
いるので、チップ上に形成するインダクタＬ''(1)は、
第３実施形態のＥＳＤ保護回路１３内のインダクタＬ'
(1)よりも小さなインダクタンスの素子であって良い。
すなわち、第４実施形態の構成を採用すれば、より占有
面積の小さなインダクタをチップ上に形成するだけで、
通常動作時の性能に悪影響を与えることなく、高周波増
幅器２２などの高周波信号を対象とする回路を静電気に
よる破壊から保護できることになる。Further, since a series resonance circuit is formed by utilizing the parasitic inductance of a plurality of bonding wires, the inductor L ″ (1) formed on the chip is:
Inductor L 'in ESD protection circuit 13 of the third embodiment
The element may have an inductance smaller than that of (1).
That is, if the configuration of the fourth embodiment is adopted, only an inductor having a smaller occupied area is formed on the chip,
Circuits for high-frequency signals such as the high-frequency amplifier 22 can be protected from destruction by static electricity without adversely affecting the performance during normal operation.
【００３５】＜変形形態＞第３実施形態では、ＰＡＤ(i
n2)とリード(in)をボンディングワイヤーによって接続
しているが、ＰＡＤ(in2)とＰＡＤ(in)を直接ボンディ
ングワイヤーによって接続しても良いことは当然であ
る。また、第４実施形態では、ＰＡＤ(in2)とＰＡＤ(i
n)との電気的接続を実現するために、リード(in2)を２
本のボンディングワイヤーの中継点として用いている
が、リード以外のものをボンディングワイヤーの中継点
として用いても良いことも当然である。<Modification> In the third embodiment, PAD (i
Although n2) and the lead (in) are connected by a bonding wire, it goes without saying that PAD (in2) and PAD (in) may be directly connected by a bonding wire. In the fourth embodiment, PAD (in2) and PAD (i
n) lead (in2)
Although it is used as a relay point of the bonding wire, it is obvious that something other than the lead may be used as a relay point of the bonding wire.
【００３６】[0036]
【発明の効果】本発明によれば、通常動作時の性能に悪
影響を与えることなく、高周波増幅器などの高周波信号
を対象とする回路を静電気による破壊から保護できるこ
とになる。According to the present invention, a circuit for a high-frequency signal such as a high-frequency amplifier can be protected from destruction by static electricity without adversely affecting the performance during normal operation.
【図１】本発明の第１実施形態を説明するための回路図
である。FIG. 1 is a circuit diagram for explaining a first embodiment of the present invention.
【図２】第１実施形態のＥＳＤ保護回路の周波数・イン
ピーダンス特性図である。FIG. 2 is a frequency-impedance characteristic diagram of the ESD protection circuit according to the first embodiment.
【図３】本発明の第２実施形態を説明するための回路図
である。FIG. 3 is a circuit diagram for explaining a second embodiment of the present invention.
【図４】本発明の第３実施形態を説明するための回路図
である。FIG. 4 is a circuit diagram for explaining a third embodiment of the present invention.
【図５】本発明の第４実施形態を説明するための回路図
である。FIG. 5 is a circuit diagram for explaining a fourth embodiment of the present invention.
【図６】従来のＥＳＤ保護回路を説明するための回路図
である。FIG. 6 is a circuit diagram for explaining a conventional ESD protection circuit.
【図７】従来のＥＳＤ保護回路の問題を説明するための
回路図である。FIG. 7 is a circuit diagram for explaining a problem of a conventional ESD protection circuit.
１１〜１４、２１ ＥＳＤ保護回路 ２２ 高周波増幅器 ２３ 信号入力端子、リード(in) 11 to 14, 21 ESD protection circuit 22 High frequency amplifier 23 Signal input terminal, lead (in)
Claims (6)
回路を、静電気から保護するためのＥＳＤ保護回路であ
って、 インダクタとダイオードを直列に接続した第１回路であ
って、一方の端が、前記信号処理回路への信号入力端子
と前記信号処理回路を接続する信号線である入力信号線
と接続され、他方の端がグラウンドに接続された第１回
路と、 インダクタとダイオードを直列に接続した第２回路であ
って、一方の端が、前記入力信号線と接続され、他方の
端が電源線に接続された第２回路とを備えることを特徴
とするＥＳＤ保護回路。1. An ESD protection circuit for protecting a signal processing circuit for a signal in a high frequency region from static electricity, wherein the first circuit includes an inductor and a diode connected in series. A first circuit connected to a signal input terminal to the signal processing circuit and an input signal line serving as a signal line connecting the signal processing circuit, and having the other end connected to ground; and an inductor and a diode connected in series. A second circuit having one end connected to the input signal line and the other end connected to a power supply line.
回路を、静電気から保護するためのＥＳＤ保護回路であ
って、 一方の端が、前記信号処理回路への信号入力端子と前記
信号処理回路を接続する信号線である入力信号線に接続
されたインダクタと、 前記インダクタの他方の端とグラウンドとを接続する第
１ダイオードと、 前記インダクタの他方の端と電源線とを接続する第２ダ
イオードと、を備えることを特徴とするＥＳＤ保護回
路。2. An ESD protection circuit for protecting a signal processing circuit for a signal in a high frequency range from static electricity, wherein one end has a signal input terminal to the signal processing circuit and the signal processing circuit. An inductor connected to an input signal line that is a signal line connecting the other end of the inductor; a first diode connecting the other end of the inductor to ground; and a second diode connecting the other end of the inductor to a power supply line. And an ESD protection circuit.
回路と、 前記信号処理回路と接続された信号処理回路用パッド
と、 ＥＳＤ保護回路用パッドと、 前記ＥＳＤ保護回路用パッドに一方の端が接続されたイ
ンダクタと、前記インダクタの他方の端とグラウンドと
を接続する第１ダイオードと、前記インダクタの他方の
端と電源線とを接続する第２ダイオードとからなるＥＳ
Ｄ保護回路とが形成されたチップと、 前記信号処理回路への入力信号が入力されるリードあっ
て、前記信号処理回路用パッドと接続されたリードと、 前記リードと前記ＥＳＤ保護回路用パッドとを接続する
ボンディングワイヤーとを備えることを特徴とするＥＳ
Ｄ保護回路を含むパッケージ。3. A signal processing circuit for a signal in a high frequency region, a signal processing circuit pad connected to the signal processing circuit, an ESD protection circuit pad, and one end of the ESD protection circuit pad. , A first diode connecting the other end of the inductor to ground, and a second diode connecting the other end of the inductor to a power supply line.
A chip on which a D protection circuit is formed; a lead to which an input signal to the signal processing circuit is input; a lead connected to the signal processing circuit pad; the lead and the ESD protection circuit pad; Characterized by comprising a bonding wire for connecting the two.
Package including D protection circuit.
回路と、 前記信号処理回路と接続された信号処理回路用パッド
と、 ＥＳＤ保護回路用パッドと、 前記ＥＳＤ保護回路用パッドに一方の端が接続されたイ
ンダクタと、前記インダクタの他方の端とグラウンドと
を接続する第１ダイオードと、前記インダクタの他方の
端と電源線とを接続する第２ダイオードとからなるＥＳ
Ｄ保護回路とが形成されたチップと、 前記信号処理回路への入力信号が入力されるリードあっ
て、前記信号処理回路用パッドと第１ボンディングワイ
ヤーによって接続されたリードと、 前記信号処理回路用パッドと前記ＥＳＤ保護回路用パッ
ドとを接続する第２ボンディングワイヤーとを備えるこ
とを特徴とするＥＳＤ保護回路を含むパッケージ。4. A signal processing circuit for signals in a high-frequency region, a signal processing circuit pad connected to the signal processing circuit, an ESD protection circuit pad, and one end of the ESD protection circuit pad. , A first diode connecting the other end of the inductor to ground, and a second diode connecting the other end of the inductor to a power supply line.
A chip on which a D protection circuit is formed; a lead for receiving an input signal to the signal processing circuit; a lead connected to the signal processing circuit pad and a first bonding wire; A package including an ESD protection circuit, comprising: a pad and a second bonding wire connecting the pad for the ESD protection circuit.
の中継点で電気的に接続された複数本のボンディングワ
イヤーからなることを特徴とする請求項３記載のＥＳＤ
保護回路を含むパッケージ。5. The ESD according to claim 3, wherein the bonding wire comprises a plurality of bonding wires electrically connected at one or more relay points.
Package containing protection circuit.
以上の中継点で電気的に接続された複数本のボンディン
グワイヤーからなることを特徴とする請求項４記載のＥ
ＳＤ保護回路を含むパッケージ。6. The E according to claim 4, wherein said second bonding wire comprises a plurality of bonding wires electrically connected at one or more relay points.
Package including SD protection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9219565A JPH1167486A (en) | 1997-08-14 | 1997-08-14 | Esd protection circuit and package including esd protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9219565A JPH1167486A (en) | 1997-08-14 | 1997-08-14 | Esd protection circuit and package including esd protection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167486A true JPH1167486A (en) | 1999-03-09 |
Family
ID=16737510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9219565A Pending JPH1167486A (en) | 1997-08-14 | 1997-08-14 | Esd protection circuit and package including esd protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167486A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001047018A1 (en) * | 1999-12-20 | 2001-06-28 | Advanced Micro Devices, Inc. | Electrostatic discharge proteciton network having distributed components connected with inductors |
| WO2002058155A1 (en) * | 2001-01-19 | 2002-07-25 | Koninklijke Philips Electronics N.V. | Semiconductor chip with internal esd matching |
| US6509779B2 (en) | 2000-01-21 | 2003-01-21 | Atheros Communications, Inc. | System for providing electrostatic discharge protection for high-speed integrated circuits |
| WO2003049281A1 (en) * | 2001-12-04 | 2003-06-12 | Koninklijke Philips Electronics N.V. | Esd protection circuit for use in rf cmos ic design |
| EP1415378A1 (en) * | 2001-07-13 | 2004-05-06 | Cree Microwave, Inc. | Voltage limiting protection for high frequency power device |
| JP2005117000A (en) * | 2003-09-19 | 2005-04-28 | Sharp Corp | Electrostatic protection circuit and high frequency circuit apparatus having same |
| CN1303687C (en) * | 2003-01-03 | 2007-03-07 | 矽统科技股份有限公司 | Equipment for protecting high-frequency radio-frequency integrated circuit against electrostatic discharge injury |
| WO2007112770A1 (en) * | 2006-03-31 | 2007-10-11 | Freescale Semiconductor, Inc. | Discharge protection apparatus and method of protecting an electronic device |
| WO2007119209A1 (en) * | 2006-04-14 | 2007-10-25 | Nxp B.V. | Esd protected rf transistor |
| US7298213B2 (en) | 2004-10-01 | 2007-11-20 | Samsung Electronics Co., Ltd. | Input impedance matching circuit for low noise amplifier |
| JP2010523001A (en) * | 2007-03-29 | 2010-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Integrated circuit structure incorporating inductor, design method thereof, and design system thereof |
| CN101835330A (en) * | 2009-03-13 | 2010-09-15 | 欧姆龙株式会社 | Neutralizer |
| JP2011023538A (en) * | 2009-07-15 | 2011-02-03 | Nec Corp | Semiconductor device |
| JP2015012571A (en) * | 2013-07-02 | 2015-01-19 | ラピスセミコンダクタ株式会社 | Oscillator and phase-locked loop |
| CN105281686A (en) * | 2015-10-20 | 2016-01-27 | 宁波萨瑞通讯有限公司 | Anti-static protection circuit for radio-frequency power amplifier |
| CN111313846A (en) * | 2018-12-11 | 2020-06-19 | 恩智浦美国有限公司 | System and method for providing isolation of bias signal from RF signal |
-
1997
- 1997-08-14 JP JP9219565A patent/JPH1167486A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151298B1 (en) | 1999-12-20 | 2006-12-19 | Advanced Micro Devices, Inc. | Electrostatic discharge protection network having distributed components |
| WO2001047018A1 (en) * | 1999-12-20 | 2001-06-28 | Advanced Micro Devices, Inc. | Electrostatic discharge proteciton network having distributed components connected with inductors |
| US6509779B2 (en) | 2000-01-21 | 2003-01-21 | Atheros Communications, Inc. | System for providing electrostatic discharge protection for high-speed integrated circuits |
| US6593794B2 (en) | 2000-01-21 | 2003-07-15 | Atheros Communications | System for providing electrostatic discharge protection for high-speed integrated circuits |
| US6597227B1 (en) | 2000-01-21 | 2003-07-22 | Atheros Communications, Inc. | System for providing electrostatic discharge protection for high-speed integrated circuits |
| WO2002058155A1 (en) * | 2001-01-19 | 2002-07-25 | Koninklijke Philips Electronics N.V. | Semiconductor chip with internal esd matching |
| EP1415378A4 (en) * | 2001-07-13 | 2008-10-08 | Cree Microwave Llc | Voltage limiting protection for high frequency power device |
| EP1415378A1 (en) * | 2001-07-13 | 2004-05-06 | Cree Microwave, Inc. | Voltage limiting protection for high frequency power device |
| WO2003049281A1 (en) * | 2001-12-04 | 2003-06-12 | Koninklijke Philips Electronics N.V. | Esd protection circuit for use in rf cmos ic design |
| CN1303687C (en) * | 2003-01-03 | 2007-03-07 | 矽统科技股份有限公司 | Equipment for protecting high-frequency radio-frequency integrated circuit against electrostatic discharge injury |
| CN100344211C (en) * | 2003-09-19 | 2007-10-17 | 夏普株式会社 | Static electricity protective circuit and high-frequency circuit apparatus incorporating the same |
| JP2005117000A (en) * | 2003-09-19 | 2005-04-28 | Sharp Corp | Electrostatic protection circuit and high frequency circuit apparatus having same |
| US7430103B2 (en) * | 2003-09-19 | 2008-09-30 | Sharp Kabushiki Kaisha | Static electricity protective circuit and high-frequency circuit apparatus incorporating the same |
| US7298213B2 (en) | 2004-10-01 | 2007-11-20 | Samsung Electronics Co., Ltd. | Input impedance matching circuit for low noise amplifier |
| WO2007112770A1 (en) * | 2006-03-31 | 2007-10-11 | Freescale Semiconductor, Inc. | Discharge protection apparatus and method of protecting an electronic device |
| US8369053B2 (en) | 2006-03-31 | 2013-02-05 | Freescale Semiconductor, Inc. | Discharge protection apparatus and method of protecting an electronic device |
| WO2007119209A1 (en) * | 2006-04-14 | 2007-10-25 | Nxp B.V. | Esd protected rf transistor |
| JP2010523001A (en) * | 2007-03-29 | 2010-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Integrated circuit structure incorporating inductor, design method thereof, and design system thereof |
| CN101835330A (en) * | 2009-03-13 | 2010-09-15 | 欧姆龙株式会社 | Neutralizer |
| JP2011023538A (en) * | 2009-07-15 | 2011-02-03 | Nec Corp | Semiconductor device |
| JP2015012571A (en) * | 2013-07-02 | 2015-01-19 | ラピスセミコンダクタ株式会社 | Oscillator and phase-locked loop |
| CN105281686A (en) * | 2015-10-20 | 2016-01-27 | 宁波萨瑞通讯有限公司 | Anti-static protection circuit for radio-frequency power amplifier |
| CN111313846A (en) * | 2018-12-11 | 2020-06-19 | 恩智浦美国有限公司 | System and method for providing isolation of bias signal from RF signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1167486A (en) | Esd protection circuit and package including esd protection circuit | |
| US6249186B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| US8525617B2 (en) | Common-mode filter with coupled inductances | |
| US20040178854A1 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
| US20120314328A1 (en) | Esd protection device | |
| US8279570B2 (en) | ESD protection for RF circuits | |
| JP5828768B2 (en) | Protection circuit | |
| US5640127A (en) | Input protection for high bandwidth amplifier | |
| US8355229B2 (en) | Semiconductor device with an inductor | |
| KR100689743B1 (en) | Electro Static Discharge Protection and Input Impedance Matching Circuit for Low Noise Amplifier And Low Noise Amplifier | |
| EP0778671A2 (en) | High-frequency switch | |
| US9780085B1 (en) | Electrostatic discharge protection apparatus | |
| KR100702034B1 (en) | Semiconductor device, method of reducing power noise and printed circuit board | |
| TW200406967A (en) | Circuit arrangement | |
| JP7312840B2 (en) | Wide Video Bandwidth RF Power Amplifier | |
| JP2002246934A (en) | Electrostatic discharge damage preventing circuit for television tuner | |
| JP4975119B2 (en) | Limiter circuit | |
| US7113050B1 (en) | Integrated circuit with oscillator and electrostatic discharge protection | |
| US11018649B2 (en) | Compensation of on-die inductive parasitics in ladder filters through negative mutual inductance between ground inductors | |
| US6901250B2 (en) | Mounting structure of antenna switching circuit in which reception interference is suppressed | |
| WO2022196642A1 (en) | Transient voltage absorbing circuit | |
| JP2010021961A (en) | Amplifier | |
| US6646841B2 (en) | ESD-protection of integrated circuit | |
| JP2003152091A (en) | Semiconductor integrated circuit | |
| CN118554403A (en) | Radio frequency chip protection circuit and radio frequency chip |