JPH1165689A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH1165689A JPH1165689A JP9243427A JP24342797A JPH1165689A JP H1165689 A JPH1165689 A JP H1165689A JP 9243427 A JP9243427 A JP 9243427A JP 24342797 A JP24342797 A JP 24342797A JP H1165689 A JPH1165689 A JP H1165689A
- Authority
- JP
- Japan
- Prior art keywords
- current
- comparison
- voltage
- circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】低ノイズ性、安定性、立上り時間特性を満足さ
せる定電流回路を提供する。 【解決手段】本発明の定電流回路１は、基準抵抗２に流
れる基準電流ｉ0の大きさに応じ、出力電流ｉ1を出力す
るように構成されたカレントミラー回路３が、比較用抵
抗７に基準電流ｉ0の大きさに応じた比較電流ｉ2を流
し、比較器６が、比較用抵抗７に発生した比較電圧Ｖ1
と基準電圧ＶRとを比較し、その結果に基き、抵抗値制
御回路８が、比較電圧Ｖ1と基準電圧ＶRとが一致するよ
うに、基準抵抗２の抵抗値を変化させる。比較を複数回
行い、一致した後は、出力電流ｉ1はＶR／ＲCの大きさ
の定電流になる。このとき、基準電流ｉoの大きさは電
源電圧ＶCCと比較用抵抗２の抵抗値によって決まってい
るので、出力電流ｉ1は基準電圧ＶRのノイズの影響を受
けない。比較による基準抵抗２の抵抗値の決定を短時間
で繰り返し行うようにすると、電源電圧ＶCCの影響も受
けないで済む。
せる定電流回路を提供する。 【解決手段】本発明の定電流回路１は、基準抵抗２に流
れる基準電流ｉ0の大きさに応じ、出力電流ｉ1を出力す
るように構成されたカレントミラー回路３が、比較用抵
抗７に基準電流ｉ0の大きさに応じた比較電流ｉ2を流
し、比較器６が、比較用抵抗７に発生した比較電圧Ｖ1
と基準電圧ＶRとを比較し、その結果に基き、抵抗値制
御回路８が、比較電圧Ｖ1と基準電圧ＶRとが一致するよ
うに、基準抵抗２の抵抗値を変化させる。比較を複数回
行い、一致した後は、出力電流ｉ1はＶR／ＲCの大きさ
の定電流になる。このとき、基準電流ｉoの大きさは電
源電圧ＶCCと比較用抵抗２の抵抗値によって決まってい
るので、出力電流ｉ1は基準電圧ＶRのノイズの影響を受
けない。比較による基準抵抗２の抵抗値の決定を短時間
で繰り返し行うようにすると、電源電圧ＶCCの影響も受
けないで済む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
技術分野にかかり、特に、半導体集積回路内部に設けら
れる定電流回路に関する。
技術分野にかかり、特に、半導体集積回路内部に設けら
れる定電流回路に関する。
【０００２】
【従来の技術】半導体集積回路内では定電流回路や定電
圧回路が多用されており、その特性は、半導体集積回路
の性能を決める上で重要な要素となっている。例えば、
定電流回路のノイズは、通信分野で使用されるＰＬＬデ
バイスのＶＣＯ出力スペクトルのＣ／Ｎ値に大きく影響
を与え、また、多数の分野で使用されるアクティブフィ
ルター回路に対しては、そのダイナミックレンジに大き
く影響を与えることから、低ノイズで、しかも安定な定
電流回路が必要とされている。
圧回路が多用されており、その特性は、半導体集積回路
の性能を決める上で重要な要素となっている。例えば、
定電流回路のノイズは、通信分野で使用されるＰＬＬデ
バイスのＶＣＯ出力スペクトルのＣ／Ｎ値に大きく影響
を与え、また、多数の分野で使用されるアクティブフィ
ルター回路に対しては、そのダイナミックレンジに大き
く影響を与えることから、低ノイズで、しかも安定な定
電流回路が必要とされている。
【０００３】また、ディジタル無線通信の分野では、Ｔ
ＤＭＡ(時分割多重アクセス方式)が一般的であり、短い
周期でｏｎ／ｏｆｆ動作を繰り返す必要があるため、立
上り時間の短い定電流回路が必要とされている。
ＤＭＡ(時分割多重アクセス方式)が一般的であり、短い
周期でｏｎ／ｏｆｆ動作を繰り返す必要があるため、立
上り時間の短い定電流回路が必要とされている。
【０００４】以上のように、定電流回路や定電圧回路に
要求される特性は、 1.低ノイズ性(広い周波数範囲) 2.安定性(温度変動に対する安定性、製造上のばらつき
に対する安定性) 3.短い立上り時間(＜数μ秒) のようになる。
要求される特性は、 1.低ノイズ性(広い周波数範囲) 2.安定性(温度変動に対する安定性、製造上のばらつき
に対する安定性) 3.短い立上り時間(＜数μ秒) のようになる。
【０００５】従来技術の定電流回路を例にとり、図４
(ａ)〜(ｃ)の符号１１０、１２０、１３０に示して説明
する。
(ａ)〜(ｃ)の符号１１０、１２０、１３０に示して説明
する。
【０００６】図４(ａ)の定電流回路１１０は、２個のト
ランジスタ(ｐチャネルＭＯＳトランジスタ)１１１、１
１２と１個の抵抗１１４を有しており、トランジスタ１
１１、１１２同士のゲート端子は短絡されている。
ランジスタ(ｐチャネルＭＯＳトランジスタ)１１１、１
１２と１個の抵抗１１４を有しており、トランジスタ１
１１、１１２同士のゲート端子は短絡されている。
【０００７】各トランジスタ１１１、１１２のソース端
子は電源ライン１１５に接続され、一方のトランジスタ
１１１はダイオード接続され、カソード側が、抵抗１１
４を介してグラウンドラインに接続されている。
子は電源ライン１１５に接続され、一方のトランジスタ
１１１はダイオード接続され、カソード側が、抵抗１１
４を介してグラウンドラインに接続されている。
【０００８】電源ライン１１５の電圧(電源電圧)を
ＶCC、トランジスタ１１１のしきい電圧(スレッショル
ド電圧)をＶt、抵抗１１４の抵抗値をＲ1とすると、抵
抗１１４と直列接続されたトランジスタ１１１には、下
記電流Ｉ1、 Ｉ1 ＝ (ＶCC−Ｖt)・Ｒ1 ……(１) が流れる。他方のトランジスタ１１２にも、この電流Ｉ
1と同じ大きさの電流が流れるから、結局、トランジス
タ１１２のドレイン端子からは、電流値Ｉ1の出力電流
が出力される。電源電圧ＶCCとしきい電圧Ｖtが安定し
ている場合、(１)式によれば、温度特性が安定した外部
抵抗を抵抗１１４に用いると、出力電流Ｉ1は定電流に
なる。
ＶCC、トランジスタ１１１のしきい電圧(スレッショル
ド電圧)をＶt、抵抗１１４の抵抗値をＲ1とすると、抵
抗１１４と直列接続されたトランジスタ１１１には、下
記電流Ｉ1、 Ｉ1 ＝ (ＶCC−Ｖt)・Ｒ1 ……(１) が流れる。他方のトランジスタ１１２にも、この電流Ｉ
1と同じ大きさの電流が流れるから、結局、トランジス
タ１１２のドレイン端子からは、電流値Ｉ1の出力電流
が出力される。電源電圧ＶCCとしきい電圧Ｖtが安定し
ている場合、(１)式によれば、温度特性が安定した外部
抵抗を抵抗１１４に用いると、出力電流Ｉ1は定電流に
なる。
【０００９】他方、図４(ｂ)に示した定電流回路１２０
は、バンドギャップ回路１２１と、増幅器１２２と、ト
ランジスタ(ｎチャネルＭＯＳトランジスタ)１２３と、
抵抗１２４とを有しており、そのトランジスタ１２３の
ソース端子は抵抗１２４を介してグラウンドラインに接
続されている。
は、バンドギャップ回路１２１と、増幅器１２２と、ト
ランジスタ(ｎチャネルＭＯＳトランジスタ)１２３と、
抵抗１２４とを有しており、そのトランジスタ１２３の
ソース端子は抵抗１２４を介してグラウンドラインに接
続されている。
【００１０】増幅器１２２の非反転入力端子と反転入力
端子には、バンドギャップ回路１２１が出力する基準電
圧ＶR(約１．２４Ｖ)と抵抗１２４に生じる電圧とがそ
れぞれ入力され、また、トランジスタ１２３のゲート端
子には、増幅器１２２の出力端子が接続されており、ト
ランジスタ１２３から抵抗１２４に出力電流Ｉ2が供給
された場合、増幅器１２２の負帰還動作により、抵抗１
２４に発生する電圧が、基準電圧ＶRと等しくなるよう
に制御される。
端子には、バンドギャップ回路１２１が出力する基準電
圧ＶR(約１．２４Ｖ)と抵抗１２４に生じる電圧とがそ
れぞれ入力され、また、トランジスタ１２３のゲート端
子には、増幅器１２２の出力端子が接続されており、ト
ランジスタ１２３から抵抗１２４に出力電流Ｉ2が供給
された場合、増幅器１２２の負帰還動作により、抵抗１
２４に発生する電圧が、基準電圧ＶRと等しくなるよう
に制御される。
【００１１】ここで、抵抗１２４の抵抗値をＲ2とする
と、出力電流をＩ2は、 Ｉ2 ＝ ＶR／Ｒ2 ……(２) となる。基準電圧ＶRが定電圧である場合、(２)式によ
れば、抵抗Ｒ2が一定であれば、出力電流Ｉ2は定電流と
なる。
と、出力電流をＩ2は、 Ｉ2 ＝ ＶR／Ｒ2 ……(２) となる。基準電圧ＶRが定電圧である場合、(２)式によ
れば、抵抗Ｒ2が一定であれば、出力電流Ｉ2は定電流と
なる。
【００１２】図４(ａ)の定電流回路１１０と図４(ｂ)の
定電流回路１２０とを比較した場合、図４(ａ)の定電流
回路１１０は、ノイズ発生源が存在せず、出力電流Ｉ1
は低ノイズになるという利点があるが、電源電圧ＶCCの
変動がそのまま出力電流Ｉ1に反映されてしまうという
不都合がある。
定電流回路１２０とを比較した場合、図４(ａ)の定電流
回路１１０は、ノイズ発生源が存在せず、出力電流Ｉ1
は低ノイズになるという利点があるが、電源電圧ＶCCの
変動がそのまま出力電流Ｉ1に反映されてしまうという
不都合がある。
【００１３】他方、図４(ｂ)の定電流回路１２０では、
トランジスタ１２３のドレイン端子の電圧が変動して
も、増幅器１２２の負帰還動作によって出力電流Ｉ2が
定電流化されるという利点があるが、バンドギャップ回
路１２１内の増幅器は、負帰還動作によって基準電圧Ｖ
Rを定電圧化しているため、その基準電圧ＶRにはノイズ
が含まれており、そのため、得られる出力電流Ｉ2にも
ノイズが多く含まれてしまう。
トランジスタ１２３のドレイン端子の電圧が変動して
も、増幅器１２２の負帰還動作によって出力電流Ｉ2が
定電流化されるという利点があるが、バンドギャップ回
路１２１内の増幅器は、負帰還動作によって基準電圧Ｖ
Rを定電圧化しているため、その基準電圧ＶRにはノイズ
が含まれており、そのため、得られる出力電流Ｉ2にも
ノイズが多く含まれてしまう。
【００１４】このノイズを低減するために、図４(ｃ)に
示す定電流回路１３０のように、バンドギャップ回路１
２１の出力部分にコンデンサ１３１を接続すると、基準
電圧ＶRからはノイズが除去され、出力電流Ｉ3も低ノイ
ズになるが、定電流回路１３０を立ち上げる際にコンデ
ンサ１３１を充電する時間が必要となるため、短時間で
ｏｎ／ｏｆｆを繰り返す回路には不向きである。
示す定電流回路１３０のように、バンドギャップ回路１
２１の出力部分にコンデンサ１３１を接続すると、基準
電圧ＶRからはノイズが除去され、出力電流Ｉ3も低ノイ
ズになるが、定電流回路１３０を立ち上げる際にコンデ
ンサ１３１を充電する時間が必要となるため、短時間で
ｏｎ／ｏｆｆを繰り返す回路には不向きである。
【００１５】以上の図４(ａ)〜(ｃ)に示した定電流回路
１１０、１２０、１３０の比較をまとめると、下記表の
ようになる。
１１０、１２０、１３０の比較をまとめると、下記表の
ようになる。
【００１６】
【表１】
【００１７】この表から分かるように、従来の定電流回
路１１０、１２０、１３０では、低ノイズ性、安定性、
立上り特性のうち、全ての特性を満足させるものはな
く、どれか一つが犠牲になっている。
路１１０、１２０、１３０では、低ノイズ性、安定性、
立上り特性のうち、全ての特性を満足させるものはな
く、どれか一つが犠牲になっている。
【００１８】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、低ノイズ性、安定性、立上り特性の全てを満足
させる定電流回路を提供することにある。
の不都合を解決するために創作されたものであり、その
目的は、低ノイズ性、安定性、立上り特性の全てを満足
させる定電流回路を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の発明は、基準電流に応じた第１及
び第２の電流を供給するカレントミラー型の電流源と、
上記電流源の基準電流を制御するための抵抗値が可変の
基準抵抗と、基準電圧を出力する基準電圧回路と、上記
第１の電流に応じた比較用電圧を生成する比較用抵抗
と、上記基準電圧と上記比較用電圧とを比較し、その比
較結果を出力する比較器と、上記比較器の比較結果に基
づき、上記比較用電圧が上記基準電圧に近づく方向に上
記基準抵抗の抵抗値を修正する抵抗値制御回路とを有
し、上記第２の電流を出力電流として供給する。
に、請求項１に記載の発明は、基準電流に応じた第１及
び第２の電流を供給するカレントミラー型の電流源と、
上記電流源の基準電流を制御するための抵抗値が可変の
基準抵抗と、基準電圧を出力する基準電圧回路と、上記
第１の電流に応じた比較用電圧を生成する比較用抵抗
と、上記基準電圧と上記比較用電圧とを比較し、その比
較結果を出力する比較器と、上記比較器の比較結果に基
づき、上記比較用電圧が上記基準電圧に近づく方向に上
記基準抵抗の抵抗値を修正する抵抗値制御回路とを有
し、上記第２の電流を出力電流として供給する。
【００２０】この場合、請求項２に記載の発明のよう
に、上記比較と修正とが複数回行なわれた後、上記基準
抵抗の抵抗値が決定されるように構成することができ
る。
に、上記比較と修正とが複数回行なわれた後、上記基準
抵抗の抵抗値が決定されるように構成することができ
る。
【００２１】その請求項２に記載の発明の場合は、請求
項３に記載の発明のように、上記抵抗値の決定が繰り返
し行われるように構成することができる。
項３に記載の発明のように、上記抵抗値の決定が繰り返
し行われるように構成することができる。
【００２２】その請求項３に記載の発明の場合は、請求
項４に記載の発明のように、上記抵抗値の決定が所定時
間毎に行われるように構成することができる。
項４に記載の発明のように、上記抵抗値の決定が所定時
間毎に行われるように構成することができる。
【００２３】上述した本発明の定電流回路では、カレン
トミラー回路が基準電流に応じた第１の電流を比較用抵
抗に供給することにより、比較用抵抗が比較用電圧を発
生させており、比較器が基準電圧と比較用電圧とを比較
し、その比較結果に基づいて抵抗値制御回路が基準抵抗
の抵抗値を修正しており、このような比較と修正とを複
数回行うことで、比較用電圧を基準電圧に略一致させる
ことができる。
トミラー回路が基準電流に応じた第１の電流を比較用抵
抗に供給することにより、比較用抵抗が比較用電圧を発
生させており、比較器が基準電圧と比較用電圧とを比較
し、その比較結果に基づいて抵抗値制御回路が基準抵抗
の抵抗値を修正しており、このような比較と修正とを複
数回行うことで、比較用電圧を基準電圧に略一致させる
ことができる。
【００２４】基準電圧と比較電圧とが略一致した場合、
基準抵抗に流れる基準電流の大きさは、基準電圧と比較
用抵抗によって定まる一定値となるため、基準抵抗の抵
抗値は、電源電圧に応じて異なる値となる。
基準抵抗に流れる基準電流の大きさは、基準電圧と比較
用抵抗によって定まる一定値となるため、基準抵抗の抵
抗値は、電源電圧に応じて異なる値となる。
【００２５】基準電流は、電源ラインから供給され、基
準電圧に含まれるノイズの影響を受けず、低ノイズにな
っている。
準電圧に含まれるノイズの影響を受けず、低ノイズにな
っている。
【００２６】電源ラインの電圧が変動した場合には、基
準電流も変動し、結果として出力電流（第２の電流）も
変動するが、短時間で見れば、電源ラインの電圧は安定
しているので、電源ラインの電源電圧変動が出力電流に
影響を与える前に、そのときの電源ラインの電圧に対応
した大きさの抵抗値に基準抵抗を決定し直せばよい。例
えば、５ミリ秒毎に決定するものとすると、１秒間には
２００回繰り返し決定し直すことになる。
準電流も変動し、結果として出力電流（第２の電流）も
変動するが、短時間で見れば、電源ラインの電圧は安定
しているので、電源ラインの電源電圧変動が出力電流に
影響を与える前に、そのときの電源ラインの電圧に対応
した大きさの抵抗値に基準抵抗を決定し直せばよい。例
えば、５ミリ秒毎に決定するものとすると、１秒間には
２００回繰り返し決定し直すことになる。
【００２７】
【発明の実施の形態】図１を参照し、符号１は本発明の
定電流回路の一例であり、抵抗値可変の基準抵抗２と、
カレントミラー回路３とを有している。カレントミラー
回路３は、３個のｐチャネルＭＯＳトランジスタ３１、
３２、３３を有しており、各トランジスタ３１〜３３の
ソース端子は電源ライン１５に接続され、ゲート端子同
士は互いに接続されている。
定電流回路の一例であり、抵抗値可変の基準抵抗２と、
カレントミラー回路３とを有している。カレントミラー
回路３は、３個のｐチャネルＭＯＳトランジスタ３１、
３２、３３を有しており、各トランジスタ３１〜３３の
ソース端子は電源ライン１５に接続され、ゲート端子同
士は互いに接続されている。
【００２８】カレントミラー回路３内の１個のトランジ
スタ３１はダイオード接続され、カソード側が基準抵抗
２の一端に接続されている。従って、電源ライン１５に
電源電圧ＶCCが印加されると、基準抵抗２には、ダイオ
ード接続されたトランジスタ３１を介して、電源ライン
１５から電流が供給される。
スタ３１はダイオード接続され、カソード側が基準抵抗
２の一端に接続されている。従って、電源ライン１５に
電源電圧ＶCCが印加されると、基準抵抗２には、ダイオ
ード接続されたトランジスタ３１を介して、電源ライン
１５から電流が供給される。
【００２９】その電流を基準電流ｉ0とすると、ダイオ
ード接続されたトランジスタ３１に基準電流ｉ0が流れ
ることにより、ゲート端子を共通にする他の２個のトラ
ンジスタ３２、３３には、基準電流ｉ0の大きさに応じ
た大きさの電流が流れる。
ード接続されたトランジスタ３１に基準電流ｉ0が流れ
ることにより、ゲート端子を共通にする他の２個のトラ
ンジスタ３２、３３には、基準電流ｉ0の大きさに応じ
た大きさの電流が流れる。
【００３０】２個のトランジスタ３２、３３のうち、一
方のトランジスタ３２に流れる電流を比較用電流ｉ2、
他方のトランジスタ３３に流れる電流を出力電流i1とす
ると、一方のトランジスタ３２のドレイン端子には、比
較用抵抗７の一端が接続されており、その比較用抵抗７
に比較電流ｉ2が流れ、比較電圧Ｖ1を発生させるように
構成されている。
方のトランジスタ３２に流れる電流を比較用電流ｉ2、
他方のトランジスタ３３に流れる電流を出力電流i1とす
ると、一方のトランジスタ３２のドレイン端子には、比
較用抵抗７の一端が接続されており、その比較用抵抗７
に比較電流ｉ2が流れ、比較電圧Ｖ1を発生させるように
構成されている。
【００３１】また、他方のトランジスタ３３のドレイン
端子には、ＰＬＬ回路やアクティブフィルター等の図示
しない内部回路が接続されており、出力電流ｉ1は、そ
れらの内部回路に供給されるように構成されている。
端子には、ＰＬＬ回路やアクティブフィルター等の図示
しない内部回路が接続されており、出力電流ｉ1は、そ
れらの内部回路に供給されるように構成されている。
【００３２】また、この定電流回路１は、基準電圧回路
(バンドギャップ回路)５と、比較器６と、抵抗値制御回
路８とを有しており、比較器６の反転入力端子には比較
用電圧Ｖ1が入力され、非反転入力端子には、基準電圧
回路５が出力する基準電圧ＶRが入力されている。比較
器６は、入力された比較用電圧Ｖ1と基準電圧ＶRの大き
さを比較し、その比較結果を抵抗値制御回路８に出力し
ている。
(バンドギャップ回路)５と、比較器６と、抵抗値制御回
路８とを有しており、比較器６の反転入力端子には比較
用電圧Ｖ1が入力され、非反転入力端子には、基準電圧
回路５が出力する基準電圧ＶRが入力されている。比較
器６は、入力された比較用電圧Ｖ1と基準電圧ＶRの大き
さを比較し、その比較結果を抵抗値制御回路８に出力し
ている。
【００３３】抵抗値制御回路８は、内部に８個のラッチ
８１〜８８を有しており、各ラッチ８１〜８８の状態に
よって基準抵抗２の抵抗値を変化させられるように構成
されている。
８１〜８８を有しており、各ラッチ８１〜８８の状態に
よって基準抵抗２の抵抗値を変化させられるように構成
されている。
【００３４】比較器６から入力された比較結果は、１回
の比較結果毎に、ＭＳＢ(most significant bit)のラッ
チ８１から、ＬＳＢ(least significant bit)のラッチ
８８に向けて、順次１ビットずつ取り込まれ、その結
果、基準抵抗２の抵抗値が修正されるように構成されて
いる。
の比較結果毎に、ＭＳＢ(most significant bit)のラッ
チ８１から、ＬＳＢ(least significant bit)のラッチ
８８に向けて、順次１ビットずつ取り込まれ、その結
果、基準抵抗２の抵抗値が修正されるように構成されて
いる。
【００３５】そのような修正方法の一例を説明する。こ
こでは基準抵抗２の抵抗値は、最大でＲ、修正を行う前
の初期値は∞（無限大）であるものとする。抵抗値制御
回路８は、比較器６がｎ回目の比較結果を出力する毎
に、カレントミラー回路３と接地電位との間に２n-1・
Ｒの抵抗値を並列に加えるか否かの制御を行う。即ち、
比較用電圧Ｖ1が基準電圧ＶRよりも小さいときには、２
n-1・Ｒの抵抗値がカレントミラー回路３と接地との間
に並列に接続され、比較用電圧Ｖ1が基準電圧ＶRよりも
大きいときには、何もなされない。この基準抵抗２の具
体的な構成を図２に示す。
こでは基準抵抗２の抵抗値は、最大でＲ、修正を行う前
の初期値は∞（無限大）であるものとする。抵抗値制御
回路８は、比較器６がｎ回目の比較結果を出力する毎
に、カレントミラー回路３と接地電位との間に２n-1・
Ｒの抵抗値を並列に加えるか否かの制御を行う。即ち、
比較用電圧Ｖ1が基準電圧ＶRよりも小さいときには、２
n-1・Ｒの抵抗値がカレントミラー回路３と接地との間
に並列に接続され、比較用電圧Ｖ1が基準電圧ＶRよりも
大きいときには、何もなされない。この基準抵抗２の具
体的な構成を図２に示す。
【００３６】このような基準抵抗２の抵抗値の修正によ
り、ダイオード接続されたトランジスタ３１に流れる基
準電流ｉ0の大きさが変化し、それにより、比較電流ｉ2
の大きさも修正され、比較用電圧Ｖ1の電圧値は基準電
圧ＶRの電圧値に近づいてゆく。
り、ダイオード接続されたトランジスタ３１に流れる基
準電流ｉ0の大きさが変化し、それにより、比較電流ｉ2
の大きさも修正され、比較用電圧Ｖ1の電圧値は基準電
圧ＶRの電圧値に近づいてゆく。
【００３７】所定回数の比較を行った後、Ｖ1＝ＶRとな
って比較と修正が終了したものとすると、その場合の基
準電流ｉ2の大きさは、比較用抵抗７の抵抗値をＲCとし
た場合、 ｉ2＝ＶR／ＲC ……(３) となっている。
って比較と修正が終了したものとすると、その場合の基
準電流ｉ2の大きさは、比較用抵抗７の抵抗値をＲCとし
た場合、 ｉ2＝ＶR／ＲC ……(３) となっている。
【００３８】基準電流ｉ2と出力電流ｉ1の大きさは、基
準電流ｉ0の大きさに比例するが、ここでは、基準電流
ｉ0、出力電流ｉ1、比較電流ｉ2は互いに等しいものと
する(ｉ0＝ｉ1＝ｉ2)と、出力電流ｉ1は、
準電流ｉ0の大きさに比例するが、ここでは、基準電流
ｉ0、出力電流ｉ1、比較電流ｉ2は互いに等しいものと
する(ｉ0＝ｉ1＝ｉ2)と、出力電流ｉ1は、
【００３９】ｉ1＝ｉ2＝ＶR／ＲC ……(４) となっており、定電流である。
【００４０】ところが、このときの基準電流ｉ0の大き
さは、基準抵抗２の抵抗値をＲ0、トランジスタ３１の
しきい電圧をＶtとすると、 ｉ0＝(ＶCC−Ｖt)／Ｒ0 ……(５) となっており、出力電流ｉ1は、実際には、基準電流ｉ0
を基準とし、同じ大きさの電流が流れているだけである
ため、基準抵抗２の抵抗値が決定された後は、出力電流
ｉ1は、基準電流ｉ0と同様に、基準電圧ＶRの影響を受
けないようになっている。
さは、基準抵抗２の抵抗値をＲ0、トランジスタ３１の
しきい電圧をＶtとすると、 ｉ0＝(ＶCC−Ｖt)／Ｒ0 ……(５) となっており、出力電流ｉ1は、実際には、基準電流ｉ0
を基準とし、同じ大きさの電流が流れているだけである
ため、基準抵抗２の抵抗値が決定された後は、出力電流
ｉ1は、基準電流ｉ0と同様に、基準電圧ＶRの影響を受
けないようになっている。
【００４１】従って、基準電圧回路５の基準電圧ＶRに
ノイズが含まれている場合でも、出力電流ｉ1にはノイ
ズが侵入することはなく、出力電流ｉ1のノイズレベル
は図２(ａ)の定電流回路１１０と同程度となっている。
ノイズが含まれている場合でも、出力電流ｉ1にはノイ
ズが侵入することはなく、出力電流ｉ1のノイズレベル
は図２(ａ)の定電流回路１１０と同程度となっている。
【００４２】他方、電源電圧ＶCCの安定度は低いため、
温度変化等によって変動があった場合には、基準電流ｉ
0はその影響を受け、その結果、出力電流ｉ1は変動して
しまう。
温度変化等によって変動があった場合には、基準電流ｉ
0はその影響を受け、その結果、出力電流ｉ1は変動して
しまう。
【００４３】しかし、電源電圧ＶCCは、短時間で見ると
安定しているため、この定電流回路１の抵抗制御装置８
には、図示しないタイマ回路が設けられており、基準抵
抗２の抵抗値を数ミリ秒毎に決定し直すように構成され
ている。
安定しているため、この定電流回路１の抵抗制御装置８
には、図示しないタイマ回路が設けられており、基準抵
抗２の抵抗値を数ミリ秒毎に決定し直すように構成され
ている。
【００４４】従って、電源電圧ＶCCが変化した場合であ
っても、その影響を受ける前に基準抵抗２の抵抗値が決
定し直され、上記(４)式によって出力電流ｉ1が修正さ
れるので、出力電流ｉ1には電源電圧ＶCCの変動は影響
しないようになる。従って、本発明の定電流回路１は、
出力安定度は図２(ｂ)、(ｃ)の定電流回路１２０、１３
０と同程度になる。
っても、その影響を受ける前に基準抵抗２の抵抗値が決
定し直され、上記(４)式によって出力電流ｉ1が修正さ
れるので、出力電流ｉ1には電源電圧ＶCCの変動は影響
しないようになる。従って、本発明の定電流回路１は、
出力安定度は図２(ｂ)、(ｃ)の定電流回路１２０、１３
０と同程度になる。
【００４５】また、本発明の定電流回路１は、図２(ｃ)
の定電流回路１３０のようなコンデンサ１３１を有して
いないので、その定電流回路１３０と比べて立上り時間
が早くなる(数マイクロ秒程度である)。
の定電流回路１３０のようなコンデンサ１３１を有して
いないので、その定電流回路１３０と比べて立上り時間
が早くなる(数マイクロ秒程度である)。
【００４６】なお、上記定電流回路１では、カレントミ
ラー回路３にｐチャネルＭＯＳトランジスタ３１〜３３
を用い、電流供給型に構成したが、ｎチャネルＭＯＳト
ランジスタを用い、電流吸込型に構成してもよい。
ラー回路３にｐチャネルＭＯＳトランジスタ３１〜３３
を用い、電流供給型に構成したが、ｎチャネルＭＯＳト
ランジスタを用い、電流吸込型に構成してもよい。
【００４７】更にまた、抵抗値制御回路８は上述のよう
なラッチ８１〜８８を有するものに限定されるものでは
なく、要するに、基準抵抗２の抵抗値を制御できるもの
であればよい。
なラッチ８１〜８８を有するものに限定されるものでは
なく、要するに、基準抵抗２の抵抗値を制御できるもの
であればよい。
【００４８】図３は本発明を定電圧回路に転用した場合
の一例である。この定電圧回路３は、基準電圧回路５、
比較器６、ＤＡコンバータ制御回路(制御回路)１２、Ｄ
Ａコンバータ(ディジタル・アナログコンバータ)１４及
び抵抗７1、７2から構成される。ここで、基準電圧回路
５及び比較器６は、図１の定電流回路１のものと全く同
じである。また、ＤＡコンバータ制御回路１２の構成及
び動作は図１の抵抗制御回路８と同じである。
の一例である。この定電圧回路３は、基準電圧回路５、
比較器６、ＤＡコンバータ制御回路(制御回路)１２、Ｄ
Ａコンバータ(ディジタル・アナログコンバータ)１４及
び抵抗７1、７2から構成される。ここで、基準電圧回路
５及び比較器６は、図１の定電流回路１のものと全く同
じである。また、ＤＡコンバータ制御回路１２の構成及
び動作は図１の抵抗制御回路８と同じである。
【００４９】ＤＡコンバータ制御回路１２の各ビットの
値が比較器６の複数回の比較結果により決定されると、
ＤＡコンバータ１４がＤＡコンバータ制御回路１２のデ
ィジタル出力をアナログ出力に変換することにより、基
準電圧ＶR及び抵抗７1、７2の抵抗値Ｒ1、Ｒ2に基づい
た出力電圧Ｖoutが得られる。尚、この出力電圧Ｖoutの
大きさは、 Ｖout＝ＶR×(Ｒ1＋Ｒ2)／Ｒ1 である。また、この出力電圧Ｖoutは、基準電圧ＶRと略
等しくなる。
値が比較器６の複数回の比較結果により決定されると、
ＤＡコンバータ１４がＤＡコンバータ制御回路１２のデ
ィジタル出力をアナログ出力に変換することにより、基
準電圧ＶR及び抵抗７1、７2の抵抗値Ｒ1、Ｒ2に基づい
た出力電圧Ｖoutが得られる。尚、この出力電圧Ｖoutの
大きさは、 Ｖout＝ＶR×(Ｒ1＋Ｒ2)／Ｒ1 である。また、この出力電圧Ｖoutは、基準電圧ＶRと略
等しくなる。
【００５０】
【発明の効果】本発明の定電流回路は、高精度(高安定
度)、低ノイズ性、立上り特性を満足している。
度)、低ノイズ性、立上り特性を満足している。
【図１】本発明の一例の定電流回路
【図２】基準抵抗の具体例
【図３】本発明を定電圧回路に応用した例
【図４】(ａ)〜(ｃ)：従来技術の定電流回路
１…定電流回路 ２…基準抵抗 ３…カレントミラー
回路 ５…基準電圧回路 ６…比較器 ７…比較用抵抗 ８…抵抗値制御回路
１２……制御回路 １４……ディジタル・アナロ
グコンバータ １５…電源ライン ｉ0…基準電流
ｉ1…出力電流 ｉ2…比較電流 ＶR…基準電
圧 Ｖout…出力電圧 Ｖ1…比較電圧 ＶCC…電
源電圧
回路 ５…基準電圧回路 ６…比較器 ７…比較用抵抗 ８…抵抗値制御回路
１２……制御回路 １４……ディジタル・アナロ
グコンバータ １５…電源ライン ｉ0…基準電流
ｉ1…出力電流 ｉ2…比較電流 ＶR…基準電
圧 Ｖout…出力電圧 Ｖ1…比較電圧 ＶCC…電
源電圧
Claims (4)
- 【請求項１】基準電流に応じた第１及び第２の電流を供
給するカレントミラー型の電流源と、 上記電流源の基準電流を制御するための抵抗値が可変の
基準抵抗と、 基準電圧を出力する基準電圧回路と、 上記第１の電流に応じた比較用電圧を生成する比較用抵
抗と、 上記基準電圧と上記比較用電圧とを比較し、その比較結
果を出力する比較器と、 上記比較器の比較結果に基づき、上記比較用電圧が上記
基準電圧に近づく方向に上記基準抵抗の抵抗値を修正す
る抵抗値制御回路と、 を有し、上記第２の電流を出力電流として供給する定電
流回路。 - 【請求項２】上記比較と修正とが複数回行なわれた後、
上記基準抵抗の抵抗値が決定されるように構成された請
求項１に記載の定電流回路。 - 【請求項３】上記抵抗値の決定が繰り返し行われるよう
に構成された請求項２に記載の定電流回路。 - 【請求項４】上記抵抗値の決定が所定時間毎に行なわれ
るように構成された請求項３に記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24342797A JP3775903B2 (ja) | 1997-08-25 | 1997-08-25 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24342797A JP3775903B2 (ja) | 1997-08-25 | 1997-08-25 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1165689A true JPH1165689A (ja) | 1999-03-09 |
| JP3775903B2 JP3775903B2 (ja) | 2006-05-17 |
Family
ID=17103720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24342797A Expired - Fee Related JP3775903B2 (ja) | 1997-08-25 | 1997-08-25 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775903B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015211540A (ja) * | 2014-04-25 | 2015-11-24 | ローム株式会社 | スイッチ回路、充電回路およびそれを利用した電子機器 |
-
1997
- 1997-08-25 JP JP24342797A patent/JP3775903B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015211540A (ja) * | 2014-04-25 | 2015-11-24 | ローム株式会社 | スイッチ回路、充電回路およびそれを利用した電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3775903B2 (ja) | 2006-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741811B2 (en) | Capacitor charging control circuit | |
| CN110429915B (zh) | Rc振荡电路 | |
| US7622993B2 (en) | Current mirror circuit | |
| US20160161971A1 (en) | Small-circuit-scale reference voltage generating circuit | |
| US8436687B2 (en) | Oscillating apparatus | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| EP0321226A1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US6680656B2 (en) | Function generator with adjustable oscillating frequency | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| CN112290889A (zh) | 一种片内rc振荡器、芯片及通信终端 | |
| US7129684B2 (en) | Variable start-up circuit for switching regulators | |
| CN111404484B (zh) | Rc振荡器及电设备 | |
| JP2917877B2 (ja) | 基準電流発生回路 | |
| KR100825769B1 (ko) | 온-칩 기준전류 발생회로 및 기준전압 발생회로 | |
| US20110133967A1 (en) | High Speed Latch Comparators | |
| US6894467B2 (en) | Linear voltage regulator | |
| WO2021261072A1 (ja) | 電流源回路および電子装置 | |
| KR20050027155A (ko) | 트랜스컨덕턴스 조정 회로 | |
| US8860392B2 (en) | Semiconductor device including voltage generating circuit | |
| US5945883A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| CN210490799U (zh) | 一种SoC内置振荡电路 | |
| JP3775903B2 (ja) | 定電流回路 | |
| CN115065226A (zh) | 用于dc-dc转换器的软启动电路 | |
| US20040155714A1 (en) | Oscillation circuit | |
| JP2002023870A (ja) | 基準電圧回路および該基準電圧回路を用いたボルテージ・レギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |