JPH1155046A - High frequency amplifier - Google Patents

High frequency amplifier

Info

Publication number
JPH1155046A
JPH1155046A JP20672497A JP20672497A JPH1155046A JP H1155046 A JPH1155046 A JP H1155046A JP 20672497 A JP20672497 A JP 20672497A JP 20672497 A JP20672497 A JP 20672497A JP H1155046 A JPH1155046 A JP H1155046A
Authority
JP
Japan
Prior art keywords
matching
transistor
bias
transistors
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20672497A
Other languages
Japanese (ja)
Inventor
Toshiyuki Umeda
俊之 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20672497A priority Critical patent/JPH1155046A/en
Publication of JPH1155046A publication Critical patent/JPH1155046A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplifier whose occupancy area for an input/output matching circuit and a bias circuit is reduced, resulting in the reduction of a chip size, and which facilitates adjustment of matching conditions. SOLUTION: Sources of transistors M3-M6 for matching and bias supply are connected to the gates and drains of transistors M1 and M2 for amplification, and the drains of the transistors M2-M6 are connected to a power supply terminal B1. Further, by applying a fixed gate bias from resistors R5-R8 and R13-R16 to the transistors M3-M6, a reflection coefficient, seeing the source sides of the transistors M3-M6 for matching and bias supply from the gate and drain sides of the transistors M1 and M2 for amplification, is made inductive.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はミリ波帯などの高周
波領域で使用される増幅器に係り、特にMMIC化に適
した高周波増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier used in a high frequency region such as a millimeter wave band, and more particularly to a high frequency amplifier suitable for MMIC.

【0002】[0002]

【従来の技術】ミリ波帯などの高周波信号を増幅する高
周波増幅器の設計においては、FET(電界効果トラン
ジスタ)などの増幅素子の特性を最大限に利用するた
め、増幅素子の信号入力端および信号出力端(例えば、
ソース接地されたFETの場合、ゲートおよびドレイ
ン)に、素子の入出力インピーダンスを最大利得特性と
なるインピーダンスあるいは最小ノイズ特性となるイン
ピーダンスに変換するための整合回路を付加することが
必要である。このような入出力整合回路は、通常、信号
線から分岐させた適当な長さを持つスタブを用いて構成
される。
2. Description of the Related Art In designing a high-frequency amplifier for amplifying a high-frequency signal in a millimeter-wave band or the like, a signal input terminal of the amplifying element and a signal are used in order to maximize the characteristics of an amplifying element such as an FET (field effect transistor). Output end (for example,
In the case of a FET having a source grounded, it is necessary to add a matching circuit for converting the input / output impedance of the element into an impedance having a maximum gain characteristic or an impedance having a minimum noise characteristic. Such an input / output matching circuit is generally configured using a stub having an appropriate length branched from a signal line.

【0003】一方、この入出力整合回路とは別に増幅素
子を最適なバイアス条件に保つためのバイアス回路が必
要である。一般に高周波増幅器では、このバイアス回路
は高周波の信号成分を遮断し、直流のみを通過させる誘
導性の伝送線路を用いて構成される。
On the other hand, apart from this input / output matching circuit, a bias circuit for keeping the amplifier element under the optimum bias condition is required. Generally, in a high-frequency amplifier, this bias circuit is configured using an inductive transmission line that blocks a high-frequency signal component and allows only a direct current to pass.

【0004】このような高周波増幅器を半導体基板上に
能動素子や分布定数線路を配置して構成されるMMIC
(モノリシックマイクロ波集積回路)で実現することを
考えた場合、基板上のスタブや伝送線路などの配線は、
λ/4(λは使用中心波長)の長さの分布定数線路を基
本に設計される。例えば、ミリ波帯の回路では入出力整
合回路やバイアス回路を構成するために、1mm程度の
長さのスタブや伝送線路を増幅素子の信号入出力端に接
続することが必要となる。このため、入出力整合回路や
バイアス回路が増幅素子に比較して非常に大きな面積を
占めることになり、集積回路のチップサイズの増大によ
る製造コストの上昇、歩留まりの低下といった問題が起
こる。
An MMIC comprising such a high-frequency amplifier in which active elements and distributed constant lines are arranged on a semiconductor substrate.
(A monolithic microwave integrated circuit), wiring such as stubs and transmission lines on the board
It is designed based on a distributed constant line having a length of λ / 4 (where λ is the center wavelength used). For example, in a millimeter-wave band circuit, a stub or a transmission line having a length of about 1 mm needs to be connected to a signal input / output terminal of an amplification element in order to form an input / output matching circuit and a bias circuit. For this reason, the input / output matching circuit and the bias circuit occupy an extremely large area as compared with the amplifying element, and there arise problems such as an increase in manufacturing cost and a decrease in yield due to an increase in the chip size of the integrated circuit.

【0005】図10に、従来の高周波増幅器の回路図を
示す。この高周波増幅器は2つの増幅用トランジスタM
101,M102を段間接続用キャパシタC101を介
して入力端子INと出力端子OUT間に接続した2段増
幅器であり、入出力整合回路は伝送線路ML1,ML
2,ML5,ML6,ML7,ML10,ML11とス
タブST1,ST2,ST3,ST4,ST5,ST
6,ST7,ST8によって構成され、バイアス回路は
伝送線路ML3,ML4,ML8,ML9と、ラジアル
スタブRST1,RST2,RST3,RST4と、抵
抗R101,R102,R103,R104およびキャ
パシタC101,C102,C103,C104によっ
て構成される。
FIG. 10 shows a circuit diagram of a conventional high-frequency amplifier. This high-frequency amplifier has two amplifying transistors M
101 and M102 are two-stage amplifiers connected between an input terminal IN and an output terminal OUT via an interstage connection capacitor C101, and the input / output matching circuit is a transmission line ML1, ML.
2, ML5, ML6, ML7, ML10, ML11 and stubs ST1, ST2, ST3, ST4, ST5, ST
6, ST7, ST8, and the bias circuit includes transmission lines ML3, ML4, ML8, ML9, radial stubs RST1, RST2, RST3, RST4, resistors R101, R102, R103, R104, and capacitors C101, C102, C103, It is constituted by C104.

【0006】図11に、図10の高周波増幅器のICチ
ップレイアウト例を示す。同図から分かるように、スタ
ブST1,ST2,ST3,ST4,ST5,ST6,
ST7,ST8や伝送線路ML1,ML2,ML5,M
L6,ML7,ML10,ML11で構成される入出力
整合回路およびバイアス回路が増幅用トランジスタM1
01,M102に比較して非常に大きな面積を占めてお
り、チップサイズが増大している。
FIG. 11 shows an example of an IC chip layout of the high-frequency amplifier of FIG. As can be seen from the figure, the stubs ST1, ST2, ST3, ST4, ST5, ST6,
ST7, ST8 and transmission lines ML1, ML2, ML5, M
An input / output matching circuit and a bias circuit composed of L6, ML7, ML10, and ML11 are connected to the amplifying transistor M1.
01 and M102, and occupies a much larger area, and the chip size is increasing.

【0007】また、入出力整合回路に用いられるスタブ
ST1,ST2,ST3,ST4,ST5,ST6,S
T7,ST8は、集積回路の完成後には簡単に調整でき
ず、手作業による微調整によって所望の周波数での最小
ノイズ条件、あるいは最大利得条件にトリミングを行う
必要があり、このことも製造コストの上昇および量産性
低下の一因となっている。
Further, stubs ST1, ST2, ST3, ST4, ST5, ST6, S
T7 and ST8 cannot be easily adjusted after the completion of the integrated circuit, and need to be trimmed by manual fine adjustment to a minimum noise condition or a maximum gain condition at a desired frequency, which also reduces the manufacturing cost. It contributes to the rise and the decline in mass productivity.

【0008】[0008]

【発明が解決しようとする課題】上述したように、従来
のミリ波帯などの高周波増幅器では、増幅素子の入出力
側に付加されるスタブで構成される整合回路や、伝送線
路で構成されるバイアス回路の占める面積が増幅素子の
それに比較して大きく、集積回路化した場合にチップサ
イズの増大による製造コストの上昇、歩留まりの低下と
いう問題があり、さらに集積回路完成後の調整が容易で
ないことも、製造コストを押し上げ、かつ量産性を低下
させる要因となっていた。
As described above, in the conventional high-frequency amplifier for a millimeter wave band or the like, a matching circuit composed of a stub added to the input / output side of an amplification element and a transmission line. The area occupied by the bias circuit is larger than that of the amplifying element, and when integrated circuits are used, there are problems such as an increase in manufacturing cost and a decrease in yield due to an increase in chip size, and furthermore, it is not easy to adjust after completing the integrated circuit. However, this has also increased manufacturing costs and reduced mass productivity.

【0009】本発明は、上記した従来の問題点を解消す
べくなされたもので、入出力整合回路やバイアス回路の
占有面積を小さくしてチップサイズを減少させ、かつ整
合条件の調整を容易とした高周波増幅器を提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. The present invention has been made to reduce the chip size by reducing the area occupied by the input / output matching circuit and the bias circuit, and to facilitate the adjustment of the matching conditions. It is an object of the present invention to provide an improved high-frequency amplifier.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る高周波増幅器は増幅素子の信号入力端
および信号出力端の少なくとも一方に、該信号入力端ま
たは信号出力端から見た反射係数が誘導性となるように
配置された能動素子を接続し、この能動素子を介して増
幅素子にバイアスを供給する構成としたことを特徴とす
る。
In order to solve the above-mentioned problems, a high-frequency amplifier according to the present invention has at least one of a signal input terminal and a signal output terminal of an amplifying element viewed from the signal input terminal or the signal output terminal. An active element arranged such that the reflection coefficient is inductive is connected, and a bias is supplied to the amplifying element via the active element.

【0011】より具体的には、増幅用トランジスタのゲ
ートまたはベースおよびドレインまたはコレクタの少な
くとも一方に、整合兼バイアス供給用トランジスタのソ
ースまたはエミッタを接続し、該整合兼バイアス供給用
トランジスタのドレインまたはコレクタを電源端に接続
したことを特徴とする。この整合兼バイアス供給用トラ
ンジスタは、ゲートまたはベースの電位がほぼ一定に保
たれるようにすることが望ましい。
More specifically, a source or an emitter of a matching / bias supplying transistor is connected to at least one of a gate or a base and a drain or a collector of the amplifying transistor, and a drain or a collector of the matching / bias supplying transistor is connected. Is connected to a power supply terminal. It is desirable that the gate or base potential of this matching and bias supply transistor be kept substantially constant.

【0012】このように構成される本発明の高周波増幅
器では、整合兼バイアス供給用トランジスタのソースま
たはエミッタ側から見た出力インピーダンス特性を利用
して入出力整合のためのインピーダンス変換を行うと同
時に、増幅用トランジスタに安定したバイアスを供給す
る。
In the high-frequency amplifier of the present invention configured as described above, impedance conversion for input / output matching is performed while utilizing the output impedance characteristic of the matching and bias supply transistor as viewed from the source or emitter side. A stable bias is supplied to the amplification transistor.

【0013】増幅用トランジスタの入出力インピーダン
スは、周波数によって抵抗成分およびリアクタンス成分
が変わる。例えば、この増幅用トランジスタの入力イン
ピーダンスについてみると、増幅用トランジスタがゲー
トまたはベースを信号入力端とし、ソースまたはエミッ
タが接地されている方式の場合、低周波領域でインピー
ダンスが高く、高周波領域でインピーダンスが低い容量
性を示す。入出力インピーダンスは、増幅用トランジス
タのゲートまたはベースのバイアス電圧によって大きく
変化する。
The input / output impedance of the amplifying transistor varies in resistance component and reactance component depending on the frequency. For example, regarding the input impedance of this amplifying transistor, when the amplifying transistor has a gate or base as a signal input terminal and a source or an emitter is grounded, the impedance is high in a low-frequency region and is high in a high-frequency region. Indicates low capacitance. The input / output impedance greatly changes depending on the gate or base bias voltage of the amplifying transistor.

【0014】一方、整合兼バイアス供給用トランジスタ
はドレインまたはコレクタが接地されているため、ソー
ス側またはエミッタ側から見た出力インピーダンスにつ
いて見ると、低周波領域でインピーダンスが低く、高周
波領域でインピーダンスが高い誘導性を示すことが可能
である。これは周波数の上昇に伴う電流利得の減少によ
る効果である。
On the other hand, since the drain of the matching and bias supply transistor is grounded, the output impedance viewed from the source side or the emitter side is low in a low frequency region and high in a high frequency region. It is possible to show inducibility. This is an effect due to a decrease in current gain with an increase in frequency.

【0015】従って、増幅用トランジスタの信号入力端
であるゲートまたはベースに、ドレイン接地またはコレ
クタ接地の整合兼バイアス供給用トランジスタのソース
またはエミッタを接続して、増幅用トランジスタのゲー
トまたはベースから整合兼バイアス供給用トランジスタ
のソースまたはエミッタ側を見た反射係数が誘導性を示
すように構成することにより、集積回路のチップサイズ
増大の大きな要因となるλ/4の長さの伝送線路および
スタブやバイアス供給用誘導性線路を用いることなく、
増幅トランジスタの入力インピーダンスを系の特性イン
ピーダンスである例えば50Ωに整合させることが可能
となる。
Therefore, the source or the emitter of the transistor for supplying the matching and bias of the common drain or the collector is connected to the gate or the base which is the signal input terminal of the amplifying transistor, and the matching or the bias is supplied from the gate or the base of the amplifying transistor. By configuring the bias supply transistor so that the reflection coefficient when viewed from the source or emitter side shows inductive properties, a transmission line having a length of λ / 4, a stub, and a bias, which is a major factor in increasing the chip size of an integrated circuit. Without using inductive feed lines,
It becomes possible to match the input impedance of the amplification transistor to the characteristic impedance of the system, for example, 50Ω.

【0016】同様に、増幅用トランジスタの信号出力端
であるドレインまたはコレクタに、整合兼バイアス供給
用トランジスタのソースまたはエミッタを接続して、増
幅用トランジスタのドレインまたはコレクタから整合兼
バイアス供給用トランジスタのソースまたはエミッタ側
を見た反射係数が誘導性を示すように構成することによ
って、λ/4の長さの伝送線路およびスタブやバイアス
供給用誘導性線路を用いることなく、増幅トランジスタ
の出力インピーダンスを系の特性インピーダンスに整合
させることが可能となる。
Similarly, the source or the emitter of the matching / bias supply transistor is connected to the drain or collector, which is the signal output terminal of the amplification transistor, so that the matching / bias supply transistor is connected from the drain or collector of the amplification transistor. The output impedance of the amplifying transistor can be reduced without using a transmission line having a length of λ / 4 and a stub or an inductive line for bias supply by using a configuration in which the reflection coefficient as viewed from the source or emitter side shows inductive. It is possible to match the characteristic impedance of the system.

【0017】従って、本発明によると、高周波増幅器を
集積回路化する場合、増幅トランジスタ以外の入出力整
合回路やバイアス回路の占有面積を減少させて、チップ
サイズを効果的に縮小することができ、製造コストの低
減と歩留まりの向上が達成される。
Therefore, according to the present invention, when the high-frequency amplifier is integrated, the area occupied by the input / output matching circuit and the bias circuit other than the amplification transistor can be reduced, and the chip size can be effectively reduced. Reduction in manufacturing cost and improvement in yield are achieved.

【0018】しかも、本発明の高周波増幅器において
は、整合兼バイアス供給用トランジスタのゲートまたは
ベースと電源端との間に素子を接続した場合、その素子
のインピーダンスが高周波領域に見えてくるため、この
素子を例えば可変抵抗器としてそのインピーダンスを変
化させることによって、整合兼バイアス供給用トランジ
スタの入力インピーダンスを調整することも可能とな
る。このようにすると、従来のスタブを用いた方式にお
いて調整を行う場合に必要であった導体パターンのトリ
ミングが不要となることから、最適化のための調整を容
易に行うことが可能となり、調整に要する時間も大幅に
短縮され、製造コストの低減および量産性の向上が図ら
れる。
In the high-frequency amplifier of the present invention, when an element is connected between the power supply terminal and the gate or base of the matching and bias supply transistor, the impedance of the element appears in a high-frequency region. By changing the impedance of the element as, for example, a variable resistor, the input impedance of the matching and bias supply transistor can be adjusted. This eliminates the need for trimming of the conductor pattern, which was necessary when performing adjustment in the conventional method using a stub, so that adjustment for optimization can be easily performed. The time required is greatly reduced, and the manufacturing cost is reduced and the mass productivity is improved.

【0019】また、増幅用トランジスタのゲートまたは
ベースにトランジスタで構成される定電流源を接続し、
この定電流源トランジスタのドレイン・ゲート間容量ま
たはコレクタ・ベース間容量をドレインまたはコレクタ
とゲートまたはベース間に印加するバイアス電圧の調整
で変化させることにより、増幅用トランジスタの入出力
インピーダンスをさらに広範囲に調整することが可能と
なり、入出力整合のための調整がより容易となる。
A constant current source composed of a transistor is connected to the gate or base of the amplifying transistor,
By changing the drain-gate capacitance or the collector-base capacitance of this constant current source transistor by adjusting the bias voltage applied between the drain or collector and the gate or base, the input / output impedance of the amplifying transistor can be further widened. Adjustment becomes possible, and adjustment for input / output matching becomes easier.

【0020】さらに、整合兼バイアス供給用トランジス
タのゲートまたはベースにダーリントン接続のトランジ
スタを設けることにより、整合兼バイアス供給用トラン
ジスタの周波数特性を向上させ、入出力整合条件をさら
に広範囲に変化させることもできる。
Further, by providing a Darlington connection transistor at the gate or base of the matching and bias supply transistor, the frequency characteristics of the matching and bias supply transistor can be improved, and the input / output matching conditions can be changed over a wider range. it can.

【0021】[0021]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 (第1の実施形態)図1に、本発明の第1の実施形態に
係る高周波増幅器の回路図を示す。この高周波増幅器は
FET(以下、単にトランジスタという)を用いた2段
増幅器であり、2つのソース接地された増幅用トランジ
スタM1,M2を主体として構成されている。すなわ
ち、入力端子INに第1の増幅用トランジスタM1の信
号入力端であるゲートが接続されている。第1の増幅用
トランジスタM1のソースは接地され、信号出力端であ
るドレインは段間接続用キャパシタC1を介して第2の
増幅用トランジスタM2の信号入力端であるゲートに接
続されている。第2の増幅用トランジスタM2のソース
は接地され、信号出力端であるドレインは出力端子OU
Tに接続されている。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 shows a circuit diagram of a high-frequency amplifier according to a first embodiment of the present invention. This high-frequency amplifier is a two-stage amplifier using an FET (hereinafter simply referred to as a transistor), and is mainly composed of two amplifying transistors M1 and M2 whose sources are grounded. That is, the gate that is the signal input terminal of the first amplifying transistor M1 is connected to the input terminal IN. The source of the first amplifying transistor M1 is grounded, and the drain, which is the signal output terminal, is connected to the gate, which is the signal input terminal of the second amplifying transistor M2, via the interstage connection capacitor C1. The source of the second amplifying transistor M2 is grounded, and the drain as the signal output terminal is connected to the output terminal OU.
Connected to T.

【0022】本実施形態では、整合兼バイアス供給用ト
ランジスタM3,M4,M5,M6によって、増幅用ト
ランジスタM1,M2の入出力整合とバイアス供給が行
われる。抵抗R1,R2,R3,R4はトランジスタM
3,M4,M5,M6の電流ドレイン用である。抵抗R
5とR13,R6とR14,R7とR15,R8とR1
6はそれぞれトランジスタM3,M4,M5,M6のゲ
ートバイアス電位発生用分圧抵抗であり、これらの分圧
抵抗によってトランジスタM1,M2のゲート電位は一
定に保たれ、従ってゲート・ソース間電圧Vgsも一定に
保たれる。
In this embodiment, input / output matching and bias supply of the amplification transistors M1 and M2 are performed by the matching and bias supply transistors M3, M4, M5 and M6. The resistors R1, R2, R3 and R4 are transistors M
3, M4, M5, and M6. Resistance R
5 and R13, R6 and R14, R7 and R15, R8 and R1
Reference numeral 6 denotes voltage dividing resistors for generating gate bias potentials of the transistors M3, M4, M5, and M6. The gate potentials of the transistors M1 and M2 are kept constant by these voltage dividing resistors. Be kept constant.

【0023】すなわち、トランジスタM3のソースは第
1の増幅用トランジスタM1のゲートに接続されると共
に抵抗R1を介して接地され、ドレインは電源端B1に
接続され、ゲートは電源端B1と接地間に接続された分
圧抵抗R5,R13の接続点に接続される。また、トラ
ンジスタM4のソースは第1の増幅用トランジスタM1
のドレインに接続されると共に抵抗R2を介して接地さ
れ、ドレインは電源端B1に接続され、ゲートは電源端
B1と接地間に接続された分圧抵抗R6,R14の接続
点に接続される。
That is, the source of the transistor M3 is connected to the gate of the first amplifying transistor M1 and grounded via the resistor R1, the drain is connected to the power supply terminal B1, and the gate is connected between the power supply terminal B1 and ground. It is connected to the connection point of the connected voltage dividing resistors R5 and R13. The source of the transistor M4 is the first amplifying transistor M1.
And the ground is connected via a resistor R2, the drain is connected to a power supply terminal B1, and the gate is connected to a connection point between voltage dividing resistors R6 and R14 connected between the power supply terminal B1 and the ground.

【0024】同様に、トランジスタM5のソースは第2
の増幅用トランジスタM2のゲートに接続されると共に
抵抗R3を介して接地され、ドレインは電源端B1に接
続され、ゲートは電源端B1と接地間に接続された分圧
抵抗R7,R15の接続点に接続される。また、トラン
ジスタM5のソースは第2の増幅用トランジスタM2の
ドレインに接続されると共に抵抗R4を介して接地さ
れ、ドレインは電源端B1に接続され、ゲートは電源端
B1と接地間に接続された分圧抵抗R8,R16の接続
点に接続される。
Similarly, the source of the transistor M5 is the second
, And grounded via a resistor R3, a drain is connected to a power supply terminal B1, and a gate is a connection point between voltage dividing resistors R7 and R15 connected between the power supply terminal B1 and the ground. Connected to. The source of the transistor M5 is connected to the drain of the second amplifying transistor M2 and grounded via the resistor R4, the drain is connected to the power supply terminal B1, and the gate is connected between the power supply terminal B1 and ground. It is connected to the connection point of the voltage dividing resistors R8 and R16.

【0025】次に、本実施形態の高周波増幅器の動作を
説明する。入力端子INから入力された高周波信号は、
まず第1の増幅用トランジスタM1で増幅された後、段
間接続用キャパシタC1を介して第2の増幅用トランジ
スタM2に供給され、この第2の増幅用トランジスタM
2で増幅された高周波信号が出力端子OUTより例えば
集積回路外部へ出力される。
Next, the operation of the high-frequency amplifier of this embodiment will be described. The high-frequency signal input from the input terminal IN is
First, after being amplified by the first amplifying transistor M1, it is supplied to the second amplifying transistor M2 via the interstage connecting capacitor C1, and the second amplifying transistor M2
The high frequency signal amplified in 2 is output from the output terminal OUT to, for example, the outside of the integrated circuit.

【0026】このときの増幅用トランジスタM1,M2
のトランジスタ単体での入力反射係数(トランジスタM
1,M2をゲート側から見た反射係数)は、トランジス
タM1,M2のゲート・ソース間電圧Vgsによって大き
く変わるが、一般的に使用する動作領域では容量性とな
る。
At this time, the amplification transistors M1 and M2
Input reflection coefficient (transistor M
The reflection coefficient of M1 and M2 viewed from the gate side greatly changes depending on the gate-source voltage Vgs of the transistors M1 and M2, but is generally capacitive in an operation region used.

【0027】この増幅用トランジスタM1,M2の入力
反射係数を図2のスミスチャートに示す。図2では、増
幅用トランジスタM1,M2のゲート・ソース間電圧V
gsをVgs=Vgs1 ,Vgs2 ,Vgs3 (Vgs1 >Vgs2 >
Vgs3 )と変えたときの入力反射係数を示している。い
ずれの入力反射係数も容量性であるが、ゲート・ソース
間電圧Vgsが高いほど、インピーダンスが低くなってい
ることが分かる。
The input reflection coefficients of the amplification transistors M1 and M2 are shown in the Smith chart of FIG. In FIG. 2, the gate-source voltage V of the amplification transistors M1 and M2 is
gs as Vgs = Vgs1, Vgs2, Vgs3 (Vgs1>Vgs2>
Vgs3) when the input reflection coefficient is changed. Each input reflection coefficient is capacitive, but it can be seen that the higher the gate-source voltage Vgs, the lower the impedance.

【0028】一方、整合兼バイアス供給用トランジスタ
M3,M4,M5,M6の出力反射係数(トランジスタ
M3,M4,M5,M6をソース側から見た反射係数)
を図3のスミスチャートに示す。図3では、増幅用トラ
ンジスタM1,M2のゲート・ソース間電圧をVgs=V
gs2とした場合について、抵抗R5〜R8,R13〜R
16の合成抵抗値RbをRb=Rb1,Rb2,Rb3(Rb1
<Rb2<Rb3)と変えたときの出力反射係数を示してい
る。
On the other hand, the output reflection coefficients of the matching and bias supply transistors M3, M4, M5 and M6 (the reflection coefficients of the transistors M3, M4, M5 and M6 as viewed from the source side).
Is shown in the Smith chart of FIG. In FIG. 3, the gate-source voltage of the amplification transistors M1 and M2 is Vgs = V
gs2, resistances R5 to R8, R13 to R
Rb = Rb1, Rb2, Rb3 (Rb1
<Rb2 <Rb3) shows the output reflection coefficient.

【0029】図3に示されるように、整合兼バイアス供
給用トランジスタM3,M4,M5,M6の出力反射係
数は、それぞれのバイアス条件によって異なるが、いず
れも誘導性を示している。これは出力インピーダンスZ
out が近似的に、 Zout =Zb/(1+β) (1) に表されることから分かる。ここで、Zbは整合兼バイ
アス供給用トランジスタM3,M4,M5,M6をゲー
ト側から見たインピーダンス、βはトランジスタM3,
M4,M5,M6の電流利得である。
As shown in FIG. 3, the output reflection coefficients of the matching and bias supply transistors M3, M4, M5 and M6 vary depending on the respective bias conditions, but all show inductive properties. This is the output impedance Z
out is approximately expressed as Zout = Zb / (1 + β) (1) Here, Zb is the impedance of the matching and bias supply transistors M3, M4, M5, M6 as viewed from the gate side, and β is the transistor M3,
These are the current gains of M4, M5, and M6.

【0030】電流利得βは、次式に示される周波数依存
性を持つ。 β=βo/(1+jωτ) (2) ここで、βoはDCでの電流利得、ωは角周波数、τは
トランジスタM3,M4,M5,M6の電荷蓄積時間で
ある。
The current gain β has a frequency dependency represented by the following equation. β = βo / (1 + jωτ) (2) where βo is the current gain at DC, ω is the angular frequency, and τ is the charge accumulation time of the transistors M3, M4, M5, and M6.

【0031】式(1)(2)より、整合兼バイアス供給
用トランジスタM3,M4,M5,M6は、低周波で低
い出力インピーダンス、高周波でZbという出力インピ
ーダンスを持つことが分かる。これはインダクタと同様
な振る舞いとなる。
From equations (1) and (2), it can be seen that the matching and bias supply transistors M3, M4, M5 and M6 have a low output impedance at low frequencies and an output impedance of Zb at high frequencies. This behaves like an inductor.

【0032】次に、図1の高周波増幅器を入力端子IN
から見たときの入力反射係数を図4に示す。ここでは、
増幅用トランジスタM1,M2のゲート・ソース間電圧
VgsをVgs2 一定とし、整合兼バイアス供給用トランジ
スタM3のバイアス条件を決める抵抗R5,R13の合
成抵抗値をRb=Rb1,Rb2,Rb3(Rb1<Rb2<Rb
3)と変えて、トランジスタM3のゲート入力インピー
ダンスを変化させたときの入力反射係数を示している。
Next, the high-frequency amplifier of FIG.
FIG. 4 shows the input reflection coefficient as viewed from the side. here,
The gate-source voltage Vgs of the amplification transistors M1 and M2 is fixed at Vgs2, and the combined resistance values of the resistors R5 and R13 that determine the bias condition of the matching and bias supply transistor M3 are Rb = Rb1, Rb2, Rb3 (Rb1 <Rb2 <Rb
The input reflection coefficient when the gate input impedance of the transistor M3 is changed instead of 3) is shown.

【0033】図4に示されるように、この入力反射係数
は図2に示した増幅用トランジスタM1単体の誘導性の
入力反射係数と、図3に示した整合兼バイアス供給用ト
ランジスタM3の容量性の出力反射係数とが合成された
特性となり、この例によれば抵抗値RbをRb1,Rb2の
中間程度の適当な値に選ぶと、所望の周波数でインピー
ダンス整合がとられることになる。
As shown in FIG. 4, the input reflection coefficient is determined by the inductive input reflection coefficient of the amplifying transistor M1 shown in FIG. 2 and the capacitive reflection of the matching and bias supply transistor M3 shown in FIG. In this example, if the resistance value Rb is selected to be an appropriate value between Rb1 and Rb2, impedance matching can be achieved at a desired frequency.

【0034】一方、抵抗値Rbを変化させて入力整合条
件を変化させたときの増幅用トランジスタM1の利得周
波数特性は図5に示されるようになり、入力整合条件に
よらず20dB以上の一定の利得が得られている。
On the other hand, the gain frequency characteristic of the amplifying transistor M1 when the input matching condition is changed by changing the resistance value Rb is as shown in FIG. 5, and is constant at 20 dB or more regardless of the input matching condition. Gain has been obtained.

【0035】図6に、図1の高周波増幅器をMMIC
(モノリシックマイクロ波集積回路)で構成した場合の
ICチップレイアウトの一例を示す。図6において、図
1と相対応する要素には同一符号を付してある。整合兼
バイアス供給用トランジスタM3,M4,M5,M6
は、増幅用トランジスタM1,M2の信号入出力端(ゲ
ートおよびドレイン)からλ/4以下の距離の領域に配
置されている。
FIG. 6 shows the high-frequency amplifier of FIG.
1 shows an example of an IC chip layout in the case of a monolithic microwave integrated circuit. 6, the elements corresponding to those in FIG. 1 are denoted by the same reference numerals. Matching and bias supply transistors M3, M4, M5, M6
Are arranged in a region at a distance of λ / 4 or less from signal input / output terminals (gate and drain) of the amplification transistors M1 and M2.

【0036】このように本実施形態の高周波増幅器は、
整合兼バイアス供給用トランジスタM3,M4,M5,
M6によって増幅用トランジスタM1,M2の入出力整
合およびバイアス供給を行うため、入出力整合やバイア
ス供給のためにλ/4の長さのスタブや伝送線路が不要
となり、回路を非常に小さく構成することができる。図
6の場合、IC上の入力端子IN、出力端子OUT、電
源B1およびグラウンドGND等のパッドによって制限
される大きさまでチップサイズを縮小することができ
る。
As described above, the high-frequency amplifier of this embodiment is
Matching and bias supply transistors M3, M4, M5
Since the input / output matching and bias supply of the amplification transistors M1 and M2 are performed by M6, a stub or a transmission line having a length of λ / 4 is not required for input / output matching and bias supply, and the circuit is configured to be very small. be able to. In the case of FIG. 6, the chip size can be reduced to a size limited by pads such as the input terminal IN, the output terminal OUT, the power supply B1, and the ground GND on the IC.

【0037】(第2の実施形態)図7は、本発明の第2
の実施形態に係る高周波増幅器の回路図である。本実施
形態では、図1における電流ドレイン用抵抗R1,R
2,R3,R4をそれぞれトランジスタM7,M8,M
9,M10からなる定電流源に置き換えている。
(Second Embodiment) FIG. 7 shows a second embodiment of the present invention.
FIG. 3 is a circuit diagram of the high-frequency amplifier according to the embodiment. In this embodiment, the current drain resistors R1 and R1 shown in FIG.
2, R3, and R4 are transistors M7, M8, and M, respectively.
9 and M10.

【0038】これらの定電流源トランジスタM7,M
8,M9,M10のドレイン・ゲート間電圧をバイアス
電圧源B2により変化させると、ドレイン・ゲート間容
量が変化することによって、増幅用トランジスタM1,
M2の入出力インピーダンスを広範囲に調整することが
でき、入出力整合のための調整をより容易に行うことが
可能となる。
These constant current source transistors M7, M
When the voltage between the drain and the gate of M8, M9 and M10 is changed by the bias voltage source B2, the capacitance between the drain and the gate changes.
The input / output impedance of M2 can be adjusted over a wide range, and adjustment for input / output matching can be performed more easily.

【0039】(第3の実施形態)図8に、本発明の第3
の実施形態に係る高周波増幅器の回路図を示す。本実施
形態においては、図1中の整合兼バイアス供給用トラン
ジスタM3,M4,M5,M6のゲートバイアス電位発
生用の分圧抵抗のうち、トランジスタM3,M4,M
5,M6のゲートと電源端B1との間に接続されている
抵抗R5,R6,R7,R8を可変抵抗器とし、かつこ
れらの抵抗R5,R6,R7,R8と電源端B1との間
に可変電圧源Vb1,Vb2,Vb3,Vb4をそれぞ
れ挿入している。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention.
1 shows a circuit diagram of a high-frequency amplifier according to an embodiment. In this embodiment, of the voltage dividing resistors for generating the gate bias potential of the matching and bias supply transistors M3, M4, M5, M6 in FIG.
The resistors R5, R6, R7, and R8 connected between the gates of the gates M5 and M6 and the power supply terminal B1 are variable resistors, and are connected between the resistors R5, R6, R7, and R8 and the power supply terminal B1. Variable voltage sources Vb1, Vb2, Vb3, Vb4 are inserted respectively.

【0040】本実施形態によると、抵抗R5,R6,R
7,R8および可変電圧源Vb1,Vb2,Vb3,V
b4を調整することによって、トランジスタM3,M
4,M5,M6の出力インピーダンスが変化するため、
所望周波数での増幅用トランジスタM1,M2のそれぞ
れの入出力インピーダンスとバイアス回路のインピーダ
ンスとの合成インピーダンスをICチップ完成後に容易
に変更することができる。従って、トリミング作業が不
要となり、IC評価の期間を大幅に短縮することが可能
となる。
According to the present embodiment, the resistors R5, R6, R
7, R8 and variable voltage sources Vb1, Vb2, Vb3, V
By adjusting b4, the transistors M3, M
4, M5, M6 output impedance changes,
The combined impedance of the input / output impedance of each of the amplification transistors M1 and M2 at the desired frequency and the impedance of the bias circuit can be easily changed after the completion of the IC chip. Therefore, the trimming operation becomes unnecessary, and the period for IC evaluation can be significantly reduced.

【0041】(第4の実施形態)図9に、本発明の第4
の実施形態に係る高周波増幅器の回路図を示す。本実施
形態では、図1中の整合兼バイアス供給用トランジスタ
M3,M4,M5,M6のゲートと、ゲートバイアス電
位発生用の分圧抵抗R5とR13,R6とR14,R7
とR15,R8とR16の分圧点との間に、ダーリント
ン接続されたトランジスタM11,M12,M13,M
14を追加している。
(Fourth Embodiment) FIG. 9 shows a fourth embodiment of the present invention.
1 shows a circuit diagram of a high-frequency amplifier according to an embodiment. In this embodiment, the gates of the matching and bias supply transistors M3, M4, M5, M6 in FIG. 1 and the voltage dividing resistors R5 and R13 for generating the gate bias potential, R6 and R14, R7.
And the transistors M11, M12, M13, M connected in Darlington between the voltage dividing points of R15, R8 and R16.
14 has been added.

【0042】このように構成することによって、整合兼
バイアス供給用トランジスタM3,M4,M5,M6の
周波数特性はより大きな誘導性を示すことができ、整合
条件を広範囲に変化させることができる。
With such a configuration, the frequency characteristics of the matching and bias supply transistors M3, M4, M5, and M6 can exhibit greater inductive properties, and the matching conditions can be changed over a wide range.

【0043】なお、上記実施形態ではFETを用いて構
成した高周波増幅器について説明したが、バイポーラト
ランジスタ用いて同様の増幅器を構成できることはいう
までもない。パイポーラトランジスタを用いる場合、F
ETのゲート、ドレイン、ソースをバイポーラトランジ
スタのベース、コレクタ、エミッタにそれぞれ置き換え
て考えればよい。
In the above embodiment, a high-frequency amplifier using FETs has been described. However, it goes without saying that a similar amplifier can be formed using bipolar transistors. When a bipolar transistor is used, F
The gate, drain and source of ET may be replaced with the base, collector and emitter of the bipolar transistor.

【0044】[0044]

【発明の効果】以上説明したように、本発明の高周波増
幅器では、増幅素子の入出力整合およびバイアス供給を
増幅素子の信号入出力端から見た反射係数が誘導性とな
るように配置された能動素子によって行うことにより、
入出力整合回路やバイアス回路の占有面積を小さくして
集積回路化した場合のチップサイズを減少させ、製造コ
ストの低減と歩留まりの向上を図ることができ、しかも
整合条件の調整を煩雑なトリミングを必要とせずに容易
に行うことが可能となり、量産性に優れるという利点が
ある。
As described above, in the high-frequency amplifier of the present invention, the input / output matching and bias supply of the amplifying element are arranged such that the reflection coefficient viewed from the signal input / output end of the amplifying element is inductive. By using active elements,
The occupied area of the input / output matching circuit and bias circuit is reduced to reduce the chip size when integrated circuits are used, thereby reducing the manufacturing cost and improving the yield, and adjusting the matching conditions with complicated trimming. This can be easily performed without the necessity, and has an advantage of excellent mass productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る高周波増幅器の
回路図
FIG. 1 is a circuit diagram of a high-frequency amplifier according to a first embodiment of the present invention.

【図2】同実施形態における増幅用トランジスタ単体の
入力反射係数を示す図
FIG. 2 is a diagram showing an input reflection coefficient of a single amplification transistor according to the first embodiment;

【図3】同実施形態における整合兼バイアス供給用トラ
ンジスタのソース側から見た出力反射係数を示す図
FIG. 3 is a diagram showing an output reflection coefficient as viewed from the source side of the matching and bias supply transistor according to the first embodiment;

【図4】同実施形態における高周波増幅器の入力反射係
数を示す図
FIG. 4 is a diagram showing an input reflection coefficient of the high-frequency amplifier according to the embodiment;

【図5】同実施形態における増幅用トランジスタの利得
周波数特性を示す図
FIG. 5 is a diagram showing gain frequency characteristics of the amplifying transistor according to the first embodiment;

【図6】同実施形態に係る高周波増幅器のICチップレ
イアウト例を示す図
FIG. 6 is a diagram showing an example of an IC chip layout of the high-frequency amplifier according to the embodiment;

【図7】本発明の第2の実施形態に係る高周波増幅器の
回路図
FIG. 7 is a circuit diagram of a high-frequency amplifier according to a second embodiment of the present invention.

【図8】本発明の第3の実施形態に係る高周波増幅器の
回路図
FIG. 8 is a circuit diagram of a high-frequency amplifier according to a third embodiment of the present invention.

【図9】本発明の第4の実施形態に係る高周波増幅器の
回路図
FIG. 9 is a circuit diagram of a high-frequency amplifier according to a fourth embodiment of the present invention.

【図10】従来の高周波増幅器の回路図FIG. 10 is a circuit diagram of a conventional high-frequency amplifier.

【図11】従来の高周波増幅器のICチップレイアウト
例を示す図
FIG. 11 is a diagram showing an example of an IC chip layout of a conventional high-frequency amplifier.

【符号の説明】[Explanation of symbols]

IN…入力端子 OUT…出力端子 M1,M2…増幅用トランジスタ C1…段間接続用トランジスタ M3,M4,M5,M6…整合兼バイアス供給用トラン
ジスタ R1,R2,R3,R4…電流ドレイン用抵抗 R5,R6,R7,R8,R13,R14,R15,R
16…ゲートバイアス電位発生用分圧抵抗 B1…電源端 M7,M8,M9,M10…定電流源用トランジスタ B2…バイアス電圧源 Vb1,Vb2,Vb3,Vb4…可変電圧源 M11,M12,M13,M14…ダーリントン接続ト
ランジスタ
IN: input terminal OUT: output terminal M1, M2: amplifying transistor C1: interstage connection transistor M3, M4, M5, M6: matching and bias supply transistor R1, R2, R3, R4: current drain resistor R5 R6, R7, R8, R13, R14, R15, R
16: Voltage dividing resistor for generating gate bias potential B1: Power supply terminal M7, M8, M9, M10: Transistor for constant current source B2: Bias voltage source Vb1, Vb2, Vb3, Vb4: Variable voltage source M11, M12, M13, M14 ... Darlington connection transistor

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】増幅素子の信号入力端および信号出力端の
少なくとも一方に、該信号入力端または信号出力端から
見た反射係数が誘導性となるように配置された能動素子
を接続し、この能動素子を介して前記増幅素子にバイア
スを供給する構成としたことを特徴とする高周波増幅
器。
An amplifying element is connected to at least one of a signal input end and a signal output end thereof with an active element arranged such that a reflection coefficient seen from the signal input end or the signal output end is inductive. A high-frequency amplifier, wherein a bias is supplied to the amplification element via an active element.
【請求項2】増幅用トランジスタのゲートまたはベース
およびドレインまたはコレクタの少なくとも一方に、整
合兼バイアス供給用トランジスタのソースまたはエミッ
タを接続し、該整合兼バイアス供給用トランジスタのド
レインまたはコレクタを電源端に接続したことを特徴と
する高周波増幅器。
2. A source and an emitter of a matching and bias supplying transistor are connected to at least one of a gate or a base and a drain or a collector of the amplifying transistor, and a drain or a collector of the matching and bias supplying transistor is connected to a power supply terminal. A high frequency amplifier characterized by being connected.
【請求項3】前記整合兼バイアス供給用トランジスタの
ゲートまたはベースの電位をほぼ一定に保つ手段を有す
ることを特徴とする請求項2に記載の高周波増幅器。
3. The high-frequency amplifier according to claim 2, further comprising means for keeping the potential of the gate or base of the matching and bias supply transistor substantially constant.
【請求項4】前記整合兼バイアス供給用トランジスタの
ゲートまたはベースと電源端との間に可変抵抗器を接続
したことを特徴とする請求項2に記載の高周波増幅器。
4. The high-frequency amplifier according to claim 2, wherein a variable resistor is connected between a gate or base of said matching and bias supply transistor and a power supply terminal.
【請求項5】前記整合兼バイアス供給用トランジスタの
ゲートまたはベースにダーリントン接続されたトランジ
スタを有することを特徴とする請求項2または3に記載
の高周波増幅器。
5. The high-frequency amplifier according to claim 2, further comprising a transistor connected in Darlington connection to a gate or a base of the matching / bias supply transistor.
JP20672497A 1997-07-31 1997-07-31 High frequency amplifier Pending JPH1155046A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20672497A JPH1155046A (en) 1997-07-31 1997-07-31 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20672497A JPH1155046A (en) 1997-07-31 1997-07-31 High frequency amplifier

Publications (1)

Publication Number Publication Date
JPH1155046A true JPH1155046A (en) 1999-02-26

Family

ID=16528067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20672497A Pending JPH1155046A (en) 1997-07-31 1997-07-31 High frequency amplifier

Country Status (1)

Country Link
JP (1) JPH1155046A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056805A (en) * 2002-07-23 2004-02-19 Da-Lightcom Super-broadband distributed amplifier circuit equipped with active loading apparatus for bias application
US9536604B1 (en) 2016-01-06 2017-01-03 International Business Machines Corporation Impedance matching system for DDR memory
KR20220100489A (en) * 2021-01-08 2022-07-15 한양대학교 에리카산학협력단 W-band amplifier with feedback structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056805A (en) * 2002-07-23 2004-02-19 Da-Lightcom Super-broadband distributed amplifier circuit equipped with active loading apparatus for bias application
US9536604B1 (en) 2016-01-06 2017-01-03 International Business Machines Corporation Impedance matching system for DDR memory
KR20220100489A (en) * 2021-01-08 2022-07-15 한양대학교 에리카산학협력단 W-band amplifier with feedback structure

Similar Documents

Publication Publication Date Title
US5548248A (en) RF amplifier circuit
US6400226B2 (en) Distributed amplifier with improved flatness of frequency characteristic
EP1672782B1 (en) Amplifier circuit having improved linearity and frequency band using a MGTR
US6803824B2 (en) Dynamic matching in cascode circuits
JPH11163642A (en) Semiconductor device and high frequency circuit using it
US5926069A (en) Low noise amplifier
WO1997030513A1 (en) High-power ampliflier using parallel transistors
JP2643662B2 (en) High power field effect transistor amplifier
US5369313A (en) High frequency gain differential signal circuit employing a level shift device
KR100830812B1 (en) High-frequency amplifier circuit with negative impedance cancellation
JPH1155046A (en) High frequency amplifier
JP2003258567A (en) High frequency circuit
JPH0786851A (en) High frequency integrated circuit
US6239670B1 (en) Short-stub matching circuit
JPH06125224A (en) Distributed amplifier
EP1227578A2 (en) RF amplifier
JP3886642B2 (en) High frequency gain variable amplifier circuit
JP3589437B2 (en) Power amplifier
JPH05152976A (en) High frequency power amplifier circuit
JPH0366211A (en) Matching circuit for high frequency transistor
JPH11195936A (en) Microwave amplifier circuit
JP3211729B2 (en) Amplifier and voltage control gain control circuit
JPH0339403B2 (en)
KR20010064258A (en) High performance active inductor
JPH0525181B2 (en)