JPH11510324A - ペースカウンタを用いた帯域幅割付けの制御 - Google Patents
ペースカウンタを用いた帯域幅割付けの制御Info
- Publication number
- JPH11510324A JPH11510324A JP9506067A JP50606797A JPH11510324A JP H11510324 A JPH11510324 A JP H11510324A JP 9506067 A JP9506067 A JP 9506067A JP 50606797 A JP50606797 A JP 50606797A JP H11510324 A JPH11510324 A JP H11510324A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- predetermined value
- cell
- predetermined
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/4608—LAN interconnection over ATM networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/11—Identifying congestion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/18—End to end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/266—Stopping or restarting the source, e.g. X-on or X-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/29—Flow control; Congestion control using a combination of thresholds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/621—Individual queue per connection or flow, e.g. per VC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/107—ATM switching elements using shared medium
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
- H04L49/455—Provisions for supporting expansion in ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/10—Flow control between communication endpoints
- H04W28/14—Flow control between communication endpoints using intermediate storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5628—Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5634—In-call negotiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/564—Connection-oriented
- H04L2012/5642—Multicast/broadcast/point-multipoint, e.g. VOD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/564—Connection-oriented
- H04L2012/5643—Concast/multipoint-to-point
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
- H04L2012/5648—Packet discarding, e.g. EPD, PTD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5683—Buffer or queue management for avoiding head of line blocking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5685—Addressing issues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
交換機本体(9)を介して複数の出力ポート(16)に結合された複数の入力ポート(14)を有する網交換機内において、最小帯域幅が所定のスケジューリングリストに対して割付けられることを保証する帯域幅割付け方法及び装置が開示される。交換機割付けテーブルが複数の入力ポートの各々に対して設けられる。各交換機割付けテーブルは、対応付けられたインデックスカウンタを介して連続的に索引される環状テーブルとして構成されている。交換機割付けテーブルのそれぞれのエントリーは、交換機帯域幅を要求するセルを識別する役割を有する。それぞれのインデックスカウンタは、全ての交換機割付けテーブルについて同一のエントリーが選択されるように同期される。網交換機を通る帯域幅量及び遅延は、それぞれの交換機割付けテーブルのエントリーの数及び間隔に基づいて、スケジューリングリストの各々に対して制御される。網交換機を通る待ち時間は、ペースカウンタ及びペースリミットを用いることにより大幅に減少される。ペースカウンタ及びペースリミットは、交換機割付けテーブルと共に、特定のスケジューリングリストに対応付けられたセルが少なくとも1つの出力ポート(16)による網リンクへの送信のため交換機本体(9)を経て発信され得るか否かを判定する。
Description
【発明の詳細な説明】
ペースカウンタを用いた帯域幅割付けの制御
関連出願
仮出願第60/001,498号(発明の名称「通信方法及び装置」、199
5年7月19日出願)への優先権を主張する。
発明の分野
本発明は電気通信に関し、特に、網交換機における遅延及び帯域幅割付けを制
御する方法及び装置に関する。
発明の背景
非同期転送モード(ATM)網交換機などの網交換機は、複数の入力ポートの
1つで受信された受信網トラヒックを、複数の出力ポートの1又は2以上へルー
チングし、最終的には、網通信リンクを越えて、意図された宛先へ配信するのに
用いられる。網交換機の入力ポートは複数の一方向物理的リンクをサポートし、
網トラヒックはこの物理的リンク上で受信される。また、交換機の出力ポートも
同様に複数の一方向物理的リンクをサポートし、網トラヒックは、この物理的リ
ンク上に送信される。
ATM網交換機において、データストリームは複数のATMセルを備えている
。種々のデータソース及び宛先を伴う複数のセルストリームは、所与のリンクで
マルチプレクスされる。セルストリーム(コネクションと称する)はセルヘッダ
に収容されたフィールドによって区別される。
網交換機におけるセル受信は、本来的に、ほとんど非決定的論かつバースト的
である。このため、交換機の各入力ポートから適切な出力ポートへ迅速にルーチ
ングされることを必要とする多数のセル
が網交換機で受信されることがある。更に、セルが、同一の交換機帯域幅に対し
て競合する種々のリンク上に受信されることもある。網交換機は、交換機帯域幅
へのアクセスを必要とする他のトラヒックを餓えさせることなく、より大きな交
換機帯域幅へのアクセスを必要とする網トラヒックに必要な帯域幅が与えられる
ように、かかる網トラヒックを管理しなければならない。
これに加えて、種々のタイプの網トラヒックは種々のサービス要求を有してい
る。ビデオ・音声トラヒックなどの幾つかのタイプのトラヒックについては、網
交換機内の最小帯域幅が保証されなければならず、信号を宛先において忠実に再
現するため最小遅延が保持されなければならない。他のタイプのデータトラヒッ
クは同じ要求には服しない。
以上の理由により、コネクションの最小帯域幅及び遅延要求が満足されること
を保証しつつ、使用可能交換機帯域幅を効率的に割付ける網交換機が望まれる。
発明の概要
本発明によれば、ATM網交換機などの、セルが受信される複数の入力ポート
と、セルを通信リンク上に送信する複数の出力ポートと、入力ポートの各々で受
信されたセルを1又は2以上の出力ポートに選択的に転送する交換機本体とを有
する網交換機内の使用可能帯域幅へのアクセスをスケジュールする方法及び装置
が開示される。
複数のコネクションに対するセルストリームは、交換機着信側ポートプロセッ
サ(TSPP)、交換機発信側ポートプロセッサ(FSPP)、及びデータシリ
アルインターフェースを有する網交換機の各入力ポートで受信される。より詳細
には、TSPPは、着信するデータストリームを処理する役割を担い、FSPP
は発信するデータストリームを処理する役割を担う。受信された各セルに対する
コネクション識別は、セルヘッダに収容された情報を解析する
ことにより行われる。セルバッファが使用可能であるならば、セルヘッダの解析
及びセルの識別の後、セルは、網交換機内のスケジューリングリストに対応付け
られたキューに加えられる。セルバッファが使用可能でないならば、セルは廃棄
されて統計カウンタが更新され、あるいは、セルは更なる処理のためシステム制
御モジュールへ転送される。
網交換機帯域幅は、割付け型帯域幅と動的帯域幅とに分割されている。割付け
型帯域幅は、スケジューリングリストに対して使用可能であることが保証された
網交換機帯域幅である。各スケジューリングリストに対する割付け型帯域幅は、
交換機管理機能として予め割当てられており、網交換機管理ソフトウェアの制御
の下で変更され得る。単一のコネクションがスケジューリングリストに割当てら
れるならば、そのコネクションは、割付け型帯域幅の全量を使用できることにな
る。複数のコネクションがスケジューリングリストに割当てられるならば、それ
らのコネクションは、各スケジューリングリストに割当てられた帯域幅を共用す
ることになる。
未割付け及び未使用の割付け型帯域幅(動的帯域幅と総称する)の割当ては、
交換機リソースの瞬時的な使用状態に依存する。より詳細には、動的帯域幅は割
付け型帯域幅を有していないコネクションにより共用されるのに加えて、割付け
型帯域幅を有するコネクションによって共用されることもある。
本願で開示される網において、割付け型帯域幅はペーシング手法と共にタイム
スロット生成器を用いて割付けられる。帯域幅は、スケジューリングリストに余
分なタイムスロットを割当てることにより、指定されたスケジューリングリスト
に過剰に割り付けられる。しかしながら、ペーシング機構は、スケジューリング
リストがそれぞれ指定された帯域幅(割付けられたタイムスロットの全体よりも
小さな部分を構成する)よりも多くの帯域幅を使用することを防止する。
交換機割付けテーブル(SAT)として知られる複数のテーブルが交換機内の
メモリに格納される。かかるテーブルの一つは、網交換機内の各ポートプロセッ
サに対応付けられている。SATは種々のスケジューリングリスト及びキューと
共に、セル時間ごとに、どのセルが各入力ポートから交換機本体を経て出力ポー
トに伝送されるのかを決定するのに用いられる。各SAT内のエントリーは、特
定のコネクション、すなわち、各セル時間に交換機本体へのアクセスを得ること
になるコネクションに割付けられたキューを選択するのに用いられる。更に、各
コネクションを種々の出力ポートにマッピングする管理ソフトウェアにより、交
換機内にルックアップテーブルが保持される。
網交換機内の全てのSATは、同じ長さのテーブルを有している。各SATイ
ンデックスカウンタは、セルクロック入力に応じてアドレス出力を生成する。各
SATインデックスカウンタのアドレス出力は、SATの各アドレス入力に結合
され、各セル時間内に各SAT内のエントリーの1つを選択的にアドレス指定す
る。SATは、各SATインデックスカウンタにより指定される各SAT内の同
一のエントリーが各クロックインターバルの間に選択されるように同期される。
SATインデックスカウンタは、SAT内の連続するエントリーを指定するよう
連続的にクロックにより作動される。各SATの最後のエントリーをアドレス指
定、すなわち、ポイントした後、SATインデックスカウンタはアドレス0へ移
り、各SAT内の初期エントリーをアドレス指定する。
SAT内のスケジューリングリストは、スケジューリングリストテーブルを索
引するのに用いられるオフセットを備えている。スケジューリングリストテーブ
ルは、各スケジューリングリストに対応付けられたキューを特定する機能を有し
ている。各キューはFIFOを備えている。このFIFOは、セルバッファメモ
リに格納され、各入力ポートから1又は2以上の出力ポートへの選択的な転送の
た
め交換機本体へのアクセスを待つ1又は2以上のセルを指すエントリーを有して
いる。任意の所与のセル時間において、2つの入力ポートがセルを単一の出力ポ
ートへ送信することはできない。SAT内のスケジューリングリスト番号は、管
理ソフトウェアにより、任意の所与のセルインターバルにおいて、複数のSAT
の各スケジューリングリスト番号により指定された出力ポートが互いに異なるよ
うに維持されている。交換機本体を通る帯域幅及び遅延の量は、各スケジューリ
ングリストに割当てられた各SATのエントリー数により制御される。
各コネクションに対する適切な帯域幅の割付け及び適切な網交換機遅延の維持
を確保するため、ペーシング機構が設けられる。ペーシング機構は、指定された
スケジューリングリスト番号を有するSATの所定数のエントリーが、各スケジ
ューリングリストからのセルが1又は2以上の出力ポートへ転送される前にスキ
ップされることを保証する。
より詳細には、各スケジューリングリストに対して1つのスケジューリングリ
スト記述子を含むスケジューリングリスト記述子テーブルが設けられる。各スケ
ジューリングリスト記述子は、ペースカウンタフィールド及びペースリミットフ
ィールドを含む各スケジューリングリストに直接関連する情報を含んでいる。ペ
ースリミットフィールドは、そのスケジューリングリストからセルを発信した後
、別のセルを交換機本体を経てそのスケジューリングリストを送出する前にアク
セスされなければならない特定のスケジューリングリスト番号を有するSAT内
のエントリー数を指定する。ペースリミットはプログラム可能であり、システム
管理ソフトウェアの制御の下でセットされる。ペースカウンタフィールドは、別
のセルを各スケジューリングリストから交換機本体へ送出する前に、各スケジュ
ーリングリストがアクセスされなければならない残りの回数のカウントを表して
いる。各スケジューリングリストに対するペー
スカウンタは、セルが各リストから交換機本体へ発信される度に、ペースリミッ
トの値にセットされる。
SATインデックスカウンタがインクリメントされ、有効なスケジューリング
リスト番号が各SATから検索される度に、各スケジューリングリストに対する
ペースカウンタは、すでにゼロにセットされていない限り、デクリメントされる
。ペースカウンタがゼロに等しい場合には、ペースカウンタはセルが発信される
までゼロに保持される。ペースカウンタがゼロに等しい場合、セルが送信のため
各スケジューリングリストのキューにエンキューされているならば、セルは、各
コネクションについて出力ポートへの送出のため、交換機本体へ発信されてもよ
い。システム管理ソフトウェアによりスケジューリングリストが確立されると、
ペースカウンタはゼロにプリセットされる。これにより、セルは、対応するスケ
ジューリングリストを有するSATエントリーが、そのスケジューリングリスト
のキューにセルがエンキューされた後、最初にアクセスされた際に発信されるこ
とになる。
従って、交換機割付けテーブル内のエントリーは、ペースリミット及びカウン
タと共に、SATで特定される各コネクションに対する割付け型帯域幅を決定し
、更に、所定のスケジューリングリストのSATエントリーの過剰割付けの結果
、交換機を通るセル待ち時間を減少させる。
典型的には、SAT内の全てのスロットがスケジューリングリストに割付けら
れるわけではない。SAT内のスロットがスケジューリングリストに予め割当て
られない、すなわち、割付けられない場合、そのスロットは、未割付け帯域幅と
して認識され、動的帯域幅として使用可能となる。動的帯域幅は、この動的帯域
幅を求めて競合するコネクションによる使用のために割当てられる。SAT内の
特定のエントリーに割当てられた有効なスケジューリングリスト番号が存在しな
い上記状況に加えて、各SATエントリーが有効スケ
ジューリングリスト番号を収容しているが、ペースカウンタが各スケジューリン
グリストについてセルの交換機本体への発信を許可しない(ペースカウンタがゼ
ロでない)場合(「未使用割付け帯域幅」と称す)、又は、各タイムスロットに
ついて有効なスケジューリングリスト番号がSATに存在し、ペースカウンタが
セルの発信を許可する(ペースカウンタがゼロに等しい)が、各スケジューリン
グリストのキューに発信すべきセルが存在しない場合に、動的帯域幅は使用可能
となる。
上記したスケジューリング手法は、最小割付け型帯域幅を必要とするコネクシ
ョンがその帯域幅を受け取ることを保証する。更に、本願で開示されるペーシン
グ機構を備えずタイムスロット帯域幅割付けを使用するシステムと比較して、待
ち時間が減少される。更に、ペーシング機構により、バースト的トラヒックは平
滑化され、リソースを求めて競合するコネクションが使用可能な動的帯域幅をよ
り発見しやすくなる。
図面の説明
本発明の以上の特徴及び他の特徴は以下の発明の詳細な説明及び図面によって
より完全に理解されよう。
図1は、本発明に係る網交換機のブロック図である。
図1aは、図1の網交換機のバッファ機構を示す図である。
図2は、本発明において使用される複数の交換機割付けテーブルを示す図であ
る。
図3は、図2の交換機割付けテーブルと共に使用されるデータ構造を示す図で
ある。
図4は、本発明において使用されるペース機構を示すフロー図である。
図5は、出力ポート割当てにおける衝突回避を保証するのに用いられるデータ
構造である。
発明の詳細な説明
図1及び図1aを参照するに、本願で開示される網交換機12は複数の入力ポ
ート14、複数の出力ポート16、及び、入力ポート14と出力ポート16との
間に結合されたN×N交換機本体9を含んでいる。各入力ポート14は交換機着
信側ポートプロセッサ(TSPP)ASIC22を含んでおり、各出力ポート1
6は交換機発信側ポートプロセッサ(FSPP)ASIC17を含んでいる。図
示する如く、マルチポイント・トポロジーコントローラ(MTC)ASIC18
は、各TSPP22と帯域幅アービタ(BA)ASIC12との間、及び、帯域
アービタ12と各FSPP17との間に結合されている。一実施例において、各
MTC18は最大4つのTSPP12又はFSPP17をサポートする。
交換機本体9は、データセル転送用データクロスバースイッチなどのデータス
イッチ10、帯域幅アービタ12、及び、制御信号伝送用のMTC18を含む。
本実施例のN×N交換機本体は、毎秒約N×670メガビットのスループットを
生成する。帯域幅アービタ12は、特に、TSPP22から1又は2以上のFS
PP17へのデータスイッチ10を経由するデータセルの伝送を制御する(すな
わち、交換機ポートスケジューリングを行う)。より詳細には、帯域幅アービタ
(BA)は交換機本体相互接続を制御し、使用可能動的帯域幅をスケジュールし
、マルチポイントツーポイント帯域幅競合を解決する。TSPP22はその入力
としてセル26のストリームを受け入れ、セルの別のストリームを適切なFSP
P17へのルーチングのためデータスイッチ10に付与する。各FSPP17は
、データスイッチ10からセルを受信し、これらのセルの網リンク13への送信
をスケジュールする(すなわち、リンクスケジューリングを行う)。着信するセ
ルは、パケットをセルに変換するセグメンテーションユニット(図示せず)によ
りソースが識別され、あ
るいは、OC3リンクなどのラインインターフェースから直接ソースが識別され
る。
入力ポート14及び出力ポート16の各々は、それぞれ、複数の入力バッファ
126及び出力バッファ128を含んでいる(図1a)。バッファ126、12
8は、それぞれ、複数の入力キュー132a〜m(以下、入力キュー132と総
称する)及び複数の出力キュー134a〜m(以下、出力キュー134と総称す
る)に構造化されている。より詳細には、図示する如く、各入力ポート14は複
数の入力キュー132を含んでおり、各出力ポート16は出力キュー134を含
んでいる。入力キュー132は、入力ポート14の制御RAM21及びポインタ
RAM20に格納されており、出力キュー134は、出力ポート16の制御RA
M1(CR1RAM)42、及び制御RAM2(CR2RAM)44に格納され
ている。
交換機本体9を横断する場合、データセル26は入力ポート14を通って網交
換機2に入り、TSPP22の入力キュー132にエンキューされる。次に、セ
ルは入力キュー132からデータスイッチ10を介して1又は2以上の出力キュ
ー134へ送信される。制御信号は、TSPP22から、MTC18及び帯域幅
アービタ12を介して、1又は2以上のFSPPへ送信される。特に、ポイント
ツーポイントコネクション140の場合には、データ信号及び制御信号は、入力
キュー132から出力キュー134の特定の1つへ送信される。これに対して、
ポイントツーマルチポイントコネクション142の場合には、データ信号及び制
御信号は、入力キュー132から出力キュー134の選択された組へ送信される
。データセル26は、出力キュー134から網交換機2の外部、例えば、他の交
換機へ網リンク13を介して送信される。
帯域幅アービタ12は、プローブクロスバー、XOFFクロスバー、及び、X
ONクロスバーを含むデータスイッチすなわちクロスバーコントローラ80を収
容している。プローブクロスバー、X
OFFクロスバー、及び、XONクロスバーは、それぞれ、N×Nスイッチであ
る。要求メッセージすなわちプローブメッセージは、プローブクロスバーを経て
流れ、宛先の出力キュー134においてセルをエンキューするのに十分な空間が
使用可能か否かを問い合わせるのに用いられる。要求メッセージは、TSPP2
2から1又は2以上のFSPP17へ向かう方向(すなわち、データと同方向)
であるため、「前向き」制御信号であるとみなされる。2ビットの制御信号はX
OFFクロスバーを経て反対向きに(1又は2以上のFSPPからTSPPへ)
流れ、宛先出力キュー134が現在データセルを受け入れることができるか否か
、すなわち、送信中のTSPP22がデータスイッチ10を介してセルを送信で
きるか否かを示すことにより、要求メッセージ問い合わせに応答する。XOFF
制御信号が、問い合わせのあった出力キュー134は現在データを受信すること
ができない旨を示す場合、宛先出力キュー134においてスペースが使用可能に
なると、XONクロスバーを経て流れる別の逆方向制御信号が送信中のTSPP
に通知する。
各出力ポート16は、4つのメモリ、すなわち、制御RAM1(CR1RAM
)42、制御RAM2(CR2RAM)44、セルバッファRAM48,及び量
子フロー制御RAM(QFCRAM)46を収容している。セルバッファRAM
48において、セルは、網リンク13への送信を待つ間、実際にバッファされる
。CR1RAM42及びCR2RAM44は出力キュー134を収容している。
各キュー134は、セルバッファRAM48のセルへのポインタを収容している
。CR1RAM42は、FSPP17がサポートする各リンク13に対応付けら
れた出力キュー134によるリンクアクセスをスケジュールするのに用いられる
スケジューリングリストを実装するために必要な情報を収容している。QFCR
AM46は、網リンク13を経由する別の交換機129への更なる転送のための
更新情報を格納している。更新セルはTSPP22により提供され
るバッファ状態更新情報に応じて生成され、特定のTSPP22が現在データセ
ルを受け入れることができるか否かを明示する。
TSPP22においてセルが受信されると、VXTプロセッサ19はセルヘッ
ダを検査し、セルが有効なスケジューリングリストに属するか否かを確認するた
め、ルックアップテーブルを検索する。セルが有効なスケジューリングリストに
対応付けられているならば、そのセルには入力キュー番号が割当てられる。入力
キュー番号は、それぞれのスケジューリングリストに直接関連する状態情報を収
容するキュー記述子を指すのに用いられる。更に、後述する如く、キュー番号は
、セルバッファRAM23内でのセルの位置を特定するのに用いられる。VXT
プロセッサ19により、受信セルが有効なスケジューリングリストに対応付けら
れていると確認できない場合には、セルは廃棄されてもよく、あるいは、例外キ
ューに割当てられて、更なる処理のためシステム制御プロセッサへ転送されても
よい。
交換機割付けテーブル(SAT)は、本文で説明するペーシング機構と共同し
て、網交換機内の決定論的な遅延を保証し、個々のコネクション又はコネクショ
ン群への帯域幅の割付けのためスケジューリングリストを提供する。各入力ポー
ト14に対して、1つの交換機割付けテーブルが入力ポート14のポインタRA
M20内に設けられる。ポインタRAM20は、制御・データバス24を介して
入力ポート14内の交換機着信側ポートプロセッサASIC(TSPP)22に
結合されている。
図2を参照するに、交換機割付けテーブル(SAT)26は、セル時間ごとに
データスイッチ10を経由して発信されるべきセルを決定するスケジューリング
リストを選択するのに用いられる。全てのポートプロセッサはタンデム式に動作
し、ポート0、1、2、3、・・・mに対して、それぞれ対応するSAT28、
30、32、34、36を用いることにより、任意の所与のセルタイムスロット
イ
ンターバルに、どのデータを交換機本体9のデータスイッチ10を経て複数の出
力ポート16のうちの1又は2以上へ転送すべきかを決定する。
SATはそれぞれ線形テーブルを備えており、そのエントリーは、SAT26
に示されるスケジューリングリスト番号A、B、C、D、E、及びFなどのスケ
ジューリングリスト番号を備えている。各SAT28、30、32、34、及び
36は、対応するSATインデックスカウンタ28a、30a、32a、34a
、及び36aによりアドレス指定される。これらのSATインデックスカウンタ
は、それぞれのSAT内の各エントリーを順次アドレス指定する。後述する如く
、各SATインデックスカウンタ28a、30a、32a、34a、及び36a
は、任意の所与の時点で、SATの各々について、同一のSATアドレスに対応
付けられたエントリーがアクセスされるように同期されている。例えば、図2を
参照するに、SATインデックスカウンタ28aが出力アドレス「1」を供する
場合、ポート0SAT28はスケジューリングリスト番号「A」に等しい出力を
供することになる。SATインデックスカウンタ28aが出力「1」を供するの
と同時に、ポート1に対するSATインデックスカウンタ30aも同様に出力ア
ドレス「1」を生成し、ポート1に対するSAT30はスケジューリングリスト
番号「D」に等しい出力を供することになる。更に、アドレス1に対応する同じ
タイムスロットの間、ポート2SAT32はスケジューリングリスト番号「E」
に等しい出力を供し、ポート3SAT34は、ゼロに等しい出力を供し(このタ
イムスロットに対してスケジューリングリストが指定されていないことを示す)
、ポートmSAT36はスケジューリングリスト番号「F」に等しい出力を供す
ることになる。
SATインデックスカウンタ28a、30a、32a、34a、及び36aは
、それぞれのTSPP22の内部に配置される。本実施例において、SATイン
デックスカウンタは14ビット幅であり、
これにより、0から16,383エントリーのサイズのSATが実現される。S
ATサイズは、交換機本体9内のプログラマブルレジスタ内に格納された値によ
り、後述する方法で指定される。本発明の好ましい実施例において、SATは8
192個のエントリーを有するが、SAT内のエントリー数は、システム要求に
応じて変化されてよい。このように、SATインデックスカウンタは各TSPP
22のそれぞれのSATをアドレス指定し、各入力ポート14においてSATの
可能な8192個のエントリーから1つのエントリーを選択するのに用いられる
。そして、上述の如く、SATは、各SATタイムスロットの間、各SATテー
ブルの同一のアドレスが選択されるように同期される。
SATインデックスカウンタ28a、30a、32a、34a、・・・36a
は、セルクロック信号に応じてインクリメントされる。本実施例において、セル
クロック信号は、SATインデックスカウンタを635ナノ秒ごとにインクリメ
ントする。同期パルスがセルクロック信号に重畳され、同期パルスが検出された
後の最初のセルクロックでSATインデックスカウンタはゼロにリセットされる
。同期パルスの周期性は、プログラマブルレジスタ(図示せず)に格納された所
定値、及び、交換機本体9内に配置されたカウンタにより確保される。一実施例
において、カウンタにはプログラマブルレジスタに格納された所定値がロードさ
れ、カウンタは、セルクロックが発生するごとにデクリメントされる。同期パル
スはカウンタがゼロに達した際に生成される。そして、カウンタには、上記所定
値がロードされ、上記サイクルが繰り返される。あるいは、カウンタはセルクロ
ックが発生するごとにインクリメントされ、プログラマブルレジスタに格納され
た値と比較されてもよい。この場合、カウンタ値がプログラマブルレジスタの値
に等しくなると、同期パルスが生成され、カウンタはゼロにリセットされる。従
って、各SATの循環は同期パルスが認識された際にリスタートされることにな
る
ので、SATのサイズはプログラマブルレジスタに格納された値により指定され
る。
SATエントリーに対応付けられた各タイムスロットの間、各入力ポートから
1つのセルが発信される。このため、データスイッチ10が16入力ポート×1
6出力ポートであり、発信に適したセルが使用可能であると仮定すると、635
nsのセルクロックインターバル内に、16個のセルをそれぞれの入力ポートか
ら16の出力ポートへ送出することができる。このように、SAT内のタイムス
ロットは、FSPP17の制御の下で、複数の出力ポート16の1つからの最終
的な送信のため交換機本体9のデータスイッチ10へ送出され得るセルを決定す
るエントリーを収容している。同一インターバル中に、2つのセルを同じ出力ポ
ートに送信することはできないので、各SATのスケジューリングリスト番号に
対応付けられた出力ポートは、任意の所与のSATインデックスカウンタアドレ
ス出力に対して、互いに異なっていなければならない。例えば、アドレス1に対
して、ポート0〜mに対する各SATのエントリーに対応付けられた出力ポート
は互いに異なっている。
図5は、出力ポート衝突を検出して回避する機構を示す。この機構は、説明の
ため、4×4交換機本体の場合について示されている。各タイムスロットの間、
各入力ポートはSATエントリーにアクセスする。入力ポート番号は、それぞれ
のSATから検索されたスケジューリングリスト番号に付加される。入力ポート
番号及びスケジューリングリスト番号は、それぞれのMTC18に転送される。
MTC18は、4つの入力ポートの各々に割当てられたセグメント90a、90
b、90c、及び90dを有するルックアップテーブル90を保持している。図
5に示す如く、入力ポート番号はルックアップテーブルの1つのセグメントを選
択するのに用いられ、スケジューリングリスト番号は、ルックアップテーブル9
0の各セグメントへのオフセットとして用いられる。ルックアップテーブルは、
セルトラヒックに対して必要とされる出力ポートを特定するビットベクトルを収
容している。例えば、図5を参照するに、入力ポート0、スケジューリングリス
ト番号6から検索されたビットベクトルは、入力ポート0が出力ポート1に対す
るトラヒックを有することを示している。入力ポート2、スケジューリングリス
ト番号3に対するビットベクトルは、入力ポート2がセルを出力ポート2及び3
へ転送しようとしていることを示している。各入力ポートに対するビットベクト
ルは、ルックアップテーブル90から索引され、マトリクス92に組み立てられ
る。マトリクス92は、各列が2以上のエントリーを有していないか検査される
。マトリクスの列が2以上のエントリーを有しているならば、このことは、それ
ぞれのSATタイムスロットにおいて2以上の入力ポートが同一の出力ポートへ
のアクセスを要求していることを示す。このように出力ポート衝突がが示された
場合、例外処理が開始される。各MTCに対してスケジュールされた出力ポート
の表示がBA12へ伝達される。未スケジュールの出力ポートは動的帯域幅に対
してスケジュールされ、出力ポート衝突の回避が保証される。交換機が16×1
6交換機本体より構成される場合には、ビットベクトルルックアップテーブル9
0は16ビット幅になり、マトリクス92は16×16マトリクスを構成するこ
とに留意されるべきである。
網交換機内の呼び出し管理ソフトウェアは、出力ポート使用及びSATエント
リー割当てに関する衝突を回避するように各SATをロードする役割を担ってい
る。
同期パルスが発生するごとにSATインデックスカウンタはゼロにリセットさ
れ、インクリメントを続ける。このため、各SATテーブルは、SATインデッ
クスカウンタを635ナノ秒ごとに作動させるセルクロック40により、所定の
順序でそれぞれのエントリーを循環する。本実施例において、各タイムスロット
すなわちSATスケジューリングリストエントリーは、セルペイロード帯域幅
の約64kビット/秒に相当する。
TSPP22から交換機本体9のデータスイッチ10へ発信される特定のセル
を識別するのに用いられるデータ構造が図3に示されている。50で示されるS
ATの1つからのスケジューリングリスト番号10は、スケジューリングリスト
ヘッダテーブル52へのオフセットとして用いられる。スケジューリングリスト
ヘッダテーブル52は、複数のエントリーを含んでいる。各エントリーは、先頭
ポインタ54と末尾ポインタ56とを含んでいる。このため、スケジューリング
リスト番号(本例において、10として説明される)に2が乗ぜられてオフセッ
ト20が得られ、先頭ポインタはスケジューリングリストヘッダテーブル52の
20番目に配置される。
単一のコネクションを、SAT及びペーシング機構を介して割付けられた全て
の帯域幅を使用可能な特定のスケジューリングリストに割当てることにより、A
TM環境において特定のVPI/VCIアドレスに対応する単一のコネクション
に対する帯域幅割付けが保証されることに留意されるべきである。あるいは、単
一のスケジューリングリストがそのリストに対応付けられたコネクション間で割
付け型帯域幅を共用し、この単一のスケジューリングリストに複数のコネクショ
ンが割当てられてもよい。
キュー番号(本例では5)はスケジューリングリストヘッダテーブル52から
検索される。検索されたキュー番号は、交換機本体9のデータスイッチ10へ発
信されるセルが検索される特定のキューを識別する役割を有する。スケジューリ
ングリストヘッダテーブル52の先頭ポインタ内のキュー番号は、キューポイン
タテーブル58へのポインタとしても用いられる。キューポインタテーブル58
は、スケジューリングリスト上の次のキューに対するキュー番号を収容している
。従って、本例において、キューポインタテーブル58の位置5は、対応するス
ケジューリングリストの2番目のキューに対するキュー番号である値7を収容し
ている。本例において、
キュー番号7は、スケジューリングリストヘッダテーブル52の位置21におけ
る末尾ポインタ56のキュー番号に等しいので、キュー番号7は、スケジューリ
ングリスト番号10の最後のキューである。
スケジューリングリストヘッダテーブル52のキュー番号(例えばキュー番号
5)は、キューヘッダテーブル60へのインデックスとしても機能する。キュー
ヘッダテーブルもまた、先頭ポインタ62及び末尾ポインタ64の対を有するよ
うに構成されている。先頭ポインタ62は、交換機本体9のデータスイッチ10
を経由して発信されるセルの位置を指定するセルバッファRAM23へのオフセ
ットとして用いられる。先頭ポインタ62は、また、セルポインタテーブル66
へのオフセットとしても用いられ、データスイッチ10を経由する送信のためス
ケジュールされたそれぞれのセルキュー内の次のセルの位置を特定する。本例に
おいて、位置100は、キューヘッダテーブル60の末尾ポインタ64の値を収
容しているので、データスイッチ10を経由して送信される2つのセルのみがキ
ュー上に存在している。
キュー番号5などのキュー番号は、制御RAM21内に格納されたキュー記述
子テーブル67へのオフセットとしても用いられる。キュー記述子テーブルは、
キュー記述子テーブル内に5つの32ビットエントリーを占有するキュー記述子
68などの1又は2以上のキュー記述子を収容している。従って、スケジューリ
ングリストヘッダテーブル52から得られるキュー番号に5を乗ずることにより
、キュー記述子テーブル67へのオフセットが得られる。
キュー記述子は、それぞれのキュー番号に対するスケジューリングリスト番号
の表示を収容しており、更に、それぞれのセルに現在バッファされているセルの
セルカウントを収容している。それぞれのキュー上の最後のセルが送信された後
、セルカウントがゼロになると、そのキューはスケジューリングリストヘッダテ
ーブル52及
びキューポインタテーブル58から除去される。
セルが指定された全ての出力ポートへ送信されると、そのセルはデキューされ
る。セルをデキューするため、キューヘッダテーブル60は、ヘッダポインタ6
2にセルポインタテーブル66の位置100の内容をロードすることにより更新
される。これにより、先頭ポインタ62は、転送されるべき次のセルのキューヘ
ッダを指すことになる。送信を待つ更なるセル(セルバッファ内の15番目のセ
ル)が存在するため、スケジューリングリストヘッダテーブル内のキュー番号5
はデキューされず、スケジューリングリスト内の他のキュー番号が割付け型帯域
幅への公平な(ラウンドロビン式の)アクセス権を得るように、ラウンドロビン
式リストの底部に押し込まれる。
セルの発信の後、関連するテーブルは以下のように更新される。セルの発信後
、先頭ポインタ54の内容が一時的レジスタ(図示せず)に書き込まれる。次に
、先頭ポインタ54に、スケジューリングリストの次のキュー番号がロードされ
る。ここで、次のキュー番号は、一時的レジスタの値をキューポインタテーブル
58へのインデックスとして用い、それぞれの位置の値を検索することにより得
られる。一時的レジスタの値(本例では「5」)は、次に、キューポインタテー
ブル58の末尾ポインタ56により指定される位置に書き込まれる(すなわち、
本例では、キューポインタテーブル58の位置7へ「5」が書き込まれる)。最
後に、一時的レジスタの値が末尾ポインタ56へ書き込まれ、それぞれのテーブ
ルの更新が完了する。上記したテーブル更新の結果、それぞれのスケジューリン
グリスト上の、発信可能なセルを備える次のキューがラウンドロビン式に選択さ
れる。キュー番号5が送信用の単一のセルのみを含む場合には、そのセルが交換
機本体へ発信されると、キュー番号5は、ラウンドロビンリストの底部に押し込
まれる代わりに、スケジューリングリストヘッダテーブル52からデキュー、す
なわち、除去さ
れることになる。
上記機構は、各セル時間内に、各入力ポート14において発信されるセルの位
置を特定するのに用いられる。SATエントリーが「0」エントリーを収容して
いる場合、このことは、それぞれの入力ポート14に対して、割付け型帯域幅が
そのタイムスロットに割当てられていないことを示す。特定のSATエントリー
に「0」エントリーが検出されると、帯域幅アービタには、そのタイムスロット
が動的帯域幅に使用可能である、すなわち、帯域幅が、SATを介して割付けら
れていないセルを交換機本体を経由して発信するために使用可能である旨の信号
が付与される。
ペーシング機構はSATと共に、網交換機を通るセル待ち時間を最小化しつつ
、割付け型帯域幅がキューの指定されたスケジューリングリストに付与されるこ
とを保証するのに用いられる。ペースカウンタはペースリミットと共に、スケジ
ューリングリストがその割付け型帯域幅より多くの帯域幅を獲得するのを防止し
つつ、SATエントリーの過剰割付けを許容して、対応するスケジューリングリ
ストから発信されるセルの待ち時間を減少させるのに用いられる。
交換機を通る待ち時間、すなわち、遅延は、スケジューリングリスト上の所与
のキュー又はキュー群に対して割付けられた帯域幅量の関数である。より多くの
ほぼ均等に離間されたSATエントリーを所与のスケジューリングリストに対し
て割当て、対応するSATに対応するスケジューリングリスト番号が少なくとも
所定回数だけ検索された後、特定のスケジューリングリストについてセルの発信
を単に許可することにより、待ち時間は減少される。これについては、以下、更
に詳細に説明する。
より詳細には、ペースリミット及びペースカウンタは、各スケジューリングリ
ストに対応付けられている。図3を参照するに、スケジューリングリスト記述子
70などのスケジューリングリスト記述子は、制御RAM21内のスケジューリ
ングリスト記述子テーブ
ルに格納されている。スケジューリングリスト記述子テーブル72は、対応する
SATに割当てられたスケジューリングリストに対する全てのスケジューリング
リスト記述子を収容している。
本実施例において、ペースリミットは、スケジューリングリスト記述子内の1
0ビット幅のペースリミットフィールドに格納された値を備えている。更に、ペ
ースカウンタは、スケジューリングリスト記述子の別の10ビット幅のペースカ
ウンタフィールドに格納されている。ペースリミットは、過剰に割付けられたス
ケジューリングリスト番号に対して割付け要求が生成された際に、スキップされ
るべき特定のスケジューリングリスト番号のSATエントリー数を示す。ペーシ
ング機構は、スケジューリングリストに割付けられたSATエントリー数が、要
求された割付け型帯域幅に必要とされるSATエントリー数より大きい場合に用
いられる。
例えば、一定の遅延を実現するため特定のスケジューリングリストに32個の
SATエントリーが割当てられたが、その要求された帯域幅を実現するには4つ
のエントリーしか必要とされないと仮定すると、ペースリミットは7にセットさ
れ、カウンタはゼロにセットされる。スケジューリングリスト記述子テーブル7
2内のスケジューリングリスト記述子が初期化されると、ペースカウンタはゼロ
にセットされ、セルが発信されるまでゼロに保持される。
ペーシング機構の作動は、ペースリミットフィールドをゼロにセットすること
により禁止される。スケジューリングリストからの発信に使用可能なセルが存在
する場合に、ペースリミットフィールドがゼロにセットされると、それぞれのス
ケジューリングリストに対する全ての有効なSATエントリーは、割付け型帯域
幅に対する要求を生成することになる。
SATインデックスカウンタが、それぞれのスケジューリングリストのSAT
エントリーを指す場合、ペースカウンタがゼロに等しく、かつ、リストが発信す
るセルを収容していないならば、ペース
カウンタに対して処理は行われず、帯域幅アービタに信号を送ることによりタイ
ムスロットは動的帯域幅へ引き渡される。従って、ペースカウンタがゼロに初期
化された後、セルが発信されるまで、ペースカウンタはゼロに保持される。
交換機本体9のデータスイッチ10へセルが移されると、ペースカウンタはペ
ースリミットにより指定される値にセットされる。SATエントリーが対応する
次のスケジューリングリストを指すごとに、ペースカウンタの値がゼロか否かが
検査される。ペースカウンタがゼロに等しくなければ、ペースカウンタはデクリ
メントされ、タイムスロットは動的帯域幅に割当てられる。ペースカウンタがデ
クリメントされた後、ペースカウンタがゼロに等しく、セルが発信のためスケジ
ューリングリストにエンキューされたならば、そのセルは交換機本体9のデータ
スイッチ10へ発信され、ペースカウンタはペースリミット値にプリセットされ
る。ペースカウンタがゼロに等しく、対応するスケジューリングリストにエンキ
ューされるセルが存在しなければ、対応するスケジューリングリストにセルがエ
ンキューされるまで、ペースカウンタはゼロに保持される。かかるセルは、対応
するスケジューリングリストに対する次のSATエントリーが検索された際に発
信される。セルの発信の後、ペースカウンタは再びペースリミット値にセットさ
れる。
本願で開示されるペーシング方法について、更に図4のフローチャートを参照
して説明する。SATの各々について、各TSPPにおいて同様の方法が用いら
れる。
ステップ100に示す如く、SATインデックスカウンタはインクリメントさ
れ、それぞれのSATの次のエントリーを指す。ステップ102に示す如く、そ
れぞれのSATエントリーが読み出され、ステップ104に示す如く、ステップ
102においてアクセスされたSATエントリーが有効なスケジューリングリス
トに対応するか否かを確認するための検査が行われる。ステップ106に示す
如く、SATエントリーが有効なスケジューリングリストに対応しなければ、そ
れぞれのSATタイムスロットは動的帯域幅に割当てられる。帯域幅アービタに
、それぞれのタイムスロットの使用可能性に関する信号が付与され、ステップ1
00に示す如く、次のセルクロックにおいてSATインデックスカウンタはイン
クリメントされる。ステップ104において、SATエントリーが有効なスケジ
ューリングリストに対応していると判定されれば、ステップ108において、そ
れぞれのスケジューリングリストに対応付けられたセルが発信のためエンキュー
されているか否かを判定する更なる検査が実行される。発信のためエンキューさ
れたセルが存在しなければ、ステップ110に示す如く、ペースカウンタの値が
ゼロに等しいか否かが検査される。カウンタ値がゼロに等しければ、カウンタ値
は変更されず、ステップ106に示す如く、それぞれのSATタイムスロットが
動的帯域幅に割当てられる。そして、次のセルクロックが到来すると、ステップ
100に示す如く、SATインデックスカウンタがインクリメントされる。ステ
ップ110でのペースカウンタの検査により、ペースカウンタがゼロに等しくな
いことが判明したならば、ステップ112に示す如く、ペースカウンタがデクリ
メントされ、ステップ106に示す如く、それぞれのタイムスロットが動的帯域
幅に割付けられる。そして、次のセルクロックが到来すると、SATインデック
スカウンタはインクリメントされる。
ステップ108の検査により、それぞれのスケジューリングリストに対応付け
られたセルが送信のためエンキューされていることが判明したならば、ステップ
114に示す如く、ペースカウンタの値がゼロに等しいか否かが検査される。ペ
ースカウンタがゼロに等しくなければ、それぞれのスケジューリングリストに対
してエンキューされたセルは交換機本体へ発信されず、ステップ112に示す如
く、ペースカウンタがデクリメントされる。ステップ112におけるペースカウ
ンタのデクリメントの後、ステップ106に示す
如く、それぞれのSATタイムスロットが動的帯域幅に割付けられる。そして、
次のセルクロックが到来すると、ステップ100に示す如く、SATインデック
スカウンタがインクリメントされる。
ステップ108に示す如く、それぞれのスケジューリングリストに対応付けら
れたセルが発信のためエンキューされており、ステップ114に示す如く、ペー
スカウンタがゼロに等しければ、ステップ116に示す如く、発信のためそれぞ
れのスケジューリングリストに対してエンキューされた最初のキューが交換機本
体9のデータスイッチ10へ転送される。セルが交換機本体へ発信された後、ス
テップ118に示す如く、ペースカウンタはペースリミット値にプリセットされ
る。その後、ステップ100に示す如く、次のセルクロックが到来するとSAT
インデックスカウンタがインクリメントされる。
以上の方法は、各TSPP14に対応付けられた各SATに対して並行して適
用される。
上述した手法により、発信用にスケジュールされた最初のセルは、ペースカウ
ンタがゼロに等しい場合に、各スケジューリングリストに対する次のSATエン
トリーが認識された際に、交換機本体へ転送されることになる。更に、各SAT
エントリーが認識されるごとに(その値が既にゼロでないならば)、発信可能な
セルが存在しなくても、着信中のセルは(SATエントリー割当てに応じて)ペ
ースカウンタがゼロへデクリメントされた時点で着信しやすくなり、これにより
、それぞれのスケジューリングリストの次のSATエントリーが認識された時点
でセルの発信が許可されることになる。本ペーシング手法を用いるSATエント
リーは、帯域幅の過剰割付けが行われない場合よりもSAT内に頻繁に現れるの
で、平均セル待ち時間は、本ペーシング手法を伴わないSATを用いたシステム
の場合よりも短縮される。
本願で開示するペーシング機構によれば、また、本機構を用いな
い場合に割当て可能な帯域幅よりも少ない帯域幅をスケジューリングリストへの
割当てることも可能となる。特に、帯域幅割付けのため交換機割付けテーブルを
用いるシステムにおいて、割当て可能な帯域幅の最小増加量は、テーブル内の1
つのタイムスロットにおいて割当て可能な帯域幅に相当している。ペーシング機
構によれば、SATテーブルに1又は2以上のスケジューリングリスト番号を格
納し、ペースリミットカウンタにスケジューリングリストエントリーの数よりも
大きい数を格納することにより、SATテーブルを巡回するサイクル全体又はサ
イクルの非整数倍をスキップすることができる。例えば、1つのSATテーブル
エントリーのみが選択されたスケジューリングリスト番号を有し、そのスケジュ
ーリングリストに対するペースリミットが1にセットされたならば、ペースカウ
ンタのカウントダウンの後、セル発信の待ち時間が1回のSATテーブルサイク
ルを越えなくとも、タイムスロットはSATテーブルを巡回する2サイクルごと
にスケジューリングリストに対して割り当てられるのみである。待ち時間は、指
定されたスケジューリングリストに対するSATテーブルへ帯域幅を過剰に割付
けることにより更に減少される。例えば、待ち時間は、指定されたスケジューリ
ングリスト番号をSATテーブル内の2つのSATエントリーに割当て、ペース
リミットを3にセットすることにより減少される。この場合、セルは2回のSA
Tテーブルサイクルごとに発信されるが、ペースカウンタがゼロまでカウントダ
ウンされると、待ち時間はSATテーブルの2分の1を循環する時間以下となる
。
本願に開示されるペーシング機構により、特定のスケジューリングリストの要
求に基づいて帯域幅を割付ける機能において柔軟性が得られる。更に、交換機を
通る遅延が減少され、バースト的なセルトラヒックは、有利なことに、予め定め
られた帯域幅割付けに従って速度調整すなわち平滑化される。
以上の説明は、網交換機において、帯域幅を割付け、セル待ち時
間を減少させる新規な方法及び装置の例示である。当業者には、本願で開示され
た方法及び装置の本発明の概念から逸脱しない他の実施例及び変形は明らかであ
ろう。従って、本発明は、本願で開示された方法及び装置に存在し、又は、これ
らが有する新規な特徴又はその組み合わせの各々を包含するものとみなされるべ
きであり、添付の請求の範囲の範囲及び精神によってのみ限定されるべきである
。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(KE,LS,MW,SD,S
Z,UG),UA(AM,AZ,BY,KG,KZ,MD
,RU,TJ,TM),AL,AM,AT,AU,AZ
,BB,BG,BR,BY,CA,CH,CN,CZ,
DE,DK,EE,ES,FI,GB,GE,HU,I
L,IS,JP,KE,KG,KP,KR,KZ,LK
,LR,LS,LT,LU,LV,MD,MG,MK,
MN,MW,MX,NO,NZ,PL,PT,RO,R
U,SD,SE,SG,SI,SK,TJ,TM,TR
,TT,UA,UG,US,UZ,VN
(72)発明者 ハウザー,スティーヴン エイ
アメリカ合衆国,マサチューセッツ州
01803,バーリントン,ファームズ・ドラ
イヴ 106番
(72)発明者 マニング,トマス エイ
アメリカ合衆国,マサチューセッツ州
01532,ノースボロ,サマー・ストリート
26番
(72)発明者 ストラブル,レイモンド エル
アメリカ合衆国,マサチューセッツ州
01507,チャールトン,バーリンゲイム・
ロード 46番
【要約の続き】
ストに対応付けられたセルが少なくとも1つの出力ポー
ト(16)による網リンクへの送信のため交換機本体
(9)を経て発信され得るか否かを判定する。
Claims (1)
- 【特許請求の範囲】 1. 複数の入力ポートと、複数の出力ポートと、前記複数の入力ポートの1つ に対応付けられたキューに送信のため加えられたセルを、前記複数の出力ポート の少なくとも1つへ選択的に転送する交換機本体とを有する網交換機において帯 域幅を割付ける方法であって、 メモリに格納されたテーブルから、所定の順序で、少なくとも1つが第1の所 定値を有する複数のテーブルエントリーを繰り返し検索する段階と、 前記第1の所定値に対応付けられ、前記第1の所定値を有する所定複数のテー ブルエントリーが検索される前に前記複数の入力ポートの1つに対応付けられた 前記キューに送信のため加えられたセルを、前記第1の所定値を有する前記所定 複数の前記テーブルエントリーが検索された際にのみ前記交換機本体へ発信する 段階と、よりなる方法。 2. 前記発信する段階は、 前記第1の所定値を有する前記所定複数のテーブルエントリーが検索された後 、前記第1の所定値を有する次のテーブルエントリーが検索された際に、前記第 1の所定値に対応付けられ、前記交換機本体への送信のためキューに加えられた セルを発信する段階を更に備える請求項1記載の方法。 3. 前記繰り返し検索する段階は、 前記複数のテーブルエントリーを前記メモリ内に格納し、該メモリ内の前記テ ーブルエントリーの各々は所定のアドレスを有する段階と、 アドレス順序を繰り返し生成する段階と、 前記アドレス順序に従って前記テーブルエントリーにアクセスする段階とを備 える請求項1記載の方法。 4. 前記キューは少なくともある時点で複数のキューを備え、 前記第1の所定値に対応付けられたセルを発信する前記段階は、前記セルを前 記複数のキューの1つから発信する段階を備える請求項1記載の方法。 5. 前記セルを前記複数のキューの1つから発信し、前記複数のキューを所定 の順序で選択し、 前記第1の所定値に対応付けられた前記セルを発信する前記段階は、前記セル を前記複数のキューの選択されたキューから発信する段階を備える請求項4記載 の方法。 6. 前記所定の順序はラウンドロビン式順序である請求項5記載の方法。 7. 前記順序で前記複数のキューの次のキューから前記セルを発信する前記段 階は、前記セルを、前記複数のキューの各キューから、前記複数のキューの各キ ュー内での先入れ先出し(FIFO)方式で発信する段階を更に備える請求項5 記載の方法。 8. 前記複数の入力ポートの前記1つにおいて第1のセルを受信し、該第1の セルを前記キューに格納する段階と、 前記第1のセルの受信に続いて、第2のセルを受信し、該第2のセルを前記キ ューに格納する段階とを更に含む請求項1記載の方法。 9. 前記第1の所定値を有する前記テーブルエントリーを、前記第1の所定値 を有する前記テーブルエントリーが実質的に周期的に 検索されるよう、前記メモリ内に選択的に格納する請求項1記載の方法。 10. 前記複数のテーブルエントリーの少なくとも2つは前記第1の所定値を 収容する請求項1記載の方法。 11. 前記発信する段階は 前記第1の所定値を有し、前記交換機本体への送信のためキューに加えられた セルを、前記第1の所定値を有する前記所定複数のテーブルエントリーが検索さ れた後、前記第1の所定値を有する次のテーブルエントリーが検索された際に発 信する段階を更に備える請求項10記載の方法。 12. 複数の入力ポートと、複数の出力ポートと、前記複数の入力ポートの1 つにおけるキューに送信のため加えられたセルを、前記複数の出力ポートの少な くとも1つへ選択的に転送する交換機本体とを有する網交換機において帯域幅を 割付ける方法であって、 メモリに格納されたテーブルから、所定の順序で、少なくとも1つが第1の所 定値を有する複数のテーブルエントリーを繰り返し検索する段階と、 前記第1の所定値に対応付けられ、前記交換機本体への送信のためキューに加 えられた第1のセルを、前記第1の所定値を有する前記テーブルエントリーの1 つが検索された際に、前記交換機本体へ発信する第1の発信段階と、 前記第1の所定値に対応付けられた第2のセルが発信のため、前記第1の所定 値を有する所定複数のテーブルエントリーが検索される前に、前記第1の所定値 に対応付けられたキューに加えられたならば、前記第2のセルがキューに加えら れた後、前記第1の所定値を有する前記所定複数のテーブルエントリーが検索さ れた際に、前 記第2のセルを前記交換機本体へ発信する第2の発信段階と、を備える方法。 13. 前記第2の発信段階は、前記第1の所定値に対応付けられた第2のセル が発信のため、前記第1の所定値を有する前記所定複数のテーブルエントリーが 検索される前に、前記第1の所定値に対応付けられたキューに加えられたならば 、該第2のセルがキューに加えられた後、前記第1の所定値を有する次のテーブ ルエントリーが検索された際に、前記第2のセルを前記交換機本体へ発信する段 階を更に含む請求項12記載の方法。 14. 前記繰り返し検索する段階は、 前記複数のテーブルエントリーを前記メモリ内に格納し、該メモリ内の前記テ ーブルエントリーの各々は所定のアドレスを有する段階と、 アドレス順序を繰り返し生成する段階と、 前記アドレス順序に従って前記テーブルエントリーにアクセスする段階とを更 に備える請求項12記載の方法。 15. 前記キューは少なくともある時点で複数のキューを備え、前記第1の所 定値に対応付けられたセルを発信する前記段階は、前記セルを前記複数のキュー の1つから発信する段階を更に備える請求項12記載の方法。 16. 前記複数のキューの各キューを所定の順序で選択する段階を更に備え、 前記第1の所定値に対応付けられた前記セルを発信する前記段階は、前記セル を前記複数のキューの選択されたキューから発信する段階を備える請求項15記 載の方法。 17. 前記複数のキューの各キューを所定の順序で選択する前記段階は、前記 複数のキューの各キューをラウンドロビン式順序で選択する段階を備える請求項 16記載の方法。 18. 前記複数のキューの選択されたキューから前記セルを前記所定の順序で 発信する前記段階は、前記セルを前記複数のキューの選択されたキューから、前 記複数のキューの各キュー内での先入れ先出し(FIFO)方式で発信する段階 を更に備える請求項16記載の方法。 19. 前記複数の入力ポートの前記1つにおいて前記第1のセルを受信し、該 第1のセルを前記キューに格納する段階と、 前記第1のセルの受信に続いて、前記入力ポートの前記1つにおいて第2のセ ルを受信し、該第2のセルを前記キューに格納する段階とを更に含む請求項12 記載の方法。 20. 前記第1の所定値を有する前記テーブルエントリーを、前記第1の所定 値を有する前記テーブルエントリーが実質的に周期的に検索されるよう、前記テ ーブル内に選択的に格納する請求項12記載の方法。 21. 前記複数のテーブルエントリーの少なくとも2つは前記第1の所定値を 収容する請求項12記載の方法。 22. 前記発信する段階は、 前記第1の所定値に対応付けられ、前記交換機本体への送信のためキューに加 えられたセルを、前記第1の所定値を有する前記所定複数のテーブルエントリー が検索された後、前記第1の所定値を有 する次のテーブルエントリーが検索された際に発信する段階を更に備える請求項 21記載の方法。 23. 複数の入力ポートと、複数の出力ポートと、セルを前記複数の入力ポー トの1つから前記複数の出力ポートの1つへ選択的に転送するデータスイッチと を有する網交換機において帯域幅を割付ける方法であって、 メモリに格納されたテーブルから、所定の順序で、少なくとも1つが、前記入 力ポートのキューに対応付けられた第1の所定値を有する複数のテーブルエント リーを繰り返し検索する段階と、 前記第1の所定値を有する前記テーブルエントリーの各々が検索された際に、 カウンタ値を検査して該カウンタ値が第2の所定値に等しいか否かを判定する段 階と、 前記カウンタ値が前記第2の所定値に等しく、セルが送信のため、前記第1の 所定値に対応付けられたキューに加えられているならば、 前記キューに加えられたセルを、前記出力ポートのうち少なくとも選択された 出力ポートへの配信のため、前記第1の所定値に対応付けられた前記キューから 前記データスイッチへ転送し、 前記カウンタ値を第3の所定値にセットする段階と、 前記第2のカウンタ値が前記第2の所定値に等しくなければ、前記カウンタ値 を更新する段階とを備える方法。 24. 前記カウンタ値を更新する段階は、前記カウンタ値が前記第2の所定値 に接近し等しくなるように、前記カウンタ値を変更する段階よりなる請求項23 記載の方法。 25. 前記第2の所定値はゼロに等しく、前記変更する段階は、前記カウンタ 値をデクリメントする段階よりなる請求項24記載の方法。 26. 前記網交換機は、前記複数の入力ポートの各々に対してテーブルを含み 、前記方法は、請求項31記載の各段階を前記テーブルの各々に対して繰り返す 段階を含み、前記テーブルの各々に対する前記第1の所定値は異なる第1の所定 値であってもよい請求項23記載の方法。 27. 前記少なくとも1つのテーブルエントリーを、前記第1の所定値を有す る前記テーブルエントリーが実質的に周期的に検索されるよう、前記テーブル内 に選択的に格納する請求項23記載の方法。 28. 前記複数のテーブルエントリーの少なくとも2つは前記第1の所定値を 収容する請求項23記載の方法。 29. 前記発信する段階は、 前記第1の所定値に対応付けられ、前記データスイッチへの送信のためキュー に加えられたセルを、前記第1の所定値を有する前記所定複数のテーブルエント リーが検索された後、前記第1の所定値を有する次のテーブルエントリーが検索 された際に発信する段階を更に備える請求項24記載の方法。 30. 複数の入力ポートと、複数の出力ポートと、前記入力ポート及び前記出 力ポートと電気的に通信し、受信されたセルを前記入力ポートの1つから前記出 力ポートの少なくとも1つへ発信するよう動作可能な交換機本体とを有する網交 換機であって、 第1の所定値であるキュー識別子を有し、前記入力ポートの1つに対応付けら れたキューと、 前記第1の所定値を有する少なくとも1つのキュー識別子を収容 するキュー識別子シーケンスを繰り返し生成するよう動作可能なキュー識別子生 成器と、 前記第1の所定値を有する所定複数のキュー識別子が出力される前に、セルが 前記キューに加えられたならば、前回のセルが前記キューから発信された後に前 記キュー識別子生成器により前記第1の所定値を有する前記所定複数のキュー識 別子シーケンスが出力された後、前記セルを前記入力ポートの1つのキューから 前記交換機本体へ発信すするよう動作可能なセル発信制御器とを備える網交換機 。 31. 前記セル発信制御器は、前回のセルが前記キューから発信されてから、 前記キュー識別子生成器により前記第1の所定値を有する少なくとも前記所定複 数のキュー識別子が出力されたならば、セルが前記キューに加えられた後、前記 キュー識別子生成器により前記第1の所定値を有する次のキュー識別子が出力さ れた際に、前記セルを前記入力ポートの1つの前記セルから前記交換機へ発信す るよう更に動作可能である請求項30記載の網交換機。 32. 前記キュー識別子生成器は、 第1の所定の順序で一連のアドレスを繰り返し生成するよう動作可能なアドレ ス生成器と、 複数のテーブルエントリーを有するテーブルを収容するメモリとを備え、 前記複数のテーブルエントリーの選択されたエントリーは前記キュー識別子を 備え、前記メモリは前記アドレス生成器に応答して、前記アドレスの各々に応じ て前記テーブルエントリーの1つを出力し、前記テーブルは前記第1の所定値を 有する少なくとも2つのキュー識別子を収容する請求項30記載の網交換機。 33. 前記アドレス生成器は、クロック入力に応答して連続アドレスを出力す るよう動作可能である請求項32記載の網交換機。 34. 前記キューは少なくともある時点で複数のキューよりなる請求項30記 載の網交換機。 35. セルを前記複数のキューの各キューから所定の順序で発信するよう動作 可能なセル発信制御器を更に備える請求項34記載の網交換機。 36. 前記セル発信制御器は、セルを前記複数のキューの各キューからラウン ドロビン式順序で発信するよう動作可能である請求項35記載の網交換機。 37. 前記キュー識別子生成器は、前記第1の所定値を有するキュー識別子を 実質的に周期的に出力するよう動作可能である請求項30記載の網交換機。 38. 前記キュー識別子の少なくとも2つは前記第1の所定値を有する請求項 30記載の方法。 39. 前記発信する段階は、 前記第1の所定値に対応付けられ、前記交換機本体への送信のためキューに加 えられたセルを、前記第1の所定値を有する前記所定複数のキュー識別子が検索 された後、前記第1の所定値を有する次のキュー識別子が検索された際に発信す る段階を更に備える請求項38記載の方法。 40. 網交換機の複数の入力ポートから交換機本体を介して網交 換機の複数の出力ポートへ転送する網交換機であって、 第1の所定の順序で一連のアドレスを繰り返し生成するよう動作可能なアドレ ス生成器と、 少なくとも1つは第1の所定値を有する複数のテーブルエントリーを備えるテ ーブルを収容し、前記アドレス生成器に反応して、アドレス入力に応じて前記テ ーブルエントリーの1つを出力するよう動作可能なメモリと、 カウンタ値を収容するカウンタと、 第2の所定値を収容する格納レジスタと、 前記第1の所定値に対応付けられ、前記出力ポートの少なくとも1つへの送信 のため少なくとも1つのセルを格納するキューと、 前記テーブルからの、前記第1の所定値の前記複数のエントリーの各々の出力 に応じて、前記カウンタ値が第3の所定値に等しいか否かを判定するよう動作可 能な帯域幅制御器とを備え、 前記帯域幅制御器は、前記カウンタ値が前記第3の所定値に等しく、セルが送 信のため前記キューに加えられているならば、 前記セルを前記キューから前記交換機本体へ発信し、 前記カウンタ値を前記第2の所定値にセットするよう更に動作可能であり、 前記帯域幅制御器は、前記カウンタ値が前記第3の所定値に等しくなければ、 前記カウンタ値を更新するよう更に動作可能である網交換機。 41. 前記第3の所定値はゼロに等しく、前記帯域幅制御器は前記カウンタ値 がゼロに等しくないならば前記カウンタをデクリメントするよう動作可能である 請求項40記載の網交換機。 42. 前記第2の所定値は1より大きい請求項40記載の網交換機。 43. 前記メモリは前記アドレス生成器に反応して、前記第1の所定値を有す るテーブルエントリーを実質的に周期的に出力するよう動作可能である請求項4 0記載の網交換機。 44. 前記複数のテーブルエントリーの少なくとも2つは前記第2の所定値を 収容する請求項40記載の網交換機。 45. 前記発信する段階は、 前記第1の所定値に対応付けられ、前記交換機本体への送信のためキューに加 えられたセルを、前記第1の所定値を有する前記所定複数のテーブルエントリー が検索された後、前記第1の所定値を有する次のテーブルエントリーが検索され た際に発信する段階を更に備える請求項44記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US149895P | 1995-07-19 | 1995-07-19 | |
US60/001,498 | 1995-07-19 | ||
PCT/US1996/011964 WO1997004570A1 (en) | 1995-07-19 | 1996-07-18 | Controlling bandwidth allocation using a pace counter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11510324A true JPH11510324A (ja) | 1999-09-07 |
Family
ID=38659729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9506067A Pending JPH11510324A (ja) | 1995-07-19 | 1996-07-18 | ペースカウンタを用いた帯域幅割付けの制御 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH11510324A (ja) |
AU (1) | AU6503696A (ja) |
WO (1) | WO1997004570A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094564A (ja) * | 2000-07-05 | 2002-03-29 | Roke Manor Research Ltd | 交換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5465331A (en) * | 1992-12-23 | 1995-11-07 | International Business Machines Corporation | Apparatus having three separated and decentralized processors for concurrently and independently processing packets in a communication network |
KR960003783B1 (ko) * | 1993-11-06 | 1996-03-22 | 한국전기통신공사 | 광대역 종합정보통신망 가입자 액세스 장치의 비동기 전달방식(atm) 다중화 처리 장치 및 방법 |
-
1996
- 1996-07-18 JP JP9506067A patent/JPH11510324A/ja active Pending
- 1996-07-18 WO PCT/US1996/011964 patent/WO1997004570A1/en active Application Filing
- 1996-07-18 AU AU65036/96A patent/AU6503696A/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094564A (ja) * | 2000-07-05 | 2002-03-29 | Roke Manor Research Ltd | 交換装置 |
Also Published As
Publication number | Publication date |
---|---|
AU6503696A (en) | 1997-02-18 |
WO1997004570A1 (en) | 1997-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5982771A (en) | Controlling bandwidth allocation using a pace counter | |
US7058057B2 (en) | Network switch port traffic manager having configurable packet and cell servicing | |
US6292492B1 (en) | Efficient method and apparatus for allocating memory space used for buffering cells received on several connections in an asynchronous transfer mode (ATM) switch | |
US7023841B2 (en) | Three-stage switch fabric with buffered crossbar devices | |
JP4024904B2 (ja) | データパケットを受け取りパケット交換回路に配信するデータユニット及びそのデータユニットを含む交換機 | |
US5255265A (en) | Controller for input-queued packet switch | |
US7133399B1 (en) | System and method for router central arbitration | |
US6768717B1 (en) | Apparatus and method for traffic shaping in a network switch | |
JP2001217836A (ja) | Atmセルの配布をスケジューリングする際に使用する重み付きラウンドロビンエンジン | |
US5742597A (en) | Method and device for multipoint switching and arbitration in output-request packet switch | |
CN112615796B (zh) | 一种兼顾存储利用率与管理复杂度的队列管理系统 | |
EP0839422B1 (en) | Linked-list structures for multiple levels of control in an atm switch | |
JPH11510010A (ja) | 割付け型及び動的帯域幅管理 | |
US6212181B1 (en) | Method for using the departure queue memory bandwidth to support additional cell arrivals in an ATM switch | |
JPH11510324A (ja) | ペースカウンタを用いた帯域幅割付けの制御 | |
JP4504606B2 (ja) | ネットワークスイッチにおいてトラフィックを成形する装置及び方法 | |
JPH11510003A (ja) | ポイントツーマルチポイントアービトレーション | |
JPH11510011A (ja) | ポイントツーポイント及びマルチポイント伝送用優先度アービトレーション | |
WO1997004565A9 (en) | Priority arbitration for point-to-point and multipoint transmission | |
JPH11510327A (ja) | 非同期転送モードベースドサービス統合交換機 | |
JP2002516038A (ja) | 網交換機におけるマルチポイントツーマルチポイントエコー処理 |