JPH114821A - X-ray diagnostic device - Google Patents

X-ray diagnostic device

Info

Publication number
JPH114821A
JPH114821A JP9161743A JP16174397A JPH114821A JP H114821 A JPH114821 A JP H114821A JP 9161743 A JP9161743 A JP 9161743A JP 16174397 A JP16174397 A JP 16174397A JP H114821 A JPH114821 A JP H114821A
Authority
JP
Japan
Prior art keywords
transistor
pixel
electrode
signal
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9161743A
Other languages
Japanese (ja)
Other versions
JP3462041B2 (en
Inventor
Shiyuuichi Uchikoga
修一 内古閑
Manabu Tanaka
学 田中
Akira Konno
晃 金野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16174397A priority Critical patent/JP3462041B2/en
Publication of JPH114821A publication Critical patent/JPH114821A/en
Application granted granted Critical
Publication of JP3462041B2 publication Critical patent/JP3462041B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a high definition image (an animation) without impairing an advantage of a direct converting method to prevent elemental rupture by a voltage increase in picture element electric potential by providing an active element which is connected to picture element capacity to accumulate detecting electric charge corresponding to a carrier and releases partial electric charge of the detecting electric charge to source electric potential. SOLUTION: An electrode 100 and a picture element electrode 104 are arranged so as to vertically sandwich a photoconductor 101 to generate a carrier by X-ray irradiation, and the following circuit constitution is formed to read signal electric charge on the picture element electrode 104. A high withstand voltage transistor Tr10 to which signal capacity 105 is connected in parallel is connected to this picture element electrode 104, and a second Tr106 is connected. The signal electric charge is distributed to the picture element capacity 104 and the signal capacity 105 of the photoconductor 101 by X-ray irradiation, and when picture element electric potential (at a point A) increases, gate voltage is impressed on a gate line 110 of a Tr10, and is put in an ON condition. Therefore, a part of electric charge is released, and the impression of breakdown voltage on a Tr106 and the signal capacity 105 is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直接変換方式のX
線診断装置の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a direct conversion type X
The present invention relates to the structure of a line diagnostic device.

【0002】[0002]

【従来の技術】従来からX線診断装置は検体を非破壊で
検査できる有用な装置であり、高精細で動画が得られる
事が望まれている。さらに、装置の大型、重厚化を避け
るために、診断装置の平面型検出器が必要とされてい
る。これらの要請を達成する為に、アクティブマトリッ
クス型の平面検出器が提案されている。この様な平面検
出器には間接変換方式と直接変換方式とがあるが、直接
変換方式は、間接変換方式と比べて高精細な画像を得る
事ができる。この直接変換方式は、例えば、E.I.DuPont
USP5319206 や、 D.L.Lee et al. SPIE vol.2432 p.23
7 1995で知られており、図13(a)、(b)に沿って
説明する。まず、光導電体301に入射したX線Xは、
電子・正孔対309を発生させ、この発生した電荷は信
号容量305と、画素電極304と対向する電極300
とで形成される容量とで分配される。X線入射の電荷
は、トランジスタのゲートGがゲート信号Glからの信
号によって開く事によりドレインD1〜D4を通して積
分器に集められる。直接変換方式では、光導電体301
に入射した情報が全て電子・正孔対309として収集さ
れるという点で、画素電極形状を精細化することで、高
精細な画像を実現する事が可能である。ここで、308
は電源であり、また絶縁膜302は、X線量が多い場合
発生する電子・正孔対309も同時に大量発生するため
画素電極304電位が異常上昇する事に起因する回路の
破壊防止用の膜である。この絶縁膜302によって形成
される容量は等価回路上では保護容量312となる。こ
の新たに設けられた保護容量312はX線照射によって
発生した電子・正孔対にに対応した電荷による電位上昇
を緩和する効果を持つ。従って、トランジスタ306や
信号容量305の破壊を防止する事が出来る。
2. Description of the Related Art Conventionally, an X-ray diagnostic apparatus is a useful apparatus capable of non-destructively examining a specimen, and it has been desired to obtain a moving image with high definition. Furthermore, in order to avoid an increase in the size and weight of the apparatus, a flat detector of the diagnostic apparatus is required. In order to achieve these requirements, an active matrix type flat detector has been proposed. Such a plane detector includes an indirect conversion method and a direct conversion method. The direct conversion method can obtain a higher definition image than the indirect conversion method. This direct conversion method is, for example, EIDuPont
USP5319206, DLLee et al. SPIE vol.2432 p.23
7 1995, which will be described with reference to FIGS. 13 (a) and 13 (b). First, the X-ray X incident on the photoconductor 301 is
An electron-hole pair 309 is generated, and the generated charge is transferred to the signal capacitor 305 and the electrode 300 facing the pixel electrode 304.
And the volume formed by X-ray incident charges are collected by the integrator through the drains D1 to D4 when the gate G of the transistor is opened by a signal from the gate signal Gl. In the direct conversion method, the photoconductor 301
Since all the information incident on the pixel electrode is collected as electron-hole pairs 309, it is possible to realize a high-definition image by refining the shape of the pixel electrode. Where 308
Is a power supply, and the insulating film 302 is a film for preventing the destruction of a circuit caused by an abnormal rise in the potential of the pixel electrode 304 because a large amount of electron-hole pairs 309 generated when the amount of X-rays is large are simultaneously generated. is there. The capacitance formed by the insulating film 302 becomes a protection capacitance 312 on an equivalent circuit. The newly provided protection capacitor 312 has an effect of alleviating a potential rise due to charges corresponding to the electron-hole pairs generated by X-ray irradiation. Therefore, destruction of the transistor 306 and the signal capacitor 305 can be prevented.

【0003】しかし、この従来方法では、動画に対応で
きないという欠点を持つ。この事を、特に図13 (b )
の等価回路を用いて説明する。X線によって発生した電
荷は、保護容量312、光導電体の画素電極304の容
量、及び信号容量305とに分配される。トランジスタ
306のゲートGを開く事によって、信号容量305と
光導電体の容量304の電荷をデータ線Dを用いて読み
出す事が出来る。電荷の読み取り作業によって、信号容
量305と光導電体の容量304を初期化する事ができ
る。この時、保護容量312の電荷を初期化する為に
は、光導電体301の内部抵抗とトランジスタ306の
抵抗に依存する時定数分の時間を要する。従ってこの方
式では、高精細化を達成することができても、直接方式
で特有の問題である動画を得る事ができないと言う問題
を抱えている。
[0003] However, this conventional method has a drawback that it cannot handle moving images. This is especially shown in Figure 13 (b)
This will be described using the equivalent circuit of FIG. The charge generated by the X-rays is distributed to the protection capacitor 312, the capacitance of the photoconductor pixel electrode 304, and the signal capacitance 305. By opening the gate G of the transistor 306, charges of the signal capacitor 305 and the photoconductor capacitor 304 can be read using the data line D. The signal capacity 305 and the capacity 304 of the photoconductor can be initialized by the charge reading operation. At this time, in order to initialize the charge of the protection capacitor 312, a time corresponding to a time constant depending on the internal resistance of the photoconductor 301 and the resistance of the transistor 306 is required. Therefore, this method has a problem that, even if high definition can be achieved, a moving image which is a problem peculiar to the direct method cannot be obtained.

【0004】[0004]

【発明が解決しようとする課題】従来の直接変換方式を
用いた方式では、高精細な画像を得ることができてもそ
の動画を得ることができなかった。本発明では、X線診
断装置において画素電位の電圧上昇による素子破壊を防
止する直接変換方式の利点を損なうことなく高精細な画
像をしかも動画で得ることのできるX線診断装置を提供
することを目的とする。
In the conventional system using the direct conversion system, a moving image cannot be obtained even if a high-definition image can be obtained. An object of the present invention is to provide an X-ray diagnostic apparatus capable of obtaining a high-definition image as a moving image without impairing the advantage of a direct conversion method for preventing element destruction due to a rise in pixel potential in the X-ray diagnostic apparatus. Aim.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に請求項1のX線診断装置は、2つの対向する主面を有
しX線照射によりキャリアを発生させる光導電体と、前
記光導電体の一方の主面側に形成され前記キャリアを受
け取る画素電極と、この画素電極と電源電位間に接続さ
れ前記キャリアを受け取って前記キャリアに対応する検
出電荷を蓄積する信号容量と、この信号容量に接続され
前記電荷を画素電位として検出する第1のトランジスタ
とを有するX線診断装置において、前記画素容量に接続
され前記検出電荷の一部の電荷を前記電源電位に逃がす
能動素子を具備することを特徴とする。
According to a first aspect of the present invention, there is provided an X-ray diagnostic apparatus, comprising: a photoconductor having two opposing main surfaces and generating carriers by X-ray irradiation; A pixel electrode formed on one main surface side of the conductor to receive the carrier, a signal capacitor connected between the pixel electrode and a power supply potential to receive the carrier and accumulate detected charges corresponding to the carrier; An X-ray diagnostic apparatus having a first transistor connected to a capacitor and detecting the charge as a pixel potential, comprising: an active element connected to the pixel capacitor and releasing a part of the detected charge to the power supply potential. It is characterized by the following.

【0006】請求項2のX線診断装置は、請求項1にお
いて前記能動素子は、第1のトランジスタに比べて耐圧
の高い第2のトランジスタであり、ソース・ドレイン電
極とゲート電極間にオフセット領域を有しこのオフセッ
ト領域におけるゲート電極からの前記ソース・ドレイン
電極間の設定距離によって前記一部の電荷の量を制御す
る事を特徴とする。
According to a second aspect of the present invention, in the first aspect, the active element is a second transistor having a higher withstand voltage than the first transistor, and an offset region between the source / drain electrode and the gate electrode. And the amount of the partial charge is controlled by a set distance between the source electrode and the drain electrode from the gate electrode in the offset region.

【0007】請求項3のX線診断装置は、2次元配置す
る複数のX線受光素子と、前記X線受光素子と一対で複
数形成され前記X線受光素子から発生する電荷を蓄積す
る画素容量と、この画素容量毎に一対で複数形成され前
記画素容量にソースが接続されゲートが開くタイミング
に従って前記画素容量に蓄積された電荷をドレインから
検出信号として取り出す第1のトランジスタと、前記第
1のトランジスタ夫々のソースと電源電位の間に接続さ
れた複数の保護容量とを備える直接変換方式のX線診断
装置において、前記画素容量の前記電荷を蓄積する端子
と電源電位間に接続され前記端子が一定電位を越えた際
に前記電荷の一部を前記電源電位に逃がす能動素子を具
備することを特徴とする。請求項4のX線診断装置は、
請求項3において、前記能動素子が、前記保護容量の両
端にソース・ドレインが接続された第2のトランジスタ
であることを特徴とする。
According to a third aspect of the present invention, there is provided an X-ray diagnostic apparatus, wherein a plurality of X-ray receiving elements are two-dimensionally arranged, and a plurality of pixel capacitors are formed in a pair with the X-ray receiving elements and accumulate charges generated from the X-ray receiving elements. A first transistor which is formed as a pair for each pixel capacitor and which extracts a charge stored in the pixel capacitor as a detection signal from a drain in accordance with a timing at which a source is connected to the pixel capacitor and a gate is opened; In a direct conversion type X-ray diagnostic apparatus including a plurality of protective capacitors connected between a source of each transistor and a power supply potential, the terminal connected between a terminal for storing the electric charge of the pixel capacitance and a power supply potential has the terminal An active element for releasing a part of the charge to the power supply potential when the potential exceeds a certain potential is provided. The X-ray diagnostic apparatus according to claim 4 is
According to a third aspect, the active element is a second transistor having a source and a drain connected to both ends of the protection capacitor.

【0008】請求項5のX線診断装置は、請求項3にお
いて、前記第2のトランジスタの各ゲート電極は共通接
続されていることを特徴とする。ここで、電源電位とは
±の電源電位だけでなく、GNDも含む。
According to a fifth aspect of the present invention, in the third aspect, the gate electrodes of the second transistor are commonly connected. Here, the power supply potential includes not only ± power supply potential but also GND.

【0009】[0009]

【発明の実施の形態】本発明は、X線照射による、画素
電位の異常上昇を防止するために、能動素子例えば高耐
圧型トランジスタ(特に薄膜トランジスタ(TFT))
を用いた電荷蓄積回路構成および初期化の回路構成を提
供することを骨子とする。これを以下の実施例を用いて
詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to an active element such as a high breakdown voltage transistor (especially a thin film transistor (TFT)) for preventing an abnormal increase in pixel potential due to X-ray irradiation.
The main point is to provide a charge storage circuit configuration and a circuit configuration for initialization using the same. This will be described in detail with reference to the following examples.

【0010】(実施例1)図1を用いて本発明の実施例
を説明する。図1(a )は本発明の実施例の断面構造図
であり、図1(b )は一画素分の等価回路図である。光
導電体101を上下から挟む様に、電極100と画素電
極(この2つの電極で画素容量104が形成されるが、
使用される電荷は画素電極104に蓄積された電荷であ
るので画素容量と画素電極には同一番号を付した)10
4が形成されている。画素電極104に対して、信号電
荷を読み取る次の回路構成が形成されている。信号容量
105と並列に第1 のトランジスタ10が接続されてい
る。更に画素電極には第2 のトランジスタ106が接続
されている。D、D1、D2等は信号線或いは信号線と
の接続を示す。ここで、本発明では、第1 のトランジス
タ10が高耐圧型である事が重要である。ここでは、以
降、第1 のトランジスタ10を高耐圧トランジスタと呼
ぶ事にする。
(Embodiment 1) An embodiment of the present invention will be described with reference to FIG. FIG. 1A is a sectional structural view of an embodiment of the present invention, and FIG. 1B is an equivalent circuit diagram of one pixel. The electrode 100 and the pixel electrode (the pixel electrode 104 is formed by the two electrodes so as to sandwich the photoconductor 101 from above and below.
Since the electric charge used is the electric charge accumulated in the pixel electrode 104, the same number is assigned to the pixel capacitance and the pixel electrode.)
4 are formed. The following circuit configuration for reading a signal charge is formed for the pixel electrode 104. The first transistor 10 is connected in parallel with the signal capacitor 105. Further, a second transistor 106 is connected to the pixel electrode. D, D1, D2, etc. indicate signal lines or connections to signal lines. Here, in the present invention, it is important that the first transistor 10 is of a high withstand voltage type. Here, the first transistor 10 is hereinafter referred to as a high breakdown voltage transistor.

【0011】一画素分の等価回路である図1(b )を中
心に、本実施例の動作原理を説明する。X線照射によ
り、光導電体101部の画素容量104と信号容量10
5に信号電荷が分配される。この事により、画素電位
(点A)が上昇する。この時、高耐圧トランジスタ10
のゲート線110bには適当な一定電位のゲート電圧を
印加してON状態にしておき、第2 のトランジスタ10
6、信号容量105に破壊電圧が印加される事が無いよ
うに蓄積された電荷の一部を逃がす様に動作させる。ま
た、信号容量105中の電荷を読み取る場合、余計な電
荷は何処にも保存されていないので、初期化が容易であ
る。従って、直接変換方式で問題となる、画素電位上昇
によるトランジスタ106等の回路破壊を回避し、さら
に、初期化を充分短い時間で実現可能なので、動画の出
力が可能なX線診断装置を得る事ができる。
The principle of operation of this embodiment will be described with reference to FIG. 1B, which is an equivalent circuit for one pixel. The pixel capacitance 104 and the signal capacitance 10 of the photoconductor 101 are irradiated by X-ray irradiation.
5, the signal charges are distributed. As a result, the pixel potential (point A) increases. At this time, the high voltage transistor 10
A gate voltage of an appropriate constant potential is applied to the gate line 110b to turn it on, and the second transistor 10
6. Operate so as to release a part of the accumulated charges so that the breakdown voltage is not applied to the signal capacitor 105. In addition, when reading the charge in the signal capacitor 105, the initialization is easy because the unnecessary charge is not stored anywhere. Therefore, an X-ray diagnostic apparatus capable of outputting a moving image can be provided, since it is possible to avoid a circuit breakdown of the transistor 106 or the like due to a rise in pixel potential, which is a problem in the direct conversion method, and to realize initialization in a sufficiently short time. Can be.

【0012】ここで、高耐圧トランジスタ10が必要な
理由を図2に沿って説明する。図2に通常のトランジス
タの電圧電流特性20と高耐圧トランジスタの電圧電流
特性21を比較した様子を示す。高耐圧トランジスタ
は、ドレイン電圧Vdの小さい領域ではドレイン電流I
dはほとんど流れない。しかし、あるドレイン電圧Vdo
をしきい値として、大きなドレイン電流Idが観測され
るという特徴を持っている。図1で説明した高耐圧トラ
ンジスタは図2に示す様な特性を有する必要がある。従
って、ドレイン電圧Vdo を、図1で説明した信号容量1
05と画素容量104の耐圧またはそれ以下に設定する
事によって、図1で説明した役割を果たす事が出来る。
Here, the reason why the high breakdown voltage transistor 10 is required will be described with reference to FIG. FIG. 2 shows a comparison between a voltage-current characteristic 20 of a normal transistor and a voltage-current characteristic 21 of a high breakdown voltage transistor. The high breakdown voltage transistor has a drain current I in a region where the drain voltage Vd is small.
d hardly flows. However, a certain drain voltage Vdo
, And a large drain current Id is observed. The high breakdown voltage transistor described in FIG. 1 needs to have characteristics as shown in FIG. Therefore, the drain voltage Vdo is changed to the signal capacitance 1 described in FIG.
By setting it to 05 or less than or equal to the withstand voltage of the pixel capacitor 104, it is possible to fulfill the role described in FIG.

【0013】つぎに、高耐圧トランジスタの構造を用い
た本発明X線診断装置の断面構造を説明する事で、ドレ
イン電圧Vdo を任意に設定出来る事を説明する。図3に
本実施例のX線診断装置の一画素分の断面構造を示す。
光導電体101の両端に電極100と画素電極104を
配置する。また、画素電極104と電極112を一対と
する信号容量105を形成し、その両側に、信号電荷読
み取り用のトランジスタ106と高耐圧トランジスタ1
0が形成されている。信号電荷読み取り用トランジスタ
106はゲート電極107が基板115に形成され、半
導体108を挟み高耐圧トランジスタ10のドレイン電
極と信号電荷読み取り用トランジスタ106のソース電
極を兼ねる電極114、それにドレイン電極109を有
する逆スタッガ型構造をしている。高耐圧トランジスタ
10も逆スタッガ構造をしている。高耐圧トランジスタ
10のゲート電極は111であり、信号電荷読み取り用
のトランジスタ106のゲート電極とは別系統のゲート
線に接続されいる。信号読み取り用のトランジスタ10
6が左右対称であるのに対し、高耐圧トランジスタ10
はゲート電極111とコンタクト部にオフセット領域Lo
ffが形成されているのが特徴である。オフセット領域Lo
ffとはゲート電極111の端から、コンタクト層113
と半導体層108の接点Bまでの距離を言う。図2で説
明したドレイン電圧Vdo の設定はオフセット長Loff で
任意に設定する事が出来る。この実施例では、オフセッ
ト領域Loffを高電位になり易いドレイン電極114に設
定したが、ソース電極119側に設定しても同様の効果
を期待できる。また、ソース・ドレインいずれの側に設
定しても同様の効果を期待することができる。次に、図
4を用いて製造工程を具体的に説明する。まず、絶縁性
基板115上に電極パターン107、111、112を
例えばスパッタ法、全面レジスト塗布とマスクパターニ
ング、エッチング等によって加工形成する。絶縁性基板
115として、透明絶縁基板例えばガラス基板を用いれ
ばよい。この電極パターン107、111はトランジス
タのゲート電極でもあり、112は後述する信号容量の
電極になる。この意味で、電極107、111、112
は低抵抗である事が望まれ、Mo,Ta、W、Al、C
u又はこれら金属を少なくとも1つ含む合金を用いれば
よい。電極107、111、112の膜厚は50nm〜30
0 nmであれば上述した低抵抗を実現すると同時に、後
述する第1の絶縁膜のカバレッジを良好にする点から望
ましい。パターニングされた電極107、111、11
2上に、第1 の絶縁膜116、半導体層108、第2 の
絶縁膜117を堆積する。これらの膜形成については大
面積への膜堆積を考慮して、例えばプラズマ励起による
化学気相堆積法(PECVD )を用いた膜を用いる。PECVD
を用いて、第1 の絶縁膜116としてシリコン酸化膜、
シリコン窒化膜またはシリコン酸化窒化膜、又はこれら
の積層膜を堆積し、半導体層108として水素化された
非晶質シリコンを堆積し、第2 の絶縁膜としてシリコン
酸化膜、シリコン窒化膜またはシリコン酸窒化膜、又は
これらの積層膜を堆積すれば良い。半導体層108は、
多結晶シリコン、微結晶シリコン等でもよい。第1 の絶
縁膜116の膜厚は、先述した電極107、111、1
12に対するカバレッジを良好に保つこと、また、作成
されるトランジスタのオン/オフ比を十分に得るために
半導体108に十分大きな電界が印加可能な様に100 n
m〜400 nm、半導体層108の膜厚は単位時間当たり
の体積速度、トランジスタのオン/オフ比を十分に確保
するために20nm〜300nm 、第2 の絶縁膜117の膜厚
は、ソース・ドレイン電極を作成するためにコンタクト
層113をエッチングする際に十分なマージンを得るた
めに100 nm〜400 nmであれば良い(図4(a))。
Next, it will be described that the drain voltage Vdo can be arbitrarily set by describing the cross-sectional structure of the X-ray diagnostic apparatus of the present invention using the structure of the high breakdown voltage transistor. FIG. 3 shows a cross-sectional structure of one pixel of the X-ray diagnostic apparatus of the present embodiment.
The electrode 100 and the pixel electrode 104 are arranged at both ends of the photoconductor 101. Further, a signal capacitor 105 having a pair of a pixel electrode 104 and an electrode 112 is formed, and a transistor 106 for reading a signal charge and a high withstand voltage transistor 1 are provided on both sides thereof.
0 is formed. The signal charge reading transistor 106 has a gate electrode 107 formed on a substrate 115, an electrode 114 serving also as a drain electrode of the high breakdown voltage transistor 10 and a source electrode of the signal charge reading transistor 106, and a drain electrode 109 sandwiching the semiconductor 108. It has a staggered structure. The high breakdown voltage transistor 10 also has an inverted stagger structure. The gate electrode of the high voltage transistor 10 is 111 and is connected to a gate line of a different system from the gate electrode of the transistor 106 for reading signal charges. Transistor 10 for signal reading
6 is symmetrical, whereas the high breakdown voltage transistor 10
Is an offset region Lo between the gate electrode 111 and the contact portion.
The feature is that ff is formed. Offset area Lo
ff means the contact layer 113 from the end of the gate electrode 111.
And the distance from the semiconductor layer 108 to the contact B. The setting of the drain voltage Vdo described with reference to FIG. 2 can be arbitrarily set by the offset length Loff. In this embodiment, the offset region Loff is set to the drain electrode 114 which is likely to have a high potential, but the same effect can be expected even if it is set to the source electrode 119 side. The same effect can be expected regardless of the source or drain side. Next, the manufacturing process will be specifically described with reference to FIG. First, the electrode patterns 107, 111, and 112 are formed on the insulating substrate 115 by, for example, a sputtering method, whole-surface resist coating and mask patterning, and etching. As the insulating substrate 115, a transparent insulating substrate such as a glass substrate may be used. The electrode patterns 107 and 111 are also gate electrodes of the transistor, and 112 is an electrode of a signal capacitor described later. In this sense, the electrodes 107, 111, 112
Is desired to have low resistance, and Mo, Ta, W, Al, C
u or an alloy containing at least one of these metals may be used. The thickness of the electrodes 107, 111, 112 is 50 nm to 30
0 nm is desirable from the viewpoint of realizing the above-described low resistance and improving the coverage of the first insulating film described later. Patterned electrodes 107, 111, 11
On the second insulating film 116, a first insulating film 116, a semiconductor layer 108, and a second insulating film 117 are deposited. In forming these films, for example, a film using a chemical vapor deposition method (PECVD) by plasma excitation is used in consideration of film deposition on a large area. PECVD
Using a silicon oxide film as the first insulating film 116,
A silicon nitride film, a silicon oxynitride film, or a stacked film thereof is deposited, hydrogenated amorphous silicon is deposited as the semiconductor layer 108, and a silicon oxide film, a silicon nitride film, or a silicon oxide film is formed as a second insulating film. A nitride film or a stacked film of these may be deposited. The semiconductor layer 108
Polycrystalline silicon, microcrystalline silicon, or the like may be used. The thickness of the first insulating film 116 is the same as that of the electrodes 107, 111, and 1 described above.
12 and 100 n so that a sufficiently large electric field can be applied to the semiconductor 108 in order to maintain a good coverage for the transistor to be formed and to obtain a sufficient on / off ratio of the transistor to be formed.
m to 400 nm, the film thickness of the semiconductor layer 108 is 20 nm to 300 nm in order to ensure a sufficient volume velocity per unit time, and the on / off ratio of the transistor is sufficient. The film thickness of the second insulating film 117 is In order to obtain a sufficient margin when etching the contact layer 113 to form an electrode, the thickness may be 100 nm to 400 nm (FIG. 4A).

【0014】次に、第2 の絶縁膜117をパターニング
し、コンタクト層118を堆積させる。コンタクト層1
18として、P等をドープしたn+型非晶質シリコンを
用いた。これ以外にもn+型の多結晶シリコン、微結晶
シリコン等を用いることもできる。コンタクト層118
の膜厚は20nm〜300nm であればよい。第2 の絶縁膜11
7はトランジスタのチャネル長を決めるパターンであ
る。特に、図3における高耐圧トランジスタ10に於い
ては、オフセット長Loff を決定するパターンでもあ
る。オフセット長Loff はX線の検出効率に従い上昇す
る画素電位によって決定されるべき値である。また、製
造工程上、パターンの合わせ精度の制約からもオフセッ
ト長Loff は決定される。この意味から、オフセット長
Loff は2 μm 以上である事が、得られる高耐圧トラン
ジスタの耐圧を十分にするためと、パターン間のショー
トを避ける点から望ましい(図4(b))。
Next, the second insulating film 117 is patterned, and a contact layer 118 is deposited. Contact layer 1
As No. 18, n + type amorphous silicon doped with P or the like was used. In addition, n + type polycrystalline silicon, microcrystalline silicon, or the like can be used. Contact layer 118
May have a thickness of 20 nm to 300 nm. Second insulating film 11
Reference numeral 7 denotes a pattern for determining the channel length of the transistor. In particular, in the high breakdown voltage transistor 10 shown in FIG. 3, the pattern also determines the offset length Loff. The offset length Loff is a value to be determined by the pixel potential that increases according to the X-ray detection efficiency. In the manufacturing process, the offset length Loff is also determined from the restriction on the pattern alignment accuracy. In this sense, it is desirable that the offset length Loff is not less than 2 μm in order to make the withstand voltage of the obtained high withstand voltage transistor sufficient and to avoid a short circuit between the patterns (FIG. 4B).

【0015】この後、ソース・ドレイン電極層114を
堆積する。ソース・ ドレイン電極層114としてAl,
Moまたはこれらの合金または積層膜を用いる事で良好
なソース・ドレイン電極層114を形成できる。ソース
・ドレイン電極層114の膜厚は、十分に低抵抗配線を
得るという理由から300nm 〜1 μm であれば良い(図4
(c))。
Thereafter, source / drain electrode layers 114 are deposited. Al, as the source / drain electrode layer 114,
A favorable source / drain electrode layer 114 can be formed by using Mo, an alloy thereof, or a laminated film. The thickness of the source / drain electrode layer 114 may be 300 nm to 1 μm in order to obtain a sufficiently low-resistance wiring (FIG. 4).
(C)).

【0016】さらに、ソース・ドレイン電極層114を
パターニングし、パターニングしたソース・ドレイン電
極層114をマスクにコンタクト層113をパターニン
グする事で、ソース・ドレイン電極109、114、1
19を形成する(図4(d))。
Further, by patterning the source / drain electrode layer 114 and patterning the contact layer 113 using the patterned source / drain electrode layer 114 as a mask, the source / drain electrodes 109, 114, 1
19 are formed (FIG. 4D).

【0017】さらに、完成した各トランジスタ上に層間
絶縁膜219を堆積し、電極105との間に信号容量を
形成する為に、ソース・ドレイン電極114が露出する
様にエッチングを行なう。層間絶縁膜219として前述
したPECVDを用い、シリコン酸化膜、シリコン窒化
膜、シリコン酸窒化膜またはこれらの積層膜を用いれば
よい。膜厚は300nm 〜1 μm であれば、絶縁性及び特性
の安定性の点から良い(図5(a))。
Further, an interlayer insulating film 219 is deposited on each completed transistor, and etching is performed so that the source / drain electrodes 114 are exposed in order to form a signal capacitance between the transistor 105 and the electrode 105. The above-described PECVD may be used as the interlayer insulating film 219, and a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a stacked film thereof may be used. If the film thickness is 300 nm to 1 μm, it is good in terms of insulation properties and stability of characteristics (FIG. 5A).

【0018】ついで、この穴を埋める様に画素電極10
4を形成する。画素電極には透明導電性膜例えば、Indi
um Tin Oxideを用いても良いし、Al等の金属薄膜を用
いてもよい。画素電極104の膜厚は100nm 〜500nm で
あれば良い。さらに画素電極104上にX線を検知する
光導電体101を堆積し、画素電極104に対向する様
に電極100を形成する。光導電体101としては、非
晶質セレン、非晶質シリコンを用いればよく、膜厚は10
0 μm 〜1mm にすればX線の変換効率の点からよい。電
極100はAl等を用いれば良く、膜厚は100nm 程度で
あれば良い(図5(b))。
Next, the pixel electrode 10 is filled so as to fill this hole.
4 is formed. A transparent conductive film such as Indi
um Tin Oxide may be used, or a metal thin film such as Al may be used. The thickness of the pixel electrode 104 may be 100 nm to 500 nm. Further, a photoconductor 101 for detecting X-rays is deposited on the pixel electrode 104, and the electrode 100 is formed so as to face the pixel electrode 104. As the photoconductor 101, amorphous selenium or amorphous silicon may be used.
A thickness of 0 μm to 1 mm is good in terms of X-ray conversion efficiency. The electrode 100 may be made of Al or the like, and may have a thickness of about 100 nm (FIG. 5B).

【0019】この様にして、画素電極104上にX線検
出部が形成され、信号容量105、信号電荷読み取り用
トランジスタ106と高耐圧トランジスタ10を得る事
が出来る。
In this manner, the X-ray detector is formed on the pixel electrode 104, and the signal capacitor 105, the signal charge reading transistor 106, and the high voltage transistor 10 can be obtained.

【0020】図6(a)に、図1で示した一画素分の検
知器部分を2 次元的に配置した様子を等価回路にて示し
た。この図を用いて、2次元のX線診断図が得られる事
を説明する。ゲート線G1、データ線D1に接続された
信号容量105に、X線照射により信号電荷Q11が蓄
積されたとする。信号電荷Q11が大きく、信号容量1
05の破壊電圧、電荷読み取り用トランジスタ106の
破壊電圧に達する場合は、高耐圧トランジスタ10によ
って経路(a) に従い、放電される。つぎに、Q11を読
み取る際には、ゲート線G1に電圧が印加され、トラン
ジスタ106が開く事によって、電荷Q11は経路(b)
を通り、読み出しアンプ600または電荷の積分器に移
動する。こうして破壊電圧から落とされた画素電位に相
当する画素信号を検出することができる。この時、ゲー
ト線G1に接続されたすべての画素の電荷、例えば、Q
12、Q13・・・が同様に読み出される。このように
十分な時間が経た後、ゲート線G1の電圧はオフ状態と
なり、次に、ゲート線G2がオン状態となり、同様に電
荷、Q21、Q22、Q23・・・が読み出され、ゲー
トドライバがすべてのゲート線を選択した後、2 次元像
を得る事が出来る。検知器内の行方向に並んだ高耐圧ト
ランジスタ10のゲート電極にはg1、g2、g3、・
・・のゲート線を通じて図6(a)に示す様に、共通の
電位が印加され、信号容量に高い電圧がかかるのを防止
している。ここでは、第1のトランジスタ106と高耐
圧トランジスタ105のゲート電圧の印加方法は別系統
によっているが、第1のトランジスタ106のソース電
極と同電位に使用してもよい。即ち、図6(b)に示す
様に、高耐圧トランジスタのゲート電位とドレイン電位
を短絡する。この様にすることで配線数を大幅に低減で
き、歩留まり上有利であるばかりでなく、高耐圧トラン
ジスタ10をスイッチングするための電力を低減するこ
とができる。この電位と図6 (a)で説明したオフセッ
ト長Loff で画素電位の破壊的な電圧上昇を防止出来る
と同時に、信号容量105の電荷を瞬時に初期化出来
る。また、得られる2次元像の解像度は画素面積だけに
依存する。この意味で、本発明構成によって、従来では
得られなかった、高精細の動画像を得る事が可能になっ
た。
FIG. 6A shows an equivalent circuit in which detectors for one pixel shown in FIG. 1 are two-dimensionally arranged. The fact that a two-dimensional X-ray diagnostic diagram can be obtained will be described with reference to FIG. It is assumed that the signal charge Q11 is accumulated in the signal capacitor 105 connected to the gate line G1 and the data line D1 by X-ray irradiation. The signal charge Q11 is large and the signal capacity 1
When the breakdown voltage reaches the breakdown voltage 05 and the breakdown voltage of the charge reading transistor 106, the high voltage transistor 10 discharges along the path (a). Next, when reading Q11, a voltage is applied to the gate line G1 and the transistor 106 is opened, so that the charge Q11 passes through the path (b).
To the read amplifier 600 or the charge integrator. Thus, a pixel signal corresponding to the pixel potential dropped from the breakdown voltage can be detected. At this time, the charges of all the pixels connected to the gate line G1, for example, Q
12, Q13... Are similarly read. After such a sufficient time has passed, the voltage of the gate line G1 is turned off, and then the gate line G2 is turned on. Similarly, charges, Q21, Q22, Q23. After selecting all the gate lines, a two-dimensional image can be obtained. The gate electrodes of the high breakdown voltage transistors 10 arranged in the row direction in the detector have g1, g2, g3,.
As shown in FIG. 6A, a common potential is applied through the gate line to prevent a high voltage from being applied to the signal capacitance. Here, the method of applying the gate voltage of the first transistor 106 and the gate voltage of the high withstand voltage transistor 105 are different from each other, but they may be used at the same potential as the source electrode of the first transistor 106. That is, as shown in FIG. 6B, the gate potential and the drain potential of the high breakdown voltage transistor are short-circuited. By doing so, the number of wirings can be significantly reduced, which is advantageous not only in yield but also in power for switching the high breakdown voltage transistor 10. With this potential and the offset length Loff described with reference to FIG. 6A, a destructive voltage increase of the pixel potential can be prevented, and the charge of the signal capacitor 105 can be instantaneously initialized. Further, the resolution of the obtained two-dimensional image depends only on the pixel area. In this sense, according to the configuration of the present invention, it has become possible to obtain a high-definition moving image that could not be obtained conventionally.

【0021】以上の実施例の構成によって、X線照射に
より発生する電子・正孔対を直接検出する直接変換方式
のX線診断装置に於いて、X線照射の信号電荷を蓄積す
る信号容量に並列に、高耐圧トランジスタを設ける事に
より、信号容量、信号電荷読みとり用トランジスタおよ
び、X線検出部の電気的な破壊を防止すると、共に、信
号電荷の読みとりによって、信号容量の初期化を行う事
ができる。その結果、直接変換方式による高精細の動画
像を得ることを可能にした。また、複雑な配線構成を用
いることなくまた従来の検出器の製造工程を全く変更す
ることなく、パターンの変更だけで、従来では得る事の
できなかった高精細の動画をX線診断装置で実現するこ
とができる。
According to the configuration of the above embodiment, in a direct conversion type X-ray diagnostic apparatus for directly detecting an electron-hole pair generated by X-ray irradiation, the signal capacity for accumulating signal charges of X-ray irradiation is reduced. By providing a high-voltage transistor in parallel to prevent electrical destruction of the signal capacitance, the signal charge reading transistor, and the X-ray detector, the signal capacitance can be initialized by reading the signal charge. Can be. As a result, it has become possible to obtain a high-definition moving image by the direct conversion method. In addition, the X-ray diagnostic system can realize high-definition moving images that could not be obtained by the conventional method only by changing the pattern without using a complicated wiring configuration and without changing the manufacturing process of the conventional detector at all. can do.

【0022】(実施例2)図7と図8を用いて実施例2
を説明する。実施例1と異なる点は、トランジスタの構
造等であり、その他の点は同様であるのでこのトランジ
スタを中心に説明する。図7は実施例2を説明する等価
回路である。ゲート線Gとデータ線Dに信号読み取り用
トランジスタ706が接続され、信号読み取り用トラン
ジスタ706には信号容量705と、X線検出部711
と検出部容量704が接続されている。信号容量705
の両端に高耐圧トランジスタ710のソース・ドレイン
が接続されており、ソース電極が接地電位に落とされて
いる。
(Embodiment 2) Embodiment 2 will be described with reference to FIGS. 7 and 8.
Will be described. The difference from the first embodiment is the structure of the transistor and the like, and the other points are the same. Therefore, the description will be focused on this transistor. FIG. 7 is an equivalent circuit illustrating the second embodiment. A signal reading transistor 706 is connected to the gate line G and the data line D. The signal reading transistor 706 has a signal capacitor 705 and an X-ray detector 711.
And the detection unit capacitance 704 are connected. Signal capacity 705
Are connected to the source and drain of the high voltage transistor 710, and the source electrode is dropped to the ground potential.

【0023】信号電荷読み込み用トランジスタ706が
高耐圧トランジスタ710と同様にオフセット構造を持
つ高耐圧トランジスタであり、信号電荷読み取り用トラ
ンジスタ706のオフセット領域が、信号容量705側
に設置されている事を特長とする回路構成である。
The signal charge reading transistor 706 is a high breakdown voltage transistor having an offset structure like the high breakdown voltage transistor 710, and the offset region of the signal charge reading transistor 706 is provided on the signal capacitor 705 side. The circuit configuration is as follows.

【0024】図8は図7に対応する一画素分の断面構造
を表わす。信号容量705を中心に、信号電荷読み込み
用トランジスタ706のオフセット(オフセット量Loff
1 )側と高耐圧トランジスタ710のオフセット(オフ
セット量Loff2 )側を相対する様に形成する。電極80
7は図7のゲート線Gに、電極809は図7のデータ線
Dに、画素電極804と電極812で図7の信号容量7
05を構成する。光導電体801を挟む様に電極800
と画素電極804で図7のX線検出部711と検出部容
量704が構成される。
FIG. 8 shows a sectional structure of one pixel corresponding to FIG. An offset (offset amount Loff) of the signal charge reading transistor 706 around the signal capacitance 705
1) and the offset (offset amount Loff2) of the high breakdown voltage transistor 710 are formed so as to face each other. Electrode 80
7 is connected to the gate line G of FIG. 7, the electrode 809 is connected to the data line D of FIG. 7, and the pixel electrode 804 and the electrode 812 are connected to the signal capacitor 7 of FIG.
05. The electrode 800 sandwiches the photoconductor 801
The X-ray detection unit 711 and the detection unit capacitance 704 in FIG.

【0025】製造工程は実施例1と同一であるが、信号
電荷読み込み用トランジスタ706の構造を図8に示す
様にオフセットLoff1 のある構造にする事が特徴で、半
導体層808の素子分離時のパターンを変更するだけで
実現する事ができる。
The manufacturing process is the same as that of the first embodiment, except that the structure of the signal charge reading transistor 706 has an offset Loff1 as shown in FIG. It can be realized only by changing the pattern.

【0026】実施例2では、実施例1で示した、信号電
荷読み取り用トランジスタ706を通常のトランジスタ
にした場合に比べ、X線検出時に発生する信号電荷読み
取り用トランジスタ706の画素電極とデータ線との電
位差に対する耐圧が向上する。信号電荷読み取り用トラ
ンジスタ706は信号容量705の電荷を速やかにデー
タ線Dに転送する役割を有している。したがって、画素
電位に対する耐圧を高めるだけではならなく、十分なド
レイン電流が得られなくてはならない。この事から、信
号読み取り用トランジスタ806のオフセット長Loff1
1011は高耐圧トランジスタ810のオフセット長L
off21012の間にはLoff1<Loff2の関係である事が
望ましい。この実施例によっても実施例1と同様の効果
を奏することに加え、点Aにおいて発生する高電位によ
って信号電荷読み取り用トランジスタ706の破壊を防
止することが可能になると言う効果も有する。従って、
信号読み取り用トランジスタ706の点A側がオフセッ
トになっている事が重要である。
In the second embodiment, the pixel electrode and the data line of the signal charge reading transistor 706 generated at the time of X-ray detection are different from the case where the signal charge reading transistor 706 is a normal transistor shown in the first embodiment. Withstand voltage against the potential difference is improved. The signal charge reading transistor 706 has a role of quickly transferring the charge of the signal capacitor 705 to the data line D. Therefore, not only must the withstand voltage with respect to the pixel potential be increased, but also a sufficient drain current must be obtained. For this reason, the offset length Loff1 of the signal reading transistor 806 is determined.
1011 is the offset length L of the high voltage transistor 810
It is desirable that the relationship of Loff1 <Loff2 be established between off2 1012. This embodiment has the same effect as the first embodiment, and also has the effect that the high potential generated at the point A can prevent the signal charge reading transistor 706 from being destroyed. Therefore,
It is important that the point A side of the signal reading transistor 706 is offset.

【0027】(実施例3)この実施例が、実施例1と異
なる点は、2つのトランジスタの構造であり、その他の
点は実施例1と同様である。図9を用いて、実施例3を
説明する。図9は一画素分の断面構造を示す。実施例2
で示した様に信号容量905部を中心に二つのトランジ
スタが接続されている。二つのトランジスタの一方は信
号電荷読み取り用トランジスタ906であり、もう一方
は実施例1および実施例2で示した高耐圧用トランジス
タ910である。信号読み取りようトランジスタ906
と高耐圧トランジスタ910は何れもオフセット構造を
持ち、オフセット領域が信号容量側に形成されている。
更に、二つの半導体層908は素子分離されていない事
が特徴である。その他の構成については、実施例1と同
様の部分は下二桁を同一番号とする900番台で示し
た。この様な構造を有する事で、実施例1と同一の効果
を有することに加え、信号容量905の絶縁抵抗は高ま
り、X線照射によって発生した電荷が画素に蓄積され画
素電位が上昇した場合、破壊を防止する事が出来る。製
造工程は実施例1及び実施例2と異なることなく、半導
体層908のパターニング形状を変更する事で簡単に実
現する事が出来る。この実施例によっても実施例1と同
様の効果を奏することに加え、素子分離を行わないため
に、2つ以上のトランジスタ906、910の距離を近
づけることによって、トランジスタの占める面積を縮小
することが可能となり、X線診断装置の高精細化を実現
することができると言う効果がある。
(Embodiment 3) This embodiment is different from Embodiment 1 in the structure of two transistors, and the other points are the same as Embodiment 1. Third Embodiment A third embodiment will be described with reference to FIG. FIG. 9 shows a sectional structure of one pixel. Example 2
As shown in the figure, two transistors are connected around the signal capacitor 905. One of the two transistors is the signal charge reading transistor 906, and the other is the high withstand voltage transistor 910 described in the first and second embodiments. Transistor 906 for signal reading
Each of the high voltage transistor 910 and the high breakdown voltage transistor 910 has an offset structure, and the offset region is formed on the signal capacitance side.
Further, the feature is that the two semiconductor layers 908 are not separated from each other. In other respects, parts similar to those of the first embodiment are indicated in the 900s with the same last two digits. By having such a structure, in addition to having the same effect as the first embodiment, the insulation resistance of the signal capacitor 905 is increased, and when the charge generated by the X-ray irradiation is accumulated in the pixel and the pixel potential increases, Destruction can be prevented. The manufacturing process is not different from the first and second embodiments, and can be easily realized by changing the patterning shape of the semiconductor layer 908. According to this embodiment, the same effects as those of the first embodiment can be obtained. In addition, the area occupied by the transistors can be reduced by shortening the distance between the two or more transistors 906 and 910 so as not to perform element isolation. This makes it possible to achieve high definition of the X-ray diagnostic apparatus.

【0028】(実施例4)実施例1 、実施例2、及び実
施例3 で示した、オフセットを有するトランジスタの構
造に関する実施例を示す。トランジスタ構造以外のその
他の点については実施例1と同一であるので説明を省略
する。
(Embodiment 4) An embodiment relating to the structure of the transistor having the offset shown in Embodiments 1, 2, and 3 will be described. The other points other than the transistor structure are the same as those in the first embodiment, and the description will be omitted.

【0029】オフセットを有するトランジスタがX線診
断装置へ適用する場合、その役割は、信号電荷読み取り
と信号容量の電荷初期化である事を述べた。この二つを
両立させるためのトランジスタ構造の実施例を図10に
示す。絶縁性基板1015上にゲート電極1007、ゲ
ート絶縁膜1016、半導体層1008、第2 の絶縁膜
1020、コンタクト層1013、ソース・ドレイン電
極1009を有するトランジスタにおいて、オフセット
長Loff が形成されている。また、第2 の絶縁膜102
0上にはソース・ドレイン電極1009が覆う様に長さ
Lovだけ形成されている。
When a transistor having an offset is applied to an X-ray diagnostic apparatus, its role is to read a signal charge and initialize the charge of a signal capacitor. FIG. 10 shows an embodiment of a transistor structure for making the two compatible. An offset length Loff is formed in a transistor including a gate electrode 1007, a gate insulating film 1016, a semiconductor layer 1008, a second insulating film 1020, a contact layer 1013, and a source / drain electrode 1009 over an insulating substrate 1015. Also, the second insulating film 102
A length Lov is formed on 0 so as to cover the source / drain electrodes 1009.

【0030】ここで、オフセット長とは、ゲート電極端
から半導体層1008とコンタクト層1013とが接し
ている点または、第2 の絶縁膜端までの距離である。ま
た、Lovとはソース・ドレイン電極の電極パターン端か
ら第2 の絶縁膜端までの距離である。以上に示すトラン
ジスタ構造において、オフセット長Loff とLovの関係
がLoff <Lovである事を特長とするトランジスタを提
供する。
Here, the offset length is the distance from the end of the gate electrode to the point where the semiconductor layer 1008 is in contact with the contact layer 1013 or the end of the second insulating film. Lov is the distance from the end of the electrode pattern of the source / drain electrode to the end of the second insulating film. In the transistor structure described above, a transistor is characterized in that the relationship between the offset lengths Loff and Lov is Loff <Lov.

【0031】図10に示すトランジスタの動作上の特徴
を説明する。トランジスタに流れるキャリアはゲート電
極1007電位によって発生する。ゲート電極1007
から外れるオフセット領域ではゲート電極1007によ
ってキャリア量は調整されず、ゲート電極1007端と
ドレイン電極1208の電位のみに従ってドレイン電極
1208に到達する事になり、ゲート電極1007直上
の半導体層1008に比べキャリアは流れにくくなって
いる。ドレイン電極1208とゲート電極1007の寄
生容量も発生し、この意味で、実施例1の図3で示した
高耐圧トランジスタ10の使用に適する訳である。
The operational characteristics of the transistor shown in FIG. 10 will be described. Carriers flowing through the transistor are generated by the potential of the gate electrode 1007. Gate electrode 1007
In the offset region out of the range, the carrier amount is not adjusted by the gate electrode 1007, and reaches the drain electrode 1208 according to only the potential of the end of the gate electrode 1007 and the potential of the drain electrode 1208. It is hard to flow. Parasitic capacitance occurs between the drain electrode 1208 and the gate electrode 1007, and in this sense, it is suitable for using the high breakdown voltage transistor 10 shown in FIG.

【0032】しかし、画素電位が上昇した場合に速やか
に画素電位を破壊電圧以下に抑える為には、画素電位上
昇時にキャリアがより良く流れる必要がある。図10に
示したトランジスタのオフセット領域のドレイン電極1
208を画素電極電位と同一にしておけば、電圧の耐
性、リーク電流を増加させることなく、画素電位を破壊
電圧以下に抑える事が出来る。
However, in order to quickly suppress the pixel potential to be equal to or lower than the breakdown voltage when the pixel potential rises, it is necessary for carriers to flow better when the pixel potential rises. Drain electrode 1 in the offset region of the transistor shown in FIG.
If 208 is the same as the pixel electrode potential, the pixel potential can be suppressed to a breakdown voltage or less without increasing the voltage resistance and the leak current.

【0033】第2 の絶縁膜1020上にドレイン電極1
208は、第2 の絶縁膜1020を挟み半導体層100
8とMOS構造を成している。従って、画素電極電位と
ドレイン電極1208を接続し、画素電極電位が以上上
昇することによって、ドレイン電極1208が直下の半
導体層1008にチャネルを形成し、余分な電荷を逃が
す事が出来る。余分な電荷を逃がすに従い、画素電極電
位、即ちドレイン電極1208電位も低下し、チャネル
は閉じる事になる。
The drain electrode 1 is formed on the second insulating film 1020.
Reference numeral 208 denotes the semiconductor layer 100 with the second insulating film 1020 interposed therebetween.
8 and a MOS structure. Accordingly, when the pixel electrode potential is connected to the drain electrode 1208 and the pixel electrode potential rises above, the drain electrode 1208 forms a channel in the semiconductor layer 1008 immediately below, and extra charge can be released. As the excess charge is released, the potential of the pixel electrode, that is, the potential of the drain electrode 1208 also decreases, and the channel closes.

【0034】この様に、オフセット領域のドレイン電極
形状をLov>Loff とする事によって、高耐圧トランジ
スタの電位制御と信号容量の電荷保持という二つの役割
をより効率よく実現する事が出来る。この実施例によっ
ても実施例1と同様の効果を奏することに加え、オン状
態になったトランジスタのオン電流を増大することがで
き、図1(b)の点Aにおける電荷を効率よく逃がすこ
とができると言う別の効果も有する。
As described above, by setting the drain electrode shape of the offset region to Lov> Loff, the two roles of the potential control of the high breakdown voltage transistor and the charge retention of the signal capacitance can be realized more efficiently. According to this embodiment, in addition to the effect similar to that of the first embodiment, the on-state current of the transistor which has been turned on can be increased, and the electric charge at the point A in FIG. 1B can be efficiently released. It has another effect that it can be done.

【0035】(実施例5)実施例1 、実施例2、及び実
施例3 で示した、オフセットを有するトランジスタの構
造に関する実施例を示す。
(Embodiment 5) An embodiment relating to the structure of the transistor having an offset shown in Embodiments 1, 2, and 3 will be described.

【0036】図11に実施例5のトランジスタ構造の断
面構造を示す。トランジスタ構造以外のその他の点につ
いては実施例1と同一であるので説明を省略する。絶縁
性基板1301上に遮光膜1302が形成され、層間絶
縁膜1303を隔て、ゲート電極1304が形成されて
いる。ゲート絶縁膜1305、半導体層1306、第2
の絶縁膜1307、コンタクト層1308、及びソース
・ドレイン電極1309を有するトランジスタ構造であ
る。
FIG. 11 shows a cross-sectional structure of the transistor structure of the fifth embodiment. The other points other than the transistor structure are the same as those in the first embodiment, and the description will be omitted. A light-shielding film 1302 is formed over an insulating substrate 1301, and a gate electrode 1304 is formed with an interlayer insulating film 1303 interposed therebetween. The gate insulating film 1305, the semiconductor layer 1306, the second
Transistor structure having an insulating film 1307, a contact layer 1308, and source / drain electrodes 1309.

【0037】上述したトランジスタ構造において、第2
の絶縁膜1307のパターンは重要な役割を果たす。第
2 の絶縁膜1307のパターンは、トランジスタのチャ
ネル長およびオフセット長を決める。この意味で、第2
の絶縁膜1307はトランジスタ特性を決定付けるパタ
ーンであると言える。
In the above-described transistor structure, the second
The pattern of the insulating film 1307 plays an important role. No.
The pattern of the second insulating film 1307 determines the channel length and offset length of the transistor. In this sense, the second
It can be said that the insulating film 1307 is a pattern that determines transistor characteristics.

【0038】この様な、トランジスタをX線診断装置の
様に大面積に2次元的に配列させる場合、トランジスタ
特性を有効面積内での特性均一性は重要である。図11
は特性の均一性を向上させるために第2 の絶縁膜を自己
整合的に作成する方法を提供するものである。絶縁性基
板1301上の遮光膜1302とゲート電極1304は
重なり領域を有している事が特徴である。
When such transistors are two-dimensionally arranged in a large area like an X-ray diagnostic apparatus, it is important to make the transistor characteristics uniform within an effective area. FIG.
Provides a method for forming a second insulating film in a self-aligned manner to improve the uniformity of characteristics. A feature is that the light-shielding film 1302 and the gate electrode 1304 on the insulating substrate 1301 have an overlapping region.

【0039】図12を用いて第2の絶縁膜1307を自
己整合的に形成する方法を説明する。絶縁性基板140
1上に、遮光膜1402をパターニングにより形成し、
層間絶縁膜1403を介して、ゲート電極1404を形
成する。次に、トランジスタを構成する膜である、ゲー
ト絶縁膜1405、半導体層1406および第2の絶縁
膜1407を順次堆積させる。第2の絶縁膜1408を
パターニングする為に、フォトレジスト1408を塗布
する。フォトレジスト1408をパターニングする際、
通常のマスク露光を用いず、絶縁性基板1401の裏側
から、遮光膜1402とゲート電極1404をマスクと
して、自己整合的に第2の絶縁膜1407をパターニン
グするフォトレジスト1408を露光する。この様な方
法を採ることで、この実施例によっても実施例1と同様
の効果を奏することに加え、第2の絶縁膜1407は図
11に示すように、自己整合的な方法によって、合わせ
ズレが無く、形成される事になる。従って、2次元画像
を必要とするX線診断装置の一画素を制御するトランジ
スタ特性の均一性を確保する事が可能となる。
A method for forming the second insulating film 1307 in a self-aligned manner will be described with reference to FIG. Insulating substrate 140
1, a light-shielding film 1402 is formed by patterning,
A gate electrode 1404 is formed with an interlayer insulating film 1403 interposed. Next, a gate insulating film 1405, a semiconductor layer 1406, and a second insulating film 1407, which are films included in the transistor, are sequentially deposited. To pattern the second insulating film 1408, a photoresist 1408 is applied. When patterning the photoresist 1408,
Using a normal mask exposure, a photoresist 1408 for patterning the second insulating film 1407 in a self-aligned manner is exposed from the back side of the insulating substrate 1401 using the light shielding film 1402 and the gate electrode 1404 as a mask. By adopting such a method, this embodiment can provide the same effect as that of the first embodiment, and the second insulating film 1407 can be misaligned by a self-aligned method as shown in FIG. Without, it will be formed. Therefore, it is possible to ensure uniformity of transistor characteristics for controlling one pixel of the X-ray diagnostic apparatus that requires a two-dimensional image.

【0040】[0040]

【発明の効果】上記構成によって、X線診断装置におい
て画素電位の電圧上昇による素子破壊を防止する直接変
換方式の利点を損なうことなく高精細な画像をしかも動
画で得ることのできるX線診断装置を提供することがで
きる。
According to the above configuration, an X-ray diagnostic apparatus capable of obtaining a high-definition image and a moving image without deteriorating the advantage of the direct conversion method for preventing element destruction due to an increase in pixel potential in the X-ray diagnostic apparatus. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1のX線診断装置の説明図、一
画素分の等価回路図
FIG. 1 is an explanatory diagram of an X-ray diagnostic apparatus according to a first embodiment of the present invention, and an equivalent circuit diagram of one pixel.

【図2】本発明の実施例1を説明する図FIG. 2 illustrates a first embodiment of the present invention.

【図3】本発明の実施例1の画素断面図FIG. 3 is a sectional view of a pixel according to the first embodiment of the present invention.

【図4】本発明の実施例1の製造工程順の断面図FIG. 4 is a sectional view in the order of the manufacturing process according to the first embodiment of the present invention.

【図5】本発明の実施例1の製造工程順の断面図FIG. 5 is a sectional view in the order of the manufacturing process according to the first embodiment of the present invention.

【図6】本発明の実施例1の画素を2次元に配列した場
合の動作説明図
FIG. 6 is an operation explanatory diagram when pixels of the first embodiment of the present invention are two-dimensionally arranged;

【図7】本発明の実施例2の等価回路図FIG. 7 is an equivalent circuit diagram of Embodiment 2 of the present invention.

【図8】本発明の実施例2の画素構造を示す断面図FIG. 8 is a cross-sectional view illustrating a pixel structure according to a second embodiment of the present invention.

【図9】本発明の実施例3の画素構造を示す断面図FIG. 9 is a cross-sectional view illustrating a pixel structure according to a third embodiment of the present invention.

【図10】本発明の実施例4の断面図及び動作原理説明
FIG. 10 is a cross-sectional view and operation principle explanatory diagram of a fourth embodiment of the present invention.

【図11】本発明の実施例5の画素断面図FIG. 11 is a sectional view of a pixel according to a fifth embodiment of the present invention.

【図12】本発明の実施例5を説明する図FIG. 12 illustrates a fifth embodiment of the present invention.

【図13】従来の直接変換型のX線診断装置例FIG. 13 shows an example of a conventional direct conversion type X-ray diagnostic apparatus.

【符号の説明】[Explanation of symbols]

10 第1 のトランジスタ 100 電極 101 光導電体 104 画素電極 105 信号容量 106 第2 のトランジスタ Reference Signs List 10 first transistor 100 electrode 101 photoconductor 104 pixel electrode 105 signal capacity 106 second transistor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // G01N 23/04 H01L 27/14 C ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI // G01N 23/04 H01L 27/14 C

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】2つの対向する主面を有しX線照射により
キャリアを発生させる光導電体と、前記光導電体の一方
の主面側に形成され前記キャリアを受け取る画素電極
と、この画素電極と電源電位間に接続され前記キャリア
を受け取って前記キャリアに対応する検出電荷を蓄積す
る信号容量と、この信号容量に接続され前記電荷を画素
電位として検出する第1のトランジスタとを有するX線
診断装置において、前記画素容量に接続され前記検出電
荷の一部の電荷を前記電源電位に逃がす能動素子を具備
することを特徴とするX線診断装置。
1. A photoconductor having two opposing main surfaces to generate carriers by X-ray irradiation, a pixel electrode formed on one main surface side of the photoconductor to receive the carriers, An X-ray having a signal capacitor connected between an electrode and a power supply potential for receiving the carrier and accumulating a detected charge corresponding to the carrier, and a first transistor connected to the signal capacitor and detecting the charge as a pixel potential; An X-ray diagnostic apparatus, comprising: an active element connected to the pixel capacitor for releasing a part of the detected charge to the power supply potential.
【請求項2】前記能動素子は、第1のトランジスタに比
べて耐圧の高い第2のトランジスタであり、ソース・ド
レイン電極とゲート電極間にオフセット領域を有しこの
オフセット領域におけるゲート電極からの前記ソース・
ドレイン電極間の設定距離によって前記一部の電荷の量
を制御する事を特徴とする請求項1に記載のX線診断装
置。
2. The active element is a second transistor having a higher breakdown voltage than a first transistor, and has an offset region between a source / drain electrode and a gate electrode. Source·
2. The X-ray diagnostic apparatus according to claim 1, wherein the amount of the partial charge is controlled by a set distance between the drain electrodes.
【請求項3】2次元配置する複数のX線受光素子と、前
記X線受光素子と一対で複数形成され前記X線受光素子
から発生する電荷を蓄積する画素容量と、この画素容量
毎に一対で複数形成され前記画素容量にソースが接続さ
れゲートが開くタイミングに従って前記画素容量に蓄積
された電荷をドレインから検出信号として取り出す第1
のトランジスタと、前記第1のトランジスタ夫々のソー
スと電源電位の間に接続された複数の保護容量とを備え
る直接変換方式のX線診断装置において、前記画素容量
の前記電荷を蓄積する端子と電源電位間に接続され前記
端子が一定電位を越えた際に前記電荷の一部を前記電源
電位に逃がす能動素子を具備することを特徴とするX線
診断装置。
3. A plurality of X-ray light receiving elements arranged two-dimensionally, a plurality of pixel capacitances formed as a pair with the X-ray light reception elements, and a plurality of pixel capacitances for accumulating charges generated from the X-ray light reception elements. And extracting a charge stored in the pixel capacitor from the drain as a detection signal in accordance with a timing at which a source is connected to the pixel capacitor and a gate is opened.
And a plurality of protective capacitors connected between a source of each of the first transistors and a power supply potential, a terminal for storing the charge of the pixel capacitor and a power supply. An X-ray diagnostic apparatus comprising: an active element that is connected between potentials and that releases a part of the charge to the power supply potential when the terminal exceeds a certain potential.
【請求項4】前記能動素子は、前記保護容量の両端にソ
ース・ドレインが接続された第2のトランジスタである
こと特徴とする請求項3に記載のX線診断装置。
4. The X-ray diagnostic apparatus according to claim 3, wherein the active element is a second transistor having a source and a drain connected to both ends of the protection capacitor.
【請求項5】前記第2のトランジスタの各ゲート電極は
共通接続されていることを特徴とする請求項3に記載の
X線診断装置。
5. The X-ray diagnostic apparatus according to claim 3, wherein the gate electrodes of the second transistor are connected in common.
JP16174397A 1997-06-19 1997-06-19 X-ray diagnostic equipment Expired - Lifetime JP3462041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16174397A JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16174397A JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Publications (2)

Publication Number Publication Date
JPH114821A true JPH114821A (en) 1999-01-12
JP3462041B2 JP3462041B2 (en) 2003-11-05

Family

ID=15741050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16174397A Expired - Lifetime JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Country Status (1)

Country Link
JP (1) JP3462041B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500905A (en) * 1999-05-18 2003-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Sensor matrix
US6763129B1 (en) 1999-10-05 2004-07-13 Kabushiki Kaisha Toshiba Image processing apparatus
KR100451540B1 (en) * 2001-10-22 2004-10-06 가부시키가이샤 시마즈세이사쿠쇼 Radiation detector
US6891194B2 (en) 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
KR100490512B1 (en) * 2001-10-03 2005-05-19 가부시끼가이샤 도시바 X-ray flat panel detector
JP2020526020A (en) * 2017-06-26 2020-08-27 ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー Photodetector array, method of manufacturing the same, and imaging device including photodetector array

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500905A (en) * 1999-05-18 2003-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Sensor matrix
US6763129B1 (en) 1999-10-05 2004-07-13 Kabushiki Kaisha Toshiba Image processing apparatus
US6891194B2 (en) 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
US7233021B2 (en) 2001-02-07 2007-06-19 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
KR100490512B1 (en) * 2001-10-03 2005-05-19 가부시끼가이샤 도시바 X-ray flat panel detector
KR100451540B1 (en) * 2001-10-22 2004-10-06 가부시키가이샤 시마즈세이사쿠쇼 Radiation detector
JP2020526020A (en) * 2017-06-26 2020-08-27 ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー Photodetector array, method of manufacturing the same, and imaging device including photodetector array

Also Published As

Publication number Publication date
JP3462041B2 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
US5942756A (en) Radiation detector and fabrication method
US6607935B2 (en) Method for fabricating array substrate for X-ray detector
US5648674A (en) Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal
CN101728334B (en) Esd induced artifact reduction design for a thin film transistor image sensor array
KR100310179B1 (en) X-ray image sensor and a method for fabricating the same
US6940142B2 (en) Low data line capacitance image sensor array using air-gap metal crossover
US6617584B2 (en) X-ray detecting device and fabricating method thereof
US6462344B1 (en) X-ray image detector and a method for fabricating the same
JP2003264276A (en) Method for manufacturing x-ray detector
JP3462041B2 (en) X-ray diagnostic equipment
US4736234A (en) Method of fabrication of a light image detector and a two-dimensional matrix detector obtained by means of said method
JP2001257333A (en) Two-dimensional image detector
US6784434B2 (en) Imaging array and method for manufacturing same
EP0744085A1 (en) Electromagnetic radiation imaging device using thin film transistors
US7402810B2 (en) X-ray detecting device and fabricating method thereof
US7268366B2 (en) Method of fabricating X-ray detecting device
US7368315B2 (en) X-ray detecting device and fabricating method thereof
US6617561B1 (en) Low noise and high yield data line structure for imager
KR100886973B1 (en) Digital x-ray detector and method for fabricating it
KR20030055504A (en) a method for manufacturing of digital X-ray detector using TFT
JP2856774B2 (en) Solid-state imaging device
KR100698238B1 (en) Detecting X-ray Device And Method of Fabricating The Same
KR100867473B1 (en) method for fabricating digital X-ray detector
KR100824084B1 (en) Method for manufacturing x-ray detector
JPS58102552A (en) Thin film transistor matrix array

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term