JP3462041B2 - X-ray diagnostic equipment - Google Patents

X-ray diagnostic equipment

Info

Publication number
JP3462041B2
JP3462041B2 JP16174397A JP16174397A JP3462041B2 JP 3462041 B2 JP3462041 B2 JP 3462041B2 JP 16174397 A JP16174397 A JP 16174397A JP 16174397 A JP16174397 A JP 16174397A JP 3462041 B2 JP3462041 B2 JP 3462041B2
Authority
JP
Japan
Prior art keywords
transistor
pixel
signal
ray
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16174397A
Other languages
Japanese (ja)
Other versions
JPH114821A (en
Inventor
修一 内古閑
学 田中
晃 金野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16174397A priority Critical patent/JP3462041B2/en
Publication of JPH114821A publication Critical patent/JPH114821A/en
Application granted granted Critical
Publication of JP3462041B2 publication Critical patent/JP3462041B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、直接変換方式のX
線診断装置の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a direct conversion system X.
The present invention relates to the structure of a line diagnostic device.

【0002】[0002]

【従来の技術】従来からX線診断装置は検体を非破壊で
検査できる有用な装置であり、高精細で動画が得られる
事が望まれている。さらに、装置の大型、重厚化を避け
るために、診断装置の平面型検出器が必要とされてい
る。これらの要請を達成する為に、アクティブマトリッ
クス型の平面検出器が提案されている。この様な平面検
出器には間接変換方式と直接変換方式とがあるが、直接
変換方式は、間接変換方式と比べて高精細な画像を得る
事ができる。この直接変換方式は、例えば、E.I.DuPont
USP5319206 や、 D.L.Lee et al. SPIE vol.2432 p.23
7 1995で知られており、図13(a)、(b)に沿って
説明する。まず、光導電体301に入射したX線Xは、
電子・正孔対309を発生させ、この発生した電荷は信
号容量305と、画素電極304と対向する電極300
とで形成される容量とで分配される。X線入射の電荷
は、トランジスタのゲートGがゲート信号Glからの信
号によって開く事によりドレインD1〜D4を通して積
分器に集められる。直接変換方式では、光導電体301
に入射した情報が全て電子・正孔対309として収集さ
れるという点で、画素電極形状を精細化することで、高
精細な画像を実現する事が可能である。ここで、308
は電源であり、また絶縁膜302は、X線量が多い場合
発生する電子・正孔対309も同時に大量発生するため
画素電極304電位が異常上昇する事に起因する回路の
破壊防止用の膜である。この絶縁膜302によって形成
される容量は等価回路上では保護容量312となる。こ
の新たに設けられた保護容量312はX線照射によって
発生した電子・正孔対にに対応した電荷による電位上昇
を緩和する効果を持つ。従って、トランジスタ306や
信号容量305の破壊を防止する事が出来る。
2. Description of the Related Art Conventionally, an X-ray diagnostic apparatus is a useful apparatus capable of nondestructively inspecting a specimen, and it is desired that a moving image can be obtained with high definition. Further, in order to avoid making the device large and heavy, a flat detector of the diagnostic device is required. In order to achieve these requirements, an active matrix type flat panel detector has been proposed. There are an indirect conversion method and a direct conversion method in such a flat panel detector, but the direct conversion method can obtain a higher definition image than the indirect conversion method. This direct conversion method is, for example, EIDuPont
USP5319206 and DLLee et al. SPIE vol.2432 p.23
7 known in 1995, and will be described with reference to FIGS. 13 (a) and 13 (b). First, the X-ray X incident on the photoconductor 301 is
Electron / hole pairs 309 are generated, and the generated charges generate the signal capacitance 305 and the electrode 300 facing the pixel electrode 304.
And the capacity formed by and. The charge incident on the X-ray is collected in the integrator through the drains D1 to D4 when the gate G of the transistor is opened by the signal from the gate signal Gl. In the direct conversion method, the photoconductor 301
Since all the information incident on is collected as electron-hole pairs 309, it is possible to realize a high-definition image by refining the pixel electrode shape. Where 308
Is a power source, and the insulating film 302 is a film for preventing circuit breakdown due to abnormal increase in the potential of the pixel electrode 304 because a large amount of electron-hole pairs 309 are also generated at the same time when the X-ray dose is large. is there. The capacitance formed by the insulating film 302 becomes the protective capacitance 312 on the equivalent circuit. The newly provided protective capacitor 312 has an effect of mitigating a potential rise due to charges corresponding to electron-hole pairs generated by X-ray irradiation. Therefore, destruction of the transistor 306 and the signal capacitor 305 can be prevented.

【0003】しかし、この従来方法では、動画に対応で
きないという欠点を持つ。この事を、特に図13 (b )
の等価回路を用いて説明する。X線によって発生した電
荷は、保護容量312、光導電体の画素電極304の容
量、及び信号容量305とに分配される。トランジスタ
306のゲートGを開く事によって、信号容量305と
光導電体の容量304の電荷をデータ線Dを用いて読み
出す事が出来る。電荷の読み取り作業によって、信号容
量305と光導電体の容量304を初期化する事ができ
る。この時、保護容量312の電荷を初期化する為に
は、光導電体301の内部抵抗とトランジスタ306の
抵抗に依存する時定数分の時間を要する。従ってこの方
式では、高精細化を達成することができても、直接方式
で特有の問題である動画を得る事ができないと言う問題
を抱えている。
However, this conventional method has a drawback that it cannot support moving images. This is especially true for Figure 13 (b)
The equivalent circuit will be described. The charges generated by the X-rays are distributed to the protective capacitance 312, the capacitance of the pixel electrode 304 of the photoconductor, and the signal capacitance 305. By opening the gate G of the transistor 306, the charges of the signal capacitor 305 and the photoconductor capacitor 304 can be read using the data line D. The signal reading operation can initialize the signal capacitance 305 and the photoconductor capacitance 304. At this time, in order to initialize the charge of the protective capacitor 312, it takes time corresponding to a time constant depending on the internal resistance of the photoconductor 301 and the resistance of the transistor 306. Therefore, this method has a problem that even if it is possible to achieve high definition, it is impossible to obtain a moving image, which is a unique problem in the direct method.

【0004】[0004]

【発明が解決しようとする課題】従来の直接変換方式を
用いた方式では、高精細な画像を得ることができてもそ
の動画を得ることができなかった。本発明では、X線診
断装置において画素電位の電圧上昇による素子破壊を防
止する直接変換方式の利点を損なうことなく高精細な画
像をしかも動画で得ることのできるX線診断装置を提供
することを目的とする。
In the method using the conventional direct conversion method, a high-definition image can be obtained but the moving image cannot be obtained. The present invention provides an X-ray diagnostic apparatus capable of obtaining a high-definition image and a moving image without impairing the advantage of the direct conversion method for preventing the element destruction due to the voltage rise of the pixel potential in the X-ray diagnostic apparatus. To aim.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、2つの対向する主面を有しX線照射によ
りキャリアを発生させる光導電体と、前記光導電体の一
方の主面側に形成され前記キャリアを受け取る画素電極
と、前記画素電極と電源電位間に接続され、前記キャリ
アを受け取って前記キャリアに対応する検出電荷を蓄積
する信号容量と、前記信号容量に接続され前記電荷を画
素電位として検出する第1のトランジスタと、前記信号
容量に接続され前記検出電荷の一部の電荷を前記電源電
位に逃がす能動素子とを具備することを特徴とするX線
診断装置を提供する。
In order to solve the above-mentioned problems, the present invention provides a photoconductor having two main surfaces facing each other for generating carriers by X-ray irradiation, and one of the photoconductors. A pixel electrode formed on the main surface side for receiving the carrier, a signal capacitor connected between the pixel electrode and a power supply potential, for receiving the carrier and accumulating a detected charge corresponding to the carrier, and a signal capacitor connected to the signal capacitor. An X-ray diagnostic apparatus comprising: a first transistor that detects the electric charge as a pixel potential; and an active element that is connected to the signal capacitor and releases a part of the detected electric charge to the power supply potential. provide.

【0006】前記能動素子は、ソース・ドレイン電極と
ゲート電極間にオフセット領域を有し、かつ前記第1の
トランジスタに比べて耐圧の高い第2のトランジスタで
あり、前記オフセット領域における前記ゲート電極から
の前記ソース・ドレイン電極間の距離によって前記一部
の電荷の量を設定するようにできる。
The active element is a second transistor which has an offset region between the source / drain electrode and the gate electrode and has a higher breakdown voltage than the first transistor, and is arranged from the gate electrode in the offset region. It is possible to set the amount of the partial charge by the distance between the source and drain electrodes.

【0007】また、本発明は、2次元配置する複数のX
線受光素子と、前記X線受光素子と一対で複数形成さ
れ、前記X線受光素子から発生する電荷を蓄積する画素
容量と、前記画素容量に一対で複数形成され、前記画素
容量にソースが接続され、ゲートが開くタイミングに従
って前記画素容量に蓄積された電荷をドレインから検出
信号として取り出す第1のトランジスタと、前記第1の
トランジスタ夫々の前記ソースと電源電位の間に接続さ
れた複数の信号容量と、前記画素容量の前記電荷を蓄積
する端子と電源電位間に接続され前記端子が一定電位を
越えた際に前記電荷の一部を前記電源電位に逃がす能動
素子とを具備することを特徴とするX線診断装置を提供
する。
Further, according to the present invention, a plurality of Xs arranged two-dimensionally are arranged.
A plurality of pairs of a line light receiving element and the X-ray light receiving element are formed, and a plurality of pixel capacitors are formed in a pair in the pixel capacitor and a pixel capacitor for accumulating charges generated from the X-ray light receiving element, and a source is connected to the pixel capacitor. And a plurality of signal capacitors connected between the source of each of the first transistors and the power supply potential, and a first transistor for extracting the charge accumulated in the pixel capacitor as a detection signal from the drain according to the timing of opening the gate. And an active element connected between a terminal for accumulating the electric charge of the pixel capacitor and a power supply potential and releasing a part of the electric charge to the power supply potential when the terminal exceeds a certain potential. Provided is an X-ray diagnostic apparatus.

【0008】ここで、前記能動素子は、前記信号容量の
両端にソース及びドレインが接続された第2のトランジ
スタであってもよい。前記第2のトランジスタの各前記
ゲート電極は共通接続されていてもよい。なお、電源電
位とは正負の電源電位だけでなく、GNDも含む。
Here, the active element may be a second transistor having a source and a drain connected to both ends of the signal capacitor. The gate electrodes of the second transistors may be commonly connected. The power supply potential includes not only positive and negative power supply potentials but also GND.

【0009】[0009]

【発明の実施の形態】本発明は、X線照射による、画素
電位の異常上昇を防止するために、能動素子例えば高耐
圧型トランジスタ(特に薄膜トランジスタ(TFT))
を用いた電荷蓄積回路構成および初期化の回路構成を提
供することを骨子とする。これを以下の実施例を用いて
詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION In order to prevent the pixel potential from abnormally rising due to X-ray irradiation, the present invention is designed such that an active element such as a high voltage transistor (particularly a thin film transistor (TFT)).
The essence is to provide a charge storage circuit configuration and a circuit configuration for initialization. This will be described in detail using the following examples.

【0010】(実施例1)図1を用いて本発明の実施例
を説明する。図1(a )は本発明の実施例の断面構造図
であり、図1(b )は一画素分の等価回路図である。光
導電体101を上下から挟む様に、電極100と画素電
極(この2つの電極で画素容量104が形成されるが、
使用される電荷は画素電極104に蓄積された電荷であ
るので画素容量と画素電極には同一番号を付した)10
4が形成されている。画素電極104に対して、信号電
荷を読み取る次の回路構成が形成されている。信号容量
105と並列に第1 のトランジスタ10が接続されてい
る。更に画素電極には第2 のトランジスタ106が接続
されている。D、D1、D2等は信号線或いは信号線と
の接続を示す。ここで、本発明では、第1 のトランジス
タ10が高耐圧型である事が重要である。ここでは、以
降、第1 のトランジスタ10を高耐圧トランジスタと呼
ぶ事にする。
(Embodiment 1) An embodiment of the present invention will be described with reference to FIG. FIG. 1A is a sectional structural view of an embodiment of the present invention, and FIG. 1B is an equivalent circuit diagram of one pixel. The electrode 100 and the pixel electrode (the pixel capacitor 104 is formed by these two electrodes so as to sandwich the photoconductor 101 from above and below).
Since the charges used are the charges accumulated in the pixel electrode 104, the pixel capacitors and the pixel electrodes are given the same numbers) 10
4 are formed. The following circuit configuration for reading the signal charges is formed for the pixel electrode 104. The first transistor 10 is connected in parallel with the signal capacitor 105. Further, the second transistor 106 is connected to the pixel electrode. D, D1, D2, etc. indicate signal lines or connections with signal lines. Here, in the present invention, it is important that the first transistor 10 is of a high breakdown voltage type. Hereafter, the first transistor 10 will be referred to as a high breakdown voltage transistor.

【0011】一画素分の等価回路である図1(b )を中
心に、本実施例の動作原理を説明する。X線照射によ
り、光導電体101部の画素容量104と信号容量10
5に信号電荷が分配される。この事により、画素電位
(点A)が上昇する。この時、高耐圧トランジスタ10
のゲート線110bには適当な一定電位のゲート電圧を
印加してON状態にしておき、第2 のトランジスタ10
6、信号容量105に破壊電圧が印加される事が無いよ
うに蓄積された電荷の一部を逃がす様に動作させる。ま
た、信号容量105中の電荷を読み取る場合、余計な電
荷は何処にも保存されていないので、初期化が容易であ
る。従って、直接変換方式で問題となる、画素電位上昇
によるトランジスタ106等の回路破壊を回避し、さら
に、初期化を充分短い時間で実現可能なので、動画の出
力が可能なX線診断装置を得る事ができる。
The operation principle of this embodiment will be described with reference to FIG. 1B, which is an equivalent circuit for one pixel. By the X-ray irradiation, the pixel capacitor 104 and the signal capacitor 10 in the photoconductor 101 portion are
The signal charge is distributed to 5. As a result, the pixel potential (point A) rises. At this time, the high breakdown voltage transistor 10
An appropriate constant gate voltage is applied to the gate line 110b of the second transistor 10b to turn it on, and the second transistor 10
6. Operate so as to release a part of the accumulated charges so that the breakdown voltage is not applied to the signal capacitor 105. Further, when the electric charge in the signal capacitor 105 is read, the unnecessary electric charge is not stored anywhere, so the initialization is easy. Therefore, it is possible to avoid the circuit destruction of the transistor 106 and the like due to the rise of the pixel potential, which is a problem in the direct conversion method, and further, the initialization can be realized in a sufficiently short time, so that an X-ray diagnostic apparatus capable of outputting a moving image can be obtained. You can

【0012】ここで、高耐圧トランジスタ10が必要な
理由を図2に沿って説明する。図2に通常のトランジス
タの電圧電流特性20と高耐圧トランジスタの電圧電流
特性21を比較した様子を示す。高耐圧トランジスタ
は、ドレイン電圧Vdの小さい領域ではドレイン電流I
dはほとんど流れない。しかし、あるドレイン電圧Vdo
をしきい値として、大きなドレイン電流Idが観測され
るという特徴を持っている。図1で説明した高耐圧トラ
ンジスタは図2に示す様な特性を有する必要がある。従
って、ドレイン電圧Vdo を、図1で説明した信号容量1
05と画素容量104の耐圧またはそれ以下に設定する
事によって、図1で説明した役割を果たす事が出来る。
The reason why the high breakdown voltage transistor 10 is required will be described with reference to FIG. FIG. 2 shows a comparison between the voltage-current characteristic 20 of a normal transistor and the voltage-current characteristic 21 of a high breakdown voltage transistor. The high breakdown voltage transistor has a drain current I in a region where the drain voltage Vd is small.
d hardly flows. However, there is a certain drain voltage Vdo
The characteristic is that a large drain current Id is observed with the threshold value as. The high breakdown voltage transistor described with reference to FIG. 1 needs to have the characteristics as shown in FIG. Therefore, the drain voltage Vdo is set to the signal capacitance 1 described in FIG.
05 and the pixel capacitor 104 withstand voltage or less, the role described in FIG. 1 can be fulfilled.

【0013】つぎに、高耐圧トランジスタの構造を用い
た本発明X線診断装置の断面構造を説明する事で、ドレ
イン電圧Vdo を任意に設定出来る事を説明する。図3に
本実施例のX線診断装置の一画素分の断面構造を示す。
光導電体101の両端に電極100と画素電極104を
配置する。また、画素電極104と電極112を一対と
する信号容量105を形成し、その両側に、信号電荷読
み取り用のトランジスタ106と高耐圧トランジスタ1
0が形成されている。信号電荷読み取り用トランジスタ
106はゲート電極107が基板115に形成され、半
導体108を挟み高耐圧トランジスタ10のドレイン電
極と信号電荷読み取り用トランジスタ106のソース電
極を兼ねる電極114、それにドレイン電極109を有
する逆スタッガ型構造をしている。高耐圧トランジスタ
10も逆スタッガ構造をしている。高耐圧トランジスタ
10のゲート電極は111であり、信号電荷読み取り用
のトランジスタ106のゲート電極とは別系統のゲート
線に接続されいる。信号読み取り用のトランジスタ10
6が左右対称であるのに対し、高耐圧トランジスタ10
はゲート電極111とコンタクト部にオフセット領域Lo
ffが形成されているのが特徴である。オフセット領域Lo
ffとはゲート電極111の端から、コンタクト層113
と半導体層108の接点Bまでの距離を言う。図2で説
明したドレイン電圧Vdo の設定はオフセット長Loff で
任意に設定する事が出来る。この実施例では、オフセッ
ト領域Loffを高電位になり易いドレイン電極114に設
定したが、ソース電極119側に設定しても同様の効果
を期待できる。また、ソース・ドレインいずれの側に設
定しても同様の効果を期待することができる。次に、図
4を用いて製造工程を具体的に説明する。まず、絶縁性
基板115上に電極パターン107、111、112を
例えばスパッタ法、全面レジスト塗布とマスクパターニ
ング、エッチング等によって加工形成する。絶縁性基板
115として、透明絶縁基板例えばガラス基板を用いれ
ばよい。この電極パターン107、111はトランジス
タのゲート電極でもあり、112は後述する信号容量の
電極になる。この意味で、電極107、111、112
は低抵抗である事が望まれ、Mo,Ta、W、Al、C
u又はこれら金属を少なくとも1つ含む合金を用いれば
よい。電極107、111、112の膜厚は50nm〜30
0 nmであれば上述した低抵抗を実現すると同時に、後
述する第1の絶縁膜のカバレッジを良好にする点から望
ましい。パターニングされた電極107、111、11
2上に、第1 の絶縁膜116、半導体層108、第2 の
絶縁膜117を堆積する。これらの膜形成については大
面積への膜堆積を考慮して、例えばプラズマ励起による
化学気相堆積法(PECVD )を用いた膜を用いる。PECVD
を用いて、第1 の絶縁膜116としてシリコン酸化膜、
シリコン窒化膜またはシリコン酸化窒化膜、又はこれら
の積層膜を堆積し、半導体層108として水素化された
非晶質シリコンを堆積し、第2 の絶縁膜としてシリコン
酸化膜、シリコン窒化膜またはシリコン酸窒化膜、又は
これらの積層膜を堆積すれば良い。半導体層108は、
多結晶シリコン、微結晶シリコン等でもよい。第1 の絶
縁膜116の膜厚は、先述した電極107、111、1
12に対するカバレッジを良好に保つこと、また、作成
されるトランジスタのオン/オフ比を十分に得るために
半導体108に十分大きな電界が印加可能な様に100 n
m〜400 nm、半導体層108の膜厚は単位時間当たり
の体積速度、トランジスタのオン/オフ比を十分に確保
するために20nm〜300nm 、第2 の絶縁膜117の膜厚
は、ソース・ドレイン電極を作成するためにコンタクト
層113をエッチングする際に十分なマージンを得るた
めに100 nm〜400 nmであれば良い(図4(a))。
Next, the cross-sectional structure of the X-ray diagnostic apparatus of the present invention using the structure of the high breakdown voltage transistor will be described to explain that the drain voltage Vdo can be arbitrarily set. FIG. 3 shows a cross-sectional structure of one pixel of the X-ray diagnostic apparatus of this embodiment.
An electrode 100 and a pixel electrode 104 are arranged on both ends of the photoconductor 101. Further, a signal capacitor 105 having a pair of the pixel electrode 104 and the electrode 112 is formed, and a transistor 106 for reading a signal charge and a high breakdown voltage transistor 1 are formed on both sides of the signal capacitor 105.
0 is formed. In the signal charge reading transistor 106, the gate electrode 107 is formed on the substrate 115, and the semiconductor electrode 108 is sandwiched between the drain electrode of the high breakdown voltage transistor 10 and the electrode 114 which also serves as the source electrode of the signal charge reading transistor 106, and the drain electrode 109. It has a staggered structure. The high breakdown voltage transistor 10 also has an inverted stagger structure. The high withstand voltage transistor 10 has a gate electrode 111, which is connected to a gate line of a system different from the gate electrode of the transistor 106 for reading the signal charge. Transistor 10 for signal reading
6 is bilaterally symmetric, whereas high breakdown voltage transistor 10
Is an offset region Lo at the contact portion with the gate electrode 111.
The feature is that ff is formed. Offset area Lo
ff means the contact layer 113 from the end of the gate electrode 111.
And the distance to the contact B of the semiconductor layer 108. The drain voltage Vdo described in FIG. 2 can be arbitrarily set by the offset length Loff. In this embodiment, the offset region Loff is set to the drain electrode 114, which is likely to have a high potential, but the same effect can be expected if it is set to the source electrode 119 side. Further, the same effect can be expected regardless of whether the source or drain is set. Next, the manufacturing process will be specifically described with reference to FIG. First, the electrode patterns 107, 111, and 112 are processed and formed on the insulating substrate 115 by, for example, a sputtering method, whole-surface resist coating and mask patterning, etching and the like. A transparent insulating substrate such as a glass substrate may be used as the insulating substrate 115. The electrode patterns 107 and 111 are also gate electrodes of the transistor, and 112 is an electrode of a signal capacitor described later. In this sense, the electrodes 107, 111, 112
Is desired to have low resistance, and Mo, Ta, W, Al, C
u or an alloy containing at least one of these metals may be used. The film thickness of the electrodes 107, 111, 112 is 50 nm to 30
A thickness of 0 nm is desirable from the viewpoint of realizing the low resistance described above and at the same time improving the coverage of the first insulating film described later. Patterned electrodes 107, 111, 11
The first insulating film 116, the semiconductor layer 108, and the second insulating film 117 are deposited on the second insulating film 116. For film formation, a film formed by chemical vapor deposition (PECVD) by plasma excitation is used in consideration of film deposition on a large area. PECVD
Using a silicon oxide film as the first insulating film 116,
A silicon nitride film, a silicon oxynitride film, or a stacked film thereof is deposited, hydrogenated amorphous silicon is deposited as the semiconductor layer 108, and a silicon oxide film, a silicon nitride film, or a silicon oxide film is deposited as the second insulating film. A nitride film or a laminated film of these may be deposited. The semiconductor layer 108 is
It may be polycrystalline silicon, microcrystalline silicon, or the like. The film thickness of the first insulating film 116 is the same as the above-mentioned electrodes 107, 111, 1
12 and 100 n so that a sufficiently large electric field can be applied to the semiconductor 108 to obtain a sufficient on / off ratio of the transistor to be produced.
The thickness of the semiconductor layer 108 is 20 nm to 300 nm in order to secure a sufficient volume velocity per unit time and the on / off ratio of the transistor, and the thickness of the second insulating film 117 is the source / drain. The thickness may be 100 nm to 400 nm in order to obtain a sufficient margin when etching the contact layer 113 to form an electrode (FIG. 4A).

【0014】次に、第2 の絶縁膜117をパターニング
し、コンタクト層118を堆積させる。コンタクト層1
18として、P等をドープしたn+型非晶質シリコンを
用いた。これ以外にもn+型の多結晶シリコン、微結晶
シリコン等を用いることもできる。コンタクト層118
の膜厚は20nm〜300nm であればよい。第2 の絶縁膜11
7はトランジスタのチャネル長を決めるパターンであ
る。特に、図3における高耐圧トランジスタ10に於い
ては、オフセット長Loff を決定するパターンでもあ
る。オフセット長Loff はX線の検出効率に従い上昇す
る画素電位によって決定されるべき値である。また、製
造工程上、パターンの合わせ精度の制約からもオフセッ
ト長Loff は決定される。この意味から、オフセット長
Loff は2 μm 以上である事が、得られる高耐圧トラン
ジスタの耐圧を十分にするためと、パターン間のショー
トを避ける点から望ましい(図4(b))。
Next, the second insulating film 117 is patterned and the contact layer 118 is deposited. Contact layer 1
N + type amorphous silicon doped with P or the like was used as 18. Besides this, n + type polycrystalline silicon, microcrystalline silicon, or the like can be used. Contact layer 118
The film thickness may be 20 nm to 300 nm. Second insulating film 11
7 is a pattern for determining the channel length of the transistor. Particularly, in the high breakdown voltage transistor 10 in FIG. 3, it is also a pattern for determining the offset length Loff. The offset length Loff is a value that should be determined by the pixel potential that rises according to the X-ray detection efficiency. In addition, the offset length Loff is determined due to the constraint of the pattern alignment accuracy in the manufacturing process. From this point of view, it is desirable that the offset length Loff is 2 μm or more in order to make the withstand voltage of the obtained high breakdown voltage transistor sufficient and to avoid a short circuit between patterns (FIG. 4B).

【0015】この後、ソース・ドレイン電極層114を
堆積する。ソース・ ドレイン電極層114としてAl,
Moまたはこれらの合金または積層膜を用いる事で良好
なソース・ドレイン電極層114を形成できる。ソース
・ドレイン電極層114の膜厚は、十分に低抵抗配線を
得るという理由から300nm 〜1 μm であれば良い(図4
(c))。
After that, the source / drain electrode layer 114 is deposited. Al as the source / drain electrode layer 114,
A good source / drain electrode layer 114 can be formed by using Mo, an alloy thereof, or a laminated film. The thickness of the source / drain electrode layer 114 may be 300 nm to 1 μm in order to obtain a sufficiently low resistance wiring (FIG. 4).
(C)).

【0016】さらに、ソース・ドレイン電極層114を
パターニングし、パターニングしたソース・ドレイン電
極層114をマスクにコンタクト層113をパターニン
グする事で、ソース・ドレイン電極109、114、1
19を形成する(図4(d))。
Further, the source / drain electrode layer 114 is patterned, and the contact layer 113 is patterned using the patterned source / drain electrode layer 114 as a mask, whereby the source / drain electrodes 109, 114, 1 are formed.
19 is formed (FIG. 4D).

【0017】さらに、完成した各トランジスタ上に層間
絶縁膜219を堆積し、電極105との間に信号容量を
形成する為に、ソース・ドレイン電極114が露出する
様にエッチングを行なう。層間絶縁膜219として前述
したPECVDを用い、シリコン酸化膜、シリコン窒化
膜、シリコン酸窒化膜またはこれらの積層膜を用いれば
よい。膜厚は300nm 〜1 μm であれば、絶縁性及び特性
の安定性の点から良い(図5(a))。
Further, an interlayer insulating film 219 is deposited on each completed transistor, and etching is performed so that the source / drain electrodes 114 are exposed in order to form a signal capacitance with the electrode 105. As the interlayer insulating film 219, the above-described PECVD may be used, and a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof may be used. If the film thickness is 300 nm to 1 μm, it is good in terms of insulation and stability of characteristics (FIG. 5 (a)).

【0018】ついで、この穴を埋める様に画素電極10
4を形成する。画素電極には透明導電性膜例えば、Indi
um Tin Oxideを用いても良いし、Al等の金属薄膜を用
いてもよい。画素電極104の膜厚は100nm 〜500nm で
あれば良い。さらに画素電極104上にX線を検知する
光導電体101を堆積し、画素電極104に対向する様
に電極100を形成する。光導電体101としては、非
晶質セレン、非晶質シリコンを用いればよく、膜厚は10
0 μm 〜1mm にすればX線の変換効率の点からよい。電
極100はAl等を用いれば良く、膜厚は100nm 程度で
あれば良い(図5(b))。
Next, the pixel electrode 10 is formed so as to fill this hole.
4 is formed. A transparent conductive film, such as Indi
um Tin Oxide may be used, or a metal thin film such as Al may be used. The pixel electrode 104 may have a film thickness of 100 nm to 500 nm. Further, an X-ray detecting photoconductor 101 is deposited on the pixel electrode 104, and the electrode 100 is formed so as to face the pixel electrode 104. Amorphous selenium or amorphous silicon may be used as the photoconductor 101, and the film thickness is 10
If it is set to 0 μm to 1 mm, it is good in terms of X-ray conversion efficiency. The electrode 100 may be made of Al or the like, and the film thickness may be about 100 nm (FIG. 5B).

【0019】この様にして、画素電極104上にX線検
出部が形成され、信号容量105、信号電荷読み取り用
トランジスタ106と高耐圧トランジスタ10を得る事
が出来る。
In this way, the X-ray detector is formed on the pixel electrode 104, and the signal capacitor 105, the signal charge reading transistor 106 and the high breakdown voltage transistor 10 can be obtained.

【0020】図6(a)に、図1で示した一画素分の検
知器部分を2 次元的に配置した様子を等価回路にて示し
た。この図を用いて、2次元のX線診断図が得られる事
を説明する。ゲート線G1、データ線D1に接続された
信号容量105に、X線照射により信号電荷Q11が蓄
積されたとする。信号電荷Q11が大きく、信号容量1
05の破壊電圧、電荷読み取り用トランジスタ106の
破壊電圧に達する場合は、高耐圧トランジスタ10によ
って経路(a) に従い、放電される。つぎに、Q11を読
み取る際には、ゲート線G1に電圧が印加され、トラン
ジスタ106が開く事によって、電荷Q11は経路(b)
を通り、読み出しアンプ600または電荷の積分器に移
動する。こうして破壊電圧から落とされた画素電位に相
当する画素信号を検出することができる。この時、ゲー
ト線G1に接続されたすべての画素の電荷、例えば、Q
12、Q13・・・が同様に読み出される。このように
十分な時間が経た後、ゲート線G1の電圧はオフ状態と
なり、次に、ゲート線G2がオン状態となり、同様に電
荷、Q21、Q22、Q23・・・が読み出され、ゲー
トドライバがすべてのゲート線を選択した後、2 次元像
を得る事が出来る。検知器内の行方向に並んだ高耐圧ト
ランジスタ10のゲート電極にはg1、g2、g3、・
・・のゲート線を通じて図6(a)に示す様に、共通の
電位が印加され、信号容量に高い電圧がかかるのを防止
している。ここでは、第1のトランジスタ106と高耐
圧トランジスタ105のゲート電圧の印加方法は別系統
によっているが、第1のトランジスタ106のソース電
極と同電位に使用してもよい。即ち、図6(b)に示す
様に、高耐圧トランジスタのゲート電位とドレイン電位
を短絡する。この様にすることで配線数を大幅に低減で
き、歩留まり上有利であるばかりでなく、高耐圧トラン
ジスタ10をスイッチングするための電力を低減するこ
とができる。この電位と図6 (a)で説明したオフセッ
ト長Loff で画素電位の破壊的な電圧上昇を防止出来る
と同時に、信号容量105の電荷を瞬時に初期化出来
る。また、得られる2次元像の解像度は画素面積だけに
依存する。この意味で、本発明構成によって、従来では
得られなかった、高精細の動画像を得る事が可能になっ
た。
FIG. 6A shows an equivalent circuit in which the detector portion for one pixel shown in FIG. 1 is two-dimensionally arranged. It will be described that a two-dimensional X-ray diagnostic diagram is obtained using this diagram. It is assumed that the signal charge Q11 is accumulated by the X-ray irradiation in the signal capacitor 105 connected to the gate line G1 and the data line D1. Signal charge Q11 is large and signal capacity is 1
When the breakdown voltage of 05 and the breakdown voltage of the charge reading transistor 106 are reached, the high breakdown voltage transistor 10 discharges along the path (a). Next, when reading Q11, a voltage is applied to the gate line G1 and the transistor 106 is opened, so that the charge Q11 passes through the path (b).
To the readout amplifier 600 or charge integrator. In this way, the pixel signal corresponding to the pixel potential dropped from the breakdown voltage can be detected. At this time, charges of all pixels connected to the gate line G1, for example, Q
12, Q13 ... Are similarly read. After a sufficient time elapses in this way, the voltage of the gate line G1 is turned off, then the gate line G2 is turned on, and the charges, Q21, Q22, Q23, ... After selecting all the gate lines, can get a 2D image. The gate electrodes of the high breakdown voltage transistors 10 arranged in the row direction in the detector have g1, g2, g3 ,.
As shown in FIG. 6A, the common potential is applied through the gate lines of ... To prevent a high voltage from being applied to the signal capacitance. Here, the method of applying the gate voltage to the first transistor 106 and the high breakdown voltage transistor 105 is based on different systems, but it may be used at the same potential as the source electrode of the first transistor 106. That is, as shown in FIG. 6B, the gate potential and the drain potential of the high breakdown voltage transistor are short-circuited. By doing so, not only the number of wirings can be significantly reduced, which is advantageous in yield, but also the power for switching the high breakdown voltage transistor 10 can be reduced. This potential and the offset length Loff described with reference to FIG. 6A can prevent the destructive voltage rise of the pixel potential, and at the same time, the charge of the signal capacitor 105 can be instantly initialized. Further, the resolution of the obtained two-dimensional image depends only on the pixel area. In this sense, the configuration of the present invention makes it possible to obtain a high-definition moving image, which has not been obtained in the past.

【0021】以上の実施例の構成によって、X線照射に
より発生する電子・正孔対を直接検出する直接変換方式
のX線診断装置に於いて、X線照射の信号電荷を蓄積す
る信号容量に並列に、高耐圧トランジスタを設ける事に
より、信号容量、信号電荷読みとり用トランジスタおよ
び、X線検出部の電気的な破壊を防止すると、共に、信
号電荷の読みとりによって、信号容量の初期化を行う事
ができる。その結果、直接変換方式による高精細の動画
像を得ることを可能にした。また、複雑な配線構成を用
いることなくまた従来の検出器の製造工程を全く変更す
ることなく、パターンの変更だけで、従来では得る事の
できなかった高精細の動画をX線診断装置で実現するこ
とができる。
In the X-ray diagnostic apparatus of the direct conversion system for directly detecting the electron-hole pairs generated by X-ray irradiation, the signal capacity for accumulating the signal charges of X-ray irradiation is constituted by the configuration of the above embodiment. By providing a high voltage transistor in parallel, the signal capacitance, the transistor for reading the signal charge, and the X-ray detection unit are prevented from being electrically destroyed, and the signal capacitance is initialized by reading the signal charge. You can As a result, it became possible to obtain high-definition moving images by the direct conversion method. In addition, without using complicated wiring configuration and without changing the manufacturing process of the conventional detector at all, only by changing the pattern, a high-definition moving image that could not be obtained in the past can be realized with the X-ray diagnostic apparatus. can do.

【0022】(実施例2)図7と図8を用いて実施例2
を説明する。実施例1と異なる点は、トランジスタの構
造等であり、その他の点は同様であるのでこのトランジ
スタを中心に説明する。図7は実施例2を説明する等価
回路である。ゲート線Gとデータ線Dに信号読み取り用
トランジスタ706が接続され、信号読み取り用トラン
ジスタ706には信号容量705と、X線検出部711
と検出部容量704が接続されている。信号容量705
の両端に高耐圧トランジスタ710のソース・ドレイン
が接続されており、ソース電極が接地電位に落とされて
いる。
(Second Embodiment) A second embodiment will be described with reference to FIGS. 7 and 8.
Will be explained. The difference from the first embodiment is the structure of the transistor and the like, and the other points are the same, and therefore the description will focus on this transistor. FIG. 7 is an equivalent circuit for explaining the second embodiment. A signal reading transistor 706 is connected to the gate line G and the data line D, and the signal reading transistor 706 has a signal capacitance 705 and an X-ray detection unit 711.
And a detector capacitance 704 are connected. Signal capacity 705
The source and drain of the high breakdown voltage transistor 710 are connected to both ends of, and the source electrode is dropped to the ground potential.

【0023】信号電荷読み込み用トランジスタ706が
高耐圧トランジスタ710と同様にオフセット構造を持
つ高耐圧トランジスタであり、信号電荷読み取り用トラ
ンジスタ706のオフセット領域が、信号容量705側
に設置されている事を特長とする回路構成である。
The signal charge reading transistor 706 is a high breakdown voltage transistor having an offset structure like the high breakdown voltage transistor 710, and the offset region of the signal charge reading transistor 706 is provided on the signal capacitance 705 side. The circuit configuration is as follows.

【0024】図8は図7に対応する一画素分の断面構造
を表わす。信号容量705を中心に、信号電荷読み込み
用トランジスタ706のオフセット(オフセット量Loff
1 )側と高耐圧トランジスタ710のオフセット(オフ
セット量Loff2 )側を相対する様に形成する。電極80
7は図7のゲート線Gに、電極809は図7のデータ線
Dに、画素電極804と電極812で図7の信号容量7
05を構成する。光導電体801を挟む様に電極800
と画素電極804で図7のX線検出部711と検出部容
量704が構成される。
FIG. 8 shows a sectional structure for one pixel corresponding to FIG. An offset (offset amount Loff) of the signal charge reading transistor 706 is centered around the signal capacitance 705.
The 1) side and the offset (offset amount Loff2) side of the high breakdown voltage transistor 710 are formed so as to face each other. Electrode 80
7 is the gate line G in FIG. 7, the electrode 809 is the data line D in FIG. 7, and the pixel electrode 804 and the electrode 812 are the signal capacitors 7 in FIG.
Configure 05. Electrode 800 so as to sandwich photoconductor 801
The pixel electrode 804 configures the X-ray detection unit 711 and the detection unit capacitor 704 in FIG. 7.

【0025】製造工程は実施例1と同一であるが、信号
電荷読み込み用トランジスタ706の構造を図8に示す
様にオフセットLoff1 のある構造にする事が特徴で、半
導体層808の素子分離時のパターンを変更するだけで
実現する事ができる。
The manufacturing process is the same as that of the first embodiment, but the feature is that the structure of the signal charge reading transistor 706 has an offset Loff1 as shown in FIG. It can be realized simply by changing the pattern.

【0026】実施例2では、実施例1で示した、信号電
荷読み取り用トランジスタ706を通常のトランジスタ
にした場合に比べ、X線検出時に発生する信号電荷読み
取り用トランジスタ706の画素電極とデータ線との電
位差に対する耐圧が向上する。信号電荷読み取り用トラ
ンジスタ706は信号容量705の電荷を速やかにデー
タ線Dに転送する役割を有している。したがって、画素
電位に対する耐圧を高めるだけではならなく、十分なド
レイン電流が得られなくてはならない。この事から、信
号読み取り用トランジスタ806のオフセット長Loff1
1011は高耐圧トランジスタ810のオフセット長L
off21012の間にはLoff1<Loff2の関係である事が
望ましい。この実施例によっても実施例1と同様の効果
を奏することに加え、点Aにおいて発生する高電位によ
って信号電荷読み取り用トランジスタ706の破壊を防
止することが可能になると言う効果も有する。従って、
信号読み取り用トランジスタ706の点A側がオフセッ
トになっている事が重要である。
In the second embodiment, compared with the case where the signal charge reading transistor 706 is a normal transistor shown in the first embodiment, the pixel electrode and the data line of the signal charge reading transistor 706 generated at the time of X-ray detection. The withstand voltage against the potential difference is improved. The signal charge reading transistor 706 has a role of quickly transferring the charge of the signal capacitor 705 to the data line D. Therefore, not only must the breakdown voltage with respect to the pixel potential be increased, but also a sufficient drain current must be obtained. Therefore, the offset length Loff1 of the signal reading transistor 806 is
1011 is an offset length L of the high breakdown voltage transistor 810.
It is desirable that the relation of off2 1012 is Loff1 <Loff2. In addition to the effect similar to that of the first embodiment, this embodiment also has an effect that it is possible to prevent the breakdown of the signal charge reading transistor 706 by the high potential generated at the point A. Therefore,
It is important that the point A side of the signal reading transistor 706 is offset.

【0027】(実施例3)この実施例が、実施例1と異
なる点は、2つのトランジスタの構造であり、その他の
点は実施例1と同様である。図9を用いて、実施例3を
説明する。図9は一画素分の断面構造を示す。実施例2
で示した様に信号容量905部を中心に二つのトランジ
スタが接続されている。二つのトランジスタの一方は信
号電荷読み取り用トランジスタ906であり、もう一方
は実施例1および実施例2で示した高耐圧用トランジス
タ910である。信号読み取りようトランジスタ906
と高耐圧トランジスタ910は何れもオフセット構造を
持ち、オフセット領域が信号容量側に形成されている。
更に、二つの半導体層908は素子分離されていない事
が特徴である。その他の構成については、実施例1と同
様の部分は下二桁を同一番号とする900番台で示し
た。この様な構造を有する事で、実施例1と同一の効果
を有することに加え、信号容量905の絶縁抵抗は高ま
り、X線照射によって発生した電荷が画素に蓄積され画
素電位が上昇した場合、破壊を防止する事が出来る。製
造工程は実施例1及び実施例2と異なることなく、半導
体層908のパターニング形状を変更する事で簡単に実
現する事が出来る。この実施例によっても実施例1と同
様の効果を奏することに加え、素子分離を行わないため
に、2つ以上のトランジスタ906、910の距離を近
づけることによって、トランジスタの占める面積を縮小
することが可能となり、X線診断装置の高精細化を実現
することができると言う効果がある。
(Third Embodiment) This embodiment is different from the first embodiment in the structure of two transistors, and is otherwise the same as the first embodiment. Example 3 will be described with reference to FIG. FIG. 9 shows a sectional structure for one pixel. Example 2
As shown by, two transistors are connected around the signal capacity 905. One of the two transistors is the signal charge reading transistor 906, and the other is the high breakdown voltage transistor 910 shown in the first and second embodiments. Transistor 906 for signal reading
And the high breakdown voltage transistor 910 both have an offset structure, and the offset region is formed on the signal capacitance side.
Further, the two semiconductor layers 908 are characterized in that they are not isolated. Regarding other configurations, the same parts as in Example 1 are shown in the 900 series with the last two digits being the same number. By having such a structure, in addition to having the same effect as that of the first embodiment, the insulation resistance of the signal capacitor 905 is increased, and when the charge generated by X-ray irradiation is accumulated in the pixel and the pixel potential increases, It can prevent destruction. The manufacturing process is the same as in the first and second embodiments, and can be easily realized by changing the patterning shape of the semiconductor layer 908. In addition to the effect similar to that of the first embodiment, this embodiment can reduce the area occupied by the two or more transistors 906 and 910 by bringing them closer to each other in order to prevent element isolation. This is possible, and there is an effect that high definition of the X-ray diagnostic apparatus can be realized.

【0028】(実施例4)実施例1 、実施例2、及び実
施例3 で示した、オフセットを有するトランジスタの構
造に関する実施例を示す。トランジスタ構造以外のその
他の点については実施例1と同一であるので説明を省略
する。
(Embodiment 4) An embodiment relating to the structure of the transistor having the offset shown in Embodiment 1, Embodiment 2 and Embodiment 3 will be described. Since the other points than the transistor structure are the same as those in the first embodiment, the description thereof will be omitted.

【0029】オフセットを有するトランジスタがX線診
断装置へ適用する場合、その役割は、信号電荷読み取り
と信号容量の電荷初期化である事を述べた。この二つを
両立させるためのトランジスタ構造の実施例を図10に
示す。絶縁性基板1015上にゲート電極1007、ゲ
ート絶縁膜1016、半導体層1008、第2 の絶縁膜
1020、コンタクト層1013、ソース・ドレイン電
極1009を有するトランジスタにおいて、オフセット
長Loff が形成されている。また、第2 の絶縁膜102
0上にはソース・ドレイン電極1009が覆う様に長さ
Lovだけ形成されている。
When the transistor having the offset is applied to the X-ray diagnostic apparatus, its role is to read the signal charge and initialize the charge of the signal capacitance. FIG. 10 shows an embodiment of a transistor structure for making these two compatible. In a transistor having a gate electrode 1007, a gate insulating film 1016, a semiconductor layer 1008, a second insulating film 1020, a contact layer 1013, and a source / drain electrode 1009 on an insulating substrate 1015, an offset length Loff is formed. In addition, the second insulating film 102
A length Lov is formed on 0 so as to cover the source / drain electrode 1009.

【0030】ここで、オフセット長とは、ゲート電極端
から半導体層1008とコンタクト層1013とが接し
ている点または、第2 の絶縁膜端までの距離である。ま
た、Lovとはソース・ドレイン電極の電極パターン端か
ら第2 の絶縁膜端までの距離である。以上に示すトラン
ジスタ構造において、オフセット長Loff とLovの関係
がLoff <Lovである事を特長とするトランジスタを提
供する。
Here, the offset length is the distance from the end of the gate electrode to the point where the semiconductor layer 1008 and the contact layer 1013 are in contact, or the end of the second insulating film. Lov is the distance from the electrode pattern end of the source / drain electrode to the end of the second insulating film. In the transistor structure described above, there is provided a transistor characterized in that the relationship between the offset lengths Loff and Lov is Loff <Lov.

【0031】図10に示すトランジスタの動作上の特徴
を説明する。トランジスタに流れるキャリアはゲート電
極1007電位によって発生する。ゲート電極1007
から外れるオフセット領域ではゲート電極1007によ
ってキャリア量は調整されず、ゲート電極1007端と
ドレイン電極1208の電位のみに従ってドレイン電極
1208に到達する事になり、ゲート電極1007直上
の半導体層1008に比べキャリアは流れにくくなって
いる。ドレイン電極1208とゲート電極1007の寄
生容量も発生し、この意味で、実施例1の図3で示した
高耐圧トランジスタ10の使用に適する訳である。
The operational characteristics of the transistor shown in FIG. 10 will be described. Carriers flowing in the transistor are generated by the potential of the gate electrode 1007. Gate electrode 1007
In the offset region deviating from the above, the amount of carriers is not adjusted by the gate electrode 1007, and reaches the drain electrode 1208 only according to the potentials of the end of the gate electrode 1007 and the drain electrode 1208. It is difficult to flow. Parasitic capacitance between the drain electrode 1208 and the gate electrode 1007 is also generated, and in this sense, it is suitable for use in the high breakdown voltage transistor 10 shown in FIG. 3 of the first embodiment.

【0032】しかし、画素電位が上昇した場合に速やか
に画素電位を破壊電圧以下に抑える為には、画素電位上
昇時にキャリアがより良く流れる必要がある。図10に
示したトランジスタのオフセット領域のドレイン電極1
208を画素電極電位と同一にしておけば、電圧の耐
性、リーク電流を増加させることなく、画素電位を破壊
電圧以下に抑える事が出来る。
However, in order to quickly suppress the pixel potential to the breakdown voltage or less when the pixel potential rises, it is necessary for the carriers to flow better when the pixel potential rises. Drain electrode 1 in the offset region of the transistor shown in FIG.
By setting 208 to be the same as the pixel electrode potential, the pixel potential can be suppressed to the breakdown voltage or lower without increasing the voltage resistance and the leak current.

【0033】第2 の絶縁膜1020上にドレイン電極1
208は、第2 の絶縁膜1020を挟み半導体層100
8とMOS構造を成している。従って、画素電極電位と
ドレイン電極1208を接続し、画素電極電位が以上上
昇することによって、ドレイン電極1208が直下の半
導体層1008にチャネルを形成し、余分な電荷を逃が
す事が出来る。余分な電荷を逃がすに従い、画素電極電
位、即ちドレイン電極1208電位も低下し、チャネル
は閉じる事になる。
The drain electrode 1 is formed on the second insulating film 1020.
Reference numeral 208 denotes the semiconductor layer 100 sandwiching the second insulating film 1020.
8 and a MOS structure. Therefore, by connecting the pixel electrode potential and the drain electrode 1208 and raising the pixel electrode potential more than that, the drain electrode 1208 forms a channel in the semiconductor layer 1008 immediately below, and excess charges can be released. As the excess charge is released, the pixel electrode potential, that is, the drain electrode 1208 potential also decreases, and the channel is closed.

【0034】この様に、オフセット領域のドレイン電極
形状をLov>Loff とする事によって、高耐圧トランジ
スタの電位制御と信号容量の電荷保持という二つの役割
をより効率よく実現する事が出来る。この実施例によっ
ても実施例1と同様の効果を奏することに加え、オン状
態になったトランジスタのオン電流を増大することがで
き、図1(b)の点Aにおける電荷を効率よく逃がすこ
とができると言う別の効果も有する。
In this way, by setting the drain electrode shape in the offset region to Lov> Loff, it is possible to more efficiently realize the dual roles of controlling the potential of the high breakdown voltage transistor and retaining charges of the signal capacitor. In addition to the effect similar to that of the first embodiment, this embodiment can increase the on-current of the transistor in the on-state, and the charge at point A in FIG. 1B can be efficiently released. It also has the additional effect of being able to.

【0035】(実施例5)実施例1 、実施例2、及び実
施例3 で示した、オフセットを有するトランジスタの構
造に関する実施例を示す。
(Embodiment 5) An embodiment relating to the structure of the transistor having the offset shown in Embodiment 1, Embodiment 2 and Embodiment 3 will be described.

【0036】図11に実施例5のトランジスタ構造の断
面構造を示す。トランジスタ構造以外のその他の点につ
いては実施例1と同一であるので説明を省略する。絶縁
性基板1301上に遮光膜1302が形成され、層間絶
縁膜1303を隔て、ゲート電極1304が形成されて
いる。ゲート絶縁膜1305、半導体層1306、第2
の絶縁膜1307、コンタクト層1308、及びソース
・ドレイン電極1309を有するトランジスタ構造であ
る。
FIG. 11 shows a sectional structure of the transistor structure of the fifth embodiment. Since the other points than the transistor structure are the same as those in the first embodiment, the description thereof will be omitted. A light-shielding film 1302 is formed over an insulating substrate 1301, and a gate electrode 1304 is formed with an interlayer insulating film 1303 therebetween. Gate insulating film 1305, semiconductor layer 1306, second
This is a transistor structure having an insulating film 1307, a contact layer 1308, and source / drain electrodes 1309.

【0037】上述したトランジスタ構造において、第2
の絶縁膜1307のパターンは重要な役割を果たす。第
2 の絶縁膜1307のパターンは、トランジスタのチャ
ネル長およびオフセット長を決める。この意味で、第2
の絶縁膜1307はトランジスタ特性を決定付けるパタ
ーンであると言える。
In the transistor structure described above, the second
The pattern of the insulating film 1307 plays an important role. First
The pattern of the second insulating film 1307 determines the channel length and offset length of the transistor. In this sense, the second
It can be said that the insulating film 1307 is a pattern that determines the transistor characteristics.

【0038】この様な、トランジスタをX線診断装置の
様に大面積に2次元的に配列させる場合、トランジスタ
特性を有効面積内での特性均一性は重要である。図11
は特性の均一性を向上させるために第2 の絶縁膜を自己
整合的に作成する方法を提供するものである。絶縁性基
板1301上の遮光膜1302とゲート電極1304は
重なり領域を有している事が特徴である。
When such transistors are two-dimensionally arranged in a large area like an X-ray diagnostic apparatus, it is important that the transistor characteristics are uniform within the effective area. Figure 11
Provides a method of forming the second insulating film in a self-aligned manner in order to improve the uniformity of characteristics. The light-shielding film 1302 on the insulating substrate 1301 and the gate electrode 1304 are characterized by having an overlapping region.

【0039】図12を用いて第2の絶縁膜1307を自
己整合的に形成する方法を説明する。絶縁性基板140
1上に、遮光膜1402をパターニングにより形成し、
層間絶縁膜1403を介して、ゲート電極1404を形
成する。次に、トランジスタを構成する膜である、ゲー
ト絶縁膜1405、半導体層1406および第2の絶縁
膜1407を順次堆積させる。第2の絶縁膜1408を
パターニングする為に、フォトレジスト1408を塗布
する。フォトレジスト1408をパターニングする際、
通常のマスク露光を用いず、絶縁性基板1401の裏側
から、遮光膜1402とゲート電極1404をマスクと
して、自己整合的に第2の絶縁膜1407をパターニン
グするフォトレジスト1408を露光する。この様な方
法を採ることで、この実施例によっても実施例1と同様
の効果を奏することに加え、第2の絶縁膜1407は図
11に示すように、自己整合的な方法によって、合わせ
ズレが無く、形成される事になる。従って、2次元画像
を必要とするX線診断装置の一画素を制御するトランジ
スタ特性の均一性を確保する事が可能となる。
A method of forming the second insulating film 1307 in a self-aligned manner will be described with reference to FIG. Insulating substrate 140
A light-shielding film 1402 is formed by patterning on
A gate electrode 1404 is formed through the interlayer insulating film 1403. Next, a gate insulating film 1405, a semiconductor layer 1406, and a second insulating film 1407 which are films included in a transistor are sequentially deposited. A photoresist 1408 is applied to pattern the second insulating film 1408. When patterning the photoresist 1408,
Without using ordinary mask exposure, a photoresist 1408 for patterning the second insulating film 1407 in a self-aligned manner is exposed from the back side of the insulating substrate 1401 using the light shielding film 1402 and the gate electrode 1404 as a mask. By adopting such a method, the second insulating film 1407 has the same effect as that of the first embodiment according to this embodiment, and the second insulating film 1407 has a misalignment by a self-aligning method as shown in FIG. There will be no formation. Therefore, it is possible to ensure the uniformity of the transistor characteristics for controlling one pixel of the X-ray diagnostic apparatus that requires a two-dimensional image.

【0040】[0040]

【発明の効果】上記構成によって、X線診断装置におい
て画素電位の電圧上昇による素子破壊を防止する直接変
換方式の利点を損なうことなく高精細な画像をしかも動
画で得ることのできるX線診断装置を提供することがで
きる。
With the above structure, the X-ray diagnostic apparatus can obtain a high-definition image and a moving image without impairing the advantage of the direct conversion system for preventing the element destruction due to the voltage rise of the pixel potential in the X-ray diagnostic apparatus. Can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1のX線診断装置の説明図、一
画素分の等価回路図
FIG. 1 is an explanatory diagram of an X-ray diagnostic apparatus according to a first embodiment of the present invention and an equivalent circuit diagram for one pixel.

【図2】本発明の実施例1を説明する図FIG. 2 is a diagram for explaining the first embodiment of the present invention.

【図3】本発明の実施例1の画素断面図FIG. 3 is a pixel cross-sectional view of Embodiment 1 of the present invention.

【図4】本発明の実施例1の製造工程順の断面図FIG. 4 is a cross-sectional view in the order of manufacturing steps according to the first embodiment of the present invention.

【図5】本発明の実施例1の製造工程順の断面図FIG. 5 is a cross-sectional view in the order of manufacturing steps according to the first embodiment of the present invention.

【図6】本発明の実施例1の画素を2次元に配列した場
合の動作説明図
FIG. 6 is an operation explanatory diagram when the pixels according to the first embodiment of the present invention are arranged two-dimensionally.

【図7】本発明の実施例2の等価回路図FIG. 7 is an equivalent circuit diagram of a second embodiment of the present invention.

【図8】本発明の実施例2の画素構造を示す断面図FIG. 8 is a sectional view showing a pixel structure according to a second embodiment of the present invention.

【図9】本発明の実施例3の画素構造を示す断面図FIG. 9 is a sectional view showing a pixel structure according to a third embodiment of the present invention.

【図10】本発明の実施例4の断面図及び動作原理説明
FIG. 10 is a cross-sectional view and an operation principle explanatory diagram of a fourth embodiment of the present invention.

【図11】本発明の実施例5の画素断面図FIG. 11 is a pixel cross-sectional view of Example 5 of the present invention.

【図12】本発明の実施例5を説明する図FIG. 12 is a diagram for explaining the fifth embodiment of the present invention.

【図13】従来の直接変換型のX線診断装置例FIG. 13 is an example of a conventional direct conversion type X-ray diagnostic apparatus.

【符号の説明】[Explanation of symbols]

10 第1 のトランジスタ 100 電極 101 光導電体 104 画素電極 105 信号容量 106 第2 のトランジスタ 10 First transistor 100 electrodes 101 photoconductor 104 pixel electrode 105 Signal capacity 106 second transistor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/14 H01L 27/14 K 27/146 C (56)参考文献 特開 平10−10237(JP,A) 特開 平10−284713(JP,A) 特表 平8−509550(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/32 H01L 27/14 A61B 6/00 - 6/14 G01T 1/00 - 7/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI H01L 27/14 H01L 27/14 K 27/146 C (56) References JP 10-10237 (JP, A) JP JP 10-284713 (JP, A) Tokuyo HEI 8-509550 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 5/32 H01L 27/14 A61B 6/00-6 / 14 G01T 1/00-7/12

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】2つの対向する主面を有しX線照射により
キャリアを発生させる光導電体と、 前記光導電体の一方の主面側に形成され前記キャリアを
受け取る画素電極と、前記 画素電極と電源電位間に接続され、前記キャリアを
受け取って前記キャリアに対応する検出電荷を蓄積する
信号容量と、前記 信号容量に接続され前記電荷を画素電位として検出
する第1のトランジスタと 前記信号容量に接続され前記検出電荷の一部の電荷を前
記電源電位に逃がす能動素子とを具備することを特徴と
するX線診断装置。
A photoconductor to 1. A generating carriers by X-ray irradiation has two opposing major surfaces, and a pixel electrode for receiving the carrier is formed on one main surface of the photoconductor, the pixel is connected between the electrodes and the power source potential, and the signal capacity for accumulating charges detected corresponding to the carrier receiving said carrier, a first transistor to detect connected the charge to the signal capacitance as pixel potential, the signal An X-ray diagnostic apparatus comprising: an active element connected to a capacitor to release a part of the detected charge to the power supply potential.
【請求項2】前記能動素子は、ソース・ドレイン電極と
ゲート電極間にオフセット領域を有し、かつ前記第1の
トランジスタに比べて耐圧の高い第2のトランジスタで
あり、前記オフセット領域における前記ゲート電極から
の前記ソース・ドレイン電極間の距離によって前記一部
の電荷の量を設定する事を特徴とする請求項1に記載の
X線診断装置。
2. The active element includes source / drain electrodes.
Has an offset region between the gate electrode and a first of the second transistor with high withstand voltage than a transistor, the part by the distance between the source and drain electrodes from the gate electrode in the offset region The X-ray diagnostic apparatus according to claim 1, wherein the amount of electric charge of the X-ray is set .
【請求項3】2次元配置する複数のX線受光素子と、 前記X線受光素子と一対で複数形成され前記X線受光
素子から発生する電荷を蓄積する画素容量と、前記画素容量に 一対で複数形成され前記画素容量にソ
ースが接続されゲートが開くタイミングに従って前記
画素容量に蓄積された電荷をドレインから検出信号とし
て取り出す第1のトランジスタと、 前記第1のトランジスタ夫々の前記ソースと電源電位の
間に接続された複数の信号容量と 前記画素容量の前記電荷を蓄積する端子と電源電位間に
接続され前記端子が一定電位を越えた際に前記電荷の一
部を前記電源電位に逃がす能動素子とを具備することを
特徴とするX線診断装置。
A plurality of X-ray receiving element arranged wherein two-dimensional, X-ray formed a plurality of the light receiving element and the pair, a pixel capacitor for storing charge generated from the X-ray receiving element, a pair in the pixel capacitance in a plurality of formed, wherein that source is connected to the pixel capacitor, a first transistor retrieving the pixel capacitor to the charges accumulated in accordance with the timing gate is opened as a detection signal from the drain, said first transistor respectively the source of the a plurality of signal capacitor connected between the power supply potential, the power supply potential portion of the charge when the connected between the terminals and the power supply potential for storing charge the terminal exceeds a predetermined potential of the pixel capacitor An X-ray diagnostic apparatus comprising:
【請求項4】前記能動素子は、前記信号容量の両端にソ
ース及びドレインが接続された第2のトランジスタであ
ること特徴とする請求項3に記載のX線診断装置。
4. The X-ray diagnostic apparatus according to claim 3, wherein the active element is a second transistor having a source and a drain connected to both ends of the signal capacitor.
【請求項5】前記第2のトランジスタの各前記ゲート電
極は共通接続されていることを特徴とする請求項4に記
載のX線診断装置。
5. The X-ray diagnostic apparatus according to claim 4 , wherein the gate electrodes of the second transistors are commonly connected.
JP16174397A 1997-06-19 1997-06-19 X-ray diagnostic equipment Expired - Lifetime JP3462041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16174397A JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16174397A JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Publications (2)

Publication Number Publication Date
JPH114821A JPH114821A (en) 1999-01-12
JP3462041B2 true JP3462041B2 (en) 2003-11-05

Family

ID=15741050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16174397A Expired - Lifetime JP3462041B2 (en) 1997-06-19 1997-06-19 X-ray diagnostic equipment

Country Status (1)

Country Link
JP (1) JP3462041B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922650A1 (en) * 1999-05-18 2000-11-23 Philips Corp Intellectual Pty Sensor matrix e.g. for x-ray inspection apparatus, has light or x-ray sensitive sensor elements in matrix with two transistors per sensor connected in series and electrode of further capacitance connected to their junction
JP4112762B2 (en) 1999-10-05 2008-07-02 株式会社東芝 Image processing apparatus and X-ray diagnostic apparatus
US6891194B2 (en) 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
CN1316634C (en) * 2001-10-03 2007-05-16 株式会社东芝 X-ray plane detector
JP3932857B2 (en) * 2001-10-22 2007-06-20 株式会社島津製作所 Radiation detector
EP3422413A1 (en) * 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array

Also Published As

Publication number Publication date
JPH114821A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
US5942756A (en) Radiation detector and fabrication method
EP0720778B1 (en) An image detector
US5420452A (en) Solid state radiation detector
US6740884B2 (en) Imaging array and methods for fabricating same
US6858868B2 (en) Image sensor and method of manufacturing the same
US6607935B2 (en) Method for fabricating array substrate for X-ray detector
US6797961B2 (en) X-ray detector and method of fabricating the same
JPH06209097A (en) X-ray image detector
KR100310179B1 (en) X-ray image sensor and a method for fabricating the same
US6777685B2 (en) Imaging array and methods for fabricating same
JPH10511817A (en) Image sensor comprising organic and inorganic passivation layers
US6462344B1 (en) X-ray image detector and a method for fabricating the same
US7307301B2 (en) Imaging array
EP0744085B1 (en) Electromagnetic radiation imaging device using thin film transistors
US6559506B1 (en) Imaging array and methods for fabricating same
JP3462041B2 (en) X-ray diagnostic equipment
US4736234A (en) Method of fabrication of a light image detector and a two-dimensional matrix detector obtained by means of said method
JP2001257333A (en) Two-dimensional image detector
JP2001320039A (en) Photoelectric conversion device
US7161640B2 (en) Shield junction thin film transistor structure
US6617561B1 (en) Low noise and high yield data line structure for imager
KR100886973B1 (en) Digital x-ray detector and method for fabricating it
US7368315B2 (en) X-ray detecting device and fabricating method thereof
JP2856774B2 (en) Solid-state imaging device
JPH11274444A (en) X-ray imaging device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term