JPH1146002A - Manufacture of thin-film transistor and manufacture of active matrix panel - Google Patents

Manufacture of thin-film transistor and manufacture of active matrix panel

Info

Publication number
JPH1146002A
JPH1146002A JP11731998A JP11731998A JPH1146002A JP H1146002 A JPH1146002 A JP H1146002A JP 11731998 A JP11731998 A JP 11731998A JP 11731998 A JP11731998 A JP 11731998A JP H1146002 A JPH1146002 A JP H1146002A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
forming
manufacture
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11731998A
Other languages
Japanese (ja)
Other versions
JP3111973B2 (en
Inventor
Hiroyuki Oshima
弘之 大島
Mutsumi Matsuo
睦 松尾
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10117319A priority Critical patent/JP3111973B2/en
Publication of JPH1146002A publication Critical patent/JPH1146002A/en
Application granted granted Critical
Publication of JP3111973B2 publication Critical patent/JP3111973B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce threshold voltage Vth, increase mobility, and significantly increase on-current. SOLUTION: A silicon thin film 19 of a thin-film transistor is formed on an insulating substrata 18. After that, an interlayered insulting film 24 is formed so as to cover the silicon thin film 19 of the thin-film transistor. Then contact holes are formed in the interlayered insulting film 24, and electrodes are formed in the contact holes. A plasma treatment is applied in an atmosphere containing hydrogen or hydrogen and nitrogen as main components, after the interlayered insulating film 24 has been formed and before the contact holes are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン薄膜を用
いた薄膜トランジスタの製造方法に関する。
The present invention relates to a method of manufacturing a thin film transistor using a silicon thin film.

【0002】[0002]

【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。
2. Description of the Related Art In recent years, research and development of thin film transistors using silicon thin films have been actively conducted. This technology is
Many applications are expected, such as an active matrix panel that realizes a thin display using an inexpensive insulating substrate, or an inexpensive and high-performance image sensor.

【0003】また、これらの多くは、透明基板を用いて
光学特性を向上させるために、配線等の導体として、I
、SnO、ITO(Indium Tin Oxide)な
どの透明導電膜を用いるという特徴を併せ持っている。
[0003] In addition, many of these are used as conductors for wiring and the like in order to improve optical characteristics using a transparent substrate.
It also has the feature of using a transparent conductive film such as n 2 O 3 , SnO 2 , and ITO (Indium Tin Oxide).

【0004】以下、薄膜トランジスタをアクティブマト
リックスパネルに応用した場合を例に取って説明する
が、本発明は薄膜トランジスタを他に応用した場合にも
同様に適用することができる。これは、本発明の主旨
が、シリコン薄膜を用いた薄膜トランジスタの本質的な
特性向上に関するものだからである。
Hereinafter, a case where a thin film transistor is applied to an active matrix panel will be described as an example. However, the present invention can be similarly applied to a case where a thin film transistor is applied to another. This is because the gist of the present invention relates to improvement of essential characteristics of a thin film transistor using a silicon thin film.

【0005】薄膜トランジスタをアクティブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図1に示す。
A liquid crystal display device in which a thin film transistor is applied to an active matrix panel is generally composed of an upper glass substrate, a lower thin film transistor substrate, and liquid crystal sealed therebetween. A liquid crystal drive element arranged in a matrix is selected by an external selection circuit, and a voltage is applied to a liquid crystal drive electrode connected to the liquid crystal drive element to display an arbitrary character, graphic, or image. It is. FIG. 1 shows a general circuit diagram of the thin film transistor substrate.

【0006】図1(a)は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の1で
囲まれた領域が表示領域であり、その中に液晶駆動素子
2がマトリックス状に配置されている。3は液晶駆動素子
2ヘデータ信号を供給するデータ信号ラインであり、4は
液晶駆動素子2ヘタイミング信号を供給するタイミング
信号ラインである。液晶駆動素子2の回路図を図1(b)
に示す。5は薄膜トランジスタであり、データのスイッ
チングを行う。6はコンデンサであり、データ信号の保
持用として用いられる。このコンデンサの容量として
は、液晶自体の有する容量と故意に設けたコンデンサの
容量を含むが、場合によっては液晶の容量のみで構成さ
れることもある。7は液晶パネルであり、7−1は各液晶
駆動素子に対応して形成された液晶駆動電極であり、7
−2は上側ガラスパネルである。
FIG. 1 (a) is a matrix layout of liquid crystal driving elements on a thin film transistor substrate. The area surrounded by 1 in the figure is the display area, in which the liquid crystal driving element
2 are arranged in a matrix. 3 is a liquid crystal drive element
Reference numeral 2 denotes a data signal line for supplying a data signal, and reference numeral 4 denotes a timing signal line for supplying a timing signal to the liquid crystal drive element 2. Fig. 1 (b) shows the circuit diagram of the liquid crystal drive element 2.
Shown in Reference numeral 5 denotes a thin film transistor which performs data switching. Reference numeral 6 denotes a capacitor used for holding a data signal. The capacity of this capacitor includes the capacity of the liquid crystal itself and the capacity of a capacitor provided intentionally. However, in some cases, the capacity of the capacitor may include only the capacity of the liquid crystal. 7 is a liquid crystal panel, 7-1 is a liquid crystal drive electrode formed corresponding to each liquid crystal drive element, 7
-2 is an upper glass panel.

【0007】[0007]

【発明が解決しようとする課題】以上の説明からわかる
ように、薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイッチングするために用いられる。液晶の表示
はコンデンサの電位により決定されるため、短時間にデ
ータを書き込むことができるように、薄膜トランジスタ
は、ON状態のときに十分大きい電流を流すことができな
くてはならない。この時の電流(以下、ON電流とい
う。)はコンデンサの容量と要求される書き込み時間と
から定まり、そのON電流をクリアできるように薄膜トラ
ンジスタを製造しなくてはならない。薄膜トランジスタ
の流すことのできるON電流は、トランジスタのサイズ
(チャネル長とチャネル幅)、構造、製造プロセス、ゲ
ート電圧、ドレイン電圧などに大きく依存する。
As can be seen from the above description, the thin film transistor is used for switching the data of the voltage applied to the liquid crystal. Since the display of the liquid crystal is determined by the potential of the capacitor, the thin film transistor must be able to pass a sufficiently large current in the ON state so that data can be written in a short time. The current at this time (hereinafter referred to as ON current) is determined by the capacity of the capacitor and the required writing time, and a thin film transistor must be manufactured so that the ON current can be cleared. The ON current that can flow through a thin film transistor greatly depends on the size (channel length and channel width), structure, manufacturing process, gate voltage, drain voltage, and the like of the transistor.

【0008】また、薄膜トランジスタをアクティブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数MHzという非常に高い
周波数で動作することが要求される。したがって、極め
て大きいON電流を必要とする。
When a thin film transistor is applied to an active matrix panel, an image sensor, or the like,
Needless to say, it is more cost-effective to integrate peripheral drive circuits such as shift registers at the same time. In this case, the thin film transistor is required to operate at a very high frequency of several MHz. Therefore, an extremely large ON current is required.

【0009】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。
Hereinafter, a method of manufacturing a conventional thin film transistor and its characteristics will be described with reference to the drawings.

【0010】図2(a)から(d)は従来の薄膜トランジ
スタの製造方法の一例を示す図である。まず図2(a)
のように絶縁基板8上にシリコン薄膜9を形成する。これ
には通常、プラズマCVD法、減圧CVD法、スパッタ法など
が用いられる。次に図2(b)のように、ゲート絶縁膜1
0、ゲート電極11を形成した後に、イオン打ち込み法、
熱拡散法などにより不純物をドープしてソース領域12及
びドレイン領域13を形成する。次に、図2(c)のよう
に、層間絶縁膜14を堆積させた後、コンタクトホール15
を開口する。最後に、図2(d)のように、In
、SnO、ITOなどの透明導電膜を堆積させ
て、ソース電極16及びドレイン電極17を形成する。
FIGS. 2A to 2D show an example of a conventional method for manufacturing a thin film transistor. First, Fig. 2 (a)
The silicon thin film 9 is formed on the insulating substrate 8 as described above. For this, a plasma CVD method, a low pressure CVD method, a sputtering method and the like are usually used. Next, as shown in FIG.
0, after forming the gate electrode 11, ion implantation method,
The source region 12 and the drain region 13 are formed by doping impurities by a thermal diffusion method or the like. Next, as shown in FIG. 2C, after depositing an interlayer insulating film 14, a contact hole 15 is formed.
Open. Finally, as shown in FIG.
A source electrode 16 and a drain electrode 17 are formed by depositing a transparent conductive film such as 2 O 3 , SnO 2 , and ITO.

【0011】図3はこのように作製された薄膜トランジ
スタの特性の一例を示すグラフである。これは、チャネ
ル長30μm、チャネル幅10μm、ドレイン電圧4Vの条件の
下で本出願人がNチャネル型薄膜トランジスタの特性を
測定して得た結果である。縦軸はドレイン電流I、横
軸はゲー卜電圧VGSである。この図からわかるよう
に、全般的に比較的良好な特性を得ているが、スレショ
ルド電圧(以下、Vthと記す)が高く、OFF状態からON状
態への変化が緩慢になっている。このためON電流が少な
くなっている。この程度の特性では、種々の応用を計る
ことは不可能であり、特にアクティブマトリックスパネ
ルやイメージセンサの周辺駆動回路を構成するにはまっ
たく不十分な特性である。薄膜トランジスタをこのよう
に様々な分野に応用するには、Vthを低減させると共に
移動度を増大させ、ON電流を1桁以上増大させることが
必要である。
FIG. 3 is a graph showing an example of the characteristics of the thin film transistor thus manufactured. This is a result obtained by measuring the characteristics of the N-channel thin film transistor by the applicant under the conditions of a channel length of 30 μm, a channel width of 10 μm, and a drain voltage of 4 V. The vertical axis represents the drain current I D , and the horizontal axis represents the gate voltage V GS . As can be seen from this figure, relatively good characteristics are generally obtained, but the threshold voltage (hereinafter referred to as Vth) is high, and the change from the OFF state to the ON state is slow. For this reason, the ON current is reduced. With such a characteristic, it is impossible to measure various applications, and in particular, the characteristic is completely insufficient for configuring a peripheral drive circuit of an active matrix panel or an image sensor. In order to apply the thin film transistor to such various fields, it is necessary to reduce Vth, increase mobility, and increase the ON current by one digit or more.

【0012】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に移動度を増大させ、ON電
流を大幅に増大させる薄膜トランジスタの製造方法を提
供することである。
An object of the present invention is to eliminate such drawbacks of the conventional thin film transistor, and an object of the present invention is to manufacture a thin film transistor which reduces Vth, increases mobility, and greatly increases ON current. Is to provide a way.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、絶縁基板上に薄膜トランジスタを形成す
る製造方法において、該薄膜トランジスタのシリコン薄
膜を該絶縁基板上に形成する工程と、しかる後、該薄膜
トランジスタのシリコン薄膜を覆うように層間絶縁膜を
形成する工程と、該層間絶縁膜にコンタクトホールを形
成する工程と、該コンタクトホールに電極を形成する工
程とを有し、該層間絶縁膜形成後であって且つ該コンタ
クトホール形成前に、水素、または水素と窒素を主成分
とする雰囲気中でプラズマ処理を施す工程とを有するこ
とを特徴とする。
According to the present invention, there is provided a method of forming a thin film transistor on an insulating substrate, comprising the steps of: forming a silicon thin film of the thin film transistor on the insulating substrate; Forming an interlayer insulating film so as to cover the silicon thin film of the thin film transistor; forming a contact hole in the interlayer insulating film; and forming an electrode in the contact hole. Performing a plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components after forming the film and before forming the contact hole.

【0014】[0014]

【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手(ダングリングボンド)を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空間電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
移動度は増大し、Vthは低下し、極めて大きいON電流を
有する薄膜トランジスタが実現される。
The reason why the characteristics of the thin film transistor are greatly improved by the present invention is as follows. Generally, a silicon thin film cannot be formed as a single crystal thin film, but is in a polycrystalline state or an amorphous state. For this reason,
It has many irregularities in the arrangement of silicon atoms and, as a result, contains many dangling bonds. Such a dangling bond not only has a function of forming a rank in the band gap of silicon and trapping carriers, but also forms a space charge by being charged. That is, carrier mobility is reduced by carrier trapping, and Vt is formed by forming space charges.
h rises. The plasma treatment of the present invention reduces the density of the dangling bonds by filling the dangling bonds with hydrogen atoms. as a result,
The mobility increases, Vth decreases, and a thin film transistor having an extremely large ON current is realized.

【0015】[0015]

【実施例】図2(a)から(d)に従来の薄膜トランジス
タの製造方法の一例を示したが、本願発明の薄膜トラン
ジスタの製造方法は、図2(a)の絶縁基板8上にシリコ
ン薄膜9を形成した工程の後に、水素もしくは水素と窒
素を主成分とする雰囲気中で、前記シリコン薄膜にプラ
ズマ処理を施すことを第1の特徴とする。
2 (a) to 2 (d) show an example of a conventional method for manufacturing a thin film transistor. The method for manufacturing a thin film transistor according to the present invention employs a silicon thin film 9 on an insulating substrate 8 shown in FIG. 2 (a). The first feature is that after the step of forming the silicon thin film, the silicon thin film is subjected to a plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components.

【0016】図5は、このような製造方法で製造された
薄膜トランジスタの特性の一例を示すグラフである。実
線(A)は本発明による薄膜トランジスタの特性を示し
ている。破線(B)は従来の薄膜トランジスタの特性を
示すものであり、図3の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明の製造方法により製造した薄膜トランジスタは、
極めて大きいON電流を有し、大幅に特性が改善されてい
る。すなわちVthが低減したのみではなく、移動度も増
大し、この結果、ON電流は従来に比べて1.5から2桁も
増加している。また、これに伴い、OFF状態からON状態
への変化も極めて急峻になっている。本発明により製造
された薄膜トランジスタは、アクティブマトリックスパ
ネルやイメージセンサなどの周辺駆動回路のように数M
Hzの高速動作を必要とされる用途にも十分適用できる
ものであり、種々の応用に適用することができる。
FIG. 5 is a graph showing an example of characteristics of a thin film transistor manufactured by such a manufacturing method. The solid line (A) shows the characteristics of the thin film transistor according to the present invention. The broken line (B) shows the characteristics of the conventional thin film transistor, which is the same as the characteristics shown in FIG. The parameters such as the transistor size and the drain voltage of the two completely match. As is clear from this graph,
The thin film transistor manufactured by the manufacturing method of the present invention,
It has an extremely large ON current and has greatly improved characteristics. That is, not only the Vth is reduced, but also the mobility is increased. As a result, the ON current is increased by 1.5 to 2 digits compared to the conventional case. Accordingly, the change from the OFF state to the ON state has become extremely steep. The thin-film transistor manufactured according to the present invention has a capacity of several M as in a peripheral driving circuit such as an active matrix panel or an image sensor.
The present invention can be sufficiently applied to applications that require high-speed operation at Hz, and can be applied to various applications.

【0017】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、窒素が水
素のプラズマの発生を容易にするためである。一般に水
素はプラズマ状態になりにくいが、窒素を混入せしめる
ことでこの問題は容易に解決される。また、窒素を混入
することによる悪影響はまったくないことを本出願人は
実験により確認した。
In the present invention, the reason why the plasma processing atmosphere is allowed to contain nitrogen is that nitrogen facilitates generation of hydrogen plasma. In general, hydrogen is hard to be in a plasma state, but this problem can be easily solved by mixing nitrogen. In addition, the present applicant has confirmed through experiments that there is no adverse effect of mixing nitrogen.

【0018】図4(a)から(e)は薄膜トランジスタの
製造方法を工程を追って示したもので、まず図4(a)の
ように、絶縁基板18上にシリコン薄膜19を形成する。次
に図4(b)のように、ゲート絶縁膜20、ゲート電極21を
形成した後に、ソース領域22及びドレイン領域23を形成
する。
FIGS. 4A to 4E show a step-by-step process of manufacturing a thin film transistor. First, a silicon thin film 19 is formed on an insulating substrate 18 as shown in FIG. 4A. Next, as shown in FIG. 4B, after forming a gate insulating film 20 and a gate electrode 21, a source region 22 and a drain region 23 are formed.

【0019】次に図4(c)のように、層間絶縁膜24を
堆積させる。次に図4(d)のように、水素もしくは水素
と窒素を主成分とする雰囲気中にプラズマ処理を施す。
25は発生した水素のプラズマを示している。最後に、図
4(e)のように、コンタクトホールを開口した後透明導
電膜を堆積させ、ソース電極26及びドレイン電極27を形
成し、薄膜トランジスタは完成する。
Next, as shown in FIG. 4C, an interlayer insulating film 24 is deposited. Next, as shown in FIG. 4D, plasma processing is performed in an atmosphere containing hydrogen or hydrogen and nitrogen as main components.
Reference numeral 25 denotes the generated hydrogen plasma. Finally, figure
As shown in FIG. 4E, a transparent conductive film is deposited after opening a contact hole, and a source electrode 26 and a drain electrode 27 are formed. Thus, a thin film transistor is completed.

【0020】このように、前記プラズマ処理はコンタク
トホールを開口した後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後であ
れば、どの段階で前記プラズマ処理を施しても同様の効
果が得られる。
As described above, the plasma processing may be performed after opening the contact hole, immediately after forming the silicon thin film, or immediately after forming the gate insulating film. That is, the same effect can be obtained at any stage after the formation of the silicon thin film, even if the plasma treatment is performed.

【0021】それから、薄膜トランジスタは、その配線
・電極材料として透明導電膜を用いることがあるが、こ
のような場合は、透明導電膜を形成する前に前記プラズ
マ処理を行う方がよい。一般に透明導電膜としてはIn
、SnO、ITOなどの金属酸化物が用いられ
るが、このような透明導電膜を形成した後に前記プラズ
マ処理を行うと、金属酸化物が還元され、金属的性質を
示すようになる。著しい場合には、金属の微小結晶粒が
散在するような外観を呈することさえある。このような
状況下では、もはや透明導電膜はその本来の特性を維持
することは不可能である。したがって、配線・電極材料
として透明導電膜を用いる場合は、図4に示したよう
に、透明導電膜形成前に前記プラズマ処理を行うとよ
い。
In addition, a thin film transistor may use a transparent conductive film as its wiring / electrode material. In such a case, it is better to perform the plasma treatment before forming the transparent conductive film. In general, as a transparent conductive film, In
Metal oxides such as 2 O 3 , SnO 2 , and ITO are used. When the plasma treatment is performed after forming such a transparent conductive film, the metal oxides are reduced and exhibit metallic properties. . In severe cases, it may even have the appearance of scattered fine metal grains. Under such circumstances, the transparent conductive film can no longer maintain its original characteristics. Therefore, when a transparent conductive film is used as the wiring / electrode material, the plasma treatment may be performed before forming the transparent conductive film as shown in FIG.

【0022】次に、本発明は、前記プラズマ処理を行っ
た後の製造工程を350℃以下にすることを第2の特徴とす
る。これについては、以下、図を用いて説明する。
Next, the second feature of the present invention is that the manufacturing process after the plasma treatment is performed at 350 ° C. or lower. This will be described below with reference to the drawings.

【0023】図6は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vthは、ドレ
イン電圧を4Vとして、10nAのドレイン電流を流すのに必
要なゲート電圧と定義してある。図から明らかなよう
に、プラズマ処理を施すことにより、Vthは9Vから3.7V
に低下し、200℃、250℃、300℃の熱処理を順次加えて
もその値はまったく変化しない。350℃の熱処理ではわ
ずかにVthの増加が見られるが、微小な変化に過ぎな
い。ところが、400℃以上の熱処理を加えると、Vthは急
激に増大し、450℃ではほば初期に等しい値を示してい
る。このように、前記プラズマ処理の効果は350℃以下
の熱処理ではほぼ完璧に保持されているが、400℃以上
になると急激に劣化する。したがって前記プラズマ処理
を行った後は、すべての製造工程を350℃以下に保つこ
とによって初めてその効果が発揮される。
FIG. 6 is a graph showing the dependence of the effect of the plasma treatment on the heat treatment. As a measure of the effect of the plasma processing, Vth is plotted on the vertical axis. Vth is defined as a gate voltage required to flow a drain current of 10 nA with a drain voltage of 4 V. As is clear from the figure, Vth is changed from 9 V to 3.7 V by performing the plasma processing.
The value does not change at all even if heat treatments at 200 ° C., 250 ° C., and 300 ° C. are sequentially applied. A slight increase in Vth is seen in the 350 ° C heat treatment, but only a small change. However, when a heat treatment at 400 ° C. or higher is applied, Vth sharply increases, and at 450 ° C., the value is almost equal to the initial value. As described above, the effect of the plasma treatment is almost completely maintained by the heat treatment at 350 ° C. or lower, but rapidly deteriorates at 400 ° C. or higher. Therefore, after performing the plasma treatment, the effect is exhibited only by keeping all the manufacturing steps at 350 ° C. or lower.

【0024】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、プラズマ処理後
に熱処理が必要な場合は、その処理温度を350℃以下に
しなければならない。また、どうしても高温(400℃以
上)の熱処理を必要とする場合には、その熱処理後に前
記プラズマ処理を行わなくてはならない。
Therefore, if a heat treatment is required after the plasma treatment for the purpose of, for example, activating impurities in the source / drain regions, the treatment temperature must be 350 ° C. or lower. If a high temperature (400 ° C. or higher) heat treatment is absolutely necessary, the plasma treatment must be performed after the heat treatment.

【0025】このように、プラズマ処理を行った後の熱
処理により特性が再び劣化する原因は次のように考えら
れる。すなわち、プラズマ処理により導入された水素は
シリコン原子と結合してダングリングボンドを消滅させ
ているが、その結合は、ある有限の結合エネルギーによ
り維持されており、外部からの熱エネルギーによりその
結合は容易に解き放たれる。その熱エネルギーの大きさ
は、解離度に対して指数関数的に寄与し、したがって、
ある温度から急激にシリコンと水素の解離が進行する。
The reason why the characteristics are deteriorated again by the heat treatment after the plasma treatment is considered as follows. In other words, hydrogen introduced by plasma treatment bonds with silicon atoms and annihilates dangling bonds, but the bond is maintained by a certain finite bond energy, and the bond is suppressed by external heat energy. Unleashed easily. The magnitude of its thermal energy contributes exponentially to the degree of dissociation, and therefore
Dissociation of silicon and hydrogen proceeds rapidly from a certain temperature.

【0026】[0026]

【発明の効果】以上述べたように、本発明によれば、プ
ラズマ処理により水素がシリコン薄膜に導入されダング
リングボンドが消滅するので、確実に、薄膜トランジス
タの特性の改善効果を保つことができる。また、層間絶
縁膜上から水素が導入されるので、シリコン薄膜がプラ
ズマに晒さることがない。
As described above, according to the present invention, hydrogen is introduced into a silicon thin film by plasma processing, and dangling bonds disappear, so that the effect of improving the characteristics of the thin film transistor can be surely maintained. Further, since hydrogen is introduced from above the interlayer insulating film, the silicon thin film is not exposed to plasma.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)から(b)は薄膜トランジスタを用いたア
クティブマトリックス基板の一般的な回路である。
FIGS. 1A and 1B are general circuits of an active matrix substrate using thin film transistors.

【図2】(a)から(d)は従来の薄膜トランジスタの製
造方法の一例を示す図である。
FIGS. 2A to 2D are views showing an example of a conventional method for manufacturing a thin film transistor.

【図3】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。
FIG. 3 is a graph showing an example of characteristics of a thin film transistor manufactured by a conventional method.

【図4】(a)から(e)は薄膜トランジスタの製造方法
の一例を示す図である。
FIGS. 4A to 4E are diagrams illustrating an example of a method for manufacturing a thin film transistor.

【図5】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。
FIG. 5 is a graph showing an example of characteristics of a thin film transistor manufactured by the method of the present invention.

【図6】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
FIG. 6 is a graph showing how the characteristics of a thin film transistor manufactured by the method of the present invention change with heat treatment.

【手続補正書】[Procedure amendment]

【提出日】平成10年5月25日[Submission date] May 25, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 薄膜トランジスタの製造方法およびア
クティブマトリックスパネルの製造方法
Patent application title: Method of manufacturing thin film transistor and method of manufacturing active matrix panel

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン薄膜を用
いた薄膜トランジスタの製造方法および薄膜トランジス
タを基板上に形成したアクティブマトリックスパネルの
製造方法に関する。
The present invention relates to a method of manufacturing a thin film transistor using a silicon thin film and a method of manufacturing an active matrix panel having the thin film transistor formed on a substrate.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第1に、基板上に薄膜トランジスタを形
成する製造方法において、該薄膜トランジスタのシリコ
ン薄膜を該基板上に形成する工程と、しかる後、該薄膜
トランジスタのシリコン薄膜を覆うように層間絶縁膜を
形成する工程と、該層間絶縁膜にコンタクトホールを形
成する工程と、該コンタクトホールに電極を形成する工
程とを有し、該層間絶縁膜形成後であって且つ該コンタ
クトホール形成前に、水素、または水素と窒素を主成分
とする雰囲気中でプラズマ処理を施す工程とを有するこ
とを特徴とする。第2に、基板上に薄膜トランジスタを
形成してなるアクティブマトリックスパネルの製造方法
において、該薄膜トランジスタのシリコン薄膜を該基板
上に形成する工程と、しかる後、該薄膜トランジスタの
シリコン薄膜を覆うように層間絶縁膜を形成する工程
と、該層間絶縁膜にコンタクトホールを形成する工程
と、該コンタクトホールに電極を形成する工程とを有
し、該層間絶縁膜形成後であって且つ該コンタクトホー
ル形成前に、水素、または水素と窒素を主成分とする雰
囲気中でプラズマ処理を施す工程とを有することを特徴
とする。
According to the present invention, there is provided a method for forming a thin film transistor on a substrate, comprising the steps of: forming a silicon thin film of the thin film transistor on the substrate; Thereafter, a step of forming an interlayer insulating film so as to cover the silicon thin film of the thin film transistor, a step of forming a contact hole in the interlayer insulating film, and a step of forming an electrode in the contact hole, Performing a plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components after forming the interlayer insulating film and before forming the contact hole. Secondly, in a method of manufacturing an active matrix panel having a thin film transistor formed on a substrate, a step of forming a silicon thin film of the thin film transistor on the substrate, and thereafter, an interlayer insulating film covering the silicon thin film of the thin film transistor Forming a film, forming a contact hole in the interlayer insulating film, and forming an electrode in the contact hole, after forming the interlayer insulating film and before forming the contact hole. Performing a plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に薄膜トランジスタを形成す
る製造方法において、 該薄膜トランジスタのシリコン薄膜を該絶縁基板上に形
成する工程と、 しかる後、該薄膜トランジスタのシリコン薄膜を覆うよ
うに層間絶縁膜を形成する工程と、 該層間絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールに電極を形成する工程とを有し、 該層間絶縁膜形成後であって且つ該コンタクトホール形
成前に、水素、または水素と窒素を主成分とする雰囲気
中でプラズマ処理を施す工程とを有することを特徴とす
る薄膜トランジスタの製造方法。
1. A method for forming a thin film transistor on an insulating substrate, comprising: forming a silicon thin film of the thin film transistor on the insulating substrate; and forming an interlayer insulating film so as to cover the silicon thin film of the thin film transistor. And forming a contact hole in the interlayer insulating film; and forming an electrode in the contact hole. After forming the interlayer insulating film and before forming the contact hole, hydrogen, Or performing a plasma treatment in an atmosphere containing hydrogen and nitrogen as main components.
JP10117319A 1998-04-27 1998-04-27 Method of manufacturing thin film transistor and method of manufacturing active matrix panel Expired - Lifetime JP3111973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10117319A JP3111973B2 (en) 1998-04-27 1998-04-27 Method of manufacturing thin film transistor and method of manufacturing active matrix panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10117319A JP3111973B2 (en) 1998-04-27 1998-04-27 Method of manufacturing thin film transistor and method of manufacturing active matrix panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4251435A Division JPH0787250B2 (en) 1992-09-21 1992-09-21 Method of manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH1146002A true JPH1146002A (en) 1999-02-16
JP3111973B2 JP3111973B2 (en) 2000-11-27

Family

ID=14708815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10117319A Expired - Lifetime JP3111973B2 (en) 1998-04-27 1998-04-27 Method of manufacturing thin film transistor and method of manufacturing active matrix panel

Country Status (1)

Country Link
JP (1) JP3111973B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610188U (en) * 1992-07-16 1994-02-08 ニチフリ食品株式会社 Packaging bag

Also Published As

Publication number Publication date
JP3111973B2 (en) 2000-11-27

Similar Documents

Publication Publication Date Title
JP7456039B2 (en) semiconductor equipment
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
US5552615A (en) Active matrix assembly with double layer metallization over drain contact region
JP2020107911A (en) Manufacture method for semiconductor device
US5365079A (en) Thin film transistor and display device including same
JP6749212B2 (en) Semiconductor device, electronic equipment
TW201250988A (en) Semiconductor device and method for manufacturing semiconductor device
JP2006502597A (en) Transistor structure and manufacturing method thereof
KR20000076954A (en) A method for manufacturing an electrooptical device
JP2530117B2 (en) Method for manufacturing thin film transistor
US6091115A (en) Semiconductor device including a crystalline silicon film
AU752775B2 (en) Method for fabricating an electrically addressable silicon-on-sapphire light valve
KR101023491B1 (en) Transistor structures and methods for making the same
JPS58182272A (en) Thin film transistor
JP3111973B2 (en) Method of manufacturing thin film transistor and method of manufacturing active matrix panel
JP2647069B2 (en) Active matrix panel manufacturing method
JP3111999B2 (en) Method of manufacturing thin film transistor and method of manufacturing active matrix panel
JPH0611729A (en) Liquid crystal display device and its production
JP2844333B2 (en) Method for manufacturing thin film transistor
JPH05243273A (en) Manufacture of thin film transistor
JPS5916378A (en) Semiconductor device
TWI840891B (en) Display device and method for manufacturing the same
JPS6190193A (en) Active matrix liquid crystal display unit
JPS59132168A (en) Manufacture of thin film transistor
KR19990009168A (en) Method of manufacturing thin film transistor substrate

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000822