JPH1144734A - Electronic circuit assembly testing method, testing device, and adapter for the testing - Google Patents

Electronic circuit assembly testing method, testing device, and adapter for the testing

Info

Publication number
JPH1144734A
JPH1144734A JP9203316A JP20331697A JPH1144734A JP H1144734 A JPH1144734 A JP H1144734A JP 9203316 A JP9203316 A JP 9203316A JP 20331697 A JP20331697 A JP 20331697A JP H1144734 A JPH1144734 A JP H1144734A
Authority
JP
Japan
Prior art keywords
test
pin
probe
electronic circuit
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9203316A
Other languages
Japanese (ja)
Other versions
JP3589835B2 (en
Inventor
Noriyuki Sumino
訓志 角野
Fumio Ono
文男 大野
Koji Kamisaka
光司 上坂
Hidenori Imazato
英典 今里
Shuichi Kameyama
修一 亀山
Toru Asano
徹 浅野
Takeshi Yanase
剛 柳瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20331697A priority Critical patent/JP3589835B2/en
Publication of JPH1144734A publication Critical patent/JPH1144734A/en
Application granted granted Critical
Publication of JP3589835B2 publication Critical patent/JP3589835B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the number of channels of the pin electronics corresponding to the independent electric connections between an electronic circuit assembly testing device and test objects and suppress the device cost without deteriorating the performance. SOLUTION: An electronic circuit assembly testing device 1 is mounted with an electronic component 22 having a means controlling and observing the voltages of the signal pins of a boundary scan circuit, and it tests an electronic circuit assembly 21 having multiple external input/output pins 24. The electronic circuit assembly testing device 1 is provided with an adapter 51 having a conductive member 52 with a deformable and flexible structure, bearing the connection to the assembly 21, and capable of testing test object pins 24b in the opened state and testing the test object pins 24b in the short-circuited state while they are fitted to the conductive member 52. A short-circuit failure of the test object pins 24b is detected at the test in the opened state, and an open-circuit failure is detected at the test in the short-circuited state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は具備する信号ピンの
電圧を制御・観測する手段を内蔵した、マルチチップモ
ジュール(以下、MCMと称す。)や1チップのみ搭載
されたLSIやバウンダリスキャンを搭載したプリント
回路板(PCB)などの電子回路アセンブリの試験装
置、該手段を用いた試験方法、及び該試験に用いる試験
機と電子回路アセンブリとの接続のためのアダプタに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention incorporates a multi-chip module (hereinafter referred to as an MCM), a built-in means for controlling and observing the voltage of a signal pin, and an LSI or a boundary scan having only one chip. The present invention relates to a test apparatus for an electronic circuit assembly such as a printed circuit board (PCB), a test method using the means, and an adapter for connecting a test machine used for the test and the electronic circuit assembly.

【0002】特に該手段を用いて行う電子回路アセンブ
リの外部入出力ピンのオープン故障及びショート故障及
び内部相互接続試験に関する。そして、該手段がバウン
ダリスキャン回路である場合の電子回路アセンブリの試
験装置、該手段を用いた試験方法、及び該試験に用いる
試験機と電子回路アセンブリとの接続のためのアダプタ
に関する。特にバウンダリスキャン方式において標準の
外部テストモード(EXTEST機能)を使用した電子
回路アセンブリの接続試験に関する。
In particular, the present invention relates to an open / short fault of an external input / output pin of an electronic circuit assembly and an internal interconnection test performed by using the means. The present invention also relates to a test apparatus for an electronic circuit assembly when the means is a boundary scan circuit, a test method using the means, and an adapter for connecting a test machine used for the test and the electronic circuit assembly. In particular, the present invention relates to a connection test of an electronic circuit assembly using a standard external test mode (EXTEST function) in a boundary scan system.

【0003】LSIチップを搭載したMCMなどの電子
回路アセンブリの製造工程において、LSIチップとL
SIチップを搭載する基板は、アセンブリ後の工程に修
理することが困難であり、また製品のコスト増の要因と
なる。よって、アセンブリの前工程におけるLSIチッ
プの単体試験及び基板の単体試験により、予め良品と判
定されたそれぞれの部品のみが電子回路アセンブリの製
造において使用される。
In a manufacturing process of an electronic circuit assembly such as an MCM on which an LSI chip is mounted, an LSI
It is difficult to repair the substrate on which the SI chip is mounted in a post-assembly process, and this also causes an increase in product cost. Therefore, only the parts which are determined to be non-defective in the unit test of the LSI chip and the unit test of the board in the pre-assembly process are used in the manufacture of the electronic circuit assembly.

【0004】そのため、アセンブリ工程後に残存する故
障の大部分は半田ブリッチや半田未着を主な原因とする
ショート(短絡)故障とオープン(開放)故障(所謂、
浮き)である。このような状況下では、アセンブリ後の
試験は専ら、LCIチップ間の相互接続や、LSIチッ
プと電子回路アセンブリを構成するパッケージの外部入
出力ピンとの間の接続を対象とすることになる。
[0004] Therefore, most of the failures remaining after the assembly process are short-circuit (short-circuit) failures and open (open) failures (so-called “short-circuit” failures) mainly caused by solder blitches or unattached solder.
(Floating). Under such circumstances, the post-assembly test mainly targets the interconnection between the LCI chips and the connection between the LSI chip and the external input / output pins of the package constituting the electronic circuit assembly.

【0005】[0005]

【従来の技術】従来の具備する信号ピンの電圧を制御・
観測する手段を内蔵した電子回路アセンブリの試験、例
えば、該手段がバウンダリスキャン回路である場合によ
く知られるように、電子回路アセンブリの該手段に電源
を供給し(該手段がバウンダリスキャン回路である場合
には該回路のEXTEST機能により)、電子回路アセ
ンブリのオープン故障とショート故障の検出を同時に行
う。
2. Description of the Related Art The voltage of a conventional signal pin is controlled and controlled.
Testing of an electronic circuit assembly incorporating the means for observing, for example, by supplying power to the means of the electronic circuit assembly, as is well known when the means is a boundary scan circuit (the means being a boundary scan circuit; In such a case, the open fault and the short fault of the electronic circuit assembly are simultaneously detected by the EXTEST function of the circuit.

【0006】このとき、パッケージの外部入出力ピンと
LSIチップとの間の接続をチェックするために、試験
用回路を制御する外部入出力ピン(以下で適宜、制御ピ
ンとと称する。)の他に、試験対象となる全ての外部入
出力ピン(以下で適宜、試験対象ピンと称する。)をテ
スタのピンエレクトロニクスと接続する。図13は、従
来のバウンダリスキャン試験方法及び試験機を説明する
図である。
At this time, in order to check the connection between the external input / output pins of the package and the LSI chip, in addition to the external input / output pins for controlling the test circuit (hereinafter, appropriately referred to as control pins), All the external input / output pins to be tested (hereinafter, appropriately referred to as test target pins) are connected to the pin electronics of the tester. FIG. 13 is a diagram illustrating a conventional boundary scan test method and a conventional tester.

【0007】図13に示すバウンダリスキャン方式によ
る試験機などのように、具備する信号ピンの電圧を制御
・観測する手段を内蔵した電子回路アセンブリの試験の
ための上記の方式による試験機は、試験対象の電子回路
アセンブリである被試験体の外部入出力ピン中の試験対
象となる信号ピンと同数のピンエレクトロニクスのチャ
ンネルを持つ。
As shown in FIG. 13, a tester using the above-described method for testing an electronic circuit assembly having a built-in means for controlling and observing the voltage of a signal pin, such as a tester using the boundary scan method, is a tester. It has the same number of pin electronics channels as the signal pins to be tested among the external input / output pins of the device under test, which is the electronic circuit assembly to be tested.

【0008】図13では便宜上省略されているが、試験
対象の電子回路アセンブリには通常試験対象ピンとして
数百から数千本の信号ピンがあり、そのため、試験機の
ピンエレクトロニクスのチャンネルも数百から数千個が
必要とされている。
Although omitted in FIG. 13 for the sake of convenience, the electronic circuit assembly to be tested usually has hundreds to thousands of signal pins as pins to be tested, so that the pin electronics channel of the tester also has several hundreds. Thousands are needed.

【0009】[0009]

【発明が解決しようとする課題】被試験体の外部入出力
ピンの実装状態が多ピン状態かつ高密度である場合に、
被試験体の外部入出力ピンと試験装置のピンエレクトロ
ニクスの接続に関して、以下に示す二つの問題が存在す
る。一つは、物理的制約により、被試験体の外部入出力
ピンと試験装置との間に試験対象ピンの全てのピンにつ
いて同時に、且つ、それぞれのピンについて独立した電
気的接続を得ることが実現困難なことである。例え、実
現されえたとしてもその手段を施すことは、その困難さ
から、非常に高価なものとなってしまう。
When the mounting state of the external input / output pins of the device under test is multi-pin and high-density,
Regarding the connection between the external input / output pins of the device under test and the pin electronics of the test apparatus, there are the following two problems. One is that due to physical constraints, it is difficult to obtain an electrical connection between the external input / output pins of the device under test and the test device simultaneously for all pins to be tested and independently for each pin. That is what. Even if it could be implemented, it would be very expensive to implement the means because of its difficulty.

【0010】よって、簡便に上記の電気的接続を取れる
ようにすることが課題となる。もう一つの問題は、試験
装置のピンエレクトロニクスに、被試験体の試験対象ピ
ンの数に対応する多くのチャンネルを持たせる必要が有
ることであり、そのため、試験装置は高価な物となるこ
とである。その結果、試験工程は製品のコスト上昇の要
因の一つになってしまう可能性がある。
Therefore, it is a problem to easily establish the above-mentioned electrical connection. Another problem is that the pin electronics of the test equipment need to have many channels corresponding to the number of pins to be tested on the device under test, which makes the test equipment expensive. is there. As a result, the testing process may be one of the factors that increase the cost of the product.

【0011】よって、試験装置を安価に構成できるよう
にすることが課題となる。以上より、本発明は、電子回
路アセンブリである被試験体と試験装置との間の独立し
た電気的接続の個数と対応する試験装置のピンエレクト
リニクスのチャンネル数を削減し、性能を低下させるこ
と無く試験装置の価格の上昇を抑えること、即ち低価格
の試験装置の提供を目的とする。
Therefore, it is a problem to be able to configure the test apparatus at low cost. As described above, the present invention reduces the number of independent electrical connections between a device under test, which is an electronic circuit assembly, and a test device and the number of pin electronics channels of the corresponding test device, thereby reducing performance. It is intended to suppress an increase in the price of the test apparatus, that is, to provide a low-cost test apparatus.

【0012】[0012]

【課題を解決するための手段】請求項1記載の発明は、
試験対象となる試験対象ピンと試験制御用の入出力ピン
とからなる複数の外部入出力ピンと、該試験制御用入出
力ピンを介して各試験対象ピンの電圧を独立に制御する
と共に該電圧を独立に観測することを可能とする試験手
段と、を有する電子回路アセンブリの試験を行う電子回
路アセンブリ試験方法であって、該試験制御用入出力ピ
ンを用いて該試験手段制御の接続をし、該接続を維持し
つつ該試験対象ピンを開放状態にし、該試験手段を用い
て該試験対象ピンのショート故障を検出し、更に、該接
続を維持しつつ、該試験対象ピンを導体のみから構成さ
れる短絡用構造物に接触させて互いにショート状態にす
ると共に該ピンに試験電圧を一括印加し、該手段を用い
て該試験対象ピンのオープン故障を検出することを特徴
とする。
According to the first aspect of the present invention,
A plurality of external input / output pins including a test target pin to be tested and a test control input / output pin, and independently control the voltage of each test target pin via the test control input / output pin and independently control the voltage. An electronic circuit assembly test method for testing an electronic circuit assembly, comprising: a test means capable of observing an electronic circuit assembly, comprising: connecting the test means control using the test control input / output pin; The test target pin is made open only while maintaining the connection, the short-circuit fault of the test target pin is detected using the test means, and further, the test target pin is formed only of the conductor while maintaining the connection. A short-circuit structure is brought into contact with the structure to short-circuit each other, a test voltage is applied to the pins at a time, and an open failure of the pin to be tested is detected using the means.

【0013】請求項2記載の発明は、請求項1記載の電
子回路アセンブリ試験方法において、前記試験手段は該
電子回路アセンブリに内蔵されるバウンダリスキャン回
路であることを特徴とする。請求項3記載の発明は、複
数の外部入出力ピンと、該外部入出力ピン中の試験対象
ピンの電圧を制御して該電圧の観測が可能であると共に
該外部入出力ピン中の制御ピンを介して動作制御される
試験手段と、を有する電子回路アセンブリの試験を行う
電子回路アセンブリ試験装置であって、該試験手段の制
御のための該制御ピンとの接続を担うと共に、該試験対
象ピンをそれぞれ開放状態にさせて試験すること、及び
互いにショート状態にさせて試験することの可能なアダ
プタを具備し、該試験手段を用い、該開放状態での試験
で該試験対象ピンのショート故障を検出し、該ショート
状態での試験電圧の印加による試験で該試験対象ピンの
オープン故障を検出することを特徴とする。
According to a second aspect of the present invention, in the electronic circuit assembly testing method according to the first aspect, the test means is a boundary scan circuit built in the electronic circuit assembly. According to a third aspect of the present invention, a plurality of external input / output pins and a voltage of a pin to be tested among the external input / output pins are controlled so that the voltage can be observed, and a control pin among the external input / output pins is used. An electronic circuit assembly test apparatus for testing an electronic circuit assembly, the test means having an operation controlled through the control means, the connection means being connected to the control pin for controlling the test means, and An adapter that can be tested in an open state and that can be tested in a short-circuited state with each other is provided, and a short-circuit failure of the pin to be tested is detected in the test in the open state using the test means. An open failure of the test target pin is detected by a test by applying a test voltage in the short-circuit state.

【0014】請求項4記載の発明は、請求項3記載の電
子回路アセンブリ試験装置において、前記試験対象ピン
の電圧を制御すると共に電圧観測可能な試験手段は該電
子回路アセンブリに内蔵されるバウンダリスキャン回路
であることを特徴とする。請求項5記載の発明は、請求
項3又は請求項4の何れか記載の電子回路アセンブリ試
験装置において、前記アダプタは、少なくとも一つの変
形容易で柔軟な構造を有した短絡用の導電性の部材と、
前記試験手段の制御のための前記制御ピンとの接続を担
う導電性の接続用のプローブと、該導電性の部材を支持
すると共に該プローブを収納する内腔を有する支持体
と、からなり、該プローブは該支持体上の該導電性の部
材を貫通して該支持体中の該内腔に収納可能とされる共
に、該導電性の部材と接する部分には絶縁手段を設けて
該導電性の部材との接続を遮断しており、更に、該内腔
中で導電性を持つ弾性体により支持されて、該支持体上
の該導電性の部材より高い位置まで該内腔から突出する
先端部が上方からの押圧に従いその高さ位置を可変とさ
れており、該プローブ上方からの該先端部と該制御ピン
との接触により該接続を可能とすると共に、該試験対象
ピンを該短絡用の導電性の部材に接触しない状態に維持
して前記開放状態での試験を可能とし、更に、該外部入
出力ピンの上方からの押圧により該プローブの先端部位
置を下降させ、該プローブの先端部と該制御ピンとの接
触による該接続を維持したまま、該試験対象ピンを該短
絡用の導電性の部材に接触させて前記ショート状態での
試験を可能としたことを特徴とする。
According to a fourth aspect of the present invention, in the electronic circuit assembly test apparatus according to the third aspect, the test means for controlling the voltage of the pin to be tested and observing the voltage is a boundary scan built in the electronic circuit assembly. It is a circuit. According to a fifth aspect of the present invention, in the electronic circuit assembly test apparatus according to the third or fourth aspect, the adapter has at least one easily deformable and flexible structure for a short-circuiting conductive member. When,
A conductive connection probe for connecting to the control pin for controlling the test means, and a support having a lumen for supporting the conductive member and accommodating the probe, The probe penetrates the conductive member on the support and can be housed in the lumen in the support, and a portion in contact with the conductive member is provided with insulating means to provide a conductive member. A tip that is interrupted by a conductive elastic member in the lumen and protrudes from the lumen to a position higher than the conductive member on the support. The height of the portion is made variable according to pressing from above, and the connection is enabled by contact between the tip and the control pin from above the probe, and the pin to be tested is In the open state by maintaining the conductive member in a state of not contacting Test, and further, the position of the distal end of the probe is lowered by pressing the external input / output pin from above, and the test object is maintained while maintaining the connection by the contact between the distal end of the probe and the control pin. The pin is brought into contact with the short-circuiting conductive member to enable a test in the short-circuit state.

【0015】請求項6記載の発明は、請求項5記載の電
子回路アセンブリ試験装置において、前記上方からの押
圧による該試験対象ピンと該短絡用の導電性の部材との
接触時に、前記外部入出力ピン中の試験対象ピン及び制
御ピン以外のピンが該導電性の部材に接触できないよう
に、該導電性の部材内の該ピンと対応する位置に絶縁装
置を設けたことを特徴とする。
According to a sixth aspect of the present invention, in the electronic circuit assembly test apparatus according to the fifth aspect, when the pin to be tested contacts the conductive member for short-circuit due to the pressing from above, the external input / output is provided. An insulating device is provided in a position corresponding to the pin in the conductive member so that a pin other than the test target pin and the control pin in the pin cannot contact the conductive member.

【0016】請求項7記載の発明は、請求項6記載の電
子回路アセンブリ試験装置において、前記導電性の部材
内の該ピンと対応する位置に設けられた絶縁装置は、該
導電性の部材内に貫通されて設けられた絶縁チューブで
あることを特徴とする。請求項8記載の発明は、請求項
5乃至請求項7の何れか一項記載の電子回路アセンブリ
試験装置において、前記短絡用の導電性の部材は、金属
製のワイヤーを編んで構成された導電性の布であること
を特徴とする。
According to a seventh aspect of the present invention, in the electronic circuit assembly testing apparatus according to the sixth aspect, an insulating device provided at a position corresponding to the pin in the conductive member is provided in the conductive member. It is characterized by being an insulating tube penetrated and provided. According to an eighth aspect of the present invention, in the electronic circuit assembly test apparatus according to any one of the fifth to seventh aspects, the conductive member for short-circuit is a conductive member formed by braiding a metal wire. It is a characteristic cloth.

【0017】請求項9記載の発明は、請求項5乃至請求
項8の何れか一項記載の電子回路アセンブリ試験装置に
おいて、前記のプローブの前記導電性の部材と接する部
分に設けられた絶縁手段は該プローブをコートする絶縁
膜であり、該プローブは該導電性の部材と接する部分を
絶縁コーティングされたプローブであることを特徴とす
る。
According to a ninth aspect of the present invention, in the electronic circuit assembly test apparatus according to any one of the fifth to eighth aspects, an insulating means provided at a portion of the probe in contact with the conductive member. Is an insulating film for coating the probe, and the probe is a probe having a portion in contact with the conductive member, which is insulatingly coated.

【0018】請求項10記載の発明は、請求項3又は請
求項4の何れか記載の電子回路アセンブリ試験装置にお
いて、前記アダプタは、前記試験手段の制御のための前
記制御ピンとの接続を担う導電性の接続用のプローブ
と、前記試験対象ピンとの接続により前記ショート状態
を形成する互いに短絡された複数の短絡用のプローブ
と、該接続用プローブ及び短絡用のプローブをそれぞれ
収納可能な内腔を有する樹脂ブロックからなり、該接続
用プローブ及び短絡用のプローブはそれぞれ該内腔中で
保持されると共に、該接続用プローブは導電性を持つ弾
性体により支持されて、該内腔から突出する先端部が上
方からの押圧に従いその高さ位置を可変とされ、更に、
該押圧の無い状態では該接続用プローブの先端部が該短
絡用のプローブの先端部より高い位置となるように設定
されており、該接続用プローブ上方からの該先端部と該
制御ピンとの接触により該接続を可能とすると共に、該
試験対象ピンを該短絡用のプローブに接触しない状態に
維持して前記開放状態での試験を可能とし、更に、該外
部入出力ピンの上方からの押圧により該接続用プローブ
の先端部の位置を下降させ、該接続用プローブの先端部
と該制御ピンとの接触による該接続を維持したまま、該
試験対象ピンを該短絡用のプローブに接触させて前記シ
ョート状態での試験を可能としたことを特徴とする。
According to a tenth aspect of the present invention, in the electronic circuit assembly test apparatus according to the third or fourth aspect, the adapter is a conductive member for connecting to the control pin for controlling the test means. A plurality of short-circuit probes that are short-circuited with each other to form the short-circuit state by connection with the test target pin, and a lumen capable of accommodating the connection probe and the short-circuit probe, respectively. The connection probe and the short-circuit probe are respectively held in the lumen, and the connection probe is supported by an elastic body having conductivity, and a tip protruding from the lumen. The part is made variable in height position according to pressing from above, and further,
The tip of the connection probe is set so as to be higher than the tip of the short-circuiting probe in a state where there is no pressing, and the contact between the tip and the control pin from above the connection probe is made. In addition to enabling the connection, the test target pin is maintained in a state of not contacting the short-circuiting probe to enable the test in the open state, and further, by pressing the external input / output pin from above, The position of the distal end of the connection probe is lowered, and the pin to be tested is brought into contact with the short-circuiting probe while the connection by the contact between the distal end of the connection probe and the control pin is maintained. It is characterized in that a test in a state is enabled.

【0019】請求項11記載の発明は、複数の外部入出
力ピンと、該外部入出力ピン中の試験対象ピンの電圧を
制御して該電圧の観測が可能であると共に該外部入出力
ピン中の制御ピンを介して動作制御される試験手段と、
を有する電子回路アセンブリと、該試験手段の動作制御
を行って該電子アセンブリの持つ該試験対象ピンのショ
ート故障とオープン故障を検出する電子回路アセンブリ
試験装置と、を接続する該試験用アダプタであって、該
手段の制御のための該電子回路アセンブリの接続を担う
と共に、該接続を維持しつつ該電子回路アセンブリの持
つ該試験対象ピンをそれぞれ開放状態にすること及び互
いにショート状態にすることを可能とし、該試験装置に
よる該試験手段を用いた該開放状態での該試験対象ピン
のショート故障検出及び該ショート状態での試験対象ピ
ンへの試験電圧の一括印加を伴う該試験対象ピンのオー
プン故障検出とを可能としたことを特徴とする。
According to the eleventh aspect of the present invention, the voltage of a plurality of external input / output pins and the pin to be tested among the external input / output pins can be controlled to observe the voltage, and the voltage of the external input / output pin can be controlled. A test means operation-controlled via a control pin;
A test adapter for connecting an electronic circuit assembly having an electronic circuit assembly, and an electronic circuit assembly test apparatus for controlling the operation of the test means and detecting a short fault and an open fault of the pin to be tested of the electronic assembly. The connection of the electronic circuit assembly for controlling the means, and the opening of the test target pins of the electronic circuit assembly while maintaining the connection, and the shorting of the pins to each other. Opening the test pin with detection of a short failure of the test pin in the open state using the test means by the test apparatus and collectively applying a test voltage to the test pin in the short state. It is characterized in that failure detection is enabled.

【0020】請求項12記載の発明は、請求項11記載
の電子回路アセンブリ試験用アダプタにおいて、前記試
験対象ピンの電圧を制御すると共に電圧観測可能な試験
手段は該電子回路アセンブリに内蔵されるバウンダリス
キャン回路であることを特徴とする。請求項13記載の
発明は、請求項11又は請求項12の何れか記載の電子
回路アセンブリ試験用アダプタにおいて、少なくとも一
つの変形容易で柔軟な構造を有した短絡用の導電性の部
材と、前記試験手段の制御のための前記制御ピンとの接
続を担う導電性の接続用のプローブと、該導電性の部材
を支持すると共に該プローブを収納する内腔を有する支
持体と、からなり、該プローブは該支持体上の該導電性
の部材を貫通して該支持体中の該内腔に収納可能とされ
る共に、該導電性の部材と接する部分には絶縁手段を設
けて該導電性の部材との接続を遮断しており、更に、該
内腔中で導電性を持つ弾性体により支持されて、該支持
体上の該導電性の部材より高い位置まで該内腔から突出
する先端部が上方からの押圧に従いその高さ位置を可変
とされており、該プローブ上方からの該先端部と該制御
ピンとの接触により該接続を可能とすると共に、該試験
対象ピンを該短絡用の導電性の部材に接触しない状態に
維持して前記開放状態での試験を可能とし、更に、該外
部入出力ピンの上方からの押圧により該プローブの先端
部位置を下降させ、該プローブの先端部と該制御ピンと
の接触による該接続を維持したまま、該試験対象ピンを
該短絡用の導電性の部材に接触させて前記ショート状態
での試験を可能としたことを特徴とする。
According to a twelfth aspect of the present invention, in the electronic circuit assembly test adapter according to the eleventh aspect, the test means for controlling the voltage of the pin to be tested and observing the voltage includes a boundary built in the electronic circuit assembly. It is a scan circuit. According to a thirteenth aspect of the present invention, in the electronic circuit assembly test adapter according to any one of the eleventh and twelfth aspects, the short-circuit conductive member having at least one easily deformable and flexible structure; A conductive connection probe for connecting to the control pin for controlling a test means, and a support having a lumen for supporting the conductive member and accommodating the probe, the probe comprising: Is penetrable through the conductive member on the support and can be housed in the lumen in the support, and an insulating means is provided at a portion in contact with the conductive member to provide the conductive member. A distal end that is disconnected from the member and is supported by an elastic body having conductivity in the lumen and protrudes from the lumen to a position higher than the conductive member on the support; Changes its height position according to pressure from above The connection is made possible by contact between the tip and the control pin from above the probe, and the test object pin is kept in contact with the short-circuiting conductive member so as to be opened. In this state, the position of the distal end of the probe is lowered by pressing the external input / output pin from above, and the connection by the contact between the distal end of the probe and the control pin is maintained. The test object pin is brought into contact with the short-circuiting conductive member to enable the test in the short-circuit state.

【0021】請求項14記載の発明は、請求項13記載
の電子回路アセンブリ試験用アダプタにおいて、前記上
方からの押圧による該試験対象ピンと該短絡用の導電性
の部材との接触時に、前記外部入出力ピン中の試験対象
ピン及び制御ピン以外のピンが該導電性の部材に接触で
きないように、該導電性の部材内の該ピンと対応する位
置に絶縁装置を設けたことを特徴とする。
According to a fourteenth aspect of the present invention, in the electronic circuit assembly test adapter according to the thirteenth aspect, when the pin to be tested contacts the conductive member for short-circuit due to the pressing from above, the external input is performed. An insulating device is provided in a position corresponding to the pin in the conductive member so that pins other than the test pin and the control pin among the output pins cannot contact the conductive member.

【0022】請求項15記載の発明は、請求項14記載
の電子回路アセンブリ試験用アダプタにおいて、前記導
電性の部材内の該ピンと対応する位置に設けられた絶縁
装置は、該導電性の部材内に貫通されて設けられた絶縁
チューブであることを特徴とする。請求項16記載の発
明は、請求項13乃至請求項15の何れか一項記載の電
子回路アセンブリ試験用アダプタにおいて、前記短絡用
の導電性の部材は、金属製のワイヤーを編んで構成され
た導電性の布であることを特徴とする。
According to a fifteenth aspect of the present invention, in the electronic circuit assembly test adapter according to the fourteenth aspect, the insulating device provided at a position corresponding to the pin in the conductive member is provided in the conductive member. Characterized in that it is an insulating tube penetrated through. According to a sixteenth aspect of the present invention, in the electronic circuit assembly test adapter according to any one of the thirteenth to fifteenth aspects, the conductive member for short-circuiting is configured by braiding a metal wire. It is a conductive cloth.

【0023】請求項17記載の発明は、請求項13乃至
請求項16の何れか一項記載の電子回路アセンブリ試験
用アダプタにおいて、前記のプローブの前記導電性の部
材と接する部分に設けられた絶縁手段は該プローブをコ
ートする絶縁膜であり、該プローブは該導電性の部材と
接する部分を絶縁コーティングされたプローブであるこ
とを特徴とする。
According to a seventeenth aspect of the present invention, in the electronic circuit assembly test adapter according to any one of the thirteenth to sixteenth aspects, there is provided an insulating member provided at a portion of the probe in contact with the conductive member. The means is an insulating film for coating the probe, and the probe is a probe having a portion in contact with the conductive member, which is insulatingly coated.

【0024】請求項18記載の発明は、請求項11又は
請求項12の何れか記載の電子回路アセンブリ試験用ア
ダプタにおいて、前記試験手段の制御のための前記制御
ピンとの接続を担う導電性の接続用のプローブと、前記
試験対象ピンとの接続により前記ショート状態を形成す
る互いに短絡された複数の短絡用のプローブと、該接続
用プローブ及び短絡用のプローブをそれぞれ収納可能な
内腔を有する樹脂ブロックからなり、該接続用プローブ
及び短絡用のプローブはそれぞれ該内腔中で保持される
と共に、該接続用プローブは導電性を持つ弾性体により
支持されて、該内腔から突出する先端部が上方からの押
圧に従いその高さ位置を可変とされ、更に、該押圧の無
い状態では該接続用プローブの先端部が該短絡用のプロ
ーブの先端部より高い位置となるように設定されてお
り、該接続用プローブ上方からの該先端部と該制御ピン
との接触により該接続を可能とすると共に、該試験対象
ピンを該短絡用のプローブに接触しない状態に維持して
前記開放状態での試験を可能とし、更に、該外部入出力
ピンの上方からの押圧により該接続用プローブの先端部
位置を下降させ、該接続用プローブの先端部と該制御ピ
ンとの接触による該接続を維持したまま、該試験対象ピ
ンを該短絡用のプローブに接触させて前記ショート状態
での試験を可能としたことを特徴とする。
According to an eighteenth aspect of the present invention, in the electronic circuit assembly test adapter according to any one of the eleventh and twelfth aspects, a conductive connection for connecting to the control pin for controlling the test means is provided. Block, a plurality of short-circuit probes that are short-circuited to each other to form the short-circuit state by connection with the test target pin, and a resin block having a lumen capable of accommodating the connection probe and the short-circuit probe, respectively. The connection probe and the short-circuit probe are respectively held in the lumen, and the connection probe is supported by an elastic body having conductivity, and the tip protruding from the lumen is upward. The height of the connection probe is made variable according to the pressure from the probe, and in the absence of the pressure, the distal end of the connection probe is closer than the distal end of the short-circuit probe. And the control pin is brought into contact with the control pin from above the connection probe, and the test pin is not in contact with the short-circuit probe. To allow the test in the open state, and further lowers the position of the distal end of the connection probe by pressing the external input / output pin from above, so that the distal end of the connection probe and the control pin The test object pin is brought into contact with the short-circuiting probe while the connection by the contact is maintained, thereby enabling the test in the short-circuit state.

【0025】ここで、本発明にかかる電子回路アセンブ
リ試験方法及び試験装置における電子回路アセンブリの
ショート故障及び外部入出力ピンのオープン故障の検出
原理について説明する。初めに、電子回路アセンブリの
ショート故障、特に電子回路アセンブリの入出力ピン中
の試験対象ピンの開放状態でのショート故障検出の原理
について、図1を用いて説明する。
Here, the principle of detecting a short-circuit failure of an electronic circuit assembly and an open failure of an external input / output pin in the electronic circuit assembly test method and test apparatus according to the present invention will be described. First, the principle of detecting a short-circuit failure of an electronic circuit assembly, particularly a short-circuit failure in a state where a pin to be tested among input / output pins of the electronic circuit assembly is open, will be described with reference to FIG.

【0026】このショート故障を検出可能とする条件は
以下の三条件である。 条件1. 電子回路アセンブリに搭載されるLSIの一
部又は全部は、そのLSIの一部又は全部の入出力ピン
に加えられている少なくとも二つの異なる電圧値を区別
することを可能とする電圧観測手段を内蔵しており、そ
の観測値が試験用回路を介して読み取り可能であるこ
と。
The conditions for enabling detection of this short-circuit failure are the following three conditions. Condition 1. Some or all of the LSIs mounted on the electronic circuit assembly have built-in voltage observing means capable of distinguishing at least two different voltage values applied to input / output pins of some or all of the LSIs. And that the observed value can be read through the test circuit.

【0027】条件2. 電子回路アセンブリに搭載され
るLSIの一部又は全部は、そのLSIの一部又は全部
の入出力ピンの電圧値をLSI自身に内蔵する電圧観測
手段により区別可能な少なくとも二つの異なる電圧値に
することができる電圧制御手段を内蔵しており、その電
圧値が試験用回路を介して制御可能であること。 条件3. ショート故障検出の対象となるそれぞれの配
線(以後適宜、”ネット”と称する。)は、少なくとも
一つの電圧観測手段を持つピンに接続されると共に少な
くとも一つの電圧制御手段を持つピンに接続されている
か、又は試験装置のピンエレクトロニクスに接続されて
いるかの何れかを必要とする。
Condition 2. A part or all of the LSI mounted on the electronic circuit assembly has at least two different voltage values that can be distinguished by the voltage observation means built in the LSI itself, by making the voltage values of some or all of the input / output pins of the LSI. Voltage control means capable of controlling the voltage value through a test circuit. Condition 3. Each wiring (hereinafter referred to as "net" as appropriate) to be subjected to short-circuit failure detection is connected to a pin having at least one voltage observation means and to a pin having at least one voltage control means. Or connected to the pin electronics of the test equipment.

【0028】上記条件のもと、電子回路アセンブリの入
出力ピンが、LSIの電圧制御手段を持つピンと電圧観
測手段を持つピンの両方に接続されている場合、該アセ
ンブリの試験対象の入出力ピンを開放にした状態でショ
ート故障を検出することが可能となる。図1の(A)〜
(E)は理想的な場合を示し、図の電子回路アセンブリ
200,210,220,230,240中の各LSI
201,211,221,231,241の試験対象ピ
ン202,212,222,232,242は、電圧制
御手段と電圧観測手段の両方を持っている。このような
被試験体では、電子回路アセンブリ200,210,2
20,230,240の内部配線だけでなく入出力ピン
202,212,222,232,242につながる配
線の試験も図1に示すように入出力ピン202,21
2,222,232,242を試験装置と接続せずに、
開放状態にしたままで試験することが可能となる。
Under the above conditions, when the input / output pins of the electronic circuit assembly are connected to both the pins having the voltage control means and the pins having the voltage observation means of the LSI, the input / output pins to be tested of the assembly are provided. It is possible to detect a short-circuit failure in a state where is opened. (A) of FIG.
(E) shows an ideal case, in which each of the LSIs in the electronic circuit assemblies 200, 210, 220, 230, 240 shown in FIG.
The test pins 202, 212, 222, 232, and 242 of 201, 211, 221, 231, and 241 have both voltage control means and voltage observation means. In such a test object, the electronic circuit assemblies 200, 210, 2
As shown in FIG. 1, not only the internal wiring of 20, 230, 240 but also the wiring connected to the input / output pins 202, 212, 222, 232, 242 are tested.
Without connecting 2,222,232,242 to the test equipment,
The test can be performed while being left open.

【0029】更に、図1(D)及び(E)のようにLS
I231,241が開放時の電圧を固定するための抵抗
(通常は”pull−up”と呼ばれ、以後そのように
称する。)233,243を内蔵している場合には、電
圧制御手段同士の競合を避けることができ、デバイスに
ストレスをかけないでより安全な試験が実行できる。従
って、それぞれ異なった電圧(図1中では”High”
と”Low”)を加えた二つの配線の間に、図1(A)
に示すようにショート故障がない場合は、加えた通り
に、High印加ではHighが、Low印加ではLo
wが読み取れる。
Further, as shown in FIGS. 1D and 1E, LS
If the I231, 241 incorporates a resistor (usually referred to as "pull-up", hereinafter referred to as "pull-up") 233, 243 for fixing the open-circuit voltage, the voltage control means Conflicts can be avoided and safer tests can be performed without stressing the device. Accordingly, different voltages (“High” in FIG. 1)
And "Low") between the two wirings shown in FIG.
As shown in the figure, when there is no short-circuit failure, as applied, High is applied when High is applied, and Lo is applied when Low is applied.
w can be read.

【0030】しかし、ショート故障が起こっている場
合、例えば、図1(B)のようにショート故障213が
試験対象ピン212a,212b間に生じている場合、
及び図1(C)のように、ショート故障223が試験対
象ピン222a,222bとLSI221をつなぐ配線
上に生じている場合は何れも、これらの配線の読み取ら
れる電圧は同じ値になるか、又は電圧の差が小さくな
る。
However, when a short-circuit fault occurs, for example, when a short-circuit fault 213 occurs between the test target pins 212a and 212b as shown in FIG.
Also, as shown in FIG. 1C, when the short-circuit fault 223 occurs on the wiring connecting the test target pins 222a and 222b and the LSI 221, the read voltage of these wirings becomes the same value, or The voltage difference becomes smaller.

【0031】このとき、片方又は両方で加えた電圧と異
なった電圧が読み取られるため、その二つの配線の間で
ショート故障223が起こっていることが分かる。図1
(B)及び(C)では、電圧制御手段(例えば、ドライ
バ)の競合が起きたときに低電圧(Low)側が高電圧
(High)側よりも強く作用しているために、高電圧
を加えていた側の電圧観測手段(レシーバ又はコンパレ
ータ)の方で異常(Low読み取り)が検出される。
At this time, since a voltage different from the voltage applied to one or both is read, it can be seen that a short failure 223 has occurred between the two wirings. FIG.
In (B) and (C), a high voltage is applied because a low voltage (Low) side acts more strongly than a high voltage (High) side when a voltage control means (eg, driver) competition occurs. Abnormality (Low reading) is detected by the voltage observing means (receiver or comparator) on the side of the side.

【0032】また、図1(D)及び図1(E)のよう
に、LSI231,241が内部にpull−up23
3,243を有し、ドライバを高インピーダンスの状態
(図中、HiZにて示す。)にすることにより、図のよ
うに高電圧状態を形成するようにされている場合は、配
線上ではHighが読み取られることが期待されるが、
図1(D)のようにショート故障234が試験対象ピン
232a,232b間に生じている場合、及び図1
(E)のように、ショート故障244が試験対象ピン2
42a,242bとLSI241をつなぐ配線上に生じ
ている場合、何れも図1(B)及び(C)と同様に異常
(Low読み取り)が検出される。
As shown in FIGS. 1D and 1E, the LSIs 231 and 241 have a pull-up 23 inside.
3,243, and when the driver is set to a high impedance state (indicated by HiZ in the figure) to form a high voltage state as shown in FIG. Is expected to be read,
In the case where the short failure 234 occurs between the test target pins 232a and 232b as shown in FIG.
As shown in (E), the short-circuit fault 244 is
In the case where it occurs on the wiring connecting the LSIs 241 and 242b and the LSI 241, an abnormality (Low reading) is detected in each case as in FIGS. 1B and 1C.

【0033】よって、ショート故障の存在が分かる。
尚、この試験に際し、上記したように電圧制御手段同士
の競合を避けることができ、デバイスにストレスをかけ
ないでより安全な試験が実行できる。次に、電子回路ア
センブリの試験対象ピンのオープン故障検出の原理につ
いて、図2を用いて説明する。
Thus, the existence of a short-circuit fault is known.
In this test, competition between the voltage control means can be avoided as described above, and a safer test can be executed without applying stress to the device. Next, the principle of detecting an open failure of a test target pin of an electronic circuit assembly will be described with reference to FIG.

【0034】このオープン故障を検出可能とする条件は
以下の四条件である。 条件1. 電子回路アセンブリに搭載されるLSIの一
部又は全部は、そのLSIの一部又は全部の入出力ピン
に加えられている少なくとも二つの異なる電圧値を区別
することを可能とする電圧観測手段を内蔵しており、そ
の観測値が試験用回路を介して読み取り可能であるこ
と。
The conditions for enabling the detection of the open fault are the following four conditions. Condition 1. Some or all of the LSIs mounted on the electronic circuit assembly have built-in voltage observing means capable of distinguishing at least two different voltage values applied to input / output pins of some or all of the LSIs. And that the observed value can be read through the test circuit.

【0035】条件2. 電子回路アセンブリに搭載され
るLSIの一部又は全部は、そのLSIの一部又は全部
の入出力ピンの電圧値をLSI自身に内蔵する電圧観測
手段により区別可能な少なくとも二つの異なる電圧値に
することができる電圧制御手段を内蔵しており、その電
圧値が試験用回路を介して制御可能であること。 条件3. オープン故障検出の対象となるそれぞれの配
線(以後適宜、”ネット”と称する。)は、少なくとも
一つの電圧観測手段を持つピンに接続されると共に少な
くとも一つの電圧制御手段を持つピンに接続されている
か、又は試験装置のピンエレクトロニクスに接続されて
いるかの何れかを必要とすること。そして、オープン故
障検出の対象となる全てのLSIの信号ピンは電圧観測
手段と電圧制御手段の両方又は何れか一方を持っている
こと。
Condition 2. A part or all of the LSI mounted on the electronic circuit assembly has at least two different voltage values that can be distinguished by the voltage observation means built in the LSI itself, by making the voltage values of some or all of the input / output pins of the LSI. Voltage control means capable of controlling the voltage value through a test circuit. Condition 3. Each wiring (hereinafter, appropriately referred to as "net") to be subjected to the open fault detection is connected to a pin having at least one voltage observation means and connected to a pin having at least one voltage control means. Or be connected to the pin electronics of the test equipment. Then, the signal pins of all the LSIs to be subjected to the open fault detection have voltage observation means and / or voltage control means.

【0036】条件4. 該アセンブリの入出力ピンを開
放した状態での該各ピンの電圧値は不定値とならないこ
と。この検出試験は、被試験体である電子回路アセンブ
リの入出力ピンを一括して外部から電圧を与えて行うた
め、上記条件3のうち電圧制御手段に関するものは自然
と満たされる。電圧は外部から印加されるため、外部入
出力ピンにつながっているドライバは試験条件としては
必要ではないが、可能ならば、ハイインピーダンス状態
に制御されていることが望ましい(このとき、素子の性
質によっては素子は損傷を受ける場合がある)。しか
し、開放状態での電圧値が不定となる場合はドライバは
イネーブルの状態で試験を実行する必要がある。
Condition 4. The voltage value of each pin when the input / output pins of the assembly are open must not be undefined. Since this detection test is performed by applying a voltage from outside to the input / output pins of the electronic circuit assembly, which is the device under test, the condition 3 relating to the voltage control means is naturally satisfied. Since the voltage is applied from the outside, the driver connected to the external input / output pin is not necessary as a test condition, but it is desirable that the driver be controlled to a high impedance state if possible (at this time, The element may be damaged depending on the case). However, when the voltage value in the open state is undefined, the driver needs to execute the test in the enabled state.

【0037】図2(A)及び(B)に示した理想的な場
合では、LSI301,311の入出力ピン302,3
12a,312bにはpull−up303,313が
内蔵されていて、ドライバがハイインピーダンスの状態
(図中、Hizにて示す。)で入出力ピン302,31
2a,312bを開放状態にすると、高電圧状態(図
中、Highにて示す。)となる。
In the ideal case shown in FIGS. 2A and 2B, the input / output pins 302, 3 of the LSIs 301, 311
Pull-ups 303 and 313 are built in 12a and 312b, and the input / output pins 302 and 31 are provided when the driver is in a high impedance state (indicated by Hiz in the figure).
When the 2a and 312b are in the open state, a high voltage state (indicated by High in the figure) is established.

【0038】この状態で図2のように入出力ピン30
2,312a,312bをグランド(GND)に一括シ
ョートすると、図2(A)に示すようにオープン故障が
無ければ、全ての配線で同じく低電圧(Low)検出さ
れる。しかし、図2(B)に示すようにオープン故障3
14が起こっていると、そのネットにつながる入出力ピ
ン312bで高電圧(High)が読み取られ、オープ
ン故障の存在がわかる。
In this state, as shown in FIG.
When the terminals 2, 312a and 312b are collectively short-circuited to the ground (GND), as shown in FIG. 2A, if there is no open failure, the low voltage (Low) is detected in all the wirings. However, as shown in FIG.
When 14 occurs, a high voltage (High) is read at the input / output pin 312b connected to the net, which indicates the presence of an open fault.

【0039】以上より、本発明にかかる電子回路アセン
ブリ試験方法及び試験装置における電子回路アセンブリ
の外部入出力ピンのショート故障及びオープン故障の検
出原理に従う限り、試験対象の外部入出力ピンはショー
ト故障とオープン故障の何れの検出においても個別に試
験装置のピンエレクトロニクスに接続される必要が無
く、一括した開放状態の形成及び一括したショート状態
の形成により各ピンそれぞれの試験が可能であることが
わかる。
As described above, as long as the principle of detecting a short circuit and an open circuit of the external input / output pin of the electronic circuit assembly in the electronic circuit assembly test method and test apparatus according to the present invention is followed, the external input / output pin to be tested has a short circuit. In any of the detections of the open fault, it is not necessary to individually connect to the pin electronics of the test apparatus, and it can be seen that each pin can be tested by forming the open state and the short state collectively.

【0040】従って、請求項1及び請求項2及び請求項
3及び請求項4記載の発明によれば、バウンダリスキャ
ン回路等の試験対象ピンの電圧を制御・観測可能な手段
を持つ被試験体であるMCM等の電子回路アセンブリの
試験において、試験対象ピンを開放状態にして実行する
ショート故障の検出の段階と、該信号ピンを複数ショー
トさせて行なうオープン故障の検出の段階を別々に分け
て実行することが可能となる。
Therefore, according to the first, second, third, and fourth aspects of the present invention, there is provided a device under test having means for controlling and observing the voltage of a pin to be tested, such as a boundary scan circuit. In a test of an electronic circuit assembly such as a certain MCM, a step of detecting a short-circuit failure performed by opening a pin to be tested and a step of detecting an open failure performed by short-circuiting a plurality of signal pins are separately performed. It is possible to do.

【0041】従って、電子回路アセンブリを試験する装
置と被試験体との間に必要な独立した電気的接続の数を
削減することが可能となる。よって、試験に使用する該
試験装置の持つピンエレクトロニクスのチャンネル数を
削減でき、簡便な試験を可能とする。そして、該試験に
用いる試験装置において性能を低下させること無く、価
格の上昇を抑えることができ、即ち低価格の試験装置の
提供できる。
Accordingly, it is possible to reduce the number of independent electrical connections required between the device for testing the electronic circuit assembly and the device under test. Therefore, the number of pin electronics channels of the test apparatus used for the test can be reduced, and a simple test can be performed. Then, it is possible to suppress an increase in price without lowering the performance of the test device used for the test, that is, to provide a low-cost test device.

【0042】請求項5及び請求項8及び請求項9記載の
発明によれば、被試験体であるMCM等の電子回路アセ
ンブリにおける試験対象の信号ピンのショート状態を、
該信号ピンをアダプタの持つ導電性の部材、特に、自身
の有する柔軟性と変形の容易さから該ピンの押圧に対し
変形して対応するとともに、該試験対象ピンを電気的接
続を確保しつつ自身の内部に挿入することを許容できる
金属製のワイヤーからなる布への挿着により、複数の該
信号ピンのそれぞれに対し均等にそして確実に作りだす
ことが可能である。
According to the fifth, eighth and ninth aspects of the present invention, a short-circuit state of a signal pin to be tested in an electronic circuit assembly such as an MCM to be tested is
The signal pin is deformed and responds to the pressing of the signal pin from the conductive member of the adapter, in particular, because of its own flexibility and ease of deformation, while securing the electrical connection of the pin to be tested. By inserting into a cloth made of a metal wire that can be inserted into itself, it is possible to create evenly and reliably each of the plurality of signal pins.

【0043】そしてその金属製のワイヤーからなる布を
貫通するように設けられたプローブは導電性であるとと
もにその高さ位置が可変である。よって、該試験対象ピ
ンの該布への挿着及び該布からの引抜きのための上下動
に対応するその高さ位置の変動が可能であり、該試験対
象ピンと共に上下動する制御ピンの動きに合わせ常にそ
の接触を維持することが可能である。
The probe provided so as to penetrate the cloth made of the metal wire is conductive and its height position is variable. Therefore, it is possible to change the height position corresponding to the vertical movement for inserting the test object pin into the cloth and pulling it out of the cloth, and the movement of the control pin which moves up and down together with the test object pin is possible. It is possible to maintain that contact at all times.

【0044】また、プローブの制御ピンを接触しない側
面部等の部分は絶縁コーティングなどにより絶縁性が確
保されており、該金属製のワイヤーからなる布との間の
電気的接続は完全に遮断されている。従って、該電子回
路アセンブリの試験対象ピンを開放状態にして実行する
ショート故障の検出の段階と、該信号ピンを複数ショー
トさせて行なうオープン故障の検出の段階を別々に分け
て実行することが可能となり、電子回路アセンブリを試
験する試験装置と被試験体との間の独立した電気的接続
の数を削減することが可能となる。
Insulation is ensured by the insulating coating and the like at the side of the probe that does not come into contact with the control pins, and the electrical connection between the probe and the metal wire cloth is completely cut off. ing. Therefore, it is possible to separately execute the step of detecting a short-circuit failure performed by leaving the test target pin of the electronic circuit assembly open and the step of detecting the open failure performed by short-circuiting a plurality of signal pins. Thus, it is possible to reduce the number of independent electrical connections between the test device for testing the electronic circuit assembly and the device under test.

【0045】よって、試験に使用する該試験装置の持つ
ピンエレクトロニクスのチャンネル数を削減でき、簡便
な試験を可能とするとともに、性能を低下させること無
く試験装置の価格の上昇を抑えること、即ち低価格の試
験装置の提供できる。請求項6及び請求項7記載の発明
によれば、被試験体であるMCM等の電子回路アセンブ
リにおける試験対象の信号ピンの中で、試験を行なう必
要が無い信号ピン又はショート状態を形成したくない信
号ピンについては、試験中、それのみをショート状態に
せずに開放状態のままを維持することが可能である。
Therefore, it is possible to reduce the number of pin electronics channels of the test apparatus used for the test, to enable a simple test, and to suppress an increase in the price of the test apparatus without lowering the performance. We can provide the test equipment of the price. According to the inventions of claim 6 and claim 7, it is desired to form a signal pin or a short-circuit state in which there is no need to perform a test among signal pins to be tested in an electronic circuit assembly such as an MCM to be tested. For a missing signal pin, it is possible to keep it open during testing, without shorting it alone.

【0046】そして、それ以外の信号ピンのみを一定の
条件でショート状態形成し、ショート状態での開放故障
検出が可能となる。従って、被試験体の特性に合わせた
細かい条件下での試験が可能であり、正確な試験が可能
となる。請求項10記載の発明によれば、アダプタに高
さの異なる二種類の導電性プローブを設け、高い方を接
続用として試験装置のピンエレクトロニクスに接続し、
低い方を短絡用として互いにショートし、更に少なくと
も高い方のプローブをその高さ位置が可変となるように
した。
Then, only the other signal pins are short-circuited under a certain condition, and the open fault can be detected in the short-circuit state. Therefore, it is possible to perform a test under detailed conditions according to the characteristics of the test object, and it is possible to perform an accurate test. According to the invention of claim 10, two types of conductive probes having different heights are provided in the adapter, and the higher one is connected to the pin electronics of the test apparatus for connection,
The lower one was short-circuited for short-circuiting, and the height position of at least the higher probe was made variable.

【0047】よって、被試験体であるMCM等の電子回
路アセンブリにおける外部入出力ピンの内の制御ピンと
該高い方のプローブとの接触時には該試験対象ピンを開
放状態にしたまま制御ピンの試験装置への接続ガ可能と
なり、更に外部入出力ピンをアダプタに対して押し下げ
て、高い方の接続用プローブの位置を低い方の短絡用プ
ローブ迄下降させた状態では試験対象ピンを短絡用プロ
ーブと接触させることが可能となった。
Therefore, when the control pin of the external input / output pins in the electronic circuit assembly such as the MCM to be tested comes into contact with the higher probe, the control pin test apparatus is kept open while the test pin is open. When the external I / O pin is pushed down against the adapter and the position of the higher connection probe is lowered to the lower short-circuit probe, the pin under test contacts the short-circuit probe. It became possible to make it.

【0048】この時、制御ピンの試験装置への接続を維
持したまま、独立に複数の試験対象ピンの短絡が可能と
なる。従って、該電子回路アセンブリの試験対象ピンを
開放状態にして実行するショート故障の検出の段階と、
該信号ピンを複数ショートさせて行なうオープン故障の
検出の段階を別々に分けて実行することが可能となり、
電子回路アセンブリを試験する試験装置と被試験体との
間の独立した電気的接続の数を削減することが可能とな
る。
At this time, it is possible to independently short-circuit a plurality of pins to be tested while maintaining the connection of the control pins to the test apparatus. Accordingly, a step of detecting a short-circuit failure that is performed by opening the pin to be tested of the electronic circuit assembly, and
It is possible to separately execute the steps of detecting an open fault performed by short-circuiting a plurality of the signal pins,
It is possible to reduce the number of independent electrical connections between the test device for testing the electronic circuit assembly and the device under test.

【0049】よって、試験に使用する該試験装置の持つ
ピンエレクトロニクスのチャンネル数を削減でき、簡便
な試験を可能とするとともに、性能を低下させること無
く試験装置の価格の上昇を抑えること、即ち低価格の試
験装置の提供できる。請求項11及び請求項12記載の
発明によれば、バウンダリスキャン回路等の試験対象ピ
ンの電圧を制御・観測可能な手段を持つ被試験体である
MCM等の電子回路アセンブリの試験において、電子回
路アセンブリを試験する装置を用いて試験対象ピンを開
放状態にして実行するショート故障の検出の段階と、該
信号ピンを複数ショートさせて行なうオープン故障の検
出の段階を別々に分けて実行することが可能となる。
Accordingly, the number of pin electronics channels of the test apparatus used for the test can be reduced, and a simple test can be performed. In addition, an increase in the price of the test apparatus can be suppressed without lowering the performance. We can provide the test equipment of the price. According to the eleventh and twelfth aspects of the present invention, in a test of an electronic circuit assembly such as an MCM which is a device under test having a means for controlling and observing a voltage of a pin to be tested such as a boundary scan circuit, It is possible to separately execute the step of detecting a short-circuit failure performed by opening the pin to be tested using the apparatus for testing the assembly and the step of detecting the open-circuit failure performed by shorting the signal pins. It becomes possible.

【0050】従って、電子回路アセンブリを試験する装
置と被試験体との間に必要な独立した電気的接続の数を
削減することが可能となる。よって、試験に使用する該
試験装置の持つピンエレクトロニクスのチャンネル数を
削減でき、簡便な電子回路アセンブリ試験を可能とし、
該試験に用いる試験装置において性能を低下させること
無く、価格の上昇を抑えることができる。
Therefore, it is possible to reduce the number of independent electrical connections required between the device for testing the electronic circuit assembly and the device under test. Therefore, it is possible to reduce the number of channels of the pin electronics of the test apparatus used for the test, enabling a simple electronic circuit assembly test,
An increase in price can be suppressed without lowering the performance of the test apparatus used for the test.

【0051】請求項13及び請求項16及び請求項17
記載の発明によれば、被試験体であるMCM等の電子回
路アセンブリにおける試験対象の信号ピンのショート状
態を、該信号ピンを具備する導電性の部材、特に、自身
の有する柔軟性と変形の容易さから該ピンの押圧に対し
変形して対応するとともに、該試験対象ピンを電気的接
続を確保しつつ自身の内部に挿入することを許容できる
金属製のワイヤーからなる布への挿着により、複数の該
信号ピンのそれぞれに対し均等にそして確実に作りだす
ことが可能である。
Claims 13, 16 and 17
According to the described invention, a short-circuit state of a signal pin to be tested in an electronic circuit assembly such as an MCM, which is a device under test, is changed to a conductive member having the signal pin, in particular, the flexibility and deformation of its own. It is deformed to respond to the pressing of the pin from ease, and by inserting the pin to be tested into a cloth made of a metal wire that can be inserted inside itself while securing the electrical connection. , For each of the plurality of signal pins.

【0052】そしてその金属製のワイヤーからなる布を
貫通するように設けられたプローブは導電性であるとと
もにその高さ位置が可変である。よって、該試験対象ピ
ンの該布への挿着及び該布からの引抜きのための上下動
に対応するその高さ位置の変動が可能であり、該試験対
象ピンと共に上下動する制御ピンの動きに合わせ常にそ
の接触を維持することが可能である。
The probe provided so as to penetrate the cloth made of the metal wire is conductive and its height position is variable. Therefore, it is possible to change the height position corresponding to the vertical movement for inserting the test object pin into the cloth and pulling it out of the cloth, and the movement of the control pin which moves up and down together with the test object pin is possible. It is possible to maintain that contact at all times.

【0053】また、プローブの制御ピンを接触しない側
面部等の部分は絶縁コーティングなどにより絶縁性が確
保されており、該金属製のワイヤーからなる布との間の
電気的接続は完全に遮断されている。従って、電子回路
アセンブリを試験する装置が行う、該電子回路アセンブ
リの試験対象ピンを開放状態にして実行するショート故
障の検出と、該信号ピンを複数ショートさせて行なうオ
ープン故障の検出を別々に分けて実行することが可能と
なり、電子回路アセンブリを試験する装置と被試験体と
の間の独立した電気的接続の数を削減することが可能と
なる。
Insulation is ensured by an insulating coating or the like at the side of the probe that does not come in contact with the control pin, and the electrical connection with the metal wire cloth is completely cut off. ing. Therefore, the detection of a short-circuit failure, which is performed by an apparatus for testing an electronic circuit assembly by executing a test pin of the electronic circuit assembly in an open state, and the detection of an open failure, which is performed by short-circuiting a plurality of signal pins, are separately performed. And the number of independent electrical connections between the device that tests the electronic circuit assembly and the device under test can be reduced.

【0054】よって、試験に使用する装置の持つピンエ
レクトロニクスのチャンネル数を削減でき、簡便な試験
を可能とし、性能を低下させること無く電子回路アセン
ブリの試験装置の価格の上昇を抑えることができる。請
求項14及び請求項15記載の発明によれば、電子回路
アセンブリを試験する装置被試験体であるMCM等の電
子回路アセンブリにおける試験対象の信号ピンの中で、
試験を行なう必要が無い信号ピン又はショート状態を形
成したくない信号ピンについては、電子回路アセンブリ
を試験する装置による試験中、それのみをショート状態
にせずに開放状態のままを維持することが可能である。
Accordingly, the number of pin electronics channels of the device used for the test can be reduced, a simple test can be performed, and an increase in the price of the test device for the electronic circuit assembly can be suppressed without lowering the performance. According to the invention of claims 14 and 15, among signal pins to be tested in an electronic circuit assembly such as an MCM which is an apparatus under test for testing the electronic circuit assembly,
Signal pins that do not need to be tested or signal pins that do not want to be short-circuited can be left open without being short-circuited during testing by the equipment that tests the electronic circuit assembly. It is.

【0055】そして、それ以外の信号ピンのみを一定の
条件でショート状態形成し、該装置によるショート状態
での開放故障検出が可能となる。従って、被試験体の特
性に合わせた細かい条件下での電子回路アセンブリの試
験装置による試験が可能であり、正確な試験が可能とな
る。請求項18記載の発明によれば、高さの異なる二種
類の導電性プローブを設け、高い方を接続用として試験
装置のピンエレクトロニクスに接続し、低い方を短絡用
として互いにショートし、更に少なくとも高い方のプロ
ーブをその高さ位置が可変となるようにした。
Then, only the other signal pins are short-circuited under certain conditions, and the device can detect an open fault in the short-circuit state. Therefore, it is possible to perform a test using the test device of the electronic circuit assembly under fine conditions according to the characteristics of the device under test, and to perform an accurate test. According to the invention described in claim 18, two types of conductive probes having different heights are provided, the higher one is connected to the pin electronics of the test apparatus for connection, and the lower one is short-circuited to each other for short-circuit, and further at least. The height of the higher probe was made variable.

【0056】よって、被試験体であるMCM等の電子回
路アセンブリにおける外部入出力ピンの内の制御ピンと
該高い方のプローブとの接触時には該試験対象ピンを開
放状態にしたまま制御ピンの該試験装置への接続ガ可能
となり、更に外部入出力ピンをアダプタに対して押し下
げて、高い方の接続用プローブの位置を低い方の短絡用
プローブ迄下降させた状態では試験対象ピンを短絡用プ
ローブと接触させることが可能となった。
Therefore, when the control pin of the external input / output pins in the electronic circuit assembly such as the MCM to be tested comes into contact with the higher probe, the test of the control pin is performed while the test pin is kept open. When the external I / O pin is pushed down against the adapter and the position of the higher connection probe is lowered to the lower short-circuit probe, the pin to be tested is connected to the short-circuit probe. It is now possible to make contact.

【0057】この時、制御ピンの該試験装置への接続を
維持したまま、独立に複数の試験対象ピンの短絡が可能
となる。従って、該試験装置が行う、該電子回路アセン
ブリの試験対象ピンを開放状態にして実行するショート
故障の検出と、該信号ピンを複数ショートさせて行なう
オープン故障の検出を別々に分けて実行することが可能
となり、電子回路アセンブリを試験する装置と被試験体
との間の独立した電気的接続の数を削減することが可能
となる。
At this time, a plurality of pins to be tested can be short-circuited independently while the connection of the control pins to the test apparatus is maintained. Therefore, the detection of a short-circuit failure performed by setting the test target pin of the electronic circuit assembly to the open state and the detection of the open failure performed by short-circuiting a plurality of the signal pins performed by the test apparatus are separately performed. It is possible to reduce the number of independent electrical connections between the device for testing the electronic circuit assembly and the device under test.

【0058】よって、試験に使用する電子回路アセンブ
リの試験装置の持つピンエレクトロニクスのチャンネル
数を削減でき、簡便な試験を可能とし、性能を低下させ
ること無く試験装置の価格の上昇を抑えることができ
る。
Accordingly, the number of pin electronics channels of the test device of the electronic circuit assembly used for the test can be reduced, a simple test can be performed, and an increase in the price of the test device can be suppressed without lowering the performance. .

【0059】[0059]

【発明の実施の形態】本発明にかかる電子回路アセンブ
リの試験方法及び試験装置及び該試験用アダプタが行う
試験の目標はMCMや1チップのみ搭載されたLSIや
バウンダリスキャンを搭載したプリント回路板(PC
B)などの電子回路アセンブリ内の全ての配線につい
て、ショート故障及びオープン故障が無いことを保証す
ることである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A test method and a test apparatus for an electronic circuit assembly according to the present invention, and a test target performed by the test adapter are an MCM, an LSI on which only one chip is mounted, and a printed circuit board on which a boundary scan is mounted. PC
It is to ensure that all wirings in the electronic circuit assembly such as B) are free from short-circuit faults and open faults.

【0060】従って、電子回路アセンブリの外部入出力
ピンのショート故障及びオープン故障の検出と共に、電
子回路アセンブリ内部の相互接続におけるショート故障
及びオープン故障の検出も非常に重要なものとなる。こ
の電子回路アセンブリ内部の相互接続の試験について
は、外部入出力ピンのショート故障又はオープン故障の
検出のどちらの過程においても実行可能なものであり、
どちらの試験過程で、いずれかの形で取り込むことが望
ましい。
Therefore, it is very important to detect the short-circuit fault and the open fault of the external input / output pin of the electronic circuit assembly, as well as to detect the short-circuit fault and the open fault in the interconnection inside the electronic circuit assembly. The test of the interconnection inside the electronic circuit assembly can be performed in both the process of detecting the short-circuit fault or the open fault of the external input / output pin,
It is desirable to take in either form during either test.

【0061】そして、電子回路アセンブリの外部入出力
ピンのショート故障及びオープン故障の検出は以下のよ
うに行う。電子回路アセンブリである被試験体には、こ
の試験に用いる被試験体にとって特別の条件を要求する
ものではないが、前記したショート故障検出に関する三
条件及びオープン故障検出に関する四条件を満たすよう
にLSI等の電子部品中にバウンダリスキャンセル等の
試験対象信号ピンの電圧を制御・観測する手段を搭載す
る。具体的には、そのような手段を搭載したMCMや1
チップのみ搭載されたLSIが被試験体となりえて、更
にバウンダリスキャンを搭載したプリント回路板(PC
B)なども被試験体となる。
The detection of a short-circuit fault and an open fault of an external input / output pin of the electronic circuit assembly is performed as follows. The device under test, which is an electronic circuit assembly, does not require any special conditions for the device under test used in this test, but the LSI must satisfy the above three conditions for short fault detection and four conditions for open fault detection. A means for controlling and observing the voltage of a signal pin to be tested such as a boundary scan cell is mounted in an electronic component such as the above. Specifically, an MCM or 1 equipped with such means
An LSI on which only a chip is mounted can be a device under test, and a printed circuit board (PC
B) is also a test object.

【0062】この被試験体に対し、ショート故障検出及
びオープン故障検出のための試験を、以下の二つの試験
過程に分けて行なう。第一の試験過程は、被試験体中の
LSI相互のショート故障、外部入出力ピン相互のショ
ート故障、LSIの信号端子と被試験体パッケージの外
部入出力ピン間のショート故障を検出する過程である。
A test for detecting a short fault and an open fault is performed on the device under test in the following two test processes. The first test process is a process of detecting a short circuit between LSIs in a device under test, a short circuit between external input / output pins, and a short circuit between a signal terminal of the LSI and an external input / output pin of a package under test. is there.

【0063】この過程においては、被試験体の信号ピン
全ピンを開放した状態で試験を行なう。必要な被試験体
の試験制御用のピン及び電源ピンのみ試験装置と接続す
る。LSI自身のドライバにより被試験ネットの電圧或
いは論理値を制御し、任意の二つのネットについて少な
くとも一度は互いに異なる値となるように工夫されたパ
ターンを与える。その状態で被試験ネットの電圧或いは
論理値を読み出す。
In this process, the test is performed with all the signal pins of the device under test open. Only necessary test control pins and power supply pins of the device under test are connected to the test equipment. The voltage or logic value of the net under test is controlled by the driver of the LSI itself, and a pattern devised so as to have different values at least once for any two nets is given. In this state, the voltage or logical value of the net under test is read.

【0064】互いに異なる電圧或いは論理値に電圧制御
されるネット間にショート故障が発生している場合、そ
れらのネットの電圧或いは論理値は同じになるため、い
ずれかのネットで電圧を制御した電圧或いは論理値とは
異なる電圧或いは論理値が読み出される。読み出したネ
ットの電圧或いは論理値を、それぞれのネットのドライ
バの電圧或いは論理値と比較する。
If a short-circuit fault occurs between nets that are voltage-controlled to different voltages or logical values, the voltages or logical values of those nets are the same. Alternatively, a voltage or a logical value different from the logical value is read. The read voltage or logical value of the net is compared with the voltage or logical value of the driver of each net.

【0065】ドライバからそれぞれのネットに印加され
た電圧或いは論理値と異なった電圧或いは論理値が読み
取られた場合、そのネットにショート故障が発生してい
ると診断する。この過程では、外部入出力のオープン故
障が検出されなていないので、ショート故障とオープン
故障が同時に発生している場合に、ショート故障が発見
されない場合がある。この故障は、第二の試験過程で開
放(オープン)故障として検出されることになる。
When a voltage or a logical value different from the voltage or logical value applied to each net is read from the driver, it is diagnosed that a short-circuit fault has occurred in the net. In this process, since no open fault of the external input / output is detected, if the short fault and the open fault occur simultaneously, the short fault may not be found. This fault will be detected as an open fault in the second test process.

【0066】第二の試験過程は、被試験体の外部入出力
ピンのオープン故障を検出する過程である。この過程に
おいては、被試験体の外部入出力ピンを全てショートさ
せるか、あるいは部分的にショートさせて試験を行な
う。第二の試験過程に用いられる被試験体は、第一の試
験過程により単一のショート故障がないと判断されたも
のである。第一の試験過程で故障が見つかった被試験体
を第二の試験過程に用いた場合、オープン故障の検出や
故障個所の特定が正しく行なえない場合や、素子の破壊
の原因となる可能性があるからである。
The second test process is a process for detecting an open failure of the external input / output pin of the device under test. In this process, the test is performed by shorting all the external input / output pins of the device under test or partially shorting them. The device under test used in the second test process was determined to have no single short-circuit fault by the first test process. If a DUT with a failure found in the first test process is used in the second test process, it may not be possible to correctly detect an open failure or identify the location of the failure, or the device may be damaged. Because there is.

【0067】しかし、ショート故障を修理しないで試験
を続けることは確かに危険ではあるが、他の手段により
該故障を特定でき、そして危険が無いと判断できる場合
はオープン故障の検出試験を行うこともあり得る。ショ
ートさせたピンのグループを、試験装置側から一括して
或る試験電圧を印加し、LSI側のバウンダリスキャン
回路等の試験対象信号ピンの電圧を制御・観測する手段
を通して試験対象ネットの電圧値或いは論理値を観測す
る。試験装置側からは、被試験体の外部入出力ピンを開
放状態にしたときとは異なる電圧或いは論理値に駆動す
るか、又は、HighレベルとLowレベルの両方の電
圧或いは論理値を駆動するかのいずれかである。
However, continuing the test without repairing the short-circuit fault is certainly dangerous. However, if the fault can be specified by other means and it can be determined that there is no danger, an open fault detection test should be performed. It is possible. A voltage value of a test target net is applied to a group of short-circuited pins through a means for applying a certain test voltage collectively from a test apparatus side and controlling and observing a voltage of a test target signal pin such as a boundary scan circuit on an LSI side. Or observe a logical value. From the test apparatus side, whether to drive the external input / output pin of the device under test to a voltage or a logical value different from when the external input / output pin is opened, or to drive both a high level and a low level voltage or a logical value Is one of

【0068】つまり試験装置から、試験対象の複数のピ
ンをショートさせてなるピンのグループに、被試験体の
外部入出力ピンの開放状態にしたときとは異なる電圧或
いは論理値に駆動したとき、そのピンのグループにつな
がる全ネットの電圧或いは論理値のうち、被試験体の外
部入出力ピンを開放状態にしたときの電圧或いは論理値
と同じものが読めた場合はそのネットにつながる被試験
体の外部入出力ピンにオープン故障が発生していると診
断する。
That is, when the test apparatus is driven to a pin group formed by short-circuiting a plurality of pins to be tested to a voltage or a logical value different from that when the external input / output pins of the device under test are opened, If the same voltage or logic value as when the external I / O pin of the DUT is opened among the voltages or logic values of all the nets connected to the group of pins can be read, the DUT connected to the net It is diagnosed that an open failure has occurred in the external I / O pin of

【0069】又は試験装置から、複数ピンをショートさ
せたピンのグループに、HighレベルとLowレベル
の両方の電圧或いは論理値で順に駆動したとき、そのピ
ンのグループにつながる全ネットの電圧或いは論理値の
うち、試験装置から与えた電圧或いは論理値がHigh
である時とLowであるときの両方で同じ電圧或いは論
理値が読めた場合はそのネットにつながる被試験体の外
部入出力ピンにオープン故障が発生していると診断す
る。
Alternatively, when a group of pins in which a plurality of pins are short-circuited are sequentially driven by a voltage or a logical value of both a high level and a low level from the test apparatus, the voltage or the logical value of all nets connected to the group of the pins is driven. Among them, the voltage or logical value given from the test device is High
If the same voltage or logical value can be read both at the time of and at the time of Low, it is diagnosed that an open fault has occurred in the external input / output pin of the device under test connected to the net.

【0070】尚、LSIの入出力ピン同士の接続につい
てのオープン故障の検出は、第一の試験過程に属して
も、第二の試験過程に属しても何れでも構わない。
It should be noted that the detection of the open fault in the connection between the input / output pins of the LSI may belong to either the first test process or the second test process.

【0071】[0071]

【実施例】【Example】

(実施例1)本発明にかかる第一実施例であって、具備
する信号ピンの電圧を制御・観測する手段としてバウン
ダリスキャン回路を内蔵する被試験体を試験対象とする
電子回路アセンブリ試験装置について図面を用いて説明
する。
(Embodiment 1) A first embodiment according to the present invention, which relates to an electronic circuit assembly test apparatus for testing a device under test incorporating a boundary scan circuit as a means for controlling and observing the voltage of a signal pin provided therein. This will be described with reference to the drawings.

【0072】図3は、本発明にかかる第一実施例である
電子回路アセンブリ試験装置の要部の構成を被試験体と
ともに説明する図である。本発明にかかる第一実施例で
ある電子回路アセンブリ試験装置1は、バウンダリスキ
ャン回路を持つ電子部品(図ではLSI)22を一個以
上搭載し、複数の外部入出力ピン24を有する電子回路
アセンブリ(図ではMCM)21の試験をする。
FIG. 3 is a diagram for explaining a configuration of a main part of an electronic circuit assembly test apparatus according to a first embodiment of the present invention, together with a device under test. An electronic circuit assembly test apparatus 1 according to a first embodiment of the present invention includes an electronic circuit assembly (LSI in FIG. 1) 22 having a boundary scan circuit, and an electronic circuit assembly having a plurality of external input / output pins 24. In the figure, the test of MCM) 21 is performed.

【0073】そして、少なくとも一つの変形容易で柔軟
な構造を有した導電性の部材52を具備し、バウンダリ
スキャン回路制御のために電子回路アセンブリ21との
接続を担うと共に、試験対象の外部入出力ピン24をそ
れぞれ開放状態にさせて試験すること、及び試験対象の
外部入出力ピン24を導電性の部材52に挿着すること
により互いにショート状態にさせて試験することの可能
なアダプタ51を具備する。
A conductive member 52 having at least one easily deformable and flexible structure is provided to connect with the electronic circuit assembly 21 for controlling the boundary scan circuit, and to control the external input / output of the test object. An adapter 51 is provided which can be tested by leaving the pins 24 in an open state, and by inserting the external input / output pins 24 to be tested into a conductive member 52 to make them short-circuited with each other. I do.

【0074】そして、該開放状態での試験で電子回路ア
センブリ(MCM)21の試験対象の外部入出力ピン2
4のショート故障を検出し、該ショート状態での試験で
電子回路アセンブリ(MCM)21の試験対象の外部入
出力ピン24のオープン故障を検出することを特徴とす
る。以下でさらに、被試験体の詳細、アダプタの詳細、
及びそれらを用いた具体的な試験方法について説明す
る。
The external input / output pins 2 to be tested of the electronic circuit assembly (MCM) 21 in the test in the open state
4 is characterized by detecting a short-circuit fault and detecting an open fault of the external input / output pin 24 to be tested of the electronic circuit assembly (MCM) 21 in the test in the short-circuit state. Further details below, details of the DUT, details of the adapter,
And a specific test method using them will be described.

【0075】初めに、本実施例で用いた被試験体につい
て説明する。図4は、本実施例の電子回路アセンブリ試
験装置の被試験体であるMCMの正面図である。図3及
び図4に示すように、本発明にかかる実施例である電子
回路アセンブリ試験装置1の試験に用いた被試験体は、
バウンダリスキャン回路を持つ電子部品たるLSI22
を3個、基板23上に搭載し、複数の外部入出力ピン2
4を有する電子回路アセンブリであるMCM(マルチチ
ップモジュール)21である。
First, the test object used in this example will be described. FIG. 4 is a front view of an MCM which is a device under test of the electronic circuit assembly test apparatus of the present embodiment. As shown in FIGS. 3 and 4, the test object used for the test of the electronic circuit assembly test apparatus 1 according to the embodiment of the present invention is as follows.
LSI 22 as an electronic component having a boundary scan circuit
Are mounted on the substrate 23, and a plurality of external input / output pins 2
4 is an MCM (multi-chip module) 21 which is an electronic circuit assembly including

【0076】このとき用いるMCM21は半田ボール2
5を基板23とLSI22の間に納めてフリップチップ
実装されているため、外観検査により半田の未着や半田
ブリッジを検査することができない。そして、このMC
M21に搭載される3つのLSIの全ての信号ピンに
は、双方向のバウンダリスキャンセルが内蔵されてい
る。MCM21上の全ての信号ネットにはプルアップ
(pull−up)がなされており、電源投入状態にお
いて信号ピン24を開放し、LSI21の全ドライバを
高インピーダンス(HiZ)にすると全ての信号ネット
はHighレベルになるように設計されている。
The MCM 21 used at this time is the solder ball 2
5 is mounted between the substrate 23 and the LSI 22 by flip-chip mounting, so that it is not possible to inspect unattached solder or solder bridges by appearance inspection. And this MC
All signal pins of the three LSIs mounted on the M21 have a built-in bidirectional boundary scan cell. All signal nets on the MCM 21 are pulled up (pull-up). When the signal pins 24 are opened in the power-on state and all the drivers of the LSI 21 are set to high impedance (HiZ), all signal nets are High. Designed to be level.

【0077】尚、図3中、TDI,TMS,TCK,T
DO,GND,VDDは、TDIはテスト・データ入力
ピンを、TMSは電子回路アセンブリ試験装置によるL
SIのモード設定用のピンを、TCKはTMSとTDI
とTDOの転送同期用(クロック)信号ピンを、TDO
は試験データ出力用のピンを、GNDはグランドピン
を、VDDは電源ピンを表し、これらはバウンダリスキ
ャンによる試験回路を制御するのに接続が必須とされる
制御ピン24aである。
In FIG. 3, TDI, TMS, TCK, T
DO, GND, VDD: TDI: test data input pin; TMS: L by electronic circuit assembly test equipment
Pins for SI mode setting, TCK for TMS and TDI
TDO transfer synchronization (clock) signal pin
Represents a pin for outputting test data, GND represents a ground pin, and VDD represents a power supply pin, and these are control pins 24a which must be connected to control a test circuit by boundary scan.

【0078】この6本のピンに挟まれた図3における6
本の非接続のピンが試験対象のピン24bとなる。次
に、本実施例の電子回路アセンブリ試験装置の具備する
アダプタ51,71について説明する。図5は本実施例
の電子回路アセンブリ試験装置に使用するアダプタの要
部構成を示す構成断面図であり、図5(A)は本実施例
の電子回路アセンブリ試験装置に使用するアダプタの一
例を示す。そして、図5(B)は本実施例の電子回路ア
センブリ試験装置に使用するアダプタの別の例を示す。
In FIG. 3, 6 is sandwiched between these six pins.
The unconnected pins of the book become the pins 24b to be tested. Next, the adapters 51 and 71 provided in the electronic circuit assembly test apparatus of the present embodiment will be described. FIG. 5 is a sectional view showing a configuration of a main part of an adapter used in the electronic circuit assembly test apparatus of this embodiment. FIG. 5A shows an example of an adapter used in the electronic circuit assembly test apparatus of this embodiment. Show. FIG. 5B shows another example of the adapter used in the electronic circuit assembly test apparatus of the present embodiment.

【0079】本実施例の電子回路アセンブリ試験装置の
有するアダプタ51,71は、導電性の部材52,72
と、この導電性の部材52,72を支持する樹脂ブロッ
ク54,74と、樹脂ブロック54,74と挟んで導電
性の部材52,72をカバーするように設けられた絶縁
板55,75と、配線パターン64,84を表面の一部
に形成すると共にこの配線パターン64,84を樹脂ブ
ロック54,74の導電性の部材52,72を支持する
面の裏面との間に挟むようにして樹脂ブロック54,7
4下に設けられたプリント板65,85と、樹脂ブロッ
ク54,74及び絶縁板55,75及び導電性の部材5
2,72及びプリント板65,85を貫通してプリント
板65,85にその先端が半田66,86で固定される
絶縁性のプローブソケット56,76と、プローブソケ
ット56,76内部に収納された導電性のプローブ6
2,82からなる。
The adapters 51 and 71 of the electronic circuit assembly test apparatus of the present embodiment include conductive members 52 and 72
And resin blocks 54 and 74 supporting the conductive members 52 and 72, and insulating plates 55 and 75 provided to cover the conductive members 52 and 72 with the resin blocks 54 and 74 interposed therebetween. Wiring patterns 64 and 84 are formed on a part of the front surface, and these wiring patterns 64 and 84 are sandwiched between the back surfaces of the resin blocks 54 and 74 that support the conductive members 52 and 72, respectively. 7
4, printed boards 65 and 85, resin blocks 54 and 74, insulating plates 55 and 75, and conductive members 5
2, 72 and the printed board 65, 85 are insulated probe sockets 56, 76 whose tips are fixed to the printed boards 65, 85 with solders 66, 86, and are housed inside the probe sockets 56, 76. Conductive probe 6
2,82.

【0080】導電性の部材52,72は何れも同一であ
り、電子回路アセンブリ試験装置1を介してグランド
(GND)に接地・接続された導体の板53,73上に
金属製のワイヤーをループ形状となるように編んで構成
された布状の部材である。従って、非常に柔軟な構造特
性を有して、外部からの押圧に対して自身の形状を変化
させることが可能である。具体的にはバウンダリスキャ
ンによるMCM21の試験時に、MCM21の外部入出
力ピン24を挿入することを許容し、その挿着が可能で
ある。
The conductive members 52 and 72 are the same, and a metal wire is looped on conductor plates 53 and 73 that are grounded and connected to ground (GND) via the electronic circuit assembly test apparatus 1. It is a cloth-like member configured to be knitted into a shape. Therefore, it has a very flexible structural characteristic and can change its own shape in response to an external pressure. Specifically, during the test of the MCM 21 by the boundary scan, the external input / output pins 24 of the MCM 21 are allowed to be inserted and can be inserted.

【0081】そして、樹脂ブロック54,74には、M
CM21の試験時のアダプタ51,71への挿着の際
に、MCM21の外部入出力ピン24の中の試験制御用
のピン24aの位置と対応する位置に、樹脂ブロック5
4,74を貫通する内腔57、77が設けられている。
更に、試験を行なわない外部入出力ピン24の位置と対
応する位置に、やはり同様の樹脂ブロック54,74を
貫通する内腔58、78が設けられている。
The resin blocks 54 and 74 have M
When the CM 21 is inserted into the adapters 51 and 71 during the test, the resin block 5 is placed at a position corresponding to the position of the test control pin 24 a among the external input / output pins 24 of the MCM 21.
Lumens 57, 77 penetrating through 4, 74 are provided.
Further, at the positions corresponding to the positions of the external input / output pins 24 where the test is not performed, the inner cavities 58 and 78 that penetrate the similar resin blocks 54 and 74 are provided.

【0082】また、樹脂ブロック54,74を貫通する
内腔57,58,77,78の上部の開口部と対向する
位置に、やはり絶縁板55,75を貫通する内腔59,
60,79,80が設けられている。更に、絶縁板5
5,75にはそれらの内腔57,58,77,78に加
え、MCM21の試験時のアダプタ51,71への挿着
の際に試験をする外部入出力ピン24bが導電性の部材
内に挿着されるための内腔61,81を有している。
Further, at the position facing the upper opening of the bores 57, 58, 77, 78 penetrating the resin blocks 54, 74, the bores 59, 75 also penetrating the insulating plates 55, 75.
60, 79, and 80 are provided. Further, the insulating plate 5
In addition to the lumens 57, 58, 77, and 78, the external input / output pins 24b for testing when the MCM 21 is inserted into the adapters 51 and 71 at the time of the test are provided in the conductive member. It has lumens 61 and 81 for insertion.

【0083】そして、アダプタ51,71は、絶縁性の
プローブソケット56,76内部に収納された導電性の
プローブ62,82をプローブソケット56,76を介
して、絶縁板55,75の内腔59,79と樹脂ブロッ
ク54,74の内腔57と77とを通して、導電性の部
材52,72に貫通させて挿着している。従って、アダ
プタ51,71による前記のバウンダリスキャン回路制
御のための接続は、MCM21のバウンダリスキャン回
路に対応する外部入出力ピンの制御ピン24aとプロー
ブ62,82の接触によりなされる。
The adapters 51 and 71 connect the conductive probes 62 and 82 housed in the insulating probe sockets 56 and 76 to the inner surfaces 59 of the insulating plates 55 and 75 via the probe sockets 56 and 76. , 79 and the lumens 57 and 77 of the resin blocks 54 and 74, and penetrate the conductive members 52 and 72. Therefore, the connection for controlling the boundary scan circuit by the adapters 51 and 71 is made by contact between the control pins 24a of the external input / output pins corresponding to the boundary scan circuit of the MCM 21 and the probes 62 and 82.

【0084】この時、プローブ62,82は、外部入出
力ピン24aの先端と接触するその先端表面の形状を、
外部入出力ピン24aがズレたり、更にズレて外れたり
しないように、内側に窪んだ形状、具体的にはその縦断
面がV字形状を形成するような形状として有している。
また、プローブ62,82は、導電性の弾性体により支
持されてプローブソケット56,76中に収納されてい
る。よって、その支持によりプローブ62,82の先端
部分はプローブソケット56,76の先端の開口部から
その一部を突出させている。
At this time, the probes 62 and 82 change the shape of the surface of the distal end that comes into contact with the distal end of the external input / output pin 24a.
In order to prevent the external input / output pin 24a from being displaced or dislodged, the external input / output pin 24a has a shape depressed inward, specifically, a shape whose vertical cross section forms a V-shape.
The probes 62 and 82 are accommodated in probe sockets 56 and 76 while being supported by a conductive elastic body. Therefore, the tips of the probes 62 and 82 partially project from the openings of the tips of the probe sockets 56 and 76 due to the support.

【0085】この弾性体は金属製のバネであることが、
その強度と信頼性の点から望ましく、本実施例において
はその金属製のバネ63,83が用いられた。バネ6
3,83の支持によりプローブ62,82は外部から加
わる押圧に従い、その先端の位置をプローブソケット5
6,76の先端の開口部の外から、プローブソケット5
6,76の内部まで上下に移動させることが可能であ
る。
This elastic body is a metal spring.
It is desirable in view of its strength and reliability. In this embodiment, the metal springs 63 and 83 are used. Spring 6
The probes 62, 82 are supported by the probes 3 and 83, and the positions of the tips thereof are moved to the probe socket 5 according to the externally applied pressure.
Probe socket 5
6, 76 can be moved up and down.

【0086】よってそのとき、押圧が外部入出力ピン2
4aの先端によるものであれば、プロープ62,82先
端に加わる押圧に反発するバネ63,83の力により、
プローブ62,82先端と外部入出力ピン24aの先端
の接触による接続は強固なものとなる。また、プローブ
62,82を支えるバネ63,83のプリント板65,
85側にある先端はプローブソケット56,76のプリ
ント板65,85を貫通する下側先端からプローブソケ
ット56,76の外側に出て、プローブソケット56,
76の貫通する先端をプリント板65,85に固定して
いる半田66,86に接している。
Therefore, at this time, the pressure is applied to the external input / output pin 2
4a, the force of the springs 63, 83 repelling the pressure applied to the tips of the probes 62, 82,
The connection by contact between the tips of the probes 62 and 82 and the tips of the external input / output pins 24a is strong. Also, printed boards 65 of springs 63 and 83 supporting the probes 62 and 82,
The tip on the 85 side protrudes outside the probe sockets 56 and 76 from the lower tip that penetrates the printed boards 65 and 85 of the probe sockets 56 and 76,
The penetrating tip of 76 is in contact with the solders 66, 86 fixing to the printed boards 65, 85.

【0087】この半田66,86はプリント板65,8
5上の電子回路アセンブリ試験装置1のピンエレクトロ
ニクス2に接続する配線パターン64,84とも接して
おり、結果的にバネ63,83とピンエレクトロニクス
2を電気的に接続することになる。従って、プローブ6
2,82は金属製のバネ63,83を介してピンエレク
トロニクス2を電気的に接続することになり、ひいて
は、プローブ62,82と接触して接続するMCM21
のバウンダリスキャン回路に対応する外部入出力ピン2
4aと電子回路アセンブリ試験装置1を電気的に接続す
ることになる。
The solders 66 and 86 are printed boards 65 and 8
5 are also in contact with the wiring patterns 64 and 84 connected to the pin electronics 2 of the electronic circuit assembly test device 1 on the electronic circuit assembly test device 5. As a result, the springs 63 and 83 and the pin electronics 2 are electrically connected. Therefore, probe 6
The MCMs 21 and 82 are electrically connected to the pin electronics 2 via the metal springs 63 and 83, and are connected to the probes 62 and 82 by contact.
Input / output pin 2 corresponding to the boundary scan circuit
4a and the electronic circuit assembly test apparatus 1 are electrically connected.

【0088】このとき、絶縁性のプローブソケット5
6,76の作用により、プローブ62,82が貫通する
導電性の部材52,72に対する電気的な接続の独立性
は確実に確保されている。また、アダプタ51は、絶縁
性の絶縁チューブ67を絶縁板55の内腔60と樹脂ブ
ロック54の内腔58を通して導電性の部材52に貫通
させて挿着しており、前記ショート状態で、試験不要な
一部の前記外部入出力ピンを絶縁チューブ67内に挿入
させて、該試験不要な外部入出力ピンと導電性の部材5
2との電気的接続を遮断することができる。
At this time, the insulating probe socket 5
6 and 76, the independence of the electrical connection to the conductive members 52 and 72 through which the probes 62 and 82 pass is reliably ensured. In addition, the adapter 51 is inserted through the conductive member 52 by passing the insulating insulating tube 67 through the lumen 60 of the insulating plate 55 and the lumen 58 of the resin block 54. Unnecessary portions of the external input / output pins are inserted into the insulating tube 67, and the unnecessary external input / output pins and the conductive member 5 are tested.
2 can be electrically disconnected.

【0089】尚、アダプタ71では、絶縁性の絶縁チュ
ーブ67の代わりに、プローブ82を収納して有してい
ないプローブソケット76を用いて、絶縁板75の内腔
80と樹脂ブロック74の内腔78を通して導電性の部
材72に貫通させて挿着している。このとき、プローブ
ソケット76はプリント板85に対しても、半田による
固定は無いが、プローブ82を内部に収納した場合と同
様にその先端を貫通させている。
In the adapter 71, instead of the insulating insulating tube 67, a probe socket 76 that does not house the probe 82 is used, and the lumen 80 of the insulating plate 75 and the lumen of the resin block 74 are used. It penetrates the conductive member 72 through 78 and is inserted. At this time, the probe socket 76 is not fixed to the printed board 85 by soldering, but has its tip penetrated similarly to the case where the probe 82 is housed inside.

【0090】よって、前記ショート状態で、試験不要な
一部の前記外部入出力ピンを絶縁性のプローブソケット
76内に挿入させて、該試験不要な外部入出力ピンと導
電性の部材72との電気的接続を遮断することができ
る。また、図5(A),(B)にはアダプタ51,71
において何れも、プローブソケット56,76に収納さ
れたプロープ62,82が2本と、絶縁性のチューブ6
7又はプローブを収納しないプローブソケット76が1
本と、一つの外部入出力ピン24b挿着用の絶縁板中5
5,75の内腔61,81が描かれて示されている。
Therefore, in the short-circuit state, a part of the external input / output pins that do not need to be tested are inserted into the insulated probe socket 76 and the electrical connection between the external input / output pins that do not need to be tested and the conductive member 72 is made. Connection can be interrupted. 5A and 5B show the adapters 51 and 71, respectively.
In both cases, two probes 62 and 82 housed in the probe sockets 56 and 76 and the
7 or one probe socket 76 that does not house a probe
Book and one of the insulating plates 5
5,75 lumens 61,81 are depicted and shown.

【0091】しかし、アダプタ51,71は何れも本発
明にかかる実施例におけるアダプタの一例を示すもので
あり、プローブ62,82やピン挿着用の内腔61,8
1等の数と配置については、試験対象であるMCM等の
被試験体の構造に対応させて任意に選択して、アダプタ
を構成することが可能である。次に、上記の被試験体及
びアダプタを用いた具体的な試験方法について説明す
る。
However, each of the adapters 51 and 71 is an example of the adapter in the embodiment according to the present invention, and the probes 62 and 82 and the bores 61 and 8 for inserting pins are used.
The number and arrangement of 1 and the like can be arbitrarily selected according to the structure of the device under test such as the MCM to be tested, and the adapter can be configured. Next, a specific test method using the test object and the adapter will be described.

【0092】図6は、バウンダリスキャンによる試験の
開始前及び試験中の被試験体MCMとアダプタの状態を
説明する図であり、図6(A)は試験前の状態を、図6
(B)は前記した第一の試験過程における試験中の状態
を、図6(C)は前記した第二の試験過程における試験
中の状態を示している。そして、図7はバウンダリスキ
ャンにより行う本実施例の試験装置の被試験体MCMに
対する前記第一の試験過程での試験の原理について説明
する図である。
FIG. 6 is a diagram for explaining the state of the DUT MCM and the adapter before the start of the test by the boundary scan and during the test. FIG. 6A shows the state before the test.
FIG. 6B shows a state during the test in the first test process, and FIG. 6C shows a state during the test in the second test process. FIG. 7 is a diagram illustrating the principle of the test in the first test process on the device under test MCM of the test apparatus of the present embodiment performed by the boundary scan.

【0093】また、図8はバウンダリスキャンにより行
う本実施例の試験装置の被試験体MCMに対する前記第
二の試験過程での試験の原理について説明する図であ
る。図6(A)は試験開始前の,MCM21をプローブ
62上に載せて加圧しない状態の図である。MCM21
の外部入出力ピン24aの先端はプローブ62と接触し
ていない。試験開始前はこの状態でMCM21がアダプ
タ51上に設置される。
FIG. 8 is a view for explaining the principle of the test in the second test process on the device under test MCM of the test apparatus of the present embodiment performed by the boundary scan. FIG. 6A is a view showing a state in which the MCM 21 is placed on the probe 62 and is not pressurized before the start of the test. MCM21
The tip of the external input / output pin 24a is not in contact with the probe 62. Before the start of the test, the MCM 21 is set on the adapter 51 in this state.

【0094】図6(B)は前記の第一の試験過程におけ
るMCM21とプローブ62を含むアダプタ51の状態
を示す。第一の試験過程では、MCM21を上方から付
き当てる仕組みのストッパー(図示されない)により定
められる中間位置まで加圧下降する。この中間位置は、
外部入出力ピン24aとプローブ62の接続はプローブ
ソケット56内部のバネ63の作用により十分なされる
が、外部入出力ピン24bは何れも導電性の部材52に
接しない位置であり、試験装置や被試験体の状況に応じ
て任意に決定される。
FIG. 6B shows a state of the adapter 51 including the MCM 21 and the probe 62 in the first test process. In the first test process, the MCM 21 is pressurized and lowered to an intermediate position determined by a stopper (not shown) having a mechanism for applying the MCM 21 from above. This intermediate position is
The connection between the external input / output pins 24a and the probe 62 is sufficiently performed by the action of the spring 63 inside the probe socket 56, but none of the external input / output pins 24b is in a position where the external input / output pins 24b are not in contact with the conductive member 52. It is arbitrarily determined according to the condition of the test object.

【0095】このとき図7に示すように、必要最小限の
電源ピン及びグランドピン24aのみが試験装置1と接
続し、他の試験対象となる外部入出力ピン24bは何れ
も導電性の部材52に接続せず全て開放状態となる。こ
の状態で、LSI22の電子回路アセンブリ試験回路を
駆動するのに必要な電源ピンとJTAG(Joint
Test Action Group)ピン(TDI,
TMS,TCK,TDO)24aが試験装置1と電気的
に接続され、任意の二つのネットについて少なくとも一
度は互いに異なる値となるように工夫されたパターンを
与える。。
At this time, as shown in FIG. 7, only the necessary minimum power supply pins and ground pins 24a are connected to the test apparatus 1, and the external input / output pins 24b to be tested are all conductive members 52. Are all open without being connected. In this state, a power supply pin required to drive the electronic circuit assembly test circuit of the LSI 22 and a JTAG (Joint)
Test Action Group pin (TDI,
TMS, TCK, TDO) 24a are electrically connected to the test apparatus 1 and provide a pattern devised so that at least one of two arbitrary nets has a mutually different value. .

【0096】注目するネットの論理値を読みだしたと
き、図7中に示すようなショート部位31があれば、対
応するピンで弱論理値ではなく強論理値が読みだされ、
ショート故障が認識される。そして、ショート部位が無
く、弱論理値が読みだされればショート故障無しと診断
される。
When the logical value of the net of interest is read, if there is a short portion 31 as shown in FIG. 7, a strong logical value is read instead of a weak logical value at the corresponding pin,
A short fault is recognized. If there is no short-circuit portion and a weak logical value is read, it is diagnosed that there is no short-circuit failure.

【0097】尚、この第一の試験でLSIのピン同士の
オープン故障の試験も同時に行なう。図6(C)は前記
の第二の試験過程におけるMCM21とプローブ62を
含むアダプタ51の状態を示す。次に、第二の試験過程
においては、図に示すように、MCM21を更に加圧し
てアダプタ51に対して下降させ、付き当てる仕組みの
ストッパー(図示されない)により定められた位置にプ
ローブ62は設置される。
In this first test, a test for an open failure between the pins of the LSI is performed at the same time. FIG. 6C shows a state of the adapter 51 including the MCM 21 and the probe 62 in the second test process. Next, in the second test process, as shown in the figure, the MCM 21 is further pressurized to be lowered with respect to the adapter 51, and the probe 62 is set at a position determined by a stopper (not shown) having a contact mechanism. Is done.

【0098】電源ピンとJTAGピン24aの試験装置
1への接続はプローブ62の作用により維持され、導電
性の部材52への挿着により、全ての試験対象の信号ピ
ン24bが、図8に示すようにグランド(GND)にシ
ョートされる。そして試験を行なわない試験対象の信号
ピン24b’は、図6(C)に示すように、絶縁チュー
ブ67内の挿入され、開放が維持される。
The connection of the power supply pin and the JTAG pin 24a to the test apparatus 1 is maintained by the action of the probe 62, and the insertion into the conductive member 52 causes all the signal pins 24b to be tested to be connected as shown in FIG. To ground (GND). Then, the signal pin 24b 'to be tested, which is not subjected to the test, is inserted into the insulating tube 67 as shown in FIG.

【0099】このとき、試験対象の信号ピン24bにつ
ながるドライバが全てハイインピーダンス(HiZ)に
なるようにスキャンインを行い、全ての試験対象の信号
ピン24bの論理値を読みだす。外部入出力ピン24b
につながる全てのネットは導電性の部材52を介してG
NDに接続されているため、オープン故障がなければ、
これらのネットの論理は全てLowレベルとなる。この
被試験体21のLSI22の信号ピン24にはプルアッ
プ抵抗が内蔵されているので、外部入出力ピン24b”
とLSI22との間に図8中に示すオープン故障32が
あれば、そのピン24b”につながるネットでHigh
レベルが観測される。
At this time, scan-in is performed so that all drivers connected to the signal pin 24b to be tested have high impedance (HiZ), and the logical values of all the signal pins 24b to be tested are read. External input / output pin 24b
All the nets leading to G
Because there is no open failure because it is connected to ND,
The logics of these nets are all at the low level. Since the signal pin 24 of the LSI 22 of the device under test 21 has a built-in pull-up resistor, the external input / output pin 24b ″
If there is an open fault 32 shown in FIG. 8 between the LSI and the LSI 22, the net connected to the pin 24b ″ is High.
Level is observed.

【0100】MCM21の外部入出力ピン24bにつな
がるネットに属するLSI22のピンにおいてHigh
レベルが読みだされれば、そのネットにオープン故障が
あると診断される。次に、本発明にかかる電子回路アセ
ンブリ試験装置に使用する、図5(B)に示された絶縁
チューブ67の代わりにプローブソケット76を用いる
アダプタの別の例を用いて試験を行なうことについて説
明する。
A high level is set at the pins of the LSI 22 belonging to the net connected to the external input / output pins 24b of the MCM 21.
If the level is read, it is diagnosed that the net has an open fault. Next, a description will be given of performing a test using another example of the adapter using the probe socket 76 instead of the insulating tube 67 shown in FIG. 5B used in the electronic circuit assembly test apparatus according to the present invention. I do.

【0101】図9は、バウンダリスキャンにる試験の開
始前及び試験中の被試験体MCMとアダプタの別の例の
状態を説明する図であり、図9(A)は試験前の状態
を、図9(B)は前記した第一の試験過程における試験
中の状態を、図9(C)は前記した第二の試験過程にお
ける試験中の状態を示している。図9(A)は試験開始
前の,MCM21をプローブ82上に載せて加圧しない
状態の図である。MCM21の外部入出力ピン24aの
先端はプローブ82と接触していない。試験開始前はこ
の状態でMCM21がアダプタ71上に設置される。
FIG. 9 is a diagram for explaining the state of another example of the test object MCM and the adapter before the start of the test using the boundary scan and during the test. FIG. 9A shows the state before the test. FIG. 9B shows a state during the test in the first test process, and FIG. 9C shows a state during the test in the second test process. FIG. 9A is a diagram showing a state in which the MCM 21 is placed on the probe 82 and is not pressurized before the test is started. The tip of the external input / output pin 24a of the MCM 21 is not in contact with the probe 82. Before starting the test, the MCM 21 is set on the adapter 71 in this state.

【0102】図9(B)は前記の第一の試験過程におけ
るMCM21とプローブ82を含むアダプタ71の状態
を示す。先に図6で示したアダプタを用いた試験と同様
に、第一の試験過程においてMCMにおけるでショート
故障の有無が診断される。尚、この第一の試験でLSI
のピン同士のオープン故障の試験も同時に行なう。
FIG. 9B shows the state of the adapter 71 including the MCM 21 and the probe 82 in the first test process. As in the test using the adapter shown in FIG. 6, the presence or absence of a short-circuit fault is diagnosed in the MCM in the first test process. In this first test, LSI
The test for the open failure between the pins is also performed at the same time.

【0103】図9(C)は前記の第二の試験過程におけ
るMCM21とプローブ82を含むアダプタ71の状態
を示す。先に図6で示したアダプタを用いた試験と同様
に、第二の試験過程においてMCMにおけるオープン故
障の有無が診断される。以上より、バウンダリスキャン
回路等の具備する外部入出力ピンの電圧を制御・観測す
る手段を有する電子回路アセンブリの外部入出力ピンに
生じるショート故障とオープン故障を、電子回路アセン
ブリ試験装置の非常に少ないピンエレクトロニクスのチ
ャンネルを用いて実行することができる。
FIG. 9C shows a state of the adapter 71 including the MCM 21 and the probe 82 in the second test process. As in the test using the adapter shown in FIG. 6, the presence or absence of the open fault in the MCM is diagnosed in the second test process. As described above, the short circuit and open circuit failure occurring in the external input / output pins of the electronic circuit assembly having the means for controlling / observing the voltage of the external input / output pins provided in the boundary scan circuit and the like are extremely small in the electronic circuit assembly test apparatus. It can be implemented using a pin electronics channel.

【0104】(実施例2)本発明にかかる第二実施例で
あって、具備する信号ピンの電圧を制御・観測する手段
としてバウンダリスキャン回路を内蔵する被試験体を試
験対象とする電子回路アセンブリ試験装置について図面
を用いて説明する。図10は、本発明にかかる第二実施
例である電子回路アセンブリ試験装置の要部の構成を被
試験体とともに説明する図である。
(Embodiment 2) An electronic circuit assembly according to a second embodiment of the present invention, in which a device under test incorporating a boundary scan circuit as a means for controlling and observing the voltage of a signal pin is provided. The test apparatus will be described with reference to the drawings. FIG. 10 is a diagram illustrating a configuration of a main part of an electronic circuit assembly test apparatus according to a second embodiment of the present invention, together with a device under test.

【0105】本発明にかかる第二実施例である電子回路
アセンブリ試験装置101は、複数の外部入出力ピン1
24と、外部入出力ピン124中の試験対象ピン124
bの電圧を制御して該電圧の観測が可能であると共に外
部入出力ピン124中の制御ピン124aを介して動作
制御される試験手段としてバウンダリスキャン回路を持
つ電子部品(図ではLSI)122と、を搭載して有す
る電子回路アセンブリ(図ではMCM)121の試験を
行う。
An electronic circuit assembly test apparatus 101 according to a second embodiment of the present invention comprises a plurality of external input / output pins 1.
24 and the pin 124 to be tested among the external input / output pins 124
an electronic component (LSI in the figure) 122 having a boundary scan circuit as a test means capable of controlling the voltage of b and observing the voltage and having its operation controlled via a control pin 124a in the external input / output pin 124; Are tested with an electronic circuit assembly (MCM in the figure) 121 having the above.

【0106】そして、該バウンダリスキャン回路の制御
のための制御ピン124aとの接続を担うと共に、試験
対象ピン124bをそれぞれ開放状態にさせて試験する
こと、及び互いにショート状態にさせて試験することの
可能なアダプタ151を具備する。そして、該バウンダ
リスキャン回路を用い、該開放状態での試験で電子回路
アセンブリ(図ではMCM)121の試験対象ピン12
4bのショート故障を検出し、該ショート状態での試験
電圧の印加による試験で試験対象ピン124bのオープ
ン故障を検出する。
The test pins 124b are connected to the control pins 124a for controlling the boundary scan circuit, and the test pins 124b are opened and tested. A possible adapter 151 is provided. The test target pins 12 of the electronic circuit assembly (MCM in the figure) 121 are used in the test in the open state by using the boundary scan circuit.
4b is detected, and an open failure of the test target pin 124b is detected in a test by applying a test voltage in the short state.

【0107】本実施例で用いた被試験体については、第
一実施例の電子回路アセンブリ試験装置1において被試
験体である電子回路アセンブリ(MCM)21(図4)
と同じものを用いた。以下でさらに、アダプタ151の
詳細、及びそれらを用いた具体的な試験方法について説
明する。
With respect to the device under test used in this embodiment, the electronic circuit assembly (MCM) 21 (FIG. 4) which is the device under test in the electronic circuit assembly test apparatus 1 of the first embodiment.
The same one was used. Hereinafter, the details of the adapter 151 and a specific test method using the adapter 151 will be described.

【0108】先ず、本実施例の電子回路アセンブリ試験
装置101の具備するアダプタ151について説明す
る。図11は本実施例の電子回路アセンブリ試験装置に
使用するアダプタの要部構成を示す構成断面図である。
本実施例の電子回路アセンブリ試験装置101の有する
アダプタ151は、樹脂ブロック154と、試験装置1
01のピンエレクトロニクス102に接続する配線パタ
ーン164を一部表面に形成して有すると共に樹脂ブロ
ック154の裏面との間に配線パターン164を挟むよ
うにして設けられたプリント板165と、樹脂ブロック
154及びプリント板165を樹脂ブロック154の表
面たる上面から貫通してプリント板165にその先端が
半田166で固定され、樹脂ブロック154の内腔とな
っている絶縁性のプローブソケット156と、プローブ
ソケット156内部に収納されて前記のバウンダリスキ
ャン回路の制御のための制御ピン124aとの接続を担
う導電性の接続用のプローブ152と、試験対象ピン1
24bとの接続により前記ショート状態を形成する互い
にネット155で短絡された複数の短絡用のプローブ1
53とからなる。
First, the adapter 151 provided in the electronic circuit assembly test apparatus 101 of this embodiment will be described. FIG. 11 is a sectional view showing a configuration of a main part of an adapter used in the electronic circuit assembly test apparatus of the present embodiment.
The adapter 151 of the electronic circuit assembly test apparatus 101 of this embodiment includes a resin block 154 and the test apparatus 1.
A printed circuit board 165 having a wiring pattern 164 connected to the pin electronics 102 of No. 01 formed partially on the surface and provided with the wiring pattern 164 sandwiched between the wiring block 164 and the back surface of the resin block 154; 165 penetrates from the upper surface of the resin block 154 and is fixed to the printed board 165 by solder 166, and the insulating probe socket 156 which is an inner cavity of the resin block 154 is housed in the probe socket 156. And a conductive connection probe 152 for connecting to a control pin 124a for controlling the boundary scan circuit, and a pin 1 to be tested.
A plurality of short-circuit probes 1 short-circuited with each other by the net 155 forming the short-circuit state by connection with the short-circuit probes 24b.
53.

【0109】この接続用のプローブ152と制御ピン1
24aとの接続、及び複数の短絡用のプローブ153の
ネットによる短絡についてはその方法と構成について後
に更に詳しく説明する。そして、接続用プローブ152
及び短絡用のプローブ153はそれぞれプローブソケッ
ト156中で導電性を持つ弾性体163,171により
支持されて、樹脂ブロック154表面のプローブソケッ
ト156の開口部から突出する先端部152a,153
aが上方からの押圧に従いその高さ位置を上下に可変と
される。
The probe 152 for connection and the control pin 1
The method and configuration of the connection with 24a and the short circuit of the plurality of shorting probes 153 by the net will be described in more detail later. Then, the connection probe 152
The shorting probe 153 is supported by conductive elastic members 163 and 171 in the probe socket 156, respectively, and the tips 152a and 153 project from the opening of the probe socket 156 on the surface of the resin block 154.
The height position of “a” can be changed up and down in accordance with pressing from above.

【0110】この弾性体は金属製のバネであることが、
その強度と信頼性の点から望ましく、本実施例において
は金属製のバネ163,171が用いられた。更に、該
押圧の無い状態では接続用プローブの先端部152aが
短絡用のプローブの先端部153aより高い位置となる
ように設定されている。よって、接続用プローブ152
上方からの先端部152aと制御ピン124aとの接触
により該接続を可能とすると共に、試験対象ピン124
bを短絡用のプローブ153に接触しない状態に維持し
て前記開放状態での試験を可能とする。
The elastic body is preferably a metal spring.
It is desirable in view of its strength and reliability. In this embodiment, metal springs 163 and 171 are used. Further, the tip 152a of the connection probe is set to be higher than the tip 153a of the short-circuiting probe in a state where there is no pressing. Therefore, the connection probe 152
The contact between the tip 152a and the control pin 124a from above allows the connection and enables the pin 124 to be tested.
b is kept out of contact with the short-circuiting probe 153 to enable the test in the open state.

【0111】このとき、接続用プローブ152上方から
の制御ピン124bの押圧により、先端部152aと制
御ピン124aとの強い接触が可能となっており、その
接触位置は、接続用のプローブ152に設けられた付き
当てる仕組みのストッパー(図示されない)の作用によ
り決定される。そして更に、外部入出力ピン124の上
方からの押圧により接続用プローブ152の先端部15
2aの位置を下降させ、接続用プローブの先端部152
aと制御ピン124aとの接触による該接続を維持した
まま、試験対象ピン124bを短絡用のプローブ153
の先端部153aに接触させて前記ショート状態での試
験を可能としている。
At this time, the contact between the tip 152a and the control pin 124a can be made strong by pressing the control pin 124b from above the connection probe 152, and the contact position is provided on the connection probe 152. It is determined by the action of a stopper (not shown) of the assigned contact mechanism. Further, the distal end 15 of the connection probe 152 is pressed by pressing the external input / output pin 124 from above.
2a is lowered, and the tip 152 of the connection probe is lowered.
The test target pin 124b is connected to the short-circuit probe 153 while maintaining the connection by contact between the control pin 124a and the control pin 124a.
The test in the short-circuit state is enabled by contacting the tip portion 153a of the short-circuit.

【0112】尚このときに、短絡用プローブ153上方
からの試験対象ピン124bの押圧により、先端部15
2aと制御ピン124aとの強い接触が可能となってお
り、その接触位置は、接続用のプローブ152及び短絡
用のプローブ153に設けられた付き当てる仕組みのス
トッパー(図示されない)の作用により決定される。ま
た、プローブ152,153は、外部入出力ピン124
の先端と接触するその先端部152a,153aの表面
の形状を、外部入出力ピン124がズレて外れたりしな
いように、内側に窪んだ形状、具体的にはその縦断面が
V字形状を形成するような形状として有している。
At this time, when the pin 124b to be tested is pressed from above the short-circuiting probe 153, the tip 15
Strong contact between the control pin 2a and the control pin 124a is possible, and the contact position is determined by the action of a stopper (not shown) having a contact mechanism provided on the connection probe 152 and the short-circuit probe 153. You. The probes 152 and 153 are connected to the external input / output pins 124.
The shape of the surface of the tip portions 152a and 153a that are in contact with the tip portions of the inside is formed so as to be depressed inward so as to prevent the external input / output pin 124 from being displaced and coming off. The shape is as follows.

【0113】そして、接続用のプローブ152を支える
バネ163下側のプリント板165側にある先端は、プ
ローブソケット156のプリント板165を貫通する下
側先端からプローブソケット156の外側に出て、プロ
ーブソケット156の貫通する先端をプリント板165
に固定している半田166に接している。この半田16
6はプリント板165上の電子回路アセンブリ試験装置
101のピンエレクトロニクスに接続する配線パターン
164とも接しており、結果的にバネ163と該ピンエ
レクトロニクス102とを電気的に接続することにな
る。
The tip on the printed board 165 side below the spring 163 for supporting the connection probe 152 comes out of the probe socket 156 from the lower tip of the probe socket 156 penetrating the printed board 165, and the probe The penetrating tip of the socket 156 is connected to the printed board 165.
Is in contact with the solder 166 that is fixed to the solder. This solder 16
Reference numeral 6 also contacts a wiring pattern 164 connected to the pin electronics of the electronic circuit assembly test apparatus 101 on the printed board 165, and as a result, the spring 163 and the pin electronics 102 are electrically connected.

【0114】従って、プローブ152は金属製のバネ1
63を介してピンエレクトロニクス102を電気的に接
続することになり、ひいては、プローブ152と接触し
て接続するMCM121のバウンダリスキャン回路の制
御ピン124aと電子回路アセンブリ試験装置101を
電気的に接続することになる。また、短絡用のプローブ
153を支えるバネ171下側のプリント板165側に
ある先端は、プローブソケット156のプリント板16
5を貫通する下側先端からプローブソケット156の外
側に出て、プローブソケット156の貫通する先端をプ
リント板165に固定している半田172に接してい
る。
Therefore, the probe 152 is a metal spring 1
The pin electronics 102 is electrically connected to the electronic circuit assembly test apparatus 101 through the 63 by connecting the control pin 124 a of the boundary scan circuit of the MCM 121 to be in contact with the probe 152. become. The tip of the printed board 165 below the spring 171 supporting the short-circuiting probe 153 is connected to the printed board 16 of the probe socket 156.
5 penetrates through the lower end of the probe socket 156 and comes into contact with the solder 172 fixing the penetrating end of the probe socket 156 to the printed board 165.

【0115】この半田172はプリント板165中に設
けられたネット155とも接しており、結果的にバネ1
71とネット155とを電気的に接続することになる。
従って、複数の短絡用のプローブ153の全ては金属製
のバネ171を介してネット155と電気的に接続する
ことになり、MCMの試験対象ピン124bに対し、短
絡用のプローブ153との接触しより、上記したショー
ト状態を形成することになる。
This solder 172 is also in contact with the net 155 provided in the printed board 165, and as a result, the spring 1
71 and the net 155 are electrically connected.
Therefore, all of the plurality of short-circuit probes 153 are electrically connected to the net 155 via the metal spring 171, and the MCM test pin 124 b is brought into contact with the short-circuit probe 153. As a result, the short-circuit state described above is formed.

【0116】尚、図11にはアダプタ151において、
プローブソケット156に収納された短絡用のプロープ
153が2本と、その両脇に接続用のプローブ152が
2本描かれて示されている。しかし、アダプタ151は
本発明にかかる第二実施例の試験装置の具備するアダプ
タの一例を示すものであり、プローブ152,153の
数と配置については、試験対象であるMCM等の被試験
体の構造に対応させて任意に選択して、その他の上記構
成要素とともにアダプタを構成することが可能である。
In FIG. 11, the adapter 151
Two short-circuit probes 153 housed in the probe socket 156 and two connection probes 152 are drawn on both sides thereof. However, the adapter 151 is an example of an adapter provided in the test apparatus according to the second embodiment of the present invention. The number and arrangement of the probes 152 and 153 are different from those of the test object such as the MCM to be tested. The adapter can be arbitrarily selected according to the structure, and can be configured together with the other components.

【0117】次に、上記の被試験体MCM121及びア
ダプタ151を用いた具体的な試験方法について説明す
る。図12は、バウンダリスキャンによる試験の開始前
及び試験中の被試験体MCMとアダプタの状態を説明す
る図であり、図12(A)は試験前の状態を、図12
(B)は前記した第一の試験過程における試験中の状態
を、図12(C)は前記した第二の試験過程における試
験中の状態を示している。
Next, a specific test method using the MCM 121 to be tested and the adapter 151 will be described. FIG. 12 is a diagram for explaining the state of the DUT MCM and the adapter before the start of the test by the boundary scan and during the test. FIG. 12A shows the state before the test.
FIG. 12B shows a state during the test in the first test process, and FIG. 12C shows a state during the test in the second test process.

【0118】図12(A)は試験開始前の,MCM12
1を接続用プローブ152上に載せて加圧しない状態の
図である。試験開始前はこの状態でMCM121がアダ
プタ151上に設置される。図12(B)は前記の第一
の試験過程におけるMCM121と接続用プローブ15
2を含むアダプタ51の状態を示す。
FIG. 12A shows the MCM12 before the start of the test.
FIG. 2 is a view showing a state in which the device No. 1 is placed on a connection probe 152 and is not pressed. Before the start of the test, the MCM 121 is set on the adapter 151 in this state. FIG. 12B shows the MCM 121 and the connection probe 15 in the first test process.
2 shows the state of the adapter 51 including the number 2.

【0119】第一の試験過程では、MCM121を上方
から付き当てる仕組みのストッパー(図示されない)に
より定められる中間位置まで加圧下降する。この中間位
置は、制御ピン124aと接続用プローブ152の接続
は十分になされるが、試験対象ピン124bは何れも短
絡用プローブ153に接しない位置にある。よって、制
御ピン124aのみが試験装置101のピンエレクトロ
ニクス102と接続し、他の試験対象となる外部入出力
ピン124bは全て開放状態となる。
In the first test step, the MCM 121 is pressurized and lowered to an intermediate position determined by a stopper (not shown) having a mechanism for applying the MCM 121 from above. In this intermediate position, the connection between the control pin 124a and the connection probe 152 is sufficiently made, but none of the test target pins 124b is in contact with the short-circuit probe 153. Therefore, only the control pin 124a is connected to the pin electronics 102 of the test apparatus 101, and all the external input / output pins 124b to be tested are in an open state.

【0120】この開放状態において第一実施例の場合と
同様に前記した試験を行い、MCM121内部の相互接
続と入出力ピン124bのショート故障の検出を行うこ
とができる。次に、第二の試験過程においては、図に示
すように、MCM121を更に加圧してアダプタ151
に対して下降させ、付き当てる仕組みのストッパー(図
示されない)により定められた位置にプローブ152は
設置される。
In this open state, the above-described test can be performed in the same manner as in the first embodiment, and the short-circuit failure of the interconnection inside the MCM 121 and the input / output pin 124b can be detected. Next, in the second test process, as shown in FIG.
The probe 152 is set at a position determined by a stopper (not shown) having a mechanism for lowering and contacting the probe 152.

【0121】制御ピン124aの試験装置101への接
続はプローブ152の作用により維持され、短絡用プロ
ーブ153との接触により、全ての試験対象の信号ピン
124bが、図10に示すようにグランド(GND)に
ショートされる。このショート状態において第一実施例
の場合と同様に前記した試験を行い、MCM121内部
の相互接続と、入出力ピン124bとMCM121の基
板の間、該基板上の配線、該基板上の配線とLSI12
2との間の各オープン故障の検出を行うことができる。
The connection of the control pin 124a to the test apparatus 101 is maintained by the action of the probe 152. When the control pin 124a comes into contact with the short-circuiting probe 153, all the signal pins 124b to be tested are connected to the ground (GND) as shown in FIG. ). In this short-circuit state, the above-described test is performed in the same manner as in the first embodiment, and the interconnection inside the MCM 121, the wiring between the input / output pins 124b and the substrate of the MCM 121, the wiring on the substrate, the wiring on the substrate and the LSI 12
2 can be detected for each open fault.

【0122】以上より、バウンダリスキャン回路等の具
備する外部入出力ピンの電圧を制御・観測する手段を有
する電子回路アセンブリの外部入出力ピンに生じるショ
ート故障とオープン故障を、電子回路アセンブリ試験装
置の非常に少ないピンエレクトロニクスのチャンネルを
用いて実行することができる。
As described above, a short circuit fault and an open fault occurring at an external input / output pin of an electronic circuit assembly having a means for controlling / observing a voltage of an external input / output pin provided in a boundary scan circuit or the like can be measured by an electronic circuit assembly test apparatus. It can be implemented with very few pin electronics channels.

【0123】[0123]

【発明の効果】請求項1及び請求項2及び請求項3及び
請求項4記載の発明によれば、試験に使用する該試験装
置の持つピンエレクトロニクスのチャンネル数を削減で
き、簡便な試験を可能とする。そして、該試験に用いる
試験装置において性能を低下させること無く、価格の上
昇を抑えることができ、即ち低価格の試験装置の提供で
きる。
According to the first, second, third, and fourth aspects of the present invention, the number of pin electronics channels of the test apparatus used for the test can be reduced, and a simple test can be performed. And Then, it is possible to suppress an increase in price without lowering the performance of the test device used for the test, that is, to provide a low-cost test device.

【0124】請求項5及び請求項8及び請求項9記載の
発明によれば、電子回路アセンブリを試験する試験装置
と被試験体との間の独立した電気的接続の数を削減する
ことが可能となる。よって、試験に使用する該試験装置
の持つピンエレクトロニクスのチャンネル数を削減で
き、簡便な試験を可能とするとともに、性能を低下させ
ること無く試験装置の価格の上昇を抑えること、即ち低
価格の試験装置の提供できる。
According to the fifth, eighth and ninth aspects of the present invention, it is possible to reduce the number of independent electrical connections between a test apparatus for testing an electronic circuit assembly and a device under test. Becomes Therefore, it is possible to reduce the number of pin electronics channels of the test apparatus used for the test, to enable a simple test, and to suppress an increase in the price of the test apparatus without deteriorating the performance, that is, a low-cost test. Equipment can be provided.

【0125】請求項6及び請求項7記載の発明によれ
ば、被試験体の特性に合わせた細かい条件下での試験が
可能であり、正確な試験が可能となる。請求項10記載
の発明によれば、電子回路アセンブリを試験する試験装
置と被試験体との間の独立した電気的接続の数を削減す
ることが可能となる。よって、試験に使用する該試験装
置の持つピンエレクトロニクスのチャンネル数を削減で
き、簡便な試験を可能とするとともに、性能を低下させ
ること無く試験装置の価格の上昇を抑えること、即ち低
価格の試験装置の提供できる。
According to the sixth and seventh aspects of the present invention, it is possible to perform a test under detailed conditions according to the characteristics of the device under test, and to perform an accurate test. According to the tenth aspect of the present invention, it is possible to reduce the number of independent electrical connections between the test device for testing the electronic circuit assembly and the device under test. Therefore, it is possible to reduce the number of pin electronics channels of the test apparatus used for the test, to enable a simple test, and to suppress an increase in the price of the test apparatus without deteriorating the performance, that is, a low-cost test. Equipment can be provided.

【0126】請求項11及び請求項12記載の発明によ
れば、電子回路アセンブリを試験する装置と被試験体と
の間に必要な独立した電気的接続の数を削減することが
可能となる。よって、試験に使用する該試験装置の持つ
ピンエレクトロニクスのチャンネル数を削減でき、簡便
な電子回路アセンブリ試験を可能とし、該試験に用いる
試験装置において性能を低下させること無く、価格の上
昇を抑えることができる。
According to the eleventh and twelfth aspects of the present invention, it is possible to reduce the number of independent electrical connections required between a device for testing an electronic circuit assembly and a device under test. Therefore, it is possible to reduce the number of pin electronics channels of the test apparatus used for the test, to enable a simple electronic circuit assembly test, and to suppress a rise in price without lowering the performance of the test apparatus used for the test. Can be.

【0127】請求項13及び請求項16及び請求項17
記載の発明によれば、電子回路アセンブリを試験する装
置と被試験体との間の独立した電気的接続の数を削減す
ることが可能となる。よって、試験に使用する装置の持
つピンエレクトロニクスのチャンネル数を削減でき、簡
便な試験を可能とし、性能を低下させること無く電子回
路アセンブリの試験装置の価格の上昇を抑えることがで
きる。
(13), (16) and (17)
According to the described invention, it is possible to reduce the number of independent electrical connections between a device for testing an electronic circuit assembly and a device under test. Therefore, the number of pin electronics channels of the device used for the test can be reduced, a simple test can be performed, and an increase in the price of the test device for the electronic circuit assembly can be suppressed without lowering the performance.

【0128】請求項14及び請求項15記載の発明によ
れば、被試験体の特性に合わせた細かい条件下での電子
回路アセンブリの試験装置による試験が可能であり、正
確な試験が可能となる。請求項18記載の発明によれ
ば、電子回路アセンブリを試験する装置と被試験体との
間の独立した電気的接続の数を削減することが可能とな
る。
According to the fourteenth and fifteenth aspects of the present invention, an electronic circuit assembly can be tested by a test apparatus under fine conditions according to the characteristics of a device under test, and an accurate test can be performed. . According to the eighteenth aspect, it is possible to reduce the number of independent electrical connections between the device for testing the electronic circuit assembly and the device under test.

【0129】よって、試験に使用する電子回路アセンブ
リの試験装置の持つピンエレクトロニクスのチャンネル
数を削減でき、簡便な試験を可能とし、性能を低下させ
ること無く試験装置の価格の上昇を抑えることができ
る。
Accordingly, the number of pin electronics channels of the test device of the electronic circuit assembly used for the test can be reduced, a simple test can be performed, and an increase in the price of the test device can be suppressed without lowering the performance. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】電子回路アセンブリの試験対象ピンの開放状態
でのショート故障検出の原理について説明する図であ
る。
FIG. 1 is a diagram for explaining the principle of detecting a short-circuit failure when a test target pin of an electronic circuit assembly is open.

【図2】電子回路アセンブリの試験対象ピンのオープン
故障検出の原理について説明する図である。
FIG. 2 is a diagram illustrating the principle of detecting an open failure of a pin to be tested in an electronic circuit assembly.

【図3】本発明にかかる第一実施例である電子回路アセ
ンブリ試験装置の要部構成を被試験体とともに説明する
図である。
FIG. 3 is a diagram illustrating a configuration of a main part of an electronic circuit assembly test apparatus according to a first embodiment of the present invention, together with a device under test.

【図4】本実施例の電子回路アセンブリ試験装置の被試
験体であるMCMの正面図である。
FIG. 4 is a front view of an MCM which is a device under test of the electronic circuit assembly test apparatus of the present embodiment.

【図5】本発明にかかる第一実施例の電子回路アセンブ
リ試験装置に使用するアダプタの要部構成を示す構成断
面図である。
FIG. 5 is a cross-sectional view showing a main configuration of an adapter used in the electronic circuit assembly test apparatus according to the first embodiment of the present invention.

【図6】第一実施例の電子回路アセンブリ試験装置を用
いたバウンダリスキャンによる試験の開始前及び試験中
のMCMとアダプタの状態を説明する図である。
FIG. 6 is a diagram illustrating states of the MCM and the adapter before and during a test by a boundary scan using the electronic circuit assembly test apparatus of the first embodiment and during the test.

【図7】バウンダリスキャンにより行う第一実施例であ
る試験装置のMCMに対する第一の試験過程での試験の
原理について説明する図である。
FIG. 7 is a diagram illustrating the principle of a test performed in a first test process on the MCM of the test apparatus according to the first embodiment performed by the boundary scan.

【図8】バウンダリスキャンにより行う第一実施例であ
る試験装置の被試験体MCMに対する第二の試験過程で
の試験の原理について説明する図である。
FIG. 8 is a diagram illustrating a principle of a test in a second test process on the device under test MCM of the test apparatus according to the first embodiment performed by the boundary scan.

【図9】第一実施例の電子回路アセンブリ試験装置を用
いたバウンダリスキャンによる試験の開始前及び試験中
のMCMとアダプタの別の例の状態を説明する図であ
る。
FIG. 9 is a diagram illustrating another example of the state of the MCM and the adapter before and during the test by the boundary scan using the electronic circuit assembly test apparatus of the first embodiment.

【図10】本発明にかかる第二実施例である電子回路ア
センブリ試験装置の要部の構成を被試験体とともに説明
する図である。
FIG. 10 is a diagram illustrating a configuration of a main part of an electronic circuit assembly test apparatus according to a second embodiment of the present invention, together with a device under test.

【図11】本発明にかかる第二実施例の電子回路アセン
ブリ試験装置に使用するアダプタの要部構成を示す構成
断面図である。
FIG. 11 is a cross-sectional view showing a main configuration of an adapter used in an electronic circuit assembly test apparatus according to a second embodiment of the present invention.

【図12】第二実施例の電子回路アセンブリ試験装置を
用いたバウンダリスキャンによる試験の開始前及び試験
中のMCMとアダプタの状態を説明する図である。
FIG. 12 is a diagram for explaining states of an MCM and an adapter before and during a test by a boundary scan using the electronic circuit assembly test apparatus of the second embodiment.

【図13】従来のバウンダリスキャン試験方法及び試験
装置を説明する図である。
FIG. 13 is a diagram illustrating a conventional boundary scan test method and test apparatus.

【符号の説明】[Explanation of symbols]

1,101 電子回路アセンブリ試験装置 2,102 ピンエレクトロニクス 21,121 MCM 22,122,201,211,221,231,24
1,301,311LSI 23 基板 24,124 外部入出力ピン 24a,124a 制御ピン 24b,124b 試験対象の信号ピン 24b’ 試験を行なわない試験対象の信号ピン 25 半田ボール 51,71,151 アダプタ 52,72 導電性の部材 53,73 導体の板 54,74,154 樹脂ブロック 55,75 絶縁板 56,76,156 プローブソケット 57,58,59,60,61,77,78,79,8
0,81 内腔 62,82 プローブ 63,83,163,171 バネ 64,84,164 配線パターン 65,85,165 プリント基板 66,86,166,172 半田 67 絶縁チューブ 152 接続用プローブ 153 短絡用プローブ 155 ネット 200,210,220,230,240,300,3
10 電子回路アセンブリ 202,212a,212b,222a,222b,2
32a,232b,242a,242b 開放ピン 302,312a,312b 入出力ピン 213,223,234,244 ショート故障 233,243 pull−up 314 オープン故障
1,101 Electronic circuit assembly test apparatus 2,102 Pin electronics 21,121 MCM 22,122,201, 211,221,231,24
1,301,311 LSI 23 board 24,124 external input / output pin 24a, 124a control pin 24b, 124b signal pin 24b ′ signal pin not tested 25 solder ball 51,71,151 adapter 52,72 Conductive members 53, 73 Conductor plates 54, 74, 154 Resin blocks 55, 75 Insulating plates 56, 76, 156 Probe sockets 57, 58, 59, 60, 61, 77, 78, 79, 8
0, 81 Lumen 62, 82 Probe 63, 83, 163, 171 Spring 64, 84, 164 Wiring pattern 65, 85, 165 Printed circuit board 66, 86, 166, 172 Solder 67 Insulation tube 152 Connection probe 153 Short-circuit probe 155 net 200, 210, 220, 230, 240, 300, 3
10 Electronic circuit assembly 202, 212a, 212b, 222a, 222b, 2
32a, 232b, 242a, 242b Open pin 302, 312a, 312b Input / output pin 213, 223, 234, 244 Short fault 233, 243 pull-up 314 Open fault

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上坂 光司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 今里 英典 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 亀山 修一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 浅野 徹 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 柳瀬 剛 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Koji Uesaka 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Hidenori Imazato 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1 Fujitsu Co., Ltd. (72) Inventor Shuichi Kameyama 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture 1-1 Inside Fujitsu Co., Ltd. No. 1 Inside Fujitsu Limited (72) Inventor Takeshi Yanase 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 試験対象となる試験対象ピンと試験制御
用の入出力ピンとからなる複数の外部入出力ピンと、該
試験制御用入出力ピンを介して各試験対象ピンの電圧を
独立に制御すると共に該電圧を独立に観測することを可
能とする試験手段と、を有する電子回路アセンブリの試
験を行う電子回路アセンブリ試験方法であって、 該試験制御用入出力ピンを用いて該試験手段制御の接続
をし、 該接続を維持しつつ該試験対象ピンを開放状態にし、該
試験手段を用いて該試験対象ピンのショート故障を検出
し、 更に、該接続を維持しつつ、該試験対象ピンを導体のみ
から構成される短絡用構造物に接触させて互いにショー
ト状態にすると共に該ピンに試験電圧を一括印加し、該
手段を用いて該試験対象ピンのオープン故障を検出する
ことを特徴とする電子回路アセンブリ試験方法。
A plurality of external input / output pins each comprising a test target pin to be tested and a test control input / output pin, and independently controlling the voltage of each test target pin via the test control input / output pin. An electronic circuit assembly test method for testing an electronic circuit assembly, comprising: a test means capable of independently observing the voltage, wherein the test means control connection is performed using the test control input / output pin. Opening the pin under test while maintaining the connection, detecting a short-circuit failure of the pin under test using the test means, and further connecting the pin under test while maintaining the connection. A short-circuited structure composed of only the short-circuited structure and a short-circuited state, applying a test voltage to the pins collectively, and detecting an open failure of the test target pin using the means. Electronic circuit assembly testing method.
【請求項2】 請求項1記載の電子回路アセンブリ試験
方法において、 前記試験手段は該電子回路アセンブリに内蔵されるバウ
ンダリスキャン回路であることを特徴とする電子回路ア
センブリ試験方法。
2. The electronic circuit assembly test method according to claim 1, wherein said test means is a boundary scan circuit built in said electronic circuit assembly.
【請求項3】 複数の外部入出力ピンと、該外部入出力
ピン中の試験対象ピンの電圧を制御して該電圧の観測が
可能であると共に該外部入出力ピン中の制御ピンを介し
て動作制御される試験手段と、を有する電子回路アセン
ブリの試験を行う電子回路アセンブリ試験装置であっ
て、 該試験手段の制御のための該制御ピンとの接続を担うと
共に、該試験対象ピンをそれぞれ開放状態にさせて試験
すること、及び互いにショート状態にさせて試験するこ
との可能なアダプタを具備し、 該試験手段を用い、該開放状態での試験で該試験対象ピ
ンのショート故障を検出し、該ショート状態での試験電
圧の印加による試験で該試験対象ピンのオープン故障を
検出することを特徴とする電子回路アセンブリ試験装
置。
3. A plurality of external input / output pins and a voltage of a pin to be tested among the external input / output pins are controlled so that the voltages can be observed and operated via control pins among the external input / output pins. An electronic circuit assembly test apparatus for testing an electronic circuit assembly, comprising: a test means to be controlled, the electronic circuit assembly test apparatus having a control pin for controlling the test means, and each of the test target pins being in an open state. An adapter capable of performing a test in a short-circuited state with each other, and using the test means, detecting a short-circuit failure of the pin to be tested in the test in the open state, An electronic circuit assembly test apparatus, wherein an open failure of a test target pin is detected by a test by applying a test voltage in a short-circuit state.
【請求項4】 請求項3記載の電子回路アセンブリ試験
装置において、 前記試験対象ピンの電圧を制御すると共に電圧観測可能
な試験手段は該電子回路アセンブリに内蔵されるバウン
ダリスキャン回路であることを特徴とする電子回路アセ
ンブリ試験装置。
4. The electronic circuit assembly test apparatus according to claim 3, wherein the test means for controlling the voltage of the pin to be tested and observing the voltage is a boundary scan circuit built in the electronic circuit assembly. Electronic circuit assembly test equipment.
【請求項5】 請求項3又は請求項4の何れか記載の電
子回路アセンブリ試験装置において、 前記アダプタは、少なくとも一つの変形容易で柔軟な構
造を有した短絡用の導電性の部材と、前記試験手段の制
御のための前記制御ピンとの接続を担う導電性の接続用
のプローブと、該導電性の部材を支持すると共に該プロ
ーブを収納する内腔を有する支持体と、からなり、 該プローブは該支持体上の該導電性の部材を貫通して該
支持体中の該内腔に収納可能とされる共に、該導電性の
部材と接する部分には絶縁手段を設けて該導電性の部材
との接続を遮断しており、更に、該内腔中で導電性を持
つ弾性体により支持されて、該支持体上の該導電性の部
材より高い位置まで該内腔から突出する先端部が上方か
らの押圧に従いその高さ位置を可変とされており、 該プローブ上方からの該先端部と該制御ピンとの接触に
より該接続を可能とすると共に、該試験対象ピンを該短
絡用の導電性の部材に接触しない状態に維持して前記開
放状態での試験を可能とし、 更に、該外部入出力ピンの上方からの押圧により該プロ
ーブの先端部位置を下降させ、該プローブの先端部と該
制御ピンとの接触による該接続を維持したまま、該試験
対象ピンを該短絡用の導電性の部材に接触させて前記シ
ョート状態での試験を可能としたことを特徴とする電子
回路アセンブリ試験装置。
5. The electronic circuit assembly test apparatus according to claim 3, wherein the adapter includes at least one short-circuit conductive member having an easily deformable and flexible structure; A probe for conductive connection for connection with the control pin for controlling a test means, and a support having a lumen for supporting the conductive member and accommodating the probe, the probe comprising: Is penetrable through the conductive member on the support and can be housed in the lumen in the support, and an insulating means is provided at a portion in contact with the conductive member to provide the conductive member. A distal end that is disconnected from the member and is supported by an elastic body having conductivity in the lumen and protrudes from the lumen to a position higher than the conductive member on the support; Can change its height position in response to pressure from above. The connection is made possible by contacting the tip and the control pin from above the probe, and the test object pin is maintained in a state in which it does not contact the short-circuiting conductive member, and the open state is maintained. In addition, the position of the distal end of the probe is lowered by pressing the external input / output pin from above, and the connection is maintained while maintaining the contact between the distal end of the probe and the control pin. An electronic circuit assembly test device, wherein a test pin is brought into contact with the short-circuiting conductive member to enable a test in the short-circuit state.
【請求項6】 請求項5記載の電子回路アセンブリ試験
装置において、 前記上方からの押圧による該試験対象ピンと該短絡用の
導電性の部材との接触時に、 前記外部入出力ピン中の試験対象ピン及び制御ピン以外
のピンが該導電性の部材に接触できないように、該導電
性の部材内の該ピンと対応する位置に絶縁装置を設けた
ことを特徴とする電子回路アセンブリ試験装置。
6. The electronic circuit assembly test apparatus according to claim 5, wherein the pin to be tested in the external input / output pins is contacted when the pin to be tested and the conductive member for short-circuit contact with each other by the pressing from above. An electronic circuit assembly test apparatus, wherein an insulating device is provided in a position corresponding to the pin in the conductive member so that a pin other than the control pin cannot contact the conductive member.
【請求項7】 請求項6記載の電子回路アセンブリ試験
装置において、 前記導電性の部材内の該ピンと対応する位置に設けられ
た絶縁装置は、該導電性の部材内に貫通されて設けられ
た絶縁チューブであることを特徴とする電子回路アセン
ブリ試験装置。
7. The electronic circuit assembly test apparatus according to claim 6, wherein the insulating device provided at a position corresponding to the pin in the conductive member is provided so as to penetrate into the conductive member. An electronic circuit assembly test device, which is an insulating tube.
【請求項8】 請求項5乃至請求項7の何れか一項記載
の電子回路アセンブリ試験装置において、 前記短絡用の導電性の部材は、金属製のワイヤーを編ん
で構成された導電性の布であることを特徴とする電子回
路アセンブリ試験装置。
8. The electronic circuit assembly test apparatus according to claim 5, wherein the short-circuiting conductive member is formed by knitting a metal wire. An electronic circuit assembly test apparatus, characterized in that:
【請求項9】 請求項5乃至請求項8の何れか一項記載
の電子回路アセンブリ試験装置において、 前記のプローブの前記導電性の部材と接する部分に設け
られた絶縁手段は該プローブをコートする絶縁膜であ
り、 該プローブは該導電性の部材と接する部分を絶縁コーテ
ィングされたプローブであることを特徴とする電子回路
アセンブリ試験装置。
9. The electronic circuit assembly test apparatus according to claim 5, wherein an insulating means provided on a portion of the probe in contact with the conductive member coats the probe. An electronic circuit assembly test apparatus, comprising: an insulating film, wherein the probe is a probe having a portion in contact with the conductive member and coated with an insulating material.
【請求項10】 請求項3又は請求項4の何れか記載の
電子回路アセンブリ試験装置において、 前記アダプタは、前記試験手段の制御のための前記制御
ピンとの接続を担う導電性の接続用のプローブと、前記
試験対象ピンとの接続により前記ショート状態を形成す
る互いに短絡された複数の短絡用のプローブと、該接続
用プローブ及び短絡用のプローブをそれぞれ収納可能な
内腔を有する樹脂ブロックからなり、 該接続用プローブ及び短絡用のプローブはそれぞれ該内
腔中で保持されると共に、該接続用プローブは導電性を
持つ弾性体により支持されて、該内腔から突出する先端
部が上方からの押圧に従いその高さ位置を可変とされ、
更に、該押圧の無い状態では該接続用プローブの先端部
が該短絡用のプローブの先端部より高い位置となるよう
に設定されており、 該接続用プローブ上方からの該先端部と該制御ピンとの
接触により該接続を可能とすると共に、該試験対象ピン
を該短絡用のプローブに接触しない状態に維持して前記
開放状態での試験を可能とし、 更に、該外部入出力ピンの上方からの押圧により該接続
用プローブの先端部の位置を下降させ、該接続用プロー
ブの先端部と該制御ピンとの接触による該接続を維持し
たまま、該試験対象ピンを該短絡用のプローブに接触さ
せて前記ショート状態での試験を可能としたことを特徴
とする電子回路アセンブリ試験装置。
10. The electronic circuit assembly test apparatus according to claim 3, wherein the adapter is a conductive connection probe for connecting to the control pin for controlling the test means. A plurality of short-circuiting probes that are short-circuited with each other to form the short-circuit state by connection with the test target pin, and a resin block having a lumen capable of accommodating the connection probe and the short-circuiting probe, respectively. The connection probe and the short-circuiting probe are respectively held in the lumen, and the connection probe is supported by a conductive elastic body, and a tip protruding from the lumen is pressed from above. The height position is made variable according to
Further, in the absence of the pressing, the distal end of the connection probe is set to be higher than the distal end of the short-circuiting probe, and the distal end and the control pin from above the connection probe are connected to each other. In addition, the connection is enabled by the contact of the pin, and the test target pin is kept in a state of not contacting the short-circuiting probe to enable the test in the open state. The position of the tip of the connection probe is lowered by pressing, and the test pin is brought into contact with the short-circuiting probe while maintaining the connection by the contact between the tip of the connection probe and the control pin. An electronic circuit assembly test apparatus, wherein a test in the short-circuit state is enabled.
【請求項11】 複数の外部入出力ピンと、該外部入出
力ピン中の試験対象ピンの電圧を制御して該電圧の観測
が可能であると共に該外部入出力ピン中の制御ピンを介
して動作制御される試験手段と、を有する電子回路アセ
ンブリと、 該試験手段の動作制御を行って該電子アセンブリの持つ
該試験対象ピンのショート故障とオープン故障を検出す
る電子回路アセンブリ試験装置と、 を接続する該試験用アダプタであって、 該手段の制御のための該電子回路アセンブリの接続を担
うと共に、該接続を維持しつつ該電子回路アセンブリの
持つ該試験対象ピンをそれぞれ開放状態にすること及び
互いにショート状態にすることを可能とし、 該試験装置による該試験手段を用いた該開放状態での該
試験対象ピンのショート故障検出及び該ショート状態で
の試験対象ピンへの試験電圧の一括印加を伴う該試験対
象ピンのオープン故障検出とを可能としたことを特徴と
する電子回路アセンブリ試験用アダプタ。
11. A method of controlling voltages of a plurality of external input / output pins and a pin to be tested among the external input / output pins so as to observe the voltages and operate via control pins among the external input / output pins. An electronic circuit assembly having a controlled test means, and an electronic circuit assembly test apparatus for controlling the operation of the test means and detecting a short-circuit failure and an open failure of the test target pin of the electronic assembly. The test adapter to connect the electronic circuit assembly for controlling the means, and to open the test target pins of the electronic circuit assembly while maintaining the connection; and Short-circuit detection of the pin to be tested in the open state using the test means by the test apparatus and the short-circuit state. The tested pins electronic circuit assembly test adapter, characterized in that to allow the open failure detection with collective application of the test voltage to the test subject pin in.
【請求項12】 請求項11記載の電子回路アセンブリ
試験用アダプタにおいて、 前記試験対象ピンの電圧を制御すると共に電圧観測可能
な試験手段は該電子回路アセンブリに内蔵されるバウン
ダリスキャン回路であることを特徴とする電子回路アセ
ンブリ試験用アダプタ。
12. The electronic circuit assembly test adapter according to claim 11, wherein the test means for controlling the voltage of the test target pin and observing the voltage is a boundary scan circuit built in the electronic circuit assembly. Characteristic electronic circuit assembly test adapter.
【請求項13】 請求項11又は請求項12の何れか記
載の電子回路アセンブリ試験用アダプタにおいて、 少なくとも一つの変形容易で柔軟な構造を有した短絡用
の導電性の部材と、前記試験手段の制御のための前記制
御ピンとの接続を担う導電性の接続用のプローブと、該
導電性の部材を支持すると共に該プローブを収納する内
腔を有する支持体と、からなり、 該プローブは該支持体上の該導電性の部材を貫通して該
支持体中の該内腔に収納可能とされる共に、該導電性の
部材と接する部分には絶縁手段を設けて該導電性の部材
との接続を遮断しており、更に、該内腔中で導電性を持
つ弾性体により支持されて、該支持体上の該導電性の部
材より高い位置まで該内腔から突出する先端部が上方か
らの押圧に従いその高さ位置を可変とされており、 該プローブ上方からの該先端部と該制御ピンとの接触に
より該接続を可能とすると共に、該試験対象ピンを該短
絡用の導電性の部材に接触しない状態に維持して前記開
放状態での試験を可能とし、 更に、該外部入出力ピンの上方からの押圧により該プロ
ーブの先端部位置を下降させ、該プローブの先端部と該
制御ピンとの接触による該接続を維持したまま、該試験
対象ピンを該短絡用の導電性の部材に接触させて前記シ
ョート状態での試験を可能としたことを特徴とする電子
回路アセンブリ試験用アダプタ。
13. The electronic circuit assembly test adapter according to claim 11, wherein at least one conductive member for short-circuiting having a flexible structure that is easily deformable and flexible; A conductive connection probe for connection with the control pin for control, and a support having a lumen for supporting the conductive member and accommodating the probe, wherein the probe is The conductive member on the body can be penetrated and housed in the lumen in the support, and a portion in contact with the conductive member is provided with insulating means to allow the conductive member to communicate with the conductive member. The connection is cut off, and furthermore, the distal end is supported by an elastic body having conductivity in the lumen, and projects from the lumen to a position higher than the conductive member on the support from above. The height position can be changed according to the pressing of The connection between the probe and the control pin is enabled by contacting the control pin with the tip from above the probe, and the pin to be tested is maintained in a state in which the pin does not contact the short-circuiting conductive member. In addition, the position of the tip of the probe is lowered by pressing the external input / output pin from above, and the test is performed while maintaining the connection by the contact between the tip of the probe and the control pin. An electronic circuit assembly test adapter, wherein a target pin is brought into contact with the short-circuiting conductive member to enable a test in the short-circuit state.
【請求項14】 請求項13記載の電子回路アセンブリ
試験用アダプタにおいて、 前記上方からの押圧による該試験対象ピンと該短絡用の
導電性の部材との接触時に、 前記外部入出力ピン中の試験対象ピン及び制御ピン以外
のピンが該導電性の部材に接触できないように、該導電
性の部材内の該ピンと対応する位置に絶縁装置を設けた
ことを特徴とする電子回路アセンブリ試験用アダプタ。
14. The electronic circuit assembly test adapter according to claim 13, wherein at the time of contact between the test target pin and the short-circuit conductive member due to the pressing from above, the test target in the external input / output pin is provided. An electronic circuit assembly test adapter, wherein an insulating device is provided in a position corresponding to the pin in the conductive member so that a pin other than the pin and the control pin cannot contact the conductive member.
【請求項15】 請求項14記載の電子回路アセンブリ
試験用アダプタにおいて、 前記導電性の部材内の該ピンと対応する位置に設けられ
た絶縁装置は、該導電性の部材内に貫通されて設けられ
た絶縁チューブであることを特徴とする電子回路アセン
ブリ試験用アダプタ。
15. The electronic circuit assembly test adapter according to claim 14, wherein the insulating device provided at a position corresponding to the pin in the conductive member is provided so as to penetrate through the conductive member. An adapter for testing an electronic circuit assembly, wherein the adapter is an insulating tube.
【請求項16】 請求項13乃至請求項15の何れか一
項記載の電子回路アセンブリ試験用アダプタにおいて、 前記短絡用の導電性の部材は、金属製のワイヤーを編ん
で構成された導電性の布であることを特徴とする電子回
路アセンブリ試験用アダプタ。
16. The electronic circuit assembly test adapter according to claim 13, wherein the short-circuiting conductive member is formed by braiding a metal wire. An adapter for testing an electronic circuit assembly, which is a cloth.
【請求項17】 請求項13乃至請求項16の何れか一
項記載の電子回路アセンブリ試験用アダプタにおいて、 前記のプローブの前記導電性の部材と接する部分に設け
られた絶縁手段は該プローブをコートする絶縁膜であ
り、 該プローブは該導電性の部材と接する部分を絶縁コーテ
ィングされたプローブであることを特徴とする電子回路
アセンブリ試験用アダプタ。
17. The electronic circuit assembly test adapter according to claim 13, wherein an insulating means provided at a portion of the probe in contact with the conductive member coats the probe. An electronic circuit assembly test adapter, wherein the probe is a probe having a portion in contact with the conductive member coated with an insulating material.
【請求項18】 請求項11又は請求項12の何れか記
載の電子回路アセンブリ試験用アダプタにおいて、 前記試験手段の制御のための前記制御ピンとの接続を担
う導電性の接続用のプローブと、前記試験対象ピンとの
接続により前記ショート状態を形成する互いに短絡され
た複数の短絡用のプローブと、該接続用プローブ及び短
絡用のプローブをそれぞれ収納可能な内腔を有する樹脂
ブロックからなり、 該接続用プローブ及び短絡用のプローブはそれぞれ該内
腔中で保持されると共に、該接続用プローブは導電性を
持つ弾性体により支持されて、該内腔から突出する先端
部が上方からの押圧に従いその高さ位置を可変とされ、
更に、該押圧の無い状態では該接続用プローブの先端部
が該短絡用のプローブの先端部より高い位置となるよう
に設定されており、 該接続用プローブ上方からの該先端部と該制御ピンとの
接触により該接続を可能とすると共に、該試験対象ピン
を該短絡用のプローブに接触しない状態に維持して前記
開放状態での試験を可能とし、 更に、該外部入出力ピンの上方からの押圧により該接続
用プローブの先端部位置を下降させ、該接続用プローブ
の先端部と該制御ピンとの接触による該接続を維持した
まま、該試験対象ピンを該短絡用のプローブに接触させ
て前記ショート状態での試験を可能としたことを特徴と
する電子回路アセンブリ試験用アダプタ。
18. The electronic circuit assembly test adapter according to claim 11, wherein a conductive connection probe for connecting to the control pin for controlling the test means; and A plurality of short-circuit probes that are short-circuited with each other to form the short-circuit state by connection with the test target pin, and a resin block having a lumen capable of accommodating the connection probe and the short-circuit probe, respectively. The probe and the short-circuiting probe are each held in the lumen, and the connection probe is supported by a conductive elastic body, and the tip protruding from the lumen has its height increased by pressing from above. The position is variable,
Further, in the absence of the pressing, the distal end of the connection probe is set to be higher than the distal end of the short-circuiting probe, and the distal end and the control pin from above the connection probe are connected to each other. In addition, the connection is enabled by the contact of the pin, and the test target pin is kept in a state of not contacting the short-circuiting probe to enable the test in the open state. Pressing lowers the position of the distal end of the connection probe, and contacts the test pin with the short-circuiting probe while maintaining the connection by the contact between the distal end of the connection probe and the control pin. An electronic circuit assembly test adapter characterized in that a test can be performed in a short state.
JP20331697A 1997-07-29 1997-07-29 Electronic circuit assembly test method, test apparatus, and test adapter Expired - Fee Related JP3589835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20331697A JP3589835B2 (en) 1997-07-29 1997-07-29 Electronic circuit assembly test method, test apparatus, and test adapter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20331697A JP3589835B2 (en) 1997-07-29 1997-07-29 Electronic circuit assembly test method, test apparatus, and test adapter

Publications (2)

Publication Number Publication Date
JPH1144734A true JPH1144734A (en) 1999-02-16
JP3589835B2 JP3589835B2 (en) 2004-11-17

Family

ID=16472013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20331697A Expired - Fee Related JP3589835B2 (en) 1997-07-29 1997-07-29 Electronic circuit assembly test method, test apparatus, and test adapter

Country Status (1)

Country Link
JP (1) JP3589835B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003338A (en) * 2005-06-23 2007-01-11 Nec Electronics Corp Semiconductor device, and testing method therefor
KR100778052B1 (en) 2006-03-30 2007-11-21 가부시키가이샤 어드밴티스트 Signal detector and signal detection system
CN104635102A (en) * 2013-11-14 2015-05-20 富泰华工业(深圳)有限公司 Electronic component detection device and detection method thereof
CN110794325A (en) * 2018-07-17 2020-02-14 丰田自动车株式会社 Inspection apparatus and inspection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003338A (en) * 2005-06-23 2007-01-11 Nec Electronics Corp Semiconductor device, and testing method therefor
KR100778052B1 (en) 2006-03-30 2007-11-21 가부시키가이샤 어드밴티스트 Signal detector and signal detection system
CN104635102A (en) * 2013-11-14 2015-05-20 富泰华工业(深圳)有限公司 Electronic component detection device and detection method thereof
CN110794325A (en) * 2018-07-17 2020-02-14 丰田自动车株式会社 Inspection apparatus and inspection method

Also Published As

Publication number Publication date
JP3589835B2 (en) 2004-11-17

Similar Documents

Publication Publication Date Title
US7046027B2 (en) Interface apparatus for semiconductor device tester
JP3045980B2 (en) Multi-chip module with accessible test pads and test fixture
US7456643B2 (en) Methods for multi-modal wafer testing using edge-extended wafer translator
US9372227B2 (en) Integrated circuit test system and method
JP2010540935A (en) Method and apparatus for testing a device using a serially controlled intelligent switch
US5825171A (en) Universal burn-in board
US6636061B1 (en) Method and apparatus for configurable hardware augmented program generation
US7816933B2 (en) Semi-generic in-circuit test fixture
US6894524B1 (en) Daisy chain gang testing
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
JP3589835B2 (en) Electronic circuit assembly test method, test apparatus, and test adapter
US20080061812A1 (en) Component-attach test vehicle
JP3730340B2 (en) Semiconductor test equipment
Parker Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes?
US6507205B1 (en) Load board with matrix card for interfacing to test device
Sabapathi The future of PCB diagnostics and trouble-shooting
JP3978269B2 (en) Test method for printed circuit boards
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
JPH0720193A (en) Dut board
WO2023225225A1 (en) Reliability testing using functional devices
US7256597B2 (en) Device design-for-test and burn-in-board with minimal external components and increased testing capacity
JPH1194896A (en) Wiring interface inspection device for semiconductor testing apparatus
KR20090062625A (en) Probe device using micro spring pin
Marcoux et al. Design for Testability

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees