JPH1140668A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1140668A
JPH1140668A JP9194395A JP19439597A JPH1140668A JP H1140668 A JPH1140668 A JP H1140668A JP 9194395 A JP9194395 A JP 9194395A JP 19439597 A JP19439597 A JP 19439597A JP H1140668 A JPH1140668 A JP H1140668A
Authority
JP
Japan
Prior art keywords
film
contact hole
metal film
barrier metal
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9194395A
Other languages
Japanese (ja)
Inventor
Katsuhiko Kitagawa
勝彦 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9194395A priority Critical patent/JPH1140668A/en
Publication of JPH1140668A publication Critical patent/JPH1140668A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the generation of the void of a tungsten plug buried by a blanket/tungsten process, and to suppress the deterioration of the step coverages of a wiring film formed on a tungsten plug. SOLUTION: A barrier metal film 4A is formed on an insulating film 2, including a contact hole 3 formed on an insulating film 2 on a semiconductor substrate 1, and then argon(Ar) ions are sputtered on the barrier metal film 4A including the contact hole by a sputtering method. Thus, the overhung part of the barrier metal film 4A formed on the corner part of the contact hole is cut so that a barrier metal film 4 can be shaped, and a tungsten plug can be embedded in the contact hole via the barrier metal film 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、更に詳しく言えば、ブランケット
−タングステンプロセスによりコンタクト孔内にタング
ステン膜を埋設して成るコンタクトプラグ上に配線膜を
形成する際の、該配線膜のステップカバレッジの向上を
図る技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a wiring film on a contact plug formed by embedding a tungsten film in a contact hole by a blanket-tungsten process. In this case, the present invention relates to a technique for improving the step coverage of the wiring film.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化、微細化に
伴って、配線のデザインルールが0.5μmから0.3
μmルール、更にはそれ以下のデザインルールになろう
としている。そのため上層配線と下層配線を接続するた
めに絶縁膜に形成されるコンタクト孔は、デザインルー
ルの縮小化に伴い、そのアスペクト(溝の深さと幅の
比)も大きくなってきている。
2. Description of the Related Art In recent years, with the increasing integration and miniaturization of semiconductor devices, wiring design rules have been increased from 0.5 μm to 0.3 μm.
The design rule is about to be reduced to the μm rule and even lower. Therefore, the aspect (the ratio of the depth to the width of the groove) of the contact hole formed in the insulating film for connecting the upper layer wiring and the lower layer wiring is increasing with the reduction in design rules.

【0003】そして、多層配線に際して行われるコンタ
クト孔の埋め込みに関する技術は、特開平08−227
939号公報等にも開示されているようなブランケット
タングステンCVD法とエッチバックプロセス法を組み
合わせた配線形成プロセスが周知である。以下、ブラン
ケットタングステンCVD法とエッチバックプロセス法
によってタングステンプラグを形成する配線形成プロセ
スの従来技術を説明する。
[0003] A technique related to burying of a contact hole performed at the time of multilayer wiring is disclosed in Japanese Patent Application Laid-Open No. 08-227.
A wiring forming process combining a blanket tungsten CVD method and an etch-back process method as disclosed in Japanese Patent No. 939 and the like is well known. Hereinafter, a conventional technique of a wiring forming process for forming a tungsten plug by a blanket tungsten CVD method and an etch-back process method will be described.

【0004】先ず、図9に示すように半導体基板31上
に形成した例えばTEOS(テトラエトオキシシラン)
膜やBPSG膜から成る絶縁膜32のある領域に選択的
にコンタクト孔33を形成する。次に、図10に示すよ
うに前記コンタクト孔33内を含む絶縁膜32上に例え
ば、チタン膜及びチタンナイトライド膜(TiN膜)か
ら成るバリアメタル膜34を形成する。該バリアメタル
膜34は、後述するタングステン膜から成るコンタクト
プラグ材と絶縁膜32との密着性を高める密着膜として
働く。
[0004] First, as shown in FIG. 9, for example, TEOS (tetraethoxysilane) formed on a semiconductor substrate 31.
A contact hole 33 is selectively formed in a certain region of the insulating film 32 made of a film or a BPSG film. Next, as shown in FIG. 10, a barrier metal film 34 made of, for example, a titanium film and a titanium nitride film (TiN film) is formed on the insulating film 32 including the inside of the contact hole 33. The barrier metal film 34 functions as an adhesion film for improving the adhesion between a contact plug material made of a tungsten film described later and the insulating film 32.

【0005】続いて、図11に示すように前記バリアメ
タル膜34を介して全面にコンタクトプラグ材として、
例えばタングステン膜35Aを形成する。次に、前記タ
ングステン膜35Aを全面エッチバックして、図12に
示すように前記コンタクト孔33内に密着膜としてのバ
リアメタル膜34を介してタングステンプラグ35を埋
設する。
Subsequently, as shown in FIG. 11, a contact plug material is formed on the entire surface with the barrier metal film 34 interposed therebetween.
For example, a tungsten film 35A is formed. Next, the tungsten film 35A is entirely etched back, and a tungsten plug 35 is buried in the contact hole 33 via a barrier metal film 34 as an adhesion film as shown in FIG.

【0006】続いて、全面に例えばアルミニウム膜から
成る金属膜を形成した後に、前記金属膜上に不図示のフ
ォトレジスト膜を形成し、該レジスト膜をマスクにして
前記金属膜をパターニングすることで、図13に示すよ
うな配線膜36を形成していた。
Subsequently, after a metal film made of, for example, an aluminum film is formed on the entire surface, a photoresist film (not shown) is formed on the metal film, and the metal film is patterned using the resist film as a mask. Then, a wiring film 36 as shown in FIG. 13 was formed.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前述し
たブランケット−タングステン膜プロセスにおいて、図
10に示すようにコンタクト孔33上に形成した密着膜
としてのバリアメタル膜34がコンタクト孔33の角部
でオーバーハングした状態(図10の点線で囲まれた部
分参照)で形成されてしまうため、該バリアメタル膜3
4上にタングステン膜35Aを形成した際に、図11に
示すようにボイドAができてしまう。そして、前記タン
グステン膜35Aをエッチバックした際に、図12に示
すように前記ボイドAの上部が開口してしまうと、図1
3に示すように配線膜36を形成した際に、ボイドA上
方の配線膜36に窪みBができてしまい、ステップカバ
レッジの悪化を招いていた。
However, in the above-described blanket-tungsten film process, the barrier metal film 34 as an adhesion film formed on the contact hole 33 is formed over the corner of the contact hole 33 as shown in FIG. The barrier metal film 3 is formed in a hung state (see a portion surrounded by a dotted line in FIG. 10).
When the tungsten film 35A is formed on the substrate 4, a void A is formed as shown in FIG. When the upper portion of the void A is opened as shown in FIG. 12 when the tungsten film 35A is etched back, FIG.
As shown in FIG. 3, when the wiring film 36 was formed, a depression B was formed in the wiring film 36 above the void A, resulting in deterioration of the step coverage.

【0008】従って、本発明ではブランケット−タング
ステンプロセスにより埋設するタングステンプラグのボ
イドの発生を抑制して、該タングステンプラグ上に形成
する配線膜のステップカバレッジの悪化を抑制する半導
体装置の製造方法を提供することを目的とする。
Accordingly, the present invention provides a method of manufacturing a semiconductor device which suppresses generation of voids in a tungsten plug buried by a blanket-tungsten process and suppresses deterioration of step coverage of a wiring film formed on the tungsten plug. The purpose is to do.

【0009】[0009]

【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法は、図2に示すように半導体基板1上の
絶縁膜2に選択的に形成したコンタクト孔3内を含む絶
縁膜2上にバリアメタル膜4Aを形成した後に、図3に
示すように前記コンタクト孔3内を含むバリアメタル膜
4Aにスパッタ法によりアルゴン(Ar)イオンをスパ
ッタすることで、特に、コンタクト孔の角部に形成され
たバリアメタル膜4Aのオーバーハングした部分を削り
取って、バリアメタル膜4を整形する。次に、図5に示
すように前記バリアメタル膜4を介して前記コンタクト
孔3内を含む全面にタングステン膜5Aを形成した後
に、該タングステン膜5Aをエッチバックして、図6に
示すように前記コンタクト孔3内にタングステンプラグ
5を埋設する。そして、図7に示すように前記タングス
テンプラグ5上に配線膜6を形成するものである。
Accordingly, a method of manufacturing a semiconductor device according to the present invention is directed to a method of manufacturing an insulating film including a contact hole formed selectively in an insulating film on a semiconductor substrate as shown in FIG. After the barrier metal film 4A is formed thereon, the barrier metal film 4A including the inside of the contact hole 3 is sputtered with argon (Ar) ions by a sputtering method as shown in FIG. The overhanging portion of the barrier metal film 4A formed in the above is scraped off, and the barrier metal film 4 is shaped. Next, as shown in FIG. 5, after a tungsten film 5A is formed on the entire surface including the inside of the contact hole 3 via the barrier metal film 4, the tungsten film 5A is etched back, and as shown in FIG. A tungsten plug 5 is buried in the contact hole 3. Then, a wiring film 6 is formed on the tungsten plug 5 as shown in FIG.

【0010】また、本発明の半導体装置の製造方法は、
図8に示すようなフローティングゲート15とコントロ
ールゲート17とが積層されて成る不揮発性半導体記憶
装置のような高段差部を有する領域に形成されたコンタ
クト孔19にタングステンプラグ21を形成して、該タ
ングステンプラグ21上に配線膜22を形成して成るも
のにおいて、前記コンタクト孔19内を含む層間絶縁膜
18上にバリアメタル膜20を形成した後に、前記コン
タクト孔19内を含むバリアメタル膜20にスパッタ法
によりアルゴン(Ar)イオンをスパッタすることで、
特に、コンタクト孔の角部に形成されたバリアメタル膜
20のオーバーハングした部分を削り取って、バリアメ
タル膜20を整形する。次に、前記バリアメタル膜20
を介して前記コンタクト孔19内を含む全面にタングス
テン膜を形成した後に、該タングステン膜をエッチバッ
クして前記コンタクト孔19内にタングステンプラグ2
1を埋設する。そして、前記タングステンプラグ21上
に配線膜22を形成するものである。
Further, the method of manufacturing a semiconductor device according to the present invention comprises:
A tungsten plug 21 is formed in a contact hole 19 formed in a region having a high step portion such as a nonvolatile semiconductor memory device in which a floating gate 15 and a control gate 17 are stacked as shown in FIG. In the case where the wiring film 22 is formed on the tungsten plug 21, after forming the barrier metal film 20 on the interlayer insulating film 18 including the inside of the contact hole 19, the barrier metal film 20 including the inside of the contact hole 19 is formed. By sputtering argon (Ar) ions by the sputtering method,
In particular, the overhanging portion of the barrier metal film 20 formed at the corner of the contact hole is scraped to shape the barrier metal film 20. Next, the barrier metal film 20
After a tungsten film is formed on the entire surface including the inside of the contact hole 19 through the contact hole, the tungsten film is etched back to form a tungsten plug 2 in the contact hole 19.
1 is buried. Then, a wiring film 22 is formed on the tungsten plug 21.

【0011】[0011]

【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施の形態について図1乃至図7を基に説明す
る。先ず、図1に示すように例えば、半導体基板1上の
例えば、TEOS(テトラエトオキシシラン)膜やBP
SG膜から成るおよそ6000Å乃至15000Åの膜
厚の絶縁膜2にコンタクト孔3を形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS. First, as shown in FIG. 1, for example, a TEOS (tetraethoxysilane) film or a BP
A contact hole 3 is formed in an insulating film 2 made of an SG film and having a thickness of about 6000-15,000.

【0012】次に、図2に示すように前記コンタクト孔
3内を含む全面に例えば、チタン膜及びチタンナイトラ
イド膜(TiN膜)から成るおよそ300Å乃至200
0Åの膜厚のバリアメタル膜4Aを形成する。該バリア
メタル膜4Aは、後述するブランケット−タングステン
膜から成るコンタクトプラグ材と絶縁膜2との密着性を
高める密着膜として働く。尚、このときのバリアメタル
膜4Aは、従来と同様にコンタクト孔3の角部でオーバ
ーハングした状態に形成されている(図2の点線で囲ま
れた部分参照)。
Next, as shown in FIG. 2, the entire surface including the inside of the contact hole 3 is made of, for example, a titanium film and a titanium nitride film (TiN film) of about 300.degree.
A barrier metal film 4A having a thickness of 0 ° is formed. The barrier metal film 4A functions as an adhesion film for improving the adhesion between the contact plug material composed of a blanket-tungsten film described later and the insulating film 2. Note that the barrier metal film 4A at this time is formed in an overhang state at the corner of the contact hole 3 as in the conventional case (see a portion surrounded by a dotted line in FIG. 2).

【0013】続いて、図3に示すようにスパッタ法によ
り真空度0.1mTorr、アルゴン(Ar)ガス流量
50sccm乃至100sccm、周波数13.56M
Hz、出力800Wで前記バリアメタル4AをArイオ
ンで叩くことで、特に、前述したオーバーハングした部
分のバリアメタル膜4Aが削り取って整形して、図4に
示すようにバリアメタル膜4にテーパーをかける。
Subsequently, as shown in FIG. 3, the degree of vacuum is 0.1 mTorr, the flow rate of argon (Ar) gas is 50 sccm to 100 sccm, and the frequency is 13.56 M by sputtering.
By hitting the barrier metal 4A with Ar ions at 800 Hz and an output of 800 W, in particular, the barrier metal film 4A in the above-mentioned overhanging portion is cut off and shaped, and as shown in FIG. Multiply.

【0014】本工程は、本発明の特徴をなす工程であ
り、Arスパッタ(Arストリームエッチングともい
う。)とは、Arガスでプラズマをたて、Arイオンで
サンプル表面を叩いて削ることであり、削られたサンプ
ル表面は、約45度で角取りがなされ、削られた部分
は、再度堆積するものである。従って、本実施の形態で
は、バリアメタル膜4Aの表面をArイオンで叩いて削
ることで、特にコンタクト孔3の角部にオーバーハング
形状に形成されたバリアメタル膜4A部分が削り取られ
て、角部のバリアメタル膜4の膜厚が薄くなり、コンタ
クト孔3の上部がテーパーがかかったように形成され、
削られたバリアメタル膜4Aは底部に再度堆積されてバ
リアメタル膜4が整形されている。これにより、後工程
でコンタクト孔3内にバリアメタル膜4を介してタング
ステンプラグ5を埋設した際に、従来のようなボイドA
の発生が抑制されるので、その上に形成される配線膜6
のステップカバレッジが良好になる。
This step is a step which is a feature of the present invention. Ar sputtering (also referred to as Ar stream etching) is a process in which plasma is produced with Ar gas and the sample surface is beaten with Ar ions to strike. The shaved sample surface is chamfered at about 45 degrees, and the shaved portion is deposited again. Therefore, in the present embodiment, the surface of the barrier metal film 4A is beaten with Ar ions to be shaved, and in particular, the barrier metal film 4A formed in an overhang shape at the corner of the contact hole 3 is scraped off, and the corner is removed. The thickness of the barrier metal film 4 in the portion is reduced, and the upper portion of the contact hole 3 is formed to be tapered.
The shaved barrier metal film 4A is deposited again on the bottom, and the barrier metal film 4 is shaped. Thus, when the tungsten plug 5 is buried in the contact hole 3 via the barrier metal film 4 in a later step, the void A
Is suppressed, the wiring film 6 formed thereon is suppressed.
Better step coverage.

【0015】続いて、図5に示すように前記コンタクト
孔3内を含むバリアメタル膜4上にコンタクトプラグ材
としておよそ5000Å乃至10000Åの膜厚のタン
グステン膜5AをPVD法により形成する。このとき、
コンタクト孔3上のバリアメタル膜4が整形されている
ので、タングステン膜5Aは、従来のようなボイドAの
発生が抑制されている。
Subsequently, as shown in FIG. 5, a tungsten film 5A having a thickness of about 5,000 to 10,000 is formed as a contact plug material on the barrier metal film 4 including the inside of the contact hole 3 by a PVD method. At this time,
Since the barrier metal film 4 on the contact hole 3 is shaped, the occurrence of void A in the conventional tungsten film 5A is suppressed.

【0016】次に、図6に示すように前記タングステン
膜5Aをエッチバックして、前記コンタクト孔3内にバ
リアメタル膜4を介してタングステンプラグ5を埋設す
る。続いて、前記タングステンプラグ5上を含む全面に
およそ4000Å乃至10000Åの膜厚のアルミニウ
ム膜またはアルミニウム合金膜から成る金属膜をスパッ
タ法またはPVD法により形成した後に、該金属膜を周
知のパターニング技術を用いてパターニングして配線膜
6を形成する。このとき、前述したように整形されたバ
リアメタル膜4を介してコンタクト孔3内にタングステ
ンプラグ5を埋設しているので、該タングステンプラグ
5はボイドの発生が抑制されているため、該タングステ
ンプラグ5上に形成された配線膜6は、ステップカバレ
ッジが良好になる。
Next, as shown in FIG. 6, the tungsten film 5A is etched back, and a tungsten plug 5 is buried in the contact hole 3 with a barrier metal film 4 interposed therebetween. Subsequently, a metal film made of an aluminum film or an aluminum alloy film having a thickness of about 4000 to 10,000 is formed on the entire surface including the tungsten plug 5 by a sputtering method or a PVD method, and the metal film is formed by a known patterning technique. Then, the wiring film 6 is formed by patterning. At this time, since the tungsten plug 5 is buried in the contact hole 3 via the barrier metal film 4 shaped as described above, generation of voids in the tungsten plug 5 is suppressed. The wiring film 6 formed on 5 has good step coverage.

【0017】尚、前述したように本発明では、バリアメ
タル膜4Aのオーバーハングした部分をArスパッタに
より削り取ることで、コンタクト孔3内にボイドが発生
しない状態でタングステンプラグ5を埋設できるため、
その上に形成する配線膜6のステップカバレッジが良好
になるという特徴から、例えば下層のコンタクト孔の上
に上層のコンタクト孔を積層して成る、いわゆるスタッ
クドコンタクト構造技術に適用することもできる。
As described above, according to the present invention, the tungsten plug 5 can be buried in the contact hole 3 by removing the overhanging portion of the barrier metal film 4A by Ar sputtering so that no void is generated in the contact hole 3.
Since the step coverage of the wiring film 6 formed thereon is improved, the present invention can be applied to a so-called stacked contact structure technology in which an upper contact hole is laminated on a lower contact hole, for example.

【0018】更に、図8は前述した本発明をフローティ
ングゲートを有する不揮発性半導体記憶装置に適用した
実施の形態を説明するための断面図である。図8におい
て、P型のシリコン基板11の表層にはソース領域12
及びドレイン領域13が相互に離隔して形成されてい
る。また、ソース領域12の両側の基板11上にはおよ
そ100Å乃至200Åの膜厚の絶縁膜14を介してお
よそ1000Å乃至2000Åの膜厚の導電化されたポ
リシリコン膜から成るフローティングゲート15が形成
されている。また、前記ソース領域12及びドレイン領
域13の間の基板11上には、およそ300Å乃至40
0Åの膜厚の絶縁膜16を介しておよそ1000Å乃至
2000Åの膜厚のポリシリコン膜とおよそ1000Å
乃至2000Åの膜厚のタングステンシリサイド(WS
ix)膜から成るコントロールゲート17が形成されて
いる。前記コントロールゲート17のソース領域12側
の端部は、前記絶縁膜16を介してフローティングゲー
ト15の上方に配置されている。
FIG. 8 is a sectional view for explaining an embodiment in which the present invention is applied to a nonvolatile semiconductor memory device having a floating gate. In FIG. 8, a source region 12 is provided on a surface layer of a P-type silicon substrate 11.
And drain region 13 are formed apart from each other. On the substrate 11 on both sides of the source region 12, a floating gate 15 made of a conductive polysilicon film having a thickness of about 1000 to 2000 is formed via an insulating film 14 having a thickness of about 100 to 200. ing. Further, the substrate 11 between the source region 12 and the drain region 13 has a thickness of about 300 ° to 40 °.
A polysilicon film having a thickness of about 1000 to 2000 mm and an insulating film 16 having a thickness of about 1000
Tungsten silicide (WS)
ix) A control gate 17 made of a film is formed. An end of the control gate 17 on the source region 12 side is disposed above the floating gate 15 with the insulating film 16 interposed therebetween.

【0019】尚、前記ソース領域12及びコントロール
ゲート17は、いずれも一方向(紙面に垂直な方向)に
延びており、ソース領域12の両側には複数のドレイン
領域13及び複数のコントロールゲート17が前記一方
向に沿って配列されている。そして、コントロールゲー
ト17は、不揮発性半導体記憶装置のワード線として作
用する。
The source region 12 and the control gate 17 both extend in one direction (perpendicular to the plane of the drawing). A plurality of drain regions 13 and a plurality of control gates 17 are provided on both sides of the source region 12. They are arranged along the one direction. Then, the control gate 17 functions as a word line of the nonvolatile semiconductor memory device.

【0020】前記シリコン基板11上には、これらのフ
ローティングゲート15及びコントロールゲート17を
被覆するようにおよそ4000Å乃至6000Åの膜厚
の層間絶縁膜18が形成されており、該層間絶縁膜18
に開口して形成されたコンタクト孔19を介して前記ド
レイン領域13にコンタクトして、当該不揮発性半導体
記憶装置のビット線として作用する配線膜を形成する。
On the silicon substrate 11, an interlayer insulating film 18 having a thickness of about 4000 to 6000 ° is formed so as to cover the floating gate 15 and the control gate 17.
The drain region 13 is in contact with the drain region 13 through a contact hole 19 opened to form a wiring film serving as a bit line of the nonvolatile semiconductor memory device.

【0021】ここで、前述した配線膜が形成されるコン
タクト孔19は、図8に示すようにフローティングゲー
ト15とコントロールゲート17が積層されて成る不揮
発性半導体記憶装置の高段差部に形成されるため、深く
なることが避けられず、このコンタクト孔19内にアル
ミニウム等から成る配線膜を形成した場合に、そのステ
ップカバレッジが悪化することになる。従って、このよ
うなコンタクト孔19内に前述したタングステンプラグ
を埋設し、該タングステンプラグ上に配線膜を形成する
際に、当該配線膜のステップカバレッジを改善するため
に、本発明を適用することで配線膜のステップカバレッ
ジを良好にすることができる。即ち、図8に示すように
前記コンタクト孔19内を含む全面にバリアメタル膜2
0を形成した後に、該バリアメタル膜20にArイオン
をスパッタしてバリアメタル膜20の表面をArイオン
で叩いて削ることで、一実施の形態で説明したように、
特にコンタクト孔19の角部にオーバーハング形状に形
成されたバリアメタル膜20部分が削り取られて、角部
のバリアメタル膜20の膜厚が薄くなり、コンタクト孔
19の上部がテーパーがかかったように形成され、削ら
れたバリアメタル膜20は底部に再度堆積されてバリア
メタル膜20が整形される。これにより、後工程でコン
タクト孔19内にバリアメタル膜20を介してタングス
テンプラグ21を埋設した際に、従来のようなボイドA
の発生が抑制されるので、その上に形成される配線膜2
2のステップカバレッジが良好になる。以下、一実施の
形態と同様に、前記コンタクト孔19内を含むバリアメ
タル膜20上にコンタクトプラグ材としておよそ500
0Å乃至10000Åの膜厚のタングステン膜をスパッ
タ法またはPVD法により形成した後に、該タングステ
ン膜をエッチバックして、前記コンタクト孔19内にバ
リアメタル膜20を介してタングステンプラグ21を埋
設し、該タングステンプラグ21上を含む全面におよそ
4000Å乃至10000Åの膜厚のアルミニウム膜ま
たはアルミニウム合金膜から成る金属膜をスパッタ法ま
たはPVD法により形成した後に、該金属膜を周知のパ
ターニング技術を用いてパターニングして配線膜22を
形成する。尚、本実施の形態では、フローティングゲー
ト15上の一部に絶縁膜16を介してコントロールゲー
ト17が積層されて成る、いわゆるスプリットゲート型
の不揮発性半導体記憶装置に適用した例を示したが、フ
ローティングゲート上の全面にコントロールゲートが積
層されて成る、いわゆるスタックドゲート型の不揮発性
記憶装置に適用しても良い。
Here, the contact hole 19 in which the above-mentioned wiring film is formed is formed in a high step portion of the nonvolatile semiconductor memory device in which the floating gate 15 and the control gate 17 are stacked as shown in FIG. Therefore, it is inevitable that the contact hole 19 becomes deeper, and when a wiring film made of aluminum or the like is formed in the contact hole 19, the step coverage deteriorates. Therefore, when the above-described tungsten plug is buried in the contact hole 19 and a wiring film is formed on the tungsten plug, the present invention is applied to improve the step coverage of the wiring film. The step coverage of the wiring film can be improved. That is, as shown in FIG. 8, the barrier metal film 2 is formed on the entire surface including the inside of the contact hole 19.
After forming 0, the barrier metal film 20 is sputtered with Ar ions and the surface of the barrier metal film 20 is beaten with Ar ions to cut the surface, as described in one embodiment.
In particular, the barrier metal film 20 formed in an overhang shape at the corner of the contact hole 19 is scraped off, the thickness of the barrier metal film 20 at the corner becomes thin, and the upper part of the contact hole 19 is tapered. And the shaved barrier metal film 20 is deposited again on the bottom, and the barrier metal film 20 is shaped. Thereby, when the tungsten plug 21 is buried in the contact hole 19 via the barrier metal film 20 in a later process, the void A
Is suppressed, the wiring film 2 formed thereon is suppressed.
The step coverage of No. 2 is improved. Thereafter, as in the case of the first embodiment, approximately 500 contact plug materials are formed on the barrier metal film 20 including the inside of the contact hole 19.
After a tungsten film having a thickness of 0 ° to 10,000 ° is formed by a sputtering method or a PVD method, the tungsten film is etched back, and a tungsten plug 21 is buried in the contact hole 19 via a barrier metal film 20. After a metal film made of an aluminum film or an aluminum alloy film having a thickness of about 4000 to 10,000 is formed on the entire surface including the tungsten plug 21 by a sputtering method or a PVD method, the metal film is patterned by using a well-known patterning technique. To form a wiring film 22. In this embodiment, an example is shown in which the present invention is applied to a so-called split gate type nonvolatile semiconductor memory device in which a control gate 17 is laminated on a part of a floating gate 15 with an insulating film 16 interposed therebetween. The present invention may be applied to a so-called stacked gate type nonvolatile memory device in which a control gate is stacked on the entire surface of a floating gate.

【0022】[0022]

【発明の効果】以上、本発明によればArスパッタ法に
よりバリアメタル膜の表面をArイオンで叩いて削るこ
とで、特にコンタクト孔の角部にオーバーハング形状に
形成されたバリアメタル膜部分が削り取られて、角部の
バリアメタル膜の膜厚が薄くなり、コンタクト孔の上部
がテーパーがかかったように形成されるため、コンタク
ト孔内にバリアメタル膜を介してタングステンプラグを
埋設した際に、従来のようなボイドの発生が抑制される
ので、その上に形成される配線膜のステップカバレッジ
が良好になる。
As described above, according to the present invention, the surface of the barrier metal film is beaten with Ar ions by the Ar sputtering method so that the barrier metal film portion formed in an overhang shape particularly at the corner of the contact hole is formed. When the tungsten plug is buried through the barrier metal film in the contact hole, the thickness of the barrier metal film at the corners is reduced and the upper part of the contact hole is tapered. Since the generation of voids as in the prior art is suppressed, the step coverage of the wiring film formed thereon is improved.

【0023】また、本発明をフローティングゲートとコ
ントロールゲートとが積層されて成る不揮発性半導体記
憶装置のような高段差部を有する領域に形成されたコン
タクト孔にタングステンプラグを埋設するものに適用す
れば、タングステンプラグに発生するボイドを抑制でき
るので、その上に形成される配線膜のステップカバレッ
ジが良好になる。
Further, the present invention can be applied to a nonvolatile semiconductor memory device in which a floating gate and a control gate are stacked, such as a nonvolatile semiconductor memory device in which a tungsten plug is buried in a contact hole formed in a region having a high step portion. Since the voids generated in the tungsten plug can be suppressed, the step coverage of the wiring film formed thereon can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の半導体装置の製造方法
を示す第1の断面図である。
FIG. 1 is a first sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention;

【図2】本発明の一実施の形態の半導体装置の製造方法
を示す第2の断面図である。
FIG. 2 is a second cross-sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図3】本発明の一実施の形態の半導体装置の製造方法
を示す第3の断面図である。
FIG. 3 is a third sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図4】本発明の一実施の形態の半導体装置の製造方法
を示す第4の断面図である。
FIG. 4 is a fourth sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施の形態の半導体装置の製造方法
を示す第5の断面図である。
FIG. 5 is a fifth sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図6】本発明の一実施の形態の半導体装置の製造方法
を示す第6の断面図である。
FIG. 6 is a sixth sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図7】本発明の一実施の形態の半導体装置の製造方法
を示す第7の断面図である。
FIG. 7 is a seventh sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図8】本発明の他の実施の形態の半導体装置の製造方
法を示す断面図である。
FIG. 8 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention.

【図9】従来の半導体装置の製造方法を示す第1の断面
図である。
FIG. 9 is a first cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.

【図10】従来の半導体装置の製造方法を示す第2の断
面図である。
FIG. 10 is a second cross-sectional view showing the conventional method for manufacturing a semiconductor device.

【図11】従来の半導体装置の製造方法を示す第3の断
面図である。
FIG. 11 is a third cross-sectional view showing a conventional method for manufacturing a semiconductor device.

【図12】従来の半導体装置の製造方法を示す第4の断
面図である。
FIG. 12 is a fourth cross-sectional view illustrating the conventional method for manufacturing a semiconductor device.

【図13】従来の半導体装置の製造方法を示す第5の断
面図である。
FIG. 13 is a fifth sectional view showing the conventional method for manufacturing a semiconductor device.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上の絶縁膜に選択的に形成し
たコンタクト孔内にコンタクトプラグを形成して該コン
タクトプラグ上に配線膜を形成して成る半導体装置の製
造方法において、 前記コンタクト孔内及び絶縁膜上に密着膜を形成する工
程と、 前記密着膜にスパッタ法により不純物イオンをスパッタ
する工程と、 前記密着膜を介して前記コンタクト孔内を含む全面にコ
ンタクトプラグ材を形成した後に該コンタクトプラグ材
をエッチバックして前記コンタクト孔内にコンタクトプ
ラグを埋設する工程と、 前記コンタクトプラグ上に金属膜を形成した後に該金属
膜をパターニングして配線膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: forming a contact plug in a contact hole selectively formed in an insulating film on a semiconductor substrate; and forming a wiring film on the contact plug. Forming an adhesive film on the insulating film, sputtering an impurity ion on the adhesive film by sputtering, and forming a contact plug material on the entire surface including the inside of the contact hole via the adhesive film. Etching a contact plug material to bury the contact plug in the contact hole; and forming a metal film on the contact plug and then patterning the metal film to form a wiring film. A method for manufacturing a semiconductor device.
【請求項2】 フローティングゲートとコントロールゲ
ートとが積層されて成る不揮発性半導体記憶装置のよう
な高段差部を有する領域に形成されたコンタクト孔にコ
ンタクトプラグを形成して該コンタクトプラグ上に配線
膜を形成して成る半導体装置の製造方法において、 前記コンタクト孔内及び絶縁膜上に密着膜を形成する工
程と、 前記密着膜にスパッタ法により不純物イオンをスパッタ
する工程と、 前記密着膜を介して前記コンタクト孔内を含む全面にコ
ンタクトプラグ材を形成した後に該コンタクトプラグ材
をエッチバックして前記コンタクト孔内にコンタクトプ
ラグを埋設する工程と、 前記コンタクトプラグ上に金属膜を形成した後に該金属
膜をパターニングして配線膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
2. A contact plug is formed in a contact hole formed in a region having a high step portion such as a nonvolatile semiconductor memory device in which a floating gate and a control gate are stacked, and a wiring film is formed on the contact plug. Forming a contact film in the contact hole and on the insulating film; a step of sputtering impurity ions on the contact film by a sputtering method; and Forming a contact plug material on the entire surface including the inside of the contact hole, etching back the contact plug material to bury the contact plug in the contact hole, and forming a metal film on the contact plug; Forming a wiring film by patterning the film. Production method.
【請求項3】 前記密着膜はチタン膜またはチタンナイ
トライド膜またはチタン膜及びチタンナイトライド膜の
積層膜から成り、不純物イオンはアルゴンイオンである
ことを特徴とする請求項1または請求項2記載の半導体
装置の製造方法。
3. The method according to claim 1, wherein the adhesion film is made of a titanium film, a titanium nitride film, or a laminated film of a titanium film and a titanium nitride film, and the impurity ions are argon ions. Of manufacturing a semiconductor device.
JP9194395A 1997-07-18 1997-07-18 Manufacture of semiconductor device Pending JPH1140668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194395A JPH1140668A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194395A JPH1140668A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1140668A true JPH1140668A (en) 1999-02-12

Family

ID=16323890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194395A Pending JPH1140668A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1140668A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414683C (en) * 2005-04-30 2008-08-27 海力士半导体有限公司 Method for fabricating semiconductor device with metal line
WO2011010653A1 (en) * 2009-07-21 2011-01-27 株式会社アルバック Method for treating a surface coated with a film, and device for treating a surface coated with a film
CN108428691A (en) * 2018-03-14 2018-08-21 上海华虹宏力半导体制造有限公司 The forming method of contact plunger and semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414683C (en) * 2005-04-30 2008-08-27 海力士半导体有限公司 Method for fabricating semiconductor device with metal line
US7648909B2 (en) 2005-04-30 2010-01-19 Hynix Semiconductor, Inc. Method for fabricating semiconductor device with metal line
WO2011010653A1 (en) * 2009-07-21 2011-01-27 株式会社アルバック Method for treating a surface coated with a film, and device for treating a surface coated with a film
JP5335916B2 (en) * 2009-07-21 2013-11-06 株式会社アルバック Coating surface treatment method
CN108428691A (en) * 2018-03-14 2018-08-21 上海华虹宏力半导体制造有限公司 The forming method of contact plunger and semiconductor devices
CN108428691B (en) * 2018-03-14 2020-01-24 上海华虹宏力半导体制造有限公司 Contact plug and method for forming semiconductor device

Similar Documents

Publication Publication Date Title
US20020070457A1 (en) Metal contact structure in semiconductor device and method for forming the same
US7365400B2 (en) Semiconductor device and method for manufacturing the same
US6445050B1 (en) Symmetric device with contacts self aligned to gate
KR100226751B1 (en) Forming method for metallization of semiconductor device
US5700726A (en) Multi-layered tungsten depositions for contact hole filling
JP3408463B2 (en) Manufacturing method of semiconductor device
US6060784A (en) Interconnection layer structure in a semiconductor integrated circuit device having macro cell regions
US5904561A (en) Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
JPH10107140A (en) Multilayer wiring semiconductor device and its production
JPH1140668A (en) Manufacture of semiconductor device
JPH11330431A (en) Manufacture for nonvolatile semiconductor memory device
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP3534589B2 (en) Multilayer wiring device and method of manufacturing the same
JPH09120990A (en) Formation of connecting hole
JP3449137B2 (en) Method for manufacturing semiconductor device
US6849550B2 (en) Method for manufacturing semiconductor device
JP2009054879A (en) Method of manufacturing integrated circuit
JP3552526B2 (en) Method for manufacturing conductor of semiconductor device
JPH11265934A (en) Forming method of connecting part
JP2000323430A (en) Semiconductor device and manufacture thereof
JP2002110965A (en) Method of manufacturing semiconductor device and the semiconductor device
JP2000182989A (en) Semiconductor device
JP2001176968A (en) Semiconductor integrated circuit device and producing method therefor
JPH09275136A (en) Semiconductor device and its manufacture
JP2003086678A (en) Contact forming method for semiconductor element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees