JPH11355102A - Afc side lock preventing circuit - Google Patents

Afc side lock preventing circuit

Info

Publication number
JPH11355102A
JPH11355102A JP17380498A JP17380498A JPH11355102A JP H11355102 A JPH11355102 A JP H11355102A JP 17380498 A JP17380498 A JP 17380498A JP 17380498 A JP17380498 A JP 17380498A JP H11355102 A JPH11355102 A JP H11355102A
Authority
JP
Japan
Prior art keywords
frequency
signal
afcif
tcxo
side lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17380498A
Other languages
Japanese (ja)
Inventor
Takeshi Nakajima
中島  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17380498A priority Critical patent/JPH11355102A/en
Publication of JPH11355102A publication Critical patent/JPH11355102A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the side lock of AFC even when the precision of TCXO (temp. compensation-type crystal oscillator) is deteriorated in the AFC control of a mobile body communication system which is represented by a PDC(personal digital cellular) system digital portable telephone. SOLUTION: An AFC side lock preventing circuit is provided with a TCXO 10 to be an original vibration of an RF part and a voltage control oscillator(VCO), the RF part 11 of for converting a signal received from an antenna down to an IF band, the VCO 12 for generating an IF×N clock, a frequency difference detecting part 13 for detecting a frequency difference from an IF signal, a frequency correcting part 14 for correcting a frequency from a frequency correction pulse and outputting an after correction IF signal (AFCIF), an AFCIF counter 15 for counting the AFCIF signal for a fixed period, an IF counter 18 for counting the IF signal for a fixed period and a CPU 16 for controlling a D/A converter 17 which varies a voltage to TCXO 10 by the measurement results of the AFCIF counter 15 and the IF counter 18. Thus, the side lock of AFC is prevented even when TCXO 10 is deteriorated in precision.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、たとえばPDC
(パーソナル・ディジタル・セルラー)方式ディジタル
携帯電話に代表される移動体通信システムのAFC制御
回路に関し、特に、AFC制御時のサイドロックを防止
するよう構成したものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to an AFC control circuit of a mobile communication system typified by a (personal digital cellular) type digital cellular phone, and is particularly configured to prevent side lock during AFC control.

【0002】[0002]

【従来の技術】図3は、従来のAFC制御回路の構成を
示すものである。図3において、従来のAFC制御回路
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)30と、アンテナから受
信した信号をIF帯にまでダウンコンバートするRF部
31と、IF×Nのクロックを生成する電圧制御発振器
(VCO)32と、IF信号から周波数誤差を検出する周
波数誤差検出部33と、周波数補正パルスから周波数の補
正を行ない補正後IF信号(AFCIF)を出力する周
波数補正部34と、AFCIF信号を一定期間カウントす
るAFCIFカウンタ35と、AFCIFカウンタ35の測
定結果からTCXO30への電圧を可変するD/A変換器
37を制御するCPU36とから構成されている。
2. Description of the Related Art FIG. 3 shows a configuration of a conventional AFC control circuit. In FIG. 3, a conventional AFC control circuit includes a temperature-compensated crystal oscillator (TCXO) 30 serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), and an RF for down-converting a signal received from an antenna to an IF band. Department
31, a voltage controlled oscillator (VCO) 32 for generating an IF × N clock, a frequency error detection unit 33 for detecting a frequency error from the IF signal, and a corrected IF signal (AFCIF ), An AFCIF counter 35 for counting the AFCIF signal for a certain period, and a D / A converter for varying the voltage to the TCXO 30 based on the measurement result of the AFCIF counter 35.
And a CPU 36 for controlling the 37.

【0003】次に、上記従来のAFC制御回路の動作に
ついて図2、図3を用いて説明する。図3においてRF
部31から出力されるIF信号から周波数誤差検出部33が
周波数の進み・遅れを検出・蓄積し、周波数補正パルス
を出力する。周波数補正部34では、通常、電圧制御発振
器(VCO)32が生成するIF×NのクロックをN分周
しているが周波数誤差検出部33からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
Next, the operation of the conventional AFC control circuit will be described with reference to FIGS. In FIG. 3, RF
The frequency error detection unit 33 detects and accumulates the leading and lagging of the frequency from the IF signal output from the unit 31, and outputs a frequency correction pulse. The frequency correction unit 34 normally divides the IF × N clock generated by the voltage controlled oscillator (VCO) 32 by N. However, the frequency correction pulse from the frequency error detection unit 33 divides the frequency by N−1 and N + 1. The circuit goes around to generate an AFCIF signal.

【0004】AFCIFカウンタ35は、一定期間AFC
IF信号の周波数を測定し、CPU36がAFCIFカウ
ンタ35の値を読み取る。CPU36は、読み取った値から
補正値を計算してD/A変換器37に温度補償型水晶発振
器(TCXO)30の周波数を制御するための値を書き込
みAFC制御を行なう。
[0004] The AFCIF counter 35 has an AFC
The frequency of the IF signal is measured, and the CPU 36 reads the value of the AFCIF counter 35. The CPU 36 calculates a correction value from the read value, writes a value for controlling the frequency of the temperature-compensated crystal oscillator (TCXO) 30 in the D / A converter 37, and performs AFC control.

【0005】AFC制御は、受信中(連続受信・同期獲
得時)に行なわれる。また、従来の構成では温度補償型
水晶発振器(TCXO)30として精度の高いものを使用
しているため図2において本来存在すべき象限を大きく
超える位置まで周波数がずれることはない。
AFC control is performed during reception (at the time of continuous reception and synchronization acquisition). Further, in the conventional configuration, a high-precision temperature-compensated crystal oscillator (TCXO) 30 is used, so that the frequency does not deviate to a position that greatly exceeds the quadrant that should originally exist in FIG.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の回路構成において、精度が劣る温度補償型水晶発振
器(TCXO)を使用することを考えた場合に、電界感
度が劣化して誤った象限でIF信号が復調されて同期外
れが発生した際に、誤った象限の中央付近までIF信号
(TCXO)の周波数がずれていると周波数誤差検出部
で周波数誤差が検出されず、AFC制御として周波数が
ある間違った値にロックしてしまうAFCサイドロック
状態になってしまう。
However, when considering the use of a temperature-compensated crystal oscillator (TCXO) with inferior accuracy in the above-described conventional circuit configuration, the electric field sensitivity is deteriorated and the IF in a wrong quadrant is considered. When the signal is demodulated and out of synchronization occurs, if the frequency of the IF signal (TCXO) is shifted to the vicinity of the center of the wrong quadrant, the frequency error is not detected by the frequency error detection unit, and the frequency is used as AFC control. The AFC side lock state locks to the wrong value.

【0007】本発明は、上記従来の問題を解決するもの
で、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備え、TCXOが精度劣化した場合
でもAFC制御時のサイドロックを防止する回路を提供
することを目的とする。
The present invention solves the above-mentioned conventional problems. A temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), and a signal received from an antenna is converted to an IF band. An RF unit that downconverts the signal to a voltage-controlled oscillator (V
CO), a frequency error detection unit for detecting a frequency error from the IF signal, a frequency correction unit for performing frequency correction from the frequency correction pulse and outputting a corrected IF signal (AFCIF), and an AFCI for counting the AFCIF signal for a certain period of time.
An F counter, an IF counter for counting an IF signal for a certain period, and a CPU for controlling a D / A converter for varying a voltage to the TCXO based on the measurement results of the AFCIF counter and the IF counter. However, an object of the present invention is to provide a circuit that prevents side lock during AFC control.

【0008】[0008]

【課題を解決するための手段】上記問題を解決するため
に本発明は、RF部と電圧制御発振器(VCO)の源振
になる温度補償型水晶発振器(TCXO)と、アンテナ
から受信した信号をIF帯にまでダウンコンバートする
RF部と、IF×Nのクロックを生成する電圧制御発振
器(VCO)と、IF信号から周波数誤差を検出する周
波数誤差検出部と、周波数補正パルスから周波数の補正
を行ない補正後IF信号(AFCIF)を出力する周波
数補正部と、AFCIF信号を一定期間カウントするA
FCIFカウンタと、IF信号を一定期間カウントする
IFカウンタと、前記AFCIFカウンタ及びIFカウ
ンタの測定結果からTCXOへの電圧を可変するD/A
変換器を制御するCPUを備え、TCXOが精度劣化し
た場合でもIFカウンタによってIF周波数を直接測定
し、TCXOの周波数制御に反映することによってAF
Cサイドロックを防止するものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), and a signal received from an antenna. An RF unit for down-converting to the IF band, a voltage controlled oscillator (VCO) for generating an IF × N clock, a frequency error detecting unit for detecting a frequency error from the IF signal, and correcting the frequency from the frequency correction pulse. A frequency correction unit that outputs a corrected IF signal (AFCIF), and an A that counts the AFCIF signal for a certain period.
FCIF counter; IF counter for counting IF signals for a certain period; AFCIF counter and D / A for varying voltage to TCXO based on measurement results of IF counter
A CPU for controlling the converter is provided. Even if the accuracy of the TCXO is degraded, the IF frequency is directly measured by the IF counter and reflected in the TCXO frequency control.
This is to prevent the C side lock.

【0009】以上により、TCXOが精度劣化した場合
でもAFC制御時のサイドロックを防止する回路を提供
することができる。
As described above, it is possible to provide a circuit for preventing the side lock during the AFC control even when the accuracy of the TCXO is deteriorated.

【0010】[0010]

【発明の実施の形態】本発明の請求項1に記載の発明
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備えたものであり、TCXOが精度
劣化した場合でもAFC制御時のサイドロックを防止す
ることができるという作用を有する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention according to claim 1 of the present invention provides a temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), and a signal received from an antenna as an IF. And a voltage controlled oscillator (V) that generates an IF × N clock.
CO), a frequency error detection unit for detecting a frequency error from the IF signal, a frequency correction unit for performing frequency correction from the frequency correction pulse and outputting a corrected IF signal (AFCIF), and an AFCI for counting the AFCIF signal for a certain period of time.
The TCXO includes an F counter, an IF counter for counting an IF signal for a predetermined period, and a CPU for controlling a D / A converter for varying a voltage to the TCXO from the measurement result of the AFCIF counter and the IF counter. There is an effect that side lock during AFC control can be prevented even when accuracy deteriorates.

【0011】本発明の請求項2に記載の発明は、RF部
から出力されるIF信号から周波数の進み・遅れを検出
・蓄積し、周波数補正パルスを出力する段階と、周波数
補正パルスによってN−1分周・N+1分周を行ないA
FCIF信号を生成する段階と、生成したAFCIF信
号を周波数の測定のために一定期間カウントし、そのカ
ウント値から補正値を計算してD/A変換器に温度補償
型水晶発振器(TCXO)の周波数を制御する値を書き
込み温度補償型水晶発振器(TCXO)の周波数を制御
する段階と、一定期間IF信号の周波数を直接測定し、
温度補償型水晶発振器(TCXO)がサイドロックして
いないかを検出する段階と、サイドロックが検出された
場合、温度補償型水晶発振器(TCXO)を制御してい
るD/A変換器に調整済みのセンター値を書き込むこと
でAFCのサイドロックを防ぎ、正常なAFC制御に戻
す段階を含むことを特徴とするAFCサイドロック防止
方法としたものであり、TCXOが精度劣化した場合で
もAFC制御時のサイドロックを防止することができる
という作用を有する。
According to a second aspect of the present invention, there is provided a method for detecting and accumulating a frequency advance / delay from an IF signal output from an RF unit and outputting a frequency correction pulse; A by dividing by 1 and dividing by N + 1
Generating the FCIF signal, counting the generated AFCIF signal for a certain period of time for frequency measurement, calculating a correction value from the count value, and providing the D / A converter with the frequency of the temperature compensated crystal oscillator (TCXO). Controlling the frequency of the temperature compensated crystal oscillator (TCXO) and directly measuring the frequency of the IF signal for a certain period,
Detecting whether the temperature-compensated crystal oscillator (TCXO) is not side-locked, and adjusting the D / A converter controlling the temperature-compensated crystal oscillator (TCXO) when side-lock is detected AFC side lock prevention method comprising a step of preventing AFC side lock by writing the center value of AFC and returning to normal AFC control. Even if TCXO is deteriorated in accuracy, the AFC side lock is prevented. It has the effect that side lock can be prevented.

【0012】本発明の請求項3に記載の発明は、請求項
1に記載のAFCサイドロック防止回路を具備すること
を特徴とするディジタル携帯電話装置としたものであ
り、TCXOが精度劣化した場合でもAFC制御時のサ
イドロックを防止することができるという作用を有す
る。
According to a third aspect of the present invention, there is provided a digital portable telephone device comprising the AFC side lock prevention circuit according to the first aspect, wherein the TCXO is degraded in accuracy. However, it has the effect that side lock during AFC control can be prevented.

【0013】以下、本発明の実施の形態について、図
1、図2を用いて説明する。図1は、本発明の実施の形
態のAFCサイドロック防止回路の構成を示すものであ
る。図1においてAFCサイドロック防止回路は、RF
部と電圧制御発振器(VCO)の源振になる温度補償型
水晶発振器(TCXO)10と、アンテナから受信した信
号をIF帯にまでダウンコンバートするRF部11と、I
F×Nのクロックを生成する電圧制御発振器(VCO)
12と、IF信号から周波数誤差を検出する周波数誤差検
出部13と、周波数補正パルスから周波数の補正を行ない
補正後IF信号(AFCIF)を出力する周波数補正部
14と、AFCIF信号を一定期間カウントするAFCI
Fカウンタ15と、IF信号を一定期間カウントするIF
カウンタ18と、AFCIFカウンタ15とIFカウンタ18
の測定結果からTCXO10への電圧を可変するD/A変
換器17を制御するCPU16とから構成されている。
An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows a configuration of an AFC side lock prevention circuit according to an embodiment of the present invention. In FIG. 1, the AFC side lock prevention circuit is RF
And a temperature-compensated crystal oscillator (TCXO) 10 as a source oscillation of a voltage controlled oscillator (VCO), an RF unit 11 for down-converting a signal received from an antenna to an IF band,
Voltage controlled oscillator (VCO) for generating F × N clock
12, a frequency error detector 13 for detecting a frequency error from the IF signal, and a frequency corrector for correcting the frequency from the frequency correction pulse and outputting a corrected IF signal (AFCIF)
14 and AFCI to count AFCIF signal for a certain period
F counter 15 and IF for counting IF signal for a certain period
Counter 18, AFC IF counter 15, IF counter 18
And a CPU 16 for controlling a D / A converter 17 for varying the voltage to the TCXO 10 based on the measurement result.

【0014】以上のように構成されたAFCサイドロッ
ク防止回路について、図1、図2を用いてその動作を説
明する。
The operation of the AFC side lock prevention circuit configured as described above will be described with reference to FIGS.

【0015】図1においてRF部11から出力されるIF
信号から周波数誤差検出部13が周波数の進み・遅れを検
出・蓄積し、周波数補正パルスを出力する。
In FIG. 1, the IF output from the RF unit 11
The frequency error detection unit 13 detects and accumulates the leading and lagging of the frequency from the signal, and outputs a frequency correction pulse.

【0016】また、周波数の進み・遅れについては図2
に示すようにπ/4シフトQPSKの変調信号を復調し
ているため受信感度が良い場合、各象限での中心でIF
信号が検出されるが受信感度が劣化して周波数がずれて
くると周波数進み、周波数遅れどちらかの偏った位置で
IF信号が検出される。
FIG. 2 shows the frequency advance / delay.
As shown in the figure, since the π / 4 shift QPSK modulation signal is demodulated, if the reception sensitivity is good, IF at the center of each quadrant
A signal is detected, but if the reception sensitivity is degraded and the frequency is shifted, the frequency is advanced, and the IF signal is detected at one of the two positions where the frequency is delayed.

【0017】周波数補正部14では、通常、電圧制御発振
器(VCO)12が生成するIF×NのクロックをN分周
しているが周波数誤差検出部13からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
The frequency corrector 14 normally divides the frequency of the IF × N clock generated by the voltage controlled oscillator (VCO) 12 by N. However, the frequency correction pulse from the frequency error detector 13 divides the frequency by N-1. Perform N + 1 frequency division to generate an AFCIF signal.

【0018】通常のAFC制御では、AFCIFカウン
タ15が、一定期間AFCIF信号の周波数を測定し、C
PU16がAFCIFカウンタ15の値を読み取る。CPU
16は、読み取った値から補正値を計算してD/A変換器
17に温度補償型水晶発振器(TCXO)10の周波数を制
御するための値を書き込みAFC制御を行なう。
In normal AFC control, the AFCIF counter 15 measures the frequency of the AFCIF signal for a certain period,
PU 16 reads the value of AFCIF counter 15. CPU
16 is a D / A converter that calculates a correction value from the read value.
A value for controlling the frequency of the temperature-compensated crystal oscillator (TCXO) 10 is written in 17 to perform AFC control.

【0019】ここでTCXO10が精度劣化した場合、図
2において本来存在すべき象限を大きく超える位置まで
周波数がずれることがあり、隣の象限の中心まで周波数
がずれてしまうとTCXOの周波数がロックしてしまう
AFCサイドロックが発生する。IFカウンタ18は、一
定期間IF信号の周波数を直接測定し、温度補償型水晶
発振器(TCXO)10がロックしていないかをCPU16
が検出することができる。
If the accuracy of the TCXO 10 is deteriorated, the frequency may be shifted to a position that greatly exceeds the quadrant that should originally exist in FIG. 2. AFC side lock occurs. The IF counter 18 directly measures the frequency of the IF signal for a certain period, and determines whether the temperature compensated crystal oscillator (TCXO) 10 is locked or not.
Can be detected.

【0020】AFCサイドロックが検出された場合、C
PU16は、温度補償型水晶発振器(TCXO)10を制御
しているD/A変換器17に調整済みのセンター値を書き
込むことでAFCのサイドロックを防ぎ、正常なAFC
制御に戻すことができる。
When the AFC side lock is detected, C
The PU 16 prevents the side lock of the AFC by writing the adjusted center value to the D / A converter 17 which controls the temperature-compensated crystal oscillator (TCXO) 10, and the normal AFC
Control can be returned.

【0021】以上のように本発明の実施の形態によれ
ば、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、各カウンタの測定結果からTCXOへの電圧
を可変するD/A変換器を制御するCPUを設けること
により、TCXOが精度劣化した場合でもAFCのサイ
ドロックを防止することができる。
As described above, according to the embodiment of the present invention, a temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), and a signal received from an antenna are converted to an IF band. An RF unit that downconverts the signal to a voltage-controlled oscillator (V
CO), a frequency error detection unit for detecting a frequency error from the IF signal, a frequency correction unit for performing frequency correction from the frequency correction pulse and outputting a corrected IF signal (AFCIF), and an AFCI for counting the AFCIF signal for a certain period of time.
By providing an F counter, an IF counter that counts IF signals for a fixed period, and a CPU that controls a D / A converter that varies the voltage to TCXO based on the measurement result of each counter, AFC is performed even if the TCXO deteriorates in accuracy. Side lock can be prevented.

【0022】[0022]

【発明の効果】以上のように本発明は、RF部と電圧制
御発振器(VCO)の源振になる温度補償型水晶発振器
(TCXO)と、アンテナから受信した信号をIF帯に
までダウンコンバートするRF部と、IF×Nのクロッ
クを生成する電圧制御発振器(VCO)と、IF信号か
ら周波数誤差を検出する周波数誤差検出部と、周波数補
正パルスから周波数の補正を行ない補正後IF信号(A
FCIF)を出力する周波数補正部と、AFCIF信号
を一定期間カウントするAFCIFカウンタと、IF信
号を一定期間カウントするIFカウンタと、前記AFC
IFカウンタ及びIFカウンタの測定結果からTCXO
への電圧を可変するD/A変換器を制御するCPUを設
けることにより、TCXOが精度劣化した場合でもAF
C制御時のサイドロックを防止する回路を提供すること
ができる。
As described above, according to the present invention, a temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO) and a signal received from an antenna are down-converted to an IF band. An RF unit, a voltage controlled oscillator (VCO) for generating an IF × N clock, a frequency error detection unit for detecting a frequency error from the IF signal, and a corrected IF signal (A
FCIF), an AFCIF counter that counts AFCIF signals for a certain period, an IF counter that counts IF signals for a certain period,
TCXO from IF counter and measurement result of IF counter
By providing a CPU that controls a D / A converter that varies the voltage to the
A circuit for preventing side lock during C control can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるAFCサイドロッ
ク防止回路の構成を示すブロック図、
FIG. 1 is a block diagram showing a configuration of an AFC side lock prevention circuit according to an embodiment of the present invention;

【図2】AFC誤差補正を説明するための図、FIG. 2 is a diagram for explaining AFC error correction;

【図3】従来のAFC制御回路の構成を示すブロック図
である。
FIG. 3 is a block diagram illustrating a configuration of a conventional AFC control circuit.

【符号の説明】[Explanation of symbols]

10、30 温度補償型水晶発振器(TCXO) 11、31 RF部 12、32 電圧制御発振器(VCO) 13、33 周波数誤差検出部 14、34 周波数補正部 15、35 AFCIFカウンタ 16、36 CPU 17、37 D/A変換器 18 IFカウンタ 10, 30 Temperature Compensated Crystal Oscillator (TCXO) 11, 31 RF Unit 12, 32 Voltage Controlled Oscillator (VCO) 13, 33 Frequency Error Detector 14, 34 Frequency Corrector 15, 35 AFCIF Counter 16, 36 CPU 17, 37 D / A converter 18 IF counter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 RF部と電圧制御発振器(VCO)の源
振になる温度補償型水晶発振器(TCXO)と、アンテ
ナから受信した信号をIF帯にまでダウンコンバートす
るRF部と、IF×Nのクロックを生成する電圧制御発
振器(VCO)と、IF信号から周波数誤差を検出する
周波数誤差検出部と、周波数補正パルスから周波数の補
正を行ない補正後IF信号(AFCIF)を出力する周
波数補正部と、AFCIF信号を一定期間カウントする
AFCIFカウンタと、IF信号を一定期間カウントす
るIFカウンタと、前記AFCIFカウンタ及びIFカ
ウンタの測定結果からTCXOへの電圧を可変するD/
A変換器を制御するCPUを備えることを特徴とするA
FCサイドロック防止回路。
A temperature-compensated crystal oscillator (TCXO) serving as a source oscillation of an RF unit and a voltage controlled oscillator (VCO), an RF unit for down-converting a signal received from an antenna to an IF band, and an IF × N A voltage controlled oscillator (VCO) for generating a clock, a frequency error detection unit for detecting a frequency error from the IF signal, a frequency correction unit for correcting the frequency from the frequency correction pulse and outputting a corrected IF signal (AFCIF), An AFCIF counter for counting the AFCIF signal for a certain period of time; an IF counter for counting the IF signal for a certain period of time;
A comprising a CPU for controlling the A converter.
FC side lock prevention circuit.
【請求項2】 RF部から出力されるIF信号から周波
数の進み・遅れを検出・蓄積し、周波数補正パルスを出
力する段階と、周波数補正パルスによってN−1分周・
N+1分周を行ないAFCIF信号を生成する段階と、
生成したAFCIF信号を周波数の測定のために一定期
間カウントし、そのカウント値から補正値を計算してD
/A変換器に温度補償型水晶発振器(TCXO)の周波
数を制御する値を書き込み温度補償型水晶発振器(TC
XO)の周波数を制御する段階と、一定期間IF信号の
周波数を直接測定し、温度補償型水晶発振器(TCX
O)がサイドロックしていないかを検出する段階と、サ
イドロックが検出された場合、温度補償型水晶発振器
(TCXO)を制御しているD/A変換器に調整済みの
センター値を書き込むことでAFCのサイドロックを防
ぎ、正常なAFC制御に戻す段階を含むことを特徴とす
るAFCサイドロック防止方法。
2. A step of detecting and accumulating a lead / lag of a frequency from an IF signal output from an RF unit and outputting a frequency correction pulse;
Performing N + 1 frequency division to generate an AFCIF signal;
The generated AFCIF signal is counted for a certain period for frequency measurement, a correction value is calculated from the count value, and D
A value for controlling the frequency of the temperature-compensated crystal oscillator (TCXO) is written into the / A converter and the temperature-compensated crystal oscillator (TC
XO) frequency, and the frequency of the IF signal is directly measured for a certain period of time to obtain a temperature-compensated crystal oscillator (TCX).
O) detecting whether side lock has occurred, and, if side lock is detected, writing an adjusted center value to a D / A converter controlling a temperature compensated crystal oscillator (TCXO). A step of preventing AFC side lock and returning to normal AFC control.
【請求項3】 請求項1に記載のAFCサイドロック防
止回路を具備することを特徴とするディジタル携帯電話
装置。
3. A digital portable telephone device comprising the AFC side lock prevention circuit according to claim 1.
JP17380498A 1998-06-08 1998-06-08 Afc side lock preventing circuit Pending JPH11355102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17380498A JPH11355102A (en) 1998-06-08 1998-06-08 Afc side lock preventing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17380498A JPH11355102A (en) 1998-06-08 1998-06-08 Afc side lock preventing circuit

Publications (1)

Publication Number Publication Date
JPH11355102A true JPH11355102A (en) 1999-12-24

Family

ID=15967479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17380498A Pending JPH11355102A (en) 1998-06-08 1998-06-08 Afc side lock preventing circuit

Country Status (1)

Country Link
JP (1) JPH11355102A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360887A (en) * 2000-01-06 2001-10-03 Nec Corp Clock Generator
US7072631B2 (en) 2002-05-09 2006-07-04 Nec Corporation Mobile communication terminal and method of calibrating frequency in the same
JP2007189654A (en) * 2005-12-16 2007-07-26 Hitachi Kokusai Electric Inc Afc circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360887A (en) * 2000-01-06 2001-10-03 Nec Corp Clock Generator
US6373314B2 (en) 2000-01-06 2002-04-16 Nec Corporation Clock generator and digital or telephone portable terminal using the same
GB2360887B (en) * 2000-01-06 2003-10-29 Nec Corp Clock generator and digital or telephone portable terminal using the same
US7072631B2 (en) 2002-05-09 2006-07-04 Nec Corporation Mobile communication terminal and method of calibrating frequency in the same
JP2007189654A (en) * 2005-12-16 2007-07-26 Hitachi Kokusai Electric Inc Afc circuit

Similar Documents

Publication Publication Date Title
US7397312B2 (en) Spectrum analyzer and method for correcting frequency errors
US10523219B2 (en) Phase locked loop and control method therefor
CA1299255C (en) Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication
US7230496B2 (en) Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
US7994867B2 (en) Oscillator control apparatus
US6400930B1 (en) Frequency tuning for radio transceivers
JP5010704B2 (en) Local oscillator
US8044722B2 (en) Oscillation frequency control circuit
US7680224B2 (en) Apparatus and method for automatic frequency correction for a receiver system
US7693482B2 (en) Mobile positioning
US8466716B2 (en) Synthesizer, synthesizer module, and reception device and electronic device using same
JPH0856153A (en) Oscillation circuit having frequency correction function
JP4089003B2 (en) Receiver and receiving method
JPH11355102A (en) Afc side lock preventing circuit
JPH08195691A (en) Receiving circuit
JP3988392B2 (en) Portable wireless terminal, AFC control method, and AFC control program
JP2002217714A (en) Reference frequency generator
JPH1093432A (en) Frequency synthesizer
JPH06326740A (en) Mobile radio equipment
JP4105169B2 (en) Frequency synthesizer, radio communication system using the same, and control method of frequency synthesizer
JP2002217713A (en) Reference frequency generator
JP2014207534A (en) Reference signal generation device and reference signal generation method
JP3436498B2 (en) Clock generation circuit with frequency correction function
JPH08189959A (en) Doppler position measuring instrument
JPS6223609A (en) Afc circuit