JPH11355055A - Distortion compensating circuit and low distortion semiconductor amplifier - Google Patents

Distortion compensating circuit and low distortion semiconductor amplifier

Info

Publication number
JPH11355055A
JPH11355055A JP15624398A JP15624398A JPH11355055A JP H11355055 A JPH11355055 A JP H11355055A JP 15624398 A JP15624398 A JP 15624398A JP 15624398 A JP15624398 A JP 15624398A JP H11355055 A JPH11355055 A JP H11355055A
Authority
JP
Japan
Prior art keywords
distortion
circuit
distortion compensation
compensation circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15624398A
Other languages
Japanese (ja)
Other versions
JP3335907B2 (en
Inventor
Kazuhisa Yamauchi
和久 山内
Kazutomi Mori
一富 森
Masatoshi Nakayama
正敏 中山
Sunao Takagi
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15624398A priority Critical patent/JP3335907B2/en
Publication of JPH11355055A publication Critical patent/JPH11355055A/en
Application granted granted Critical
Publication of JP3335907B2 publication Critical patent/JP3335907B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a reduced distortion compensation amount suitable for making into a monolythic configuration by connecting a circuit, to which a resistor and a DC power source are serially connected, and a circuit, to which a diode biased in a prescribed direction is serially connected, parallelly to a signal path between an input terminal and an output terminal and serially connecting capacitors on the input side and output side of that signal path. SOLUTION: The circuit, to which a resistor 3 and a DC power source 7 are serially connected, and the circuit, to which a circuit provided with at least one of inductors 4 and 5 and a diode 6 biased forward are serially connected, are respectively parallelly connected to the signal path between an input terminal 8 and an output terminal 9. Then, capacitors 1 and 2 are serially connected on the input side and output side of that signal path. Thus, the distortion compensating circuit is constituted for reducing amplitude phase distortion by having characteristics inverse to the amplitude characteristics of an amplifier connected to the preceding or following step.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、高周波増幅器等
の入力側または出力側に設けることで、高周波増幅器が
有する振幅非線形性、位相非線形性を補償し、線形な特
性を得るための歪補償回路及び歪補償回路を用いて構成
される低歪半導体増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distortion compensation circuit which is provided on an input side or an output side of a high frequency amplifier or the like to compensate for amplitude nonlinearity and phase nonlinearity of the high frequency amplifier and obtain a linear characteristic. And a low-distortion semiconductor amplifier configured using a distortion compensation circuit.

【0002】[0002]

【従来の技術】低周波では、増幅器の非線形性の改善の
ために負帰還をかけることが行われている。しかし、高
周波では、帰還路における位相回転のため、負帰還をか
けることが難しい。そこで、高周波では、増幅器の非線
形性をキャンセルするような入出力特性を持つ歪補償回
路を増幅器の入力側または出力側に設けることで非線形
性の改善を行う。
2. Description of the Related Art At a low frequency, negative feedback is applied to improve nonlinearity of an amplifier. However, at high frequencies, it is difficult to apply negative feedback due to phase rotation in the feedback path. Therefore, at high frequencies, the nonlinearity is improved by providing a distortion compensation circuit having input / output characteristics that cancels the nonlinearity of the amplifier on the input side or the output side of the amplifier.

【0003】従来例1として、電子情報通信学会、信学
技報、ED96−189、MW96−152、並列ダイオー
ドを用いたマイクロ波簡易リニアライザをあげる。図2
8に従来例1で使用されている歪補償回路の回路構成を
示す。図28において、1101は抵抗、1102、1
103はキャパシタ、1104はダイオード、1105
は入力端子、1106は出力端子、1107はコントロ
ールバイアス端子である。
[0003] As a conventional example 1, a simple microwave linearizer using parallel diodes is described as IEICE, IEICE Technical Report, ED96-189, MW96-152. FIG.
8 shows a circuit configuration of the distortion compensation circuit used in the first conventional example. In FIG. 28, 1101 is a resistor, 1102, 1
103 is a capacitor, 1104 is a diode, 1105
Is an input terminal, 1106 is an output terminal, and 1107 is a control bias terminal.

【0004】マイクロ波信号は、入力端子1105に入
り、ダイオード1104のアノード端子に導かれる。ダ
イオード1104には抵抗1101を介して、コントロ
ールバイアス端子1107からバイアス電圧が印加され
ている。このダイオード1104により、入力されたマ
イクロ波信号は、前段または後段に接続される増幅器の
非線型性を補償するような振幅位相特性が与えられ、出
力端子1106より出力される。
[0004] The microwave signal enters the input terminal 1105 and is guided to the anode terminal of the diode 1104. A bias voltage is applied to the diode 1104 from a control bias terminal 1107 via a resistor 1101. The input microwave signal is given an amplitude and phase characteristic that compensates for the non-linearity of the amplifier connected to the preceding or subsequent stage by the diode 1104, and is output from the output terminal 1106.

【0005】また、図29は従来例2として特開昭63
−292708号公報に開示された非線形信号発生回路
を示す回路図である。図29において、1111はダイ
オード、1112は抵抗、1113はインダクタ、11
14は高周波信号の入力端子、1115a、1115b
はキャパシタ、1116はバイアス用端子である。
[0005] FIG.
FIG. 1 is a circuit diagram illustrating a nonlinear signal generation circuit disclosed in Japanese Patent Application No. -292708. In FIG. 29, 1111 is a diode, 1112 is a resistor, 1113 is an inductor, 11
14 is an input terminal for high frequency signals, 1115a, 1115b
Is a capacitor, and 1116 is a bias terminal.

【0006】高周波信号は、入力端子1114に入力さ
れ、ダイオード1111に導かれる。このダイオード1
111には、並列にインダクタ1113および抵抗11
12、キャパシタ1115a、1115bから構成され
る回路が接続されている。高周波信号は、ダイオード1
111により歪が与えられる。ダイオード1111によ
って与えられる歪はダイオードと並列に接続された回
路、および、バイアス端子1116によって供給された
電流によって決定される。
[0006] The high-frequency signal is input to an input terminal 1114 and guided to a diode 1111. This diode 1
111 includes an inductor 1113 and a resistor 11
12, a circuit composed of capacitors 1115a and 1115b is connected. High frequency signal is diode 1
The distortion is given by 111. The distortion imparted by diode 1111 is determined by the circuit connected in parallel with the diode and the current supplied by bias terminal 1116.

【0007】また、図30は従来例3として特開平4−
252506号公報に開示された先行歪線形化器を示す
回路図である。図30において、1121、1124、
1127、1132、1133はキャパシタ、112
2、1129、1130はインピーダンス整合回路網、
1123、1126はインダクタ、1125は抵抗、1
128はトランジスタ、1131はバラクタダイオー
ド、1134は入力端子、1135は出力端子である。
FIG. 30 shows a conventional example 3 as disclosed in Japanese Unexamined Patent Publication No.
FIG. 1 is a circuit diagram showing a predistortion linearizer disclosed in Japanese Patent Publication No. 252506. In FIG. 30, 1121, 1124,
1127, 1132 and 1133 are capacitors, 112
2, 1129 and 1130 are impedance matching networks,
1123, 1126 is an inductor, 1125 is a resistor, 1
128 is a transistor, 1131 is a varactor diode, 1134 is an input terminal, and 1135 is an output terminal.

【0008】高周波信号は、入力端子1134に入力さ
れ、ピンチオフ状態にされたトランジスタ1128に導
かれる。このトランジスタ1128により、従来例3で
示した先行歪線形化器の前段または後段に接続された利
得圧縮と位相歪が発生する増幅器に対し、振幅歪に対す
る補償を行う。次に、トランジスタ1128により振幅
歪が補償された信号は、トランジスタ1128の出力端
に接続されているダイオード1131により、位相歪が
補償される。振幅位相歪が補償された信号を出力端子1
135から得る。
[0008] The high-frequency signal is input to the input terminal 1134, and is guided to the transistor 1128 in a pinch-off state. The transistor 1128 compensates for the amplitude distortion of an amplifier connected to a stage preceding or succeeding the predistortion linearizer shown in the conventional example 3 and which generates a gain compression and a phase distortion. Next, the signal whose amplitude distortion is compensated for by the transistor 1128 is compensated for phase distortion by the diode 1131 connected to the output terminal of the transistor 1128. Output terminal 1 is a signal whose amplitude and phase distortion has been compensated.
Obtained from 135.

【0009】さらに、図31は従来例4として特開平5
−83585号公報に開示された水平偏向回路を示す回
路図である。図31において、1141はトランジス
タ、1142は可変直流電圧源、1143はチョークコ
イル、1144はダンパーダイオード、1145は共振
キャパシタ、1146は水平偏向コイル、1147はS
字補正キャパシタ、1148は補正コイル、1149は
変調用トランス、1149aは1次側巻き線、1149
bは2次側巻き線、1150は変調源である。
FIG. 31 shows a conventional example 4 as disclosed in
FIG. 1 is a circuit diagram showing a horizontal deflection circuit disclosed in JP-A-83585. In FIG. 31, 1141 is a transistor, 1142 is a variable DC voltage source, 1143 is a choke coil, 1144 is a damper diode, 1145 is a resonance capacitor, 1146 is a horizontal deflection coil, and 1147 is S
Character correction capacitor, 1148 is a correction coil, 1149 is a modulation transformer, 1149a is a primary winding, 1149
b is a secondary winding, and 1150 is a modulation source.

【0010】トランジスタ1141がドライブ信号によ
ってオンオフすると、水平偏向コイル1146にはS字
補正キャパシタ1147によってS字補正された鋸波状
の電流が流れる。可変直流電圧源1142からは垂直周
期のパラボラ波状の電圧が供給されるため、主に画面の
左右端部における左右ピン歪が補正される。
When the transistor 1141 is turned on / off by a drive signal, a sawtooth current whose S-shape has been corrected by the S-shape correction capacitor 1147 flows through the horizontal deflection coil 1146. Since a variable DC voltage source 1142 supplies a parabolic wave-like voltage having a vertical period, distortion of the left and right pins mainly at the left and right ends of the screen is corrected.

【0011】[0011]

【発明が解決しようとする課題】歪補償回路は、歪補償
回路の前段または後段に接続される増幅器の振幅位相特
性と逆の特性をもつことで、振幅位相歪を低減する。つ
まり、歪補償回路の振幅位相特性と増幅器の振幅位相特
性が逆の形状を有し、かつ、これらを組み合わせた際、
平坦な特性となるように電力レベルを一致させる必要が
ある。そこで、歪補償回路には、増幅器の特性に合わせ
て、振幅位相特性の形状および電力を調整できることが
望まれる。
The distortion compensating circuit reduces the amplitude and phase distortion by having a characteristic opposite to the amplitude and phase characteristics of an amplifier connected before or after the distortion compensating circuit. In other words, when the amplitude-phase characteristics of the distortion compensation circuit and the amplitude-phase characteristics of the amplifier have opposite shapes, and when these are combined,
The power levels need to be matched so that the characteristics are flat. Therefore, it is desired that the distortion compensating circuit can adjust the shape and power of the amplitude and phase characteristics in accordance with the characteristics of the amplifier.

【0012】上述した従来例1は、構成が非常に簡単
で、小型化、モノリシック化に適した構成である。しか
し、従来例1の回路は、あまりに構成が単純であるがた
めに、調整可能個所が少なく、振幅位相歪を十分に補償
できない問題点があった。また、信号線路とダイオード
が直接接続されていることから、素子の大きさによって
入力電力の増加に対し利得が増加し、位相が遅れる特性
が得られる電力範囲が制限される問題点があった。
The prior art 1 described above has a very simple structure and is suitable for miniaturization and monolithic construction. However, the circuit of the conventional example 1 has a problem that the configuration is too simple, so that there are few adjustable points and the amplitude and phase distortion cannot be sufficiently compensated. Further, since the signal line and the diode are directly connected, there is a problem that the gain increases with an increase in the input power depending on the size of the element, and the power range in which the characteristic of delaying the phase is obtained is limited.

【0013】また、従来例2は、構成が非常に簡単で、
小型化、モノリシック化に適した構成である。しかし、
従来例2の回路は、あまりに構成が単純であるがため
に、調整可能個所が少なく、振幅位相歪を十分に補償で
きない問題点があった。また、ダイオードの容量を並列
に接続したインダクタにより打ち消しあわせていること
から、適用できる周波数帯域幅に制限が生じ広帯域化に
問題点があった。さらに、入力端子とダイオードが直接
接続されていることから、素子の大きさによって振幅位
相特性を補償できる入力電力範囲に制限される問題点が
あった。
The prior art 2 has a very simple structure.
This configuration is suitable for miniaturization and monolithicization. But,
The circuit of the conventional example 2 has a problem that the configuration is too simple, so that there are few adjustable points and the amplitude and phase distortion cannot be sufficiently compensated. Further, since the capacitance of the diode is canceled by the inductor connected in parallel, the applicable frequency bandwidth is limited, and there is a problem in widening the bandwidth. Furthermore, since the input terminal is directly connected to the diode, there is a problem that the input power range is limited by the size of the element so that the amplitude and phase characteristics can be compensated.

【0014】また、従来例3は、構成が簡単で、小型
化、モノリシック化に適した構成である。しかし、増幅
器の振幅位相特性を補償する為には、トランジスタとバ
ラクタダイオードの2素子を使う必要が有る問題点があ
った。また、トランジスタは位相特性を直接案内する変
調電圧検出器として動作している為、振幅特性をほとん
ど補償する必要がなく、位相特性のみを補償する場合で
も必須の構成になる問題点があった。さらに、トランジ
スタのバイアスをピンチオフ状態にしていることから、
温度によってトランジスタの特性が変化し、従来例3の
回路の振幅特性が変化するという問題点があった。
The prior art 3 has a simple structure, and is suitable for miniaturization and monolithic construction. However, there is a problem that it is necessary to use two elements, a transistor and a varactor diode, to compensate for the amplitude and phase characteristics of the amplifier. In addition, since the transistor operates as a modulation voltage detector that directly guides the phase characteristic, it is not necessary to substantially compensate the amplitude characteristic, and there is a problem that the configuration is indispensable even when only the phase characteristic is compensated. Furthermore, since the transistor bias is in the pinch-off state,
There is a problem that the characteristics of the transistor change depending on the temperature, and the amplitude characteristics of the circuit of the conventional example 3 change.

【0015】さらに、従来例4は、簡単な構成で左右ピ
ン歪を補正することが可能である。しかし、従来例4で
用いられているダイオードは、共振回路で発生した波を
減衰させるために用いられており、このダイオードによ
って左右ピン歪を補正しているわけではない。
Further, in Conventional Example 4, it is possible to correct left and right pin distortion with a simple configuration. However, the diode used in Conventional Example 4 is used to attenuate the wave generated in the resonance circuit, and does not necessarily correct the left and right pin distortion with this diode.

【0016】この発明は、上記のような問題点を解決す
るためになされたもので、小型でモノリシック化に適し
た歪補償量を得ることができる歪補償回路及び歪補償回
路を用いて構成される低歪半導体増幅器を得ることを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is configured using a distortion compensation circuit and a distortion compensation circuit capable of obtaining a small amount of distortion compensation suitable for monolithization. It is an object to obtain a low distortion semiconductor amplifier.

【0017】[0017]

【課題を解決するための手段】この発明に係る歪補償回
路は、前段または後段に接続される増幅器の特性と逆特
性を持つことにより振幅位相歪を低減する歪補償回路に
おいて、抵抗と直流電源が直列に接続された回路と、イ
ンダクタまたは抵抗のいずれか少なくとも一つを含む回
路と順方向にバイアスされたダイオードが直列に接続さ
れた回路とが、入力端子と出力端子間の信号路に対しそ
れぞれ並列に接続され、当該信号路の入力側及び出力側
にはキャパシタが直列に接続されたことを特徴とするも
のである。
SUMMARY OF THE INVENTION A distortion compensating circuit according to the present invention is a distortion compensating circuit for reducing amplitude and phase distortion by having characteristics opposite to those of an amplifier connected to a preceding stage or a succeeding stage. Are connected in series, a circuit including at least one of an inductor and a resistor, and a circuit in which a forward-biased diode is connected in series are connected to a signal path between an input terminal and an output terminal. Each is connected in parallel, and a capacitor is connected in series to an input side and an output side of the signal path.

【0018】また、上記ダイオードに対し、インダク
タ、抵抗またはキャパシタのいずれか少なくとも一つを
並列に接続したことを特徴とするものである。
Further, at least one of an inductor, a resistor and a capacitor is connected in parallel to the diode.

【0019】また、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路のインダクタを、線路を用い
て分布定数的に構成したことを特徴とするものである。
Further, the inductor of a circuit including at least one of an inductor and a resistor connected in series with the forward-biased diode is formed as a distributed constant using a line. It is.

【0020】また、上記抵抗と直流電源が直列に接続し
た回路の抵抗を、トランジスタのドレイン(コレク
タ)、ソース(エミッタ)間の抵抗で置き換えたことを
特徴とするものである。
Further, the invention is characterized in that the resistance of the circuit in which the resistance and the DC power supply are connected in series is replaced by the resistance between the drain (collector) and the source (emitter) of the transistor.

【0021】また、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路の抵抗を、トランジスタのド
レイン(コレクタ)、ソース(エミッタ)間の抵抗で置
き換えたことを特徴とするものである。
The resistance of a circuit including at least one of an inductor and a resistor connected in series with the forward-biased diode is replaced with a resistance between a drain (collector) and a source (emitter) of the transistor. It is characterized by having.

【0022】また、上記順方向バイアスされたダイオー
ドを直列に複数個接続したことを特徴とするものであ
る。
Also, the invention is characterized in that a plurality of the forward-biased diodes are connected in series.

【0023】また、上記順方向バイアスされたダイオー
ドを並列に複数個接続したことを特徴とするものであ
る。
Also, the invention is characterized in that a plurality of the forward-biased diodes are connected in parallel.

【0024】また、入力側または出力側のいずれか少な
くとも一つに整合回路を有することを特徴とするもので
ある。
Further, a matching circuit is provided on at least one of the input side and the output side.

【0025】また、上記歪補償回路を、90度ハイブリ
ッドを用いてバランス型としたことを特徴とするもので
ある。
Further, the distortion compensating circuit is characterized in that it is a balanced type using a 90-degree hybrid.

【0026】また、上記歪補償回路を縦列に接続したこ
とを特徴とするものである。
Further, the invention is characterized in that the distortion compensation circuits are connected in cascade.

【0027】また、この発明に係る低歪半導体増幅器
は、上記歪補償回路を高出力増幅器と組み合わせてフィ
ードフォワード型またはフィードバック型低歪半導体増
幅器としたことを特徴とするものである。
Further, the low distortion semiconductor amplifier according to the present invention is characterized in that the distortion compensation circuit is combined with a high output amplifier to form a feedforward type or feedback type low distortion semiconductor amplifier.

【0028】[0028]

【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1による歪補償回路の構成を示す回路図であ
る。図中、1、2はキャパシタ、3は抵抗、4はインダ
クタ、5は抵抗、6はダイオード、7は直流電源、8は
入力端子、9は出力端子であり、この実施の形態1の歪
補償回路の場合、抵抗3,4およびインダクタ4を介し
て順方向バイアスされたダイオード6が入力端子8と出
力端子9との間の信号路に対して並列に接続されてい
る。なお、インダクタ4と抵抗5は順方向にバイアスさ
れたダイオード6が直列に接続されているが、インダク
タ4または抵抗5のいずれか少なくとも一つのみ順方向
にバイアスされたダイオード6に直列に接続されればよ
い。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 1 of the present invention. In the figure, 1 and 2 are capacitors, 3 is a resistor, 4 is an inductor, 5 is a resistor, 6 is a diode, 7 is a DC power supply, 8 is an input terminal, and 9 is an output terminal. In the case of the circuit, a forward-biased diode 6 is connected in parallel to the signal path between the input terminal 8 and the output terminal 9 via the resistors 3 and 4 and the inductor 4. The inductor 4 and the resistor 5 are connected in series with a forward-biased diode 6, but only at least one of the inductor 4 and the resistor 5 is connected in series with the forward-biased diode 6. Just do it.

【0029】次に動作について説明する。図2に入力電
力に対する利得、通過位相特性を示す。図2より、入力
電力Pinの増加に対し、利得Gainが増加し、位相Phase
が遅れる特性が得られることがわかる。
Next, the operation will be described. FIG. 2 shows gain and passing phase characteristics with respect to input power. From FIG. 2, the gain Gain increases with an increase in the input power Pin, and the phase Phase
It can be seen that a characteristic that delays is obtained.

【0030】また、図3に直流電源7の直流電圧をパラ
メータとした時の入力電力に対する利得、通過位相特性
を示す。直流電圧(5V、3V、1V)を変化させるこ
とで、図1の歪補償回路の利得、通過位相特性を容易に
調整できることがわかる。
FIG. 3 shows gain and passing phase characteristics with respect to input power when the DC voltage of the DC power supply 7 is used as a parameter. It can be seen that by changing the DC voltage (5 V, 3 V, 1 V), the gain and pass phase characteristics of the distortion compensation circuit of FIG. 1 can be easily adjusted.

【0031】さらに、図4に抵抗5の抵抗値をパラメー
タとしたときの入力電力に対する利得、通過位相特性を
示す。抵抗5の抵抗値を変化させることで、利得、通過
位相特性の調整および入力電力に対する感度を調整でき
る。
FIG. 4 shows gain and passing phase characteristics with respect to input power when the resistance value of the resistor 5 is used as a parameter. By changing the resistance value of the resistor 5, the gain, the adjustment of the passing phase characteristic, and the sensitivity to the input power can be adjusted.

【0032】従って、上記実施の形態1によれば、抵抗
3と直流電源7が直列に接続された回路と、インダクタ
4または抵抗5のいずれか少なくとも一つを含む回路と
順方向にバイアスされたダイオード6が直列に接続され
た回路とが、入力端子8と出力端子9間の信号路に対し
それぞれ並列に接続され、当該信号路の入力側及び出力
側にはキャパシタ1、2が直列に接続されて、前段また
は後段に接続される増幅器の振幅特性と逆特性を持つこ
とにより振幅位相歪を低減する歪補償回路を構成したの
で、小型で、モノリシック化が可能な歪補償回路を得る
ことができる。
Therefore, according to the first embodiment, the circuit in which the resistor 3 and the DC power supply 7 are connected in series and the circuit including at least one of the inductor 4 and the resistor 5 are biased in the forward direction. A circuit in which a diode 6 is connected in series is connected in parallel to a signal path between an input terminal 8 and an output terminal 9, and capacitors 1 and 2 are connected in series to an input side and an output side of the signal path. Since the distortion compensating circuit configured to reduce the amplitude and phase distortion by having an inverse characteristic to the amplitude characteristic of the amplifier connected to the preceding or succeeding stage is configured, it is possible to obtain a small-sized, monolithic distortion compensating circuit. it can.

【0033】また、直流電源7の電圧を変化させること
で、歪補償回路の利得、通過位相特性を容易に調整する
ことができる。さらに、ダイオード6と直列に抵抗5が
接続された場合、抵抗値を変化させることで、歪補償回
路の利得、通過位相特性を調整でき、入力電力に対する
感度を調整することができる。
Further, by changing the voltage of the DC power supply 7, the gain and the passing phase characteristic of the distortion compensating circuit can be easily adjusted. Further, when the resistor 5 is connected in series with the diode 6, by changing the resistance value, the gain and the passing phase characteristic of the distortion compensation circuit can be adjusted, and the sensitivity to the input power can be adjusted.

【0034】実施の形態2.次に、図5の(a)、
(b)はこの発明の実施の形態2に係る歪補償回路の構
成を示す回路図である。図中、図1に示す実施の形態1
と同一部分は同一符号を付してその説明は省略する。新
たな符号として、10はダイオード6に並列接続された
キャパシタ、11と12は直列接続されてその接続体が
上記ダイオード6に並列接続されたインダクタとキャパ
シタである。また、13はダイオード6に並列接続され
た抵抗である。この実施の形態2の歪補償回路の場合、
抵抗5を介して順方向バイアスされたダイオード6が信
号路に対し並列に接続されている。なお、キャパシタ1
0、インダクタ11または抵抗13のいずれかがダイオ
ード6に並列接続されてもよい。
Embodiment 2 Next, FIG.
(B) is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 2 of the present invention. In the figure, the first embodiment shown in FIG.
The same parts as those in FIG. As a new symbol, 10 is a capacitor connected in parallel to the diode 6, and 11 and 12 are an inductor and a capacitor connected in series and connected in parallel with the diode 6. Reference numeral 13 denotes a resistor connected in parallel with the diode 6. In the case of the distortion compensation circuit of the second embodiment,
A diode 6 forward biased via a resistor 5 is connected in parallel to the signal path. Note that the capacitor 1
0, one of the inductor 11 and the resistor 13 may be connected to the diode 6 in parallel.

【0035】次に動作について説明する。図6は図5
(a)の回路における入力電力に対する利得、通過位相
特性を示す。図6より、入力電力Pinの増加に対し、利
得Gainが増加し、位相Phaseが遅れる特性が得られるこ
とがわかる。
Next, the operation will be described. FIG. 6 shows FIG.
3A shows gain and passing phase characteristics with respect to input power in the circuit of FIG. From FIG. 6, it can be seen that the gain Gain is increased and the phase is delayed with respect to the increase in the input power Pin.

【0036】また、図7は図5(a)において、ダイオ
ード6と並列に接続されたキャパシタ10の容量を大き
くした場合の利得、通過位相特性を示す。図7より、入
力電力Pinの増加に対し、利得Gainが増加し、位相Ph
aseが遅れる特性が得られているが、利得の変化に対
し、位相の変化が支配的なことがわかる。これより、キ
ャパシタ10の容量を大きな容量値とすることで、入力
電力の増加に対し、位相の遅れのみ得られることがわか
る。
FIG. 7 shows gain and passing phase characteristics when the capacitance of the capacitor 10 connected in parallel with the diode 6 in FIG. 5A is increased. As shown in FIG. 7, as the input power Pin increases, the gain Gain increases and the phase Ph increases.
Although the characteristic that ase is delayed is obtained, it can be seen that the change in phase is dominant with respect to the change in gain. From this, it can be seen that by setting the capacitance of the capacitor 10 to a large capacitance value, only a phase delay can be obtained with respect to an increase in input power.

【0037】さらに、図8は図5(b)において、ダイ
オード6と並列に接続されたキャパシタ10の容量とダ
イオード6の寄生容量が、インダクタ11と共振するよ
うなインダクタンスとした場合の利得、通過位相特性を
示す。
FIG. 8 is a diagram showing the gain and passage when the capacitance of the capacitor 10 connected in parallel to the diode 6 and the parasitic capacitance of the diode 6 in FIG. 3 shows phase characteristics.

【0038】ここで、キャパシタ12は直流素子用キャ
パシタであり、十分大きな容量値を有する。図8から、
入力電力の増加に対し、利得が増加し、位相が遅れる特
性が得られているが、位相の変化に対し、利得の変化が
支配的なことがわかる。これより、インダクタ11と並
列に接続されたキャパシタ10およびダイオード6の寄
生容量が共振するように、インダクタ11のインダクタ
ンスを設定することで、入力電力の増加に対し、利得の
増加のみ得られることがわかる。
Here, the capacitor 12 is a capacitor for a DC element and has a sufficiently large capacitance value. From FIG.
Although the gain is increased and the phase is delayed as the input power increases, the change in gain is dominant with respect to the change in phase. Thus, by setting the inductance of the inductor 11 so that the parasitic capacitance of the capacitor 10 and the diode 6 connected in parallel with the inductor 11 resonates, only an increase in gain can be obtained with an increase in input power. Recognize.

【0039】実施の形態3.次に、図9はこの発明の実
施の形態3に係る歪補償回路の構成を示す回路図であ
る。図中、図5に示す実施の形態2と同一部分は同一符
号を付してその説明は省略する。この実施の形態3の歪
補償回路の場合、順方向バイアスされたダイオード6が
信号路に対し並列に接続されている。
Embodiment 3 Next, FIG. 9 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 3 of the present invention. In the figure, the same parts as those of the second embodiment shown in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted. In the case of the distortion compensation circuit of the third embodiment, a forward-biased diode 6 is connected in parallel to the signal path.

【0040】次に動作について説明する。図10に入力
電力に対する利得、通過位相特性を示す。図10より、
入力電力Pinの増加に対し、利得Gainが増加し、位相
Phaseが遅れる特性が得られることがわかる。
Next, the operation will be described. FIG. 10 shows gain and passing phase characteristics with respect to input power. From FIG.
It can be seen that the gain Gain increases with an increase in the input power Pin, and a characteristic in which the phase is delayed is obtained.

【0041】実施の形態4.次に、図11はこの発明の
実施の形態4に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付してその説明は省略する、新たな符号として、1
4は図1に示す実施の形態1におけるインダクタ4を分
布定数的に構成した線路である。この実施の形態4の歪
補償回路の場合、線路14を介して順方向バイアスされ
たダイオード6が信号路に対し並列に接続されている。
Embodiment 4 FIG. Next, FIG. 11 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 4 of the present invention. In the figure, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
Reference numeral 4 denotes a line in which the inductor 4 in the first embodiment shown in FIG. In the case of the distortion compensating circuit of the fourth embodiment, the diode 6 which is forward-biased via the line 14 is connected in parallel to the signal path.

【0042】次に動作について説明する。図12に入力
電力に対する利得、通過位相特性を示す。図12より、
入力電力Pinの増加に対し、利得Gainが増加し、位相
Phaseが遅れる特性が得られることがわかる。
Next, the operation will be described. FIG. 12 shows gain and passing phase characteristics with respect to input power. From FIG.
It can be seen that the gain Gain increases with an increase in the input power Pin, and a characteristic in which the phase is delayed is obtained.

【0043】また、インダクタ4を分布定数的に構成し
た線路14を用いることで構造がより単純となることか
ら、モノリシック化をより容易に行うことができる。
Further, since the structure becomes simpler by using the line 14 in which the inductor 4 is formed with a distributed constant, monolithicization can be performed more easily.

【0044】実施の形態5.次に、図13はこの発明の
実施の形態5に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付してその説明は省略する。新たな符号として、1
5は図1に示す実施の形態1における抵抗3に置き換え
て設けられたトランジスタである。
Embodiment 5 FIG. Next, FIG. 13 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 5 of the present invention. In the figure, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. As a new code, 1
Reference numeral 5 denotes a transistor provided in place of the resistor 3 in the first embodiment shown in FIG.

【0045】次に動作について説明する。図14にトラ
ンジスタ15のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図14より、入力
電力Pinの増加に対し、利得Gainが増加し、位相Phas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ15のゲート電圧を変化させることで、容易にト
ランジスタのドレイン(コレクタ)−ソース(エミッ
タ)間の抵抗値を変えることができ、歪補償回路の利得
・通過位相特性を調整できる。
Next, the operation will be described. FIG. 14 shows gain and passing phase characteristics with respect to input power when the gate voltage of the transistor 15 is changed. From FIG. 14, the gain Gain increases with an increase in the input power Pin, and the phase Phas
It can be seen that the characteristic that e is delayed can be obtained. Further, by changing the gate voltage of the transistor 15, the resistance between the drain (collector) and the source (emitter) of the transistor can be easily changed, and the gain / pass phase characteristic of the distortion compensation circuit can be adjusted.

【0046】実施の形態6.次に、図15はこの発明の
実施の形態6に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付して示しその説明は省略する。新たな符号とし
て、16は図1に示す実施の形態1における抵抗5に置
き換えて設けられたトランジスタである。なお、図15
は図1のインダクタ4がない場合を示す。
Embodiment 6 FIG. Next, FIG. 15 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 6 of the present invention. In the figure, the same parts as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted. As a new reference numeral, 16 is a transistor provided in place of the resistor 5 in the first embodiment shown in FIG. Note that FIG.
Indicates a case where the inductor 4 of FIG. 1 is not provided.

【0047】次に動作について説明する。図16にトラ
ンジスタ16のゲート電圧を変化させた場合の入力電力
に対する利得、通過位相特性を示す。図16より、入力
電力Pinの増加に対し、利得Gainが増加し、位相Phas
eが遅れる特性が得られることがわかる。また、トラン
ジスタ16のゲート電圧を変化させることで、容易にト
ランジスタのドレイン(コレクタ)−ソース(エミッ
タ)間の抵抗値を変えることができ、利得、通過位相特
性を調整できる。
Next, the operation will be described. FIG. 16 shows gain and passing phase characteristics with respect to input power when the gate voltage of the transistor 16 is changed. From FIG. 16, the gain Gain increases with the increase of the input power Pin, and the phase Phas
It can be seen that the characteristic that e is delayed can be obtained. Further, by changing the gate voltage of the transistor 16, the resistance between the drain (collector) and the source (emitter) of the transistor can be easily changed, and the gain and the passing phase characteristics can be adjusted.

【0048】実施の形態7.次に、図17はこの発明の
実施の形態7に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付してその説明は省略する。新たな符号として、1
7はダイオード6に直列に接続されたダイオードであ
る。
Embodiment 7 FIG. Next, FIG. 17 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 7 of the present invention. In the figure, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. As a new code, 1
7 is a diode connected in series to the diode 6.

【0049】次に動作について説明する。図18にダイ
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図18より、入力電力Pinの増加
に対し、利得Gainが増加し、位相Phaseが遅れる特性
が得られることがわかる。また、ダイオード6と17の
ように、複数個直列に接続することにより、ダイオード
が1個の場合と比較して、より大きな利得、通過位相特
性の変化が得られる。
Next, the operation will be described. FIG. 18 shows a gain with respect to input power when a plurality of diodes are connected;
9 shows pass phase characteristics. From FIG. 18, it can be seen that the gain Gain is increased and the phase is delayed with respect to the increase in the input power Pin. Further, by connecting a plurality of diodes in series like the diodes 6 and 17, a larger change in gain and passing phase characteristics can be obtained as compared with the case of a single diode.

【0050】実施の形態8.次に、図19はこの発明の
実施の形態に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付してその説明は省略する。新たな符号として、1
8はダイオード6に並列接続されたダイオードである。
この実施の形態8の歪補償回路の場合、ダイオード6と
18には順方向バイアスが印加されている。
Embodiment 8 FIG. Next, FIG. 19 is a circuit diagram showing a configuration of a distortion compensation circuit according to an embodiment of the present invention. In the figure, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. As a new code, 1
8 is a diode connected in parallel with the diode 6.
In the case of the distortion compensation circuit according to the eighth embodiment, a forward bias is applied to the diodes 6 and 18.

【0051】次に動作について説明する。図20にダイ
オードを複数個接続した場合の入力電力に対する利得、
通過位相特性を示す。図20より、入力電力Pinの増加
に対し、利得Gainが増加し、位相Phaseが遅れる特性
が得られることがわかる。また、ダイオード6と18の
ように複数個並列接続することにより、ダイオードが1
個の場合と比較して、より大きな入力電力で、利得、通
過位相特性の変化が得られる。
Next, the operation will be described. FIG. 20 shows a gain with respect to input power when a plurality of diodes are connected;
9 shows pass phase characteristics. From FIG. 20, it can be seen that the gain Gain is increased and the phase is delayed with respect to the increase in the input power Pin. Also, by connecting a plurality of diodes in parallel as in diodes 6 and 18,
As compared with the case of the above-mentioned case, the change of the gain and the passing phase characteristic can be obtained with a larger input power.

【0052】実施の形態9.次に、図21はこの発明の
実施の形態9に係る歪補償回路の構成を示す回路図であ
る。図中、図1に示す実施の形態1と同一部分は同一符
号を付してその説明は省略する。新たな符号として、1
9と20は入力整合回路と出力整合回路である。この実
施の形態9の歪補償回路の場合、ダイオード6には順方
向バイアスが印加されている。なお、入力整合回路と出
力整合回路は少なくとも一方だけ設けられていてもよ
い。
Embodiment 9 FIG. Next, FIG. 21 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 9 of the present invention. In the figure, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. As a new code, 1
9 and 20 are an input matching circuit and an output matching circuit. In the case of the distortion compensation circuit according to the ninth embodiment, a forward bias is applied to the diode 6. Note that at least one of the input matching circuit and the output matching circuit may be provided.

【0053】次に動作について説明する。図22に入出
力インピーダンスを変化させた場合の入力電力に対する
利得、通過位相特性を示す。図22より、入出力インピ
ーダンスを変化させることで、利得、通過位相特性を調
整することができる。また、整合回路の通過利得を調整
することで、歪補償回路の前段または後段に接続する増
幅器との電力レベル調整を行うことができる。さら
に、、入出力のインピーダンスを適当な値とすること
で、反射特性を調整することができる。また、図23に
出力側の反射特性を改善した場合の出力反射特性を示
す。
Next, the operation will be described. FIG. 22 shows gain and passing phase characteristics with respect to input power when the input / output impedance is changed. From FIG. 22, it is possible to adjust the gain and the passing phase characteristic by changing the input / output impedance. Further, by adjusting the passing gain of the matching circuit, it is possible to adjust the power level of the amplifier connected to the previous or subsequent stage of the distortion compensation circuit. Furthermore, by setting the input and output impedances to appropriate values, the reflection characteristics can be adjusted. FIG. 23 shows output reflection characteristics when the reflection characteristics on the output side are improved.

【0054】次に、広帯域な信号に対して歪補償を行う
場合について述べる。広帯域な信号を扱う場合、周波数
によって増幅器の振幅位相特性が異なる。広帯域にわた
って、増幅器の歪特性を改善するためには、単一周波数
において、歪補償回路の振幅位相特性が増幅器と逆の特
性を有するだけでなく、周波数の変化に対する増幅器の
振幅位相特性の変化をも補償しなければならない。
Next, a case where distortion compensation is performed on a wideband signal will be described. When handling a wideband signal, the amplitude and phase characteristics of the amplifier differ depending on the frequency. In order to improve the distortion characteristics of the amplifier over a wide band, not only does the amplitude / phase characteristic of the distortion compensation circuit have a characteristic opposite to that of the amplifier at a single frequency, but also the change in the amplitude / phase characteristic of the amplifier with respect to the frequency change. Must also compensate.

【0055】そこで、歪補償回路の入出力インピーダン
スが変化すると、歪補償回路の振幅位相特性が変化する
ことに着目し、周波数の変化に応じて、歪補償回路の整
合回路のインピーダンスが増幅器の振幅位相特性を補償
するようなインピーダンスとなるように図21における
整合回路を設計する。
Focusing on the fact that when the input / output impedance of the distortion compensating circuit changes, the amplitude / phase characteristic of the distortion compensating circuit changes, the impedance of the matching circuit of the distortion compensating circuit changes according to the frequency change. The matching circuit in FIG. 21 is designed to have an impedance that compensates for the phase characteristic.

【0056】具体的の設計法としては、以下のようにな
る。周波数をパラメータとして、増幅器の振幅位相特性
を測定する。歪補償回路は、歪補償を行う帯域内の周波
数それぞれにおいて、入出力インピーダンスを変えて入
出力位相特性を測定し、増幅器の入出力位相特性を補償
するようなインピーダンスポイントを各周波数ごとに選
択する。
The specific design method is as follows. The amplitude and phase characteristics of the amplifier are measured using the frequency as a parameter. The distortion compensation circuit measures the input / output phase characteristics by changing the input / output impedance at each frequency within the band in which distortion is to be compensated, and selects an impedance point for compensating the input / output phase characteristics of the amplifier for each frequency. .

【0057】次に、この選択したインピーダンスポイン
トをそれぞれの周波数において実現するように歪補償回
路の整合インピーダンスを決定する。これにより、それ
ぞれの周波数において、増幅器の特性を補償するような
歪補償回路が得られ、広帯域にわたって、歪を補償する
ことができる。この方法を模式的に示したものを図24
に示す。また、歪補償回路の群遅延特性を考慮した整合
回路の設計を、上記の設計時と同時に行うことで、群遅
延特性をも補償することができる。
Next, the matching impedance of the distortion compensation circuit is determined so as to realize the selected impedance point at each frequency. As a result, a distortion compensation circuit that compensates for the characteristics of the amplifier at each frequency is obtained, and the distortion can be compensated over a wide band. FIG. 24 schematically shows this method.
Shown in Further, by designing the matching circuit in consideration of the group delay characteristic of the distortion compensation circuit at the same time as the above-described design, the group delay characteristic can be compensated.

【0058】実施の形態10.次に、図25はこの発明
の実施の形態10に係る歪補償回路の構成を示す回路図
である。図中、110は入力端子、111は出力端子、
112、113はターミネータ、114、115は実施
の形態1〜9の歪補償回路、116、117は90度ハ
イブリッド回路である。
Embodiment 10 FIG. Next, FIG. 25 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 10 of the present invention. In the figure, 110 is an input terminal, 111 is an output terminal,
112 and 113 are terminators, 114 and 115 are the distortion compensation circuits of the first to ninth embodiments, and 116 and 117 are 90-degree hybrid circuits.

【0059】次に動作について説明する。ハイブリッド
回路116,117を用い、バランス型とすることで、
歪補償回路114,115の反射特性を改善できる。
Next, the operation will be described. By using the hybrid circuits 116 and 117 and using a balanced type,
The reflection characteristics of the distortion compensation circuits 114 and 115 can be improved.

【0060】実施の形態11.次に、図26はこの発明
の実施の形態11に係る歪補償回路の構成を示す回路図
である。図中、121は入力端子、121は出力端子、
123、124は実施の形態1〜10の歪補償回路であ
る。
Embodiment 11 FIG. Next, FIG. 26 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 11 of the present invention. In the figure, 121 is an input terminal, 121 is an output terminal,
Reference numerals 123 and 124 are the distortion compensation circuits according to the first to tenth embodiments.

【0061】次に動作について説明する。実施の形態1
〜10の歪補償回路を縦列に接続することで、利得特性
や通過位相特性が、単純増加や単純減少を有さない増幅
器の特性を補償することができる。
Next, the operation will be described. Embodiment 1
By connecting the distortion compensating circuits No. to No. 10 in cascade, it is possible to compensate for the characteristics of an amplifier whose gain characteristics and passing phase characteristics do not have a simple increase or a simple decrease.

【0062】実施の形態12.次に、図27はこの発明
の実施の形態12に係る低歪半導体増幅器の構成を示す
回路図であり、本回路はフィードバック型低歪み増幅器
を構成している。図中、131は入力端子、132は出
力端子、133は帰還回路、134は実施の形態1〜1
1の歪補償回路、135は増幅器である。
Embodiment 12 FIG. Next, FIG. 27 is a circuit diagram showing a configuration of a low distortion semiconductor amplifier according to Embodiment 12 of the present invention. This circuit constitutes a feedback type low distortion amplifier. In the figure, 131 is an input terminal, 132 is an output terminal, 133 is a feedback circuit, and 134 is Embodiments 1 to 1.
A distortion compensation circuit 135 and an amplifier 135 are provided.

【0063】次に動作について説明する。実施の形態1
〜11の歪補償回路134を増幅器135と組み合わせ
て用いることで、より一層低歪な増幅器を得ることがで
きる。同様に、実施の形態1〜11の歪補償回路134
をフィードフォワード型増幅器の主増幅器または補助増
幅器に適用することで、より一層低歪な増幅器を得るこ
とができる。
Next, the operation will be described. Embodiment 1
By using the distortion compensation circuits 134 to 134 in combination with the amplifier 135, an amplifier with even lower distortion can be obtained. Similarly, the distortion compensation circuit 134 according to the first to eleventh embodiments
Is applied to the main amplifier or the auxiliary amplifier of the feedforward type amplifier, so that an amplifier with even lower distortion can be obtained.

【0064】[0064]

【発明の効果】以上のように、この発明によれば、小型
で、モノリシック化が可能な歪補償回路を得る。また、
直流電源の電圧を変化させることで、歪補償回路の利
得、通過位相特性を容易に調整することができる。さら
に、ダイオードと直列に抵抗が接続された場合、抵抗値
を変化させることで、歪補償回路の利得、通過位相特性
を調整でき、入力電力に対する感度を調整することがで
きる。
As described above, according to the present invention, a small and monolithic distortion compensation circuit can be obtained. Also,
By changing the voltage of the DC power supply, the gain and the passing phase characteristic of the distortion compensation circuit can be easily adjusted. Further, when a resistor is connected in series with the diode, by changing the resistance value, the gain and the passing phase characteristic of the distortion compensation circuit can be adjusted, and the sensitivity to the input power can be adjusted.

【0065】また、ダイオードと並列に接続されたキャ
パシタの容量を大きくし、インダクタのインダクタンス
を十分大きな値とした場合、入力電力の増加に対し、位
相が遅れる特性のみ得られる。さらに、インダクタと並
列に接続されたキャパシタおよびダイオードの寄生容量
が共振するように、インダクタのインダクタンスを設定
することで、入力電力の増加に対し、利得が増加する特
性のみ得られる。
When the capacitance of the capacitor connected in parallel with the diode is increased and the inductance of the inductor is set to a sufficiently large value, only the characteristic that the phase is delayed with respect to an increase in the input power can be obtained. Further, by setting the inductance of the inductor so that the parasitic capacitance of the capacitor and the diode connected in parallel to the inductor resonates, only the characteristic that the gain increases with the increase of the input power can be obtained.

【0066】また、線路を用いることで構造が単純とな
ることから、モノリシック化をより容易に行うことがで
きる。
Further, since the structure is simplified by using the line, monolithicization can be more easily performed.

【0067】また、トランジスタのゲート電圧を変化さ
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
Further, by changing the gate voltage of the transistor, the resistance between the drain and source of the transistor can be easily changed, and the gain and phase characteristics of the distortion compensation circuit can be adjusted.

【0068】また、トランジスタのゲート電圧を変化さ
せることで、容易にトランジスタのドレイン−ソース間
の抵抗値を変えることができ、歪補償回路の利得、位相
特性を調整できる。
Further, by changing the gate voltage of the transistor, the resistance between the drain and source of the transistor can be easily changed, and the gain and phase characteristics of the distortion compensation circuit can be adjusted.

【0069】また、ダイオードを複数個直列に接続する
ことにより、ダイオードが1個の場合と比較して、より
大きな利得、通過位相特性の変化が得られる。
Further, by connecting a plurality of diodes in series, a greater change in gain and passing phase characteristics can be obtained as compared with the case of a single diode.

【0070】また、ダイオードを複数個並列に接続する
ことにより、ダイオードが1個の場合と比較して、より
大きな入力電力になったとき、利得、通過位相特性の変
化が得られる。
Further, by connecting a plurality of diodes in parallel, when the input power becomes larger than that of a single diode, a change in gain and passing phase characteristics can be obtained.

【0071】また、整合回路の入出力インピーダンスを
変化させることで、利得、通過位相特性を変化させるこ
とができる。さらに、整合回路の通過利得を調整するこ
とで、歪補償回路の前段または後段に接続する増幅器と
の電力レベル調整を行うことができる。さらに、整合回
路のインピーダンスを適当な値とすることで、入出力の
反射特性を改善することができる。さらに、整合回路
が、周波数が変化しても、整合回路の入出力インピーダ
ンスが増幅器の振幅位相特性を補償するような歪補償回
路のインピーダンスとなるように設計することで、広帯
域にわたって、歪を補償することができる。このとき、
歪補償回路の群遅延特性を考慮した整合回路の設計を、
上記の設計時と同時に行うことで、群遅延特性をも補償
することができる。
Further, by changing the input / output impedance of the matching circuit, the gain and the passing phase characteristics can be changed. Further, by adjusting the passing gain of the matching circuit, it is possible to adjust the power level of an amplifier connected to a stage before or after the distortion compensation circuit. Further, by setting the impedance of the matching circuit to an appropriate value, the input / output reflection characteristics can be improved. Furthermore, even if the frequency of the matching circuit changes, the input / output impedance of the matching circuit is designed to be the impedance of the distortion compensation circuit that compensates for the amplitude and phase characteristics of the amplifier, thereby compensating for distortion over a wide band. can do. At this time,
Matching circuit design considering the group delay characteristics of the distortion compensation circuit
The group delay characteristic can be compensated for by performing the above at the same time as the design.

【0072】また、ハイブリッド回路を用い、バランス
型とすることで、歪補償回路の反射特性を改善できる。
Further, by using a hybrid circuit and using a balanced type, the reflection characteristics of the distortion compensation circuit can be improved.

【0073】また、歪補償回路を縦列に接続すること
で、利得特性や通過位相特性が単純増加や単純減少を有
さない増幅器を補償することができる。
Further, by connecting the distortion compensating circuits in cascade, it is possible to compensate for an amplifier whose gain characteristic and passing phase characteristic have no simple increase or decrease.

【0074】上記の歪補償回路を増幅器と組み合わせて
用いることで、より一層低歪なフィードバック型増幅器
を得ることができる。同様に、フィードフォワード型増
幅器の主増幅器や補助増幅器に用いることで、より一層
低歪な増幅器を得ることができる。
By using the above-described distortion compensating circuit in combination with an amplifier, it is possible to obtain a feedback amplifier having even lower distortion. Similarly, an amplifier with even lower distortion can be obtained by using it for the main amplifier and the auxiliary amplifier of the feedforward type amplifier.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係る歪補償回路の
構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 1 of the present invention.

【図2】 実施の形態1における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 2 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the first embodiment.

【図3】 実施の形態1における直流電源の直流電圧を
パラメータとした時の入力電力に対する利得、通過位相
特性を示す特性図である。
FIG. 3 is a characteristic diagram showing gain and passing phase characteristics with respect to input power when a DC voltage of a DC power supply in Embodiment 1 is used as a parameter.

【図4】 実施の形態1における抵抗の抵抗値をパラメ
ータとしたときの入力電力に対する利得、通過位相特性
を示す特性図である。
FIG. 4 is a characteristic diagram showing gain and passing phase characteristics with respect to input power when the resistance value of the resistor according to the first embodiment is used as a parameter.

【図5】 この発明の実施の形態2に係る歪補償回路の
構成を示す回路図である。
FIG. 5 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 2 of the present invention.

【図6】 実施の形態2における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 6 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the second embodiment.

【図7】 実施の形態2におけるダイオードと並列に接
続されたキャパシタ10の容量を十分大きくした場合の
入力電力に対する利得、通過位相特性を示す特性図であ
る。
FIG. 7 is a characteristic diagram showing gain and passing phase characteristics with respect to input power when the capacitance of a capacitor 10 connected in parallel with a diode in the second embodiment is sufficiently increased.

【図8】 実施の形態2における共振するようにインダ
クタンスを設定した場合の利得、通過位相特性を示す特
性図である。
FIG. 8 is a characteristic diagram showing gain and passing phase characteristics when an inductance is set to resonate in the second embodiment.

【図9】 この発明の実施の形態3に係る歪補償回路の
構成を示す回路図である。
FIG. 9 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 3 of the present invention.

【図10】 実施の形態3における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 10 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the third embodiment.

【図11】 この発明の実施の形態4に係る歪補償回路
の構成を示す回路図である。
FIG. 11 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 4 of the present invention.

【図12】 実施の形態4における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 12 is a characteristic diagram showing gain and pass phase characteristics with respect to input power in the fourth embodiment.

【図13】 この発明の実施の形態5に係る歪補償回路
の構成を示す回路図である。
FIG. 13 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 5 of the present invention.

【図14】 実施の形態5における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 14 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the fifth embodiment.

【図15】 この発明の実施の形態6に係る歪補償回路
の構成を示す回路図である。
FIG. 15 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 6 of the present invention.

【図16】 実施の形態6における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 16 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the sixth embodiment.

【図17】 この発明の実施の形態7に係る歪補償回路
の構成を示す回路図である。
FIG. 17 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 7 of the present invention.

【図18】 実施の形態7における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 18 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the seventh embodiment.

【図19】 この発明の実施の形態8に係る歪補償回路
の構成を示す回路図である。
FIG. 19 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 8 of the present invention.

【図20】 実施の形態8における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 20 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the eighth embodiment.

【図21】 この発明の実施の形態9に係る歪補償回路
の構成を示す回路図である。
FIG. 21 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 9 of the present invention.

【図22】 実施の形態9における入力電力に対する利
得、通過位相特性を示す特性図である。
FIG. 22 is a characteristic diagram showing gain and passing phase characteristics with respect to input power in the ninth embodiment.

【図23】 実施の形態9における反射特性を示す特性
図である。
FIG. 23 is a characteristic diagram showing reflection characteristics in the ninth embodiment.

【図24】 実施の形態9における広帯域に整合回路の
インピーダンスを設定する方法を模式的に示した説明図
である。
FIG. 24 is an explanatory diagram schematically showing a method of setting the impedance of the matching circuit in a wide band according to the ninth embodiment.

【図25】 この発明の実施の形態10に係る歪補償回
路の構成を示す回路図である。
FIG. 25 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 10 of the present invention.

【図26】 この発明の実施の形態11に係る歪補償回
路の構成を示す回路図である。
FIG. 26 is a circuit diagram showing a configuration of a distortion compensation circuit according to Embodiment 11 of the present invention.

【図27】 この発明の実施の形態12に係る低歪半導
体増幅器の構成を示す回路図である。
FIG. 27 is a circuit diagram showing a configuration of a low distortion semiconductor amplifier according to Embodiment 12 of the present invention.

【図28】 従来例1に係る歪補償回路の構成を示す回
路図である。
FIG. 28 is a circuit diagram showing a configuration of a distortion compensation circuit according to Conventional Example 1.

【図29】 従来例2に係る非線形信号発生回路の構成
を示す回路図である。
FIG. 29 is a circuit diagram showing a configuration of a nonlinear signal generation circuit according to Conventional Example 2.

【図30】 従来例3に係る先行歪線形化器の構成を示
す回路図である。
FIG. 30 is a circuit diagram illustrating a configuration of a predistortion linearizer according to Conventional Example 3.

【図31】 従来例4に係る水平偏向回路の構成を示す
回路図である。
FIG. 31 is a circuit diagram showing a configuration of a horizontal deflection circuit according to Conventional Example 4.

【符号の説明】[Explanation of symbols]

1、2 キャパシタ、3 抵抗、4 インダクタ、5
抵抗、6 ダイオード、7 直流電源、8 入力端子、
9 出力端子、10 キャパシタ、11 インダクタ、
12 キャパシタ、13 抵抗、14 線路、15、1
6 トランジスタ、17、18 ダイオード、19 入
力整合回路、20 出力整合回路、110 入力端子、
111 出力端子、112、113 ターミネータ、1
14、115 歪補償回路、116、117 90度ハ
イブリッド回路、121 入力端子、121 出力端
子、123、124 歪補償回路、131 入力端子、
132 出力端子、133 帰還回路、134 歪補償
回路、135 増幅器。
1,2 capacitor, 3 resistor, 4 inductor, 5
Resistance, 6 diode, 7 DC power supply, 8 input terminals,
9 output terminal, 10 capacitor, 11 inductor,
12 capacitors, 13 resistors, 14 lines, 15, 1
6 transistors, 17, 18 diodes, 19 input matching circuits, 20 output matching circuits, 110 input terminals,
111 output terminal, 112, 113 terminator, 1
14, 115 distortion compensation circuit, 116, 117 90 degree hybrid circuit, 121 input terminal, 121 output terminal, 123, 124 distortion compensation circuit, 131 input terminal,
132 output terminal, 133 feedback circuit, 134 distortion compensation circuit, 135 amplifier.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 直 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Nao Takagi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 前段または後段に接続される増幅器の特
性と逆特性を持つことにより振幅位相歪を低減する歪補
償回路において、 抵抗と直流電源が直列に接続された回路と、インダクタ
または抵抗のいずれか少なくとも一つを含む回路と順方
向にバイアスされたダイオードが直列に接続された回路
とが、入力端子と出力端子間の信号路に対しそれぞれ並
列に接続され、当該信号路の入力側及び出力側にはキャ
パシタが直列に接続されたことを特徴とする歪補償回
路。
1. A distortion compensating circuit for reducing amplitude and phase distortion by having a characteristic opposite to that of an amplifier connected in a preceding or subsequent stage, comprising: a circuit in which a resistor and a DC power supply are connected in series; A circuit including at least one of them and a circuit in which forward-biased diodes are connected in series are connected in parallel to a signal path between an input terminal and an output terminal, respectively, and the input side of the signal path and A distortion compensation circuit characterized in that a capacitor is connected in series on the output side.
【請求項2】 請求項1記載の歪補償回路において、上
記ダイオードに対し、インダクタ、抵抗またはキャパシ
タのいずれか少なくとも一つを並列に接続したことを特
徴とする歪補償回路。
2. The distortion compensation circuit according to claim 1, wherein at least one of an inductor, a resistor, and a capacitor is connected in parallel to said diode.
【請求項3】 請求項1または2記載の歪補償回路にお
いて、上記順方向バイアスされたダイオードと直列に接
続されたインダクタまたは抵抗のいずれか少なくとも一
つを含む回路のインダクタを、線路を用いて分布定数的
に構成したことを特徴とする歪補償回路。
3. The distortion compensating circuit according to claim 1, wherein an inductor of a circuit including at least one of an inductor and a resistor connected in series with the forward-biased diode is connected using a line. A distortion compensating circuit characterized by having a distribution constant.
【請求項4】 請求項1ないし3のいずれかに記載の歪
補償回路において、上記抵抗と直流電源が直列に接続し
た回路の抵抗を、トランジスタのドレイン(コレク
タ)、ソース(エミッタ)間の抵抗で置き換えたことを
特徴とする歪補償回路。
4. The distortion compensation circuit according to claim 1, wherein a resistance of a circuit in which the resistor and a DC power supply are connected in series is a resistance between a drain (collector) and a source (emitter) of a transistor. A distortion compensation circuit characterized by having been replaced by:
【請求項5】 請求項1ないし4のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドと直列に接続されたインダクタまたは抵抗のいずれか
少なくとも一つを含む回路の抵抗を、トランジスタのド
レイン(コレクタ)、ソース(エミッタ)間の抵抗で置
き換えたことを特徴とする歪補償回路。
5. The distortion compensation circuit according to claim 1, wherein a resistance of a circuit including at least one of an inductor and a resistor connected in series with the forward-biased diode is provided. A distortion compensating circuit characterized by replacing with a resistor between a drain (collector) and a source (emitter) of a transistor.
【請求項6】 請求項1ないし5のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドを直列に複数個接続したことを特徴とする歪補償回
路。
6. The distortion compensation circuit according to claim 1, wherein a plurality of said forward-biased diodes are connected in series.
【請求項7】 請求項1ないし6のいずれかに記載の歪
補償回路において、上記順方向バイアスされたダイオー
ドを並列に複数個接続したことを特徴とする歪補償回
路。
7. The distortion compensating circuit according to claim 1, wherein a plurality of said forward-biased diodes are connected in parallel.
【請求項8】 請求項1ないし7のいずれかに記載の歪
補償回路において、入力側または出力側のいずれか少な
くとも一つに整合回路を有することを特徴とする歪補償
回路。
8. The distortion compensation circuit according to claim 1, further comprising a matching circuit on at least one of the input side and the output side.
【請求項9】 請求項1ないし8のいずれかに記載の歪
補償回路において、90度ハイブリッドを用いてバラン
ス型としたことを特徴とする歪補償回路。
9. The distortion compensation circuit according to claim 1, wherein the distortion compensation circuit is a balanced type using a 90-degree hybrid.
【請求項10】 請求項1ないし9のいずれかに記載の
歪補償回路を縦列に接続したことを特徴とする歪補償回
路。
10. A distortion compensation circuit, wherein the distortion compensation circuits according to claim 1 are connected in cascade.
【請求項11】 請求項1ないし10のいずれかに記載
の歪補償回路を高出力増幅器と組み合わせてフィードフ
ォワード型またはフィードバック型低歪半導体増幅器と
したことを特徴とする低歪半導体増幅器。
11. A low-distortion semiconductor amplifier, characterized in that the distortion compensation circuit according to claim 1 is combined with a high-output amplifier to form a feedforward or feedback-type low-distortion semiconductor amplifier.
JP15624398A 1998-06-04 1998-06-04 Distortion compensation circuit and low distortion semiconductor amplifier Expired - Lifetime JP3335907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15624398A JP3335907B2 (en) 1998-06-04 1998-06-04 Distortion compensation circuit and low distortion semiconductor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15624398A JP3335907B2 (en) 1998-06-04 1998-06-04 Distortion compensation circuit and low distortion semiconductor amplifier

Publications (2)

Publication Number Publication Date
JPH11355055A true JPH11355055A (en) 1999-12-24
JP3335907B2 JP3335907B2 (en) 2002-10-21

Family

ID=15623514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15624398A Expired - Lifetime JP3335907B2 (en) 1998-06-04 1998-06-04 Distortion compensation circuit and low distortion semiconductor amplifier

Country Status (1)

Country Link
JP (1) JP3335907B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030205A1 (en) * 2002-09-25 2004-04-08 Denso Corporation Start signal output circuit
JP2005277611A (en) * 2004-03-24 2005-10-06 Nec Corp Amplifier
WO2006033193A1 (en) * 2004-09-21 2006-03-30 Furuno Electric Co., Ltd. Distortion compensator
JP2007312003A (en) * 2006-05-17 2007-11-29 Mitsubishi Electric Corp Attenuator
JP2010233055A (en) * 2009-03-27 2010-10-14 Mitsubishi Electric Corp Distortion compensation circuit
JP2011182196A (en) * 2010-03-01 2011-09-15 Mitsubishi Electric Corp Distortion compensating apparatus
JP2012244545A (en) * 2011-05-23 2012-12-10 Mitsubishi Electric Corp Linearizer
WO2015163457A1 (en) * 2014-04-25 2015-10-29 三菱電機株式会社 Distortion compensating circuit
US10396721B2 (en) 2015-11-18 2019-08-27 Mitsubishi Electric Corporation Distortion compensation circuit
KR20190120290A (en) 2017-03-28 2019-10-23 미쓰비시덴키 가부시키가이샤 Diode linearizer
CN111541428A (en) * 2019-02-07 2020-08-14 株式会社东芝 High-frequency amplifier circuit and semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546052B2 (en) * 2003-07-24 2010-09-15 日本電気株式会社 AM-PM distortion compensation circuit and method
JP4142004B2 (en) 2004-11-29 2008-08-27 シャープ株式会社 Distortion compensation circuit, power amplifier using the same, and communication device including power amplifier
US9596120B2 (en) 2013-09-26 2017-03-14 Nec Corporation Signal transmission apparatus, distortion compensation apparatus, and signal transmission method

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030205A1 (en) * 2002-09-25 2004-04-08 Denso Corporation Start signal output circuit
US7215162B2 (en) 2002-09-25 2007-05-08 Denso Corporation Start signal outputting circuit
JP2005277611A (en) * 2004-03-24 2005-10-06 Nec Corp Amplifier
JP4492169B2 (en) * 2004-03-24 2010-06-30 日本電気株式会社 amplifier
WO2006033193A1 (en) * 2004-09-21 2006-03-30 Furuno Electric Co., Ltd. Distortion compensator
JP2006093857A (en) * 2004-09-21 2006-04-06 Furuno Electric Co Ltd Distortion compensation circuit
GB2436653A (en) * 2004-09-21 2007-10-03 Furuno Electric Co Distortion compensation
GB2436653B (en) * 2004-09-21 2009-04-29 Furuno Electric Co Distortion compensation circuit
US7598806B2 (en) 2004-09-21 2009-10-06 Furuno Electric Company Limited Distortion compensation circuit
JP2007312003A (en) * 2006-05-17 2007-11-29 Mitsubishi Electric Corp Attenuator
JP2010233055A (en) * 2009-03-27 2010-10-14 Mitsubishi Electric Corp Distortion compensation circuit
JP2011182196A (en) * 2010-03-01 2011-09-15 Mitsubishi Electric Corp Distortion compensating apparatus
JP2012244545A (en) * 2011-05-23 2012-12-10 Mitsubishi Electric Corp Linearizer
WO2015163457A1 (en) * 2014-04-25 2015-10-29 三菱電機株式会社 Distortion compensating circuit
JPWO2015163457A1 (en) * 2014-04-25 2017-04-20 三菱電機株式会社 Distortion compensation circuit
US9929700B2 (en) 2014-04-25 2018-03-27 Mitsubishi Electric Corporation Distortion compensation circuit
US10396721B2 (en) 2015-11-18 2019-08-27 Mitsubishi Electric Corporation Distortion compensation circuit
KR20190120290A (en) 2017-03-28 2019-10-23 미쓰비시덴키 가부시키가이샤 Diode linearizer
DE112017007373T5 (en) 2017-03-28 2019-12-05 Mitsubishi Electric Corporation Diodenlinearisierer
US11031914B2 (en) 2017-03-28 2021-06-08 Mitsubishi Electric Corporation Diode linearizer
CN111541428A (en) * 2019-02-07 2020-08-14 株式会社东芝 High-frequency amplifier circuit and semiconductor device
JP2020129721A (en) * 2019-02-07 2020-08-27 株式会社東芝 High-frequency amplifier circuit

Also Published As

Publication number Publication date
JP3335907B2 (en) 2002-10-21

Similar Documents

Publication Publication Date Title
US6369657B2 (en) Bias network for high efficiency RF linear power amplifier
JP3335907B2 (en) Distortion compensation circuit and low distortion semiconductor amplifier
CN111293991B (en) On-chip integrated broadband linearizer based on variable capacitor
US4752743A (en) Linearizer for TWT amplifiers
US20220416730A1 (en) Compensation circuit of amplitude modulation-phase modulation, radio frequency power amplifier and device
US6724253B2 (en) Predistortion type linearizer controlled by two control voltages
US20120242405A1 (en) Frequency-Desensitizer for Broadband Predistortion Linearizers
US6501335B2 (en) Semiconductor circuit with a stabilized gain slope
JP3405401B2 (en) Precompensated linearizer and linearizing amplifier
US5939920A (en) Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element
US20060202756A1 (en) Radio-frequency power amplifier apparatus and method of adjusting output power thereof
US7557654B2 (en) Linearizer
US20240088847A1 (en) Amplification circuit and communication device
US6933787B1 (en) Linearized darlington amplifier
US6778020B2 (en) High-frequency power amplifier
US9948246B1 (en) Impedance flattening network for high efficiency wideband doherty power amplifier
US10187022B2 (en) RF class AB cascode amplifier with linearization and steering diodes
US20050140439A1 (en) Predistortion linearizer for power amplifier
JP2002076784A (en) Distortion compensating circuit
JP2001127557A (en) Distortion compensation circuit and method of using the same
JP2004254095A (en) Distortion compensation circuit and low distortion semiconductor amplifier
US20220271719A1 (en) Semiconductor device
WO2023243068A1 (en) Feedback amplifier
JP2005184258A (en) High-frequency amplifier
KR102602804B1 (en) Frequency reconfigurable pre-distortion linearizer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term