JPH11352187A - Semiconductor test equipment and test method - Google Patents

Semiconductor test equipment and test method

Info

Publication number
JPH11352187A
JPH11352187A JP10158118A JP15811898A JPH11352187A JP H11352187 A JPH11352187 A JP H11352187A JP 10158118 A JP10158118 A JP 10158118A JP 15811898 A JP15811898 A JP 15811898A JP H11352187 A JPH11352187 A JP H11352187A
Authority
JP
Japan
Prior art keywords
test
data
program
semiconductor
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10158118A
Other languages
Japanese (ja)
Inventor
Kenichi Sakai
謙一 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10158118A priority Critical patent/JPH11352187A/en
Publication of JPH11352187A publication Critical patent/JPH11352187A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To dispense with the operation from the compile to down loading when correcting and to quicken the test by executing the test items according to a test program including a determination part for every test item and a specification data part. SOLUTION: An execution control unit 13 of a semiconductor test equipment body 3A reads the data on the sequence during the test program, the spac. data on the data of the test conditions and the data obtained by method librarizing the standardized test items, from a sequence data part 10, a speck data part 11 and a method library part 12 to form the test program of an element to be measured 8, converts the same into the concrete test command, and gives the command for execution to CPU 7A. A measurement module 4 sets the test conditions on the basis of the command from the CPU 7A, outputs a measurement signal to the element 8 to take the measurement data, and sends the data on the result of test to the CPU 7A, so that the data is compared with the standard to judge the quality of the element 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体の試験工
程に使用して好適な半導体試験装置および試験方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus and a test method suitable for use in a semiconductor test process.

【0002】[0002]

【従来の技術】図3は従来の半導体試験装置を示す構成
図である。図において、1は測定対象の被測定素子(D
UT)8のテストを実行するためのプログラムが記述さ
れたソースプログラムを格納するソフトプログラム格納
部、2はソフトプログラム格納部1からのソースプログ
ラムをコンパイルすることで生成されるオブジェクトフ
ァイル、3は被測定素子8をテストするための半導体試
験装置本体、4は被測定素子8に対してテストのための
信号の入出力をする測定モジュール、5はオブジェクト
ファイル2の内容に従って、測定モジュール4を制御す
るためのコントローラである。コントローラ5はオブジ
ェクトファイル2の内容を記憶するためのメモリ6と、
このメモリ6の内容に従って、測定モジュール4を制御
するCPU7とを有する。
2. Description of the Related Art FIG. 3 is a block diagram showing a conventional semiconductor test apparatus. In the figure, reference numeral 1 denotes an element to be measured (D
UT) 8 is a software program storage unit for storing a source program in which a program for executing a test is described, 2 is an object file generated by compiling the source program from the software program storage unit 1, and 3 is an object file. A semiconductor test apparatus main body for testing the measurement element 8, a measurement module 4 for inputting / outputting a signal for the test to the device under test 8, and a control unit 5 for the measurement module 4 according to the contents of the object file 2. For the controller. The controller 5 has a memory 6 for storing the contents of the object file 2,
It has a CPU 7 for controlling the measurement module 4 according to the contents of the memory 6.

【0003】次に、動作について図4を参照しながら説
明する。被測定素子8のテストを半導体試験装置(テス
タ)で実行するには、被測定素子8毎にプログラムを作
成する必要がある。そのため、まずステップS1におい
て、テスト項目毎のテスタへの設定を記述したソースプ
ログラムを作成する。次いで、ステップS2において、
作成したソースプログラムをコンパイルしてオブジェク
トファイルを生成する。そして、ステップS3におい
て、コンパイルエラーが発生しているか否かをチェック
し、コンパイルエラーが発生していればステップS1に
戻ってソースプログラムの修正を行う。
Next, the operation will be described with reference to FIG. To execute a test of the device under test 8 with a semiconductor test device (tester), it is necessary to create a program for each device under test 8. For this purpose, in step S1, a source program describing settings to the tester for each test item is created. Next, in step S2,
Compile the created source program to generate an object file. In step S3, it is checked whether or not a compile error has occurred. If a compile error has occurred, the process returns to step S1 to correct the source program.

【0004】ステップS3でコンパイルエラーが発生し
てなければ、ステップS4に進んで、ここでオブジェク
トファイルをテスタにダウンロードする。このダウンロ
ードの動作は、図3において、コントローラ5に外部か
ら指示を与え、CPU7によって外部に存在するオブジ
ェクトファイル2、例えばホストコンピュータ上に存在
するファイルをメモリ6上に転送することで実行する。
If no compile error has occurred in step S3, the process proceeds to step S4, where the object file is downloaded to the tester. This download operation is executed by giving an external instruction to the controller 5 in FIG. 3 and transferring the externally existing object file 2, for example, a file existing on the host computer, to the memory 6 by the CPU 7.

【0005】次いで、ステップS5において、ダウンロ
ードしたオブジェクトファイルを実行し、テスト項目毎
の測定状態(テスタの設定状態)が正しいか確認する。
このテスト実行時の動作は、図3において、CPU7で
メモリ6上に存在するオブジェクトファイルの内容に従
って順次測定モジュール4に設定を行う。測定モジュー
ル4は被測定素子8に測定用の信号を与え、被測定素子
8からの信号を受けてテスト結果としてCPU7に返
す。CPU7は測定モジュール4からのテスト結果のデ
ータを判断して、テストの判定を行う。次いで、ステッ
プS6において、得られるテスタの設定と、テスタ結果
が問題ないか否かを判別し、問題あればステップS1に
戻ってソースプログラムを修正し、上述のステップS1
〜S5の動作を繰り返し、問題なければ、一連の動作を
終了する。
Next, in step S5, the downloaded object file is executed to check whether the measurement state (tester setting state) for each test item is correct.
In the operation at the time of this test execution, in FIG. 3, the CPU 7 sequentially sets the measurement module 4 according to the contents of the object file existing in the memory 6. The measurement module 4 supplies a signal for measurement to the device under test 8, receives a signal from the device under test 8, and returns it to the CPU 7 as a test result. The CPU 7 determines the test result data from the measurement module 4 and makes a test determination. Next, in step S6, it is determined whether or not the obtained tester setting and the tester result have no problem. If there is a problem, the process returns to step S1 to correct the source program.
Steps S5 to S5 are repeated, and if there is no problem, a series of operations ends.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述のよう
な従来の半導体試験装置の場合、修正時のコンパイル→
ダウンロードの動作が必要なのでコンパイルからダウン
ロードまでの時間がかかり、作成(デバッグ)作業の妨
げになるという問題点がった。
By the way, in the case of the conventional semiconductor test apparatus as described above, the compilation at the time of correction is performed.
Since the download operation is required, it takes time from compilation to download, which hinders the creation (debugging) work.

【0007】この発明は、このような問題点を解決する
ためになされたもので、修正時のコンパイル→ダウンロ
ードの動作を不要にして作成(デバッグ)作業の効率化
およびテストに対する品質の向上を図ることができる半
導体試験装置および試験方法を得ることを目的とする。
The present invention has been made to solve such a problem, and aims at improving the efficiency of the creation (debugging) work and the quality of the test by eliminating the operation of compiling and downloading at the time of correction. It is an object of the present invention to obtain a semiconductor test apparatus and a test method that can perform the test.

【0008】[0008]

【課題を解決するための手段】請求項1の発明に係わる
半導体試験装置は、テスト項目毎の設定部分とテストス
ペックを記載のスペックデータ部分とを含むテストプロ
グラムの格納手段と、該格納手段のテストプログラムに
応じてテスト項目を実行する処理手段とを備えたもので
ある。
According to a first aspect of the present invention, there is provided a semiconductor test apparatus, comprising: a storage unit for a test program including a setting part for each test item and a specification data part describing test specifications; Processing means for executing a test item according to the test program.

【0009】請求項2の発明に係わる半導体試験装置
は、請求項1の発明において、上記テストプログラム
が、テスト項目毎の設定部分と、テストスペックに記載
のスペックデータ部分と、テスト項目の実行部分とに分
離されているものである。
According to a second aspect of the present invention, in the semiconductor test apparatus according to the first aspect, the test program includes a setting section for each test item, a specification data section described in a test specification, and a test item execution section. And are separated into

【0010】請求項3の発明に係わる半導体試験装置
は、請求項1または2の発明において、上記処理手段
が、上記テストプログラムの各部データを読み込み、該
データに基づいて実行データを作成し、外部へ指示を出
す実行制御ユニットを有するものである。
According to a third aspect of the present invention, in the semiconductor test apparatus according to the first or second aspect, the processing means reads data of each part of the test program, creates execution data based on the data, and executes And has an execution control unit for issuing an instruction.

【0011】請求項4の発明に係わる半導体試験装置
は、請求項1または2の発明において、上記テストプロ
グラムの各部データが、単純なデータ記述であり、各部
分は独立して作成可能であるものである。
According to a fourth aspect of the present invention, there is provided a semiconductor test apparatus according to the first or second aspect, wherein each part of the test program is a simple data description, and each part can be created independently. It is.

【0012】請求項5の発明に係わる半導体試験方法
は、メソッドライブラリを作成するステップと、上記メ
ソッドライブラリの内容に応じてテストプログラムを作
成するステップと、該テストプログラムに従ってテスト
を実行し、テスト項目毎の設定状態とテスト結果を確認
するステップとを含むものである。
According to a fifth aspect of the present invention, in the semiconductor test method, a step of creating a method library, a step of creating a test program according to the contents of the method library, and executing a test in accordance with the test program. It includes a step of checking each setting state and a test result.

【0013】請求項6の発明に係わる半導体試験方法
は、請求項5の発明において、上記テストプログラム
を、テスト項目毎の設定部分と、テストスペックに記載
のスペックデータ部分と、テスト項目の実行部分とに分
離して作成するものである。
According to a sixth aspect of the present invention, in the semiconductor test method according to the fifth aspect, the test program includes a setting part for each test item, a specification data part described in a test specification, and an execution part of the test item. And is created separately.

【0014】請求項7の発明に係わる半導体試験方法
は、請求項5または6の発明において、上記テストプロ
グラムの各部データを読み込むステップと、該データに
基づいて実行データを作成し、外部へ指示を出すステッ
プとを含むものである。
According to a seventh aspect of the present invention, in the semiconductor test method according to the fifth or sixth aspect, a step of reading data of each part of the test program, creating execution data based on the data, and issuing an external instruction. And issuing the same.

【0015】請求項8の発明に係わる半導体試験方法
は、請求項7の発明において、上記テストプログラムの
各部データを単純なデータで記述し、各部分を独立して
作成するものである。
According to an eighth aspect of the present invention, in the semiconductor test method according to the seventh aspect of the present invention, each part of the test program is described by simple data, and each part is created independently.

【0016】[0016]

【発明の実施の形態】以下、この発明の一実施の形態を
図を参照して説明する。 実施の形態1.図1はこの発明の実施の形態1を示す構
成図である。なお、図1において、図3と対応する部分
には同一符号を付し、その詳細説明を省略する。図にお
いて、3Aは被測定素子8をテストするための処理手段
としての半導体試験装置本体、7Aは後述の実行制御ユ
ニット13の命令に従って測定モジュール4を設定する
CPU、9は被測定素子8をテストするためのテストプ
ログラムを格納する格納手段としてのテストプログラム
格納部である。このテストプログラム格納部9は後述の
シーケンスデータ部10、スペックデータ部11および
メソッドライブラリ部12を有する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a configuration diagram showing Embodiment 1 of the present invention. In FIG. 1, the same reference numerals are given to portions corresponding to FIG. 3, and detailed description thereof will be omitted. In the figure, 3A is a semiconductor test apparatus main body as a processing means for testing the device under test 8, 7A is a CPU for setting the measurement module 4 in accordance with an instruction of an execution control unit 13 described later, and 9 is a device for testing the device 8 under test. A test program storage unit as storage means for storing a test program for performing the test. The test program storage unit 9 has a sequence data unit 10, a specification data unit 11, and a method library unit 12, which will be described later.

【0017】シーケンスデータ部10のシーケンスデー
タはテストプログラム中の実行順序を記述したものであ
り、スペックデータ部11のスペックデータは各々のテ
スト条件のデータを記述したものであり、メソッドライ
ブラリ部12のメソッドライブラリは標準化されたテス
ト項目をライブラリ化したものである。実行制御ユニッ
ト13は上述のシーケンスデータ部10、スペックデー
タ部11およびメソッドライブラリ部12の各データを
読み込み、CPU7Aにて実行可能な命令(+データ)
を生成する。
The sequence data of the sequence data section 10 describes the execution order in the test program. The specification data of the specification data section 11 describes the data of each test condition. The method library is a library of standardized test items. The execution control unit 13 reads each data of the sequence data unit 10, the specification data unit 11, and the method library unit 12 described above, and executes an instruction (+ data) executable by the CPU 7A.
Generate

【0018】次に、動作について図2を参照して説明す
る。この標準化したテスト方法は、被測定素子8の種類
によらず、共通で使用できる状態に(標準化)してい
る。品種毎に変更するのは、スペックデータと、シーケ
ンスデータで対応する。先ず、ステップS11におい
て、作成前の準備として、標準化したテスト方法をライ
ブラリ化したメソッドライブラリを予め作成しておく。
図1において、具体例を示すと、テスト種別ICCとい
うテスト方法は、電源の設定(テスタへの設定命令をU
PSという)と、テスト(テスタへの設定命令testとい
う)を設定するものである。
Next, the operation will be described with reference to FIG. This standardized test method is used (standardized) regardless of the type of the device under test 8. What is changed for each product type is the specification data and the sequence data. First, in step S11, as a preparation before creation, a method library in which a standardized test method is made into a library is created in advance.
In FIG. 1, as a specific example, a test method called a test type ICC is used to set a power supply (a setting instruction to a tester is issued by a U
PS) and a test (a setting instruction test to the tester).

【0019】次いで、ステップS12において、被測定
素子8のテストプログラムを作成する。このテストプロ
グラムの作成は、テスト項目毎のスペックデータ部11
に各テスト項目毎のテスト条件のデータを入力する。図
1において、具体例を示すと、NO.1のテスト項目では
例えば電源電圧5Vで、1,2,3pinを測定対象のピ
ンとしており、規格は1〜3mAというテスト条件であ
る。スペックデータ部11は、テスト項目毎に上述のN
O.1の例のように、複数のページが存在する。
Next, in step S12, a test program for the device under test 8 is created. This test program is created in the specification data section 11 for each test item.
The test condition data for each test item is input to the. In FIG. 1, as a specific example, in the test item No. 1, for example, a power supply voltage of 5 V, 1, 2, and 3 pins are pins to be measured, and the standard is a test condition of 1 to 3 mA. The specification data section 11 stores the above-described N for each test item.
As in the example of O.1, there are a plurality of pages.

【0020】更に、テスト項目の実行順序を記述したシ
ーケンスデータを定義する。図1において、具体例を示
すと、NO.1のテスト項目で、使用するスペックはN
O.1のページ、メソッドはICC、次に実行する項目は
テストNO.2である。次いで、ステップS13におい
て、テストを実行し、テスト項目毎のテスタ設定と、テ
スト結果を確認する。動作としては、実行制御ユニット
13はシーケンスデータ部10の最初のテスト項目のデ
ータを読み取る。読み取りデータを具体例で示すと、テ
ストNO.1を読み取った時点で、「テストNO.1」とい
うテスタ命令に変換し、CPU7Aに対して実行を指示
する。
Further, sequence data describing the execution order of the test items is defined. In FIG. 1, as a specific example, in the test item of No. 1, the specification used is N
The page of O.1, the method is ICC, and the next item to be executed is test No.2. Next, in step S13, a test is executed, and a tester setting for each test item and a test result are confirmed. In operation, the execution control unit 13 reads the data of the first test item in the sequence data section 10. When the read data is shown as a specific example, when the test No. 1 is read, it is converted into a tester instruction of “test No. 1” and the execution is instructed to the CPU 7A.

【0021】次に、“スペックNO.1”と“メソッドI
CC”を読み取る。この2つのデータによりメソッドI
CCの空白部分に当てはめるデータをスペックNO.1か
ら読み取って、具体的なテスタ命令に実行制御ユニット
13で変換する。変換された命令は“VSP5V”“te
st 1,2,3 pin Lo1mA,Hi3mA”となる。こ
の命令をCPU7Aに実行を指示し、一項目のテストを
実行する。測定モジュール4はCPU7Aからのテスタ
命令により、テストの条件が設定され、被測定素子8に
対して測定用信号を送出し、被測定素子8からの測定デ
ータを読み取る。測定モジュール4は、テスト結果デー
タをCPU7Aに送り、そのデータと規格を比較して判
定する。
Next, "Spec No. 1" and "Method I"
CC ”is read. Method I is
The data to be applied to the blank portion of the CC is read from the specification No. 1 and converted into a specific tester instruction by the execution control unit 13. The converted instruction is “VSP5V” “te
st 1,2,3 pin Lo1mA, Hi3mA ". This command is instructed to the CPU 7A to execute a test of one item. The test condition is set in the measuring module 4 by a tester command from the CPU 7A. A measurement signal is sent to the device under test 8 to read the measurement data from the device under test 8. The measurement module 4 sends the test result data to the CPU 7A, and compares the data with the standard to make a determination.

【0022】以上のステップS13の動作を繰り返し、
シーケンスデータの最後のテスト項目まで実行する。テ
スト項目毎の設定状態とテスト結果はCPU7Aで外部
に表示される。次いで、ステップS14において、ステ
ップS13での表示データを見て、テスト結果がよくな
ければステップS11に戻り、テストプログラムの該当
部分のデータ(スペックデータ、シーケンスデータ)を
変更し、テスト項目毎の設定状態とテスト結果がよけれ
ば一連の動作を終了する。
The above operation of step S13 is repeated,
Execute up to the last test item of the sequence data. The setting state and test result for each test item are displayed externally by the CPU 7A. Next, in step S14, looking at the display data in step S13, if the test result is not good, the process returns to step S11 to change the data (specification data, sequence data) of the corresponding portion of the test program, and to set each test item. If the state and the test result are good, the series of operations ends.

【0023】このように、本実施の形態では、修正時の
コンパイル→ダウンロードの動作が不要となり、また、
標準化されたメソッドライブラリを使用するために、テ
スト方法(テスト項目内の実行命令)が固定され、テス
トに対する品質が向上する(好き勝手にプログラムでき
ない)。
As described above, in the present embodiment, the compile → download operation at the time of correction becomes unnecessary, and
Since the standardized method library is used, the test method (execution instruction in the test item) is fixed, and the quality of the test is improved (it cannot be programmed as desired).

【0024】[0024]

【発明の効果】以上のように、請求項1の発明によれ
ば、テスト項目毎の設定部分とテストスペックを記載の
スペックデータ部分とを含むテストプログラムの格納手
段と、該格納手段のテストプログラムに応じてテスト項
目を実行する処理手段とを備えたので、修正時のコンパ
イル→ダウンロードの動作が不要となり、迅速な半導体
試験が可能になるという効果がある。
As described above, according to the first aspect of the present invention, a storage means for a test program including a setting part for each test item and a specification data part describing test specifications, and a test program for the storage means And a processing means for executing a test item in accordance with the above, there is no need to perform a compile-to-download operation at the time of correction, and there is an effect that a rapid semiconductor test becomes possible.

【0025】請求項2の発明によれば、上記テストプロ
グラムが、テスト項目毎の設定部分と、テストスペック
に記載のスペックデータ部分と、テスト項目の実行部分
とに分離されているので、実質的に標準化されたメソッ
ドライブラリを使用でき、テスト方法(テスト項目内の
実行命令)が固定され、テストに対する品質が向上する
という効果がある。
According to the second aspect of the present invention, since the test program is divided into a setting portion for each test item, a specification data portion described in a test specification, and a test item execution portion, the test program is substantially provided. Thus, there is an effect that the test method (execution instruction in the test item) is fixed and the quality of the test is improved.

【0026】請求項3の発明によれば、上記処理手段
が、上記テストプログラムの各部データを読み込み、該
データに基づいて実行データを作成し、外部へ指示を出
す実行制御ユニットを有するので、テストの実行を確実
に行うことができるという効果がある。
According to the third aspect of the present invention, the processing means has an execution control unit that reads data of each part of the test program, creates execution data based on the data, and issues an external instruction. Is performed reliably.

【0027】請求項4の発明によれば、上記テストプロ
グラムの各部データが、単純なデータ記述であり、各部
分は独立して作成可能であるので、品種毎の変更にも容
易に対応できるという効果がある。
According to the fourth aspect of the present invention, since the data of each part of the test program is a simple data description and each part can be created independently, it is possible to easily cope with a change for each product type. effective.

【0028】請求項5の発明によれば、メソッドライブ
ラリを作成するステップと、上記メソッドライブラリの
内容に応じてテストプログラムを作成するステップと、
該テストプログラムに従ってテストを実行し、テスト項
目毎の設定状態とテスト結果を確認するステップとを含
むので、修正時のコンパイル→ダウンロードの動作を不
要にして作成(デバッグ)作業の効率化を図ることがで
きるという効果がある。
According to the present invention, a step of creating a method library, a step of creating a test program according to the contents of the method library,
Includes a step of executing a test in accordance with the test program and confirming a setting state and a test result for each test item, thereby improving the efficiency of the creation (debugging) work by eliminating the compile-to-download operation at the time of modification. There is an effect that can be.

【0029】請求項6の発明によれば、上記テストプロ
グラムを、テスト項目毎の設定部分と、テストスペック
に記載のスペックデータ部分と、テスト項目の実行部分
とに分離して作成するので、実質的に標準化されたメソ
ッドライブラリを使用でき、テスト方法(テスト項目内
の実行命令)が固定され、テストに対する品質が向上す
るという効果がある。
According to the sixth aspect of the present invention, the test program is created separately from a setting portion for each test item, a specification data portion described in a test specification, and a test item execution portion. A standardized method library can be used, the test method (execution instruction in the test item) is fixed, and the quality of the test is improved.

【0030】請求項7の発明によれば、上記テストプロ
グラムの各部データを読み込むステップと、該データに
基づいて実行データを作成し、外部へ指示を出すステッ
プとを含むので、テストの実行を確実に行うことができ
るという効果がある。
According to the seventh aspect of the present invention, since the method includes the steps of reading the data of each part of the test program and creating execution data based on the data and issuing an instruction to the outside, the execution of the test is ensured. There is an effect that can be performed.

【0031】請求項8の発明によれば、上記テストプロ
グラムの各部データを単純なデータで記述し、各部分を
独立して作成するので、品種毎の変更にも容易に対応で
きるという効果がある。
According to the eighth aspect of the present invention, since the data of each part of the test program is described by simple data and each part is created independently, there is an effect that it is possible to easily cope with a change for each product type. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1を示す構成図であ
る。
FIG. 1 is a configuration diagram showing a first embodiment of the present invention.

【図2】 この発明の実施の形態1の動作説明に供する
ためのフローチャートである。
FIG. 2 is a flowchart for explaining the operation of the first embodiment of the present invention;

【図3】 従来の半導体試験装置を示す構成図である。FIG. 3 is a configuration diagram showing a conventional semiconductor test apparatus.

【図4】 従来の半導体試験装置の動作説明に供するた
めのフローチャートである。
FIG. 4 is a flowchart for explaining the operation of a conventional semiconductor test apparatus.

【符号の説明】[Explanation of symbols]

3A 半導体試験装置本体、4 測定モジュール、
7A CPU、9テストプログラム格納部、10
シーケンスデータ部、11 スペックデータ部、12
メソッドライブラリ、13 実行制御ユニット。
3A semiconductor test equipment main body, 4 measurement modules,
7A CPU, 9 test program storage, 10
Sequence data section, 11 Spec data section, 12
Method Library, 13 Execution Control Unit.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 テスト項目毎の設定部分とテストスペッ
クを記載のスペックデータ部分とを含むテストプログラ
ムの格納手段と、 該格納手段のテストプログラムに応じてテスト項目を実
行する処理手段とを備えたことを特徴とする半導体試験
装置。
1. A storage device for storing a test program including a setting portion for each test item and a specification data portion describing test specifications, and a processing device for executing the test item in accordance with the test program in the storage device. A semiconductor test apparatus characterized by the above-mentioned.
【請求項2】 上記テストプログラムは、テスト項目毎
の設定部分と、テストスペックに記載のスペックデータ
部分と、テスト項目の実行部分とに分離されていること
を特徴とする請求項1記載の半導体試験装置。
2. The semiconductor according to claim 1, wherein the test program is separated into a setting part for each test item, a specification data part described in a test specification, and a test item execution part. Testing equipment.
【請求項3】 上記処理手段は、上記テストプログラム
の各部データを読み込み、該データに基づいて実行デー
タを作成し、外部へ指示を出す実行制御ユニットを有す
ることを特徴とする請求項1または2記載の半導体試験
装置。
3. The execution means according to claim 1, wherein said processing means has an execution control unit which reads data of each part of said test program, creates execution data based on said data, and issues an instruction to the outside. The semiconductor test apparatus according to the above.
【請求項4】 上記テストプログラムの各部データは、
単純なデータ記述であり、各部分は独立して作成可能で
あることを特徴とする請求項1または2記載の半導体試
験装置。
4. The data of each part of the test program is:
3. The semiconductor test apparatus according to claim 1, wherein the data is a simple data description, and each part can be created independently.
【請求項5】 メソッドライブラリを作成するステップ
と、 上記メソッドライブラリの内容に応じてテストプログラ
ムを作成するステップと、 該テストプログラムに従ってテストを実行し、テスト項
目毎の設定状態とテスト結果を確認するステップとを含
むことを特徴とする半導体試験方法。
5. A step of creating a method library, a step of creating a test program according to the contents of the method library, executing a test according to the test program, and confirming a setting state and a test result for each test item. And a semiconductor testing method.
【請求項6】 上記テストプログラムを、テスト項目毎
の設定部分と、テストスペックに記載のスペックデータ
部分と、テスト項目の実行部分とに分離して作成するこ
とを特徴とする請求項5記載の半導体試験方法。
6. The test program according to claim 5, wherein the test program is created separately from a setting section for each test item, a specification data section described in a test specification, and a test item execution section. Semiconductor test method.
【請求項7】 上記テストプログラムの各部データを読
み込むステップと、該データに基づいて実行データを作
成し、外部へ指示を出すステップとを含むことを特徴と
する請求項5または6記載の半導体試験方法。
7. The semiconductor test according to claim 5, further comprising a step of reading data of each part of the test program, a step of creating execution data based on the data, and issuing an instruction to the outside. Method.
【請求項8】 上記テストプログラムの各部データを単
純なデータで記述し、各部分を独立して作成することを
特徴とする請求項7記載の半導体試験方法。
8. The semiconductor test method according to claim 7, wherein each part of the test program is described by simple data, and each part is created independently.
JP10158118A 1998-06-05 1998-06-05 Semiconductor test equipment and test method Withdrawn JPH11352187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10158118A JPH11352187A (en) 1998-06-05 1998-06-05 Semiconductor test equipment and test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10158118A JPH11352187A (en) 1998-06-05 1998-06-05 Semiconductor test equipment and test method

Publications (1)

Publication Number Publication Date
JPH11352187A true JPH11352187A (en) 1999-12-24

Family

ID=15664702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10158118A Withdrawn JPH11352187A (en) 1998-06-05 1998-06-05 Semiconductor test equipment and test method

Country Status (1)

Country Link
JP (1) JPH11352187A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207542A (en) * 2001-11-15 2003-07-25 Agilent Technol Inc Electronic test system
CN104335056A (en) * 2012-04-11 2015-02-04 爱德万测试公司 Interposer between a tester and material handling equipment to separate and control different requests of multiple entities in a test cell operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207542A (en) * 2001-11-15 2003-07-25 Agilent Technol Inc Electronic test system
CN104335056A (en) * 2012-04-11 2015-02-04 爱德万测试公司 Interposer between a tester and material handling equipment to separate and control different requests of multiple entities in a test cell operation

Similar Documents

Publication Publication Date Title
US5758123A (en) Verification support system
JP3448106B2 (en) High throughput inspection equipment
JPH0572278A (en) Automatic programing apparatus for test timing
JPH11352187A (en) Semiconductor test equipment and test method
JP2010175459A (en) Diagnosis apparatus, diagnosis method, and tester
JP3249040B2 (en) Scan test equipment
JP2005309593A (en) Program preparation device and program preparation method
JP4705880B2 (en) Semiconductor integrated circuit and its test method
JP3422478B2 (en) Program creation device and program creation method
JP7241982B1 (en) Image generation program, image generation device, programmable controller system and image generation method
JP3745968B2 (en) Test system, test method, test program, and computer-readable recording medium recording the test program
JP2781300B2 (en) Automatic test timing program generator
JP4542811B2 (en) Test program automatic generation apparatus, test program automatic generation method, and test program automatic generation program
KR20050103446A (en) Program execution control mode
WO2020189142A1 (en) Control system, control method, and control program
JPH10275094A (en) Program evaluation system
JPH10214205A (en) Module checking device
JP3151834B2 (en) Microcomputer
JP2012181034A (en) Semiconductor testing device
JP2001014185A (en) Compiling and debugging method
JP2002071744A (en) Burn-in testing device and method, and storage medium
JPH0749797A (en) Program generator
JPS63103985A (en) Inspecting device for integrated circuit element
JP2000137057A (en) Ic testing device
JP2001167138A (en) Automatic designing method for ic

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906