JPH11352182A

JPH11352182A - 試験用配線基板

Info

Publication number: JPH11352182A
Application number: JP10162496A
Authority: JP
Inventors: Hidenobu Tezuka; 英伸手塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-06-10
Filing date: 1998-06-10
Publication date: 1999-12-24

Abstract

(57)【要約】【課題】本発明は絶縁基板上にＩＣソケットのリードが
接続される配線パターンが形成された配線基板層を複数
積層形成した構造を有する試験用配線基板に関し、コス
ト低減を図れると共に製造効率の向上を図ることを課題
とする。【解決手段】配線基板層２３Ａ〜２６Ａを複数積層形成
した構造を有すると共に、リード２８を有したＩＣソケ
ット７が装着される試験用配線基板において、ＩＣソケ
ット７の種類が異なっても共通して用いられる電源基板
層２３Ａ及びＧＮＤ基板層２４Ａはそのまま利用し、第
１及び第２の信号基板層２５Ａ，２５Ｂについては、Ｉ
Ｃソケット７の種類に対応して選択可能な構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は試験用配線基板に係
り、特に絶縁基板上にＩＣソケットのリードが接続され
る配線パターンが形成された配線基板層を複数積層形成
した構造を有する試験用配線基板に関する。近年、半導
体装置の信頼性向上のため、半導体装置に対し各種試験
が実施されている。この試験は、半導体装置を試験用配
線基板に装着し実施される。この試験用配線基板は、通
常多層基板に半導体装置を装着する半導体装置用ソケッ
トが配設された構成とされている。

【０００２】ところが、半導体装置は多種多様の構成の
ものが提供されており、例えば同一形状及び同一端子数
の半導体装置でも、各端子毎に特性の異なるものがあ
る。よって、このように多種多様の構成を有する半導体
装置の試験を効率よく、かつ低コストで行うことが望ま
れている。

【０００３】

【従来の技術】従来、バーンイン試験等の半導体装置
（以下、ＩＣという）の信頼性試験には、試験用配線基
板を用いて行われていた。図１乃至図３は、従来の試験
用配線基板１を示している。図１に示されるように、従
来用いられている試験用配線基板１としては、多層構造
のプリント配線基板が一般的であった。

【０００４】図１に示す試験用配線基板１の例では、基
材２の上面側にＧＮＤ（接地）配線層３及び第１の信号
配線層４を積層する共に、下面側に電源配線層５及び第
２の信号配線層６を順次積層した構造とされている。即
ち、試験用配線基板１は、基材２を挟んで全体として４
層構造とされている。また、この試験用配線基板１に
は、図２に示すように、複数のＩＣソケット７が配設さ
れ、ＩＣはこのＩＣソケット７に装着された状態で所定
の試験が実施される。また、試験用配線基板１の一端部
には端子部８が設けられており、この端子部８をテスタ
ー（ＩＣの試験装置）に接続してＩＣに対して試験を行
う。

【０００５】図３は、ＩＣソケット７を試験用配線基板
１に装着する方法を示している。同図に示すように、Ｉ
Ｃソケット７の下面にはリード９が設けられており、ま
た試験用配線基板１のソケット装着位置には、リード９
に対応してスルーホール１０が形成されている。そし
て、リード９をこのスルーホール１０に挿入すると共
に、このリード９を選択的に所定の配線層３〜６に接続
（半田付け）することにより、ＩＣソケット７は試験用
配線基板１に搭載される。

【０００６】また、ＩＣに対し試験を実施する際、試験
用配線基板１自体に不良があると、正確な試験を実施す
ることはできない。このため、図４に示すような自動検
査装置１１を用い、試験用配線基板１に対し試験を行う
ことが行われている。この自動検査装置１１は、基板ス
トッカー１２と装置本体１３とにより構成されている。
基板ストッカー１２に収納された試験用配線基板１は、
基板ストッカー１２から試験用ヘッドが配設された装置
本体１３に自動搬送される。そして、試験用ヘッドが試
験用配線基板１に接続され、不良検査が行われ構成とさ
れていた。

【０００７】

【発明が解決しようとする課題】ところで、近年のＩＣ
の高集積化に伴い、端子数の増加及び狭ピッチ化が急激
に進んでいる。このため、ＩＣを装着するＩＣソケット
７、及びＩＣソケット７を装着する試験用配線基板１の
構造も複雑になってきている。また、ＩＣの種類も多品
種化しており、これも試験用配線基板１の構造を複雑化
させる要因となっている。

【０００８】従来の試験用配線基板１は多層構造のプリ
ント配線基板が用いられていたため、これを構成する各
層を独立して形成することができず、よってＩＣの品種
別に個々対応するよう試験用配線基板１の開発，設計，
製作が行われていた。このため、これらの開発，設計，
及び製作に要する費用が膨大になり、また製造に至るま
での時間を長く要するという問題点があった。

【０００９】本発明は上記の点に鑑みてなされたもので
あり、コスト低減を図れると共に製造効率の向上を図り
うる試験用配線基板を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項１記載の発明では、絶縁基板上
に配線パターンが形成された配線基板層を複数積層形成
した構造を有すると共に、半導体装置が装着される半導
体装置用ソケットに設けられたリードが挿入されるスル
ーホールが形成されてなる試験用配線基板であって、前
記配線基板層は、異なる種類の前記半導体装置用ソケッ
トに共通する共通リードと接続される共通配線パターン
が形成された共通配線基板層と、非共通リードと接続さ
れる非共通配線パターンが形成された非共通配線基板層
とを具備し、かつ、前記非共通配線基板層が前記半導体
装置用ＩＣソケットの種類に対応して選択可能な構成で
あることを特徴とするものである。

【００１１】また、請求項２記載の発明では、前記請求
項１記載の試験用配線基板において、積層される複数の
前記配線基板層間を着脱可能に固定する固定機構を設け
たことを特徴とするものである。また、請求項３記載の
発明では、前記請求項２記載の試験用配線基板におい
て、前記固定機構は、前記配線基板層に配設された磁石
であることを特徴とするものである。

【００１２】また、請求項４記載の発明では、前記請求
項１乃至３のいずれか１項に記載の試験用配線基板にお
いて、積層される複数の前記配線基板層の位置決めを行
う位置決め機構を設けたことを特徴とするものである。
また、請求項５記載の発明では、前記請求項４記載の試
験用配線基板において、前記位置決め機構を、位置決め
支柱が立設された構成の位置決めベースと、前記配線基
板に前記位置決め支柱の形成位置に対応するよう形成さ
れた位置決め孔とにより構成したことを特徴とするもの
である。

【００１３】更に、請求項６記載の発明では、前記請求
項１乃至５のいずれか１項に記載の試験用配線基板にお
いて、前記配線基板層に、前記リードと接続された配線
パターンを前記ＩＣソケットの配置領域の外まで引き出
す引き出しパターンを形成したことを特徴とするもので
ある。

【００１４】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、配線基板層を構成する共
通配線基板層は、異なる種類の半導体装置用ソケットに
共通する共通リードと接続される共通配線パターンが形
成されているため、各種半導体装置に対して共通して用
いることができる。

【００１５】また、配線基板層を構成する非共通配線基
板層は、非共通リードと接続される非共通配線パターン
が形成されたものであるため、当該非共通リードに対応
した構造を有する半導体装置にのみ適用することができ
る。また、非共通配線基板層は半導体装置用ＩＣソケッ
トの種類に対応して選択可能な構成であるため、試験用
配線基板を設計，開発する場合、この非共通配線基板層
についてのみ設計，開発を行えばよく、共通配線基板層
については設計，開発が不要となる。このため、新たな
半導体装置に対応した試験用配線基板の設計，開発費用
の低減を図ることができると共に、製造効率の効率化を
図ることができる。

【００１６】また、請求項２及び請求項３記載の発明に
よれば、積層される複数の配線基板層間を着脱可能に固
定する固定機構（例えば磁石）を設けたことにより、各
配線基板層の固定を容易に行うことができると共に、特
定の配線基板層のみを交換することも可能となる。ま
た、請求項４及び請求項５記載の発明によれば、積層さ
れる複数の配線基板層の位置決めを行う位置決め機構を
設けたことにより、各配線基板層を積層する処理、特に
スルーホールを位置決めする処理を容易に行うことがで
きる。

【００１７】更に、請求項６記載の発明によれば、配線
基板層に、リードと接続された配線パターンをＩＣソケ
ットの配置領域の外まで引き出す引き出しパターンを形
成したことにより、この引き出しパターンに半導体装置
の試験装置を接続することにより、各ＩＣソケットに装
着された半導体装置に対し個々に試験を行うことが可能
となる。従って、不良半導体装置の特定を容易かつ確実
に行うことができる。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図５乃至図８は、本発明の第１
実施例である試験用配線基板２０Ａを説明するための図
である。この試験用配線基板２０Ａは、例えばバーンイ
ン試験等の半導体装置（以下、ＩＣという）の信頼性試
験に用いられるものである。

【００１９】図５に示されるように、本実施例例に係る
試験用配線基板２０Ａは４層構造（基材２２Ａを含める
と５層）を有しており、下部から基材２２Ａ，電源配線
基板層２３Ａ（以下、電源基板層という），ＧＮＤ配線
基板層２４Ａ（以下、ＧＮＤ基板層という），第１の信
号配線基板層２５Ａ（以下、第１の信号基板層とい
う），及び第２の信号配線基板層２６Ａ（以下、第２の
信号基板層という）を順次積層した構造を有している。

【００２０】図６は、試験用配線基板２０ＡにＩＣソケ
ット２７を装着する方法及び装着状態を説明するための
図である。同図に示されるように、試験用配線基板２０
Ａは、基材２２Ａ及び各基板層２３Ａ〜２６Ａを上下に
貫通するスルーホール２９を有している。このスルーホ
ール２９の形成位置は、ＩＣソケット２７に設けられた
リード２８Ａ，２８Ｂの形成位置に対応するよう設定さ
れている。

【００２１】また、後述するように各基板層２３Ａ〜２
６Ａには配線３０〜３３が形成されており、この各配線
３０〜３３の内、既定の配線はスルーホール２９に露出
しリード２８Ａ，２８Ｂと接続される構成となってい
る。尚、この配線３０〜３３とリード２８Ａ，２８Ｂと
の接続する部分を、以下接続部３４〜３７という。ＩＣ
ソケット２７を試験用配線基板２０Ａに装着するには、
ＩＣソケット２７のリード２８Ａ，２８Ｂとスルーホー
ル２９とを位置決めした上で、リード２８Ａ，２８Ｂを
スルーホール２９内に挿入する。その上で、例えば半田
ディップ処理等を実施することによりスルーホール２９
内に半田が進入し、スルーホール２９内に露出している
所定の配線３０〜３３とリード２８Ａ，２８Ｂとの間で
半田付けが行われ、これにより接続部３４〜３７が形成
される。

【００２２】図７は、試験用配線基板２０Ａを構成する
基材２２Ａ及び各配線基板層２３Ａ〜２６Ａを個々に示
している。同図に示すように、基材２２Ａ及び各配線基
板層２３Ａ〜２６Ａの所定位置にはスルーホール部２９
ａが形成されており、この各スルーホール部２９ａは、
基材２２Ａ及び各配線基板層２３Ａ〜２６Ａが積層され
た状態において連通してスルーホール２９を構成する
（図６参照）。

【００２３】また、基材２２Ａ及び各配線基板層２３Ａ
〜２６Ａの外周位置にはマグネット部４０が夫々形成さ
れている。このマグネット部４０は薄板状の磁石であ
り、基材２２Ａ及び各配線基板層２３Ａ〜２６Ａが積層
された状態において、各基板層２３Ａ〜２６Ａを磁力に
より着脱可能に固定する。これにより、基材２２Ａ及び
各配線基板層２３Ａ〜２６Ａの固定を容易に行うことが
できると共に、特定の配線基板層のみを交換することも
可能となる。

【００２４】続いて、基材２２Ａ及び各配線基板層２３
Ａ〜２６Ａの各々の構成について説明する。図７（Ａ）
に示すように、最上部に位置する第２の信号基板層２６
Ａは、例えばポリイミド等の絶縁性樹脂フィルム３８Ａ
（以下、ベース材という）上に、所定形状（パターン）
の第２の配線パターン３３が形成されている。この第２
の配線パターン３３は、例えばエッチング技術を用いる
ことにより銅箔を所定パターンに成形することにより得
ることができる。

【００２５】この第２の配線パターン３３は、複数形成
されているスルーホール部２９ａの内、既定のスルーホ
ール部２９ａと接続されている。また、このスルーホー
ル部２９ａは、ＩＣソケット２７に設けられた非共通リ
ード２８Ａ-1に半田付けされることにより接続部３７を
形成する。また、図７（Ｂ）に示すように、上部から２
層目に位置する第１の信号基板層２５Ａは、ベース材３
８Ａ上に所定形状の第１の配線パターン３２が形成され
ている。この第１の配線パターン３２も、例えばエッチ
ング技術を用いることにより銅箔を所定パターンに成形
することにより得ることができる。この第１の配線パタ
ーン３２は、複数形成されているスルーホール部２９ａ
の内、既定のスルーホール部２９ａと接続されている。
また、このスルーホール部２９ａは、ＩＣソケット２７
に設けられた非共通リード２８Ａ-2に半田付けされるこ
とにより接続部３６を形成する。

【００２６】ところで、上記した第１及び第２の信号基
板層２５Ａ，２６Ａは、例えばＩＣの設計変更に伴いＩ
Ｃの端子特性が変更になった場合、各配線パターン３
２，３３を接続するスルーホール部２９ａの位置も変更
となる。具体的には、図７（Ａ）の第２の信号基板層２
６Ａを例に挙げると、変更前では図中矢印Ａで示す位置
のスルーホール部２９ａに接続部３７を設けていたいた
ものを、変更後では図中矢印Ｂで示す位置のスルーホー
ル部２９ａに接続部３７を設ける必要が生じる場合があ
る。この時には、第２の配線パターン３３を新たに形成
し直す必要が生じる。即ち、第２の信号基板層２６Ａを
新たに設計，開発する必要が生じる。これは、第１の信
号基板層２５Ａにおいても同様である。

【００２７】このような、ＩＣの設計変更等に伴い新た
に設計，開発が必要となる基板層（本実施例では、第１
及び第２の信号基板層２５Ａ，２６Ａ）を、以下の説明
において特に非共通基板層というものとし、またこの非
共通基板層と接続されるＩＣソケット２７のリードを、
特に非共通リード（本実施例では、リード２８Ａ-1,２
８Ａ-2) というものとする。

【００２８】一方、図７（Ｃ）に示すように、上部から
３層目に位置するＧＮＤ基板層２４Ａは、ベース材３８
Ａ上の約全面にＧＮＤベタ配線３１が形成されている。
このＧＮＤベタ配線３１は、接続部３５を形成したいス
ルーホール部２９ａを除き、スルーホール部２９ａの外
周にエッチング等により非接続部３９が形成されてい
る。ＧＮＤベタ配線３１と接続されたスルーホール部２
９ａにはＩＣソケット２７に設けられた共通リード２８
Ｂ-2が挿通され、半田付けされることにより接続部３５
を形成する。

【００２９】また、図７（Ｄ）に示すように、上部から
４層目に位置する電源基板層２３Ａは、ベース材３８Ａ
上の約全面に電源ベタ配線３０が形成されている。この
電源ベタ配線３０は、接続部３４を形成したいスルーホ
ール部２９ａを除き、スルーホール部２９ａの外周にエ
ッチング等により非接続部３９が形成されている。電源
ベタ配線３０と接続されたスルーホール部２９ａにはＩ
Ｃソケット２７に設けられた共通リード２８Ｂ-1が挿通
され、半田付けされることにより接続部３４を形成す
る。

【００３０】ところで、上記した電源基板層２３Ａ及び
ＧＮＤ基板層２４Ａは、例えばＩＣの設計変更に伴いＩ
Ｃの端子特性が変更になった場合でも、通常ＩＣの電源
端子位置及びＧＮＤ端子位置は変更にならないため、よ
って接続部３４，３５が形成されるスルーホール部２９
ａの位置は変更されることはない。即ち、ＩＣの設計変
更があっても、電源基板層２３Ａ及びＧＮＤ基板層２４
Ａについては新たに設計，開発する必要は生じない。

【００３１】このような、ＩＣの設計変更等があって
も、新たに設計，開発が必要とならない基板層（本実施
例では、電源基板層２３Ａ及びＧＮＤ基板層２４Ａ）
を、以下の説明において特に共通基板層というものと
し、またこの共通基板層と接続されるＩＣソケット２７
のリードを、特に共通リード（本実施例では、リード２
８Ｂ-1, ２８Ｂ-2) というものとする。

【００３２】上記したように、本実施例に係る試験用配
線基板２０Ａでは、従来用いられていた積層構造のプリ
ント配線基板１（図１〜図３参照）と異なり、基材２２
Ａ及び各基板層２３Ａ〜２６Ａが夫々独立したものであ
り、よって各基板層２３Ａ〜２６Ａを任意に選択して使
用することが可能となる。具体的には、共通基板層であ
る電源基板層２３Ａ及びＧＮＤ基板層２４Ａにつてい
は、異なる種類のＩＣソケット２７（即ち、異なる種類
のＩＣ）に対し共通して利用することができるため、Ｉ
Ｃの変更等があっても共通して用いることができる。

【００３３】これに対し、非共通配線基板層である第１
及び第２の基板層２５Ａ，２６Ａについては、ＩＣの設
計変更等があった場合には新たに設計，開発が必要とな
る。しかるに、従来の積層構造のプリント配線基板１で
は、図１に示すように各層３〜６が一体的に積層された
構成であるため、ＧＮＤ配線層３及び電源配線層５を含
め、全ての層３〜６に対して設計変更を行う必要があっ
たのに対し、本実施例では第１及び第２の基板層２５
Ａ，２６Ａのみの設計，開発で済む。

【００３４】このように、本実施例に係る試験用配線基
板２０Ａは、第１及び第２の基板層２５Ａ，２６Ａが選
択可能な構成であるため、新たに試験用配線基板２０Ａ
を設計，開発する場合、この非共通配線基板層である第
１及び第２の基板層２５Ａ，２６Ａについてのみ設計，
開発を行えばよく、共通配線基板層である電源基板層２
３Ａ及びＧＮＤ基板層２４Ａについては設計，開発が不
要となる。このため、新たなＩＣに対応した試験用配線
基板２０Ａの設計，開発費用の低減を図ることができ、
また製造効率の向上を図ることができる。

【００３５】次に、本発明の第２実施例である試験用配
線基板について説明する。図８（Ａ）は、本発明の第２
実施例である試験用配線基板２０Ｂを示している。本実
施例に係る試験用配線基板２０Ｂは、積層される複数の
基板層２３Ｂ〜２６Ｂ（配線基板層）の位置決めを行う
位置決め機構を設けたことを特徴とするものである。

【００３６】位置決め機構は、位置決めベース４１と、
各基板層２３Ｂ〜２６Ｂに形成された位置決め孔４３と
により構成されている。位置決めベース４１は、図８
（Ｃ）に示すように、各基板層２３Ｂ〜２６Ｂと略同一
の外形形状を有した枠体４４と、この枠体４４に立設さ
れた複数の位置決め支柱４２とにより構成されている。
また、位置決め孔４３は、各基板層２３Ｂ〜２６Ｂにそ
れぞれ形成されており、その形成位置は位置決めベース
４１に立設された位置決め支柱４２の形成位置に対応す
るよう構成されている。また、位置決め孔４３（即ち、
位置決め支柱４２）の形成位置は、図８（Ｂ）に示すよ
うに各配線３０〜３３のパターン形成に邪魔にならない
よう、ベース材３８Ｂの外周位置に選定されている。

【００３７】上記構成とされた位置決め機構を用いて各
基板層２３Ｂ〜２６Ｂの位置決めを行うには、位置決め
ペース４１の位置決め支柱４２に各基板層２３Ｂ〜２６
Ｂに形成されている位置決め孔４３を挿通する。位置決
め支柱４２の形成位置と位置決め孔４３の形成位置は、
所定位置に高精度に設けられている。よって、上記のよ
うに単に位置決め支柱４２に位置決め孔４３を挿通する
のみの処理で、積層される各基板層２３Ｂ〜２６Ｂの位
置決めを行うことができる。これにより、各基板層２３
Ｂ〜２６Ｂに形成されているスルーホール部２９ｂを精
度よく位置決めすることができ、貫通したスルーホール
２９を容易に実現することができる。

【００３８】次に、本発明の第３実施例である試験用配
線基板について説明する。図９（Ａ）は、第３実施例で
ある試験用配線基板に設けられる第２の信号基板層２６
Ｃを示している。尚、同図に示す第２の信号基板層２６
Ｃ以外は、前記した第１実施例に係る試験用配線基板２
０Ａと同一構成であるため、本実施例の説明では第２の
信号基板層２６Ｃのみを図示して説明するものとする。

【００３９】本実施例では、積層された状態において最
上層に位置する第２の信号基板層２６Ｃに、引き出し配
線４６及び試験用パッド４７を設けたことを特徴とする
ものである。この引き出し配線４６は、前記した第２の
配線パターン３３（図示せず）と一括的に形成されるも
のであり、ＩＣソケット２７を装着した状態において、
ＩＣソケット２７の外側まで引き出されるよう構成され
ている。

【００４０】即ち、図９（Ａ）においてＩＣソケット２
７のソケット外形位置を破線で示すと（図中、符号４５
で示す）、引き出し配線４６はソケット外形位置４５の
外側まで引き出されており、その端部に試験用パッド４
７が形成されている。このように、引き出し配線４６を
ソケット外形位置４５の外側まで引き出すことにより、
ＩＣソケット２７に装着される個々のＩＣについての不
良を検出することが可能となる。以下、これについて説
明する。

【００４１】通常、試験用配線基板２０Ａ，２０Ｂには
複数のＩＣソケット２７が装着され、各ＩＣソケット２
７に装着されたＩＣに対し一括的に所定の試験が実施さ
れる。この際、各ＩＣソケット２７の同一特性を有する
リード２８Ａ，２８Ｂは、配線パターンの簡略化のため
に複数のＩＣソケット２７で接続されている。また、図
９（Ｂ）に示すように、第１及び第２実施例に係る試験
用配線基板２０Ａ，２０Ｂでは、第２の信号基板層２６
Ａ，２６Ｂ（図では、第２の信号基板層２６Ａを示して
いる）に形成された第２の配線パターン３３はソケット
外形位置４５のの内側にのみ形成されており、外側まで
引き出される構成とはされていない。

【００４２】このため、試験用配線基板２０Ａ，２０Ｂ
に装着された複数のＩＣの内、一つに異常が発生してい
た場合、第１及び第２の試験用配線基板２０Ａ，２０Ｂ
では、装着された複数のＩＣのいずれかに異常が発生し
ていることは検出できるものの、異常が発生しているＩ
Ｃを特定することができなかった。これに対し、本実施
例に係る試験用配線基板では、スルーホール部２９ａ
（スルーホール２９）に接続された引き出し配線４６が
ソケット外形位置４５の外側まで引き出され、かつその
端部に試験用パッド４７が形成されているため、この試
験用パッド４７にＩＣテスターの端子を接続することに
より、個々のＩＣに対し試験を個別に行うことが可能と
なる。従って、異常が発生している不良ＩＣの特定を容
易かつ確実に行うことが可能となる。

【００４３】

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、非共通配線基板層は半導体装置用ＩＣソケ
ットの種類に対応して選択可能な構成であるため、試験
用配線基板を設計，開発する場合、この非共通配線基板
層についてのみ設計，開発を行えば良く、共通配線基板
層については設計，開発が不要となる。このため、新た
な半導体装置に対応した試験用配線基板の設計，開発費
用の低減を図ることができると共に、製造効率の効率化
を図ることができる。

【００４４】また、請求項２及び請求項３記載の発明に
よれば、各配線基板層の固定を容易に行うことができる
と共に特定の配線基板層のみを交換することも可能とな
る。また、請求項４及び請求項５記載の発明によれば、
各配線基板層を積層する処理、特にスルーホールを位置
決めする処理を容易に行うことができる。更に、請求項
６記載の発明によれば、各ＩＣソケットに装着された半
導体装置に対し個々に試験を行うことが可能となり、よ
って不良半導体装置の特定を容易かつ確実に行うことが
できる。

【図面の簡単な説明】

【図１】従来の試験用配線基板の一例を説明するための
分解図である。

【図２】従来の試験用配線基板にＩＣソケットを装着し
た状態を示す図である。

【図３】従来の試験用配線基板にＩＣソケットを装着す
る方法を説明するための図である。

【図４】自動検査装置を示す斜視図である。

【図５】本発明の第１実施例である試験用配線基板を示
す分解図である。

【図６】本発明の第１実施例である試験用配線基板にＩ
Ｃソケットを装着する方法及び装着状態を説明するため
の図である。

【図７】本発明の第１実施例である試験用配線基板を構
成する各基板層を説明するための図である。

【図８】本発明の第２実施例である試験用配線基板を説
明するための図である。

【図９】本発明の第２実施例である試験用配線基板の第
２信号基板層を拡大して示す図である。

【符号の説明】

２０Ａ，２０Ｂ試験用配線基板２２Ａ基材２３Ａ，２３Ｂ電源基板層２４Ａ，２４ＢＧＮＤ基板層２５Ａ，２５Ｂ第１の信号基板層２６Ａ〜２６Ｃ第２の信号基板層２７ＩＣソケット２８リード２９スルーホール３０電源ベタ配線３１ＧＮＤベタ配線層３２第１の配線パターン３３第２の配線パターン３４〜３７接続部３８Ａ〜３８Ｃベース材３９非接続部４０マグネット部４１位置決めベース４２位置決め支柱４３位置決め孔４５ソケット外形位置４６引き出し配線４７試験用パッド

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に配線パターンが形成された
配線基板層を複数積層形成した構造を有すると共に、半
導体装置が装着される半導体装置用ソケットに設けられ
たリードが挿入されるスルーホールが形成されてなる試
験用配線基板であって、前記配線基板層は、異なる種類の前記半導体装置用ソケ
ットに共通する共通リードと接続される共通配線パター
ンが形成された共通配線基板層と、非共通リードと接続
される非共通配線パターンが形成された非共通配線基板
層とを具備し、かつ、前記非共通配線基板層が前記半導体装置用ＩＣソ
ケットの種類に対応して選択可能な構成であることを特
徴とする試験用配線基板。
【請求項２】請求項１記載の試験用配線基板におい
て、積層される複数の前記配線基板層間を着脱可能に固定す
る固定機構を設けたことを特徴とする試験用配線基板。
【請求項３】請求項２記載の試験用配線基板におい
て、前記固定機構は、前記配線基板層に配設された磁石であ
ることを特徴とする試験用配線基板。
【請求項４】請求項１乃至３のいずれか１項に記載の
試験用配線基板において、積層される複数の前記配線基板層の位置決めを行う位置
決め機構を設けたことを特徴とする試験用配線基板。
【請求項５】請求項４記載の試験用配線基板におい
て、前記位置決め機構を、位置決め支柱が立設された構成の位置決めベースと、前記配線基板に前記位置決め支柱の形成位置に対応する
よう形成された位置決め孔とにより構成したことを特徴
とする試験用配線基板。
【請求項６】請求項１乃至５のいずれか１項に記載の
試験用配線基板において、前記配線基板層に、前記リードと接続された配線パター
ンを前記ＩＣソケットの配置領域の外まで引き出す引き
出しパターンを形成したことを特徴とする試験用配線基
板。