JPH11341841A - Drive circuit for vibrating actuator - Google Patents

Drive circuit for vibrating actuator

Info

Publication number
JPH11341841A
JPH11341841A JP10147621A JP14762198A JPH11341841A JP H11341841 A JPH11341841 A JP H11341841A JP 10147621 A JP10147621 A JP 10147621A JP 14762198 A JP14762198 A JP 14762198A JP H11341841 A JPH11341841 A JP H11341841A
Authority
JP
Japan
Prior art keywords
vibration
circuit
type actuator
pulse
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10147621A
Other languages
Japanese (ja)
Other versions
JP4072243B2 (en
Inventor
Kenichi Kataoka
健一 片岡
Shinji Yamamoto
新治 山本
Tei Hayashi
禎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14762198A priority Critical patent/JP4072243B2/en
Priority to US09/316,943 priority patent/US6229402B1/en
Priority to EP99304056A priority patent/EP0962991B1/en
Priority to DE69936748T priority patent/DE69936748D1/en
Priority to CNB991109031A priority patent/CN1175557C/en
Priority to KR1019990019552A priority patent/KR100307430B1/en
Publication of JPH11341841A publication Critical patent/JPH11341841A/en
Application granted granted Critical
Publication of JP4072243B2 publication Critical patent/JP4072243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the occupying space of a drive circuit for vibrating actuator by constituting pulse generating means or the rotating speed control means of a vibrating actuator, and a power amplifying means on a single heat radiating means made of a metal, etc. SOLUTION: A plurality of pulse generating means 2, the half-bridge circuit 3 of a power amplifying means, and a control circuit 34 of rotation control means for vibrating type actuator are constituted of a single silicon IC chip. The pulse generating means 2 and half-bridge circuit 3 are connected electrically to the electrodes 4 of the control circuit 34 through bonding wires of aluminum, etc. The circuit on the metal or ceramic plate of a heat radiating means is coated with a resin member except for a part of a ceramic. The pulse generating means 2 supply 5 V power from the electrode 4-2 of the control circuit 34, and signals for setting two-phase pulse frequency outputted from the means 2 are supplied to an electrode 4-8 of the circuit 34. The two-phase pulse signals from the pulse generating means 2 are connected to the half-bridge circuit 3, which works as an amplifier circuit via the bonding wires and are outputted from the electrodes 4-6 and 4-7 of the control circuit 34, after power amplification.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、振動型アクチュエ
ータの駆動回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for a vibration type actuator.

【0002】[0002]

【従来の技術】従来、振動型アクチュエータの駆動回路
は個別電子部品を組み合わせた構成となっており、電力
増幅手段と、振動型アクチュエータの動作を制御するCP
Uや発振手段等は別々の部品を接続して用いていた。
又、駆動回路を構成する発振手段は従来VCOを用いたも
のや高周波のパルス信号を分周して出力するものが用い
られていた。
2. Description of the Related Art Conventionally, a drive circuit of a vibration-type actuator has a configuration in which individual electronic components are combined, and a power amplifying means and a CP for controlling the operation of the vibration-type actuator
U and oscillating means are used by connecting different parts.
Further, as an oscillating means constituting a driving circuit, a means using a VCO or a means for dividing a high-frequency pulse signal and outputting the divided signal has been used.

【0003】[0003]

【発明が解決しようとする課題】上記従来装置では、複
数の部品に分かれることから、回路基板への実装面積が
広くなってしまい、且つ部品実装に時間がかかるため回
路基板の製造コストが上がってしまう問題があった。ま
たアナログの発振手段は周波数の温度依存性が高いた
め、電力増幅手段と一体にすると周波数精度が悪くな
り、水晶発振子を用いたVCOは周波数の設定範囲が狭い
と言う問題があった。またディジタル的に水晶発振器の
周波数を分周して周波数を設定する場合は周波数の分解
能が低く振動型アクチュエータの速度を制御するには不
向きであると言う問題があった。またレートマルチプラ
イアーのようなデジタル的なパルス発生手段でありなが
ら周波数の分解能を擬似的に高くする方法は比較的良い
性能を発揮するが、周波数を小刻みに振るためビートに
よる可聴音を発生する問題がある。また、複数のアクチ
ュエータに対して、その動作をそれぞれのアクチュエー
タに対して設けられた駆動回路により制御させる場合、
外部回路との通信を行う必要があるが、その通信におけ
る構成が複雑化するとこれらの駆動回路を放熱手段上に
配設させる際の接続構成が複雑となる問題がある。
In the above-mentioned conventional apparatus, since it is divided into a plurality of parts, the mounting area on the circuit board is increased, and it takes a long time to mount the parts. There was a problem. In addition, since the analog oscillating means has a high temperature dependency of frequency, when integrated with the power amplifying means, the frequency accuracy is deteriorated, and the VCO using a crystal oscillator has a problem that the frequency setting range is narrow. Further, when digitally dividing the frequency of the crystal oscillator to set the frequency, there is a problem that the resolution of the frequency is low and it is not suitable for controlling the speed of the vibration type actuator. In addition, although the method of increasing the frequency resolution in a pseudo manner is a digital pulse generator such as a rate multiplier, it has relatively good performance, but the audible sound due to the beat is generated because the frequency is changed in small increments. There is. When a plurality of actuators are controlled by a drive circuit provided for each actuator,
It is necessary to communicate with an external circuit. However, if the configuration in the communication becomes complicated, there is a problem that the connection configuration when disposing these drive circuits on the heat radiating means becomes complicated.

【0004】[0004]

【課題を解決するための手段】上記目的を達成する為、
本出願に係る請求項1及び2及び3に記載の発明は、振
動型アクチュエータ駆動回路の内、パルス生成手段と、
電力増幅手段とを一つの金属板等の放熱手段上に構成
し、または、パルス生成手段と、振動型アクチュエータ
の回転速度等を制御する制御手段と、電力増幅手段とを
一つの金属板等の放熱手段上に構成した駆動回路を提供
するものである。また請求項38,39,40では前記
請求項1から3の駆動回路の構成として樹脂モールドし
た一つのICにすることで、実装面積を狭くした駆動回路
を提供するものである。本出願に係る請求項7から12
の発明は、電力増幅手段の発熱に対して影響の少ない発
振手段として、水晶発振器と分周手段による高精度な発
振手段とプログラマブル遅延手段等の遅延手段を組み合
わせることで、周波数の精度及び分解能を高めた発振手
段を用いることにより発振手段と電力増幅手段を一体に
構成出来るようにした駆動回路を提供するものである。
また請求項21,22、23の発明は請求項3の駆動回
路において、温度が上昇したときに誤動作しないように
温度を検知して電力増幅手段の動作を制御したものであ
る。また請求項29の発明は請求項1から3の駆動回路
において、パルス生成手段への給電が開始されるまでは
電力増幅手段の出力を禁止し、誤動作の発生を防止した
ものである。請求項30から37の発明は複数の駆動回
路を設けた時において、各回路を直列接続し、各駆動回
路へ伝達される指令に対しての受信信号を接続の順で外
部に送出させた駆動回路システムを提供するものであ
る。また請求項33から37では通信に際してIDを含
む指令を送り、各IDにて指定された駆動回路に対して
指令を伝達させたり、すべての駆動回路を有効化するI
Dを通信させたりすることで、通信を簡略化した駆動回
路システムを提供するものである。
In order to achieve the above object,
The invention according to claims 1, 2 and 3 according to the present application is a vibration type actuator driving circuit, wherein a pulse generating means,
The power amplifying means is formed on a heat dissipating means such as a single metal plate, or a pulse generating means, a control means for controlling the rotation speed and the like of the vibration type actuator, and the power amplifying means are provided on a single metal plate or the like. It is intended to provide a drive circuit configured on the heat radiating means. Claims 38, 39, and 40 provide a drive circuit with a reduced mounting area by using one resin-molded IC as the configuration of the drive circuit of claims 1 to 3. Claims 7 to 12 of the present application
According to the invention, the frequency accuracy and resolution can be improved by combining a high-precision oscillating means including a crystal oscillator and a frequency dividing means and a delay means such as a programmable delay means as an oscillating means having little influence on heat generation of the power amplifying means. It is an object of the present invention to provide a drive circuit in which the oscillating means and the power amplifying means can be integrally formed by using the increased oscillating means.
According to the invention of claims 21, 22, and 23, in the drive circuit of claim 3, the operation of the power amplification means is controlled by detecting the temperature so as not to malfunction when the temperature rises. The invention according to claim 29 is the driving circuit according to any one of claims 1 to 3, wherein the output of the power amplification means is inhibited until the power supply to the pulse generation means is started, thereby preventing the occurrence of malfunction. The invention according to claim 30 to claim 37, wherein when a plurality of drive circuits are provided, the respective circuits are connected in series, and a reception signal corresponding to a command transmitted to each drive circuit is transmitted to the outside in the order of connection. A circuit system is provided. According to the present invention, a command including an ID is transmitted at the time of communication, and the command is transmitted to a drive circuit specified by each ID, or all the drive circuits are enabled.
By providing communication with D, a drive circuit system with simplified communication is provided.

【0005】[0005]

【発明の実施の形態】(第1の実施の形態)図1は、本発
明の第1の実施の形態を示す構成図で、図1において、1
は放熱手段である銅等の金属板、該放熱板はセラミック
板でもよい。2は所望の周波数で位相の異なる2相のパル
ス信号を発生するパルス生成手段、3は前記複数のパル
ス信号を電力増幅するハーフブリッジ回路である。パル
ス生成手段2とハーフブリッジ回路3はそれぞれ単一のIC
を構成するシリコンチップである。4は外部指令を伝え
ると共に、ハーフブリッジ回路3の出力を取り出すため
の電極、5はパルス生成手段2とハーフブリッジ回路3と
電極4の相互間を電気的に接続する金又はアルミ等で出
来たボンディング・ワイヤー、6は振動型アクチュエー
タ、7は電極4と金属板1及び、金属板1上の回路全てを覆
うように構成された樹脂部材で、金属板1上の回路は電
極4と金属板1の一部以外は全て樹脂部材7で覆われてい
る。ここで、4−1は接地用電極で後述する不図示の二つ
の電源のグランド端子に接続されおり、金属板1を接地
している。パルス生成手段2は5V電源で動作し、電極4−
2から5V電源が供給されている。電極4−3はパルス生成
手段2の出力する2相のパルスの周波数を設定する信号が
接続されている。電極4−4はパルス生成手段2の出力のO
N/OFFを制御する信号が接続されている。パルス生成手
段2の2相のパルス信号はボンディング・ワイヤー5−2を
介して増幅回路としてのハーフブリッジ回路3に接続さ
れ、電力増幅されて電極4−6、4−7より出力される。電
極4−5は24V電源が供給されており、ハーフブリッジ回
路3は、ボンディング・ワイヤー5−2を介して供給され
る振幅が5Vのパルス信号を24Vの振幅のパルス信号に変
換して電極4−6、4−7から出力する。電極4−6、4−7か
ら出力される交流電圧は振動型アクチュエータ6のA相と
B相にそれぞれ印加されている。図2はパルス生成手段の
回路例を示す回路図である。8は基準パルス信号を発生
するための公知の電圧制御型発振器(VCO)、62はVCO8
の出力パルス信号を入力し設定された分周率で分周して
振動型アクチュエータを駆動する周波数で2相の位相の
異なるパルス信号を生成する分周移相手段である。VC
O8は電極4−3から入力される周波数制御信号によって
所望の周波数を出力するように制御されている。VCO8の
出力は分周移相手段62に入力され所定の分周率で分周さ
れ、2つの90度位相の異なるパルス信号に分けられて出
力される。図3はハーフブリッジ回路3の例を示す回路図
で、12、13、17、18はDMOS構造のNチャンネルのMOSFET
で2相分のハーフブリッジ回路を構成している。MOSFET
のオン抵抗は電力的な制約から少なくとも1.2Ω以下が
望ましく、チップ面積の制約と出力電力を大きくしたい
ことを考慮すると、0.2〜0.3Ω程度が妥当である。MOSF
ETの耐圧は40V、60V、80V等が選択出来、24V電源の場合
には40Vで良い。電源入力には24Vの不図示の電源が外部
電極4を介して接続されている。11、16はMOSFET12、17
をドライブするためのハイサイドドライバで、MOSFET1
2、17のゲートに接続されている。9、14はインバータ、
10、15はMOSFET12又は17とMOSFET13又は18が同時にONし
ないようにパルスを遅延させる為の遅延手段である。図
4は振動型アクチュエータの一つである円環型のアクチ
ュエータの例を示す構成図である。図4において100は一
つ以上の弾性部材で構成された振動体、101は振動体100
に不図示の加圧手段で加圧接触されたロータ、102は振
動体100に接着され、ロータ101との間に挟まれている摩
擦材、103はロータ101の中心に接続された回転軸、104
は振動体100に接着された圧電体である。圧電体104は図
5に示す形状で表面が複数の電極に分割されている。ま
たこの電極は2つの駆動用電極グループ(104−a,104−
b)と一つのセンサ電極部(104−c)からなっており、
以下それぞれ104−aをA相、104−bをB相、104−cをS相
と言う。図4に示す振動型アクチュエータは、このA相と
B相に時間的位相差が90度の交流電圧を印加することで
振動体100に進行性の振動波を発生させ、この振動の力
を振動体100に摩擦材102を介して加圧接触しているロー
タ101へ摩擦力を介して伝達し、ロータ101を回転するよ
うに構成されている。このように振動型アクチュエータ
は、ハーフブリッジ回路3の出力する2相の交流電圧を印
加することでロータ101と振動体100が相対的に回転する
ことになる。ここで、振動型アクチュエータ6に印加す
る電圧の振幅を大きくしたい場合の回路例を図6に示
す。図6において、19、20は昇圧用のインダクタで、振
動型アクチュエータ6とハーフブリッジ回路3の間にイン
ダクタ19、20を挿入することで、圧電体104の等価静電
容量とインダクタ19、20の共振現象によってハーフブリ
ッジ回路3の出力電圧が増幅されて圧電体104に印加され
る。インダクタ19、20の値は、前記等価静電容量とマッ
チングをとるが、マッチングの周波数は振動体100の共
振周波数より高い領域に設定されており、少なくとも使
用温度範囲での等価静電容量と共振周波数の変化を踏ま
えて全ての使用温度範囲内で共振周波数より高い領域に
設定されている。又、動作モードの反共振周波数より高
い領域にマッチングすることで、温度変化によるマッチ
ング特性の変動の影響が軽減され、常に圧電体104に印
加する電圧振幅を安定に供給できる。図7はハーフブリ
ッジ回路3の波形を示すタイミングチャートである。遅
延手段15によってTdの遅延がそれぞれのパルスに生じ、
MOSFET17、18が同時にONしないように遅延時間Tdが設
定されている。通常Tdは20nSec〜100nSec程度に設定さ
れている。次に、更に大きな電圧を圧電体104に印加し
たい場合の回路例を図8に示す。増幅回路としてのハー
フブリッジ回路をフルブリッジ回路に変更し、周辺回路
もこれにあわせて追加変更したものである。図8におい
て12、13、17、18、24、25、28、29はDMOS構造のNチャ
ンネルのMOSFETで2相分のフルブリッジ回路を構成して
いる。電源入力には24Vの不図示の電源が外部電極4を介
して接続されている。11、16、23、27はMOSFET12、17、
24、28をドライブするためのハイサイドドライバで、MO
SFET12、17、24、28のゲートに接続されている。9、14
はインバータ、21、22はMOSFET12、17、24、28とMOSFET
13、18、25、29が同時にONしないようにパルスを遅延さ
せる為の遅延手段である。このようにハーフブリッジ回
路3の代わりにフルブリッジ回路を用い、インダクタ1
9、20の代わりにトランス26、30を用いることで、トラ
ンス26、30の巻線比の変更によって任意に圧電体104に
印加する交流電圧の振幅を設定できる。この際、トラン
ス26、30の特性を調整し、結合係数を0.6〜0.9程度に落
とすことで、フルブリッジ回路の出力するパルス波形を
なまらせ、圧電体104に印加する電圧波形の高調波成分
を減らすことが出来る。また結合係数を下げることは、
トランス26、30の出力と圧電体104の間に適当なインダ
クタ素子を挿入することと等価である。図9に、トラン
ス26、30の出力にインダクタを接続した例を示す。31、
32はインダクタである。これでトランス26,30の結
合係数を下げたことと等価となる。図10は前記フルブリ
ッジ回路の波形を示すタイミングチャートである。ハー
フブリッジ回路3の波形と同じようにMOSFETのハイサイ
ドとローサイドが同時にONしないようにTdの遅延がB1、
B2、B3、B4に設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a block diagram showing a first embodiment of the present invention.
May be a metal plate such as copper as a heat radiating means, and the heat radiating plate may be a ceramic plate. 2 is a pulse generating means for generating two-phase pulse signals having different phases at a desired frequency, and 3 is a half-bridge circuit for power-amplifying the plurality of pulse signals. Pulse generation means 2 and half bridge circuit 3 are each a single IC
Is a silicon chip. 4 is an electrode for transmitting an external command and taking out the output of the half bridge circuit 3, and 5 is made of gold or aluminum or the like for electrically connecting the pulse generating means 2, the half bridge circuit 3 and the electrode 4 to each other. Bonding wire, 6 is a vibration type actuator, 7 is a resin member configured to cover the electrode 4 and the metal plate 1 and all the circuits on the metal plate 1, and the circuit on the metal plate 1 is the electrode 4 and the metal plate All but a part of 1 are covered with the resin member 7. Here, reference numeral 4-1 denotes a ground electrode, which is connected to ground terminals of two power supplies (not shown) described later, and grounds the metal plate 1. The pulse generating means 2 operates with a 5 V power supply,
2 to 5V power is supplied. The signal for setting the frequency of the two-phase pulse output from the pulse generation means 2 is connected to the electrode 4-3. The electrode 4-4 is connected to the output O of the pulse generation means 2.
A signal to control N / OFF is connected. The two-phase pulse signal of the pulse generating means 2 is connected to a half-bridge circuit 3 as an amplifier circuit via a bonding wire 5-2, is power-amplified, and is output from the electrodes 4-6 and 4-7. The electrode 4-5 is supplied with a 24V power supply, and the half bridge circuit 3 converts the pulse signal having an amplitude of 5V supplied via the bonding wire 5-2 into a pulse signal having an amplitude of 24V and converts the pulse signal to the electrode 4-5. Output from -6 and 4-7. The AC voltage output from the electrodes 4-6 and 4-7 is
Applied to each B phase. FIG. 2 is a circuit diagram showing a circuit example of the pulse generation means. 8 is a known voltage controlled oscillator (VCO) for generating a reference pulse signal, 62 is a VCO8
And a frequency dividing means for dividing the output pulse signal at the set dividing ratio to generate a pulse signal having two different phases at a frequency for driving the vibration type actuator. VC
O8 is controlled to output a desired frequency by a frequency control signal input from the electrode 4-3. The output of the VCO 8 is input to the frequency dividing and phase shifting means 62, frequency-divided at a predetermined frequency dividing rate, divided into two pulse signals having phases different from each other by 90 degrees, and outputted. Fig. 3 is a circuit diagram showing an example of the half-bridge circuit 3. 12, 13, 17, and 18 are N-channel MOSFETs with DMOS structure.
Constitutes a half-bridge circuit for two phases. MOSFET
Is preferably at least 1.2 Ω or less due to power restrictions. Considering the restrictions on the chip area and the desire to increase the output power, about 0.2 to 0.3 Ω is appropriate. MOSF
The withstand voltage of the ET can be selected from 40V, 60V, 80V, etc. In the case of a 24V power supply, 40V may be used. A power supply (not shown) of 24 V is connected to the power input via the external electrode 4. 11, 16 are MOSFETs 12, 17
High-side driver for driving MOSFET1
Connected to gates 2 and 17. 9 and 14 are inverters,
Reference numerals 10 and 15 are delay means for delaying a pulse so that the MOSFET 12 or 17 and the MOSFET 13 or 18 are not simultaneously turned on. Figure
FIG. 4 is a configuration diagram showing an example of an annular actuator which is one of the vibration type actuators. In FIG. 4, reference numeral 100 denotes a vibrating body composed of one or more elastic members, and 101 denotes a vibrating body 100.
A rotor pressurized by pressure means (not shown), 102 is bonded to the vibrating body 100, a friction material sandwiched between the rotor 101, 103 is a rotating shaft connected to the center of the rotor 101, 104
Is a piezoelectric body bonded to the vibrating body 100. Figure 104 shows the piezoelectric body
The surface is divided into a plurality of electrodes in the shape shown in FIG. This electrode has two drive electrode groups (104-a, 104-
b) and one sensor electrode (104-c)
Hereinafter, 104-a is referred to as A phase, 104-b is referred to as B phase, and 104-c is referred to as S phase. The vibration type actuator shown in FIG.
By applying an AC voltage having a temporal phase difference of 90 degrees to the B phase, a progressive vibration wave is generated in the vibrating body 100, and the force of this vibration is brought into press contact with the vibrating body 100 via the friction material 102. Is transmitted to the rotor 101 via a frictional force to rotate the rotor 101. As described above, in the vibration type actuator, the rotor 101 and the vibrating body 100 rotate relatively by applying the two-phase AC voltage output from the half bridge circuit 3. Here, FIG. 6 shows a circuit example in the case where it is desired to increase the amplitude of the voltage applied to the vibration type actuator 6. In FIG. 6, reference numerals 19 and 20 denote step-up inductors. By inserting the inductors 19 and 20 between the vibration type actuator 6 and the half bridge circuit 3, the equivalent capacitance of the piezoelectric body 104 and the inductors 19 and 20 are increased. The output voltage of the half bridge circuit 3 is amplified by the resonance phenomenon and applied to the piezoelectric body 104. The values of the inductors 19 and 20 match the equivalent capacitance, but the matching frequency is set in a region higher than the resonance frequency of the vibrating body 100. It is set in a range higher than the resonance frequency within the entire use temperature range in consideration of the change in the frequency. Further, by matching to a region higher than the anti-resonance frequency of the operation mode, the influence of a change in the matching characteristic due to a temperature change is reduced, and the voltage amplitude applied to the piezoelectric body 104 can always be supplied stably. FIG. 7 is a timing chart showing waveforms of the half bridge circuit 3. Delay means 15 causes a delay of Td to each pulse,
The delay time Td is set so that the MOSFETs 17 and 18 are not turned on at the same time. Usually, Td is set to about 20 to 100 nSec. Next, FIG. 8 shows an example of a circuit when a larger voltage is to be applied to the piezoelectric body 104. A half-bridge circuit as an amplifier circuit is changed to a full-bridge circuit, and peripheral circuits are additionally changed accordingly. In FIG. 8, 12, 13, 17, 18, 24, 25, 28, and 29 are N-channel MOSFETs having a DMOS structure to constitute a full-bridge circuit for two phases. A power supply (not shown) of 24 V is connected to the power input via the external electrode 4. 11, 16, 23, 27 are MOSFETs 12, 17,
High side driver for driving 24, 28, MO
Connected to the gates of SFETs 12, 17, 24, 28. 9, 14
Is an inverter, 21 and 22 are MOSFETs 12, 17, 24, 28 and MOSFETs
This is a delay means for delaying a pulse so that 13, 18, 25, and 29 are not simultaneously turned on. In this way, a full bridge circuit is used instead of the half bridge circuit 3, and the inductor 1
By using the transformers 26 and 30 instead of the transformers 9 and 20, the amplitude of the AC voltage applied to the piezoelectric body 104 can be arbitrarily set by changing the winding ratio of the transformers 26 and 30. At this time, by adjusting the characteristics of the transformers 26 and 30 and reducing the coupling coefficient to about 0.6 to 0.9, the pulse waveform output from the full bridge circuit is smoothed, and the harmonic component of the voltage waveform applied to the piezoelectric body 104 is reduced. Can be reduced. Also, lowering the coupling coefficient
This is equivalent to inserting an appropriate inductor element between the outputs of the transformers 26 and 30 and the piezoelectric body 104. FIG. 9 shows an example in which inductors are connected to the outputs of the transformers 26 and 30. 31,
32 is an inductor. This is equivalent to reducing the coupling coefficient of the transformers 26 and 30. FIG. 10 is a timing chart showing waveforms of the full bridge circuit. As with the waveform of the half-bridge circuit 3, the delay of Td is B1 so that the high side and low side of the MOSFET are not turned on at the same time.
It is provided in B2, B3, B4.

【0006】(第2の実施の形態)図11は、本発明の第2
の実施の形態を示す図で、図11において、2,3は前述
の実施の形態で説明したシリコンチップである。33は放
熱手段であるセラミック板、該放熱手段は金属板でもよ
い。34は不図示の外部指令手段からの指令を受信して解
析し、パルス生成手段2にパルス信号の周波数の指令と
パルス信号のON・OFFを指令する制御手段である。複数
のICや各種回路部品が小さなセラミック板33上に実装さ
れ、ハイブリッドICを構成している。これらは樹脂で覆
われる場合もある。ID0、ID1、ID2はこのハイブリッドI
Cを複数接続した場合の識別のためのID番号を設定する
ためのもので、0から6までの番号が設定される。ID0がL
SBで3ビット構成となっている。RxdとSckは通信用信号
で、PEは増幅回路としてのハーフブリッジ回路3の出力
をON/OFFするための信号である。図12は制御手段の構成
を示すブロック図で、図12において、35は不図示の外部
指令手段との通信を行う通信手段、36は通信情報を解析
する解析手段、37は制御パラメータを記憶する記憶手段
である。前記制御パラメータは制御信号として記憶手段
37から直接パルス生成手段2に接続されており、パルス
信号の周波数、パルス信号のON・OFFが制御される。不
図示の外部指令手段との通信には同期シリアル通信を用
いているが、公知のRS232CやUSB、又は各種パラレル通
信等でも良い。図13に同期シリアル通信の信号波形を示
す。前記外部指令手段からの指令はRxdで送信され、Sck
信号の立ち上がりエッジに同期して伝達される。同期通
信のため高速なシリアル転送が可能である。指令はID番
号と制御指令に分かれており、IDが一致した場合に制御
指令が実行される。図14は前記振動型アクチュエータ駆
動回路を複数接続した場合の接続図である。38〜44は前
記振動型アクチュエータの駆動回路で、45〜51は振動型
アクチュエータである。それぞれの振動型アクチュエー
タの駆動回路は固有のID番号が外部電極を通して設定さ
れており、Rxd、Sckは全ての振動型アクチュエータ駆動
回路に並列に接続されている。図15は図14の通信波形を
示すタイミングチャートである。外部指令手段は指令を
ID番号に続いて指令を送出し、全ての振動型アクチュエ
ータの駆動回路はこれを受信し、個々のID番号と比較し
て一致していれば自分に対する指令であると判断し指令
を実行する。ここで、ID番号7は全振動型アクチュエー
タの駆動回路に対する指令である。従って、全ての振動
型アクチュエータの駆動回路が指令を実行する。図15の
例では、全ての振動型アクチュエータに対してパルス信
号をONすることを指示し、次に振動型アクチュエータ38
(ID=0)にパルス信号をOFFすることを指示し、次に振
動型アクチュエータ41(ID=3)にパルス信号の周波数を
指示している。また本実施の形態では、振動型アクチュ
エータの駆動回路毎に別のセラミック板上に構成される
が、複数の駆動回路をまとめて1つのセラミック板上に
構成しても良い。
(Second Embodiment) FIG. 11 shows a second embodiment of the present invention.
FIG. 11 shows the silicon chip described in the above embodiment. 33 is a ceramic plate as a heat radiating means, and the heat radiating means may be a metal plate. Reference numeral 34 denotes control means for receiving and analyzing a command from an external command means (not shown) and instructing the pulse generation means 2 to issue a pulse signal frequency command and ON / OFF of the pulse signal. A plurality of ICs and various circuit components are mounted on a small ceramic plate 33 to constitute a hybrid IC. These may be covered with a resin. ID0, ID1, ID2 are the hybrid I
This is for setting an ID number for identification when a plurality of Cs are connected, and a number from 0 to 6 is set. ID0 is L
SB has a 3-bit configuration. Rxd and Sck are communication signals, and PE is a signal for turning on / off the output of the half bridge circuit 3 as an amplifier circuit. FIG. 12 is a block diagram showing the configuration of the control means. In FIG. 12, 35 is communication means for communicating with an external command means (not shown), 36 is analysis means for analyzing communication information, and 37 stores control parameters. It is storage means. The control parameter is stored as a control signal in a storage unit.
37 is directly connected to the pulse generation means 2, and controls the frequency of the pulse signal and ON / OFF of the pulse signal. Synchronous serial communication is used for communication with an external command means (not shown), but known RS232C, USB, or various types of parallel communication may be used. FIG. 13 shows a signal waveform of the synchronous serial communication. The command from the external command means is transmitted by Rxd, and Sck
The signal is transmitted in synchronization with the rising edge of the signal. High-speed serial transfer is possible because of synchronous communication. The command is divided into an ID number and a control command, and the control command is executed when the IDs match. FIG. 14 is a connection diagram when a plurality of the vibration-type actuator drive circuits are connected. Reference numerals 38 to 44 denote drive circuits for the vibration type actuator, and reference numerals 45 to 51 denote vibration type actuators. The drive circuit of each vibration actuator has a unique ID number set through an external electrode, and Rxd and Sck are connected in parallel to all vibration actuator drive circuits. FIG. 15 is a timing chart showing the communication waveform of FIG. External command means
A command is transmitted following the ID number, and the drive circuits of all the vibration type actuators receive the command, compare with the individual ID numbers, and if they match, determine that the command is directed to themselves, and execute the command. Here, ID number 7 is a command to the drive circuit of the full vibration type actuator. Therefore, the drive circuits of all the vibration type actuators execute the command. In the example of FIG. 15, all the vibration type actuators are instructed to turn on the pulse signal.
(ID = 0) is instructed to turn off the pulse signal, and then the frequency of the pulse signal is instructed to the vibration type actuator 41 (ID = 3). In the present embodiment, each drive circuit of the vibration type actuator is configured on a separate ceramic plate. However, a plurality of drive circuits may be collectively configured on a single ceramic plate.

【0007】(第3の実施の形態)図16は、本発明の第3
の実施の形態を示す図で、52は振動型アクチュエータの
駆動回路が一体となりICを構成するシリコンチップで、
樹脂7でモールドされている。放熱手段としての金属板1
上にシリコンチップ52は設けられており、金属板1はシ
リコンチップ52の実装面の裏面以外は樹脂7でモールド
され、樹脂7でモールドされない金属板1の裏面は、FR4
等のガラスエポキシ基板上の広く設けられた放熱用グラ
ンドパターンに半田付けされたり、更に大きな放熱用金
属を押し付けたりされる。前記金属板はセラミック板で
もよい。図17はシリコンチップ52上の回路配置を示す配
置図である。図17において、各回路ブロックはシリコン
チップ52上の一区画をなしており、シリコンチップ52の
大きさは、4mm×6mm程度で線幅0.6μm以下のルールで
制作されている。図17の各回路ブロックの接続を図18に
示す。図19は振動型アクチュエータの構成例を示す構造
図である。以下にまず図19を用いて振動型アクチュエー
タの構造を説明し、その後で図18を用いて図17の各ブロ
ックの動作説明をする。図19において、53は振動型アク
チュエータの回転を検出するための公知の光学式ロータ
リーエンコーダである。A相及びB相に所定の交流電圧を
印加すると振動型アクチュエータ6の不図示のロータ101
は回転し、ロータ101に接続されている回転軸103を介し
て光学式ロータリーエンコーダ53に回転が伝達され、振
動型アクチュエータの回転速度に応じた周波数のパルス
信号を出力する。図18において54は外部電極4-11、4-12
を介して振動子が接続され発振器を構成する発振手段、
55は水晶又はセラミック製の振動子、56は抵抗とコンデ
ンサによる位相補償用回路である。57はロータリーエン
コーダ53の出力するパルス信号の周期を計測するための
カウンタ、58はリセット信号に応じてシリコンチップ52
内の各部のリセットを行うリセット回路、59は初期化情
報を記憶するフラッシュROM等の記憶手段、60は通信手
段、61はロータリーエンコーダ53の出力パルスの周期が
不図示の外部指令手段からの速度指令に応じた周期とな
るように制御する制御手段、62は発振手段54の出力する
10MHzのクロックに同期して、制御手段61からの周波数
指令に基づいて4相のパルス信号を出力する分周移相手
段、63は電力増幅用のフルブリッジ回路、64はチャージ
ポンプ回路、68はシリコンチップの温度を検出するため
の温度センサである。図18において、不図示の外部5V電
源(フルブリッジ回路63以外の電源)が電極4を介して
供給されると、リセット回路58は所定時間の間、分周移
相手段62、制御手段61、通信手段60、記憶手段59、カウ
ンタ57にリセット信号を送る。次に通信手段60は記憶手
段59から初期化情報や設定値を読み取り記憶手段9の動
作設定用アドレスに分周移相手段62と制御手段61の初期
データを書き込み、各部の初期設定を行う。又、リセッ
ト回路58は外部電極4を介して入力されるリセット信号
によっても同様の動作を実行する。リセット信号を所定
時間以上ローレベルに設定することで、リセット回路58
は動作するため、ノイズによるリセット回路58の誤動作
の発生が抑えられている。フルブリッジ回路63は24V電
源で動作するが、不図示の5V電源が供給されるまでは出
力がオフしたままであり、これら2つの電源がどの順番
で接続されてもフルブリッジ回路63は誤動作しないよう
に構成されている。又、不図示の外部指令手段からの指
令は、通信手段60を介して伝達され、同期シリアル通信
によってRxd(受信データ信号)とSck(同期信号)によ
って図13及び図15に示すタイミングで指令が伝達され
る。指令はID0、ID1、ID2で示される0〜7のID番号と共
に送られ、電極4のID0、ID1、ID2から指定されるID番
号と一致した場合に実行される。又、電極4のTxdはカウ
ンタ57で検出される回転速度を不図示の外部指令手段へ
送信するための信号である。図22はTxdのタイミングチ
ャートである。図13のRxdと同じようにSck信号に同期し
てSckの立ち下がりでデータが1ビットづつ出力され、外
部指令手段ではSckの立ち上がりでTxd信号を受信するよ
うに構成されている。図23は複数の振動型アクチュエー
タの駆動回路が接続された場合の構成を示すブロック図
である。Txd信号は全ての振動型アクチュエータの駆動
回路が直列に接続されており、Txd出力は上位の振動型
アクチュエータの駆動回路のTxi入力に入力されてい
る。Rxd信号からの指令に含まれるID番号が一致した振
動型アクチュエータの駆動回路からのみTxd信号を介し
て外部指令手段に送信され、それぞれがID番号が大きい
駆動回路からのデータを中継するように動作する。ID番
号が一致しないものはID番号の大きい駆動回路からのデ
ータをそのまま出力するようになっている。即ち、ID番
号が一致したものの内番号が小さい駆動回路順にデータ
が読みだされる。図24は実際のコマンドの流れを示した
タイミングチャートである。Sck信号に同期してID=7と
して全ての振動型アクチュエータの駆動回路に対して速
度読み込み指令が外部指令手段から送信されると、Txd
信号線を用いて次のSck信号のタイミングID=0の振動型
アクチュエータの駆動回路38の速度データが外部指令手
段に送信され、続けてID=1、ID=2のデータが送信され
る。又Rxd、TxdにはSckに同期クロックが無い時間帯は
最後に転送したデータが出力されている。Rxd、Sck、Tx
i入力にはディジタルフィルタが挿入されており、スイ
ッチングノイズのような1μSec以下のパルスノイズは取
り除かれるように構成され、フルブリッジ回路63の発生
するノイズ対策が施されている。次に、フルブリッジ回
路63の回路例を図20に示す。ここで、200、201はインバ
ータで、202、203はMOSFET24と25又はMOSFET28、と29を
同時にオンさせないための遅延手段である。フルブリッ
ジ回路63は24V電源の他に29Vの電源が必要である。これ
は、ハイサイド側のNチャンネルのMOSFET12、17、24、2
8を動作させるためである。何故なら、フルブリッジ回
路63の出力が24Vの時でもハイサイド側のNチャンネルの
MOSFET12、17、24、28をONにし続けるには最低でも24V
+ 4V = 28V以上必要であるからである。各部の波形を図
43に示す。それぞれのパルスにTdの遅延時間が設定され
ており、パルス幅は37.5%のデュ−ティに設定されてい
る。チャージポンプ回路64はフルブリッジ回路63へ29V
を供給するための回路で、シリコンチップ52に電極4-1
3、4-14を介して接続されている。分周移相手段62から
振幅が6から8Vの500KHzのパルス信号が出力され、29V
以上の電圧がフルブリッジ回路63に供給される。そして
この29V以上の電圧はハイサイドドライバ11、16、23、2
7へ供給されている。ここで、24Vと5Vの両電源が供給さ
れ、不図示の外部指令手段からの振動型アクチュエータ
の目標速度指令によってある速度で回転することが指令
されると、リセット回路58によって初期設定された設定
値に従って、駆動周波数、パルス幅、位相差等が設定さ
れフルブリッジ回路63から複数の位相の異なるパルスが
出力される。この複数のパルスは図20に示すように、ト
ランス26、30を介して振動型アクチュエータ6に印加さ
れる。すると、振動型アクチュエータ6は回転を開始
し、回転速度がカウンタ57で検出され、この検出された
回転速度は前記目標速度と制御手段で比較され、回転速
度が目標速度に近付くように駆動周波数が制御される。
ここで、動作中にもしシリコンチップ52の温度が上昇
し、限界温度に近づいたなら、温度センサ68が作動し、
フルブリッジ回路63の動作を停止するように構成されて
いる。再度復帰するには温度センサ68が前記限界温度以
下の所定の温度に達したならフルブリッジ回路は動作を
開始する。限界温度はおよそ120℃〜150℃の間で設定さ
れており、例えば135℃以上で停止し、125℃で復帰する
ように構成されている。温度センサにはダイオード素子
が用いられており、シリコンチップ52上の中央付近に一
体に構成されている。又、フルブリッジ回路63はPE信号
によって外部から直接パルスをオフすることが出来、こ
れを利用して外部で出力電流を検出して、大きな電流が
流れたときにオフするように構成するなどして利用され
る。次に制御手段61のブロック図を図21に示す。65はカ
ウンタ57からの回転速度と記憶手段59からの目標速度の
差を検出する減算手段、66は減算手段65の出力を積算す
る積分手段、67は記憶手段59からの起動周波数指令値を
積分手段66の出力に加算する加算手段、74は減算手段65
の出力の絶対値を所定の値と比較して結果を割り込み信
号として出力する比較手段である。積分手段66は、回転
速度が遅い場合はEA信号の周期が長くなるのでカウンタ
57が目標速度に相当するカウント値より多くカウントす
る。減算手段65の出力は負の値となり、積分結果は徐々
に小さくなってゆく。従って駆動周波数も低くなり、駆
動周波数が共振周波数に近づき、回転速度が上昇してい
く。このようにして、振動型アクチュエータの回転速度
は目標速度に制御される。又、カウント57の入力信号E
A、EBにはRxd、Sck、Txi信号と同様のディジタルフィル
タが挿入されており、ノイズの影響を軽減している。目
標速度と実際の速度の偏差が大きい場合、割り込み信号
によって外部指令手段へ通知される。本実施例におい
て、金属板1上に構成された振動型アクチュエータの駆
動回路はシリコンで一体に構成されており、フルブリッ
ジ回路63はDMOS構造、他の回路はCMOSやバイポーラプロ
セスで製作されている。又、本実施形態例では発振手段
54は振動子55及び位相補償回路56を電極4を介して接続
したが、他の構成部材と共に振動子55を金属板上に構成
したり、位相補償回路56をシリコンチップ上に構成して
も良い。又、発振手段54は振動型アクチュエータ駆動回
路と共に用いられる不図示の外部指令手段で用いられる
発振手段を利用したり、外部の独立した発振手段を用い
ても良い。フルブリッジ回路63と発振手段54を一体に構
成する場合、フルブリッジ回路63の発熱が伴うので、水
晶振動子を利用した温度依存性の少ない発振手段とする
ことが周波数の安定のために有効である。また、本実施
形態例ではチャージポンプ回路64はシリコンチップ52上
に設けなかったが、シリコンチップ上に設けても良い。
(Third Embodiment) FIG. 16 shows a third embodiment of the present invention.
FIG. 52 is a diagram showing an embodiment of the present invention, and 52 is a silicon chip in which the drive circuit of the vibration type actuator is integrated to constitute an IC
Molded with resin 7. Metal plate 1 as heat dissipation means
A silicon chip 52 is provided on the top, the metal plate 1 is molded with resin 7 except for the back surface of the mounting surface of the silicon chip 52, and the back surface of the metal plate 1 not molded with resin 7 is FR4
Or the like, or soldered to a widely-dissipated ground pattern on a glass epoxy substrate, or pressed against a larger heat-dissipating metal. The metal plate may be a ceramic plate. FIG. 17 is a layout diagram showing a circuit layout on the silicon chip 52. In FIG. 17, each circuit block forms one section on a silicon chip 52, and the size of the silicon chip 52 is about 4 mm × 6 mm and is manufactured according to a rule having a line width of 0.6 μm or less. FIG. 18 shows the connection of each circuit block in FIG. FIG. 19 is a structural diagram showing a configuration example of a vibration type actuator. Hereinafter, the structure of the vibration-type actuator will be described first with reference to FIG. 19, and then the operation of each block in FIG. 17 will be described with reference to FIG. In FIG. 19, reference numeral 53 denotes a known optical rotary encoder for detecting rotation of a vibration type actuator. When a predetermined AC voltage is applied to the A phase and the B phase, the rotor 101 (not shown) of the vibration type actuator 6
Rotates, and the rotation is transmitted to the optical rotary encoder 53 via the rotation shaft 103 connected to the rotor 101, and outputs a pulse signal having a frequency corresponding to the rotation speed of the vibration type actuator. In FIG. 18, reference numeral 54 denotes external electrodes 4-11 and 4-12.
Oscillating means connected to a vibrator to form an oscillator,
Reference numeral 55 denotes a crystal or ceramic vibrator, and reference numeral 56 denotes a phase compensation circuit using a resistor and a capacitor. 57 is a counter for measuring the period of the pulse signal output from the rotary encoder 53, and 58 is a silicon chip 52 according to the reset signal.
A reset circuit for resetting each part in the memory, 59 is a storage means such as a flash ROM for storing initialization information, 60 is a communication means, 61 is a speed of an output pulse cycle of the rotary encoder 53 from an external command means (not shown). Control means for controlling the cycle according to the command, 62 outputs from the oscillation means 54
Frequency dividing phase shift means for outputting a four-phase pulse signal based on a frequency command from the control means 61 in synchronization with a 10 MHz clock, 63 is a full bridge circuit for power amplification, 64 is a charge pump circuit, and 68 is This is a temperature sensor for detecting the temperature of the silicon chip. In FIG. 18, when an external 5V power supply (power supply other than the full bridge circuit 63) (not shown) is supplied via the electrode 4, the reset circuit 58 causes the frequency dividing phase shift means 62, the control means 61, A reset signal is sent to the communication means 60, the storage means 59, and the counter 57. Next, the communication means 60 reads the initialization information and set values from the storage means 59, writes the initial data of the frequency dividing phase shift means 62 and the control means 61 to the operation setting address of the storage means 9, and performs the initial setting of each section. The reset circuit 58 also performs the same operation according to a reset signal input via the external electrode 4. By setting the reset signal to low level for a predetermined time or more, the reset circuit 58
Operates, so that occurrence of malfunction of the reset circuit 58 due to noise is suppressed. Although the full-bridge circuit 63 operates with a 24V power supply, the output remains off until a 5V power supply (not shown) is supplied, and the full-bridge circuit 63 does not malfunction even if these two power supplies are connected in any order. It is configured as follows. A command from an external command means (not shown) is transmitted via the communication means 60. The command is transmitted at the timing shown in FIGS. 13 and 15 by Rxd (received data signal) and Sck (synchronous signal) by synchronous serial communication. Is transmitted. The command is sent together with ID numbers 0 to 7 indicated by ID0, ID1, and ID2, and is executed when the ID number matches the ID number specified from ID0, ID1, and ID2 of the electrode 4. Txd of the electrode 4 is a signal for transmitting the rotation speed detected by the counter 57 to an external command means (not shown). FIG. 22 is a timing chart of Txd. As in the case of Rxd in FIG. 13, data is output one bit at a time at the falling edge of Sck in synchronization with the Sck signal, and the external command means is configured to receive the Txd signal at the rising edge of Sck. FIG. 23 is a block diagram showing a configuration in a case where drive circuits for a plurality of vibration type actuators are connected. The Txd signal is connected to the drive circuits of all the vibration type actuators in series, and the Txd output is input to the Txi input of the drive circuit of the higher order vibration type actuator. Only the drive circuit of the vibration type actuator whose ID number included in the command from the Rxd signal matches is transmitted to the external command means via the Txd signal, and each operates to relay data from the drive circuit with the larger ID number I do. If the ID numbers do not match, the data from the drive circuit with the higher ID number is output as it is. That is, data is read out in the order of the drive circuit with the smallest number among the ID numbers that match. FIG. 24 is a timing chart showing an actual command flow. When the speed read command is transmitted from the external command means to the drive circuits of all the vibration type actuators as ID = 7 in synchronization with the Sck signal, Txd
The speed data of the drive circuit 38 of the vibration type actuator at the timing ID = 0 of the next Sck signal is transmitted to the external command means using the signal line, and subsequently the data of ID = 1 and ID = 2 are transmitted. In Rxd and Txd, the last transferred data is output during the time period when there is no synchronous clock in Sck. Rxd, Sck, Tx
A digital filter is inserted in the i input, and a pulse noise of 1 μSec or less such as switching noise is removed, and a countermeasure against noise generated by the full bridge circuit 63 is taken. Next, a circuit example of the full bridge circuit 63 is shown in FIG. Here, 200 and 201 are inverters, and 202 and 203 are delay means for preventing the MOSFETs 24 and 25 or the MOSFETs 28 and 29 from being simultaneously turned on. The full bridge circuit 63 requires a power supply of 29 V in addition to the power supply of 24 V. This is the high-side N-channel MOSFETs 12, 17, 24, 2
8 to make it work. Because, even when the output of the full bridge circuit 63 is 24V, the N channel of the high side
24V minimum to keep MOSFETs 12, 17, 24, 28 ON
This is because + 4V = 28V or more is required. Figure of waveform of each part
See 43. A delay time of Td is set for each pulse, and the pulse width is set to a duty of 37.5%. Charge pump circuit 64 is 29V to full bridge circuit 63
Circuit for supplying the electrode 4-1 to the silicon chip 52
Connected via 3, 4-14. A 500 KHz pulse signal having an amplitude of 6 to 8 V is output from the frequency dividing phase shifter 62, and 29 V
The above voltage is supplied to the full bridge circuit 63. And the voltage of 29V or more is applied to the high-side drivers 11, 16, 23, 2
Supplied to 7. Here, when both power of 24 V and 5 V are supplied, and the command to rotate at a certain speed is given by the target speed command of the vibration type actuator from the external command means (not shown), the setting initialized by the reset circuit 58 is performed. The drive frequency, pulse width, phase difference, and the like are set according to the values, and a plurality of pulses having different phases are output from the full bridge circuit 63. The plurality of pulses are applied to the vibration type actuator 6 via transformers 26 and 30, as shown in FIG. Then, the vibration type actuator 6 starts rotating, the rotation speed is detected by the counter 57, and the detected rotation speed is compared with the target speed by the control means, and the drive frequency is adjusted so that the rotation speed approaches the target speed. Controlled.
Here, during operation, if the temperature of the silicon chip 52 rises and approaches the limit temperature, the temperature sensor 68 operates,
The operation of the full bridge circuit 63 is stopped. To resume the operation, the full bridge circuit starts operating when the temperature sensor 68 reaches a predetermined temperature equal to or lower than the limit temperature. The limit temperature is set between approximately 120 ° C. and 150 ° C., for example, it is configured to stop at 135 ° C. or higher and return at 125 ° C. A diode element is used for the temperature sensor, and is integrally formed near the center on the silicon chip 52. In addition, the full bridge circuit 63 can directly turn off the pulse from the outside by the PE signal. Using this, the output current can be detected externally and turned off when a large current flows. Used. Next, a block diagram of the control means 61 is shown in FIG. 65 is a subtraction means for detecting the difference between the rotation speed from the counter 57 and the target speed from the storage means 59, 66 is an integration means for integrating the output of the subtraction means 65, and 67 is an integration of the starting frequency command value from the storage means 59. Adding means for adding to the output of the means 66;
Is an comparing means for comparing the absolute value of the output of the control signal with a predetermined value and outputting the result as an interrupt signal. When the rotation speed is low, the integration means 66 increases the period of the EA signal.
57 counts more than the count value corresponding to the target speed. The output of the subtraction means 65 becomes a negative value, and the integration result gradually decreases. Therefore, the driving frequency also decreases, the driving frequency approaches the resonance frequency, and the rotation speed increases. Thus, the rotation speed of the vibration type actuator is controlled to the target speed. Also, the input signal E of the count 57
Digital filters similar to those of the Rxd, Sck, and Txi signals are inserted into A and EB to reduce the effects of noise. When the deviation between the target speed and the actual speed is large, the deviation is notified to the external command means by an interrupt signal. In the present embodiment, the drive circuit of the vibration type actuator formed on the metal plate 1 is integrally formed of silicon, the full bridge circuit 63 is manufactured by a DMOS structure, and the other circuits are manufactured by a CMOS or bipolar process. . In this embodiment, the oscillation means
Although the oscillator 54 connects the oscillator 55 and the phase compensation circuit 56 via the electrode 4, the oscillator 55 may be formed on a metal plate together with other components, or the phase compensation circuit 56 may be formed on a silicon chip. good. Further, as the oscillating means 54, an oscillating means used for an external command means (not shown) used together with the vibration type actuator drive circuit may be used, or an external independent oscillating means may be used. When the full-bridge circuit 63 and the oscillating means 54 are integrally formed, heat generation of the full-bridge circuit 63 accompanies. Therefore, it is effective to use an oscillating means with a low temperature dependency using a crystal oscillator in order to stabilize the frequency. is there. In the present embodiment, the charge pump circuit 64 is not provided on the silicon chip 52, but may be provided on the silicon chip.

【0008】(第4の実施の形態)図25は第4の実施の形
態を示すブロック図で、電極4の内側は全てシリコンチ
ップ上に一体に構成されている。69は24V電源を入力し
て5V電源を生成するステップダウン型のDC-DCコンバー
タで、電極4を介して外部にインダクタとコンデンサに
よるフィルタが構成されている。70は不図示のロータリ
ーエンコーダ等の速度センサ用電源を供給する外部5V電
源で記憶手段59に設定される電源供給信号で制御され
る。これは不図示のセンサーの電源を必要の無いときに
OFFすることで省電力をはかるためであり、振動型アク
チュエータ6は停止している時の保持力が大きいため、
多少の外乱では動かないため、位置検出手段の電源を切
っても再度起動する前に電源を供給すれば位置ずれが生
じないと言う特徴があり、これによって可能となったも
のである。カウンタ57はロータリーエンコーダ53の3つ
の出力信号を用いて位置と回転速度を検出しており、E
A、EBの90度位相のずれたパルス信号から位置をカウン
トし、EA、ECの独立した速度情報を基に、出力パルスの
周期の平均を検出することで速度を算出している。図26
にロータリーエンコーダ53の構成を示す。71は回転軸10
3に取り付けられるチャート板で72、73はチャート板71
に記録される目盛りを検出し、2相の90度のパルス信号
を出力する光学式センサーである。光学式センサー72、
73はチャート板71の対向位置にそれぞれ設けられてお
り、回転軸103へ取り付けられるチャート板71の偏心の
影響をキャンセルする構成となっている。光学センサー
72はEA、EBを出力し、光学センサー73はEC、EDを出力し
ている。速度検出にEAとECを用いることで、チャート板
71の回転軸103への取り付け精度が多少悪くても回転変
動の少ない速度制御が可能となる。通信手段60は非同期
のシリアル通信によって不図示の外部指令手段と通信を
行っている。非同期のシリアル通信にはRS232Cの調歩同
期通信や、最近注目されているUSBや、LANで用いられる
イーサーネット等様々な通信形態がある。本実施例では
RS232Cの例を示すが、他の方式でも同様に通信可能であ
る。制御手段61の例を図27に示す。75は記憶手段59に設
定されたパルス周期指令とカウンタ57で検出されたパル
ス周期との差を所定のタイミングで積算した値と、その
差に所定のゲインを乗じた値を加算して出力する比例積
分手段である。ここで用いられている積算のタイミング
とゲインは記憶手段59に設定されている。又、カウンタ
57は所定時間内のEA及びECのパルス数をカウントし、そ
の平均をとって回転速度を算出している。目標速度より
回転速度が速ければ、減算手段65の出力が負の値とな
る。これを積算した値も、これにゲインを乗じた値も負
の値のため、これらを加算した比例積分手段75の出力も
負の値となる。したがって駆動周波数のパルス周期が小
さくなり、振動型アクチュエータ6の駆動周波数が高く
なって振動型アクチュエータの共振周波数からはなれ、
回転速度が徐々に減速し目標速度に近づくように構成さ
れている。通信手段60は外部指令手段からの指令を解析
し、指令に従って記憶手段59へ各種設定を行ったり、記
憶手段59に設定された値やカウンタ57で検出された回転
位置情報や回転速度等をTxd信号を介して送信してい
る。図28は複数の振動型アクチュエータの駆動回路を接
続する場合の接続例を示すブロック図である。振動型ア
クチュエータの駆動回路38〜44はID番号が設定されてお
らず、ID番号は指令によって自動的に設定される。Rxd
は外部指令手段からの指令を受信するための信号で、RS
232Cの通信形態で指令及びデータが送られてくる。Txd
は各振動型アクチュエータの駆動回路が直列に接続され
ており、外部指令手段には駆動回路38の情報から順に選
択されたID番号の駆動回路のデータが送信されるように
構成されている。図29は自動的にID番号が設定される様
子を示すタイミングチャートである。初期状態では各駆
動回路のTxdは5Vを出力している。駆動回路44だけがTxi
が0Vである。ここで、ID=7(全駆動回路への指令を表
す)で初期化コマンドが送信されると、Txi入力が0Vの
駆動回路44がID=0となり駆動回路43へデータ01を送信す
る。すると駆動回路43はID=1となり駆動回路42へデータ
02を送信する。このようにして、最後の駆動回路38がID
=6に設定され全ての駆動回路がID=0から順に設定され
る。駆動回路38はTxdに自分のID番号に1を加算してTxd
を介して外部指令手段に送信し、外部指令手段は接続さ
れる駆動回路の数を示すデータを受信する。ここではID
番号を3ビットとしたが、8ビットに設定してID=255を全
駆動回路への指令としても良い。図30に分周移相手段62
の構成例を示す。チャージポンプ回路64用の500KHzのパ
ルス発生手段は省略する。図30の動作原理を説明する。
水晶発振器等を使って発生させた10MHzの非常に精度の
高く安定したパルス信号を用いれば、これを周波数指令
に応じた分周率で分周して作られたパルス信号の精度も
水晶発振器と同様に非常に高精度で安定している。しか
し、ディジタル的な分周では設定周波数の分解能を高く
出来ない難点があり、振動型アクチュエータの標準的な
駆動周波数である30KHz近傍では数10Hzが限界である。
しかし駆動周波数が数10Hz変化すると振動型アクチュエ
ータの回転速度は大きく変化してしまうため、これでは
高精度な速度制御には不向きである。また、アナログ的
な発振器であるVCO等を用いた場合は素子の精度や温度
特性の影響で絶対的な周波数精度には限界がある上、ノ
イズに弱いという欠点もある。本実施の形態では、分周
によって得られたパルスの立ち上がりエッジをプログラ
マブル遅延手段によって任意の時間遅らせることで、所
望のパルスエッジを発生させることにより、高精度で温
度依存性の少ない発振手段を構成している。温度依存性
が少なく、ディジタル的に周波数を設定しているためフ
ルブリッジ回路63と同一チップ上に構成しても温度やノ
イズの影響を少なく出来る。具体的に説明すると、必要
とするパルスの一周期の時間が例えば2,005nSecである
場合は、10MHzのパルスを分周手段77での分周回
数を20にしてカウントされば、100nSec周期のパルスを2
0回カウントすることで分周手段77から出力P0が出
力される。従って、分周手段での分周回数を20に設定
することで、分周手段からは2000nSecごとにP0が
出力される。このP0に対して遅延手段78にて遅延時
間を5nSecとしてP1を出力させると初回の分周手段7
7からのパルスP0が出力された時点から5nSec後に初
回のP1が出力されるので初回のP1は、分周手段が1
0MHzのパルスをカウント開始した時点から2005
nSec後に出力される。また、分周手段は以後も10MH
zのパルスをカウントし続けるので、更に20カウント
した時点で2回目のパルスP0を出力する。この2回目
のP0は分周手段がパルスをカウントし始めてから40
00nSec後に出力される。この2回目のパルスP0に対
して遅延手段78での遅延時間を前記の5nSecのまま設
定していると2回目のP1は分周手段がパルスをカウン
トし始めてから4005nSec後に出力されることとな
り、前記2005nSec周期でのパルスP1を形成出来な
くなる。そこで本実施の形態では、2回目の遅延手段で
の遅延時間を5nSec増加し10nSecに設定するように構
成している。従って2回目のP1は、分周手段がパルス
をカウントし始めてから100nSec周期のパルスを計40
回カウントしてから遅延時間を10nSec後即ち4010nS
ec後に2回目のパルスP1が形成され、P1のエッジ間
の時間差が常に2,005nSecとなるように制御される。こ
の様に、分周手段からパルスP0が出力されるごとに遅
延時間を5nSecずつ累積していくように設定すること
で、10MHzのクロックの分解能より細かい分解能で周波
数を設定出来るのである。そして更に、累積値が分周手
段に入力されるパルスの周期100nSecを超えたなら累積
値から100nSec減算し、分周回数を1増やすことで連続的
にパルス信号を発生させるように構成されている。図30
において76は周波数指令に基づき、分周率と遅延時間を
計算する演算手段(上記の場合は設定さえた周波数指令
に応じて分周手段でのカウント数を20に遅延時間を5
nSecずつ累積する)、77は演算手段76で計算される分周
率に従って10MHzのクロックを分周して出力する分周手
段、78は分周手段77からのパルス信号の立ち上がりエッ
ジを演算手段76からの遅延時間指令に基づき遅延したパ
ルスを出力するプログラマブル遅延手段、演算手段76は
遅延手段78の出力パルスが出力されるごとに次の分周率
と遅延時間を演算している。79は遅延手段78の出力パル
スに同期してカウントするリングカウンタで方向指令に
よって、カウント方向が反転するように構成されてい
る。リングカウンタ79の動作波形を図31に示す。方向指
令によってR1、R2、R3、R4の位相関係が反転している。
これによって、振動型アクチュエータの回転方向が変更
される。80はリングカウンタから出力される4相の90度
づつ位相のずれた入力信号のパルス幅を設定するパルス
幅設定手段である。入力される4相のパルス信号は、パ
ルス幅指令に比例するパルス幅が設定され、あらかじめ
設定されている一周期の25%、37.5%、50%のいずれか
のデューティ以上になる場合にはそれ以上のパルス幅に
ならないように制限される。又、ON/OFF指令がOFFなら
ばA1、A2、B1、B2の全ての出力信号がOFFされる。次に
遅延手段の回路例を図32に示す。81は10MHzのクロック
を入力して5MHzのパルス信号を出力する分周手段、82は
5MHzのパルス信号とS0信号の位相を比較する位相比較手
段、83は位相比較手段82の出力が入力されノイズを除去
するローパスフィルタ、84は反転素子が255個リング状
に接続され、ローパスフィルタ83の出力信号で発振周波
数が決まるリングオシレータである。リングオシレータ
84の構成は図33に示すように反転手段が255個リング状
に接続されており、全ての反転手段は電源を変化させる
ことで個々の遅延時間が制御され、この単位遅延時間の
510倍の時間の逆数が発振周波数となる。ここで言うリ
ングオシレータ84は公知のVCO(電圧制御発振器)の一
つであり、位相比較手段82とローパスフィルタ83と共に
PLL発振回路を構成している。分周手段81の出力する5MH
zのパルス信号とS0信号の位相差が0度になるようにリン
グオシレータ84の周波数が制御される。従って、S0〜S2
54は全て5MHzのパルス信号であり、前記反転素子一個の
遅延時間ずつそれぞれのパルスのエッジがずれている。
従って、単位遅延時間がPLLによって制御され、100nSec
の255分の1に正確に設定される。ただし、隣り合う番号
の信号は前記反転素子によって論理が反転しており、S1
の立ち上がりエッジとS2の立ち下がりエッジの位相のず
れが単位遅延量となっている。ここではリングオシレー
タ84の出力信号は255まであるが、3以上の奇数であれ
ばいくつでも良いが2のN乗−1に設定すると効率的であ
る。85はセレクタで遅延指令で選択されたS0〜S254の信
号のうちの一つをSoutに出力する。86は論理切り替え手
段で、遅延指令の最下位ビットと5MHzの信号に応じてSo
ut信号を反転するかどうかを切り替えている。遅延指令
の最下位ビットで切り替える理由は上記したようにリン
グオシレータ84の出力は隣接するどうしが反転している
ため、一つおきに反転しており、これに対処するために
用いている。87はTckが入力されるごとに出力P1を反転
するトグル制御回路で、P0信号から作られるイネーブル
信号によって反転するかどうかが制御される。図34に論
理切り替え手段86とトグル制御回路87の回路例を、図3
5、36にその動作を示すタイミングチャートを示す。図3
4において88、89はイネーブル付きのDフリップフロップ
で、EN入力がハイレベルの時にクロック入力の立ち上が
りでD入力の信号レベルを内部レジスタに設定しQ出力に
そのレジスタの値を出力している。90、91、92は公知の
Dフリップフロップで、93がエクスクルーシブOR素子(X
OR)、94はエクスクルーシブNOR素子(XNOR)、95はAND
素子、96はNOT素子である。P0信号は分周手段77より100
nSecのパルス信号であり、このパルスより所定時間遅延
したパルスをリングオシレータ84の複数のパルスから選
択し出力することがこの回路の目的である。セレクタ85
から出力されるSout信号は論理が反転している場合や不
必要な信号成分も含まれており、必要な部分のみ正しい
論理で出力するように構成されている。図35、36を用い
て各部の動作を説明する。P1出力はP0パルスの立ち上が
りエッジから200〜300nSecの間で反転するように構成さ
れている。点線で囲まれている部分がこの期間にあた
る。100nSec幅のP0パルスが出力されている時に5MHzの
パルスがローレベルかハイレベルなのかによって動作が
異なるため、図35と図36に分けて説明する。ここで、遅
延指令の最下位ビットはローレベルに固定されているも
のとする。図35は5MHzの信号がハイレベルである場合で
ある。CK5信号はP0パルスの立ち下がりでローになる。
そのため、Tck信号はSoutがそのまま出力される。ま
た、Oen信号はP0パルスの立ち上がりエッジから150nSec
後にオンし、200nSecのパルス幅のパルスが出力され、O
enがハイの期間内のTck信号の立ち上がりエッジでP1信
号が反転する。図36はP0パルスがハイの間5MHzの信号が
ローになる場合の動作を示している。CK5信号はP0パル
スの立ち下がりでハイになる。そのため、Tck信号はSou
tの反転信号となる。以下図35の説明と同様にしてP1信
号が反転する。このような周波数が固定のPLL回路は安
定であり、遅延時間が安定しているので周波数がディジ
タル的に設定出来、特別な調整が必要無いため信頼性の
高い駆動回路を供給できる。以上要するに図32の遅延
手段はリングオシレータで形成される単位遅延時間ずつ
ずれたS0からS254までのパルスを演算手段76か
らの遅延時間(遅延指令)に応じて選択することで、P
1を形成する。図42はシリコンチップ上の各ブロックの
配置を示す配置図で、フルブリッジ回路63が半分をし
め、温度センサがチップのほぼ中央に配置されている。
チップのはずれの小さな区画にリングオシレータ84が配
置されている。残りの大半はディジタル回路で構成さ
れ、全ての機能が一つのシリコンチップに収まってい
る。チップの外周部には外部電極と接続するためのパッ
ドが設けられている。
(Fourth Embodiment) FIG. 25 is a block diagram showing a fourth embodiment, in which the inside of the electrode 4 is all integrally formed on a silicon chip. Reference numeral 69 denotes a step-down DC-DC converter which receives a 24V power supply and generates a 5V power supply. The step-down type DC-DC converter has an external filter formed by an inductor and a capacitor via an electrode 4. Reference numeral 70 denotes an external 5V power supply for supplying power for a speed sensor such as a rotary encoder (not shown), which is controlled by a power supply signal set in the storage means 59. This is when you do not need the power supply of the sensor (not shown)
This is to save power by turning it off, and since the vibration type actuator 6 has a large holding force when stopped,
Since it does not move due to a slight disturbance, there is a feature that even if the power of the position detecting means is turned off, if the power is supplied before restarting, no positional deviation occurs, which is made possible by this. The counter 57 detects the position and the rotational speed using the three output signals of the rotary encoder 53,
The position is counted from the pulse signals of A and EB shifted by 90 degrees, and the speed is calculated by detecting the average of the output pulse period based on the independent speed information of EA and EC. Figure 26
Shows the configuration of the rotary encoder 53. 71 is the rotating shaft 10
72 and 73 are chart boards attached to 3
This is an optical sensor that detects the scales recorded on the sensor and outputs a two-phase 90-degree pulse signal. Optical sensor 72,
Reference numerals 73 are provided at positions opposing the chart plate 71, respectively, so as to cancel the influence of the eccentricity of the chart plate 71 attached to the rotating shaft 103. Optical sensor
72 outputs EA and EB, and the optical sensor 73 outputs EC and ED. By using EA and EC for speed detection, chart board
Even if the mounting accuracy of the 71 to the rotating shaft 103 is somewhat poor, it is possible to perform speed control with little rotation fluctuation. The communication means 60 communicates with an external command means (not shown) by asynchronous serial communication. Asynchronous serial communication includes various communication modes such as RS232C start-stop synchronous communication, USB that has recently attracted attention, and Ethernet used in LAN. In this embodiment,
Although an example of RS232C is shown, other systems can communicate similarly. FIG. 27 shows an example of the control means 61. Reference numeral 75 denotes a value obtained by integrating a difference between the pulse cycle command set in the storage means 59 and the pulse cycle detected by the counter 57 at a predetermined timing and a value obtained by multiplying the difference by a predetermined gain and outputting the result. This is proportional integration means. The integration timing and gain used here are set in the storage means 59. Also, counter
57 counts the number of EA and EC pulses within a predetermined time, calculates the average, and calculates the rotation speed. If the rotation speed is faster than the target speed, the output of the subtraction means 65 becomes a negative value. Since the value obtained by multiplying the value and the value obtained by multiplying the value by the gain are negative values, the output of the proportional integration means 75 obtained by adding these values is also a negative value. Therefore, the pulse period of the driving frequency is reduced, the driving frequency of the vibration type actuator 6 is increased, and the vibration frequency is deviated from the resonance frequency of the vibration type actuator.
The rotation speed is gradually reduced and approaches the target speed. The communication means 60 analyzes the command from the external command means, performs various settings to the storage means 59 according to the command, and outputs the value set in the storage means 59, the rotational position information detected by the counter 57, the rotation speed, and the like to Txd. Transmitting via signal. FIG. 28 is a block diagram showing a connection example in a case where drive circuits of a plurality of vibration type actuators are connected. No ID numbers are set in the drive circuits 38 to 44 of the vibration type actuator, and the ID numbers are automatically set by a command. Rxd
Is a signal for receiving a command from external command means, RS
Commands and data are sent in the form of 232C communication. Txd
Are connected in series with each other, and are configured such that data of a drive circuit having an ID number selected in order from information of the drive circuit 38 is transmitted to the external command means. FIG. 29 is a timing chart showing how ID numbers are automatically set. In the initial state, Txd of each drive circuit outputs 5V. Only drive circuit 44 is Txi
Is 0V. Here, when the initialization command is transmitted with ID = 7 (indicating a command to all the driving circuits), the driving circuit 44 having a Txi input of 0 V becomes ID = 0 and transmits data 01 to the driving circuit 43. Then, the drive circuit 43 becomes ID = 1 and the data is sent to the drive circuit 42.
Send 02. In this way, the last drive circuit 38
= 6 and all the drive circuits are set in order from ID = 0. The drive circuit 38 adds 1 to its own ID number to Txd and
To the external command means, and the external command means receives data indicating the number of drive circuits to be connected. Here is the ID
Although the number is set to 3 bits, the number may be set to 8 bits and ID = 255 may be used as a command to all drive circuits. FIG. 30 shows the frequency dividing and phase shifting means 62.
An example of the configuration will be described. A 500 KHz pulse generating means for the charge pump circuit 64 is omitted. The operation principle of FIG. 30 will be described.
If a very accurate and stable 10MHz pulse signal generated using a crystal oscillator or the like is used, the accuracy of the pulse signal generated by dividing this by the frequency division ratio according to the frequency command will be the same as that of the crystal oscillator. It is also very accurate and stable. However, digital frequency division has the disadvantage that the resolution of the set frequency cannot be increased, and the limit is several tens of Hz near 30 KHz, which is the standard driving frequency of the vibration type actuator.
However, when the drive frequency changes by several tens of Hz, the rotational speed of the vibration type actuator greatly changes, which is not suitable for high-accuracy speed control. Further, when an analog oscillator such as a VCO is used, the absolute frequency accuracy is limited due to the accuracy of elements and the influence of temperature characteristics, and there is a drawback that it is weak against noise. In the present embodiment, a desired pulse edge is generated by delaying a rising edge of a pulse obtained by frequency division by an arbitrary time by a programmable delay unit, thereby forming a high-precision oscillation circuit with low temperature dependency. doing. Since the frequency dependence is small and the frequency is set digitally, the effects of temperature and noise can be reduced even if the circuit is configured on the same chip as the full bridge circuit 63. More specifically, when the time of one cycle of the required pulse is, for example, 2,005 nSec, if the number of frequency divisions of the 10 MHz pulse by the frequency dividing means 77 is counted as 20, the pulse of the 100 nSec cycle is obtained. Two
By counting 0 times, the output P0 is output from the frequency dividing means 77. Accordingly, by setting the number of times of frequency division by the frequency dividing means to 20, the frequency dividing means outputs P0 every 2000 nSec. When the delay means 78 outputs P1 with the delay time of 5 nSec, the first frequency dividing means 7
The first P1 is output 5 nSec after the pulse P0 from the point 7 is output.
2005 from the start of counting the 0 MHz pulse
Output after nSec. Also, the frequency dividing means will be 10 MH
Since the pulse of z is continued to be counted, the second pulse P0 is output at the time of counting 20 more. This second P0 is 40 after the frequency divider starts counting pulses.
Output after 00nSec. If the delay time in the delay means 78 is set to 5 nSec with respect to the second pulse P0, the second P1 will be output 4005 nSec after the frequency divider starts counting pulses. The pulse P1 in the 2005 nSec cycle cannot be formed. Therefore, in the present embodiment, the delay time in the second delay means is increased by 5 nSec and set to 10 nSec. Therefore, in the second P1, a pulse having a period of 100 nSec is counted as 40 pulses after the dividing means starts counting pulses.
After counting 10 times, delay time is 10nSec, that is, 4010nS
A second pulse P1 is formed after ec, and control is performed such that the time difference between the edges of P1 is always 2,005 nSec. In this manner, by setting the delay time to be accumulated by 5 nSec every time the pulse P0 is output from the frequency dividing means, the frequency can be set with a resolution finer than the resolution of the clock of 10 MHz. Further, when the accumulated value exceeds the period 100 nSec of the pulse inputted to the frequency dividing means, 100 nSec is subtracted from the accumulated value and the number of frequency divisions is increased by 1 to continuously generate a pulse signal. . Fig. 30
In the above, 76 is a calculating means for calculating the frequency dividing ratio and the delay time based on the frequency command (in the above case, the count number of the frequency dividing means is set to 20 and the delay time is set to 5 in accordance with the set frequency command)
nsec is accumulated), 77 is frequency dividing means for dividing and outputting a 10 MHz clock in accordance with the frequency dividing ratio calculated by the arithmetic means 76, and 78 is a calculating means 76 for calculating the rising edge of the pulse signal from the frequency dividing means 77. The calculating means 76 outputs a pulse delayed based on a delay time command from the CPU, and calculates the next frequency division ratio and delay time every time the output pulse of the delay means 78 is output. Reference numeral 79 denotes a ring counter which counts in synchronization with the output pulse of the delay means 78, and is configured so that the counting direction is reversed by a direction command. FIG. 31 shows the operation waveform of the ring counter 79. The phase relationship between R1, R2, R3, and R4 is reversed by the direction command.
Thereby, the rotation direction of the vibration type actuator is changed. Numeral 80 is a pulse width setting means for setting the pulse width of the input signal output from the ring counter, the phases of which are shifted by 90 degrees each of the four phases. For the input 4-phase pulse signal, a pulse width proportional to the pulse width command is set. If the duty exceeds 25%, 37.5%, or 50% of one cycle set in advance, the pulse width is changed. The pulse width is limited so as not to be above. If the ON / OFF command is OFF, all output signals of A1, A2, B1, and B2 are turned off. Next, FIG. 32 shows a circuit example of the delay means. 81 is a frequency dividing means for inputting a 10 MHz clock and outputting a 5 MHz pulse signal, and 82 is a frequency dividing means.
Phase comparison means for comparing the phase of the 5 MHz pulse signal and the S0 signal; 83, a low-pass filter to which the output of the phase comparison means 82 is input to remove noise; 84, 255 inverting elements connected in a ring form; Is a ring oscillator whose oscillation frequency is determined by the output signal. Ring oscillator
In the configuration of 84, as shown in FIG. 33, 255 inverting means are connected in a ring shape, and all the inverting means control the individual delay times by changing the power supply.
The reciprocal of the time of 510 times becomes the oscillation frequency. The ring oscillator 84 mentioned here is one of the well-known VCOs (voltage controlled oscillators), and together with the phase comparing means 82 and the low-pass filter 83.
Constructs a PLL oscillation circuit. 5MH output from frequency divider 81
The frequency of the ring oscillator 84 is controlled so that the phase difference between the pulse signal of z and the S0 signal becomes 0 degrees. Therefore, S0 to S2
Numeral 54 denotes pulse signals of 5 MHz, and the edges of the respective pulses are shifted by the delay time of one inversion element.
Therefore, the unit delay time is controlled by the PLL,
Is set to exactly 1 / 255th of However, the signals of adjacent numbers are inverted in logic by the inversion element, and S1
The phase difference between the rising edge of S2 and the falling edge of S2 is the unit delay amount. Here, the output signal of the ring oscillator 84 is up to 255, but any number of odd numbers equal to or more than 3 can be used. A selector 85 outputs one of the signals S0 to S254 selected by the delay command to Sout. Reference numeral 86 denotes a logic switching means, which outputs a signal according to the least significant bit of the delay command and a 5 MHz signal.
Switching whether to invert the ut signal. The reason for switching with the least significant bit of the delay command is that, as described above, the output of the ring oscillator 84 is inverted every other direction because adjacent ones are inverted, and is used to cope with this. Reference numeral 87 denotes a toggle control circuit that inverts the output P1 every time Tck is input, and controls whether or not the output is inverted by an enable signal generated from the P0 signal. FIG. 34 shows a circuit example of the logic switching means 86 and the toggle control circuit 87.
5 and 36 show timing charts showing the operation. Figure 3
In FIG. 4, reference numerals 88 and 89 denote D flip-flops with an enable. When the EN input is at a high level, the signal level of the D input is set to an internal register at the rising edge of the clock input, and the value of the register is output to the Q output. 90, 91, 92 are known
93 is an exclusive OR element (X
OR), 94 is exclusive NOR element (XNOR), 95 is AND
The element 96 is a NOT element. P0 signal is 100 from frequency divider 77
The purpose of this circuit is to select and output a pulse which is a pulse signal of nSec and which is delayed by a predetermined time from the plurality of pulses of the ring oscillator 84. Selector 85
The Sout signal output from the device includes a case where the logic is inverted and includes unnecessary signal components, and is configured to output only a necessary portion with correct logic. The operation of each unit will be described with reference to FIGS. The P1 output is configured to invert between 200 and 300 nSec from the rising edge of the P0 pulse. The portion surrounded by the dotted line corresponds to this period. When the P0 pulse having the width of 100 nSec is output, the operation differs depending on whether the 5 MHz pulse is at the low level or the high level. Here, it is assumed that the least significant bit of the delay command is fixed at a low level. FIG. 35 shows a case where the 5 MHz signal is at a high level. The CK5 signal goes low at the falling edge of the P0 pulse.
Therefore, Sout is output as it is as the Tck signal. The Oen signal is 150nSec from the rising edge of the P0 pulse.
Turns on later, a pulse with a pulse width of 200 nSec is output, and O
The P1 signal is inverted at the rising edge of the Tck signal during the period when en is high. FIG. 36 shows the operation when the 5 MHz signal goes low while the P0 pulse is high. The CK5 signal goes high at the falling edge of the P0 pulse. Therefore, the Tck signal is Sou
It becomes the inverted signal of t. Hereinafter, the P1 signal is inverted in the same manner as described with reference to FIG. Such a PLL circuit having a fixed frequency is stable, and the delay time is stable, so that the frequency can be set digitally and a highly reliable driving circuit can be supplied because no special adjustment is required. In short, the delay means of FIG. 32 selects pulses from S0 to S254, which are formed by the ring oscillator and are shifted by a unit delay time, according to the delay time (delay command) from the arithmetic means 76.
Form one. FIG. 42 is a layout diagram showing the layout of each block on a silicon chip. The full bridge circuit 63 occupies half, and the temperature sensor is disposed substantially at the center of the chip.
A ring oscillator 84 is disposed in a small section of the chip. Most of the rest consists of digital circuits, and all functions are contained in one silicon chip. Pads for connection to external electrodes are provided on the outer periphery of the chip.

【0009】(第5の実施の形態)図37は、本発明の第5
の実施の形態を示すブロック図で、第4の実施の形態と
異なるのは、通信手段60がパラレル通信を行う点と、チ
ャージポンプ回路がフルブリッジ回路63に含まれたこ
と、それから制御手段61によって駆動周波数ではなくパ
ルス幅を制御すること等である。少なくとも、4相のパ
ルス信号の内の1相のパルス幅を変化させて速度制御を
行っている。図38に制御手段61のブロック図を示す。97
は積分手段で積分手段66の出力を更に積分している。こ
こで、振動型アクチュエータの回転速度が早くなると、
減算手段65の出力は負の値となる。したがって、積分手
段66の出力は負の方向に積分を開始するため積分手段97
と積分手段66と初期パルス幅を加算手段67で加算した結
果は次第に小さくなってゆき、パルス幅指令が小さくな
り、振動型アクチュエータの回転速度が遅くなってゆ
く。このようにして回転速度が制御される。比較手段74
は積分手段66の出力の絶対値が所定の値を超えたなら、
割り込み信号を発生する。図39は複数の振動型アクチュ
エータの駆動回路を接続する場合の構成を示すブロック
図で、パラレルのデータバスが全ての振動型アクチュエ
ータに並列に接続されており、書き込み信号WRと読み込
み信号RDも同じく並列に接続されている。図40に通信の
タイムチャートを示す。データバスは双方向で、WR又は
RD信号によって切り替わっている。最初にデータバスに
送られた指令はID=3のみに対する指令で停止することを
指令している。次の指令はID=7でこれは全ての振動型ア
クチュエータの駆動回路に対する指令で、現在位置を呼
び出すための指令である。位置データはIDの番号順に呼
び出され、RD信号のパルス数をカウントして各駆動回路
がデータを出力するタイミングを検出するように構成さ
れている。パラレル通信を用いることで、シリアル通信
と比較して通信速度を上げることが可能になる。
(Fifth Embodiment) FIG. 37 shows a fifth embodiment of the present invention.
The fourth embodiment differs from the fourth embodiment in that the communication means 60 performs parallel communication, that the charge pump circuit is included in the full bridge circuit 63, and that the control means 61 Control the pulse width instead of the drive frequency. At least speed control is performed by changing the pulse width of one of the four-phase pulse signals. FIG. 38 shows a block diagram of the control means 61. 97
Is an integrating means for further integrating the output of the integrating means 66. Here, when the rotation speed of the vibration type actuator increases,
The output of the subtraction means 65 has a negative value. Therefore, the output of the integration means 66 starts integration in the negative direction, so that the integration means 97
The result obtained by adding the integral pulse width and the initial pulse width to the integration means 66 and the initial pulse width gradually decreases, the pulse width command decreases, and the rotational speed of the vibration actuator decreases. Thus, the rotation speed is controlled. Comparison means 74
If the absolute value of the output of the integrating means 66 exceeds a predetermined value,
Generate an interrupt signal. FIG. 39 is a block diagram showing a configuration in which a drive circuit of a plurality of vibration-type actuators is connected.A parallel data bus is connected to all the vibration-type actuators in parallel, and the write signal WR and the read signal RD are also the same. They are connected in parallel. FIG. 40 shows a communication time chart. The data bus is bidirectional, WR or
Switching by RD signal. The first command sent to the data bus instructs to stop only with the command for ID = 3. The next command is ID = 7, which is a command for the drive circuits of all the vibration type actuators, and is a command for calling the current position. The position data is called in the order of the ID number, and the number of pulses of the RD signal is counted to detect the timing at which each drive circuit outputs data. By using the parallel communication, the communication speed can be increased as compared with the serial communication.

【0010】(第6の実施の形態)図41に第6の実施の形
態を示すブロック図を示す。98はカウンタやシリアル通
信機能、ROM、RAM、リセット回路を有するCPUである。
最近のCPUは様々な機能が盛り込まれており、これに電
力増幅手段であるフルブリッジ回路63、分周移相手段62
他周辺回路を一体に構成することで複雑な制御を行う場
合でも柔軟に対応できる。また、分周移相手段62も含め
たディジタル回路部分をFPGA等で構成し、一体にチップ
を構成すれば、小型で汎用性の高い振動型アクチュエー
タの駆動回路が実現できる。又、分周移相手段62の構成
を図44に示す。99はレートマルチプライアで、分周だけ
では得られない周波数を分周率を小刻みに変化させて擬
似的に発生させるように構成されている。これによって
完全にディジタルでパルス生成部を構成出来るのでさら
に安定な発振手段を提供できる。レートマルチプライア
99によって振動型アクチュエータの駆動周波数の4倍又
は8倍の周波数のパルス信号を生成し、リングカウンタ7
9とパルス幅設定手段によって90度ずつ位相が異なり、
パルス幅指令によって決まるパルス幅の4相のパルス信
号に変換している。
(Sixth Embodiment) FIG. 41 is a block diagram showing a sixth embodiment. Reference numeral 98 denotes a CPU having a counter, a serial communication function, a ROM, a RAM, and a reset circuit.
Recent CPUs are equipped with various functions, including a full bridge circuit 63 as power amplifying means and frequency dividing and phase shifting means 62.
By integrally configuring other peripheral circuits, it is possible to flexibly cope with complicated control. In addition, if the digital circuit portion including the frequency dividing and phase shifting means 62 is formed of an FPGA or the like and the chip is integrally formed, a small and highly versatile drive circuit of a vibration type actuator can be realized. FIG. 44 shows the configuration of the frequency dividing / phase shifting means 62. Reference numeral 99 denotes a rate multiplier, which is configured to generate a frequency that cannot be obtained only by frequency division by changing the frequency division rate in small steps. As a result, the pulse generation section can be constituted completely digitally, so that more stable oscillation means can be provided. Rate multiplier
A pulse signal having a frequency four times or eight times the driving frequency of the vibration type actuator is generated by 99, and a ring counter 7 is generated.
The phase differs by 90 degrees depending on 9 and the pulse width setting means,
It is converted to a four-phase pulse signal with a pulse width determined by the pulse width command.

【0011】[0011]

【発明の効果】以上説明したように、本出願に係る請求
項1から3及び38から40の発明によれば、発振手
段、速度検出回路、通信手段、電力増幅手段、制御手段
等を一つのシリコンチップにまとめることで省スペース
を実現した。本出願に係る請求項7から12の発明によ
れば、発振手段として、温度変動があっても周波数精度
が悪化しない構成及び周波数分解能と精度が高い構成と
なるので、電力増幅手段と一体に構成しても、振動型ア
クチュエータの駆動周波数の精度を高くでき、かつ分解
能を高くできる。本出願に係る請求項21,22,23
の発明によれば、温度が上昇してチップが破壊されるよ
うな状況になる前に動作を停止させることができるの
で、チップの保護を計ることができる。請求項30から
37の発明では簡単な構成により複数の駆動回路を外部
回路にて通信制御させることが出来複数の駆動回路をチ
ップにする際における接続構成を簡略化することができ
る。
As described above, according to the first to third and thirty-eighth to forty aspects of the present invention, the oscillating means, the speed detecting circuit, the communication means, the power amplifying means, the control means and the like are integrated into one. Space saving has been achieved by combining them on a silicon chip. According to the seventh to twelfth aspects of the present invention, the oscillating means has a structure in which the frequency accuracy is not deteriorated even if there is a temperature change and a structure in which the frequency resolution and accuracy are high, so that the oscillating means is integrated with the power amplifying means However, the accuracy of the driving frequency of the vibration type actuator can be increased, and the resolution can be increased. Claims 21, 22, 23 according to the present application
According to the invention, since the operation can be stopped before the temperature rises and the chip is destroyed, the chip can be protected. According to the inventions of claims 30 to 37, a plurality of drive circuits can be controlled for communication by an external circuit with a simple configuration, and the connection configuration when the plurality of drive circuits are formed into a chip can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態を示す構成図であ
る。
FIG. 1 is a configuration diagram showing a first embodiment of the present invention.

【図2】図1に示したパルス生成手段の構成を示すブロ
ック図である。
FIG. 2 is a block diagram illustrating a configuration of a pulse generation unit illustrated in FIG. 1;

【図3】図2に示した増幅手段としてのハーフブリッジ
回路の例を示すブロック図である。
FIG. 3 is a block diagram illustrating an example of a half-bridge circuit as an amplification unit illustrated in FIG. 2;

【図4】振動型アクチュエータの構成を示す構成図であ
る。
FIG. 4 is a configuration diagram illustrating a configuration of a vibration type actuator.

【図5】図4に示した振動型アクチュエータの圧電体の
電極構造を示す図である。
5 is a diagram showing an electrode structure of a piezoelectric body of the vibration type actuator shown in FIG.

【図6】図2に示した増幅手段としてのハーフブリッジ
回路の他の例を示すブロック図である。
FIG. 6 is a block diagram illustrating another example of a half-bridge circuit as the amplifying unit illustrated in FIG. 2;

【図7】ハーフブリッジ回路の動作を示すタイミング図
である。
FIG. 7 is a timing chart showing an operation of the half bridge circuit.

【図8】図2に示した増幅手段としてのフルブリッジ回
路を示すブロック図である。
FIG. 8 is a block diagram showing a full bridge circuit as an amplifying unit shown in FIG.

【図9】フルブリッジ回路の他の例を示すブロック図で
ある。
FIG. 9 is a block diagram showing another example of the full bridge circuit.

【図10】フルブリッジ回路の動作を示すタイミング図
である。
FIG. 10 is a timing chart showing an operation of the full bridge circuit.

【図11】本発明の第2の実施の形態を示す構成図であ
る。
FIG. 11 is a configuration diagram showing a second embodiment of the present invention.

【図12】図11の制御手段の構成を示すブロック図で
ある。
FIG. 12 is a block diagram illustrating a configuration of a control unit in FIG. 11;

【図13】図12の通信手段の入力信号を示すタイミン
グ図である。
FIG. 13 is a timing chart showing an input signal of the communication means of FIG. 12;

【図14】振動型アクチュエータの駆動回路を複数接続
した場合の接続を示すブロック図である。
FIG. 14 is a block diagram showing connection when a plurality of drive circuits of a vibration type actuator are connected.

【図15】図14の複数の振動型アクチュエータの駆動
回路との通信のタイミングを示すタイミング図である。
FIG. 15 is a timing chart showing the timing of communication with the drive circuits of the plurality of vibration actuators of FIG.

【図16】本発明の第3の実施の形態を示す構成図であ
る。
FIG. 16 is a configuration diagram showing a third embodiment of the present invention.

【図17】図16のシリコンチップ上の配置を示す配置
図である。
FIG. 17 is a layout view showing the layout on the silicon chip of FIG. 16;

【図18】図17のチップにおける回路構成を示すブロ
ック図である。
FIG. 18 is a block diagram illustrating a circuit configuration of the chip in FIG. 17;

【図19】回転センサ付き振動型アクチュエータの構成
を示す構成図である。
FIG. 19 is a configuration diagram showing a configuration of a vibration type actuator with a rotation sensor.

【図20】図18の増幅手段としてのフルブリッジ回路
の例を示すブロック図である。
20 is a block diagram showing an example of a full bridge circuit as an amplifying unit in FIG.

【図21】図18の制御手段の例を示すブロック図であ
る。
FIG. 21 is a block diagram illustrating an example of a control unit in FIG. 18;

【図22】図18の通信手段の送信波形を示すタイミン
グ図である。
FIG. 22 is a timing chart showing a transmission waveform of the communication means of FIG. 18;

【図23】振動型アクチュエータの駆動回路を複数接続
した場合の接続を示すブロック図である。
FIG. 23 is a block diagram showing connection when a plurality of drive circuits of a vibration type actuator are connected.

【図24】図23の複数の振動型アクチュエータの駆動
回路との通信のタイミングを示すタイミング図である。
FIG. 24 is a timing chart showing the timing of communication with the drive circuits of the plurality of vibration actuators of FIG. 23;

【図25】本発明の他の実施例を示すブロック図であ
る。
FIG. 25 is a block diagram showing another embodiment of the present invention.

【図26】図25の回路とともに使用する光学式エンコ
ーダの構成を示す構成図である。
26 is a configuration diagram showing a configuration of an optical encoder used together with the circuit of FIG. 25.

【図27】図25の制御手段の他の例を示すブロック図
である。
FIG. 27 is a block diagram showing another example of the control means of FIG. 25;

【図28】振動型アクチュエータの駆動回路を複数接続
した場合の接続を示すブロック図である。
FIG. 28 is a block diagram showing connection when a plurality of drive circuits of a vibration type actuator are connected.

【図29】図28での複数の振動型アクチュエータの駆
動回路IDを自動決定する動作を示すタイミング図であ
る。
FIG. 29 is a timing chart showing an operation of automatically determining a drive circuit ID of a plurality of vibration-type actuators in FIG. 28.

【図30】図25の分周移相手段の例を示すブロック図
である。
FIG. 30 is a block diagram illustrating an example of a frequency division phase shift unit of FIG. 25;

【図31】図30のリングカウンタの出力波形を示すタ
イミング図である。
FIG. 31 is a timing chart showing an output waveform of the ring counter of FIG. 30;

【図32】図25の遅延手段の例を示すブロック図であ
る。
FIG. 32 is a block diagram illustrating an example of a delay unit in FIG. 25;

【図33】図32のリングオシレータの構成を示す回路
図である。
FIG. 33 is a circuit diagram showing a configuration of the ring oscillator of FIG. 32.

【図34】図32の論理切り替え手段とトグル制御回路
の回路例を示す回路図である。
FIG. 34 is a circuit diagram showing a circuit example of a logic switching unit and a toggle control circuit of FIG. 32;

【図35】図32の動作を説明するための波形を示すタ
イミング図である。
FIG. 35 is a timing chart showing waveforms for explaining the operation of FIG. 32;

【図36】図32の動作を説明するための波形を示すタ
イミング図である。
FIG. 36 is a timing chart showing waveforms for explaining the operation of FIG. 32;

【図37】本発明の第5の実施の形態を示すブロック図
である。
FIG. 37 is a block diagram showing a fifth embodiment of the present invention.

【図38】図37の制御手段の例を示すブロック図であ
る。
FIG. 38 is a block diagram illustrating an example of a control unit in FIG. 37.

【図39】振動型アクチュエータの駆動回路を複数接続
した場合の接続を示すブロック図である。
FIG. 39 is a block diagram showing connection when a plurality of drive circuits of a vibration type actuator are connected.

【図40】図39の複数の振動型アクチュエータの駆動
回路との通信のタイミングを示すタイミング図である。
40 is a timing chart showing the timing of communication with the drive circuits of the plurality of vibration-type actuators shown in FIG. 39.

【図41】本発明の第6の実施の形態を示すブロック図
である。
FIG. 41 is a block diagram showing a sixth embodiment of the present invention.

【図42】図41の回路のシリコンチップ上の配置を示
す構成図である。
42 is a configuration diagram showing an arrangement of the circuit of FIG. 41 on a silicon chip.

【図43】図41のフルブリッジ回路の動作を示すタイ
ミング図である。
FIG. 43 is a timing chart showing an operation of the full bridge circuit of FIG. 41.

【図44】図41の分周移相手段の例を示すブロック図
である。
FIG. 44 is a block diagram illustrating an example of a frequency division phase shift unit of FIG. 41;

【符号の説明】[Explanation of symbols]

1 金属板 2 パルス発生手段 3 ハーフブリッジ回路 4 電極 5 ボンディングワイヤー 6、45、46、47、48、49、50、51 振動
型アクチュエータ 7 樹脂パッケージ 8 VCO 12、13、17、18、24、25、28、29 M
OSFET 11、16 ハイサイドドライバ 33 セラミック板 34、61 制御手段 35、60 通信手段 36 コマンド解析手段 37、59 記憶手段 38、39、40、41、42、43、44 振動型ア
クチュエータの駆動回路 52 シリコンチップ 53 ロータリーエンコーダ 54 発振手段 55 水晶振動子 56 位相補償回路 57 カウンタ 58 リセット回路 62 分周移相手段 64 チャージポンプ回路 65 減算手段 66、97 積分手段 67 加算手段 68 温度センサ 69 DC−DCコンバータ 70 外部5V電源 71 チャート板 72、73 光学センサ 74 比較手段 75 比例積分手段 76 演算手段 77、81 分周手段 78 遅延手段 79 リングカウンタ 80 パルス幅設定手段 82 位相比較器 83 ローパスフィルタ 84 リングオシレータ 85 セレクタ 86 論理切り替え手段 87 トグル制御回路 98 CPU 99 レートマルチプライア 100 振動体 101 ロータ 102 摩擦部材 103 回転軸 104 圧電体
DESCRIPTION OF SYMBOLS 1 Metal plate 2 Pulse generating means 3 Half bridge circuit 4 Electrode 5 Bonding wire 6, 45, 46, 47, 48, 49, 50, 51 Vibration type actuator 7 Resin package 8 VCO 12, 13, 17, 18, 24, 25 , 28, 29 M
OSFET 11, 16 High-side driver 33 Ceramic plate 34, 61 Control means 35, 60 Communication means 36 Command analysis means 37, 59 Storage means 38, 39, 40, 41, 42, 43, 44 Drive circuit for vibration-type actuator 52 Silicon Chip 53 Rotary encoder 54 Oscillator 55 Crystal oscillator 56 Phase compensation circuit 57 Counter 58 Reset circuit 62 Frequency dividing phase shifter 64 Charge pump circuit 65 Subtractor 66, 97 Integrator 67 Adder 68 Temperature sensor 69 DC-DC converter 70 External 5V power supply 71 Chart plate 72, 73 Optical sensor 74 Comparison means 75 Proportional integration means 76 Calculation means 77, 81 Dividing means 78 Delay means 79 Ring counter 80 Pulse width setting means 82 Phase comparator 83 Low-pass filter 8 Reference Signs List 4 ring oscillator 85 selector 86 logic switching means 87 toggle control circuit 98 CPU 99 rate multiplier 100 vibrator 101 rotor 102 friction member 103 rotation axis 104 piezoelectric body

Claims (41)

【特許請求の範囲】[Claims] 【請求項1】 振動型アクチュエータの振動体に振動を
励起するために、前記振動体の電気−機械エネルギー変
換手段に駆動信号を印加する振動型アクチュエータの駆
動回路において、 所望の周波数で位相の異なる複数のパルス信号を発生す
るパルス生成手段と、前記複数のパルス信号をそれぞれ
電力増幅した交流電圧を前記電気−機械エネルギー変換
手段に供給する電力増幅手段からなり、前記パルス生成
手段及び電力増幅手段を構成する回路素子が一つの金属
又はセラミックの板又はケース状の放熱手段の上に構成
されていることを特徴とする振動型アクチュエータの駆
動回路。
1. A driving circuit for a vibration type actuator for applying a driving signal to an electromechanical energy converting means of said vibration body in order to excite vibration in a vibration body of said vibration type actuator, wherein said driving circuit has a phase different at a desired frequency. Pulse generating means for generating a plurality of pulse signals; and power amplifying means for supplying an AC voltage obtained by power-amplifying the plurality of pulse signals to the electro-mechanical energy converting means, wherein the pulse generating means and the power amplifying means are provided. A driving circuit for a vibration-type actuator, characterized in that the constituent circuit elements are formed on a single metal or ceramic plate or case-shaped heat radiating means.
【請求項2】 振動型アクチュエータの振動体に振動を
励起するために、前記振動体の電気−機械エネルギー変
換手段に駆動信号を印加する振動型アクチュエータの駆
動回路において、 所望の周波数で位相の異なる複数のパルス信号を発生す
るパルス生成手段と、外部指令又はあらかじめ記憶され
た指令に基づき前記パルス発生手段を制御する制御手段
と、前記複数のパルス信号をそれぞれ電力増幅した交流
電圧を前記電気−機械エネルギー変換手段に供給する電
力増幅手段からなり、前記パルス生成手段及び制御手段
及び電力増幅手段を構成する回路素子が一つの金属又は
セラミックの板又はケース状の放熱手段の上に構成され
ていることを特徴とする振動型アクチュエータの駆動回
路。
2. A driving circuit for a vibration-type actuator for applying a driving signal to an electromechanical energy conversion means of said vibration body in order to excite the vibration body of the vibration-type actuator, the phase of which differs at a desired frequency. Pulse generating means for generating a plurality of pulse signals, control means for controlling the pulse generating means based on an external command or a pre-stored command, and an electro-mechanical conversion of an AC voltage obtained by power-amplifying the plurality of pulse signals. The pulse generating means, the control means, and the circuit element constituting the power amplifying means are configured on a single metal or ceramic plate or case-shaped heat radiating means. A driving circuit for a vibration-type actuator, characterized in that:
【請求項3】 振動型アクチュエータの振動体に振動を
励起するために、前記振動体の電気−機械エネルギー変
換手段に駆動信号を印加する振動型アクチュエータの駆
動回路において、 所望の周波数で位相の異なる複数のパルス信号を発生す
るパルス生成手段と、前記振動型アクチュエータの駆動
状態又は駆動回路自体の動作状態の少なくとも一方を検
出する検出手段と、外部指令又はあらかじめ記憶された
指令と前記検出手段の出力に基づいて前記パルス発生手
段を制御する制御手段と、前記複数のパルス信号をそれ
ぞれ電力増幅した交流電圧を前記電気−機械エネルギー
変換手段に供給する電力増幅手段からなり、前記パルス
生成手段及び検出手段及び制御手段を構成する回路素子
が一つの金属又はセラミックの板又はケース状の放熱手
段の上に構成されていることを特徴とする振動型アクチ
ュエータの駆動回路。
3. A driving circuit for a vibration type actuator for applying a driving signal to an electromechanical energy conversion means of the vibration type actuator in order to excite a vibration body of the vibration type actuator, wherein a phase is different at a desired frequency. Pulse generating means for generating a plurality of pulse signals; detecting means for detecting at least one of a driving state of the vibration type actuator or an operating state of the driving circuit itself; an external command or a command stored in advance and an output of the detecting means Control means for controlling the pulse generation means on the basis of the pulse generation means, and power amplification means for supplying an AC voltage obtained by power-amplifying the plurality of pulse signals to the electro-mechanical energy conversion means, wherein the pulse generation means and the detection means And a metal or ceramic plate or case-shaped heat radiator having a circuit element constituting the control means. Driving circuit of the vibration-type actuator, characterized in that it is constructed on the.
【請求項4】 前記パルス生成手段は、所望の周波数の
パルス信号を発生する発振手段と前記パルス信号に対し
分周及び移相を行い、位相の異なる複数のパルス信号を
生成する分周移相手段で構成されることを特徴とする請
求項1または2または3に記載の振動型アクチュエータ
の駆動回路。
4. The pulse generating means includes: an oscillating means for generating a pulse signal having a desired frequency; and a frequency dividing and phase shifting means for performing frequency division and phase shift on the pulse signal to generate a plurality of pulse signals having different phases. 4. The driving circuit for a vibration-type actuator according to claim 1, wherein the driving circuit is constituted by means.
【請求項5】 前記発振手段は、水晶又はセラミック等
の振動子を用いた構成であると共に、該発振手段を構成
する回路素子の内前記振動子と位相補償用受動素子以外
の回路部分が上記放熱手段上に構成されることを特徴と
する請求項4に記載の振動型アクチュエータの駆動回
路。
5. The oscillating means has a configuration using a vibrator such as crystal or ceramic, and a circuit part other than the vibrator and a phase compensation passive element among the circuit elements constituting the oscillating means. The driving circuit for a vibration-type actuator according to claim 4, wherein the driving circuit is configured on a heat radiating unit.
【請求項6】 前記パルス生成手段は、前記放熱手段上
に配設されていない所望の周波数のパルス信号を発生す
る発振手段からのパルス信号に対し分周及び移相を行
い、位相の異なる複数のパルス信号を生成する分周移相
手段で構成されることを特徴とする請求項1または2ま
たは3に記載の振動型アクチュエータの駆動回路。
6. The pulse generating means performs frequency division and phase shift on a pulse signal from an oscillating means for generating a pulse signal of a desired frequency which is not provided on the heat radiating means, and a plurality of pulses having different phases are provided. 4. A driving circuit for a vibration-type actuator according to claim 1, wherein said driving circuit is constituted by frequency-dividing phase shift means for generating said pulse signal.
【請求項7】 前記発振手段は、基準パルス信号を発生
する基準パルス発生手段と、前記基準パルス信号を所望
の分周率に基づき分周し、前記発振手段のパルス信号の
整数倍の周期のパルス信号を出力する分周手段と、周波
数指令に基づいて前記分周手段の前記分周率及び前記分
周手段のパルス信号に対する遅延データを演算する演算
手段と、前記演算手段で演算された前記遅延データに基
づいて前記分周手段のパルス信号のエッジのシフト量を
前記分周手段からパルス信号が出力される毎に変更する
遅延手段とを有し、該遅延手段にて遅延されたパルス信
号を生成する周波信号生成回路であることを特徴とする
請求項4に記載の振動型アクチュエータの駆動回路。
7. The oscillating means includes: a reference pulse generating means for generating a reference pulse signal; and a frequency dividing means for dividing the reference pulse signal based on a desired frequency division ratio, wherein the period is an integral multiple of a pulse signal of the oscillating means. Frequency dividing means for outputting a pulse signal; calculating means for calculating the frequency division ratio of the frequency dividing means and delay data for the pulse signal of the frequency dividing means based on a frequency command; and Delay means for changing the shift amount of the edge of the pulse signal of the frequency dividing means based on the delay data each time a pulse signal is output from the frequency dividing means, and the pulse signal delayed by the delay means The driving circuit for a vibration-type actuator according to claim 4, wherein the driving circuit is a frequency signal generating circuit that generates the frequency signal.
【請求項8】 前記遅延手段は、前記基準パルス発生手
段の基準パルス信号に同期して所定の周波数で発振する
ように構成され、それぞれが所定の単位遅延時間を有す
るように制御された奇数個の論理反転手段をリング状に
接続したリング・オシレータと、前記遅延データに基づ
いて前記複数の論理反転手段の出力信号の一つを選択し
て任意の前記単位遅延時間の整数倍の遅延時間を持つ遅
延パルスを出力する選択手段とを有することを特徴とす
る請求項7に記載の振動型アクチュエータの駆動回路。
8. An odd number of delay units configured to oscillate at a predetermined frequency in synchronization with a reference pulse signal of the reference pulse generation unit, each of which is controlled to have a predetermined unit delay time. A ring oscillator in which the logic inversion means are connected in a ring, and selecting one of the output signals of the plurality of logic inversion means based on the delay data to set a delay time that is an integral multiple of an arbitrary unit delay time. 8. A driving circuit for a vibration-type actuator according to claim 7, further comprising: a selection unit for outputting a delay pulse having the driving signal.
【請求項9】 前記リングオシレータの発振周波数は、
前記基準パルス信号の2分の1の周波数であることを特徴
とする請求項8に記載の振動型アクチュエータの駆動回
路。
9. The oscillation frequency of the ring oscillator is:
9. The driving circuit for a vibration-type actuator according to claim 8, wherein the frequency of the reference pulse signal is a half of the reference pulse signal.
【請求項10】 前記リングオシレータの論理反転手段
の直列接続数は、2のN乗−1(Nは2以上の整数)である
ことを特徴とする請求項8に記載の振動型アクチュエー
タの駆動回路。
10. The driving of the vibration type actuator according to claim 8, wherein the number of serially connected logic inversion means of the ring oscillator is 2 N −1 (N is an integer of 2 or more). circuit.
【請求項11】 前記選択手段は、偶数番目と奇数番目
の論理反転手段の出力の論理をそろえる為の排他的論理
和手段と、必要な信号エッジを取り出す為のパルスエッ
ジ選択手段と、選択を許可するゲートパルスを発生する
ゲートパルス発生手段からなり、パルスエッジ選択手段
によって指定された遅延時間の信号を選択し、この選択
された信号が前記奇数番目の論理反転手段の出力信号か
どうかによって前記排他的論理和手段で反転と非反転を
切り替えて出力し、その立ち上がり又は立ち下がりエッ
ジを、前記ゲート・パルスで選択して出力することを特
徴とする請求項8に記載の振動型アクチュエータの駆動
回路。
11. The selection means comprises: an exclusive-OR means for aligning the outputs of the even-numbered and odd-numbered logic inversion means; a pulse edge selection means for extracting necessary signal edges; Gate pulse generating means for generating a gate pulse to be permitted, a signal having a delay time designated by the pulse edge selecting means is selected, and the signal is determined by whether or not the selected signal is an output signal of the odd-numbered logic inverting means. 9. The driving of the vibration type actuator according to claim 8, wherein the exclusive OR means switches between inversion and non-inversion and outputs the signal, and the rising or falling edge is selected and output by the gate pulse. circuit.
【請求項12】 前記基準パルス発生手段は、水晶又は
セラミック等の振動子を用いた構成であると共に、少な
くとも前記振動子と位相補償用受動素子以外の回路部分
が上記放熱手段上に構成されることを特徴とする請求項
7に記載の振動型アクチュエータの駆動回路。
12. The reference pulse generating means has a configuration using a vibrator such as quartz or ceramic, and at least a circuit portion other than the vibrator and the passive element for phase compensation is formed on the heat radiating means. The driving circuit for a vibration-type actuator according to claim 7, wherein:
【請求項13】 前記基準パルス発生手段は、上記放熱
手段上に構成されていないことを特徴とする請求項7に
記載の振動型アクチュエータの駆動回路。
13. The driving circuit according to claim 7, wherein said reference pulse generating means is not provided on said heat radiating means.
【請求項14】 前記制御手段は、外部指令の受信と内
部情報の送信を行うシリアル又はパラレルの通信手段を
有することを特徴とする請求項2または3に記載の振動
型アクチュエータの駆動回路。
14. The driving circuit according to claim 2, wherein the control unit includes a serial or parallel communication unit that receives an external command and transmits internal information.
【請求項15】 前記制御手段は、外部指令又はあらか
じめ記憶された指令に基づき、上記パルス生成手段の出
力する複数のパルス信号の少なくとも一つの信号の出力
を停止することを特徴とする請求項2または3に記載の
振動型アクチュエータの駆動回路。
15. The apparatus according to claim 2, wherein the control unit stops outputting at least one of the plurality of pulse signals output from the pulse generation unit based on an external command or a command stored in advance. Or a drive circuit for a vibration-type actuator according to item 3.
【請求項16】 前記制御手段は、外部指令又はあらか
じめ記憶された指令に基づき、上記パルス生成手段の出
力する複数のパルス信号間の位相差を所望の値に設定す
ることを特徴とする請求項2または3に記載の振動型ア
クチュエータの駆動回路。
16. The apparatus according to claim 1, wherein the control means sets a phase difference between the plurality of pulse signals output from the pulse generation means to a desired value based on an external command or a command stored in advance. 4. The driving circuit for a vibration-type actuator according to 2 or 3.
【請求項17】 前記制御手段は、外部指令又はあらか
じめ記憶された指令に基づき、上記パルス生成手段の出
力する複数のパルス信号の周波数を所望の値に設定する
ことを特徴とする請求項2または3に記載の振動型アク
チュエータの駆動回路。
17. The control unit according to claim 2, wherein the frequency of the plurality of pulse signals output from the pulse generation unit is set to a desired value based on an external command or a command stored in advance. 4. The driving circuit for a vibration-type actuator according to 3.
【請求項18】 前記制御手段は、外部指令又はあらか
じめ記憶された指令に基づき、上記パルス生成手段の出
力する複数のパルス信号の少なくとも一つのパルス幅を
所望の値に設定することを特徴とする請求項2または3
に記載の振動型アクチュエータの駆動回路。
18. The control unit sets at least one pulse width of a plurality of pulse signals output from the pulse generation unit to a desired value based on an external command or a command stored in advance. Claim 2 or 3
4. A driving circuit for a vibration type actuator according to claim 1.
【請求項19】 前記パルス生成手段は、外部指令又は
あらかじめ記憶された指令に基づき、上記パルス生成手
段の出力する複数のパルス信号の少なくとも一つのパル
ス幅を所望の値に設定すると共に、前記予め設定された
上限パルス幅以上のパルス幅とならないように制限され
ることを特徴とする請求項18に記載の振動型アクチュ
エータの駆動回路。
19. The pulse generating means sets at least one pulse width of a plurality of pulse signals output from the pulse generating means to a desired value based on an external command or a command stored in advance, and 19. The driving circuit for a vibration-type actuator according to claim 18, wherein the pulse width is limited so that the pulse width does not exceed a set upper limit pulse width.
【請求項20】 前記上限パルス幅は、前記パルス幅の
周期の25%、37.5%、50%のいずれかであるこ
とを特徴とする請求項19に記載の振動型アクチュエー
タの駆動回路。
20. The driving circuit according to claim 19, wherein the upper limit pulse width is any one of 25%, 37.5%, and 50% of a cycle of the pulse width.
【請求項21】 前記検出手段は、温度を検出し、前記
温度が所定の温度を超えたことが検出されたなら上記制
御手段によって上記電力増幅手段の出力を停止すること
を特徴とする請求項3に記載の振動型アクチュエータの
駆動回路。
21. The apparatus according to claim 21, wherein said detecting means detects a temperature, and when it is detected that said temperature exceeds a predetermined temperature, said control means stops output of said power amplifying means. 4. The driving circuit for a vibration-type actuator according to 3.
【請求項22】 前記検出手段は、温度を検出し、前記
温度が所定の第一の温度を超えたことが検出されたなら
上記制御手段によって上記電力増幅手段の出力をオフ
し、前記温度が第一の温度より低い第二の温度より低く
なったことが検出されたなら上記制御手段によって上記
電力増幅手段の出力をオンすることを特徴とする請求項
3に記載の振動型アクチュエータの駆動回路。
22. The detecting means detects a temperature, and when it is detected that the temperature exceeds a predetermined first temperature, the control means turns off the output of the power amplifying means, and 4. The driving circuit according to claim 3, wherein the output of the power amplifying means is turned on by the control means when it is detected that the temperature has become lower than the second temperature which is lower than the first temperature. .
【請求項23】 前記検出手段は前記放熱手段または前
記放熱手段上に構成された振動型アクチュエータの駆動
回路の温度を検出する1つ以上の温度検出手段であるこ
とを特徴とする請求項21または22に記載の振動型ア
クチュエータの駆動回路。
23. The apparatus according to claim 21, wherein said detecting means is one or more temperature detecting means for detecting a temperature of said heat radiating means or a drive circuit of a vibration type actuator provided on said heat radiating means. 23. A driving circuit of the vibration-type actuator according to 22.
【請求項24】 前記検出手段は、振動型アクチュエー
タの回転又は移動速度を検出し、上記制御手段によって
外部指令速度又はあらかじめ記憶された指令速度に近づ
けるように上記パルス発生手段を制御することを特徴と
する請求項3に記載の振動型アクチュエータの駆動回
路。
24. The detecting means detects a rotation or a moving speed of the vibration type actuator, and controls the pulse generating means by the control means so as to approach an external command speed or a command speed stored in advance. The driving circuit for a vibration-type actuator according to claim 3.
【請求項25】 前記検出手段は、ロータリーエンコー
ダであり、目盛りが刻まれたチャート板の少なくとも対
向する位置の目盛りを検出する複数の目盛り検出センサ
ーからの信号から検出される速度の平均値を検出するこ
とを特徴とする請求項24に記載の振動型アクチュエー
タの駆動回路。
25. The detecting means is a rotary encoder, and detects an average value of speeds detected from signals from a plurality of scale detection sensors for detecting scales at least at opposing positions of the scaled chart plate. 25. The driving circuit for a vibration-type actuator according to claim 24, wherein:
【請求項26】 前記電力増幅手段は、フルブリッジ又
はハーフブリッジで構成されるドライバ回路であるとと
もにドライバ回路は、上記ブリッジ回路のハイサイドの
Nチャンネルのスイッチング素子をドライブするための
電源を供給するチャージポンプ回路を含み、該チャージ
ポンプ回路の少なくともダイオード素子とコンデンサ素
子は前記放熱手段上に構成されないことを特徴とする請
求項1または2または3に記載の振動型アクチュエータ
の駆動回路。
26. The power amplifying means is a driver circuit composed of a full bridge or a half bridge, and the driver circuit is provided on a high side of the bridge circuit.
3. A charge pump circuit for supplying power for driving an N-channel switching element, wherein at least a diode element and a capacitor element of the charge pump circuit are not formed on the heat radiating means. 4. The driving circuit for a vibration-type actuator according to 3.
【請求項27】 前記検出手段の電源は、上記制御手段
によってON・OFFされることを特徴とする請求項3に記
載の振動型アクチュエータの駆動回路。
27. The driving circuit for a vibration-type actuator according to claim 3, wherein a power supply of said detection means is turned on / off by said control means.
【請求項28】 前記検出手段の電源は、前記放熱手段
上に構成される電源部から放熱手段上に構成されるスイ
ッチ手段を介して供給されることを特徴とする請求項2
7に記載の振動型アクチュエータの駆動回路。
28. The power supply of the detecting means is supplied from a power supply unit provided on the heat radiating means via a switch means provided on the heat radiating means.
8. A driving circuit for the vibration-type actuator according to 7.
【請求項29】 前記パルス生成手段に第一の電源から
給電されるとともに前記電力増幅手段には第二の電源か
ら給電され、少なくとも第一の電源からパルス生成手段
に給電が行われるまで、または、パルス生成手段に給電
開始されてから所定時間経過するまで前記電力増幅手段
の出力が禁止されることを特徴とする請求項1または2
または3に記載の振動型アクチュエータの駆動回路。
29. The pulse generator is supplied with power from a first power supply and the power amplifier is supplied with power from a second power supply, and at least until power is supplied from at least the first power supply to the pulse generator. 3. The output of the power amplifying means is inhibited until a predetermined time has elapsed from the start of power supply to the pulse generating means.
Or a drive circuit for a vibration-type actuator according to item 3.
【請求項30】 振動型アクチュエータの振動体に振動
を励起するために、前記振動体の電気−機械エネルギー
変換手段に駆動信号を印加する振動型アクチュエータの
駆動回路を各振動型アクチュエータに対してそれぞれ設
け、各振動型アクチュエータを駆動する振動型アクチュ
エータ駆動システムにおいて、 各駆動回路の構成として、所望の周波数で位相の異なる
複数のパルス信号を発生するパルス生成手段と、外部回
路との通信を行う制御手段と、前記複数のパルス信号を
それぞれ電力増幅した交流電圧を前記電気−機械エネル
ギー変換手段に供給する電力増幅手段を設け、各駆動回
路のパルス生成手段及び制御手段及び電力増幅手段を前
記各駆動回路ごとに1つの金属板またはセラミック板ま
たはケース状の放熱手段の上に構成するとともに、前記
制御手段と前記外部回路との通信をシリアル通信で指令
用の送信信号を、各駆動回路に並列に伝達し、各駆動回
路からのステータス確認用の受信信号の外部回路への伝
達は各駆動回路を直列に接続し、接続の順番で受信信号
を前記外部回路へ送出することを特徴とする振動型アク
チュエータ駆動システム。
30. A drive circuit of a vibration type actuator for applying a drive signal to an electro-mechanical energy conversion means of the vibration type actuator in order to excite a vibration body of the vibration type actuator. A vibration-type actuator driving system for driving each vibration-type actuator, wherein, as a configuration of each driving circuit, a pulse generating means for generating a plurality of pulse signals having different phases at a desired frequency and control for communicating with an external circuit Means, and a power amplifying means for supplying an AC voltage obtained by power-amplifying the plurality of pulse signals to the electro-mechanical energy converting means. When configured on one metal plate or ceramic plate or case-like heat dissipation means for each circuit In addition, a command transmission signal is transmitted in parallel to each drive circuit by serial communication for communication between the control means and the external circuit, and a status confirmation reception signal from each drive circuit is transmitted to the external circuit. Is a vibration type actuator drive system, wherein each drive circuit is connected in series and a reception signal is transmitted to the external circuit in the order of connection.
【請求項31】 前記シリアル通信を同期シリアル通信
で行わせ、同期クロックを各駆動回路に並列で印加する
ことを特徴とする請求項30に記載の振動型アクチュエ
ータ駆動システム。
31. The vibration type actuator drive system according to claim 30, wherein the serial communication is performed by synchronous serial communication, and a synchronous clock is applied to each drive circuit in parallel.
【請求項32】 振動型アクチュエータの振動体に振動
を励起するために、前記振動体の電気−機械エネルギー
変換手段に駆動信号を印加する振動型アクチュエータの
駆動回路を各振動型アクチュエータに対してそれぞれ設
け、各振動型アクチュエータを駆動する振動型アクチュ
エータ駆動システムにおいて、 各駆動回路の構成として、所望の周波数で位相の異なる
複数のパルス信号を発生するパルス生成手段と、外部回
路との通信を行う制御手段と、前記複数のパルス信号を
それぞれ電力増幅した交流電圧を前記電気−機械エネル
ギー変換手段に供給する電力増幅手段を設け、各駆動回
路のパルス生成手段及び制御手段及び電力増幅手段を前
記各駆動回路毎に1つの金属板またはセラミック板また
はケース状の放熱手段の上に構成するとともに、前記制
御手段と前記外部回路との通信をパラレル通信で行な
い、指令用の送信信号及びステータス確認用の受信信号
は同じ信号線を共用す各駆動回路に並列に接続し、前記
外部回路が出力する通信方向切り替え信号で送受信を切
り替えることを特徴とする振動型アクチュエータ駆動シ
ステム。
32. A drive circuit of a vibration-type actuator for applying a drive signal to an electric-mechanical energy conversion means of the vibration body in order to excite vibration to the vibration body of the vibration-type actuator. A vibration-type actuator driving system for driving each vibration-type actuator, wherein, as a configuration of each driving circuit, a pulse generating means for generating a plurality of pulse signals having different phases at a desired frequency and control for communicating with an external circuit Means, and a power amplifying means for supplying an AC voltage obtained by power-amplifying the plurality of pulse signals to the electro-mechanical energy converting means. Each circuit is configured on one metal plate or ceramic plate or case-like heat radiating means. The communication between the control means and the external circuit is performed by parallel communication, the transmission signal for command and the reception signal for status confirmation are connected in parallel to each drive circuit sharing the same signal line, and the external circuit A vibration type actuator drive system characterized in that transmission and reception are switched by a communication direction switching signal to be output.
【請求項33】 各駆動回路は固有のID番号で識別さ
れ、外部回路から送信された送信信号のID番号を含んだ
指令列によってID番号に対応する振動型アクチュエータ
の駆動回路に指令が伝達され、外部回路への情報の流れ
は前記駆動回路の直列に接続される順番に従って前記外
部回路に伝達されることを特徴とする請求項30に記載
の振動型アクチュエータ駆動システム。
33. Each drive circuit is identified by a unique ID number, and a command is transmitted to a drive circuit of a vibration-type actuator corresponding to the ID number by a command sequence including an ID number of a transmission signal transmitted from an external circuit. 31. The vibration type actuator driving system according to claim 30, wherein a flow of information to an external circuit is transmitted to the external circuit according to an order in which the driving circuits are connected in series.
【請求項34】 各駆動回路すべてに有効となる特別な
IDが前記ID番号に設けられていることを特徴とする請求
項33に記載の振動型アクチュエータ駆動システム。
34. A special mode which is effective for all the driving circuits.
The vibration type actuator drive system according to claim 33, wherein an ID is provided for the ID number.
【請求項35】 前記直列接続の最後に接続される駆動
回路から順番に自動的にIDが設定される自動設定構成に
形成されていることを特徴とする請求項33または34
に記載の振動型アクチュエータ駆動システム。
35. An automatic setting configuration in which an ID is automatically set in order from the drive circuit connected last in the series connection.
4. The vibration type actuator drive system according to 4.
【請求項36】 各駆動回路はあらかじめ設定された固
有のID番号で識別され、外部回路から送信された送信信
号のID番号を含んだ指令列によってID番号に対応する駆
動回路に指令が伝達されることを特徴とする請求項32
に記載の振動型アクチュエータ駆動システム。
36. Each drive circuit is identified by a preset unique ID number, and a command is transmitted to a drive circuit corresponding to the ID number by a command sequence including an ID number of a transmission signal transmitted from an external circuit. 32. The method of claim 32, wherein
4. The vibration type actuator drive system according to 4.
【請求項37】 各駆動回路すべてに有効となる特別な
IDが前記ID番号に設けられていることを特徴とする請求
項36に記載の振動型アクチュエータ駆動システム。
37. A special mode which is effective for all driving circuits.
37. The vibration type actuator drive system according to claim 36, wherein an ID is provided for the ID number.
【請求項38】 前記駆動回路を構成する構成素子は、
全て一つのシリコンチップ上に構成されることを特徴と
する請求項1または2または3に記載の振動型アクチュ
エータの駆動回路。
38. A component constituting the drive circuit,
4. The driving circuit for a vibration-type actuator according to claim 1, wherein the driving circuit is configured on a single silicon chip.
【請求項39】 前記駆動回路を構成する構成素子は、
複数のシリコンチップ上に構成されることを特徴とする
請求項1または2または3に記載の振動型アクチュエー
タの駆動回路。
39. A component constituting the drive circuit,
4. The driving circuit for a vibration-type actuator according to claim 1, wherein the driving circuit is configured on a plurality of silicon chips.
【請求項40】 前記シリコンチップは樹脂で封入さ
れ、外部電極が樹脂から外部に延出していることを特徴
とする請求項38または39に記載の振動型アクチュエ
ータの駆動回路。
40. The driving circuit for a vibration-type actuator according to claim 38, wherein the silicon chip is sealed with a resin, and an external electrode extends outside from the resin.
【請求項41】 前記金属製板で構成された放熱手段
は、グランド電位に接続又は接地されていることを特徴
とする請求項1または2または3に記載の振動型アクチ
ュエータの駆動回路。
41. The driving circuit for a vibration type actuator according to claim 1, wherein the heat radiating means formed of the metal plate is connected to or grounded to a ground potential.
JP14762198A 1998-05-28 1998-05-28 Drive circuit for vibration actuator Expired - Fee Related JP4072243B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP14762198A JP4072243B2 (en) 1998-05-28 1998-05-28 Drive circuit for vibration actuator
US09/316,943 US6229402B1 (en) 1998-05-28 1999-05-24 Driving circuit for vibration type actuator apparatus
EP99304056A EP0962991B1 (en) 1998-05-28 1999-05-26 Driving apparatus for a vibration type actuator
DE69936748T DE69936748D1 (en) 1998-05-28 1999-05-26 Excitation device for a vibration wave drive
CNB991109031A CN1175557C (en) 1998-05-28 1999-05-28 Vibrating exciting bank
KR1019990019552A KR100307430B1 (en) 1998-05-28 1999-05-28 Vibration type actuator apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14762198A JP4072243B2 (en) 1998-05-28 1998-05-28 Drive circuit for vibration actuator

Publications (2)

Publication Number Publication Date
JPH11341841A true JPH11341841A (en) 1999-12-10
JP4072243B2 JP4072243B2 (en) 2008-04-09

Family

ID=15434475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14762198A Expired - Fee Related JP4072243B2 (en) 1998-05-28 1998-05-28 Drive circuit for vibration actuator

Country Status (1)

Country Link
JP (1) JP4072243B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089467A (en) * 2007-09-27 2009-04-23 Sanyo Electric Co Ltd Drive wave generation circuit
WO2022085678A1 (en) * 2020-10-22 2022-04-28 キヤノン株式会社 Vibration-type drive apparatus and method for driving vibration-type drive apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089467A (en) * 2007-09-27 2009-04-23 Sanyo Electric Co Ltd Drive wave generation circuit
WO2022085678A1 (en) * 2020-10-22 2022-04-28 キヤノン株式会社 Vibration-type drive apparatus and method for driving vibration-type drive apparatus

Also Published As

Publication number Publication date
JP4072243B2 (en) 2008-04-09

Similar Documents

Publication Publication Date Title
KR100307430B1 (en) Vibration type actuator apparatus
US5734236A (en) Drive device for a vibration actuator having a control circuit to control charge and discharge of an electromechanical conversion element
JP4072243B2 (en) Drive circuit for vibration actuator
EP0403298B1 (en) Driving device for ultrasonic wave motor
WO2010070892A1 (en) Oscillation circuit
EP0720299A1 (en) Closed-loop frequency control of an oscillator circuit
JPS6285684A (en) Drive circuit for ultrasonic motor
US6483356B2 (en) Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit
US9602044B2 (en) Travelling wave motor pre-driver using high resolution PWM generators
JP2005527425A (en) Vehicle control device or sensor
JP2003033056A (en) Ultrasonic motor control circuit
JPH072026B2 (en) Ultrasonic motor device
JPH06315283A (en) Drive circuit for ultrasonic motor
JP2001275388A (en) Brushless motor drive circuit
JP2000023481A (en) Pwm control circuit apparatus
JPH09294384A (en) Driving controller of vibration wave driving equipment
JP3226409B2 (en) Drive circuit for vibration wave motor
JP2004194483A (en) Controller for dc-dc converter
JP3140235B2 (en) Ultrasonic motor drive circuit
JP2003021779A (en) Camera apparatus
JP2843392B2 (en) Ultrasonic motor drive circuit
JP2005311686A (en) Oscillation circuit
JPH0520996B2 (en)
JP2002059094A (en) Apparatus for ultrasonic cleaning
JP2004088896A (en) Controller of vibration type actuator and optical apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees