JPH11340751A - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JPH11340751A
JPH11340751A JP10148035A JP14803598A JPH11340751A JP H11340751 A JPH11340751 A JP H11340751A JP 10148035 A JP10148035 A JP 10148035A JP 14803598 A JP14803598 A JP 14803598A JP H11340751 A JPH11340751 A JP H11340751A
Authority
JP
Japan
Prior art keywords
output
source follower
operational amplifier
circuit
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10148035A
Other languages
Japanese (ja)
Inventor
Jun Hasegawa
潤 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP10148035A priority Critical patent/JPH11340751A/en
Publication of JPH11340751A publication Critical patent/JPH11340751A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an operational amplifier improving an operation band to the limit of a higher operation band decided by the source follower of an output stage and the load capacity of output. SOLUTION: This operational amplifier is provided with a differential amplifier circuit 1 for amplifying the differential input of inverted input and non- inverted input and first and second source follower circuits 2 and 3 receiving the output of the differential amplifier circuit. Then, the output of the first source follower circuit 1 is used as first output and the output of the second source follower circuit 2 is used as second output.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、演算増幅器に係わ
り、特にCMOS技術を用い、画像信号処理回路に好適
な高帯域の演算増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier and, more particularly, to a high-band operational amplifier using CMOS technology and suitable for an image signal processing circuit.

【0002】[0002]

【従来の技術】演算増幅器はこれまでに種々の回路構成
が提案されてきている。しかし、画像信号処理用の演算
増幅器については、これまでは動作帯域の観点から高速
動作のバイポーラ素子の回路で構成されたものが主流で
あった。バイポーラの演算増幅器の場合には、他のCM
OSの論理回路と同一チップ上に形成することが困難で
あり、論理回路部については別チップ構成とせざるを得
なかった。
2. Description of the Related Art Various circuit configurations have been proposed for operational amplifiers. However, as for the operational amplifier for image signal processing, the one mainly configured by a circuit of a bipolar element which operates at a high speed has been mainly used from the viewpoint of an operation band. In the case of a bipolar operational amplifier, other CMs
It was difficult to form the logic circuit of the OS on the same chip, and the logic circuit portion had to be configured as a separate chip.

【0003】一方、Bi−CMOS技術(バイポーラと
CMOSとの混成)を用いて、バイポーラのアナログ回
路とCMOSの論理回路とを同一チップ上に集積化した
製品も見られるが、一般に純粋なCMOSプロセスに比
べて、Bi−CMOSプロセスは工程が複雑でチップの
製造コストが高くつくという問題点がある。
On the other hand, there are products in which a bipolar analog circuit and a CMOS logic circuit are integrated on the same chip using Bi-CMOS technology (hybrid of bipolar and CMOS), but a pure CMOS process is generally used. As compared with the above, the Bi-CMOS process has a problem that the process is complicated and the chip manufacturing cost is high.

【0004】CMOS技術を用いた演算増幅器は、入力
インピーダンスがほぼ無限大であることや、CMOSで
構成される論理回路と一緒に同一チップ上に構成したい
わゆるロジアナ混在ICに向いているなどの特徴を有し
ている。ところが、CMOS演算増幅器はバイポーラプ
ロセスで作った演算増幅器に比べて動作周波数帯域(以
下、帯域と称す。)が低く、画像信号の処理用に使用す
ることは困難であった。
An operational amplifier using CMOS technology has characteristics such as an input impedance being almost infinite, and is suitable for a so-called logic analyzer mixed IC formed on the same chip together with a logic circuit composed of CMOS. have. However, a CMOS operational amplifier has a lower operating frequency band (hereinafter, referred to as a band) than an operational amplifier made by a bipolar process, and it is difficult to use the operational amplifier for processing an image signal.

【0005】図3に一般的なCMOS演算増幅器の回路
図を示す。この演算増幅器は、反転入力端子NEGと、
非反転入力端子POSと、該非反転入力端子POSがゲ
ート端子に接続されたN型(チャネル)MOSトランジ
スタのドレイン端子を出力とする差動増幅段100と、
差動増幅段100の出力を入力するCMOS構成のイン
バータ回路からなる出力段200と、負荷容量300と
からなる。なお、同図で、OUTは演算増幅器の出力端
子を、PはP型MOSトランジスタを、NはN型MOS
トランジスタを、400は定電流源を、500は位相補
償容量をそれぞれ示す。
FIG. 3 shows a circuit diagram of a general CMOS operational amplifier. This operational amplifier has an inverting input terminal NEG,
A non-inverting input terminal POS, a differential amplifier stage 100 having an output from a drain terminal of an N-type (channel) MOS transistor having the non-inverting input terminal POS connected to a gate terminal,
It comprises an output stage 200 composed of a CMOS inverter circuit to which the output of the differential amplification stage 100 is input, and a load capacitance 300. In the figure, OUT is an output terminal of the operational amplifier, P is a P-type MOS transistor, and N is an N-type MOS transistor.
A transistor, 400 indicates a constant current source, and 500 indicates a phase compensation capacitance.

【0006】この演算増幅器の帯域を制限しているもの
は、出力段200の出力インピーダンスと負荷容量30
0である。出力段200がインバータ構成であると高い
開ループゲインが得られる一方、帯域は狭くなり全体と
して低帯域の演算増幅器となってしまう。
What limits the band of this operational amplifier is the output impedance of the output stage 200 and the load capacitance 30.
0. When the output stage 200 has an inverter configuration, a high open-loop gain can be obtained, but the band becomes narrow, resulting in a low-band operational amplifier as a whole.

【0007】これを改善する方策として、図4に示すよ
うな出力段210を低出力インピーダンスのソースフォ
ロアで構成することが考えられる。この場合には図3の
出力段200がインバータ構成の場合と比べて開ループ
ゲインは低くなるものの、帯域は大幅に高い周波数まで
拡大できる。なお、同図で、110は差動増幅段を、3
10は負荷容量を、410は定電流源を、510は位相
補償容量をそれぞれ示す。
As a measure for improving this, it is conceivable to configure the output stage 210 as shown in FIG. 4 with a source follower having a low output impedance. In this case, although the open-loop gain is lower than when the output stage 200 of FIG. 3 has an inverter configuration, the band can be expanded to a significantly higher frequency. In the figure, reference numeral 110 denotes a differential amplification stage;
Reference numeral 10 denotes a load capacity, 410 denotes a constant current source, and 510 denotes a phase compensation capacity.

【0008】[0008]

【発明が解決しようとする課題】図5に図4の演算増幅
器の差動増幅段110と、出力段210と、演算増幅器
全体の周波数特性(ボード線図)を示す。横軸は周波数
であり、縦軸はゲインである。破線150が差動増幅段
110の特性で、細い実線250が出力段(ソースフォ
ロア)210の特性で、太い実線350が演算増幅器全
体の特性を示す。
FIG. 5 shows the frequency characteristics (Board diagram) of the differential amplifier stage 110, the output stage 210, and the entire operational amplifier of the operational amplifier of FIG. The horizontal axis is frequency and the vertical axis is gain. A broken line 150 indicates the characteristics of the differential amplifier stage 110, a thin solid line 250 indicates the characteristics of the output stage (source follower) 210, and a thick solid line 350 indicates the characteristics of the entire operational amplifier.

【0009】動作帯域の最高周波数は、出力段210の
ソースフォロアの特性250と負荷容量310とで決ま
る第2ポール周波数で律速され、この周波数以上の帯域
は得られない。さらに位相余裕を45°確保するために
この第2ポール周波数で差動増幅段110のゲインが0
dB以下になっている必要がある。このために、位相補
償を行って差動増幅段110による第1ポール周波数を
低域側にシフトさせ、第2ポール周波数での差動増幅段
のゲインを0dB以下にしなければならない。この位相
補償は、チップ上に作り込んだキャパシタを用いるた
め、プロセスでのばらつきを考慮するとある程度余裕を
もって差動増幅段110のポール周波数を低域までシフ
トさせなければならず、結果的に演算増幅器全体の動作
帯域は第1ポール周波数で決まることになって、出力段
210の第2ポール周波数で決まる最大帯域にはならな
い。
The highest frequency in the operating band is determined by the second pole frequency determined by the characteristic 250 of the source follower of the output stage 210 and the load capacitance 310, and a band higher than this frequency cannot be obtained. Further, in order to secure a phase margin of 45 °, the gain of the differential amplifier stage 110 is set to 0 at the second pole frequency.
It must be less than dB. For this purpose, the first pole frequency by the differential amplifier stage 110 must be shifted to a lower frequency side by performing phase compensation, and the gain of the differential amplifier stage at the second pole frequency must be 0 dB or less. Since this phase compensation uses a capacitor built on a chip, the pole frequency of the differential amplifier stage 110 must be shifted to a low frequency band with a certain margin in consideration of process variations. The entire operating band is determined by the first pole frequency, and does not become the maximum band determined by the second pole frequency of the output stage 210.

【0010】本発明の目的は、出力段のソースフォロア
と出力の負荷容量とで決まる最高動作帯域の限界まで動
作帯域を向上させる演算増幅器を提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an operational amplifier capable of improving an operation band up to a limit of a maximum operation band determined by a source follower of an output stage and a load capacity of an output.

【0011】[0011]

【課題を解決するための手段】本発明の演算増幅器は、
反転入力と非反転入力との差動入力を増幅する差動増幅
回路と、前記差動増幅回路の出力が入力される第1と第
2のソースフォロア回路とを有し、前記第1のソースフ
ォロア回路の出力を第1の出力とし、前記第2のソース
フォロア回路の出力を第2の出力とした構成を有する。
An operational amplifier according to the present invention comprises:
A differential amplifier circuit for amplifying a differential input between an inverting input and a non-inverting input, and first and second source follower circuits to which an output of the differential amplifier circuit is input; The output of the follower circuit is a first output, and the output of the second source follower circuit is a second output.

【0012】[0012]

【発明の実施の形態】図1に本発明の実施例のCMOS
演算増幅器の回路図を示す。図1において、1は初段の
差動増幅段で、差動増幅段1の反転入力端子NEGがゲ
ート端子に接続されたN型MOSトランジスタ11のド
レイン端子が差動増幅段1の出力である。その出力は、
第1のソースフォロア2と、第2のソースフォロア3の
両方のドライブトランジスタ21、31のゲートに接続
される。なお差動増幅段1の反転入力端子NEGには演
算増幅器のフィードバック出力FBOからの帰還係数を
含むフィードバックループ(図示せず。)が接続され
る。
FIG. 1 shows a CMOS according to an embodiment of the present invention.
1 shows a circuit diagram of an operational amplifier. In FIG. 1, reference numeral 1 denotes a first differential amplifier stage, and the output terminal of the differential amplifier stage 1 has a drain terminal of an N-type MOS transistor 11 whose inverting input terminal NEG is connected to a gate terminal. The output is
Both the first source follower 2 and the second source follower 3 are connected to the gates of the drive transistors 21 and 31. A feedback loop (not shown) including a feedback coefficient from the feedback output FBO of the operational amplifier is connected to the inverting input terminal NEG of the differential amplifier stage 1.

【0013】ソースフォロア回路は、定電流源あるいは
抵抗などの負荷をソースに接続し、ゲートに印加された
入力電圧に応じた電圧をソースから出力する回路であ
る。
The source follower circuit is a circuit in which a load such as a constant current source or a resistor is connected to the source, and a voltage corresponding to the input voltage applied to the gate is output from the source.

【0014】第1のソースフォロア2はフィードバック
出力用のソースフォロアであり、第2のソースフォロア
3は演算増幅器の出力用のソースフォロアである。第1
のソースフォロア2と第2のソースフォロア3は、それ
ぞれのソースフォロアを構成するトランジスタのL(ゲ
ート長)が同一で、W(ゲート幅)のみが異なるように
構成されている。本実施例では出力用の第2のソースフ
ォロア3のWの方が第1のソースフォロア2よりも大き
くなるようにしている。すなわち、フィードバック用の
第1のソースフォロア2の方が第2のソースフォロア3
よりも出力インピーダンスが大きい。つまり、フィード
バック用ソースフォロア2のトランジスタ22と21の
導電係数をZ1 ,Z2 とした場合、Z1 =W/L,Z2
=W/Lで表され、出力用ソースフォロア3のトランジ
スタ32、31の導電係数はW/L=kZ1 ,W/L=
kZ2 で表される。なお、kは1より大きな値の係数で
ある。
The first source follower 2 is a source follower for feedback output, and the second source follower 3 is a source follower for output of the operational amplifier. First
The source follower 2 and the second source follower 3 are configured such that transistors (L) (gate length) of the source followers are the same and only W (gate width) is different. In this embodiment, W of the output second source follower 3 is set to be larger than that of the first source follower 2. That is, the first source follower 2 for feedback is the second source follower 3
Output impedance. That is, when the conductivity coefficients of the transistors 22 and 21 of the source follower 2 for feedback are Z 1 and Z 2 , Z 1 = W / L, Z 2
= W / L, and the conductivity coefficients of the transistors 32 and 31 of the output source follower 3 are W / L = kZ 1 , W / L =
represented by kZ 2. Here, k is a coefficient having a value larger than 1.

【0015】入出力特性については第1と第2のソース
フォロア2、3は互いに等しい入力電圧が与えられたと
きに等しい出力電圧が得られるよう、ドライブトランジ
スタと電流源トランジスタの導電係数の比率が等しくな
るように設定されている。
Regarding the input / output characteristics, the first and second source followers 2 and 3 have the ratio of the conduction coefficient of the drive transistor and the current source transistor so that the same output voltage can be obtained when the same input voltage is applied. They are set to be equal.

【0016】4はフィードバック用の第1のソースフォ
ロア2の出力FBOに付随する寄生容量Cpaである。5
は演算増幅器の出力端子OUTに付随する負荷容量C
loadである。なお、同図で6は定電流源、7は位相補償
容量、22、32はそれぞれドライブトランジスタ2
1、31とペアでソースフォロアを構成する電流源トラ
ンジスタである。
[0016] 4 is a parasitic capacitance C pa associated with the first source follower 2 outputs FBO for feedback. 5
Is the load capacitance C associated with the output terminal OUT of the operational amplifier.
load . In the figure, 6 is a constant current source, 7 is a phase compensation capacitor, and 22 and 32 are drive transistors 2 respectively.
These are current source transistors that constitute a source follower in pairs with 1, 31.

【0017】図2に図1の演算増幅器のボード線図を示
す。破線10は差動増幅段1の周波数特性であり、実線
20はフィードバック用のソースフォロア2の周波数特
性であり、2点鎖線30は出力用のソースフォロア3の
周波数特性であり、太い実線40は差動増幅段1とフィ
ードバック用ソースフォロア2との組み合わせの周波数
特性であり、点線50は差動増幅段1と出力用ソースフ
ォロア3との組み合わせの周波数特性である。
FIG. 2 shows a Bode diagram of the operational amplifier of FIG. A dashed line 10 is the frequency characteristic of the differential amplifier stage 1, a solid line 20 is a frequency characteristic of the source follower 2 for feedback, a two-dot chain line 30 is a frequency characteristic of the source follower 3 for output, and the thick solid line 40 is The frequency characteristics of the combination of the differential amplifier stage 1 and the source follower 2 for feedback are shown, and the dotted line 50 shows the frequency characteristics of the combination of the differential amplifier stage 1 and the source follower 3 for output.

【0018】図2において、出力用のソースフォロア3
のポール周波数fpoは、ドライブトランジスタ31の相
互コンダクタンスgmoと負荷容量Cloadとで決まり、f
po=1/〔2×π×(Cload/gmo)〕で表される。ま
た、フィードバック用のソースフォロア2のポール周波
数fpfは、ドライブトランジスタ21の相互コンダクタ
ンスgmfと寄生容量Cpaとで決まり、fpf=1/〔2×
π×(Cpa/gmf)〕で表される。
In FIG. 2, a source follower 3 for output is provided.
The pole frequency f po, determined by the mutual conductance g mo of the drive transistor 31 and the load capacitance C load, f
po = 1 / [2 × π × (C load / g mo )] The pole frequency f pf of the source follower 2 for feedback is determined by the transconductance g mf of the drive transistor 21 and the parasitic capacitance C pa, and f pf = 1 / [2 ×
π × (C pa / g mf )].

【0019】ここで、寄生容量Cpaは、負荷容量Cload
に比べて極めて小さいため、gmfをgmoより小さくして
も、すなわちkを1よりも大きくしても、フィードバッ
ク用ソースフォロア2のポール周波数fpfは出力用のソ
ースフォロア3のポール周波数fpoよりも高くすること
ができる。
Here, the parasitic capacitance C pa is the load capacitance C load
Therefore , even if g mf is smaller than g mo , that is, k is larger than 1, the pole frequency f pf of the source follower 2 for feedback is equal to the pole frequency f pf of the source follower 3 for output. Can be higher than po .

【0020】演算増幅器のフィードバックループは差動
増幅段1の反転入力端子NEGとフィードバック出力端
子FBOとの間で構成されるために、位相補償は差動増
幅段1の0dB時の周波数がフィードバック用ソースフ
ォロア2で決まるポール周波数よりも低くなるように設
定すればよいので、ある程度余裕を見込んで第1ポール
周波数を低域側にシフトさせたとしても、それでも演算
増幅器全体の動作帯域は図2から明らかなように、出力
用ソースフォロア3のポール周波数よりも高く設定でき
ることになる。
Since the feedback loop of the operational amplifier is formed between the inverting input terminal NEG of the differential amplifier stage 1 and the feedback output terminal FBO, the phase compensation uses the frequency of the differential amplifier stage 1 at the time of 0 dB for feedback. Since the pole frequency may be set to be lower than the pole frequency determined by the source follower 2, even if the first pole frequency is shifted to a lower frequency side with some allowance, the operating band of the entire operational amplifier is still lower than that of FIG. As is apparent, the pole frequency of the output source follower 3 can be set higher than the pole frequency.

【0021】フィードバック用ソースフォロア2におけ
る出力は差動増幅段1の出力電圧で決まり、この出力電
圧が出力用ソースフォロア3に入力されて、かつフィー
ドバック用ソースフォロア2と出力用ソースフォロア3
の入出力特性が同一であることから、フィードバック用
ソースフォロア2と演算増幅器としての出力とは等しく
なって従来の演算増幅器で反転入力端子と出力端子との
間でフィードバックをかけた場合と同じ出力が得られる
ことになる。
The output of the feedback source follower 2 is determined by the output voltage of the differential amplifier stage 1. This output voltage is input to the output source follower 3, and the feedback source follower 2 and the output source follower 3
Since the input / output characteristics of the amplifiers are the same, the output of the feedback source follower 2 and the output of the operational amplifier become equal, and the same output as when a feedback is applied between the inverted input terminal and the output terminal by the conventional operational amplifier. Is obtained.

【0022】なお、実際の集積回路上では、フィードバ
ック用ソースフォロア2を構成するトランジスタペア
(ドライブトランジスタ21と電流源トランジスタ2
2)と出力用ソースフォロア2のトランジスタペア3
1、32は、それぞれユニットとなるトランジスタペア
を複数個並列に接続する構成となっており、それぞれユ
ニットトランジスタの数を変えることにより入出力特性
が同じで、出力インピーダンスのみが異なる二つのソー
スフォロアを構成している。
In an actual integrated circuit, a transistor pair (a drive transistor 21 and a current source transistor 2) constituting a source follower 2 for feedback is provided.
2) and transistor pair 3 of output source follower 2
Reference numerals 1 and 32 each have a configuration in which a plurality of unit transistor pairs are connected in parallel. By changing the number of unit transistors, two source followers having the same input / output characteristics and different output impedances are used. Make up.

【0023】なお、本発明は以上説明した実施例のもの
に限るものではなく、実施例の開示にもとづき様々な変
更や改良が当業者であれば可能であることは自明であろ
う。
It should be noted that the present invention is not limited to the embodiment described above, and that various modifications and improvements can be made by those skilled in the art based on the disclosure of the embodiment.

【0024】[0024]

【発明の効果】本発明によれば、差動増幅段に接続され
る出力側のソースフォロアをフィードバック用と出力用
の二つのソースフォロア構成としたことによって、従来
の演算増幅器と同等の入出力特性で、かつ同等の位相余
裕も保ちながら、従来のものよりも高帯域まで動作する
演算増幅器を得ることができ、CMOS構成で映像信号
の処理用として好適な演算増幅器とすることができる。
According to the present invention, the output side source follower connected to the differential amplifier stage has two source follower configurations for feedback and output, so that the input and output are the same as those of the conventional operational amplifier. It is possible to obtain an operational amplifier that operates in a band higher than the conventional one while maintaining the characteristics and the same phase margin, and can be a suitable operational amplifier for processing video signals with a CMOS configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の演算増幅器の実施例の回路図である。FIG. 1 is a circuit diagram of an operational amplifier according to an embodiment of the present invention.

【図2】本発明の演算増幅器の実施例のボード線図であ
る。
FIG. 2 is a Bode diagram of an embodiment of the operational amplifier of the present invention.

【図3】従来の技術による演算増幅器の回路図である。FIG. 3 is a circuit diagram of a conventional operational amplifier.

【図4】従来の技術による別の演算増幅器の回路図であ
る。
FIG. 4 is a circuit diagram of another operational amplifier according to the related art.

【図5】図4の従来の演算増幅器のボード線図である。FIG. 5 is a Bode diagram of the conventional operational amplifier of FIG. 4;

【符号の簡単な説明】[Brief description of reference numerals]

1 差動増幅段 2 フィードバック用ソースフォロア 3 出力用ソースフォロア 4 寄生容量 5 負荷容量 6 定電流源 7 位相補償容量 10 差動増幅段の周波数特性 20 フィードバック用ソースフォロアの周波数特性 30 出力用ソースフォロアの周波数特性 40 差動増幅段とフィードバック用ソースフォロアの
周波数特性 50 差動増幅段と出力用ソースフォロアの周波数特性
REFERENCE SIGNS LIST 1 Differential amplification stage 2 Feedback source follower 3 Output source follower 4 Parasitic capacitance 5 Load capacitance 6 Constant current source 7 Phase compensation capacitance 10 Frequency characteristics of differential amplification stage 20 Frequency characteristics of feedback source follower 30 Output source follower Frequency characteristics of differential amplifier stage and source follower for feedback 50 Frequency characteristics of differential amplifier stage and source follower for output

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 反転入力と非反転入力との差動入力を増
幅する差動増幅回路と、前記差動増幅回路の出力が入力
される第1と第2のソースフォロア回路とを有し、前記
第1のソースフォロア回路の出力を第1の出力とし、前
記第2のソースフォロア回路の出力を第2の出力とした
演算増幅器。
1. A differential amplifier circuit for amplifying a differential input between an inverting input and a non-inverting input, and first and second source follower circuits to which an output of the differential amplifier circuit is input, An operational amplifier in which an output of the first source follower circuit is a first output and an output of the second source follower circuit is a second output.
【請求項2】 前記第1と第2のソースフォロア回路は
入出力電圧特性が互いに実質的に同一であって、出力イ
ンピーダンスが互いに異なる請求項1記載の演算増幅
器。
2. The operational amplifier according to claim 1, wherein the first and second source follower circuits have substantially the same input / output voltage characteristics and different output impedances.
【請求項3】 前記第1と第2のソースフォロア回路の
内のいずれか一方の出力と前記差動増幅回路の反転入力
端子との間でフィードバックループを構成する請求項2
記載の演算増幅器。
3. A feedback loop is formed between an output of one of the first and second source follower circuits and an inverting input terminal of the differential amplifier circuit.
An operational amplifier as described.
【請求項4】 前記差動増幅回路の反転入力端子との間
でフィードバックループを構成するソースフォロア出力
は、前記第1および第2のソースフォロア回路の内出力
インピーダンスが小さくないソースフォロア回路の出力
である請求項3記載の演算増幅器。
4. A source follower output which forms a feedback loop with an inverting input terminal of the differential amplifier circuit is an output of a source follower circuit whose output impedance is not small among the first and second source follower circuits. The operational amplifier according to claim 3, wherein
JP10148035A 1998-05-28 1998-05-28 Operational amplifier Pending JPH11340751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10148035A JPH11340751A (en) 1998-05-28 1998-05-28 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10148035A JPH11340751A (en) 1998-05-28 1998-05-28 Operational amplifier

Publications (1)

Publication Number Publication Date
JPH11340751A true JPH11340751A (en) 1999-12-10

Family

ID=15443670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10148035A Pending JPH11340751A (en) 1998-05-28 1998-05-28 Operational amplifier

Country Status (1)

Country Link
JP (1) JPH11340751A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102465A (en) * 2001-11-28 2013-05-23 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013176143A (en) * 2002-01-17 2013-09-05 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
US8669791B2 (en) 2002-01-17 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102465A (en) * 2001-11-28 2013-05-23 Semiconductor Energy Lab Co Ltd Semiconductor device
US8841941B2 (en) 2001-11-28 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
US9419570B2 (en) 2001-11-28 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
US10089923B2 (en) 2001-11-28 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2013176143A (en) * 2002-01-17 2013-09-05 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
US8669791B2 (en) 2002-01-17 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same
US8928362B2 (en) 2002-01-17 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same

Similar Documents

Publication Publication Date Title
EP1794882B1 (en) Programmable low noise amplifier and method
JP3347359B2 (en) Output buffer amplifier
US6429735B1 (en) High speed output buffer
JPH033402B2 (en)
JPH07307624A (en) Cmos operational amplifier of low-voltage high-speed operation
EP0996996B1 (en) A high speed and high gain operational amplifier
US5604464A (en) Cascode operational amplifier with multiple input stage
US7271657B2 (en) Traveling wave amplifier
US6525608B2 (en) High gain, high bandwidth, fully differential amplifier
US20080169847A1 (en) Driver and driver/receiver system
JP3214474B2 (en) Operational amplifier circuit
JPH11500883A (en) amplifier
US6492871B2 (en) Current feedback operational amplifier
US5541555A (en) High performance transconductance operational amplifier of the CMOS integrated type
JPH11340751A (en) Operational amplifier
JPH10322143A (en) Ac-coupled circuit
JP3341945B2 (en) Operational amplifier
JP2001177352A (en) Semiconductor integrated circuit
JPH06204762A (en) Operational amplifier and its driving method
JP2002057534A (en) Amplifier circuit
JP3685118B2 (en) CMOS inverter circuit and DC offset detection circuit
JPH10163848A (en) Operational amplifier input stage
KR100434963B1 (en) Differential amplifier circuit which is operated at low voltage accurately
Kumaravel et al. An improved recycling folded Cascode OTA with positive feedback
KR20020032170A (en) Output impedance-enhanced Cascode Stage and Cascode Amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061205