JP2002057534A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JP2002057534A JP2002057534A JP2000240539A JP2000240539A JP2002057534A JP 2002057534 A JP2002057534 A JP 2002057534A JP 2000240539 A JP2000240539 A JP 2000240539A JP 2000240539 A JP2000240539 A JP 2000240539A JP 2002057534 A JP2002057534 A JP 2002057534A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光ディスクやハー
ドディスクのリードチャネル等に使用されるＧｍアンプ
に関し、例えば１００〜２００ＭＨｚで動作する増幅回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Gm amplifier used for a read channel of an optical disk or a hard disk, for example, an amplifier circuit operating at 100 to 200 MHz.
【０００２】[0002]
【従来の技術】一般的なＧｍアンプ（トランスコンダク
タンス増幅回路）の一例としては、図４に示すようなも
のが従来から知られている。このＧｍアンプは、図４に
示すように、電圧−電流変換機能を有するトランスコン
ダクタンス増幅器１と、電流−電圧変換機能を有するト
ランスコンダクタンス増幅器２とから構成されており、
負荷容量ＣＬを駆動している。2. Description of the Related Art As an example of a general Gm amplifier (transconductance amplifier circuit), an example shown in FIG. 4 has been conventionally known. As shown in FIG. 4, the Gm amplifier includes a transconductance amplifier 1 having a voltage-current conversion function and a transconductance amplifier 2 having a current-voltage conversion function.
The load capacitance CL is being driven.
【０００３】次に、このような構成からなるＧｍアンプ
において、入力電圧をＶｉ、出力電圧をＶｏ、トランス
コンダクタンス増幅器１、２の各トランスコンダクタン
スをｇｍ１、ｇｍ２、トランスコンダクタンス増幅器
１、２の各出力電流をｉ１、ｉ２、負荷容量ＣＬに流れ
る電流をｉ３とすると、以下の（１）〜（４）式が成立
する。Next, in the Gm amplifier having such a configuration, the input voltage is Vi, the output voltage is Vo, the transconductances of the transconductance amplifiers 1 and 2 are gm1 and gm2, and the outputs of the transconductance amplifiers 1 and 2 are respectively. Assuming that the current is i1, i2 and the current flowing through the load capacitance CL is i3, the following equations (1) to (4) hold.
【０００４】ｉ１＋ｉ２＝ｉ３ …（１） ｉ１＝Ｖｉ×ｇｍ１ …（２） ｉ２＝−Ｖｏ×ｇｍ２ …（３） ｉ３＝Ｖｏ×ｓＣＬ …（４） 次に、（１）式に（２）〜（４）式を代入すると、以下
に示す（５）式が成立する。I1 + i2 = i3 (1) i1 = Vi × gm1 (2) i2 = −Vo × gm2 (3) i3 = Vo × sCL (4) Next, in equation (1), When the equation (4) is substituted, the following equation (5) is established.
【０００５】 （Ｖｉ×ｇｍ１）−（Ｖｏ×ｇｍ２）＝Ｖｏ×ｓＣＬ …（５） （５）式を変形すると、次の（６）式となる。 Ｖｉ×ｇｍ１＝Ｖｏ（ｇｍ２＋ｓＣＬ） …（６） 次に、（６）式を変形すると、次の（７）式となる。 Ｖｏ／Ｖｉ＝ｇｍ１／（ｇｍ２＋ｓＣＬ）＝（ｇｍ１／ｇｍ２）×〔１／（１ ＋ｓＣＬ／ｇｍ２）〕 …（７） ここで、ｇｍ２／ＣＬ＝ωｐとすると、（７）式から、
図４の回路の伝達関数Ｈ（ｓ）は、次の（８）式に示す
ようになる。(Vi × gm1) − (Vo × gm2) = Vo × sCL (5) By transforming equation (5), the following equation (6) is obtained. Vi × gm1 = Vo (gm2 + sCL) (6) Next, when the equation (6) is modified, the following equation (7) is obtained. Vo / Vi = gm1 / (gm2 + sCL) = (gm1 / gm2) × [1 / (1 + sCL / gm2)] (7) Here, if gm2 / CL = ωp, from the equation (7),
The transfer function H (s) of the circuit in FIG. 4 is as shown in the following equation (8).
【０００６】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×〔ωｐ／（ｓ＋ωｐ）〕…（８ ） この（８）式に対応する周波数特性を示すと、図５に示
すようになる。一方、一般的なＧｍアンプの他の例とし
ては、図６に示すようなものが従来から知られている。H (s) = Vo / Vi = (gm1 / gm2) × [ωp / (s + ωp)] (8) FIG. 5 shows a frequency characteristic corresponding to the equation (8). . On the other hand, as another example of a general Gm amplifier, one shown in FIG. 6 has been conventionally known.
【０００７】このＧｍアンプは、図６に示すように、差
動型のトランスコンダクタンス増幅器３、４が２段から
構成されるものである。このような構成のＧｍアンプに
おいて、トランスコンダクタンス増幅器３、４の各トラ
ンスコンダクタンスをｇｍ１、ｇｍ２とすると、その利
得Ｇは、Ｇ＝ｇｍ１／ｇｍ２となる。トランスコンダク
タンス増幅器３、４の具体的な回路としては、図７に示
すものと図８に示すものとが知られている。As shown in FIG. 6, the Gm amplifier has two stages of differential transconductance amplifiers 3 and 4. In the Gm amplifier having such a configuration, when the transconductances of the transconductance amplifiers 3 and 4 are gm1 and gm2, the gain G is G = gm1 / gm2. As specific circuits of the transconductance amplifiers 3, 4, those shown in FIG. 7 and those shown in FIG. 8 are known.
【０００８】図７に示すトランスコンダクタンス増幅器
は、図示のように、差動対のＮＭＯＳトランジスタＱ１
１、１２と、トランジスタＱ１１、Ｑ１２の各ドレイン
に接続される定電流源Ｉ１１、Ｉ１２と、トランジスタ
Ｑ１１、Ｑ１２の各ソースに共通に接続される定電流源
Ｉ１３とを備えている。このようなトランスコンダクタ
ンス増幅器では、回路のトランスコンダクタンスｇｍ
は、トランジスタＱ１１、Ｑ１２自体のトランスコンダ
クタンスｇｍ’と近似的に等しくなる。The transconductance amplifier shown in FIG. 7 has a differential pair of NMOS transistors Q1 as shown in FIG.
1, 12 and constant current sources I11 and I12 connected to the drains of the transistors Q11 and Q12, and a constant current source I13 commonly connected to the sources of the transistors Q11 and Q12. In such a transconductance amplifier, the transconductance gm
Is approximately equal to the transconductance gm 'of the transistors Q11 and Q12 themselves.
【０００９】図８に示すトランスコンダクタンス増幅器
は、図示のように、差動対のＮＭＯＳトランジスタＱ１
１、１２と、トランジスタＱ１１、Ｑ１２の各ドレイン
に接続される定電流源Ｉ１１、Ｉ１２と、トランジスタ
Ｑ１１、Ｑ１２の各ソースに接続される定電流源Ｉ１
４、Ｉ１５と、トランジスタＱ１１、Ｑ１２のソース間
に接続される抵抗Ｒとを備えている。このようなトラン
スコンダクタンス増幅器では、回路のトランスコンダク
タンスｇｍは、トランジスタＱ１１、Ｑ１２自体のトラ
ンスコンダクタンスｇｍ’とすると、次の（９）式に示
すようになる。The transconductance amplifier shown in FIG. 8 has a differential pair of NMOS transistors Q1 as shown in FIG.
1, 12; constant current sources I11 and I12 connected to the drains of the transistors Q11 and Q12; and constant current sources I1 connected to the sources of the transistors Q11 and Q12.
4 and I15, and a resistor R connected between the sources of the transistors Q11 and Q12. In such a transconductance amplifier, assuming that the transconductance gm of the circuit is the transconductance gm ′ of the transistors Q11 and Q12 themselves, the transconductance gm is expressed by the following equation (9).
【００１０】 ｇｍ＝１／〔Ｒ＋（１／ｇｍ’）〕≒１／Ｒ …（９）Gm = 1 / [R + (1 / gm ′)] ≒ 1 / R (9)
【００１１】[0011]
【発明が解決しようとする課題】ところで、図４に示す
従来回路では、（８）式からわかるように周波数帯域は
ωｐにより決まり、ωｐ＝ｇｍ２／ＣＬの関係がある。
このため、高速化（広帯域化）のためには、ｇｍ２を大
きくする必要がある。また、従来回路の利得（ゲイン）
は、ｇｍ１／ｇｍ２により決まるので、上記のように高
速化のためにｇｍ２を大きくする場合には利得が低下
し、この利得を補償するためにはｇｍ１も同じ比率で大
きくする必要がある。By the way, in the conventional circuit shown in FIG. 4, the frequency band is determined by ωp, as can be seen from the equation (8), and ωp = gm2 / CL.
Therefore, it is necessary to increase gm2 in order to increase the speed (broadband). In addition, the gain (gain) of the conventional circuit
Is determined by gm1 / gm2, the gain decreases when gm2 is increased for speeding up as described above. To compensate for this gain, gm1 also needs to be increased at the same ratio.
【００１２】従って、従来回路において、高速化を実現
するためには、トランスコンダクタンスｇｍ２のみなら
ず、トランスコンダクタンスｇｍ１を大きくしなければ
ならない。このため、高速化を実現しようとすると、ト
ランスコンダクタンス増幅器１、２を構成するトランジ
スタのサイズを大きくする必要がある上に、回路電流が
増加するので、消費電流が増加するとともに制作コスト
と増加するという不都合がある。Therefore, in the conventional circuit, in order to realize high speed, not only the transconductance gm2 but also the transconductance gm1 must be increased. Therefore, in order to realize high speed, it is necessary to increase the size of the transistors constituting the transconductance amplifiers 1 and 2, and furthermore, the circuit current increases, so that the current consumption increases and the production cost increases. There is an inconvenience.
【００１３】一方、図６に示す従来回路のトランスコン
ダクタンス増幅器３、４が図７に示す回路の場合には、
入力レンジと出力レンジが小さい上に、出力の歪みが大
きいという不都合がある。また、図６に示す従来回路の
トランスコンダクタンス増幅器３、４が図８に示す回路
の場合には、入力レンジが大きくなるが、利得のエラー
（ばらつき）が大きくなるので、トランジスタ自身のト
ランスコンダクタンスを大きくする必要がある。しか
し、トランスコンダクタンスを大きくするには、トラン
ジスタのサイズを大きくする必要があり、このために入
力容量が大きくなって回路全体の周波数特性を悪化させ
るという不都合がある。On the other hand, when the transconductance amplifiers 3 and 4 of the conventional circuit shown in FIG. 6 are the circuits shown in FIG.
There is a disadvantage that the input range and the output range are small and the distortion of the output is large. When the transconductance amplifiers 3 and 4 of the conventional circuit shown in FIG. 6 are the circuit shown in FIG. 8, the input range becomes large, but the error (variation) of the gain becomes large, so that the transconductance of the transistor itself is reduced. Need to be bigger. However, in order to increase the transconductance, it is necessary to increase the size of the transistor. Therefore, there is a disadvantage that the input capacitance increases and the frequency characteristics of the entire circuit deteriorate.
【００１４】そこで、本発明の目的は、上記の点に鑑
み、消費電流と制作コストの増加などを抑制しつつ、周
波数特性の広帯域化を実現するようにした増幅回路を提
供することにある。In view of the above, an object of the present invention is to provide an amplifier circuit that realizes a wide frequency characteristic band while suppressing an increase in current consumption and production cost.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項６に記載
の各発明は以下のように構成した。すなわち、請求項１
に記載の発明は、入力電圧を出力電流に変換する第１の
トランスコンダクタンス増幅器と、前記第１のトランス
コンダクタンス増幅器の出力電流、および帰還電流に応
じてソースフォロワ動作するソースフォロワ回路と、前
記ソースフォロワ回路の出力電圧を前記帰還電流に変換
し、その帰還電流を前記ソースフォロワ回路の入力側に
帰還させる第２のトランスコンダクタンス増幅器と、前
記ソースフォロワ回路に流れ込む入力電流を生成すると
ともに、その入力電流の所定倍の出力電流を生成するカ
レントミラー回路と、前記カレントミラー回路の出力電
流に応じた出力を発生する出力回路と、を備えたことを
特徴とするものである。Means for Solving the Problems In order to solve the above problems and achieve the object of the present invention, each of the inventions according to claims 1 to 6 is configured as follows. That is, claim 1
The first aspect of the present invention provides a first transconductance amplifier that converts an input voltage into an output current, a source follower circuit that operates as a source follower according to an output current and a feedback current of the first transconductance amplifier, and the source A second transconductance amplifier for converting an output voltage of the follower circuit into the feedback current and feeding back the feedback current to an input side of the source follower circuit, and an input current flowing into the source follower circuit; A current mirror circuit for generating an output current that is a predetermined multiple of the current, and an output circuit for generating an output corresponding to the output current of the current mirror circuit are provided.
【００１６】請求項２に記載の発明は、第１のトランス
コンダクタンス増幅器と、前記第１のトランスコンダク
タンス増幅器の出力信号、および帰還信号をを受けてソ
ースフォロワ動作する第１のトランジスタと、前記第１
のトランジスタの出力端子と入力端子との間に接続さ
れ、前記帰還信号を生成する第２のトランスコンダクタ
ンス増幅器と、前記第１のトランジスタのソースと接続
する第１の電流源と、前記第１のトランジスタのソース
と接続する第１の抵抗素子と、前記第１のトランジスタ
に流れ込む入力電流を生成するとともに、その入力電流
の所定倍の出力電流を生成するカレントミラー回路と、
前記カレントミラー回路の出力側に接続される第２の電
流源と、前記カレントミラー回路の出力側に接続される
第２の抵抗素子と、を備えたことを特徴とするものであ
る。According to a second aspect of the present invention, there is provided a first transconductance amplifier, a first transistor which receives an output signal of the first transconductance amplifier and a feedback signal and operates as a source follower, 1
A second transconductance amplifier connected between an output terminal and an input terminal of the first transistor for generating the feedback signal; a first current source connected to a source of the first transistor; A first resistance element connected to the source of the transistor, a current mirror circuit for generating an input current flowing into the first transistor, and generating an output current that is a predetermined multiple of the input current;
A second current source connected to the output side of the current mirror circuit; and a second resistance element connected to the output side of the current mirror circuit.
【００１７】請求項３に記載の発明は、請求項２に記載
の増幅回路において、前記第１のトランジスタのソース
に、さらにコンデンサを接続するようにしたことを特徴
とするものである。請求項４に記載の発明は、差動入力
電圧を差動出力電流に変換する第１のトランスコンダク
タンス増幅器と、前記第１のトランスコンダクタンス増
幅器の差動出力電流、および差動帰還電流に応じてソー
スフォロワ動作するソースフォロワ回路と、前記ソース
フォロワ回路の出力電圧を前記差動帰還電流に変換し、
その帰還電流を前記ソースフォロワ回路の入力側に帰還
させる第２のトランスコンダクタンス増幅器と、前記ソ
ースフォロワ回路に流れ込む入力電流を生成するととも
に、その入力電流の所定倍の出力電流を生成するカレン
トミラー回路と、前記カレントミラー回路の出力電流に
応じた差動出力を発生する差動出力回路と、を備えたこ
とを特徴とするものである。According to a third aspect of the present invention, in the amplifier circuit of the second aspect, a capacitor is further connected to a source of the first transistor. According to a fourth aspect of the present invention, a first transconductance amplifier for converting a differential input voltage into a differential output current, and a differential output current and a differential feedback current of the first transconductance amplifier are provided. A source follower circuit that operates as a source follower, and converts an output voltage of the source follower circuit into the differential feedback current,
A second transconductance amplifier that feeds back the feedback current to the input side of the source follower circuit, and a current mirror circuit that generates an input current flowing into the source follower circuit and generates an output current that is a predetermined multiple of the input current. And a differential output circuit that generates a differential output according to the output current of the current mirror circuit.
【００１８】請求項５に記載の発明は、差動増幅を行う
第１のトランスコンダクタンス増幅器と、前記第１のト
ランスコンダクタンス増幅器の出力信号、および帰還信
号を受けてそれぞれソースフォロワ動作する第１及び第
２のトランジスタと、差動増幅して前記帰還信号を生成
するとともに、前記第１及び第２のトランジスタの各出
力端子と両入力端子がそれぞれ接続され、両出力端子が
前記第１及び第２のトランジスタの各入力端子と接続さ
れる接続される第２のトランスコンダクタンス増幅器
と、前記第１及び第２のトランジスタの各ソースとそれ
ぞれ接続する第１及び第２の電流源と、前記第１のトラ
ンジスタのソースと前記第２のトランジスタのソースと
の間に接続する第１の抵抗素子と、前記第１及び第２の
トランジスタに流れ込む各入力電流を生成するととも
に、その各入力電流の所定倍の各出力電流をそれぞれ生
成する第１及び第２のカレントミラー回路と、前記第１
及び第２のカレントミラー回路の出力側にそれぞれ接続
される第３及び第４の電流源と、前記第１のカレントミ
ラー回路の出力側と前記第２のカレントミラー回路の出
力側との間に接続される第２の抵抗素子と、を備えたこ
とを特徴とするものである。According to a fifth aspect of the present invention, there is provided a first transconductance amplifier for performing differential amplification, and a first and a second source and follower operating as a source follower upon receiving an output signal and a feedback signal of the first transconductance amplifier. A second transistor is differentially amplified to generate the feedback signal, and each output terminal of the first and second transistors is connected to both input terminals, and both output terminals are connected to the first and second transistors. A second transconductance amplifier connected to each input terminal of the first transistor, a first current source connected to each source of the first transistor and a second current source connected to each source of the second transistor, A first resistive element connected between the source of the transistor and the source of the second transistor, and a current flowing through the first and second transistors; To generate a free each input current, first and second current mirror circuit for generating a respective output current of a predetermined multiple of the respective input currents respectively, the first
A third current source connected to the output side of the second current mirror circuit, and a third current source connected to the output side of the second current mirror circuit. A second resistance element to be connected.
【００１９】請求項６に記載の発明は、請求項５に記載
の増幅回路において、前記第１のトランジスタのソース
と前記第２のトランジスタのソースとの間に、さらにコ
ンデンサを接続するようにしたことを特徴とするもので
ある。このような構成からなる本発明によれば、消費電
流と制作コストの増加などを抑制しつつ、周波数特性の
広帯域化を実現できる。According to a sixth aspect of the present invention, in the amplifier circuit of the fifth aspect, a capacitor is further connected between the source of the first transistor and the source of the second transistor. It is characterized by the following. According to the present invention having such a configuration, it is possible to realize a wide frequency characteristic band while suppressing an increase in current consumption and production cost.
【００２０】[0020]
【発明の実施の形態】以下、本発明の増幅回路の第１実
施形態の構成について、図１を参照して説明する。この
第１実施形態にかかる増幅回路は、図１に示すように、
トランスコンダクタンス増幅器１１、ソースフォロワ回
路１２、トランスコンダクタンス増幅器１３、カレント
ミラー回路１４、出力回路１５を備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of a first embodiment of the amplifier circuit according to the present invention will be described below with reference to FIG. The amplifier circuit according to the first embodiment includes, as shown in FIG.
It includes a transconductance amplifier 11, a source follower circuit 12, a transconductance amplifier 13, a current mirror circuit 14, and an output circuit 15.
【００２１】トランスコンダクタンス増幅器１１は、入
力電圧を出力電流に変換して出力するようになってい
る。ソースフォロワ回路１２は、トランスコンダクタン
ス増幅器１１からの出力電流と、トランスコンダクタン
ス増幅器１３からの出力電流（帰還電流）を入力とし、
この入力に応じてソースフォロワ動作するものであり、
ＮＭＯＳトランジスタＱ１、負荷抵抗Ｒ１、コンデンサ
Ｃ１などからなり、定電流源Ｉ１を含んでいる。すなわ
ち、トランジスタＱ１のゲートが、トランスコンダクタ
ンス増幅器１１の出力端子と接続されている。また、ト
ランジスタＱ１１のソースとアースとの間には、定電流
源Ｉ１、負荷抵抗Ｒ１、およびコンデンサＣ１が並列に
接続されている。The transconductance amplifier 11 converts an input voltage into an output current and outputs the output current. The source follower circuit 12 receives the output current from the transconductance amplifier 11 and the output current (feedback current) from the transconductance amplifier 13 as inputs.
The source follower operates according to this input.
It comprises an NMOS transistor Q1, a load resistor R1, a capacitor C1 and the like, and includes a constant current source I1. That is, the gate of the transistor Q1 is connected to the output terminal of the transconductance amplifier 11. Further, a constant current source I1, a load resistor R1, and a capacitor C1 are connected in parallel between the source of the transistor Q11 and the ground.
【００２２】トランスコンダクタンス増幅器１３は、ソ
ースフォロワ回路１２の出力電圧を出力電流に変換し、
この変換した出力電流をソースファロア回路１２の入力
側に帰還するようになっている。従って、トランスコン
ダクタンス増幅器１３は、その入力端子がＭＯＳトラン
ジスタＱ１のソースに接続され、その出力端子がＭＯＳ
トランジスタＱ１のゲートに接続されている。The transconductance amplifier 13 converts the output voltage of the source follower circuit 12 into an output current,
The converted output current is fed back to the input side of the source follower circuit 12. Therefore, the transconductance amplifier 13 has an input terminal connected to the source of the MOS transistor Q1, and an output terminal connected to the MOS transistor Q1.
It is connected to the gate of transistor Q1.
【００２３】カレントミラー回路１４は、ＰＭＯＳトラ
ンジスタＱ２、Ｑ３から構成され、トランジスタＱ２に
流れる電流のＭ倍の電流がトランジスタＱ３に流れるよ
うになっている。すなわち、トランジスタＱ２、Ｑ３
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ２のドレインに接続されている。
また、トランジスタＱ２は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ１のドレインに接続されている。さらに、トランジス
タＱ３は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ２を経てアースされ
ている。The current mirror circuit 14 includes PMOS transistors Q2 and Q3, and a current M times the current flowing through the transistor Q2 flows through the transistor Q3. That is, the transistors Q2 and Q3
Have their gates connected to each other, and their common connection is connected to the drain of the transistor Q2.
The transistor Q2 has a source connected to the power supply voltage VD.
D is applied, and the drain is connected to the drain of the transistor Q1. Further, the source of the transistor Q3 is supplied with the power supply voltage VDD, and the drain is grounded via the constant current source I2.
【００２４】出力回路１５は、出力負荷抵抗Ｒ２、およ
び負荷容量ＣＬなどからなり、定電流源Ｉ２を含んでい
る。すなわち、カレントミラー回路１４を構成するトラ
ンジスタＱ３のドレインとアースとの間に、定電流源Ｉ
２、出力負荷抵抗Ｒ２、および負荷容量ＣＬが並列に接
続されている。次に、このような構成からなる第１実施
形態において、入力電圧をＶｉ、トランスコンダクタン
ス増幅器１１、１３の各トランスコンダクタンスをｇｍ
１、ｇｍ２、トランスコンダクタンス増幅器１３の入力
電圧をＶ１、トランスコンダクタンス増幅器１１、１３
の各出力電流をｉ１、ｉ２とし、ノードＡについてキル
ヒホッフの法則を適用すると、以下の（１１）〜（１
３）式が成立する。The output circuit 15 includes an output load resistor R2, a load capacitance CL, and the like, and includes a constant current source I2. That is, the constant current source I is connected between the drain of the transistor Q3 constituting the current mirror circuit 14 and ground.
2. The output load resistance R2 and the load capacitance CL are connected in parallel. Next, in the first embodiment having such a configuration, the input voltage is Vi, and the transconductance of each of the transconductance amplifiers 11 and 13 is gm.
1, gm2, the input voltage of the transconductance amplifier 13 is V1, the transconductance amplifiers 11, 13
Are output currents i1 and i2, and Kirchhoff's law is applied to the node A, the following (11) to (1)
Equation 3) holds.
【００２５】ｉ１＋ｉ２＝０ …（１１） ｉ１＝Ｖｉ×ｇｍ１ …（１２） ｉ２＝−Ｖ１×ｇｍ２ …（１３） また、（１１）〜（１３）式から以下の（１４）式が成
立する。 Ｖｉ×ｇｍ１−Ｖ１×ｇｍ２＝０ …（１４） さらに、（１４）式から電圧Ｖｉと電圧Ｖ１の関係は、
以下の（１５）式のようになる。I1 + i2 = 0 (11) i1 = Vi × gm1 (12) i2 = −V1 × gm2 (13) From the equations (11) to (13), the following equation (14) is established. Vi × gm1−V1 × gm2 = 0 (14) Further, from the expression (14), the relationship between the voltage Vi and the voltage V1 is as follows.
The following expression (15) is obtained.
【００２６】 Ｖ１／Ｖｉ＝ｇｍ１／ｇｍ２ …（１５） 次に、ソースフォロワ回路１２のコンデンサＣ１が省略
されている場合について、この第１実施形態の回路の伝
達関数を求めることにする。ここで、トランジスタＱ１
のドレインに流れる小信号の電流をｉ３、トランジスタ
Ｑ３のドレインに流れる小信号の電流をｉ４、カレント
ミラー回路１４のミラー比をＭ、出力回路１５の出力電
圧をＶｏとすると、以下の（１６）〜（１８）式が成立
する。V1 / Vi = gm1 / gm2 (15) Next, in a case where the capacitor C1 of the source follower circuit 12 is omitted, a transfer function of the circuit of the first embodiment will be obtained. Here, the transistor Q1
If the current of the small signal flowing to the drain of the transistor is i3, the current of the small signal flowing to the drain of the transistor Q3 is i4, the mirror ratio of the current mirror circuit 14 is M, and the output voltage of the output circuit 15 is Vo, the following (16) Expressions (18) hold.
【００２７】 ｉ３＝Ｖ１／Ｒ１ …（１６） ｉ４＝ｉ３×Ｍ …（１７） Ｖｏ＝ｉ４×Ｒ２×〔ωｐ１／（ｓ＋ωｐ１）〕 …（１８） なお、（１８）式中のωｐ１は、ωｐ１＝１／（Ｒ２×
ＣＬ）である。（１５）〜（１８）式に基づき、第１実
施形態の回路の伝達関数Ｈ（ｓ）を求めると、次の（１
９）式のようになる。I3 = V1 / R1 (16) i4 = i3 × M (17) Vo = i4 × R2 × [ωp1 / (s + ωp1)] (18) Note that ωp1 in the expression (18) is ωp1 = 1 / (R2 ×
CL). When the transfer function H (s) of the circuit according to the first embodiment is obtained based on the equations (15) to (18), the following equation (1) is obtained.
Equation 9) is obtained.
【００２８】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ／（ｓ＋ωｐ１）〕 …（１９） この（１９）式に対応する周波数特性を示すと、図２に
示すようになる。また、（１９）式から周波数帯域はω
ｐ１＝１／（Ｒ２×ＣＬ）により決まることがわかる。
また、（１９）式から利得は、（ｇｍ１／ｇｍ２）×Ｍ
×（Ｒ２／Ｒ１）で決まり、（Ｒ２／Ｒ１）≧１、Ｍ≧
１とすることは容易であるので、それらを任意に設定す
ることにより利得を容易に大きくすることができる。H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) × [ωp1 / (s + ωp1)] (19) If the frequency characteristic corresponding to the equation (19) is shown, , As shown in FIG. From equation (19), the frequency band is ω
It can be seen that p1 = 1 / (R2 × CL).
From equation (19), the gain is (gm1 / gm2) × M
× (R2 / R1), (R2 / R1) ≧ 1, M ≧
Since it is easy to set them to 1, the gain can be easily increased by setting them arbitrarily.
【００２９】次に、ソースフォロワ回路１２のコンデン
サＣ１がある場合について、この第１実施形態の回路の
伝達関数を求めることにする。この場合には、上記の
（１６）式が次の（２０）式のようになる。 ｉ３＝Ｖ１／〔Ｒ１×ωｚ／（ｓ＋ｗｚ）〕 …（２０） なお、（２０）式中のωｚは、ωｚ＝１／（Ｒ１×Ｃ
１）である。（１５）（１７）（１８）（２０）式に基
づき、第１実施形態の回路の伝達関数Ｈ（ｓ）を求める
と、次の（２１）式のようになる。Next, in the case where the capacitor C1 of the source follower circuit 12 is present, the transfer function of the circuit of the first embodiment will be obtained. In this case, the above equation (16) becomes the following equation (20). i3 = V1 / [R1 × ωz / (s + wz)] (20) where ωz in the expression (20) is ωz = 1 / (R1 × C
1). When the transfer function H (s) of the circuit of the first embodiment is obtained based on the equations (15), (17), (18) and (20), the following equation (21) is obtained.
【００３０】 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ×（ｓ＋ωｚ）／ωｚ×（ｓ＋ωｐ１）〕 …（２１） ここで、ωｐ１＝１／（Ｒ２×ＣＬ）であり、ωｚ＝１
／（Ｒ１×Ｃ１）の関係があり、ωｐ１＝ωｚになるよ
うなＣ１を選ぶと、１／（Ｒ２×ＣＬ）＝１／（Ｒ１×
Ｃ１）からＣ１は、次の（２２）式のようになる。H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) × [ωp1 × (s + ωz) / ωz × (s + ωp1)] (21) where ωp1 = 1 / (R2 × CL), and ωz = 1
/ (R1 × C1), and if C1 is selected such that ωp1 = ωz, 1 / (R2 × CL) = 1 / (R1 ×
C1) to C1 are expressed by the following equation (22).
【００３１】 Ｃ１＝（ＣＬ×Ｒ２）／Ｒ１ …（２２） 従って、コンデンサＣ１が（２２）式の関係を満足する
ように設定すれば、（２１）式は、次の（２３）式のよ
うになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１） …（２３ ） （２３）式には周波数に係る項がないので、コンデンサ
Ｃ１がある場合には、周波数特性が広い範囲でフラット
になるとともに、利得も容易に大きくすることができ
る。C1 = (CL × R2) / R1 (22) Therefore, if the capacitor C1 is set so as to satisfy the relationship of the expression (22), the expression (21) becomes the following expression (23). become. H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) (23) Since there is no term relating to frequency in the equation (23), if there is a capacitor C1, the frequency characteristic Becomes flat in a wide range, and the gain can be easily increased.
【００３２】なお、実際には、トランスコンダクタンス
増幅器１１、１３やカレントミラー回路１４などの寄生
容量に起因して、周波数特性を完全にフラットにするこ
とはできない。以上説明したように、第１の実施形態に
よれば、図１に示すような構成にするとともに、コンデ
ンサＣ１の容量を所定値に設定することにより、利得を
大きくできるとともに、周波数特性を広い範囲でフラッ
トにできる。Actually, the frequency characteristics cannot be made completely flat due to the parasitic capacitance of the transconductance amplifiers 11, 13 and the current mirror circuit 14. As described above, according to the first embodiment, the gain can be increased by setting the capacitance of the capacitor C1 to a predetermined value in addition to the configuration shown in FIG. Can be flattened.
【００３３】次に、本発明の増幅回路の第２実施形態の
構成について、図３を参照して説明する。この第２実施
形態にかかる増幅回路は差動型のものであり、図３に示
すように、差動型のトランスコンダクタンス増幅器２
１、ソースフォロワ回路２２、差動型のトランスコンダ
クタンス増幅器２３、カレントミラー回路２４、２５、
出力回路２６を備えている。Next, the configuration of a second embodiment of the amplifier circuit of the present invention will be described with reference to FIG. The amplifier circuit according to the second embodiment is of a differential type, and as shown in FIG.
1, a source follower circuit 22, a differential transconductance amplifier 23, current mirror circuits 24 and 25,
An output circuit 26 is provided.
【００３４】トランスコンダクタンス増幅器２１は、差
動入力電圧を差動出力電流に変換出力するようになって
いる。ソースフォロワ回路２２は、トランスコンダクタ
ンス増幅器２１からの２つの出力と、トランスコンダク
タンス増幅器２３からの２つの帰還出力とを入力し、こ
の入力に応じてソースフォロワ動作するものであり、２
つのＮＭＯＳトランジスタＱ４、Ｑ５、負荷抵抗Ｒ１、
コンデンサＣ１からなり、２つの定電流源Ｉ３、Ｉ４を
含んでいる。The transconductance amplifier 21 converts a differential input voltage into a differential output current and outputs it. The source follower circuit 22 receives two outputs from the transconductance amplifier 21 and two feedback outputs from the transconductance amplifier 23, and performs a source follower operation according to the inputs.
NMOS transistors Q4, Q5, load resistance R1,
It comprises a capacitor C1 and includes two constant current sources I3 and I4.
【００３５】すなわち、トランジスタＱ４は、そのゲー
トがトランスコンダクタンス増幅器２１の＋出力端子と
接続され、そのソースが定電流源Ｉ３を経てアースされ
ている。また、トランジスタＱ５は、そのゲートがトラ
ンスコンダクタンス増幅器２１の−出力端子と接続さ
れ、そのソースが定電流源Ｉ４を経てアースされてい
る。さらに、トランジスタＱ４のソースとトランジスタ
Ｑ５のソースとの間に、負荷抵抗Ｒ１とコンデンサＣ１
が並列に接続されている。That is, the transistor Q4 has its gate connected to the + output terminal of the transconductance amplifier 21 and its source grounded via the constant current source I3. The transistor Q5 has a gate connected to the − output terminal of the transconductance amplifier 21 and a source grounded via a constant current source I4. Further, a load resistor R1 and a capacitor C1 are connected between the source of the transistor Q4 and the source of the transistor Q5.
Are connected in parallel.
【００３６】トランスコンダクタンス増幅器２３は、ソ
ースフォロワ回路２２の出力電圧を出力電流に変換する
とともに、その出力電流をソースフォロワ回路２２の入
力側に帰還するようになっている。従って、トランスコ
ンダクタンス増幅器２３は、その＋入力端子と−入力端
子とがソースフォロワ回路２２の負荷抵抗Ｒ１の両端に
接続され、その＋出力端子がトランジスタＱ４のゲート
に接続され、その−出力端子がトランジスタＱ５のゲー
トに接続されている。The transconductance amplifier 23 converts the output voltage of the source follower circuit 22 into an output current and feeds the output current back to the input side of the source follower circuit 22. Accordingly, the transconductance amplifier 23 has its + input terminal and − input terminal connected to both ends of the load resistor R1 of the source follower circuit 22, its + output terminal connected to the gate of the transistor Q4, and its − output terminal. It is connected to the gate of transistor Q5.
【００３７】カレントミラー回路２４は、ＰＭＯＳトラ
ンジスタＱ６、Ｑ７から構成され、トランジスタＱ６に
流れる電流のＭ倍の電流がトランジスタＱ７に流れるよ
うになっている。すなわち、トランジスタＱ６、Ｑ７
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ６のドレインに接続されている。
また、トランジスタＱ６は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ４のドレインに接続されている。さらに、トランジス
タＱ７は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ５を経てアースされ
ている。The current mirror circuit 24 includes PMOS transistors Q6 and Q7, and a current M times the current flowing through the transistor Q6 flows through the transistor Q7. That is, the transistors Q6 and Q7
Have their gates connected to each other, and their common connection is connected to the drain of the transistor Q6.
The transistor Q6 has a source connected to the power supply voltage VD.
D is applied and its drain is connected to the drain of transistor Q4. Further, the source of the transistor Q7 is supplied with the power supply voltage VDD, and the drain is grounded via the constant current source I5.
【００３８】カレントミラー回路２５は、ＰＭＯＳトラ
ンジスタＱ８、Ｑ９から構成され、トランジスタＱ８に
流れる電流のＭ倍の電流がトランジスタＱ９に流れるよ
うになっている。すなわち、トランジスタＱ８、Ｑ９
は、そのゲート同士が接続されるとともに、その共通接
続部がトランジスタＱ８のドレインに接続されている。
また、トランジスタＱ８は、そのソースに電源電圧ＶＤ
Ｄが印加されるとともに、そのドレインがトランジスタ
Ｑ５のドレインに接続されている。さらに、トランジス
タＱ９は、そのソースに電源電圧ＶＤＤが印加されると
ともに、そのドレインが定電流源Ｉ６を経てアースされ
ている。The current mirror circuit 25 includes PMOS transistors Q8 and Q9, and a current M times the current flowing through the transistor Q8 flows through the transistor Q9. That is, the transistors Q8 and Q9
Have their gates connected to each other, and their common connection is connected to the drain of the transistor Q8.
The transistor Q8 has a source connected to the power supply voltage VD.
D is applied, and its drain is connected to the drain of transistor Q5. Further, the source of the transistor Q9 is supplied with the power supply voltage VDD, and the drain is grounded via the constant current source I6.
【００３９】出力回路１５は、出力負荷抵抗Ｒ２などか
らなるとともに、定電流源Ｉ５、Ｉ６を含み、出力負荷
抵抗Ｒ２の両端から出力電圧を取り出すようになってい
る。すなわち、カレントミラー回路２４を構成するトラ
ンジスタＱ７のドレインとカレントミラー回路２５を構
成するトランジスタＱ９のドレインとの間に出力負荷抵
抗Ｒ２が接続され、その各ドレインは対応する定電流源
Ｉ５、Ｉ６を経て接地されている。The output circuit 15 includes an output load resistor R2 and the like, includes constant current sources I5 and I6, and extracts an output voltage from both ends of the output load resistor R2. That is, an output load resistor R2 is connected between the drain of the transistor Q7 forming the current mirror circuit 24 and the drain of the transistor Q9 forming the current mirror circuit 25, and each drain is connected to the corresponding constant current source I5, I6. Grounded.
【００４０】次に、このような構成からなる第２実施形
態において、ソースフォロワ回路２２のコンデンサＣ１
がなく、出力回路２６の負荷容量ＣＬがある場合の伝達
関数Ｈ（ｓ）は、第１実施形態の場合と同様にして求め
ることができ、次の（２４）式に示すようになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ／（ｓ＋ωｐ１）〕 …（２４） ここで、（２４）式において、ｇｍ１、ｇｍ２はトラン
スコンダクタンス増幅器２１、２３の各トランスコンダ
クタンスであり、Ｍはカレントミラー回路２４、２５の
ミラー比であり、ωｐ１＝１／（Ｒ２×ＣＬ）である。Next, in the second embodiment having such a configuration, the capacitor C1 of the source follower circuit 22
And the transfer function H (s) when there is a load capacitance CL of the output circuit 26 can be obtained in the same manner as in the first embodiment, and is as shown in the following equation (24). H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) × [ωp1 / (s + ωp1)] (24) Here, in the equation (24), gm1 and gm2 are transconductance amplifiers. 21 are transconductances of 21 and 23, M is a mirror ratio of the current mirror circuits 24 and 25, and ωp1 = 1 / (R2 × CL).
【００４１】（２４）式から第２実施形態の周波数帯域
は、ωｐ１＝１／（Ｒ２×ＣＬ）により決まることがわ
かる。また、（２４）式から第２実施形態の利得は、
（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）で決まり、
（Ｒ２／Ｒ１）≧１、Ｍ≧１とすることは容易であるの
で、それらを任意に設定することにより利得を容易に大
きくすることができる。From equation (24), it can be seen that the frequency band of the second embodiment is determined by ωp1 = 1 / (R2 × CL). From the equation (24), the gain of the second embodiment is:
(Gm1 / gm2) × M × (R2 / R1)
Since it is easy to satisfy (R2 / R1) ≧ 1 and M ≧ 1, the gain can be easily increased by arbitrarily setting them.
【００４２】次に、ソースフォロワ回路２２のコンデン
サＣ１があり、出力回路２６の負荷容量ＣＬがある場合
の伝達関数Ｈ（ｓ）は、第２実施形態の場合と同様にし
て求めることができ、次の（２５）式に示すようにな
る。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１）×〔ωｐ１ ×（ｓ＋ωｚ）／ωｚ×（ｓ＋ωｐ１）〕 …（２５） なお、（２５）式中のωｚは、ωｚ＝１／（Ｒ１×Ｃ
１）である。また、ωｐ１＝ωｚになるようなＣ１を選
ぶと、１／（Ｒ２×ＣＬ）＝１／（Ｒ１×Ｃ１）からＣ
１は、次の（２６）式のようになる。Next, the transfer function H (s) when the source follower circuit 22 has the capacitor C1 and the output circuit 26 has the load capacitance CL can be obtained in the same manner as in the second embodiment. The following equation (25) is obtained. H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) × [ωp1 × (s + ωz) / ωz × (s + ωp1)] (25) where ωz in equation (25) is , Ωz = 1 / (R1 × C
1). Also, if C1 is selected such that ωp1 = ωz, C / C is calculated from 1 / (R2 × CL) = 1 / (R1 × C1).
1 is expressed by the following equation (26).
【００４３】 Ｃ１＝（ＣＬ×Ｒ２）／Ｒ１ …（２６） 従って、コンデンサＣ１が（２６）式の関係を満足する
ように設定すれば、（２５）式は、次の（２７）式のよ
うになる。 Ｈ（ｓ）＝Ｖｏ／Ｖｉ＝（ｇｍ１／ｇｍ２）×Ｍ×（Ｒ２／Ｒ１） …（２７ ） （２７）式には周波数に係る項がないので、コンデンサ
Ｃ１がある場合には、周波数特性が広い範囲でフラット
になるとともに、利得も容易に大きくすることができ
る。C1 = (CL × R2) / R1 (26) Therefore, if the capacitor C1 is set so as to satisfy the relationship of the expression (26), the expression (25) becomes the following expression (27). become. H (s) = Vo / Vi = (gm1 / gm2) × M × (R2 / R1) (27) Since there is no term related to frequency in the equation (27), if there is a capacitor C1, the frequency characteristic Becomes flat in a wide range, and the gain can be easily increased.
【００４４】なお、実際には、トランスコンダクタンス
増幅器２１、２３やカレントミラー回路２４、２５など
の寄生容量に起因して、周波数特性を完全にフラットに
することはできない。以上説明したように、第２の実施
形態によれば、図３に示すような構成にするとともに、
コンデンサＣ１の容量を所定値に設定することにより、
利得を大きくできるとともに、周波数特性を広い範囲で
フラットにできる。In practice, the frequency characteristics cannot be made completely flat due to the parasitic capacitance of the transconductance amplifiers 21 and 23 and the current mirror circuits 24 and 25. As described above, according to the second embodiment, the configuration shown in FIG.
By setting the capacity of the capacitor C1 to a predetermined value,
The gain can be increased, and the frequency characteristics can be made flat over a wide range.
【００４５】[0045]
【発明の効果】以上述べたように、本発明によれば、消
費電流と制作コストの増加などを抑制しつつ、周波数特
性の広帯域化を実現できる。As described above, according to the present invention, it is possible to realize a wide frequency characteristic band while suppressing an increase in current consumption and production cost.
【図１】本発明の第１実施形態の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the present invention.
【図２】第１実施形態の周波数特性の一例を示す図であ
る。FIG. 2 is a diagram illustrating an example of a frequency characteristic according to the first embodiment.
【図３】本発明の第２実施形態の構成を示す回路図であ
る。FIG. 3 is a circuit diagram showing a configuration of a second embodiment of the present invention.
【図４】従来回路の構成例を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration example of a conventional circuit.
【図５】従来回路の周波数特性の一例を示すブロック図
である。FIG. 5 is a block diagram illustrating an example of a frequency characteristic of a conventional circuit.
【図６】従来回路の他の構成例を示すブロック図であ
る。FIG. 6 is a block diagram showing another configuration example of the conventional circuit.
【図７】図６におけるトランスコンダクタンス増幅器の
具体的な構成を示す回路図である。FIG. 7 is a circuit diagram showing a specific configuration of the transconductance amplifier in FIG.
【図８】図６におけるトランスコンダクタンス増幅器の
他の具体的な構成を示す回路図である。8 is a circuit diagram showing another specific configuration of the transconductance amplifier in FIG.
Ｑ１、Ｑ４、Ｑ５ ＮＭＯＳトランジスタ Ｑ２、Ｑ３、Ｑ６〜Ｑ９ ＰＭＯＳトランジスタ Ｉ１〜Ｉ６ 定電流源 Ｒ１ 負荷抵抗 Ｒ２ 出力負荷抵抗 Ｃ１ コンデンサ ＣＬ 負荷容量 １１、１３、トランスコンダクタンス増幅器 １２ ソースフォロワ回路 １４ カレントミラー回路 １５ 出力回路 ２１、２３、トランスコンダクタンス増幅器 ２２ ソースフォロワ回路 ２４、２５ カレントミラー回路 ２６ 出力回路 Q1, Q4, Q5 NMOS transistors Q2, Q3, Q6 to Q9 PMOS transistors I1 to I6 Constant current source R1 Load resistance R2 Output load resistance C1 Capacitor CL Load capacitance 11, 13, Transconductance amplifier 12 Source follower circuit 14 Current mirror circuit 15 Output circuits 21 and 23, transconductance amplifiers 22 Source follower circuits 24 and 25 Current mirror circuits 26 Output circuits
フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 ND01 ND12 ND25 ND27 PD02 SA00 TA01 TA03 5J090 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 MN01 SA00 TA01 TA03 5J091 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 SA00 TA01 TA03 5J092 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 GR09 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 SA00 TA01 TA03 Continued on the front page F term (reference) 5J066 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 ND01 ND12 ND25 ND27 PD02 SA00 TA01 TA03 5J090 AA01 AA12 AA43 CA36 CA62 CA10 HA29 HA17 KA05 KA09 MA02 MA11 MA21 MN01 SA00 TA01 TA03 5J091 AA01 AA12 AA43 CA36 CA62 CA78 CA87 FA17 HA10 HA17 HA25 HA29 KA00 KA05 KA09 MA02 MA11 MA21 SA00 TA01 TA03 5J092 AA01 AA12 AA43 CA36 CA62 CA78 HA10 HA29 MA21 SA00 TA01 TA03
Claims (6)
ランスコンダクタンス増幅器と、 前記第１のトランスコンダクタンス増幅器の出力電流、
および帰還電流に応じてソースフォロワ動作するソース
フォロワ回路と、 前記ソースフォロワ回路の出力電圧を前記帰還電流に変
換し、その帰還電流を前記ソースフォロワ回路の入力側
に帰還させる第２のトランスコンダクタンス増幅器と、 前記ソースフォロワ回路に流れ込む入力電流を生成する
とともに、その入力電流の所定倍の出力電流を生成する
カレントミラー回路と、 前記カレントミラー回路の出力電流に応じた出力を発生
する出力回路と、 を備えたことを特徴とする増幅回路。A first transconductance amplifier for converting an input voltage to an output current; an output current of the first transconductance amplifier;
And a source follower circuit that performs a source follower operation in accordance with the feedback current; and a second transconductance amplifier that converts an output voltage of the source follower circuit into the feedback current and feeds the feedback current back to the input side of the source follower circuit. A current mirror circuit that generates an input current flowing into the source follower circuit and generates an output current that is a predetermined multiple of the input current; and an output circuit that generates an output corresponding to the output current of the current mirror circuit. An amplifier circuit comprising:
と、 前記第１のトランスコンダクタンス増幅器の出力信号、
および帰還信号をを受けてソースフォロワ動作する第１
のトランジスタと、 前記第１のトランジスタの出力端子と入力端子との間に
接続され、前記帰還信号を生成する第２のトランスコン
ダクタンス増幅器と、 前記第１のトランジスタのソースと接続する第１の電流
源と、 前記第１のトランジスタのソースと接続する第１の抵抗
素子と、 前記第１のトランジスタに流れ込む入力電流を生成する
とともに、その入力電流の所定倍の出力電流を生成する
カレントミラー回路と、 前記カレントミラー回路の出力側に接続される第２の電
流源と、 前記カレントミラー回路の出力側に接続される第２の抵
抗素子と、 を備えたことを特徴とする増幅回路。2. A first transconductance amplifier, an output signal of the first transconductance amplifier,
And a source follower operating in response to the feedback signal
A second transconductance amplifier connected between an output terminal and an input terminal of the first transistor for generating the feedback signal; and a first current connected to a source of the first transistor. A first resistance element connected to the source of the first transistor; a current mirror circuit that generates an input current flowing into the first transistor and generates an output current that is a predetermined multiple of the input current; An amplifier circuit comprising: a second current source connected to an output side of the current mirror circuit; and a second resistance element connected to an output side of the current mirror circuit.
らにコンデンサを接続するようにしたことを特徴とする
請求項２に記載の増幅回路。3. The amplifier circuit according to claim 2, wherein a capacitor is further connected to a source of said first transistor.
第１のトランスコンダクタンス増幅器と、 前記第１のトランスコンダクタンス増幅器の差動出力電
流、および差動帰還電流に応じてソースフォロワ動作す
るソースフォロワ回路と、 前記ソースフォロワ回路の出力電圧を前記差動帰還電流
に変換し、その帰還電流を前記ソースフォロワ回路の入
力側に帰還させる第２のトランスコンダクタンス増幅器
と、 前記ソースフォロワ回路に流れ込む入力電流を生成する
とともに、その入力電流の所定倍の出力電流を生成する
カレントミラー回路と、 前記カレントミラー回路の出力電流に応じた差動出力を
発生する差動出力回路と、 を備えたことを特徴とする増幅回路。4. A first transconductance amplifier for converting a differential input voltage into a differential output current, and performing a source follower operation according to a differential output current and a differential feedback current of the first transconductance amplifier. A source follower circuit, a second transconductance amplifier that converts an output voltage of the source follower circuit into the differential feedback current, and feeds the feedback current back to an input side of the source follower circuit, and flows into the source follower circuit. A current mirror circuit that generates an input current and generates an output current that is a predetermined multiple of the input current; and a differential output circuit that generates a differential output according to the output current of the current mirror circuit. An amplifier circuit characterized by the above-mentioned.
タンス増幅器と、 前記第１のトランスコンダクタンス増幅器の出力信号、
および帰還信号を受けてそれぞれソースフォロワ動作す
る第１及び第２のトランジスタと、 差動増幅して前記帰還信号を生成するとともに、前記第
１及び第２のトランジスタの各出力端子と両入力端子が
それぞれ接続され、両出力端子が前記第１及び第２のト
ランジスタの各入力端子と接続される接続される第２の
トランスコンダクタンス増幅器と、 前記第１及び第２のトランジスタの各ソースとそれぞれ
接続する第１及び第２の電流源と、 前記第１のトランジスタのソースと前記第２のトランジ
スタのソースとの間に接続する第１の抵抗素子と、 前記第１及び第２のトランジスタに流れ込む各入力電流
を生成するとともに、その各入力電流の所定倍の各出力
電流をそれぞれ生成する第１及び第２のカレントミラー
回路と、 前記第１及び第２のカレントミラー回路の出力側にそれ
ぞれ接続される第３及び第４の電流源と、 前記第１のカレントミラー回路の出力側と前記第２のカ
レントミラー回路の出力側との間に接続される第２の抵
抗素子と、 を備えたことを特徴とする増幅回路。5. A first transconductance amplifier for performing differential amplification, an output signal of the first transconductance amplifier,
And a first transistor and a second transistor, each of which performs a source follower operation upon receiving a feedback signal, and differentially amplifies to generate the feedback signal. Each output terminal and both input terminals of the first and second transistors are connected to each other. A second transconductance amplifier connected to each of the output terminals and having both output terminals connected to the respective input terminals of the first and second transistors; and connected to respective sources of the first and second transistors, respectively. First and second current sources; a first resistive element connected between the source of the first transistor and the source of the second transistor; each input flowing into the first and second transistors; First and second current mirror circuits for generating currents and for generating respective output currents each of which is a predetermined multiple of the respective input currents; Third and fourth current sources respectively connected to the output sides of the second current mirror circuit, and between the output side of the first current mirror circuit and the output side of the second current mirror circuit. And a second resistance element.
第２のトランジスタのソースとの間に、さらにコンデン
サを接続するようにしたことを特徴とする請求項５に記
載の増幅回路。6. The amplifier circuit according to claim 5, wherein a capacitor is further connected between a source of said first transistor and a source of said second transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240539A JP4574813B2 (en) | 2000-08-09 | 2000-08-09 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240539A JP4574813B2 (en) | 2000-08-09 | 2000-08-09 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057534A true JP2002057534A (en) | 2002-02-22 |
| JP4574813B2 JP4574813B2 (en) | 2010-11-04 |
Family
ID=18731874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240539A Expired - Fee Related JP4574813B2 (en) | 2000-08-09 | 2000-08-09 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4574813B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109485A (en) * | 2004-10-06 | 2006-04-20 | Agere Systems Inc | Composite output stage for hard disk drive preamplifier |
| JP2007228116A (en) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | Variable transconductor |
| WO2009057453A1 (en) * | 2007-11-02 | 2009-05-07 | Rohm Co., Ltd. | Power supply device |
| US10756676B2 (en) | 2018-10-17 | 2020-08-25 | Analog Devices Global Unlimited Company | Amplifier systems for driving a wide range of loads |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246606A (en) * | 1989-03-20 | 1990-10-02 | Sumitomo Electric Ind Ltd | Amplifier circuit |
| JPH04165803A (en) * | 1990-10-30 | 1992-06-11 | New Japan Radio Co Ltd | Transconductance amplifier |
| JPH077337A (en) * | 1993-06-16 | 1995-01-10 | Nec Corp | Bipolarity voltage/current converting circuit |
| JPH077339A (en) * | 1993-06-18 | 1995-01-10 | Hitachi Ltd | Transconductor |
| JPH07175536A (en) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | Current mirror circuit |
| JPH07212185A (en) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | Analog filter circuit |
| JPH11330906A (en) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | Analog filter circuit and magnetic disk drive using same |
| JP2000134045A (en) * | 1998-10-28 | 2000-05-12 | Texas Instr Japan Ltd | Voltage-to-current conversion circuit |
| WO2000044090A1 (en) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit |
-
2000
- 2000-08-09 JP JP2000240539A patent/JP4574813B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246606A (en) * | 1989-03-20 | 1990-10-02 | Sumitomo Electric Ind Ltd | Amplifier circuit |
| JPH04165803A (en) * | 1990-10-30 | 1992-06-11 | New Japan Radio Co Ltd | Transconductance amplifier |
| JPH077337A (en) * | 1993-06-16 | 1995-01-10 | Nec Corp | Bipolarity voltage/current converting circuit |
| JPH077339A (en) * | 1993-06-18 | 1995-01-10 | Hitachi Ltd | Transconductor |
| JPH07175536A (en) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | Current mirror circuit |
| JPH07212185A (en) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | Analog filter circuit |
| JPH11330906A (en) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | Analog filter circuit and magnetic disk drive using same |
| JP2000134045A (en) * | 1998-10-28 | 2000-05-12 | Texas Instr Japan Ltd | Voltage-to-current conversion circuit |
| WO2000044090A1 (en) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109485A (en) * | 2004-10-06 | 2006-04-20 | Agere Systems Inc | Composite output stage for hard disk drive preamplifier |
| JP2007228116A (en) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | Variable transconductor |
| JP4721928B2 (en) * | 2006-02-22 | 2011-07-13 | パナソニック株式会社 | Variable transconductor |
| WO2009057453A1 (en) * | 2007-11-02 | 2009-05-07 | Rohm Co., Ltd. | Power supply device |
| US8330440B2 (en) | 2007-11-02 | 2012-12-11 | Rohm Co., Ltd. | Power supply device with gain changing error amplifier |
| US10756676B2 (en) | 2018-10-17 | 2020-08-25 | Analog Devices Global Unlimited Company | Amplifier systems for driving a wide range of loads |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4574813B2 (en) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753730B2 (en) | Differential amplifier and filter circuit using the same | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| JP2858584B2 (en) | Amplifier circuit | |
| US6359510B1 (en) | Amplifier circuit | |
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| US5475343A (en) | Class AB complementary output stage | |
| JPH0786850A (en) | Perfect differential operational amplifier and same phase reconstruction in differential operational amplifier | |
| JP3007431B2 (en) | Balanced microhorn preamplifier in CMOS technology. | |
| JPH10303664A (en) | Variable gain amplifier | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| US7098736B2 (en) | Amplifier circuit | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| JP2783776B2 (en) | Operational transconductance amplifier | |
| JP3081210B2 (en) | Linear gain amplifier | |
| JP2002057534A (en) | Amplifier circuit | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| JP2877033B2 (en) | Operational amplifier circuit | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| JP3442613B2 (en) | Variable gain amplifier | |
| JP4721928B2 (en) | Variable transconductor | |
| JP2002164748A (en) | Amplifier circuit | |
| JPS61131606A (en) | Differential amplifier circuit | |
| JPH03154508A (en) | Amplifier circuit and bias circuit thereof | |
| JP4180307B2 (en) | Low input impedance amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4574813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |