JPH11340080A - Laminated microchip capacitor - Google Patents

Laminated microchip capacitor

Info

Publication number
JPH11340080A
JPH11340080A JP14625498A JP14625498A JPH11340080A JP H11340080 A JPH11340080 A JP H11340080A JP 14625498 A JP14625498 A JP 14625498A JP 14625498 A JP14625498 A JP 14625498A JP H11340080 A JPH11340080 A JP H11340080A
Authority
JP
Japan
Prior art keywords
sintered body
ceramic sintered
electrode
multilayer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14625498A
Other languages
Japanese (ja)
Other versions
JP3551763B2 (en
Inventor
Takanori Kondo
隆則 近藤
Kunio Tate
邦夫 舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP14625498A priority Critical patent/JP3551763B2/en
Publication of JPH11340080A publication Critical patent/JPH11340080A/en
Application granted granted Critical
Publication of JP3551763B2 publication Critical patent/JP3551763B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated microchip capacitor which is suited to high-frequency application and can obtain a plurality of electrostatic capacitance thereby enables an easy constitution of necessary capacitance. SOLUTION: This laminated microchip capacitor 1 is provided with a plurality of inner electrodes laminated by means of a cermic layer and a plurality of capacitor units D to F formed by laminating a plurality of inner electrodes in a cermic sintered body 2. A plurality of first external electrodes 13 to 15 are formed on the upper surface of the cermic sintered body so that they are connected electrically with the inner electrode connecting with one potential of the capacitor units D to F, and a second external electrode 16 is formed on the entire surface of lower surface 16, thereby forming three laminated capacitor units along the direction of the laminated inner electrodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック焼結体
を用いて構成された積層マイクロチップコンデンサに関
し、特に、ICパッケージ内や光通信機器内に実装する
のに好適な積層マイクロチップコンデンサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer microchip capacitor formed by using a ceramic sintered body, and more particularly, to a multilayer microchip capacitor suitable for mounting in an IC package or an optical communication device.

【0002】[0002]

【従来の技術】光通信関係の高周波機器や、GaAs半
導体を用いたICパッケージ内において静電容量を得る
ために、例えば、最大寸法が1mm以下の非常に小さな
積層マイクロチップコンデンサが用いられている。
2. Description of the Related Art In order to obtain a capacitance in a high-frequency device for optical communication or an IC package using a GaAs semiconductor, for example, a very small multilayer microchip capacitor having a maximum dimension of 1 mm or less is used. .

【0003】従来の積層マイクロチップコンデンサの一
例を図7(a),(b)に示す。積層マイクロチップコ
ンデンサ51は、直方体上のセラミック焼結体52を用
いて構成されている。この積層マイクロチップコンデン
サ51では、セラミック焼結体52の上面52a上に外
部電極53が形成されており、下面52b上に、同様に
全面に外部電極54が形成されている。
FIGS. 7A and 7B show an example of a conventional multilayer microchip capacitor. The multilayer microchip capacitor 51 is configured using a ceramic sintered body 52 on a rectangular parallelepiped. In this laminated microchip capacitor 51, an external electrode 53 is formed on an upper surface 52a of a ceramic sintered body 52, and an external electrode 54 is formed on the entire lower surface 52b.

【0004】他方、セラミック焼結体52は、図8に略
図的斜視図で示すように、複数のセラミックグリーンシ
ートを55を積層し、一体焼成することにより得られて
いる。複数のセラミックグリーンシート55には、内部
電極を構成するために、導電ペースト56または導電ペ
ースト57が印刷されている。導電ペースト56は、図
8においてセラミックグリーンシート55の上端縁に引
き出されており、導電ペースト57はセラミックグリー
ンシート55の下端縁に引き出されている。
On the other hand, as shown in a schematic perspective view in FIG. 8, a ceramic sintered body 52 is obtained by laminating a plurality of ceramic green sheets 55 and integrally firing them. A conductive paste 56 or a conductive paste 57 is printed on the plurality of ceramic green sheets 55 to form internal electrodes. The conductive paste 56 is drawn out to the upper edge of the ceramic green sheet 55 in FIG. 8, and the conductive paste 57 is drawn out to the lower edge of the ceramic green sheet 55.

【0005】従って、導電ペースト56,57が印刷さ
れたセラミックグリーンシート55を積層し、さらに無
地のセラミックグリーンシートを適宜の枚数積層し、焼
成することにより、図7(a)に示すセラミック焼結体
52が得られている。セラミック焼結体52において
は、上面52aに引き出された内部電極58と、セラミ
ック焼結体の52の下面52bに引き出された内部電極
(図示せず)とが矢印A方向に沿ってセラミック焼結体
層を介して重なり合うように配置されている。
Accordingly, the ceramic green sheets 55 on which the conductive pastes 56 and 57 are printed are laminated, and an appropriate number of plain ceramic green sheets are laminated and fired to obtain a ceramic sintered sheet shown in FIG. A body 52 has been obtained. In the ceramic sintered body 52, the internal electrode 58 drawn out to the upper surface 52a and the internal electrode (not shown) drawn out to the lower surface 52b of the ceramic sintered body 52 are ceramic sintered along the arrow A direction. It is arranged so that it may overlap via a body layer.

【0006】上記積層マイクロチップコンデンサ51
は、例えば、GaAs半導体を用いたICパッケージ内
において、外部電極54側から基板上に実装される。ま
た、セラミック焼結体52の上面52a上に形成された
外部電極53は、ボンディングワイヤー(図示せず)に
より外部と電気的に接続されている。
The above laminated microchip capacitor 51
Are mounted on a substrate from the external electrode 54 side in an IC package using a GaAs semiconductor, for example. The external electrode 53 formed on the upper surface 52a of the ceramic sintered body 52 is electrically connected to the outside by a bonding wire (not shown).

【0007】[0007]

【発明が解決しようとする課題】上述したように、光通
信機器や上記ICパッケージのような高周波用途に用い
られる電子機器もしくは部品においては、非常に小さな
積層マイクロチップコンデンサ51が用いられている。
積層マイクロチップコンデンサ51を実装する場合、設
計値に応じた静電容量の積層マイクロチップコンデンサ
51が用いられる。
As described above, very small laminated microchip capacitors 51 are used in electronic devices or components used for high-frequency applications such as optical communication devices and the above-mentioned IC packages.
When mounting the laminated microchip capacitor 51, the laminated microchip capacitor 51 having a capacitance according to a design value is used.

【0008】しかしながら、上述したような高周波機器
では、コンデンサとして必要とされる静電容量が、実装
形態により異なり、設計値どおりの静電容量のコンデン
サを構成しただけでは回路が良好に動作しないことがあ
る。そのような場合には、異なる静電容量の積層マイク
ロチップコンデンサ51を用意しなければならなかっ
た。あるいは、複数の積層マイクロチップコンデンサ5
1を実装する必要のあることがあった。従って、製造工
程が非常に煩雑であった。
However, in the above-described high-frequency device, the capacitance required as a capacitor differs depending on the mounting form, and the circuit does not operate well only by forming a capacitor having the capacitance as designed. There is. In such a case, the laminated microchip capacitors 51 having different capacitances had to be prepared. Alternatively, a plurality of laminated microchip capacitors 5
1 needed to be implemented. Therefore, the manufacturing process was very complicated.

【0009】本発明の目的は、上述した従来の高周波機
器用積層マイクロチップコンデンサの欠点を解消し、複
数種の静電容量を容易に構成することができ、それによ
って必要とされる静電容量を容易に構成することができ
る積層マイクロチップコンデンサを提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks of the conventional multilayer microchip capacitor for a high-frequency device, to easily form a plurality of types of capacitances, and to attain the required capacitance. It is an object of the present invention to provide a multilayer microchip capacitor which can be easily configured.

【0010】[0010]

【課題を解決するための手段】請求項1に記載の発明に
係る積層マイクロチップコンデンサは、上面と、下面と
を有するセラミック焼結体と、前記セラミック焼結体内
において該セラミック焼結体の下面と平行な方向に沿っ
てセラミック層を介して重なり合うように配置された複
数の内部電極とを備え、複数の内部電極は、静電容量を
取り出すために、その端縁の一部がセラミック焼結体の
上面または下面に露出されており、前記セラミック焼結
体の上面に形成された複数の第1の外部電極と、セラミ
ック焼結体の下面に形成された少なくとも1つの第2の
外部電極とをさらに備え、複数の第1の外部電極と、第
2の外部電極との間で複数種の静電容量を取り出すこと
が可能とされていることを特徴とする。
According to a first aspect of the present invention, there is provided a multilayer microchip capacitor comprising: a ceramic sintered body having an upper surface and a lower surface; and a lower surface of the ceramic sintered body in the ceramic sintered body. And a plurality of internal electrodes arranged so as to overlap with each other via a ceramic layer along a direction parallel to the plurality of internal electrodes. A plurality of first external electrodes exposed on the upper or lower surface of the body and formed on the upper surface of the ceramic sintered body, and at least one second external electrode formed on the lower surface of the ceramic sintered body; And a plurality of types of capacitance can be extracted between the plurality of first external electrodes and the second external electrode.

【0011】請求項2に記載のように、上記第2の外部
電極は、焼結体下面において複数形成されていてもよ
い。また、請求項3に記載の発明では、少なくとも2以
上の内部電極が、内部電極積層方向及びセラミック焼結
体の上下面方向に直交する方向において分割された分割
型内部電極とされており、分割型内部電極が積層されて
いる部分において、焼結体の上面に、内部電極積層方向
及びセラミック焼結体の上下面方向に直交する方向に分
割された複数の第1の外部電極が形成されている。
[0011] As described in claim 2, a plurality of the second external electrodes may be formed on the lower surface of the sintered body. Further, in the invention according to claim 3, at least two or more internal electrodes are divided internal electrodes divided in a direction orthogonal to the internal electrode laminating direction and the upper and lower surface directions of the ceramic sintered body. In a portion where the mold internal electrodes are stacked, a plurality of first external electrodes divided in a direction perpendicular to the internal electrode stacking direction and the upper and lower surfaces of the ceramic sintered body are formed on the upper surface of the sintered body. I have.

【0012】請求項3に記載の発明においては、請求項
4に記載のように、前記分割型内部電極が積層されてい
る部分において、焼結体の下面に、内部電極積層方向及
び焼結体の上下面方向と直交する方向に分割された複数
の第2の外部電極が形成されている。
According to a third aspect of the present invention, as described in the fourth aspect, in the portion where the split-type internal electrodes are stacked, the internal electrode stacking direction and the sintered body are arranged on the lower surface of the sintered body. A plurality of second external electrodes divided in a direction orthogonal to the upper and lower surface directions are formed.

【0013】請求項5に記載の発明では、複数の第1の
外部電極上に、それぞれバンプ電極が形成されている。
請求項6に記載の発明では、下端が前記セラミック焼結
体の下面において第2の外部電極に接続されており、上
端がセラミック焼結体の上面に至るように、セラミック
焼結体内に形成された接続電極と、前記接続電極の上端
に接続されるように、セラミック焼結体の上面に形成さ
れた第3の外部電極とがさらに備えられている。
According to the fifth aspect of the present invention, a bump electrode is formed on each of the plurality of first external electrodes.
In the invention according to claim 6, the lower end is connected to the second external electrode on the lower surface of the ceramic sintered body, and is formed in the ceramic sintered body such that the upper end reaches the upper surface of the ceramic sintered body. And a third external electrode formed on the upper surface of the ceramic sintered body so as to be connected to the upper end of the connection electrode.

【0014】請求項6に記載の発明においては、請求項
7に記載のように、第1の外部電極及び第3の外部電極
上にそれぞれバンプ電極が形成されていてもよい。
In the invention described in claim 6, as in claim 7, a bump electrode may be formed on each of the first external electrode and the third external electrode.

【0015】[0015]

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を説明することにより、本発明をより
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in more detail by describing specific embodiments of the present invention with reference to the drawings.

【0016】図1(a),(b)は、本発明の第1の実
施例に係る積層マイクロチップコンデンサを説明するた
めの図であり、(a)は、外部電極を除いた焼結体を示
す斜視図、(b)は、積層マイクロチップコンデンサの
外観を示す斜視図である。
FIGS. 1A and 1B are views for explaining a multilayer microchip capacitor according to a first embodiment of the present invention. FIG. 1A shows a sintered body excluding external electrodes. (B) is a perspective view showing the appearance of the multilayer microchip capacitor.

【0017】積層マイクロチップコンデンサ1は、直方
体上のセラミック焼結体2を用いて構成されている。セ
ラミック焼結体2を構成するセラミック材料としては、
例えば、チタン酸バリウム系セラミックスのような適宜
の誘電体セラミックスを用いることができる。
The multilayer microchip capacitor 1 is formed using a ceramic sintered body 2 on a rectangular parallelepiped. Examples of the ceramic material constituting the ceramic sintered body 2 include:
For example, an appropriate dielectric ceramic such as a barium titanate-based ceramic can be used.

【0018】セラミック焼結体2内には、複数の内部電
極がセラミック層を介して重なり合うように配置されて
いる。このセラミック焼結体2の構造を、図2を参照し
つつ、製造方法を説明することにより明らかにする。
In the ceramic sintered body 2, a plurality of internal electrodes are arranged so as to overlap with each other via a ceramic layer. The structure of the ceramic sintered body 2 will be clarified by describing a manufacturing method with reference to FIG.

【0019】セラミック焼結体2を得るにあたっては、
図2に略図的分解斜視図で示すように、矩形の複数枚の
セラミックグリーンシート3〜7を用意する。セラミッ
クグリーンシート4〜7には、それぞれ、導電ペースト
をスクリーン印刷することにより内部電極8または内部
電極9が形成されている。上記導電ペーストとしては、
Ag−pdなどの適宜の金属を主体とする導電ペースト
を用いることができる。内部電極8,9の形成は、導電
ペーストの印刷法に限らず、他の既知の手段で行っても
よい。以下の実施例においても同様に、内部電極は、公
知の任意の方法で形成し得る。
In obtaining the ceramic sintered body 2,
As shown in a schematic exploded perspective view of FIG. 2, a plurality of rectangular ceramic green sheets 3 to 7 are prepared. Each of the ceramic green sheets 4 to 7 has an internal electrode 8 or an internal electrode 9 formed by screen-printing a conductive paste. As the conductive paste,
A conductive paste mainly composed of an appropriate metal such as Ag-pd can be used. The formation of the internal electrodes 8 and 9 is not limited to the conductive paste printing method, and may be performed by other known means. Similarly, in the following examples, the internal electrodes can be formed by any known method.

【0020】内部電極8は、その端縁の一部が図2にお
いてセラミックグリーンシート4,6の上端縁に至るよ
うに形成されている。内部電極9は、その端縁の一部が
セラミックグリーンシート5,7の下端縁に至るように
形成されいている。
The internal electrode 8 is formed such that a part of its edge reaches the upper edge of the ceramic green sheets 4 and 6 in FIG. The internal electrode 9 is formed such that a part of its edge reaches the lower edge of the ceramic green sheets 5 and 7.

【0021】セラミックグリーンシート3には、導電ペ
ーストが印刷されておらず、従って、セラミックグリー
ンシート3は、無地のセラミックグリーンシートとされ
ている。
No conductive paste is printed on the ceramic green sheet 3, so that the ceramic green sheet 3 is a plain ceramic green sheet.

【0022】図2に示したセラミックグリーンシート4
〜7を積層することにより得られた積層体では、内部電
極8,9が交互に積層体の上面または下面に露出される
ように構成される。
The ceramic green sheet 4 shown in FIG.
In the laminate obtained by laminating Nos. To 7, internal electrodes 8 and 9 are configured to be alternately exposed on the upper surface or the lower surface of the laminate.

【0023】セラミック焼結体2を得るにあたっては、
上記セラミックグリーンシート4〜7を適宜の枚数積層
し、さらに、セラミックグリーンシート3のような無地
のセラミックグリーンシートを適宜の枚数積層すること
によって得られた積層体を焼成する。
In obtaining the ceramic sintered body 2,
An appropriate number of the above-described ceramic green sheets 4 to 7 are laminated, and a laminate obtained by laminating an appropriate number of plain ceramic green sheets such as the ceramic green sheets 3 is fired.

【0024】このようにして、図1に示したセラミック
焼結体2が得られる。セラミック焼結体2では、上述し
た内部電極8がセラミック焼結体2の上面2aに引き出
されている。他方の内部電極9は図示されていない。従
って、複数の内部電極8,9は、セラミック焼結体2の
取付け面となる下面と平行な方向に積層されており、各
内部電極8,9は該取付け面と直交する方向に延ばされ
ていることになる。
Thus, the ceramic sintered body 2 shown in FIG. 1 is obtained. In the ceramic sintered body 2, the above-described internal electrode 8 is drawn out to the upper surface 2 a of the ceramic sintered body 2. The other internal electrode 9 is not shown. Therefore, the plurality of internal electrodes 8 and 9 are stacked in a direction parallel to the lower surface serving as a mounting surface of the ceramic sintered body 2, and each of the internal electrodes 8 and 9 is extended in a direction orthogonal to the mounting surface. Will be.

【0025】また、セラミック焼結体2においては、セ
ラミック焼結体2の上面2aに引き出されている内部電
極8と、下面2bに引き出されている内部電極9とを交
互に積層してなる積層コンデンサユニットが、矢印A方
向において、3つ形成されている。なお、矢印A方向
は、上記内部電極8,9の積層方向に相当する。
In the ceramic sintered body 2, the internal electrodes 8 extending to the upper surface 2a of the ceramic sintered body 2 and the internal electrodes 9 extending to the lower surface 2b are alternately laminated. Three capacitor units are formed in the direction of arrow A. The direction of arrow A corresponds to the direction in which the internal electrodes 8 and 9 are stacked.

【0026】上記のようにして第1〜第3の積層コンデ
ンサユニットB〜Dが構成される。なお、積層コンデン
サユニットB〜D間には、それぞれ、内部電極が積層さ
れていない領域E,Fが形成されている。この内部電極
が構成されていない領域E,Fは、無地のセラミックグ
リーンシート3を適宜の枚数積層することにより構成さ
れればよい。
The first to third multilayer capacitor units BD are configured as described above. Regions E and F where no internal electrodes are laminated are formed between the multilayer capacitor units BD. The regions E and F where the internal electrodes are not formed may be formed by laminating an appropriate number of plain ceramic green sheets 3.

【0027】図1(b)に示すように、セラミック焼結
体2の上面2a上には、複数の第1の外部電極13〜1
5が形成されている。外部電極13〜15は、それぞ
れ、積層コンデンサユニットB〜Dにおいて内部電極8
に接続されている。また、セラミック焼結体2の下面2
b上には、全面に第2の外部電極16が内部電極9に接
続されるように形成されている。外部電極13〜16
は、例えば、Auペーストのような導電ペーストの塗布
・焼付により形成されるが、蒸着、スパッタリングもし
くはメッキ等の他の導電膜形成方法により形成してもよ
い。
As shown in FIG. 1B, on the upper surface 2a of the ceramic sintered body 2, a plurality of first external electrodes 13 to 1 are provided.
5 are formed. The external electrodes 13 to 15 are respectively connected to the internal electrodes 8 in the multilayer capacitor units BD.
It is connected to the. The lower surface 2 of the ceramic sintered body 2
On the surface b, a second external electrode 16 is formed so as to be connected to the internal electrode 9 over the entire surface. External electrodes 13-16
Is formed, for example, by applying and baking a conductive paste such as an Au paste, but may be formed by another conductive film forming method such as vapor deposition, sputtering, or plating.

【0028】積層マイクロチップコンデンサ1では、上
記第1の外部電極13〜15のそれぞれと、第2の外部
電極16とでそれぞれ、上記第1〜第3の積層コンデン
サユニットB〜Dが構成される。従って、電気的に独立
した第1〜第3のコンデンサユニットB〜Dを形成する
ことができるので、各積層コンデンサユニットにおける
静電容量を出させることにより、様々な静電容量を取り
出すことができる。もっとも、第1〜第3の積層コンデ
ンサユニットB〜Dにより得られる静電容量はすべて同
一であってもよい。
In the multilayer microchip capacitor 1, the first to third multilayer capacitor units BD are formed by the first external electrodes 13 to 15 and the second external electrode 16, respectively. . Therefore, since the first to third capacitor units B to D that are electrically independent can be formed, various capacitances can be taken out by making the capacitance of each multilayer capacitor unit appear. . However, the capacitances obtained by the first to third multilayer capacitor units BD may all be the same.

【0029】また、積層マイクロチップコンデンサ1を
用いる場合、第1〜第3の積層コンデンサユニットB〜
Dの何れか1つを用いてもよく、任意の2個の積層コン
デンサユニットを並列接続するように電気的に接続して
用いてもよく、3個の積層コンデンサユニットの全てを
用いてもよい。すなわち、3個の積層コンデンサユニッ
トが構成されているので、第1の外部電極13〜15の
接続方法を変えることにより、様々な大きさの静電容量
を取り出すことができる。
When the multilayer microchip capacitor 1 is used, the first to third multilayer capacitor units B to
D may be used, any two of the multilayer capacitor units may be electrically connected so as to be connected in parallel, or all of the three multilayer capacitor units may be used. . That is, since three multilayer capacitor units are configured, various sizes of capacitance can be obtained by changing the connection method of the first external electrodes 13 to 15.

【0030】本実施例の積層マイクロチップコンデンサ
1では、下面すなわち外部電極16が形成されている面
が基板上に実装される面とされている。従って、基板の
電極ランドに第2の外部電極16が電気的に接続される
ことになる。他方、第1の内部電極13〜15は、例え
ばボンディングワイヤーにより外部と電気的に接続する
ことができる。従って、上記ボンディングワイヤーによ
る接続の態様を変更することにより、様々な静電容量を
取り出すことができる。
In the multilayer microchip capacitor 1 of this embodiment, the lower surface, that is, the surface on which the external electrodes 16 are formed is the surface to be mounted on the substrate. Therefore, the second external electrode 16 is electrically connected to the electrode land of the substrate. On the other hand, the first internal electrodes 13 to 15 can be electrically connected to the outside by, for example, bonding wires. Therefore, various capacitances can be obtained by changing the connection mode by the bonding wires.

【0031】もっとも、特に図示はしないが、第1の外
部電極13〜15と同様に、セラミック焼結体2の下面
2b上に、コンデンサユニットB〜Dに応じてそれぞれ
独立の第2の外部電極を形成してもよい。すなわち、セ
ラミック焼結体2の下面2b上において、3個の第2の
外部電極を形成してもよい。
Although not specifically shown, like the first external electrodes 13 to 15, independent second external electrodes are provided on the lower surface 2 b of the ceramic sintered body 2 in accordance with the capacitor units BD. May be formed. That is, three second external electrodes may be formed on the lower surface 2b of the ceramic sintered body 2.

【0032】図3(a),(b)は、本発明の第2の実
施例に係る積層マイクロチップコンデンサに用いられる
セラミック焼結体及び該積層マイクロチップコンデンサ
の外観を示す斜視図である。
FIGS. 3A and 3B are perspective views showing a ceramic sintered body used for a multilayer microchip capacitor according to a second embodiment of the present invention and the appearance of the multilayer microchip capacitor.

【0033】第2の実施例の積層マイクロチップコンデ
ンサ21では、直方体状のセラミック焼結体22が用い
られている。セラミック焼結体22内には、セラミック
層を介して重なり合うように複数の内部電極が配置され
ている。この構造を、製造方法を参照しつつ図4を参照
して説明する。
In the multilayer microchip capacitor 21 of the second embodiment, a rectangular parallelepiped ceramic sintered body 22 is used. In the ceramic sintered body 22, a plurality of internal electrodes are arranged so as to overlap with a ceramic layer interposed therebetween. This structure will be described with reference to FIGS.

【0034】セラミック焼結体22においては、複数の
積層コンデンサユニットG〜Kが構成されている。この
うち、積層コンデンサユニットGが構成されている部分
では、第1の実施例と同様にして内部電極が積層されて
いる。すなわち、上面22aに引き出されている内部電
極8と下面22bに引き出されている内部電極(図示せ
ず)が交互に積層されて積層コンデンサユニットGが構
成されている。
In the ceramic sintered body 22, a plurality of multilayer capacitor units G to K are formed. Of these, in the portion where the multilayer capacitor unit G is configured, the internal electrodes are stacked in the same manner as in the first embodiment. In other words, the internal electrodes 8 extending to the upper surface 22a and the internal electrodes (not shown) extending to the lower surface 22b are alternately laminated to form a multilayer capacitor unit G.

【0035】他方、積層コンデンサユニットH〜Kは、
分割型内部電極を用いて構成されている。ここで、分割
型内部電極とは、内部電極8に相当する内部電極を、矢
印B方向に、すなわち内部電極引出方向と直交する方向
に分割した内部電極をいうものとする。
On the other hand, the multilayer capacitor units HK are:
It is configured using a split type internal electrode. Here, the split-type internal electrode refers to an internal electrode obtained by dividing the internal electrode corresponding to the internal electrode 8 in the direction of arrow B, that is, in the direction orthogonal to the internal electrode drawing direction.

【0036】従って、積層コンデンサユニットHと積層
コンデンサユニットIとは、矢印B方向に沿って配置さ
れている。同様に積層コンデンサユニットJと積層コン
デンサユニットKとも、矢印B方向に沿って配置されて
いる。
Accordingly, the multilayer capacitor unit H and the multilayer capacitor unit I are arranged along the arrow B direction. Similarly, both the multilayer capacitor unit J and the multilayer capacitor unit K are arranged along the arrow B direction.

【0037】このうち、積層コンデンサユニットH,I
が構成されている部分を製造する工程を図4を参照して
説明する。図4に示すように、複数枚のセラミックグリ
ーンシート23a〜23hを用意する。このうち、セラ
ミックグリーンシート23a,23bには、導電ペース
トは印刷されておらず、従って、セラミックグリーンシ
ート23a,23bは無地のセラミックグリーンシート
である。
Among them, the multilayer capacitor units H and I
The process of manufacturing the part having the structure will be described with reference to FIG. As shown in FIG. 4, a plurality of ceramic green sheets 23a to 23h are prepared. Among them, the conductive paste is not printed on the ceramic green sheets 23a and 23b, and therefore, the ceramic green sheets 23a and 23b are plain ceramic green sheets.

【0038】セラミックグリーンシート23c,23
e,23gでは、それぞれ、分割型内部電極24,25
が矢印B方向に隔てて形成されている。分割型内部電極
24,25は、図4において、セラミックグリーンシー
ト23c,23e,23gの上端縁に引き出されてい
る。他方、セラミックグリーンシート23d,23f,
23hの片面には、内部電極26が形成されている。内
部電極26は、セラミックグリーンシート23d,23
f,23hの下端縁に引き出されている。
Ceramic green sheets 23c, 23
e and 23g, the split type internal electrodes 24 and 25, respectively.
Are formed at intervals in the direction of arrow B. In FIG. 4, the split internal electrodes 24 and 25 are extended to the upper edges of the ceramic green sheets 23c, 23e and 23g. On the other hand, ceramic green sheets 23d, 23f,
An internal electrode 26 is formed on one surface of 23h. The internal electrodes 26 are made of ceramic green sheets 23d, 23
f, 23h.

【0039】上記セラミックグリーンシート23a〜2
3hを図4に示すように積層し、得られた積層体を加圧
した後、焼成することにより、上記積層コンデンサユニ
ット部分H,Iが構成される。
The above ceramic green sheets 23a-2
4 are laminated as shown in FIG. 4, and the obtained laminated body is pressed and then fired, whereby the multilayer capacitor unit portions H and I are formed.

【0040】残りの積層コンデンサユニットJ,Kも同
様に構成されている。上記積層コンデンサユニットG〜
Kから静電容量を取り出すために、セラミック焼結体の
22の上面22a上には、第1の外部電極27〜31が
形成されている。また、セラミック焼結体22の下面2
2b上には、第2の外部電極32が全面に形成されてい
る。外部電極27は、積層コンデンサユニットGの静電
容量を取り出すために設けられている。外部電極28,
29は、矢印B方向において隔てられている。同様に外
部電極30,31も矢印B方向において隔てられてい
る。外部電極28〜31は、それぞれ、積層コンデンサ
ユニットH〜Kにおける静電容量を取り出すために形成
されている。
The remaining multilayer capacitor units J and K have the same configuration. The above multilayer capacitor unit G ~
To take out the capacitance from K, first external electrodes 27 to 31 are formed on the upper surface 22a of the ceramic sintered body 22. The lower surface 2 of the ceramic sintered body 22
A second external electrode 32 is formed on the entire surface of 2b. The external electrodes 27 are provided to extract the capacitance of the multilayer capacitor unit G. External electrode 28,
29 are separated in the direction of arrow B. Similarly, the external electrodes 30, 31 are also separated in the direction of arrow B. The external electrodes 28 to 31 are formed to take out the capacitance in the multilayer capacitor units H to K, respectively.

【0041】よって、本実施例の積層マイクロチップコ
ンデンサ1では、上記複数の第1の外部電極27〜31
と、第2の外部電極32とを用いることにより、様々な
静電容量を取り出すことができる。
Therefore, in the multilayer microchip capacitor 1 of this embodiment, the plurality of first external electrodes 27 to 31 are provided.
And the second external electrode 32, various capacitances can be obtained.

【0042】本実施例においても、各積層コンデンサユ
ニットG〜Kにおける内部電極積層数及び内部電極の面
積を変更することにより、各積層コンデンサユニットG
〜Kから取り出される静電容量を全て異ならせることも
可能であり、かつ全ての積層コンデンサユニットG〜K
で取り出される静電容量を同一としてもよい。
Also in this embodiment, by changing the number of laminated internal electrodes and the area of the internal electrodes in each of the multilayer capacitor units G to K, each multilayer capacitor unit G
To K can be made different from each other, and all the multilayer capacitor units G to K
May be the same.

【0043】いずれの場合においても、第1の外部電極
27〜31の接続態様を変更することにより、様々な静
電容量を得ることができる。本実施例においても、第2
の外部電極22bが基板上に取り付ける際の取付け面と
なる。従って、第1の外部電極27〜31を例えばボン
ディングワイヤーで接合する場合、ボンディングワイヤ
ーによる接続態様を変更することにより、上記のように
様々な静電容量を取り出すことができる。
In any case, various capacitances can be obtained by changing the connection mode of the first external electrodes 27 to 31. In this embodiment, the second
The external electrodes 22b serve as mounting surfaces when mounted on the substrate. Therefore, when the first external electrodes 27 to 31 are joined by, for example, a bonding wire, various capacitances can be obtained as described above by changing the connection mode by the bonding wire.

【0044】なお、本実施例では、第2の外部電極32
は、セラミック焼結体22の下面22bの全面に形成さ
れていたが、下面において、複数の第2の外部電極を形
成してもよい。すなわち、例えば、上面22a上に形成
された第1の外部電極27〜31と対応するように、下
面22b上に複数の第2の外部電極を形成してもよく、
あるいは、上面22aとは異なる態様で複数の第2の外
部電極を下面22b上に形成してもよい。
In this embodiment, the second external electrode 32
Is formed on the entire lower surface 22b of the ceramic sintered body 22, but a plurality of second external electrodes may be formed on the lower surface. That is, for example, a plurality of second external electrodes may be formed on the lower surface 22b so as to correspond to the first external electrodes 27 to 31 formed on the upper surface 22a,
Alternatively, a plurality of second external electrodes may be formed on the lower surface 22b in a manner different from the upper surface 22a.

【0045】図5(a)〜(c)は、本発明の第3の実
施例に係る積層マイクロチップコンデンサを説明するた
めの図であり、(a)はセラミック焼結体の外観を示す
斜視図、(b)は積層マイクロチップコンデンサの縦断
面図、(c)は積層マイクロチップコンデンサの外観を
示す斜視図である。
FIGS. 5A to 5C are views for explaining a multilayer microchip capacitor according to a third embodiment of the present invention. FIG. 5A is a perspective view showing the appearance of a ceramic sintered body. FIG. 1B is a vertical cross-sectional view of the multilayer microchip capacitor, and FIG.

【0046】積層マイクロチップコンデンサ41では、
直方体状のセラミック焼結体42が用いられている。セ
ラミック焼結体42は、後述の接続電極が設けられてい
ることを除いては、第1の実施例で用いられたセラミッ
ク焼結体2とほぼ同様に構成されている。従って、同一
部分については、同一の参照番号を付することにより、
その説明を省略する。
In the multilayer microchip capacitor 41,
A rectangular parallelepiped ceramic sintered body 42 is used. The ceramic sintered body 42 has substantially the same configuration as the ceramic sintered body 2 used in the first embodiment, except that a connection electrode described later is provided. Therefore, the same parts are given the same reference numbers,
The description is omitted.

【0047】セラミック焼結体42では、矢印A方向に
沿って複数の内部電極がセラミック層を介して重なり合
うように積層されており、それによって、3個の積層コ
ンデンサユニット部分B〜Dが構成されている。各積層
コンデンサユニットB〜Dにおいては、セラミック焼結
体42の上面42aに引き出されている内部電極8と、
下面42bに引き出されている内部電極9とが交互に積
層されている。
In the ceramic sintered body 42, a plurality of internal electrodes are stacked so as to overlap with each other via a ceramic layer along the direction of arrow A, thereby forming three multilayer capacitor unit portions BD. ing. In each of the multilayer capacitor units B to D, an internal electrode 8 led to the upper surface 42a of the ceramic sintered body 42;
The internal electrodes 9 extending to the lower surface 42b are alternately stacked.

【0048】さらに、焼結体42では、焼結体42の一
方端面42cの近傍において、上面42aと下面42b
とに至るように接続電極43が形成されている。この接
続電極43及び第1のコンデンサユニットBが構成され
ている部分を得るためのセラミックグリーンシート及び
内部電極形状を図6に示す。
Further, in the sintered body 42, an upper surface 42a and a lower surface 42b are provided near one end surface 42c of the sintered body 42.
And the connection electrode 43 is formed. FIG. 6 shows a ceramic green sheet and an internal electrode shape for obtaining a portion where the connection electrode 43 and the first capacitor unit B are formed.

【0049】図6に示すように、複数枚のセラミックグ
リーンシート44a〜44iが用いられる。セラミック
グリーンシート44a,44b,44d,44eは無地
のセラミックグリーンシートである。セラミックグリー
ンシート44cの片面には、内部電極と同様の導電ペー
ストを複利印刷することにより接続電極43が形成され
ている。この場合、接続電極43は、セラミックグリー
ンシート44cの上端縁から下端縁に至るにように形成
されている。
As shown in FIG. 6, a plurality of ceramic green sheets 44a to 44i are used. The ceramic green sheets 44a, 44b, 44d, 44e are plain ceramic green sheets. The connection electrode 43 is formed on one surface of the ceramic green sheet 44c by subjecting the same conductive paste as the internal electrode to compound printing. In this case, the connection electrode 43 is formed so as to extend from the upper edge to the lower edge of the ceramic green sheet 44c.

【0050】他方、セラミックグリーンシート44f〜
44iにおいては、第1の実施例の場合と同様に、内部
電極8と内部電極9とが交互に印刷されている。上記セ
ラミックグリーンシート44a〜44iを積層し、さら
に第2,第3の積層コンデンサユニットを構成するため
のセラミックグリーンシート及び内部電極を積層し、積
層方向に加圧することにより積層体を得る。このように
して得られた積層体を焼成することにより、セラミック
焼結体42を得ることができる。
On the other hand, the ceramic green sheets 44f-
At 44i, the internal electrodes 8 and the internal electrodes 9 are printed alternately as in the case of the first embodiment. The above-mentioned ceramic green sheets 44a to 44i are laminated, and further, the ceramic green sheets and internal electrodes for constituting the second and third multilayer capacitor units are laminated, and a laminate is obtained by pressing in the laminating direction. By firing the thus obtained laminate, a ceramic sintered body 42 can be obtained.

【0051】図5(c)に戻り、セラミック焼結体42
の上面42a上には、複数の第1の外部電極45〜47
と、第3の外部電極48とが形成されている。第1の外
部電極45〜47は、それぞれ、積層体コンデンサユニ
ットB〜Dにおける静電容量を取り出すために設けられ
ている。すなわち、第1の外部電極45〜47は、第1
の実施例における第1の外部電極13〜15に相当す
る。
Returning to FIG. 5C, the ceramic sintered body 42
The plurality of first external electrodes 45 to 47
And a third external electrode 48. The first external electrodes 45 to 47 are provided to extract the capacitance of the multilayer capacitor units B to D, respectively. That is, the first external electrodes 45 to 47
Correspond to the first external electrodes 13 to 15 in the embodiment.

【0052】本実施例では、上記接続電極43の上端に
電気的に接続されるように、第3の外部電極48が形成
されている。他方、セラミック焼結体42の下面42b
上には、全面に第2の外部電極49が形成されている。
従って、第2の外部電極49は接続電極43により第3
の外部電極48に電気的に接続されている。
In this embodiment, a third external electrode 48 is formed so as to be electrically connected to the upper end of the connection electrode 43. On the other hand, the lower surface 42b of the ceramic sintered body 42
On the entire surface, a second external electrode 49 is formed.
Therefore, the second external electrode 49 is connected to the third electrode by the connection electrode 43.
Are externally connected to the external electrodes 48.

【0053】よって、本実施例の積層コンデンサ41で
は、基板上に第2の外部電極49から実装した場合、第
1の外部電極45〜47及び第3の外部電極48を用い
て、例えばボンディングワイヤーにより外部と接続する
ことができる。すなわち、第2の外部電極49が第3の
外部電極48に電気的に接続されているので、電気的接
続をすべてセラミック焼結体42の上面42a側で行う
ことができる。
Therefore, in the multilayer capacitor 41 of the present embodiment, when the second external electrode 49 is mounted on the substrate, the first external electrodes 45 to 47 and the third external electrode 48 are used to form, for example, a bonding wire. Can be connected to the outside. That is, since the second external electrode 49 is electrically connected to the third external electrode 48, all the electrical connections can be made on the upper surface 42 a side of the ceramic sintered body 42.

【0054】より好ましくは、図5(c)に示すよう
に、第1の外部電極45〜47及び第3の外部電極48
上に、適宜の金属球状のバンプ電極50を形成する。バ
ンプ電極50を形成しておけば、積層マイクロチップコ
ンデンサ41を上面側を取付け面とし、フェイスダウン
ボンディング方式で基板上に容易に実装することができ
る。逆に積層マイクロチップコンデンサ41の上面側
に、他の部品や基板等を載置することもできる。
More preferably, as shown in FIG. 5C, the first external electrodes 45 to 47 and the third external electrodes 48
An appropriate metal spherical bump electrode 50 is formed thereon. If the bump electrode 50 is formed, the multilayer microchip capacitor 41 can be easily mounted on a substrate by a face-down bonding method with the upper surface side as a mounting surface. Conversely, other components, substrates, and the like can be placed on the upper surface side of the multilayer microchip capacitor 41.

【0055】すなわち、積層マイクロチップコンデンサ
41を基板上に実装する場合、バンプ電極50側を基板
上の電極ランドに接触させるように配置することによ
り、積層マイクロチップコンデンサ41を、ボンディン
グワイヤーを用いることなく容易に面実装することがで
きる。
That is, when the multilayer microchip capacitor 41 is mounted on the substrate, the bump electrodes 50 are arranged so as to be in contact with the electrode lands on the substrate. And can be easily surface mounted.

【0056】[0056]

【発明の効果】請求項1に記載の発明に係る積層マイク
ロチップコンデンサでは、セラミック焼結体の下面と平
行な方向に沿ってセラミック層を介して複数の内部電極
が積層されており、複数の内部電極がセラミック焼結体
の上面または下面に引き出されており、セラミック焼結
体の上面に形成された複数の第1の外部電極と、下面に
形成された第2の外部電極との間で、独立した複数の積
層コンデンサユニットが構成されることになる。従っ
て、第1の外部電極を外部と接続するにあたり、その接
続態様を変更することにより、様々な静電容量を取り出
すことができる。
According to the multilayer microchip capacitor according to the first aspect of the present invention, a plurality of internal electrodes are laminated via a ceramic layer along a direction parallel to the lower surface of the ceramic sintered body. An internal electrode is extended to the upper or lower surface of the ceramic sintered body, and a plurality of first external electrodes formed on the upper surface of the ceramic sintered body and a second external electrode formed on the lower surface are interposed. Thus, a plurality of independent multilayer capacitor units are configured. Therefore, when the first external electrode is connected to the outside, various capacitances can be obtained by changing the connection mode.

【0057】従って、例えば、光通信関係機器やICパ
ッケージ内に実装される高周波用の積層マイクロチップ
コンデンサとして用いた場合、上記第1の外部電極の接
続態様を変更することにより、静電容量を容易に調整す
ることができる。言い換えれば、設計値と、実際に必要
とされる静電容量とが異なる場合、積層マイクロチップ
コンデンサの容量を、該必要とされる静電容量に容易に
近づけることができる。
Therefore, for example, when used as a high-frequency laminated microchip capacitor mounted in an optical communication device or an IC package, the capacitance of the first external electrode is changed by changing the connection mode of the first external electrode. It can be easily adjusted. In other words, when the design value is different from the actually required capacitance, the capacitance of the multilayer microchip capacitor can be easily brought close to the required capacitance.

【0058】従って、高周波用途に適した積層マイクロ
チップコンデンサを提供することができ、高周波機器の
製造工程の簡略化を図り得る。また、請求項1に記載の
発明に係る積層マイクロチップコンデンサでは、上記複
数の第1の外部電極と第2の外部電極との間で独立した
複数の積層コンデンサユニットが構成されている。従っ
て、従来複数個の積層コンデンサが必要であった部分
を、より少ない数の積層マイクロチップコンデンサを用
いて構成することができ、実装密度を高め得るととも
に、電気的接続作業の簡略化を図ることができる。
Therefore, a multilayer microchip capacitor suitable for high frequency applications can be provided, and the manufacturing process of high frequency devices can be simplified. In the multilayer microchip capacitor according to the first aspect of the present invention, a plurality of independent multilayer capacitor units are configured between the plurality of first external electrodes and the second external electrodes. Therefore, a portion requiring a plurality of multilayer capacitors in the past can be configured by using a smaller number of multilayer microchip capacitors, thereby increasing the mounting density and simplifying the electrical connection work. Can be.

【0059】請求項2に記載の発明に係る積層マイクロ
チップコンデンサでは、第2の外部電極が焼結体の下面
において複数形成されているため、より一層様々な静電
容量を取り出すことができる。
In the multilayer microchip capacitor according to the second aspect of the present invention, since a plurality of second external electrodes are formed on the lower surface of the sintered body, more various capacitances can be taken out.

【0060】請求項3に記載の発明では、内部電極の積
層方向及びセラミック焼結体の上下面方向に直交する方
向において分割された分割型内部電極を有するため、内
部電極積層方向及びセラミック焼結体の上下面方向と直
交する上記方向に沿っても複数の積層コンデンサユニッ
トを構成することができる。従って、より一層多くの積
層コンデンサユニットを構成することができるため、多
種多様な静電容量を取り出すことができる。
According to the third aspect of the present invention, since the split type internal electrode is divided in the direction perpendicular to the lamination direction of the internal electrodes and the upper and lower surfaces of the ceramic sintered body, the internal electrode laminating direction and the ceramic A plurality of multilayer capacitor units can be formed along the above-mentioned direction orthogonal to the upper and lower surfaces of the body. Therefore, since a larger number of multilayer capacitor units can be configured, a wide variety of capacitances can be obtained.

【0061】請求項4に記載の発明では、上記分割型内
部電極を有する積層マイクロチップコンデンサにおい
て、セラミック焼結体の下面に第2の外部電極が複数形
成されているため、より一層様々な静電容量を取り出す
ことができる。
According to the fourth aspect of the present invention, in the multilayer microchip capacitor having the split-type internal electrodes, a plurality of second external electrodes are formed on the lower surface of the ceramic sintered body. Capacitance can be taken out.

【0062】請求項5に記載の発明では、複数の第1の
外部電極バンプ電極が形成されているので、該バンプ電
極が形成されている側からフェイスダウンボンディング
方式で積層マイクロチップコンデンサを基板上に容易に
実装することができる。しかもバンプ接続を用いるた
め、電気的接続部分の長さに起因する電気的特性の劣化
が生じ難いため、高周波用途に適した積層マイクロチッ
プコンデンサを提供することができる。
According to the fifth aspect of the present invention, since the plurality of first external electrode bump electrodes are formed, the multilayer microchip capacitor is mounted on the substrate by face-down bonding from the side where the bump electrodes are formed. Can be easily implemented. In addition, since the bump connection is used, the electrical characteristics hardly deteriorate due to the length of the electrical connection portion, so that a multilayer microchip capacitor suitable for high frequency applications can be provided.

【0063】請求項6に記載の発明では、セラミック焼
結体の下面において第2の外部電極に接続されており、
セラミック焼結体の上面において第3の外部電極に接続
されている接続電極が備えられているので、セラミック
焼結体の上面に配置された複数の第1の外部電極と上記
第3の外部電極とが外部との電気的接続部分となる。す
なわち、セラミック焼結体の下面に形成された第2の外
部電極を外部と電気的に接続する必要がない。
In the invention according to claim 6, the lower surface of the ceramic sintered body is connected to the second external electrode,
Since the connection electrode connected to the third external electrode is provided on the upper surface of the ceramic sintered body, the plurality of first external electrodes and the third external electrode arranged on the upper surface of the ceramic sintered body are provided. Are electrical connection parts with the outside. That is, it is not necessary to electrically connect the second external electrode formed on the lower surface of the ceramic sintered body to the outside.

【0064】従って、例えば、セラミック焼結体の下面
をセラミック基板上に実装する際の実装面とした場合、
実装後にセラミック焼結体の上面において複数の第1の
外部電極及び第3の外部電極に適宜ボンディングワイヤ
ーを接続することにより、電気的接続を行うことができ
る。すなわち、ボンディングワイヤーのような単一の電
気的接続手段を用いて、しかもセラミック焼結体の上面
のみにおいて、すべての電気的接続作業を行うことがで
きる。よって、製造工程の簡略化を果たし得る。
Therefore, for example, when the lower surface of the ceramic sintered body is used as a mounting surface for mounting on a ceramic substrate,
After the mounting, electrical connection can be made by appropriately connecting bonding wires to the plurality of first external electrodes and the third external electrodes on the upper surface of the ceramic sintered body. That is, all electrical connection operations can be performed using a single electrical connection means such as a bonding wire and only on the upper surface of the ceramic sintered body. Therefore, the manufacturing process can be simplified.

【0065】請求項7に記載の発明では、複数の第1の
外部電極及び第3の外部電極上にバンプ電極が形成され
ているので、該バンプ電極が形成されている側からフェ
イスダウンボンディング方式で積層マイクロチップコン
デンサを基板上に容易に実装することができる。しかも
バンプ接続を用いるため、電気的接続部分の長さに起因
する電気的特性の劣化が生じ難いため、高周波用途に適
した積層マイクロチップコンデンサを提供することがで
きる。
In the invention according to claim 7, since the bump electrodes are formed on the plurality of first external electrodes and the third external electrodes, the face-down bonding method is used from the side where the bump electrodes are formed. Thus, the multilayer microchip capacitor can be easily mounted on the substrate. Moreover, since the bump connection is used, the electrical characteristics hardly deteriorate due to the length of the electrical connection portion, so that a multilayer microchip capacitor suitable for high frequency applications can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の第1の実施例で用いられる
セラミック焼結体を示す斜視図、(b)は第1の実施例
に係る積層マイクロチップコンデンサを示す斜視図。
FIG. 1A is a perspective view showing a ceramic sintered body used in a first embodiment of the present invention, and FIG. 1B is a perspective view showing a multilayer microchip capacitor according to the first embodiment.

【図2】第1の実施例においてセラミック焼結体を製造
するのに用いられたセラミックグリーンシート及びその
表面に形成される内部電極形状を説明するための分解斜
視図。
FIG. 2 is an exploded perspective view for explaining a ceramic green sheet used for manufacturing a ceramic sintered body and a shape of an internal electrode formed on a surface of the ceramic green sheet in the first embodiment.

【図3】(a)は、本発明の第1の実施例で用いられる
セラミック焼結体を示す斜視図、(b)は第1の実施例
に係る積層マイクロチップコンデンサを示す斜視図。
FIG. 3A is a perspective view showing a ceramic sintered body used in a first embodiment of the present invention, and FIG. 3B is a perspective view showing a multilayer microchip capacitor according to the first embodiment.

【図4】第2の実施例においてセラミック焼結体を製造
するのに用いられたセラミックグリーンシート及びその
表面に形成される内部電極形状を説明するための分解斜
視図。
FIG. 4 is an exploded perspective view for explaining a ceramic green sheet used for manufacturing a ceramic sintered body and a shape of an internal electrode formed on a surface of the ceramic green sheet in the second embodiment.

【図5】(a)は第3の実施例に用いられるセラミック
焼結体を示す斜視図、(b)は該セラミック焼結体の縦
断面図、(c)は第3の実施例に係る積層マイクロチッ
プコンデンサの外観を示す斜視図。
5A is a perspective view showing a ceramic sintered body used in a third embodiment, FIG. 5B is a longitudinal sectional view of the ceramic sintered body, and FIG. FIG. 2 is a perspective view showing the appearance of the multilayer microchip capacitor.

【図6】第3の実施例においてセラミック焼結体を製造
するのに用いられたセラミックグリーンシート及びその
表面に形成される内部電極形状を説明するための分解斜
視図。
FIG. 6 is an exploded perspective view for explaining a ceramic green sheet used for manufacturing a ceramic sintered body and a shape of an internal electrode formed on a surface of the ceramic green sheet in the third embodiment.

【図7】(a)は従来の積層マイクロチップコンデンサ
に用いられているセラミック焼結体を示す斜視図、
(b)は従来の積層マイクロチップコンデンサの外観を
示す斜視図。
FIG. 7A is a perspective view showing a ceramic sintered body used for a conventional multilayer microchip capacitor;
(B) is a perspective view showing the appearance of a conventional multilayer microchip capacitor.

【図8】従来の積層マイクロチップコンデンサを得るの
に用いられたセラミックグリーンシート及びその片面に
形成される内部電極形状を説明するための略図的分解斜
視図。
FIG. 8 is a schematic exploded perspective view illustrating a ceramic green sheet used to obtain a conventional multilayer microchip capacitor and the shape of an internal electrode formed on one surface thereof.

【符号の説明】[Explanation of symbols]

1…積層マイクロチップコンデンサ 2…セラミック焼結体 2a…上面 2b…下面 12…内部電極 13〜15…第1の外部電極 16…第2の外部電極 B〜D…積層コンデンサユニット 8〜11…導電ペースト 21…積層マイクロチップコンデンサ 22…焼結体 22a…上面 22b…下面 24,25…分割型内部電極 26…内部電極 27〜31…第1の外部電極 32…第2の外部電極 41…積層マイクロチップコンデンサ 42…セラミック焼結体 42a…上面 42b…下面 43…接続電極 46〜48…第1の外部電極 45…第2の外部電極 49…第3の外部電極 50…バンプ電極 DESCRIPTION OF SYMBOLS 1 ... Multilayer microchip capacitor 2 ... Ceramic sintered body 2a ... Upper surface 2b ... Lower surface 12 ... Internal electrode 13-15 ... 1st external electrode 16 ... 2nd external electrode BD ... Multilayer capacitor unit 8-11 ... Conduction Paste 21 ... Laminated microchip capacitor 22 ... Sintered body 22a ... Top surface 22b ... Bottom surface 24,25 ... Split type internal electrode 26 ... Internal electrode 27-31 ... First external electrode 32 ... Second external electrode 41 ... Laminated micro Chip capacitor 42 Ceramic sintered body 42a Upper surface 42b Lower surface 43 Connection electrodes 46 to 48 First external electrode 45 Second external electrode 49 Third external electrode 50 Bump electrode

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 上面と、下面とを有するセラミック焼結
体と、 前記セラミック焼結体内において該セラミック焼結体の
下面と平行な方向に沿ってセラミック層を介して重なり
合うように配置された複数の内部電極とを備え、 複数の内部電極は、静電容量を取り出すために、その端
縁の一部がセラミック焼結体の上面または下面に露出さ
れており、 前記セラミック焼結体の上面に形成された複数の第1の
外部電極と、 セラミック焼結体の下面に形成された少なくとも1つの
第2の外部電極とをさらに備え、 複数の第1の外部電極と、第2の外部電極との間で複数
種の静電容量を取り出すことが可能とされていることを
特徴とする積層マイクロチップコンデンサ。
1. A ceramic sintered body having an upper surface and a lower surface, and a plurality of ceramic sintered bodies arranged in the ceramic sintered body so as to overlap with each other via a ceramic layer along a direction parallel to the lower surface of the ceramic sintered body. In order to take out the capacitance, a part of the edge of the plurality of internal electrodes is exposed on the upper surface or the lower surface of the ceramic sintered body, and on the upper surface of the ceramic sintered body. A plurality of first external electrodes formed, and at least one second external electrode formed on a lower surface of the ceramic sintered body; a plurality of first external electrodes; a second external electrode; A multilayer microchip capacitor characterized in that it is possible to take out a plurality of types of capacitance between the capacitors.
【請求項2】 前記第2の外部電極が複数形成されてい
る、請求項1に記載の積層マイクロチップコンデンサ。
2. The multilayer microchip capacitor according to claim 1, wherein a plurality of the second external electrodes are formed.
【請求項3】 少なくとも2以上の内部電極が、内部電
極積層方向及びセラミック焼結体の上下面方向に直交す
る方向において分割された分割型内部電極とされてお
り、分割型内部電極が積層されている部分において、焼
結体の上面に、内部電極積層方向及びセラミック焼結体
の上下面方向に直交する方向に分割された複数の第1の
外部電極が形成されている、請求項1または2に記載の
積層マイクロチップコンデンサ。
3. At least two or more internal electrodes are divided internal electrodes divided in a direction perpendicular to the internal electrode laminating direction and the upper and lower surfaces of the ceramic sintered body. A plurality of first external electrodes divided in a direction orthogonal to the internal electrode laminating direction and the upper and lower surface directions of the ceramic sintered body are formed on the upper surface of the sintered body in the portion where 3. The multilayer microchip capacitor according to item 2.
【請求項4】 前記分割型内部電極が形成されている部
分において、焼結体の下面に、内部電極積層方向及び焼
結体の上下面方向と直交する方向に分割された複数の第
2の外部電極が形成されている、請求項3に記載の積層
マイクロチップコンデンサ。
4. In a portion where the split-type internal electrodes are formed, a plurality of second portions divided on a lower surface of the sintered body in a direction orthogonal to an internal electrode laminating direction and upper and lower surfaces of the sintered body. The multilayer microchip capacitor according to claim 3, wherein an external electrode is formed.
【請求項5】 前記複数の第1の外部電極上に形成され
たバンプ電極をさらに備えることを特徴とする、請求項
1〜4のいずれかに記載の積層マイクロチップコンデン
サ。
5. The multilayer microchip capacitor according to claim 1, further comprising a bump electrode formed on the plurality of first external electrodes.
【請求項6】 下端が前記セラミック焼結体の下面にお
いて第2の外部電極に接続されており、上端がセラミッ
ク焼結体の上面に至るように、セラミック焼結体内に形
成された接続電極と、 前記接続電極の上端に接続されるように、セラミック焼
結体の上面に形成された第3の外部電極とをさらに備え
る請求項1,3に記載の積層マイクロチップコンデン
サ。
6. A connection electrode formed in a ceramic sintered body such that a lower end is connected to a second external electrode on a lower surface of the ceramic sintered body and an upper end reaches an upper surface of the ceramic sintered body. The multilayer microchip capacitor according to claim 1, further comprising a third external electrode formed on an upper surface of the ceramic sintered body so as to be connected to an upper end of the connection electrode.
【請求項7】 前記第1の外部電極及び第3の外部電極
上に、それぞれバンプ電極が形成されている、請求項6
に記載の積層マイクロチップコンデンサ。
7. A bump electrode is formed on each of the first external electrode and the third external electrode.
3. The multilayer microchip capacitor according to item 1.
JP14625498A 1998-05-27 1998-05-27 Multilayer microchip capacitors Expired - Lifetime JP3551763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14625498A JP3551763B2 (en) 1998-05-27 1998-05-27 Multilayer microchip capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14625498A JP3551763B2 (en) 1998-05-27 1998-05-27 Multilayer microchip capacitors

Publications (2)

Publication Number Publication Date
JPH11340080A true JPH11340080A (en) 1999-12-10
JP3551763B2 JP3551763B2 (en) 2004-08-11

Family

ID=15403589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14625498A Expired - Lifetime JP3551763B2 (en) 1998-05-27 1998-05-27 Multilayer microchip capacitors

Country Status (1)

Country Link
JP (1) JP3551763B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025673A1 (en) * 2002-09-10 2004-03-25 Tdk Corporation Multilayer capacitor
JP2004235491A (en) * 2003-01-31 2004-08-19 Tdk Corp Composite electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025673A1 (en) * 2002-09-10 2004-03-25 Tdk Corporation Multilayer capacitor
US7075774B2 (en) 2002-09-10 2006-07-11 Tdk Corporation Multilayer capacitor
US7196897B2 (en) 2002-09-10 2007-03-27 Tdk Corporation Multilayer capacitor
US7224569B2 (en) 2002-09-10 2007-05-29 Tdk Corporation Multilayer capacitor
US7224572B2 (en) 2002-09-10 2007-05-29 Tdk Corporation Multilayer capacitor
JP2004235491A (en) * 2003-01-31 2004-08-19 Tdk Corp Composite electronic component

Also Published As

Publication number Publication date
JP3551763B2 (en) 2004-08-11

Similar Documents

Publication Publication Date Title
TWI400731B (en) Capacitor device and method for manufacturing the same
JP4905498B2 (en) Multilayer ceramic electronic components
US4947286A (en) Multilayer capacitor device
US9024202B2 (en) Electronic chip component and board having the same mounted thereon
US20020105788A1 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP2004502315A (en) Ceramic multilayer capacitor array
US10141116B2 (en) Composite electronic component and resistor device
JP3334669B2 (en) Piezoelectric resonance components
JP2010041030A (en) Multilayer ceramic electronic component
WO2008050657A1 (en) Laminate capacitor
US20070217122A1 (en) Capacitor
JP2004063664A (en) Multilayer ceramic substrate with cavity
JP2002330044A (en) Surface mount type electronic component
US20160196921A1 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
SE516870C2 (en) Process for the preparation of multilayer ceramic substrates
JP2001155953A (en) Multi-terminal laminated ceramic capacitor for three- dimensional mounting
JP3551763B2 (en) Multilayer microchip capacitors
JP2587851Y2 (en) Multilayer capacitors
JPH06314634A (en) Capacitor array
JP2000106322A (en) Laminated ceramic capacitor
JP2005223042A (en) Thick-film electronic component and its manufacturing method
JP4906990B2 (en) Through-type multilayer ceramic capacitors for three-dimensional mounting
JP2002343640A (en) Laminated ceramic electronic component
JP2002289467A (en) Multilayer ceramic capacitor and mounting substrate thereof
JP2006128523A (en) Composite capacitor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 10

EXPY Cancellation because of completion of term