JPH11338982A - Ｉｃメモリカードシステム装置及びそのｉｃメモリカード - Google Patents
Ｉｃメモリカードシステム装置及びそのｉｃメモリカードInfo
- Publication number
- JPH11338982A JPH11338982A JP10142716A JP14271698A JPH11338982A JP H11338982 A JPH11338982 A JP H11338982A JP 10142716 A JP10142716 A JP 10142716A JP 14271698 A JP14271698 A JP 14271698A JP H11338982 A JPH11338982 A JP H11338982A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory card
- terminal
- key
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
- G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
Abstract
(57)【要約】
【課題】 ＩＣメモリカードの不正な複製品、偽造品及
び模造品を使用できなくするＩＣメモリカードシステム
装置及びそのＩＣメモリカードを得る。 【解決手段】 端末機３で決定した任意のキーデータｋ
から、ＩＣメモリカード２及び端末機３で、所定の方法
でそれぞれｇ(ｋ)を算出し、更に他の所定の方法でそれ
ぞれｆ(ｋ)を算出し、該算出した各ｇ(ｋ)が同じである
か否かをＩＣメモリカード２で調べ、算出した各ｆ(ｋ)
が同じであるか否かを端末機３で調べるようにし、各ｇ
(ｋ)が一致した後各ｆ(ｋ)が一致して始めて、ＩＣメモ
リカード２が正当なカードであることを端末機３は認識
するようにした。
び模造品を使用できなくするＩＣメモリカードシステム
装置及びそのＩＣメモリカードを得る。 【解決手段】 端末機３で決定した任意のキーデータｋ
から、ＩＣメモリカード２及び端末機３で、所定の方法
でそれぞれｇ(ｋ)を算出し、更に他の所定の方法でそれ
ぞれｆ(ｋ)を算出し、該算出した各ｇ(ｋ)が同じである
か否かをＩＣメモリカード２で調べ、算出した各ｆ(ｋ)
が同じであるか否かを端末機３で調べるようにし、各ｇ
(ｋ)が一致した後各ｆ(ｋ)が一致して始めて、ＩＣメモ
リカード２が正当なカードであることを端末機３は認識
するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタとフォン
トカード、ゲーム機とゲームカード、カーナビゲーショ
ンシステムと地図データカード等のように、特定の端末
機と特定のＩＣメモリカードが組み合わされることによ
って所定の機能を実現するＩＣメモリカードシステム装
置とそのＩＣメモリカードに関する。
トカード、ゲーム機とゲームカード、カーナビゲーショ
ンシステムと地図データカード等のように、特定の端末
機と特定のＩＣメモリカードが組み合わされることによ
って所定の機能を実現するＩＣメモリカードシステム装
置とそのＩＣメモリカードに関する。
【０００２】
【従来の技術】従来、ＩＣメモリカードは、パソコンの
外部記憶媒体、プリンタのフォントデータやプログラム
コードの格納等に広く使用されている。特に、特定の端
末機と特定のＩＣメモリカードが組み合わされて始めて
所定の機能を実現するようなＩＣメモリカードシステム
装置がある。該ＩＣメモリカードシステム装置として、
例えば、プリンタとフォントカード、ゲーム機とゲーム
カード又はカーナビゲーションシステムと地図データカ
ード等がある。このようなＩＣメモリカードシステム装
置におけるＩＣメモリカードは、データを格納するため
のＲＯＭを主なデバイスとして構成されており、ＩＣメ
モリカード本体の製造コストは安価であるが、ＩＣメモ
リカードに格納されているデータの開発にコストがかか
るため、ＩＣメモリカードのコストは高価なものになっ
ていた。
外部記憶媒体、プリンタのフォントデータやプログラム
コードの格納等に広く使用されている。特に、特定の端
末機と特定のＩＣメモリカードが組み合わされて始めて
所定の機能を実現するようなＩＣメモリカードシステム
装置がある。該ＩＣメモリカードシステム装置として、
例えば、プリンタとフォントカード、ゲーム機とゲーム
カード又はカーナビゲーションシステムと地図データカ
ード等がある。このようなＩＣメモリカードシステム装
置におけるＩＣメモリカードは、データを格納するため
のＲＯＭを主なデバイスとして構成されており、ＩＣメ
モリカード本体の製造コストは安価であるが、ＩＣメモ
リカードに格納されているデータの開発にコストがかか
るため、ＩＣメモリカードのコストは高価なものになっ
ていた。
【０００３】
【発明が解決しようとする課題】このため、このような
ＩＣメモリカードにおいては、格納されているデータを
第三者が複製してＩＣメモリカードを模造又は偽造した
場合、正規の製品よりも安価に販売することができ、そ
の結果、正規のＩＣメモリカード開発者は正当な利益を
上げることができず大きな損害を被ることになる。この
ようなことを防止するために、第３者によって不正にＩ
Ｃメモリカードの複製、模造及び偽造されることを防止
しなければならないという問題があった。
ＩＣメモリカードにおいては、格納されているデータを
第三者が複製してＩＣメモリカードを模造又は偽造した
場合、正規の製品よりも安価に販売することができ、そ
の結果、正規のＩＣメモリカード開発者は正当な利益を
上げることができず大きな損害を被ることになる。この
ようなことを防止するために、第３者によって不正にＩ
Ｃメモリカードの複製、模造及び偽造されることを防止
しなければならないという問題があった。
【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、端末機とＩＣメモリカードが
特別な認証手順を行い、ＩＣメモリカードが正当なもの
であることを端末機が確認したうえで始めて通常の動作
を行うことができるようにして、ＩＣメモリカードの不
正な複製品、偽造品及び模造品を使用できなくするＩＣ
メモリカードシステム装置及びそのＩＣメモリカードを
得ることを目的とする。
めになされたものであり、端末機とＩＣメモリカードが
特別な認証手順を行い、ＩＣメモリカードが正当なもの
であることを端末機が確認したうえで始めて通常の動作
を行うことができるようにして、ＩＣメモリカードの不
正な複製品、偽造品及び模造品を使用できなくするＩＣ
メモリカードシステム装置及びそのＩＣメモリカードを
得ることを目的とする。
【０００５】なお、本発明と構成が異なるが、特開平９
-１７９９５０号公報では、ＩＣカードとサービス提供
装置との相互確認を行うために、入力された乱数をそれ
ぞれ暗号作成用の関数によって演算し、演算した結果を
比較照合してその一致をもって相互の正当性を確認する
構成の、リーダ・ライタ装置等のサービス提供装置及び
ＩＣカードが開示されている。また、本発明と目的及び
構成が異なるが、特開平４−１９１７８７号公報では、
端末情報発行センターの公開情報と端末の公開情報を用
いて公開鍵を生成する公開鍵生成方法及び公開鍵生成シ
ステムが開示されている。
-１７９９５０号公報では、ＩＣカードとサービス提供
装置との相互確認を行うために、入力された乱数をそれ
ぞれ暗号作成用の関数によって演算し、演算した結果を
比較照合してその一致をもって相互の正当性を確認する
構成の、リーダ・ライタ装置等のサービス提供装置及び
ＩＣカードが開示されている。また、本発明と目的及び
構成が異なるが、特開平４−１９１７８７号公報では、
端末情報発行センターの公開情報と端末の公開情報を用
いて公開鍵を生成する公開鍵生成方法及び公開鍵生成シ
ステムが開示されている。
【０００６】
【課題を解決するための手段】この発明に係るＩＣメモ
リカードシステム装置は、情報処理機器等からなる端末
機にＩＣメモリカードを接続してなるＩＣメモリカード
システム装置において、ＩＣメモリカードが接続される
と、任意のキーデータを決定して該キーデータを基に所
定の異なる方法で第１データ及び第２データを算出する
と共に、キーデータ及び第１データを、接続されたＩＣ
メモリカードに出力する端末機と、該端末機に接続して
使用され、端末機から出力されるキーデータを基に所定
の異なる方法で第３データ及び第４データを算出すると
共に、端末機から入力された第１データと該第３データ
とが同一であるか否かを判定し、同一であると判定する
と、第４データを端末機に出力するＩＣメモリカードと
で構成され、端末機は、算出した第２データとＩＣメモ
リカードから入力される第４データとが同一であるか否
かを判定し、同一でないと判定すると、接続されたＩＣ
メモリカードの使用を禁止するものである。
リカードシステム装置は、情報処理機器等からなる端末
機にＩＣメモリカードを接続してなるＩＣメモリカード
システム装置において、ＩＣメモリカードが接続される
と、任意のキーデータを決定して該キーデータを基に所
定の異なる方法で第１データ及び第２データを算出する
と共に、キーデータ及び第１データを、接続されたＩＣ
メモリカードに出力する端末機と、該端末機に接続して
使用され、端末機から出力されるキーデータを基に所定
の異なる方法で第３データ及び第４データを算出すると
共に、端末機から入力された第１データと該第３データ
とが同一であるか否かを判定し、同一であると判定する
と、第４データを端末機に出力するＩＣメモリカードと
で構成され、端末機は、算出した第２データとＩＣメモ
リカードから入力される第４データとが同一であるか否
かを判定し、同一でないと判定すると、接続されたＩＣ
メモリカードの使用を禁止するものである。
【０００７】また、この発明に係るＩＣメモリカードシ
ステム装置は、請求項１において、ＩＣメモリカード
は、端末機から入力された第１データと算出した第３デ
ータとが同一でないと判定すると、端末機への第４デー
タの出力を禁止し、端末機は、ＩＣメモリカードから第
４データが入力されないことから、接続されたＩＣメモ
リカードの使用を禁止するものである。
ステム装置は、請求項１において、ＩＣメモリカード
は、端末機から入力された第１データと算出した第３デ
ータとが同一でないと判定すると、端末機への第４デー
タの出力を禁止し、端末機は、ＩＣメモリカードから第
４データが入力されないことから、接続されたＩＣメモ
リカードの使用を禁止するものである。
【０００８】また、この発明に係るＩＣメモリカードシ
ステム装置は、請求項１又は請求項２のいずれかにおい
て、ＩＣメモリカードは、端末機から入力された任意の
キーデータを格納するキーデータ格納部と、端末機から
入力された第１データを格納する第１データ格納部と、
キーデータ格納部に格納されたキーデータを基に第３デ
ータを算出する第３データ演算部と、キーデータ格納部
に格納されたキーデータを基に該第３データ演算部とは
異なる方法で第４データを算出する第４データ演算部
と、該第４データ演算部で算出された第４データを格納
する第４データ格納部と、第１データ格納部に格納され
た第１データと、第３データ演算部で算出された第３デ
ータとが同一であるか否かを判定するデータ判定部とを
備え、該データ判定部は、同一でないと判定すると、第
４データ格納部に格納されている第４データの端末機へ
の出力を禁止するものである。
ステム装置は、請求項１又は請求項２のいずれかにおい
て、ＩＣメモリカードは、端末機から入力された任意の
キーデータを格納するキーデータ格納部と、端末機から
入力された第１データを格納する第１データ格納部と、
キーデータ格納部に格納されたキーデータを基に第３デ
ータを算出する第３データ演算部と、キーデータ格納部
に格納されたキーデータを基に該第３データ演算部とは
異なる方法で第４データを算出する第４データ演算部
と、該第４データ演算部で算出された第４データを格納
する第４データ格納部と、第１データ格納部に格納され
た第１データと、第３データ演算部で算出された第３デ
ータとが同一であるか否かを判定するデータ判定部とを
備え、該データ判定部は、同一でないと判定すると、第
４データ格納部に格納されている第４データの端末機へ
の出力を禁止するものである。
【０００９】また、この発明に係るＩＣメモリカードシ
ステム装置は、請求項１から請求項３のいずれかにおい
て、第１データ及び第３データは、キーデータを基に同
一方法でそれぞれ算出され、第２データ及び第４データ
は、キーデータを基に第１データ及び第３データを算出
する方法とは異なる同一方法でそれぞれ算出されるもの
である。
ステム装置は、請求項１から請求項３のいずれかにおい
て、第１データ及び第３データは、キーデータを基に同
一方法でそれぞれ算出され、第２データ及び第４データ
は、キーデータを基に第１データ及び第３データを算出
する方法とは異なる同一方法でそれぞれ算出されるもの
である。
【００１０】また、この発明に係るＩＣメモリカードシ
ステム装置は、請求項４において、第１データから第４
データは、キーデータを基にそれぞれ算術関数を用いて
算出されるものである。
ステム装置は、請求項４において、第１データから第４
データは、キーデータを基にそれぞれ算術関数を用いて
算出されるものである。
【００１１】また、この発明に係るＩＣメモリカードシ
ステム装置は、請求項４において、キーデータは、所定
の方法で暗号化されたデータであり、第１データ及び第
３データ、並びに第２データ及び第４データの内、いず
れか一方は、暗号化されたキーデータを所定の方法で解
読してそれぞれ得られ、他方は、キーデータを基に所定
の算術関数を用いて算出されるものである。
ステム装置は、請求項４において、キーデータは、所定
の方法で暗号化されたデータであり、第１データ及び第
３データ、並びに第２データ及び第４データの内、いず
れか一方は、暗号化されたキーデータを所定の方法で解
読してそれぞれ得られ、他方は、キーデータを基に所定
の算術関数を用いて算出されるものである。
【００１２】また、この発明に係るＩＣメモリカード
は、情報処理機器等からなる端末機にＩＣメモリカード
を接続してなるＩＣメモリカードシステム装置における
ＩＣメモリカードにおいて、端末機から出力された任意
のキーデータを格納するキーデータ格納部と、該任意の
キーデータを基に端末機で算出され出力された第１デー
タを格納する第１データ格納部と、キーデータ格納部に
格納されたキーデータを基に所定の方法で第３データを
算出する第３データ演算部と、キーデータ格納部に格納
されたキーデータを基に、該第３データ演算部とは異な
る所定の方法で第４データを算出する第４データ演算部
と、該第４データ演算部で算出された第４データを格納
する第４データ格納部と、第１データ格納部に格納され
た第１データと、第３データ演算部で算出された第３デ
ータとが同一であるか否かを判定するデータ判定部とを
備え、該データ判定部は、同一でないと判定すると、第
４データ格納部に格納されている第４データの端末機へ
の出力を禁止するものである。
は、情報処理機器等からなる端末機にＩＣメモリカード
を接続してなるＩＣメモリカードシステム装置における
ＩＣメモリカードにおいて、端末機から出力された任意
のキーデータを格納するキーデータ格納部と、該任意の
キーデータを基に端末機で算出され出力された第１デー
タを格納する第１データ格納部と、キーデータ格納部に
格納されたキーデータを基に所定の方法で第３データを
算出する第３データ演算部と、キーデータ格納部に格納
されたキーデータを基に、該第３データ演算部とは異な
る所定の方法で第４データを算出する第４データ演算部
と、該第４データ演算部で算出された第４データを格納
する第４データ格納部と、第１データ格納部に格納され
た第１データと、第３データ演算部で算出された第３デ
ータとが同一であるか否かを判定するデータ判定部とを
備え、該データ判定部は、同一でないと判定すると、第
４データ格納部に格納されている第４データの端末機へ
の出力を禁止するものである。
【００１３】また、この発明に係るＩＣメモリカード
は、請求項７において、データ判定部は、端末機から入
力された第１データと算出された第３データとが同一で
あると判定すると、端末機からの要求に応じて第４デー
タを端末機に出力するものである。
は、請求項７において、データ判定部は、端末機から入
力された第１データと算出された第３データとが同一で
あると判定すると、端末機からの要求に応じて第４デー
タを端末機に出力するものである。
【００１４】また、この発明に係るＩＣメモリカード
は、請求項７又は請求項８のいずれかにおいて、第３デ
ータは、キーデータを基に第１データが算出された方法
と同一の方法で算出されるものである。
は、請求項７又は請求項８のいずれかにおいて、第３デ
ータは、キーデータを基に第１データが算出された方法
と同一の方法で算出されるものである。
【００１５】また、この発明に係るＩＣメモリカード
は、請求項９において、第３データ及び第４データは、
キーデータを基にそれぞれ異なる算術関数を用いて算出
されるものである。
は、請求項９において、第３データ及び第４データは、
キーデータを基にそれぞれ異なる算術関数を用いて算出
されるものである。
【００１６】また、この発明に係るＩＣメモリカード
は、請求項９において、キーデータは、所定の方法で暗
号化されたデータであり、第３データ及び第４データの
内、いずれか一方は、暗号化されたキーデータを所定の
方法で解読して得られ、他方は、キーデータを基に所定
の算術関数を用いて算出されるものである。
は、請求項９において、キーデータは、所定の方法で暗
号化されたデータであり、第３データ及び第４データの
内、いずれか一方は、暗号化されたキーデータを所定の
方法で解読して得られ、他方は、キーデータを基に所定
の算術関数を用いて算出されるものである。
【００１７】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
ＩＣメモリカードシステム装置を示した概略のブロック
図である。図１において、ＩＣメモリカードシステム装
置１は、ＩＣメモリカード２と、該ＩＣメモリカード２
が接続されＩＣメモリカード２にあらかじめ格納された
データを使用することによって所定の機能を実現するこ
とができる端末機３とで構成されている。端末機３は、
接続されたＩＣメモリカード２が不正に作られたもので
あるか否かの識別を行い、不正に作られたものであると
判定すると該ＩＣメモリカード２の使用を停止し、不正
に作られたものではないと判定すると所定の機能が実現
できるように該ＩＣメモリカード２の動作制御を行う。
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
ＩＣメモリカードシステム装置を示した概略のブロック
図である。図１において、ＩＣメモリカードシステム装
置１は、ＩＣメモリカード２と、該ＩＣメモリカード２
が接続されＩＣメモリカード２にあらかじめ格納された
データを使用することによって所定の機能を実現するこ
とができる端末機３とで構成されている。端末機３は、
接続されたＩＣメモリカード２が不正に作られたもので
あるか否かの識別を行い、不正に作られたものであると
判定すると該ＩＣメモリカード２の使用を停止し、不正
に作られたものではないと判定すると所定の機能が実現
できるように該ＩＣメモリカード２の動作制御を行う。
【００１８】ＩＣメモリカード２は、所定の機能を実現
するためのデータが格納されたメモリブロック１１と、
アドレスデコーダ１２と、第１レジスタ１３と、第２レ
ジスタ１４と、第３レジスタ１５とを備えている。更
に、ＩＣメモリカード２は、端末機３から入力されるキ
ーデータｋに対する所定の関数ｇの値ｇ(ｋ)を演算する
ｇ(ｋ)演算部１６と、端末機３から入力されるキーデー
タｋに対する所定の関数ｆの値ｆ(ｋ)を演算するｆ(ｋ)
演算部１７と、比較回路部１８と、該比較回路部１８に
よって制御されるゲート回路部１９とを備えている。な
お、ＩＣメモリカード２は、コネクタ等からなる接続手
段を用いて端末機３と電気的に接続されるが、図１では
該接続手段を省略している。また、関数ｇ及び関数ｆ
は、異なるものである。
するためのデータが格納されたメモリブロック１１と、
アドレスデコーダ１２と、第１レジスタ１３と、第２レ
ジスタ１４と、第３レジスタ１５とを備えている。更
に、ＩＣメモリカード２は、端末機３から入力されるキ
ーデータｋに対する所定の関数ｇの値ｇ(ｋ)を演算する
ｇ(ｋ)演算部１６と、端末機３から入力されるキーデー
タｋに対する所定の関数ｆの値ｆ(ｋ)を演算するｆ(ｋ)
演算部１７と、比較回路部１８と、該比較回路部１８に
よって制御されるゲート回路部１９とを備えている。な
お、ＩＣメモリカード２は、コネクタ等からなる接続手
段を用いて端末機３と電気的に接続されるが、図１では
該接続手段を省略している。また、関数ｇ及び関数ｆ
は、異なるものである。
【００１９】メモリブロック１１は、アドレスバス２
１、データバス２２及び複数の信号線からなる制御信号
線２３を介して端末機３と接続されている。アドレスデ
コーダ１２は、アドレスバス２１に接続され、更に第１
レジスタ１３、第２レジスタ１４及び第３レジスタ１５
に接続されている。第１レジスタ１３は、ｇ(ｋ)演算部
１６及びｆ(ｋ)演算部１７に接続され、更にデータバス
２２及び制御信号線２３に接続されている。第２レジス
タ１４は、比較回路部１８に接続され、更にデータバス
２２及び制御信号線２３に接続されており、比較回路部
１８は、更にｇ(ｋ)演算部１６及びゲート回路部１９と
それぞれ接続されている。また、ｆ(ｋ）演算部１７
は、第３レジスタ１５に接続され、第３レジスタ１５
は、ゲート回路部１９に接続されている。更に、ゲート
回路部１９は、データバス２２及び制御信号線２３に接
続されている。
１、データバス２２及び複数の信号線からなる制御信号
線２３を介して端末機３と接続されている。アドレスデ
コーダ１２は、アドレスバス２１に接続され、更に第１
レジスタ１３、第２レジスタ１４及び第３レジスタ１５
に接続されている。第１レジスタ１３は、ｇ(ｋ)演算部
１６及びｆ(ｋ)演算部１７に接続され、更にデータバス
２２及び制御信号線２３に接続されている。第２レジス
タ１４は、比較回路部１８に接続され、更にデータバス
２２及び制御信号線２３に接続されており、比較回路部
１８は、更にｇ(ｋ)演算部１６及びゲート回路部１９と
それぞれ接続されている。また、ｆ(ｋ）演算部１７
は、第３レジスタ１５に接続され、第３レジスタ１５
は、ゲート回路部１９に接続されている。更に、ゲート
回路部１９は、データバス２２及び制御信号線２３に接
続されている。
【００２０】メモリブロック１１は、少なくとも１つの
ＩＣメモリで形成されており、制御信号線２３を介して
入力されるカードイネーブル信号ＣＤＥ＃、アウトプッ
トイネーブル信号ＯＥ＃及びライトイネーブル信号ＷＥ
＃等の制御信号が入力される。更に、メモリブロック１
１は、アドレスバス２１を介してアドレスデータが端末
機３より入力され、データバスを介して端末機３との間
でデータの入出力を行う。なお、カードイネーブル信号
ＣＤＥ＃、アウトプットイネーブル信号ＯＥ＃及びライ
トイネーブル信号ＷＥ＃の符号に付けられた＃は、信号
レベルの反転を示すものであり、Ｌｏｗアクティブであ
ることを示している。
ＩＣメモリで形成されており、制御信号線２３を介して
入力されるカードイネーブル信号ＣＤＥ＃、アウトプッ
トイネーブル信号ＯＥ＃及びライトイネーブル信号ＷＥ
＃等の制御信号が入力される。更に、メモリブロック１
１は、アドレスバス２１を介してアドレスデータが端末
機３より入力され、データバスを介して端末機３との間
でデータの入出力を行う。なお、カードイネーブル信号
ＣＤＥ＃、アウトプットイネーブル信号ＯＥ＃及びライ
トイネーブル信号ＷＥ＃の符号に付けられた＃は、信号
レベルの反転を示すものであり、Ｌｏｗアクティブであ
ることを示している。
【００２１】アドレスデコーダ１２は、アドレスバス２
１を介して入力されるアドレスデータに応じて、第１レ
ジスタ１３、第２レジスタ１４及び第３レジスタ１５に
対するイネーブル信号を生成して出力する。第１レジス
タ１３は、端末機３から入力されるキーデータｋを格納
するために使用され、第２レジスタ１４は、端末機３か
ら入力されるｇ（ｋ)を格納するために使用される。更
に、第３レジスタ１５は、ｆ(ｋ)演算部１７で算出され
たｆ(ｋ)を格納するために使用される。
１を介して入力されるアドレスデータに応じて、第１レ
ジスタ１３、第２レジスタ１４及び第３レジスタ１５に
対するイネーブル信号を生成して出力する。第１レジス
タ１３は、端末機３から入力されるキーデータｋを格納
するために使用され、第２レジスタ１４は、端末機３か
ら入力されるｇ（ｋ)を格納するために使用される。更
に、第３レジスタ１５は、ｆ(ｋ)演算部１７で算出され
たｆ(ｋ)を格納するために使用される。
【００２２】比較回路部１８は、端末機３から入力され
第２レジスタ１４に格納されたｇ(ｋ)と、ｇ(ｋ)演算部
１６で算出されたｇ(ｋ)とを比較し、該比較結果に応じ
てゲート回路部１９の動作制御を行う。ゲート回路部１
９は、制御信号線２３から入力されるアウトプットイネ
ーブル信号ＯＥ＃の第３レジスタ１５への出力制御を行
うと共に、第３レジスタ１５に格納されたｆ(ｋ)のデー
タバス２２への出力制御を行う。ここで、第１レジスタ
１３は、格納されたデータを常時ｇ(ｋ)演算部１６及び
ｆ(ｋ)演算部１７へ出力し、第２レジスタ１４は、格納
されたデータを常時比較回路部１８へ出力している。ま
た、第３レジスタ１５は、ｆ(ｋ)演算部１７から出力さ
れるデータを常時更新して格納している。
第２レジスタ１４に格納されたｇ(ｋ)と、ｇ(ｋ)演算部
１６で算出されたｇ(ｋ)とを比較し、該比較結果に応じ
てゲート回路部１９の動作制御を行う。ゲート回路部１
９は、制御信号線２３から入力されるアウトプットイネ
ーブル信号ＯＥ＃の第３レジスタ１５への出力制御を行
うと共に、第３レジスタ１５に格納されたｆ(ｋ)のデー
タバス２２への出力制御を行う。ここで、第１レジスタ
１３は、格納されたデータを常時ｇ(ｋ)演算部１６及び
ｆ(ｋ)演算部１７へ出力し、第２レジスタ１４は、格納
されたデータを常時比較回路部１８へ出力している。ま
た、第３レジスタ１５は、ｆ(ｋ)演算部１７から出力さ
れるデータを常時更新して格納している。
【００２３】このような構成において、ＩＣメモリカー
ド２が端末機３に接続された際にＩＣメモリカードシス
テム装置１によって行われるＩＣメモリカード２の識別
動作について説明する。端末機３は、ＩＣメモリカード
２が接続されたことを検知すると、任意のキーデータｋ
を決め、該キーデータｋに対する所定の関数ｇの値ｇ
(ｋ)を算出する。端末機３は、任意のキーデータｋを格
納する第１レジスタ１３のアドレスを示すアドレスデー
タをアドレスバス２１へ出力すると共にＬｏｗレベルの
ライトイネーブル信号ＷＥ＃を制御信号線２３へ出力
し、更にデータバス２２へキーデータｋを出力する。
ド２が端末機３に接続された際にＩＣメモリカードシス
テム装置１によって行われるＩＣメモリカード２の識別
動作について説明する。端末機３は、ＩＣメモリカード
２が接続されたことを検知すると、任意のキーデータｋ
を決め、該キーデータｋに対する所定の関数ｇの値ｇ
(ｋ)を算出する。端末機３は、任意のキーデータｋを格
納する第１レジスタ１３のアドレスを示すアドレスデー
タをアドレスバス２１へ出力すると共にＬｏｗレベルの
ライトイネーブル信号ＷＥ＃を制御信号線２３へ出力
し、更にデータバス２２へキーデータｋを出力する。
【００２４】アドレスデコーダ１２は、アドレスバス２
１から入力されたアドレスデータをデコードし、第１レ
ジスタ１３のみをイネーブルにする。第１レジスタ１３
は、制御信号線２３からＬｏｗレベルのライトイネーブ
ル信号ＷＥ＃が入力され、データバス２２から入力され
るキーデータｋを格納する。次に、端末機３は、算出し
たｇ(ｋ)を格納する第２レジスタ１４のアドレスを示す
アドレスデータをアドレスバス２１へ出力すると共にＬ
ｏｗレベルのライトイネーブル信号ＷＥ＃を制御信号線
２３へ出力し、更にデータバス２２へｇ(ｋ)を出力す
る。
１から入力されたアドレスデータをデコードし、第１レ
ジスタ１３のみをイネーブルにする。第１レジスタ１３
は、制御信号線２３からＬｏｗレベルのライトイネーブ
ル信号ＷＥ＃が入力され、データバス２２から入力され
るキーデータｋを格納する。次に、端末機３は、算出し
たｇ(ｋ)を格納する第２レジスタ１４のアドレスを示す
アドレスデータをアドレスバス２１へ出力すると共にＬ
ｏｗレベルのライトイネーブル信号ＷＥ＃を制御信号線
２３へ出力し、更にデータバス２２へｇ(ｋ)を出力す
る。
【００２５】アドレスデコーダ１２は、アドレスバス２
１から入力されたアドレスデータをデコードし、第２レ
ジスタ１４のみをイネーブルにする。第２レジスタ１４
は、制御信号線２３からＬｏｗレベルのライトイネーブ
ル信号ＷＥ＃が入力され、データバス２２から入力され
るｇ(ｋ)を格納する。ｇ(ｋ)演算部１６は、第１レジス
タ１３にキーデータｋが格納されると該キーデータｋを
第１レジスタ１３から与えられてｇ(ｋ)を算出し、該算
出したｇ(ｋ)を比較回路部１８に出力する。また、ｆ
(ｋ)演算部１７は、第１レジスタ１３にキーデータｋが
格納されると該キーデータｋを第１レジスタ１３から与
えられてｆ(ｋ)を算出し、該算出したｆ(ｋ)を第３レジ
スタ１５に格納する。
１から入力されたアドレスデータをデコードし、第２レ
ジスタ１４のみをイネーブルにする。第２レジスタ１４
は、制御信号線２３からＬｏｗレベルのライトイネーブ
ル信号ＷＥ＃が入力され、データバス２２から入力され
るｇ(ｋ)を格納する。ｇ(ｋ)演算部１６は、第１レジス
タ１３にキーデータｋが格納されると該キーデータｋを
第１レジスタ１３から与えられてｇ(ｋ)を算出し、該算
出したｇ(ｋ)を比較回路部１８に出力する。また、ｆ
(ｋ)演算部１７は、第１レジスタ１３にキーデータｋが
格納されると該キーデータｋを第１レジスタ１３から与
えられてｆ(ｋ)を算出し、該算出したｆ(ｋ)を第３レジ
スタ１５に格納する。
【００２６】比較回路部１８は、ｇ(ｋ)演算部１６から
入力されたｇ(ｋ)と第２レジスタ１４に格納されたｇ
(ｋ)とを比較し、該比較した結果、同じであればゲート
回路部１９をイネーブルにして動作させる。ゲート回路
部１９は、端末機３から制御信号線２３へ出力されたＬ
ｏｗレベルのアウトプットイネーブル信号ＯＥ＃を第３
レジスタ１５に出力し、端末機３の要求に応じて第３レ
ジスタ１５から出力されるｆ(ｋ)をデータバス２２へ出
力する。一方、比較回路部１８で比較を行った結果、異
なっていれば、比較回路部１８は、ゲート回路部１９の
動作を停止させる。ゲート回路部１９は、第３レジスタ
１５へのアウトプットイネーブル信号ＯＥ＃の入力を遮
断すると共に、第３レジスタ１５に格納されたｆ(ｋ)が
データバス２２へ出力されないように、第３レジスタ１
５とデータバス２２との接続を遮断する。
入力されたｇ(ｋ)と第２レジスタ１４に格納されたｇ
(ｋ)とを比較し、該比較した結果、同じであればゲート
回路部１９をイネーブルにして動作させる。ゲート回路
部１９は、端末機３から制御信号線２３へ出力されたＬ
ｏｗレベルのアウトプットイネーブル信号ＯＥ＃を第３
レジスタ１５に出力し、端末機３の要求に応じて第３レ
ジスタ１５から出力されるｆ(ｋ)をデータバス２２へ出
力する。一方、比較回路部１８で比較を行った結果、異
なっていれば、比較回路部１８は、ゲート回路部１９の
動作を停止させる。ゲート回路部１９は、第３レジスタ
１５へのアウトプットイネーブル信号ＯＥ＃の入力を遮
断すると共に、第３レジスタ１５に格納されたｆ(ｋ)が
データバス２２へ出力されないように、第３レジスタ１
５とデータバス２２との接続を遮断する。
【００２７】端末機３は、キーデータｋ及びｇ(ｋ)をＩ
Ｃメモリカード２へ出力した後、キーデータｋに対する
関数ｆの値ｆ(ｋ)を算出する。更に、端末機３は、第３
レジスタ１５のアドレスを示すアドレスデータをアドレ
スバス２１へ出力すると共にＬｏｗレベルのアウトプッ
トイネーブル信号ＯＥ＃を制御信号線２３へ出力して、
ＩＣメモリカード２側で算出されたｆ(ｋ)を第３レジス
タ１５から読み出す。端末機３は、該読み出したｆ(ｋ)
と算出したｆ(ｋ)とを比較し、同じである場合、ＩＣメ
モリカード２が正規のものであることを認識し、ＩＣメ
モリカード２に対して正常な動作を行わせる。ＩＣメモ
リカード２より読み出したｆ(ｋ)と算出したｆ(ｋ)とが
異なる場合、ＩＣメモリカード２は不正なものであると
してＩＣメモリカード２に対する動作を停止してＩＣメ
モリカード２の使用を停止する。
Ｃメモリカード２へ出力した後、キーデータｋに対する
関数ｆの値ｆ(ｋ)を算出する。更に、端末機３は、第３
レジスタ１５のアドレスを示すアドレスデータをアドレ
スバス２１へ出力すると共にＬｏｗレベルのアウトプッ
トイネーブル信号ＯＥ＃を制御信号線２３へ出力して、
ＩＣメモリカード２側で算出されたｆ(ｋ)を第３レジス
タ１５から読み出す。端末機３は、該読み出したｆ(ｋ)
と算出したｆ(ｋ)とを比較し、同じである場合、ＩＣメ
モリカード２が正規のものであることを認識し、ＩＣメ
モリカード２に対して正常な動作を行わせる。ＩＣメモ
リカード２より読み出したｆ(ｋ)と算出したｆ(ｋ)とが
異なる場合、ＩＣメモリカード２は不正なものであると
してＩＣメモリカード２に対する動作を停止してＩＣメ
モリカード２の使用を停止する。
【００２８】ここで、関数ｇ又は関数ｆは、例えば算術
関数又はその組み合わせを使用しており、例えばべき
乗、積、和を組み合わせた算術関数である。具体的に
は、下記（１）式等が考えられる。 Ｓ(ｋ)＝Ｃn・ｋn＋Ｃn-1・ｋn-1＋…＋Ｃ1・ｋ1＋Ｃ0……………（１） なお、（１）式において、ｎは任意の整数であり、Ｃn
は任意の値である。
関数又はその組み合わせを使用しており、例えばべき
乗、積、和を組み合わせた算術関数である。具体的に
は、下記（１）式等が考えられる。 Ｓ(ｋ)＝Ｃn・ｋn＋Ｃn-1・ｋn-1＋…＋Ｃ1・ｋ1＋Ｃ0……………（１） なお、（１）式において、ｎは任意の整数であり、Ｃn
は任意の値である。
【００２９】また、関数ｇ又は関数ｆは、例えばｋのビ
ット列の行列演算等、キーデータｋに対するビット演算
であってもよい。具体的には、下記（２）式等が考えら
れる。
ット列の行列演算等、キーデータｋに対するビット演算
であってもよい。具体的には、下記（２）式等が考えら
れる。
【数１】 なお、Ｇ00〜ＧMNは所定の行列値であり、ｋ0〜ｋNはキ
ーデータｋを示す行列値である。また、上記（１）式及
び（２）式において、Ｓ(ｋ)はｇ(ｋ)又はｆ(ｋ)のいず
れかであることを示している。
ーデータｋを示す行列値である。また、上記（１）式及
び（２）式において、Ｓ(ｋ)はｇ(ｋ)又はｆ(ｋ)のいず
れかであることを示している。
【００３０】このように、端末機３、ｇ(ｋ)演算部１６
及びｆ(ｋ)演算部１７は、上記（１）式又は（２）式の
いずれかを用いて、キーデータｋを基にして各々異なる
方法でｇ(ｋ)及びｆ(ｋ)をそれぞれ算出する。例えば、
ｇ(ｋ)は上記（１）式を用いて算出され、ｆ(ｋ)は上記
（２）式を用いて算出される。なお、端末機３で算出さ
れたｇ(ｋ)は第１データを、端末機３で算出されたｆ
(ｋ)は第２データを、ｇ(ｋ)演算部１６で算出されたｇ
(ｋ)は第３データを、ｆ(ｋ)演算部１７で算出されたｆ
(ｋ)は第４データをなす。また、第１レジスタ１３はキ
ーデータ格納部を、第２レジスタ１４は第１データ格納
部を、第３レジスタ１５は第４データ格納部をなし、ｇ
(ｋ)演算部１６は第３データ演算部を、ｆ(ｋ)演算部１
７は第４データ演算部を、比較回路部１８及びゲート回
路部１９はデータ判定部をなす。
及びｆ(ｋ)演算部１７は、上記（１）式又は（２）式の
いずれかを用いて、キーデータｋを基にして各々異なる
方法でｇ(ｋ)及びｆ(ｋ)をそれぞれ算出する。例えば、
ｇ(ｋ)は上記（１）式を用いて算出され、ｆ(ｋ)は上記
（２）式を用いて算出される。なお、端末機３で算出さ
れたｇ(ｋ)は第１データを、端末機３で算出されたｆ
(ｋ)は第２データを、ｇ(ｋ)演算部１６で算出されたｇ
(ｋ)は第３データを、ｆ(ｋ)演算部１７で算出されたｆ
(ｋ)は第４データをなす。また、第１レジスタ１３はキ
ーデータ格納部を、第２レジスタ１４は第１データ格納
部を、第３レジスタ１５は第４データ格納部をなし、ｇ
(ｋ)演算部１６は第３データ演算部を、ｆ(ｋ)演算部１
７は第４データ演算部を、比較回路部１８及びゲート回
路部１９はデータ判定部をなす。
【００３１】図２は、図１で示したＩＣメモリカードシ
ステム装置１におけるＩＣメモリカード２の識別動作の
例を示したフローチャートである。図２を用いて、端末
機３にＩＣメモリカード２が接続された際に行われるＩ
Ｃメモリカード２に対する識別動作の流れについて説明
する。なお、図２では、ＩＣメモリカード２及び端末機
３の各動作を分かりやすくするために、ＩＣメモリカー
ド２で行われる動作と端末機３で行われる動作を分けて
示している。図２において、最初にステップＳ１で、端
末機３にＩＣメモリカード２が接続され、端末機３は、
ＩＣメモリカード２が接続されたことを検出し、端末機
３は、ステップＳ２で、任意のキーデータｋを決定し、
ステップＳ３で、所定の方法でｇ(ｋ)を算出する。
ステム装置１におけるＩＣメモリカード２の識別動作の
例を示したフローチャートである。図２を用いて、端末
機３にＩＣメモリカード２が接続された際に行われるＩ
Ｃメモリカード２に対する識別動作の流れについて説明
する。なお、図２では、ＩＣメモリカード２及び端末機
３の各動作を分かりやすくするために、ＩＣメモリカー
ド２で行われる動作と端末機３で行われる動作を分けて
示している。図２において、最初にステップＳ１で、端
末機３にＩＣメモリカード２が接続され、端末機３は、
ＩＣメモリカード２が接続されたことを検出し、端末機
３は、ステップＳ２で、任意のキーデータｋを決定し、
ステップＳ３で、所定の方法でｇ(ｋ)を算出する。
【００３２】次に、端末機３は、ステップＳ４で、第１
レジスタ１３にキーデータｋを、第２レジスタ１４に算
出したｇ(ｋ)を格納させる。具体的には、端末機３は、
まずキーデータｋを第１レジスタ１３に格納するために
制御信号線２３へＬｏｗレベルのライトイネーブル信号
ＷＥ＃を出力すると共に、第１レジスタ１３を示すアド
レスデータをアドレスバス２１へ出力し、その後、キー
データｋをデータバス２２へ出力する。その後、同様に
して、端末機３は、ｇ(ｋ)を第２レジスタ１４に格納す
るために制御信号線２３へＬｏｗレベルのライトイネー
ブル信号ＷＥ＃を出力すると共に、第２レジスタ１４を
示すアドレスデータをアドレスバス２１へ出力し、その
後、ｇ(ｋ)をデータバス２２へ出力する。
レジスタ１３にキーデータｋを、第２レジスタ１４に算
出したｇ(ｋ)を格納させる。具体的には、端末機３は、
まずキーデータｋを第１レジスタ１３に格納するために
制御信号線２３へＬｏｗレベルのライトイネーブル信号
ＷＥ＃を出力すると共に、第１レジスタ１３を示すアド
レスデータをアドレスバス２１へ出力し、その後、キー
データｋをデータバス２２へ出力する。その後、同様に
して、端末機３は、ｇ(ｋ)を第２レジスタ１４に格納す
るために制御信号線２３へＬｏｗレベルのライトイネー
ブル信号ＷＥ＃を出力すると共に、第２レジスタ１４を
示すアドレスデータをアドレスバス２１へ出力し、その
後、ｇ(ｋ)をデータバス２２へ出力する。
【００３３】ステップＳ２１で、ＩＣメモリカード２
は、端末機３から入力されたキーデータｋを第１レジス
タ１３に、ｇ(ｋ)を第２レジスタ１４に格納する。具体
的には、第１レジスタ１３は、制御信号線２３からデー
タ書き込みを指令するＬｏｗレベルのライトイネーブル
信号ＷＥ＃が入力されると共に、アドレスデコーダ１２
は、アドレスバス２１から入力されたアドレスデータよ
り第１レジスタ１３のみをイネーブルにする。その後、
第１レジスタ１３は、データバス２２からキーデータｋ
が入力され、該入力されたキーデータｋを格納する。次
に、第２レジスタ１４は、制御信号線２３からデータ書
き込みを指令するＬｏｗレベルのライトイネーブル信号
ＷＥ＃が入力されると共に、アドレスデコーダ１２は、
アドレスバス２１から入力されたアドレスデータより第
２レジスタ１４のみをイネーブルにする。その後、第２
レジスタ１４は、データバス２２からｇ(ｋ)が入力さ
れ、該入力されたｇ(ｋ)を格納する。
は、端末機３から入力されたキーデータｋを第１レジス
タ１３に、ｇ(ｋ)を第２レジスタ１４に格納する。具体
的には、第１レジスタ１３は、制御信号線２３からデー
タ書き込みを指令するＬｏｗレベルのライトイネーブル
信号ＷＥ＃が入力されると共に、アドレスデコーダ１２
は、アドレスバス２１から入力されたアドレスデータよ
り第１レジスタ１３のみをイネーブルにする。その後、
第１レジスタ１３は、データバス２２からキーデータｋ
が入力され、該入力されたキーデータｋを格納する。次
に、第２レジスタ１４は、制御信号線２３からデータ書
き込みを指令するＬｏｗレベルのライトイネーブル信号
ＷＥ＃が入力されると共に、アドレスデコーダ１２は、
アドレスバス２１から入力されたアドレスデータより第
２レジスタ１４のみをイネーブルにする。その後、第２
レジスタ１４は、データバス２２からｇ(ｋ)が入力さ
れ、該入力されたｇ(ｋ)を格納する。
【００３４】次に、ステップＳ２２で、ｆ(ｋ)演算部１
７は、第１レジスタ１３に格納されたキーデータｋを読
み出して、所定の方法でｆ(ｋ)を算出し、該算出したｆ
(ｋ)を第３レジスタ１５に格納する。更に、ステップＳ
２３で、ｇ(ｋ)演算部１６は、第２レジスタに格納され
たキーデータｋを読み出し、所定の方法でｇ(ｋ)を算出
し、該算出したｇ(ｋ)を比較回路部１８に出力する。次
に、ステップＳ２４で、比較回路部１８は、第２レジス
タ１４に格納されたｇ(ｋ)を読み出し、該読み出したｇ
(ｋ)とｇ(ｋ)演算部１６から入力されたｇ(ｋ)とを比較
する。該比較した結果、一致すると（ＹＥＳ）、ステッ
プＳ２５に進む。ステップＳ２５で、比較回路部１８
は、ゲート回路部１９をイネーブルにして動作させ、第
３レジスタ１５をデータバス２２及び制御信号線２３に
接続して、ステップＳ６に進む。
７は、第１レジスタ１３に格納されたキーデータｋを読
み出して、所定の方法でｆ(ｋ)を算出し、該算出したｆ
(ｋ)を第３レジスタ１５に格納する。更に、ステップＳ
２３で、ｇ(ｋ)演算部１６は、第２レジスタに格納され
たキーデータｋを読み出し、所定の方法でｇ(ｋ)を算出
し、該算出したｇ(ｋ)を比較回路部１８に出力する。次
に、ステップＳ２４で、比較回路部１８は、第２レジス
タ１４に格納されたｇ(ｋ)を読み出し、該読み出したｇ
(ｋ)とｇ(ｋ)演算部１６から入力されたｇ(ｋ)とを比較
する。該比較した結果、一致すると（ＹＥＳ）、ステッ
プＳ２５に進む。ステップＳ２５で、比較回路部１８
は、ゲート回路部１９をイネーブルにして動作させ、第
３レジスタ１５をデータバス２２及び制御信号線２３に
接続して、ステップＳ６に進む。
【００３５】また、ステップＳ２４で、一致しなかった
場合（ＮＯ）、ステップＳ２６に進み、ステップＳ２６
で、比較回路部１８は、ゲート回路部１９の動作を停止
させ、第３レジスタ１５をデータバス２２及び制御信号
線２３から遮断して、ステップＳ６に進む。端末機３
は、ＩＣメモリカード２がステップＳ２１からステップ
Ｓ２６の処理を行っている間に、ステップＳ５で、決定
したキーデータｋから所定の方法でｆ(ｋ)を算出する。
場合（ＮＯ）、ステップＳ２６に進み、ステップＳ２６
で、比較回路部１８は、ゲート回路部１９の動作を停止
させ、第３レジスタ１５をデータバス２２及び制御信号
線２３から遮断して、ステップＳ６に進む。端末機３
は、ＩＣメモリカード２がステップＳ２１からステップ
Ｓ２６の処理を行っている間に、ステップＳ５で、決定
したキーデータｋから所定の方法でｆ(ｋ)を算出する。
【００３６】次に、端末機３は、ステップＳ６で、第３
レジスタ１５を示すアドレスデータをアドレスバス２１
に出力すると共にＬｏｗレベルのアウトプットイネーブ
ル信号ＯＥ＃を制御信号線２３に出力して、第３レジス
タ１５に格納されているｆ(ｋ)の読み出しを行う。次
に、端末機３は、ステップＳ７で、ＩＣメモリカード２
から入力されたｆ(ｋ)と、ステップＳ５で算出したｆ
(ｋ)とを比較し、一致すると（ＹＥＳ）、ステップＳ８
で、ＩＣメモリカード２が正規のものであることを認識
し、ＩＣメモリカード２に対して正常な動作を行わせ
て、本フローは終了する。また、ステップＳ７で、ＩＣ
メモリカード２からｆ(ｋ)が入力されなかったか、又は
一致しなかった場合（ＮＯ）、端末機３は、ステップＳ
９で、ＩＣメモリカード２は不正なものであるとしてＩ
Ｃメモリカード２に対する動作を停止してＩＣメモリカ
ード２の使用を停止し、本フローは終了する。
レジスタ１５を示すアドレスデータをアドレスバス２１
に出力すると共にＬｏｗレベルのアウトプットイネーブ
ル信号ＯＥ＃を制御信号線２３に出力して、第３レジス
タ１５に格納されているｆ(ｋ)の読み出しを行う。次
に、端末機３は、ステップＳ７で、ＩＣメモリカード２
から入力されたｆ(ｋ)と、ステップＳ５で算出したｆ
(ｋ)とを比較し、一致すると（ＹＥＳ）、ステップＳ８
で、ＩＣメモリカード２が正規のものであることを認識
し、ＩＣメモリカード２に対して正常な動作を行わせ
て、本フローは終了する。また、ステップＳ７で、ＩＣ
メモリカード２からｆ(ｋ)が入力されなかったか、又は
一致しなかった場合（ＮＯ）、端末機３は、ステップＳ
９で、ＩＣメモリカード２は不正なものであるとしてＩ
Ｃメモリカード２に対する動作を停止してＩＣメモリカ
ード２の使用を停止し、本フローは終了する。
【００３７】なお、本実施の形態１の説明では、キーデ
ータｋを格納する第１レジスタ１３と、ｇ(ｋ)を格納す
る第２レジスタ１４とを設けたが、キーデータｋ及びｇ
(ｋ)を１つのレジスタに格納するようにしてもよい。こ
の場合、端末機３は、キーデータｋ及びｇ(ｋ)をＩＣメ
モリカード２に格納する際、ＩＣメモリカード２に対し
て１回の書き込み動作を行うだけでよく、キーデータｋ
及びｇ(ｋ)をＩＣメモリカード２のレジスタに同時に格
納することができる。しかし、このようにした場合、キ
ーデータｋ及びｇ(ｋ)の各データ長に対する制限が生じ
る。
ータｋを格納する第１レジスタ１３と、ｇ(ｋ)を格納す
る第２レジスタ１４とを設けたが、キーデータｋ及びｇ
(ｋ)を１つのレジスタに格納するようにしてもよい。こ
の場合、端末機３は、キーデータｋ及びｇ(ｋ)をＩＣメ
モリカード２に格納する際、ＩＣメモリカード２に対し
て１回の書き込み動作を行うだけでよく、キーデータｋ
及びｇ(ｋ)をＩＣメモリカード２のレジスタに同時に格
納することができる。しかし、このようにした場合、キ
ーデータｋ及びｇ(ｋ)の各データ長に対する制限が生じ
る。
【００３８】このように、本実施の形態１におけるＩＣ
メモリカードシステム装置は、端末機３で決定した任意
のキーデータｋから、ＩＣメモリカード２及び端末機３
で、所定の方法でそれぞれｇ(ｋ)を算出し、更に他の所
定の方法でそれぞれｆ(ｋ)を算出し、該算出した各ｇ
(ｋ)が同じであるか否かをＩＣメモリカード２で調べ、
算出した各ｆ(ｋ)が同じであるか否かを端末機３で調べ
るようにし、各ｇ(ｋ)が一致した後各ｆ(ｋ)が一致して
始めて、ＩＣメモリカード２が正当なカードであること
を端末機３は認識するようにした。このことから、ＩＣ
メモリカードに対する認証手順を解読することが極めて
困難であるにも関わらず、簡単な構成で安価に製品化す
ることができると共に、ＩＣメモリカードの不正な複製
品、偽造品等が使用できなくすることでＩＣメモリカー
ドシステム装置の開発メーカにおける利益を守ることが
できる。
メモリカードシステム装置は、端末機３で決定した任意
のキーデータｋから、ＩＣメモリカード２及び端末機３
で、所定の方法でそれぞれｇ(ｋ)を算出し、更に他の所
定の方法でそれぞれｆ(ｋ)を算出し、該算出した各ｇ
(ｋ)が同じであるか否かをＩＣメモリカード２で調べ、
算出した各ｆ(ｋ)が同じであるか否かを端末機３で調べ
るようにし、各ｇ(ｋ)が一致した後各ｆ(ｋ)が一致して
始めて、ＩＣメモリカード２が正当なカードであること
を端末機３は認識するようにした。このことから、ＩＣ
メモリカードに対する認証手順を解読することが極めて
困難であるにも関わらず、簡単な構成で安価に製品化す
ることができると共に、ＩＣメモリカードの不正な複製
品、偽造品等が使用できなくすることでＩＣメモリカー
ドシステム装置の開発メーカにおける利益を守ることが
できる。
【００３９】なお、上記実施の形態１では、関数ｇ及び
関数ｆは、異なる算術関数であったが、ｇ(ｋ)又はｆ
(ｋ)が、例えば公知の方法で暗号化したキーデータｋを
復号化したものでもよい。具体的には、キーデータｋは
ＲＳＡ公開鍵方式等を用いて暗号化されており、該キー
データｋを復号化する。なお、ＲＳＡ公開鍵方式は公知
であるのでその詳細な説明を省略する。キーデータｋに
対するｇ(ｋ)又はｆ(ｋ)が下記（３）式で定義される。 Ｓ(ｋ)＝ｋdｍｏｄｎ……………………………（３） なお、（３）式において、ｄは復号化鍵を示し、ｎは暗
号化鍵を示している。また、上記（３）式におけるＳ
(ｋ)は、ｇ(ｋ)又はｆ(ｋ)のいずれかであることを示し
ている。
関数ｆは、異なる算術関数であったが、ｇ(ｋ)又はｆ
(ｋ)が、例えば公知の方法で暗号化したキーデータｋを
復号化したものでもよい。具体的には、キーデータｋは
ＲＳＡ公開鍵方式等を用いて暗号化されており、該キー
データｋを復号化する。なお、ＲＳＡ公開鍵方式は公知
であるのでその詳細な説明を省略する。キーデータｋに
対するｇ(ｋ)又はｆ(ｋ)が下記（３）式で定義される。 Ｓ(ｋ)＝ｋdｍｏｄｎ……………………………（３） なお、（３）式において、ｄは復号化鍵を示し、ｎは暗
号化鍵を示している。また、上記（３）式におけるＳ
(ｋ)は、ｇ(ｋ)又はｆ(ｋ)のいずれかであることを示し
ている。
【００４０】この場合、端末機３、ｇ(ｋ)演算部１６及
びｆ(ｋ)演算部１７は、上記（１）式から（３）式のい
ずれかを用いて、各々異なる方法でキーデータｋからｇ
(ｋ)及びｆ(ｋ)をそれぞれ算出する。例えば、ｇ(ｋ)を
上記（１）式を用いて算出し、ｆ(ｋ)を上記（３）式を
用いて算出する。
びｆ(ｋ)演算部１７は、上記（１）式から（３）式のい
ずれかを用いて、各々異なる方法でキーデータｋからｇ
(ｋ)及びｆ(ｋ)をそれぞれ算出する。例えば、ｇ(ｋ)を
上記（１）式を用いて算出し、ｆ(ｋ)を上記（３）式を
用いて算出する。
【００４１】
【発明の効果】請求項１に係るＩＣメモリカードシステ
ム装置は、端末機で決定した任意のキーデータから、端
末機及びＩＣメモリカードで所定の方法で第１データ及
び第３データを算出し、更に他の所定の方法で第２デー
タ及び第４データを算出し、該算出した第１データと第
３データとが同じであるか否かをＩＣメモリカードで調
べ、算出した第２データと第４データとが同じであるか
否かを端末機で調べるようにし、第１データと第３デー
タが一致した後第２データと第４データが一致して始め
て、ＩＣメモリカードが正当なカードであることを端末
機は認識するようにした。このことから、簡単な構成で
安価にＩＣメモリカードに対する認証手順の解読を困難
にすることができると共に、ＩＣメモリカードの不正な
複製品、偽造品等を使用できなくすることでＩＣメモリ
カード及びＩＣメモリカードシステム装置の開発メーカ
における利益を守ることができる。
ム装置は、端末機で決定した任意のキーデータから、端
末機及びＩＣメモリカードで所定の方法で第１データ及
び第３データを算出し、更に他の所定の方法で第２デー
タ及び第４データを算出し、該算出した第１データと第
３データとが同じであるか否かをＩＣメモリカードで調
べ、算出した第２データと第４データとが同じであるか
否かを端末機で調べるようにし、第１データと第３デー
タが一致した後第２データと第４データが一致して始め
て、ＩＣメモリカードが正当なカードであることを端末
機は認識するようにした。このことから、簡単な構成で
安価にＩＣメモリカードに対する認証手順の解読を困難
にすることができると共に、ＩＣメモリカードの不正な
複製品、偽造品等を使用できなくすることでＩＣメモリ
カード及びＩＣメモリカードシステム装置の開発メーカ
における利益を守ることができる。
【００４２】請求項２に係るＩＣメモリカードシステム
装置は、請求項１において、更に、ＩＣメモリカード
は、端末機から入力された第１データと算出した第３デ
ータとが同一でないと判定すると、端末機への第４デー
タの出力を禁止し、端末機は、ＩＣメモリカードから第
４データが入力されないことから、接続されたＩＣメモ
リカードの使用を禁止するようにした。このことから、
ＩＣメモリカードに対する認証手順の解読を更に困難に
することができると共に、ＩＣメモリカードの不正な複
製品、偽造品等を使用できなくすることでＩＣメモリカ
ード及びＩＣメモリカードシステム装置の開発メーカに
おける利益を守ることができる。
装置は、請求項１において、更に、ＩＣメモリカード
は、端末機から入力された第１データと算出した第３デ
ータとが同一でないと判定すると、端末機への第４デー
タの出力を禁止し、端末機は、ＩＣメモリカードから第
４データが入力されないことから、接続されたＩＣメモ
リカードの使用を禁止するようにした。このことから、
ＩＣメモリカードに対する認証手順の解読を更に困難に
することができると共に、ＩＣメモリカードの不正な複
製品、偽造品等を使用できなくすることでＩＣメモリカ
ード及びＩＣメモリカードシステム装置の開発メーカに
おける利益を守ることができる。
【００４３】請求項３に係るＩＣメモリカードシステム
装置は、請求項１又は請求項２のいずれかにおいて、具
体的には、ＩＣメモリカードは、端末機からのキーデー
タを格納するキーデータ格納部と、端末機からの第１デ
ータを格納する第１データ格納部と、キーデータを基に
第３データを算出する第３データ演算部と、キーデータ
を基に第３データ演算部とは異なる方法で第４データを
算出する第４データ演算部と、第４データを格納する第
４データ格納部と、第１データと第３データとが同一で
あるか否かを判定するデータ判定部とを備え、データ判
定部は、同一でないと判定すると、第４データの端末機
への出力を禁止するようにした。このことから、簡単な
構成で安価にＩＣメモリカードに対する認証手順の解読
を更に困難にすることができると共に、ＩＣメモリカー
ドの不正な複製品、偽造品等を使用できなくすることで
ＩＣメモリカード及びＩＣメモリカードシステム装置の
開発メーカにおける利益を守ることができる。
装置は、請求項１又は請求項２のいずれかにおいて、具
体的には、ＩＣメモリカードは、端末機からのキーデー
タを格納するキーデータ格納部と、端末機からの第１デ
ータを格納する第１データ格納部と、キーデータを基に
第３データを算出する第３データ演算部と、キーデータ
を基に第３データ演算部とは異なる方法で第４データを
算出する第４データ演算部と、第４データを格納する第
４データ格納部と、第１データと第３データとが同一で
あるか否かを判定するデータ判定部とを備え、データ判
定部は、同一でないと判定すると、第４データの端末機
への出力を禁止するようにした。このことから、簡単な
構成で安価にＩＣメモリカードに対する認証手順の解読
を更に困難にすることができると共に、ＩＣメモリカー
ドの不正な複製品、偽造品等を使用できなくすることで
ＩＣメモリカード及びＩＣメモリカードシステム装置の
開発メーカにおける利益を守ることができる。
【００４４】請求項４に係るＩＣメモリカードシステム
装置は、請求項１又は請求項２のいずれかにおいて、具
体的には、第１データ及び第３データは、キーデータを
基に同一方法でそれぞれ算出され、第２データ及び第４
データは、キーデータを基に第１データ及び第３データ
を算出する方法とは異なる同一方法でそれぞれ算出され
るようにした。このことから、簡単な構成で安価にＩＣ
メモリカードに対する認証手順の解読を困難にすること
ができると共に、ＩＣメモリカードの不正な複製品、偽
造品等を使用できなくすることでＩＣメモリカード及び
ＩＣメモリカードシステム装置の開発メーカにおける利
益を守ることができる。
装置は、請求項１又は請求項２のいずれかにおいて、具
体的には、第１データ及び第３データは、キーデータを
基に同一方法でそれぞれ算出され、第２データ及び第４
データは、キーデータを基に第１データ及び第３データ
を算出する方法とは異なる同一方法でそれぞれ算出され
るようにした。このことから、簡単な構成で安価にＩＣ
メモリカードに対する認証手順の解読を困難にすること
ができると共に、ＩＣメモリカードの不正な複製品、偽
造品等を使用できなくすることでＩＣメモリカード及び
ＩＣメモリカードシステム装置の開発メーカにおける利
益を守ることができる。
【００４５】請求項５に係るＩＣメモリカードシステム
装置は、請求項４において、具体的には、第１データか
ら第４データを、キーデータを基に算術関数を用いてそ
れぞれ算出するようにした。このことから、簡単な構成
で安価にＩＣメモリカードに対する認証手順の解読を困
難にすることができると共に、ＩＣメモリカードの不正
な複製品、偽造品等を使用できなくすることでＩＣメモ
リカード及びＩＣメモリカードシステム装置の開発メー
カにおける利益を守ることができる。
装置は、請求項４において、具体的には、第１データか
ら第４データを、キーデータを基に算術関数を用いてそ
れぞれ算出するようにした。このことから、簡単な構成
で安価にＩＣメモリカードに対する認証手順の解読を困
難にすることができると共に、ＩＣメモリカードの不正
な複製品、偽造品等を使用できなくすることでＩＣメモ
リカード及びＩＣメモリカードシステム装置の開発メー
カにおける利益を守ることができる。
【００４６】請求項６に係るＩＣメモリカードシステム
装置は、請求項４において、具体的には、キーデータ
は、所定の方法で暗号化されたデータであり、第１デー
タ及び第３データ、並びに第２データ及び第４データの
内、いずれか一方は、暗号化されたキーデータを所定の
方法で解読してそれぞれ得られ、他方は、キーデータを
基に所定の算術関数を用いて算出されるようにした。こ
のことから、簡単な構成で安価にＩＣメモリカードに対
する認証手順の解読を極めて困難にすることができると
共に、ＩＣメモリカードの不正な複製品、偽造品等を使
用できなくすることでＩＣメモリカード及びＩＣメモリ
カードシステム装置の開発メーカにおける利益を守るこ
とができる。
装置は、請求項４において、具体的には、キーデータ
は、所定の方法で暗号化されたデータであり、第１デー
タ及び第３データ、並びに第２データ及び第４データの
内、いずれか一方は、暗号化されたキーデータを所定の
方法で解読してそれぞれ得られ、他方は、キーデータを
基に所定の算術関数を用いて算出されるようにした。こ
のことから、簡単な構成で安価にＩＣメモリカードに対
する認証手順の解読を極めて困難にすることができると
共に、ＩＣメモリカードの不正な複製品、偽造品等を使
用できなくすることでＩＣメモリカード及びＩＣメモリ
カードシステム装置の開発メーカにおける利益を守るこ
とができる。
【００４７】請求項７に係るＩＣメモリカードは、端末
機から入力される任意のキーデータから、所定の方法で
第３データを算出し、更に他の所定の方法で第４データ
を算出し、端末機から入力される第１データと算出した
第３データが同じであるか否かを調べ、第１データと第
３データが一致しない場合、算出した第４データの端末
機への出力を禁止するようにした。このことから、簡単
な構成で安価にＩＣメモリカードに対する認証手順の解
読を困難にすることができると共に、ＩＣメモリカード
の不正な複製品、偽造品等を使用できなくすることでＩ
Ｃメモリカードの開発メーカにおける利益を守ることが
できる。
機から入力される任意のキーデータから、所定の方法で
第３データを算出し、更に他の所定の方法で第４データ
を算出し、端末機から入力される第１データと算出した
第３データが同じであるか否かを調べ、第１データと第
３データが一致しない場合、算出した第４データの端末
機への出力を禁止するようにした。このことから、簡単
な構成で安価にＩＣメモリカードに対する認証手順の解
読を困難にすることができると共に、ＩＣメモリカード
の不正な複製品、偽造品等を使用できなくすることでＩ
Ｃメモリカードの開発メーカにおける利益を守ることが
できる。
【００４８】請求項８に係るＩＣメモリカードは、請求
項７において、更に、端末機から入力された第１データ
と算出した第３データとが同一であると判定すると、端
末機からの要求に応じて第４データを端末機に出力する
ようにした。このことから、ＩＣメモリカードに対する
認証手順の解読を更に困難にすることができると共に、
ＩＣメモリカードの不正な複製品、偽造品等を使用でき
なくすることでＩＣメモリカードの開発メーカにおける
利益を守ることができる。
項７において、更に、端末機から入力された第１データ
と算出した第３データとが同一であると判定すると、端
末機からの要求に応じて第４データを端末機に出力する
ようにした。このことから、ＩＣメモリカードに対する
認証手順の解読を更に困難にすることができると共に、
ＩＣメモリカードの不正な複製品、偽造品等を使用でき
なくすることでＩＣメモリカードの開発メーカにおける
利益を守ることができる。
【００４９】請求項９に係るＩＣメモリカードは、請求
項７又は請求項８のいずれかにおいて、具体的には、第
３データを、キーデータを基に第１データが算出された
方法と同一の方法で算出するようにした。このことか
ら、簡単な構成で安価にＩＣメモリカードに対する認証
手順の解読を困難にすることができると共に、ＩＣメモ
リカードの不正な複製品、偽造品等を使用できなくする
ことでＩＣメモリカードの開発メーカにおける利益を守
ることができる。
項７又は請求項８のいずれかにおいて、具体的には、第
３データを、キーデータを基に第１データが算出された
方法と同一の方法で算出するようにした。このことか
ら、簡単な構成で安価にＩＣメモリカードに対する認証
手順の解読を困難にすることができると共に、ＩＣメモ
リカードの不正な複製品、偽造品等を使用できなくする
ことでＩＣメモリカードの開発メーカにおける利益を守
ることができる。
【００５０】請求項１０に係るＩＣメモリカードは、請
求項９において、具体的には、第３データ及び第４デー
タを、キーデータを基にそれぞれ異なる算術関数を用い
て算出するようにした。このことから、簡単な構成で安
価にＩＣメモリカードに対する認証手順の解読を困難に
することができると共に、ＩＣメモリカードの不正な複
製品、偽造品等を使用できなくすることでＩＣメモリカ
ードの開発メーカにおける利益を守ることができる。
求項９において、具体的には、第３データ及び第４デー
タを、キーデータを基にそれぞれ異なる算術関数を用い
て算出するようにした。このことから、簡単な構成で安
価にＩＣメモリカードに対する認証手順の解読を困難に
することができると共に、ＩＣメモリカードの不正な複
製品、偽造品等を使用できなくすることでＩＣメモリカ
ードの開発メーカにおける利益を守ることができる。
【００５１】請求項１１に係るＩＣメモリカードは、請
求項９において、具体的には、キーデータは、所定の方
法で暗号化されたデータであり、第３データ及び第４デ
ータの内、いずれか一方は、暗号化されたキーデータを
所定の方法で解読して得られ、他方は、キーデータを基
に所定の算術関数を用いて算出されるようにした。この
ことから、簡単な構成で安価にＩＣメモリカードに対す
る認証手順の解読を極めて困難にすることができると共
に、ＩＣメモリカードの不正な複製品、偽造品等を使用
できなくすることでＩＣメモリカードの開発メーカにお
ける利益を守ることができる。
求項９において、具体的には、キーデータは、所定の方
法で暗号化されたデータであり、第３データ及び第４デ
ータの内、いずれか一方は、暗号化されたキーデータを
所定の方法で解読して得られ、他方は、キーデータを基
に所定の算術関数を用いて算出されるようにした。この
ことから、簡単な構成で安価にＩＣメモリカードに対す
る認証手順の解読を極めて困難にすることができると共
に、ＩＣメモリカードの不正な複製品、偽造品等を使用
できなくすることでＩＣメモリカードの開発メーカにお
ける利益を守ることができる。
【図１】 本発明の実施の形態１におけるＩＣメモリカ
ードシステム装置を示した概略のブロック図である。
ードシステム装置を示した概略のブロック図である。
【図２】 図１で示したＩＣメモリカードシステム装置
１におけるＩＣメモリカード２の識別動作の例を示した
フローチャートである。
１におけるＩＣメモリカード２の識別動作の例を示した
フローチャートである。
１ ＩＣメモリカードシステム装置、 ２ ＩＣメモリ
カード、 ３ 端末機、 １１ メモリブロック、 １
２ アドレスデコーダ、 １３ 第１レジスタ、 １４
第２レジスタ、 １５ 第３レジスタ、 １６ ｇ
(ｋ)演算部、 １７ ｆ(ｋ)演算部、 １８ 比較回路
部、 １９ ゲート回路部。
カード、 ３ 端末機、 １１ メモリブロック、 １
２ アドレスデコーダ、 １３ 第１レジスタ、 １４
第２レジスタ、 １５ 第３レジスタ、 １６ ｇ
(ｋ)演算部、 １７ ｆ(ｋ)演算部、 １８ 比較回路
部、 １９ ゲート回路部。
Claims (11)
- 【請求項１】 情報処理機器等からなる端末機にＩＣメ
モリカードを接続してなるＩＣメモリカードシステム装
置において、 ＩＣメモリカードが接続されると、任意のキーデータを
決定して該キーデータを基に所定の異なる方法で第１デ
ータ及び第２データを算出すると共に、上記キーデータ
及び第１データを、接続されたＩＣメモリカードに出力
する端末機と、 該端末機に接続して使用され、上記端末機から出力され
るキーデータを基に所定の異なる方法で第３データ及び
第４データを算出すると共に、上記端末機から入力され
た第１データと該第３データとが同一であるか否かを判
定し、同一であると判定すると、第４データを上記端末
機に出力するＩＣメモリカードと、で構成され、 上記端末機は、算出した第２データとＩＣメモリカード
から入力される第４データとが同一であるか否かを判定
し、同一でないと判定すると、接続されたＩＣメモリカ
ードの使用を禁止することを特徴とするＩＣメモリカー
ドシステム装置。 - 【請求項２】 上記ＩＣメモリカードは、端末機から入
力された第１データと上記第３データとが同一でないと
判定すると、上記端末機への第４データの出力を禁止
し、上記端末機は、ＩＣメモリカードから第４データが
入力されないことから、接続されたＩＣメモリカードの
使用を禁止することを特徴とする請求項１に記載のＩＣ
メモリカードシステム装置。 - 【請求項３】 上記ＩＣメモリカードは、 上記端末機から入力された任意のキーデータを格納する
キーデータ格納部と、 上記端末機から入力された第１データを格納する第１デ
ータ格納部と、 上記キーデータ格納部に格納されたキーデータを基に第
３データを算出する第３データ演算部と、 上記キーデータ格納部に格納されたキーデータを基に該
第３データ演算部とは異なる方法で第４データを算出す
る第４データ演算部と、 該第４データ演算部で算出された第４データを格納する
第４データ格納部と、 上記第１データ格納部に格納された第１データと、上記
第３データ演算部で算出された第３データとが同一であ
るか否かを判定するデータ判定部とを備え、 該データ判定部は、同一でないと判定すると、第４デー
タ格納部に格納されている第４データの上記端末機への
出力を禁止することを特徴とする請求項１又は請求項２
のいずれかに記載のＩＣメモリカードシステム装置。 - 【請求項４】 上記第１データ及び第３データは、キー
データを基に同一方法でそれぞれ算出され、第２データ
及び第４データは、キーデータを基に第１データ及び第
３データを算出する方法とは異なる同一方法でそれぞれ
算出されることを特徴とする請求項１から請求項３のい
ずれかに記載のＩＣメモリカードシステム装置。 - 【請求項５】 上記第１データから第４データは、キー
データを基に算術関数を用いてそれぞれ算出されること
を特徴とする請求項４に記載のＩＣメモリカードシステ
ム装置。 - 【請求項６】 上記キーデータは、所定の方法で暗号化
されたデータであり、上記第１データ及び第３データ、
並びに上記第２データ及び第４データの内、いずれか一
方は、暗号化されたキーデータを所定の方法で解読して
それぞれ得られ、他方は、キーデータを基に所定の算術
関数を用いて算出されることを特徴とする請求項４に記
載のＩＣメモリカードシステム装置。 - 【請求項７】 情報処理機器等からなる端末機にＩＣメ
モリカードを接続してなるＩＣメモリカードシステム装
置におけるＩＣメモリカードにおいて、 上記端末機から出力された任意のキーデータを格納する
キーデータ格納部と、 該任意のキーデータを基に上記端末機で算出され出力さ
れた第１データを格納する第１データ格納部と、 上記キーデータ格納部に格納されたキーデータを基に所
定の方法で第３データを算出する第３データ演算部と、 上記キーデータ格納部に格納されたキーデータを基に、
該第３データ演算部とは異なる所定の方法で第４データ
を算出する第４データ演算部と、 該第４データ演算部で算出された第４データを格納する
第４データ格納部と、 上記第１データ格納部に格納された第１データと、上記
第３データ演算部で算出された第３データとが同一であ
るか否かを判定するデータ判定部とを備え、 該データ判定部は、同一でないと判定すると、第４デー
タ格納部に格納されている第４データの端末機への出力
を禁止することを特徴とするＩＣメモリカード。 - 【請求項８】 上記データ判定部は、端末機から入力さ
れた第１データと上記第３データとが同一であると判定
すると、端末機からの要求に応じて第４データを端末機
に出力することを特徴とする請求項７に記載のＩＣメモ
リカード。 - 【請求項９】 上記第３データは、キーデータを基に第
１データが算出された方法と同一の方法で算出されるこ
とを特徴とする請求項７又は請求項８のいずれかに記載
のＩＣメモリカード。 - 【請求項１０】 上記第３データ及び第４データは、キ
ーデータを基にそれぞれ異なる算術関数を用いて算出さ
れることを特徴とする請求項９に記載のＩＣメモリカー
ド。 - 【請求項１１】 上記キーデータは、所定の方法で暗号
化されたデータであり、上記第３データ及び第４データ
の内、いずれか一方は、暗号化されたキーデータを所定
の方法で解読して得られ、他方は、キーデータを基に所
定の算術関数を用いて算出されることを特徴とする請求
項９に記載のＩＣメモリカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142716A JPH11338982A (ja) | 1998-05-25 | 1998-05-25 | Ｉｃメモリカードシステム装置及びそのｉｃメモリカード |
| US09/195,211 US6126071A (en) | 1998-05-25 | 1998-11-18 | IC memory card system for authenticating an IC memory card, and IC memory card used for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142716A JPH11338982A (ja) | 1998-05-25 | 1998-05-25 | Ｉｃメモリカードシステム装置及びそのｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338982A true JPH11338982A (ja) | 1999-12-10 |
Family
ID=15321926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10142716A Pending JPH11338982A (ja) | 1998-05-25 | 1998-05-25 | Ｉｃメモリカードシステム装置及びそのｉｃメモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6126071A (ja) |
| JP (1) | JPH11338982A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1117029A1 (en) * | 2000-01-12 | 2001-07-18 | Sony Corporation | Portable terminal and displaying information management method for portable terminal |
| WO2001061918A1 (en) | 2000-02-15 | 2001-08-23 | Silverbrook Research Pty. Ltd. | Validation protocol and system |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6955299B1 (en) * | 1999-12-17 | 2005-10-18 | Centre For Wireless Communications Of National University Of Singapore | System and method for using a smart card |
| NZ513862A (en) * | 2000-01-21 | 2001-09-28 | Sony Corp | Data authentication system |
| JP3926532B2 (ja) * | 2000-03-16 | 2007-06-06 | 株式会社日立製作所 | 情報処理装置、情報処理方法、及びカード部材 |
| US6768942B1 (en) * | 2000-09-18 | 2004-07-27 | Navigation Technologies Corp. | Navigation system with decryption functions and secure geographic database |
| US6978021B1 (en) | 2000-09-18 | 2005-12-20 | Navteq North America, Llc | Encryption method for distribution of data |
| US7613917B1 (en) | 2000-09-18 | 2009-11-03 | Navteq North America, Llc | Method and system for mass distribution of geographic data for navigation systems |
| JP2002373320A (ja) * | 2001-06-13 | 2002-12-26 | Mitsubishi Electric Corp | 不正アクセス防止機能付き携帯型記憶装置 |
| JP2003132313A (ja) * | 2001-10-24 | 2003-05-09 | Toshiba Corp | コンビカード用ｌｓｉ、コンビカード及びコンビカードの使用方法 |
| JP2008059245A (ja) * | 2006-08-31 | 2008-03-13 | Yoshikawa Rf System Kk | データキャリア及びデータキャリアシステム |
| US20100058050A1 (en) * | 2007-04-12 | 2010-03-04 | Ntt Communications Corporation | Data keeping method, client apparatus, storage device, and program |
| JP5423088B2 (ja) * | 2009-03-25 | 2014-02-19 | ソニー株式会社 | 集積回路、暗号通信装置、暗号通信システム、情報処理方法、及び暗号通信方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198476A (ja) * | 1984-10-19 | 1986-05-16 | Casio Comput Co Ltd | カードターミナル |
| US5293029A (en) * | 1989-01-17 | 1994-03-08 | Kabushiki Kaisha Toshiba | System for mutually certifying an IC card and an IC card terminal |
| US5046094A (en) * | 1989-02-02 | 1991-09-03 | Kabushiki Kaisha Toshiba | Server-aided computation method and distributed information processing unit |
| DE59003920D1 (de) * | 1989-03-08 | 1994-02-03 | Siemens Nixdorf Inf Syst | Verfahren zur Generierung einer Zufallszahl für die verschlüsselte Übertragung von Daten. |
| JPH04143881A (ja) * | 1990-10-05 | 1992-05-18 | Toshiba Corp | 相互認証方式 |
| US5396558A (en) * | 1992-09-18 | 1995-03-07 | Nippon Telegraph And Telephone Corporation | Method and apparatus for settlement of accounts by IC cards |
| US5914471A (en) * | 1993-07-20 | 1999-06-22 | Koninklijke Ptt Nederland N.V. | Method and apparatus for recording usage data of card operated devices |
| JPH09128507A (ja) * | 1995-11-02 | 1997-05-16 | Oki Electric Ind Co Ltd | 相互認証方法 |
| JPH09179950A (ja) * | 1995-12-22 | 1997-07-11 | Dainippon Printing Co Ltd | 個別ｉｃカード、認証用ｉｃカード及びそれらを用いたｉｃカードシステム |
-
1998
- 1998-05-25 JP JP10142716A patent/JPH11338982A/ja active Pending
- 1998-11-18 US US09/195,211 patent/US6126071A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1117029A1 (en) * | 2000-01-12 | 2001-07-18 | Sony Corporation | Portable terminal and displaying information management method for portable terminal |
| WO2001061918A1 (en) | 2000-02-15 | 2001-08-23 | Silverbrook Research Pty. Ltd. | Validation protocol and system |
| EP1260054A1 (en) * | 2000-02-15 | 2002-11-27 | Silverbrook Research Pty. Limited | Validation protocol and system |
| EP1260054A4 (en) * | 2000-02-15 | 2006-10-18 | Silverbrook Res Pty Ltd | DEVICE AND PROTOCOL FOR AUTHENTICATION RECOGNITION |
| US7685424B2 (en) | 2000-02-15 | 2010-03-23 | Silverbrook Research Pty Ltd | Validating untrusted objects and entities |
| US7685423B1 (en) | 2000-02-15 | 2010-03-23 | Silverbrook Research Pty Ltd | Validation protocol and system |
Also Published As
| Publication number | Publication date |
|---|---|
| US6126071A (en) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101885393B1 (ko) | 중요 데이터를 취급하기 위한 장치 및 방법 | |
| EP0865695B1 (en) | An apparatus and method for cryptographic companion imprinting | |
| JPH06501324A (ja) | スマートカード妥当性検証装置および方法 | |
| US20070168291A1 (en) | Electronic negotiable documents | |
| JPH09238132A (ja) | 携帯用端末通信システム及びその通信方法 | |
| CN1266521A (zh) | 验证数据载体真实性的方法 | |
| JPH11338982A (ja) | Ｉｃメモリカードシステム装置及びそのｉｃメモリカード | |
| GB2297856A (en) | Electronic negotiable documents | |
| JP2002281019A (ja) | 携帯可能情報記憶媒体およびその認証方法 | |
| US7370192B2 (en) | Method and apparatus for preventing cloning of security elements | |
| JP4918133B2 (ja) | データ保管方法、クライアント装置、データ保管システム、及びプログラム | |
| JP2001338271A (ja) | Ｉｃカード及びｉｃカード利用システム | |
| JP2002368735A (ja) | マスタ用ｉｃ装置、マスタ用ｉｃ装置のためのバックアップ用ｉｃ装置、マスタ用ｉｃ装置にダミー鍵を与えるダミー鍵格納装置、マスタ用ｉｃ装置とバックアップ用ｉｃ装置とのための補助装置、及び二つ以上の補助装置を用いた鍵バックアップシステム | |
| JP2001524724A (ja) | チップカード内のデータ管理方法 | |
| JPH11328325A (ja) | Ｉｃカードシステム | |
| JP3756241B2 (ja) | メモリカード | |
| JP2003271908A (ja) | チェックコード作成方法およびチェックコード作成装置 | |
| US7171565B1 (en) | Method and system for producing wise cards | |
| JPH11224189A (ja) | 復号鍵データの書き込みシステム | |
| JP2005202541A (ja) | 情報処理システム、情報処理装置および情報記憶媒体 | |
| JP2005204134A (ja) | 耐タンパ暗号システム及びメモリ装置及び認証端末及び及びプログラム | |
| JP2001273468A (ja) | Ｉｃカード発行装置、及び方法 | |
| JP4729187B2 (ja) | カード管理システムの使用方法、カードホルダ、カード、カード管理システム | |
| JP2000105812A (ja) | 情報カードおよび情報カードシステム | |
| JPH1013402A (ja) | 公開鍵暗号の秘密鍵管理方法および装置 |