JPH11329982A - Manufacture of epitaxial wafer and device for manufacturing semiconductor to be used for the same - Google Patents

Manufacture of epitaxial wafer and device for manufacturing semiconductor to be used for the same

Info

Publication number
JPH11329982A
JPH11329982A JP14047398A JP14047398A JPH11329982A JP H11329982 A JPH11329982 A JP H11329982A JP 14047398 A JP14047398 A JP 14047398A JP 14047398 A JP14047398 A JP 14047398A JP H11329982 A JPH11329982 A JP H11329982A
Authority
JP
Japan
Prior art keywords
cleaning
epitaxial layer
silicon
epitaxial wafer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14047398A
Other languages
Japanese (ja)
Other versions
JP3595681B2 (en
Inventor
Yutaka Ota
豊 太田
Norimichi Tanaka
紀通 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP14047398A priority Critical patent/JP3595681B2/en
Publication of JPH11329982A publication Critical patent/JPH11329982A/en
Application granted granted Critical
Publication of JP3595681B2 publication Critical patent/JP3595681B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of a pit accompanied with cleaning, by preventing metallic gains from being directly adhered to a silicon epitaxial layer. SOLUTION: An epitaxial wafer EPW obtained in a step S2 is carried from a reaction chamber in a step S3, and O3 water cleaning or SC1 cleaning is immediately operated in a step S4 so that a chemical silicon oxide film C can be formed on the surface of a silicon epitaxial layer E. Afterwards, even when the adhesion of metallic grains M is generated while prescribed measurement or inspection is operated in steps S5 and S6, oxidation/reduction reaction between a silicon epitaxial layer E and the metallic grains M can be suppressed by the chemical silicon oxide film C, and hard adhesion can be prevented. Thus, even when SC1+SC2 cleaning 13 operated in a step S7, any pit cannot be generated in the silicon epitaxial layer E.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体製造に用いら
れるエピタキシャルウェーハの製造方法に関し、特にシ
リコンのエピタキシャル層表面にシリコン酸化膜を形成
するエピタキシャルウェーハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an epitaxial wafer used for manufacturing a semiconductor, and more particularly to a method for manufacturing an epitaxial wafer in which a silicon oxide film is formed on the surface of a silicon epitaxial layer.

【0002】[0002]

【従来の技術】半導体集積回路の微細化度と高集積度の
飛躍的な向上に伴い、サブクォーターミクロン・ルール
の加工が行われる近年の半導体基板の表面については、
0.1μm程度の大きさの微粒子の数を100個/cm
2 以下に抑え、また原子オーダの平坦度を有することが
要求されている。
2. Description of the Related Art With the dramatic improvement in the degree of miniaturization and high integration of semiconductor integrated circuits, in recent years, the surface of a semiconductor substrate on which sub-quarter micron rule processing is performed,
The number of fine particles having a size of about 0.1 μm is 100 / cm
It is required to keep it to 2 or less and to have a flatness of the atomic order.

【0003】従来、微粒子の数を抑制するための半導体
ウェーハの洗浄方法としては、1970年代に提案され
たいわゆるRCA洗浄法が改良を重ねながら広く用いら
れている。RCA洗浄とは、アルカリ溶液中におけるシ
リコン等の微粒子とウェーハとの間の静電気的反発を利
用して微粒子を除去するアンモニア−過酸化水素水混合
溶液による洗浄(SC1洗浄)、金属をイオン化して除
去する塩酸−過酸化水素水混合溶液による洗浄(SC2
洗浄)、シリコン表面の自然酸化膜を除去する希フッ酸
洗浄(DHF洗浄)を目的に応じて組み合わせる方法で
ある。これに、さらに必要に応じて金属および有機物を
除去するための硫酸−過酸化水素水混合溶液による洗浄
が組み合わせられることもある。
Conventionally, a so-called RCA cleaning method proposed in the 1970's has been widely used as a method for cleaning a semiconductor wafer to suppress the number of fine particles, with repeated improvements. RCA cleaning is cleaning with an ammonia-hydrogen peroxide mixed solution (SC1 cleaning) for removing fine particles by using electrostatic repulsion between fine particles such as silicon and a wafer in an alkaline solution (SC1 cleaning), and ionizing metal. Cleaning with a mixed solution of hydrochloric acid and aqueous hydrogen peroxide to be removed (SC2
Cleaning) and dilute hydrofluoric acid cleaning (DHF cleaning) for removing a natural oxide film on the silicon surface according to the purpose. This may be combined with washing with a mixed solution of sulfuric acid and hydrogen peroxide to remove metals and organic substances, if necessary.

【0004】ところで今後の半導体ウェーハとしては、
鏡面研磨されたシリコン単結晶基板の表面に同じくシリ
コン単結晶薄膜を気相成長させたシリコンエピタキシャ
ルウェーハがますます利用されるようになるものと予想
される。これは、微細化によって取扱い電荷量の低減し
た近年の半導体デバイスにとって、ウェーハ表面近傍の
微小欠陥がデバイス特性に致命的な影響を与えるおそれ
が今まで以上に大きくなるのに対し、融液から引き上げ
られたシリコン単結晶インゴットをスライス、研磨して
製造される鏡面研磨ウェーハでは結晶に起因するかかる
微小欠陥を低減することが困難となっているからであ
る。
[0004] By the way, as future semiconductor wafers,
It is expected that silicon epitaxial wafers in which a silicon single crystal thin film is similarly vapor-phase grown on a mirror-polished surface of a silicon single crystal substrate will be increasingly used. This is due to the fact that, for recent semiconductor devices that have reduced the amount of charge handled due to miniaturization, the possibility that minute defects near the wafer surface will have a fatal effect on device characteristics is greater than ever before, while pulling up from the melt This is because it is difficult to reduce such minute defects caused by crystals in a mirror-polished wafer manufactured by slicing and polishing the obtained silicon single crystal ingot.

【0005】図4に一般的なエピタキシャルウェーハの
プロセスフローを示す。まず、ステップS11で鏡面研
磨されたシリコン単結晶基板Sを気相成長装置の反応室
内に搬入する。次にステップS12において、上記反応
室内でエピタキシャル層Eを成長させる。次にステップ
S13において、完成したエピタキシャルウェーハEP
Wを反応室外に搬出する。搬出されたエピタキシャルウ
ェーハEPWは、続くステップS14にて膜厚測定、平
坦度測定等の特性値測定に供され、さらにステップS1
5で外観検査を受ける。上記外観検査に合格したエピタ
キシャルウェーハEPWは、続くステップS16にて洗
浄される。このときの洗浄は一般に、微粒子を除去する
ためのSC1洗浄、および金属を除去するためのSC2
洗浄により行われる。
FIG. 4 shows a process flow of a general epitaxial wafer. First, the silicon single crystal substrate S mirror-polished in step S11 is carried into the reaction chamber of the vapor phase growth apparatus. Next, in step S12, an epitaxial layer E is grown in the reaction chamber. Next, in step S13, the completed epitaxial wafer EP
W is carried out of the reaction chamber. The unloaded epitaxial wafer EPW is subjected to characteristic value measurement such as film thickness measurement and flatness measurement in the following step S14, and further, in step S1.
At 5, the appearance inspection is performed. The epitaxial wafer EPW that has passed the appearance inspection is cleaned in the subsequent step S16. The cleaning at this time is generally performed by SC1 cleaning for removing fine particles and SC2 cleaning for removing metal.
This is performed by washing.

【0006】[0006]

【発明が解決しようとする課題】ところで、上記ステッ
プS13において反応室から搬出されたばかりのエピタ
キシャルウェーハEPWのシリコンエピタキシャル層E
の表面は極めて活性が高いので、クリーンルーム内に金
(Au)や銅(Cu)等の金属微粒子Mが浮遊している
と、各種の測定や検査を経る間に該金属微粒子Mが該表
面に直に付着する可能性が高い。金属微粒子Mがシリコ
ンエピタキシャル層Eの表面に直に付着しているか否か
は、たとえばSEM(走査型電子顕微鏡)を用いて観察
することができる。この付着の可能性は、エピタキシャ
ルウェーハEPWをクリーンルーム内の雰囲気に曝す時
間が長くなるほど大きくなる。そして、このようにシリ
コンエピタキシャル層Eの表面に直に金属微粒子Mが付
着した状態で上記ステップS16においてSC1+SC
2洗浄を行うと、シリコンエピタキシャル層Eの表面に
多数のピットPが形成されてしまうことがわかった。
Incidentally, the silicon epitaxial layer E of the epitaxial wafer EPW just unloaded from the reaction chamber in the above step S13.
Is extremely active, so if metal particles M such as gold (Au) or copper (Cu) are floating in a clean room, the metal particles M will be on the surface during various measurements and inspections. It is highly likely that it will adhere directly. Whether or not the metal microparticles M are directly attached to the surface of the silicon epitaxial layer E can be observed using, for example, a scanning electron microscope (SEM). The possibility of this adhesion increases as the time for exposing the epitaxial wafer EPW to the atmosphere in the clean room becomes longer. Then, with the metal fine particles M directly attached to the surface of the silicon epitaxial layer E, SC1 + SC
2 It was found that a large number of pits P were formed on the surface of the silicon epitaxial layer E when the cleaning was performed.

【0007】したがって、シリコンエピタキシャル層E
の表面へ金属微粒子Mを付着させないための何らかの対
策が望まれる。本発明は、この課題に対して有効な対策
となり得るエピタキシャルウェーハの製造方法と、これ
に用いて好適な半導体製造装置を提供することを目的と
する。
Therefore, the silicon epitaxial layer E
Some measures are required to prevent the metal fine particles M from adhering to the surface of the metal. An object of the present invention is to provide a method for manufacturing an epitaxial wafer which can be an effective measure against this problem, and a semiconductor manufacturing apparatus suitable for use in the method.

【0008】[0008]

【課題を解決するための手段】本発明のエピタキシャル
ウェーハの製造方法は、シリコン単結晶基板上にシリコ
ンエピタキシャル層を気相成長させてエピタキシャルウ
ェーハを得た直後に、他の工程を経ることなく、このシ
リコンエピタキシャル層の表面に化学的シリコン酸化膜
を形成していわゆるパッシベーション(passiva
tion)を行うことにより、金属微粒子がシリコンエ
ピタキシャル層の表面に直に付着することを防止し、し
かる後にこのエピタキシャルウェーハを次工程へ送るよ
うにすることで、上述の目的を達成しようとするもので
ある。なお、本発明で述べるところの化学的シリコン酸
化膜とは、自然酸化膜と異なり、化学反応を用いて人為
的に形成されたものである。また、本発明が想定する次
工程とは、典型的には膜厚測定、平坦度測定、外観検査
等のように、従来プロセスにおいて気相成長後に最初に
行われている工程である。
According to the method of manufacturing an epitaxial wafer of the present invention, a silicon epitaxial layer is vapor-phase grown on a silicon single crystal substrate to obtain an epitaxial wafer, and without any other steps, A chemical silicon oxide film is formed on the surface of the silicon epitaxial layer to form a so-called passivation (passiva).
to prevent the metal fine particles from directly adhering to the surface of the silicon epitaxial layer, and then to send the epitaxial wafer to the next step, thereby achieving the above object. It is. The chemical silicon oxide film described in the present invention is different from a natural oxide film in that it is formed artificially by using a chemical reaction. The next step envisioned by the present invention is typically the first step performed after vapor phase growth in a conventional process, such as film thickness measurement, flatness measurement, and appearance inspection.

【0009】上記の化学的シリコン酸化膜は、たとえば
シリコンエピタキシャル層を酸化剤を含む溶液に接触さ
せて形成することができる。この溶液としては、アンモ
ニア−過酸化水素水混合溶液(いわゆるSC1洗浄液)
あるいはオゾン添加水を用いることが好適である。
The above-described chemical silicon oxide film can be formed, for example, by bringing a silicon epitaxial layer into contact with a solution containing an oxidizing agent. As this solution, an ammonia-hydrogen peroxide mixed solution (so-called SC1 cleaning solution)
Alternatively, it is preferable to use ozone-added water.

【0010】かかる本発明のエピタキシャルウェーハの
製造方法を実際に行うための半導体製造装置としては、
シリコン単結晶基板上にエピタキシャル層を気相成長さ
せるための反応室と、このエピタキシャル層の表面に化
学的シリコン酸化膜を形成してパッシベーション処理を
行うための後処理室と、これら両室を相互に接続し、シ
リコンエピタキシャルウェーハの移送手段を備えた搬送
路とを有するものが好適である。上記後処理室として
は、酸化剤を含む溶液をエピタキシャル層の表面に供給
する溶液供給手段を備えるものが好適である。
A semiconductor manufacturing apparatus for actually performing the method for manufacturing an epitaxial wafer of the present invention includes:
A reaction chamber for vapor-phase growth of an epitaxial layer on a silicon single crystal substrate, a post-processing chamber for forming a chemical silicon oxide film on the surface of the epitaxial layer and performing a passivation process, and these two chambers are interconnected. And a transport path provided with means for transporting the silicon epitaxial wafer. It is preferable that the post-processing chamber includes a solution supply unit that supplies a solution containing an oxidizing agent to the surface of the epitaxial layer.

【0011】[0011]

【発明の実施の形態】シリコンエピタキシャル層を気相
成長させた直後、その表面に薄い化学的シリコン酸化膜
を形成しておくと、次工程中あるいは次工程に至るまで
の間、金属微粒子が浮遊するクリーンルーム内にエピタ
キシャルウェーハが長時間放置されても、該金属微粒子
がシリコンエピタキシャル層の表面に直に付着しなくな
る。したがって、後にSC1洗浄を行ってもピットが形
成されなくなる。実際、半導体製造現場では各工程の所
要時間が異なるために、ウェーハによっては次工程に搬
入される前の待ち時間が非常に長くなる場合がある。本
発明は、このような場合のエピタキシャルウェーハの金
属汚染防止に極めて効果的である。
BEST MODE FOR CARRYING OUT THE INVENTION Immediately after a silicon epitaxial layer is vapor-phase grown, if a thin chemical silicon oxide film is formed on the surface thereof, metal fine particles float during or until the next step. Even when the epitaxial wafer is left in a clean room for a long time, the metal fine particles do not directly adhere to the surface of the silicon epitaxial layer. Therefore, no pits are formed even if SC1 cleaning is performed later. In fact, since the time required for each process is different at a semiconductor manufacturing site, depending on the wafer, the waiting time before being carried into the next process may be extremely long. The present invention is extremely effective in preventing metal contamination of the epitaxial wafer in such a case.

【0012】本発明では、上記化学的シリコン酸化膜の
形成方法のひとつとして、SC1洗浄とオゾン(O3
添加水による洗浄(以下、O3 水洗浄と称する。)を採
用する。SC1洗浄は一般に微粒子の除去を目的として
行われるものであるが、本発明者らは、これをエピタキ
シャル層表面にパッシベーション膜である化学的シリコ
ン酸化膜を形成する目的に利用すると極めて良好な結果
が得られることを見出した。
In the present invention, SC1 cleaning and ozone (O 3 ) are used as one method of forming the chemical silicon oxide film.
Washing with added water (hereinafter referred to as O 3 water washing) is employed. Although SC1 cleaning is generally performed for the purpose of removing fine particles, the present inventors can obtain extremely good results by using this for the purpose of forming a chemical silicon oxide film as a passivation film on the surface of an epitaxial layer. It was found that it could be obtained.

【0013】O3 水洗浄については、たとえば日経マイ
クロデバイス1997年3月号p.90〜95(日経B
P社刊)に詳述されている。この方法は本来、金属微粒
子が既に付着してしまったシリコン基板を洗浄するため
に提案されたものである。すなわち、仮にCuやAuの
ような金属微粒子がシリコン表面と共存する系であって
も、O3 の強力な酸化作用をもってすれば該金属微粒子
よりも該シリコン表面から優先的に電子を引き抜くこと
ができる。この結果、金属はイオン化状態で水中に安定
に存在し続けることができるようになり、一方のシリコ
ン表面は薄いシリコン酸化膜で覆われて上記金属イオン
との電子交換を断たれるので、シリコン表面への金属微
粒子の再付着を防止することができるのである。本発明
はかかるO3 水洗浄を、金属汚染が生ずる前のシリコン
エピタキシャルウェーハに対して行い、効果的なパッシ
ベーションを可能とするものである。
[0013] O 3 water cleaning is described in, for example, Nikkei Micro Devices, March 1997, p. 90-95 (Nikkei B
P Company). This method was originally proposed for cleaning a silicon substrate to which metal fine particles had already adhered. That is, even in a system in which metal fine particles such as Cu and Au coexist with the silicon surface, electrons can be preferentially extracted from the silicon surface rather than the metal fine particles if they have a strong oxidizing effect of O 3. it can. As a result, the metal can continue to be stably present in water in an ionized state, and one silicon surface is covered with a thin silicon oxide film to interrupt electron exchange with the metal ions. It is possible to prevent the metal fine particles from re-adhering to the surface. According to the present invention, such O 3 water cleaning is performed on a silicon epitaxial wafer before metal contamination occurs, thereby enabling effective passivation.

【0014】本発明のプロセスフローについて、図1を
参照しながら説明する。まずステップS1で鏡面研磨さ
れたシリコン単結晶基板Sを気相成長装置の反応室に搬
入する。次にステップS2において、上記反応室内でエ
ピタキシャル層Eを気相成長させる。次にステップS3
において、完成したエピタキシャルウェーハEPWを反
応室外に搬出する。搬出されたエピタキシャルウェーハ
EPWについては、直ちにO3 水洗浄またはSC1洗浄
を行い、エピタキシャル層Eの表面に化学的シリコン酸
化膜Cを形成する。
The process flow of the present invention will be described with reference to FIG. First, in step S1, the mirror-polished silicon single crystal substrate S is carried into the reaction chamber of the vapor phase growth apparatus. Next, in step S2, the epitaxial layer E is vapor-phase grown in the reaction chamber. Next, step S3
, The completed epitaxial wafer EPW is carried out of the reaction chamber. The unloaded epitaxial wafer EPW is immediately washed with O 3 water or SC1 to form a chemical silicon oxide film C on the surface of the epitaxial layer E.

【0015】化学的シリコン酸化膜Cでパッシベートさ
れたエピタキシャルウェーハEPWは、この後、ステッ
プS5における膜厚測定および平坦度測定、ステップS
6における外観検査を順次経るが、この間に金属微粒子
Mが化学的シリコン酸化膜C上に付着する可能性があ
る。しかし、この金属微粒子Mの付着力は弱く、次のス
テップS7におけるSC1+SC2洗浄で除去されてし
まう。つまり、従来のようにエピタキシャル層Eの上に
直接に金属微粒子Mが接触していないので、該エピタキ
シャル層EにピットPを発生させるおそれがないのであ
る。
The epitaxial wafer EPW passivated with the chemical silicon oxide film C is thereafter subjected to film thickness measurement and flatness measurement in step S5, and to step S5.
6, the metal fine particles M may adhere to the chemical silicon oxide film C during this time. However, the adhesion of the metal fine particles M is weak, and they are removed by the SC1 + SC2 cleaning in the next step S7. That is, since the fine metal particles M are not in direct contact with the epitaxial layer E as in the related art, there is no possibility that pits P are generated in the epitaxial layer E.

【0016】なお、O3 水洗浄は有機付着物の除去も可
能であり、有機物の分解によってCO2 とO2 を発生す
る。つまり、O3 水洗浄はこの1工程だけで金属微粒子
と有機付着物の両方を除去することができるのである。
3 水洗浄にはこの他にも、従来のRCA洗浄のように
酸やアルカリの薬液を大量に必要としないこと、リンス
用の超純水の所要量が少ないこと、また薬液の所要量が
少ないために発生蒸気も少なく、これによってクリーン
ルームの空調の負担を軽減できるというメリットもあ
る。
The O 3 water washing can also remove organic deposits, and generates CO 2 and O 2 by decomposition of the organic substances. In other words, the O 3 water cleaning can remove both the metal fine particles and the organic deposits in only this one step.
O 3 in water cleaning besides this, not to an acid or alkaline chemical liquid as in the conventional RCA cleaning require large amounts, it required amount of ultrapure water for rinsing is small, also the required amount of drug solution There is also an advantage that the amount of generated steam is small because of the small amount, thereby reducing the burden of air conditioning in the clean room.

【0017】O3 添加水の調製方法としては、たとえば
超純水の電気分解やO2 ガスの交流無声放電で発生させ
たO3 を気体透過膜あるいはバブリングを通じて超純水
に導入する方法や、溶存酸素を含む超純水に紫外線照射
を行って水中にO3 を直接的に生成させる方法がある。
なお、O3 添加水には超音波振動を印加してもよい。こ
の場合、その周波数は通常用いられる範囲で構わない。
ただし、周波数によって除去可能な微粒子の大きさは異
なる。おおよそ100kHz以下の比較的低い周波数領
域では、溶液内部に発生するキャビテーション(cav
itation=微小な空洞)の働きにより直径10μ
m以上の比較的大きな微粒子を剥離可能である。これに
対し、おおよそ500kHz、あるいは1MHz以上の
いわゆるメガソニックと呼ばれる高い周波数領域では、
溶液中の振動伝搬に伴って発生する衝撃波がエピタキシ
ャルウェーハに衝突し、直径2μm以下の微小微粒子も
除去することができる。
As a method for preparing O 3 -added water, for example, a method in which O 3 generated by electrolysis of ultrapure water or an AC silent discharge of O 2 gas is introduced into ultrapure water through a gas permeable membrane or bubbling, There is a method in which ultrapure water containing dissolved oxygen is irradiated with ultraviolet rays to directly generate O 3 in water.
Note that ultrasonic vibration may be applied to the O 3 added water. In this case, the frequency may be in a range used normally.
However, the size of the fine particles that can be removed differs depending on the frequency. In a relatively low frequency region of about 100 kHz or less, cavitation (cav) generated inside the solution is generated.
10μ in diameter due to the function of “itation = microscopic cavity”
It is possible to peel relatively large fine particles of m or more. On the other hand, in a so-called megasonic high frequency region of about 500 kHz or 1 MHz or more,
A shock wave generated with the propagation of vibration in the solution collides with the epitaxial wafer, and fine particles having a diameter of 2 μm or less can be removed.

【0018】本発明においてシリコンエピタキシャル層
の表面に形成される化学的シリコン酸化膜は、エピタキ
シャルウェーハの大気放置中に形成される自然酸化膜と
異なり、膜厚が極めて均一、かつ薄く、さらに金属汚染
なしに形成し得るものである。膜厚は0.3〜1nmも
あれば十分であり、化学的シリコン酸化膜の形成条件に
応じて適宜選択すればよい。たとえば、O3 水洗浄にお
いて超純水を満たした洗浄槽内にエピタキシャルウェー
ハを縦置きし、該洗浄槽の底部の散気管からO3 を供給
しながら化学的シリコン酸化膜を形成する場合には、ウ
ェーハの下側から上側に向かって徐々に化学的シリコン
酸化膜が成長されてゆく。このような場合にウェーハの
全面が化学的シリコン酸化膜で被覆される時間は、液
温、ウェーハ径、O3 流量等の条件により異なり、これ
によってウェーハ全面が被覆された時点での化学的シリ
コン酸化膜の膜厚も異なることになる。
In the present invention, the chemical silicon oxide film formed on the surface of the silicon epitaxial layer has a very uniform and thin film thickness, unlike a natural oxide film formed when the epitaxial wafer is left in the air, and furthermore has a metal contamination. It can be formed without. A thickness of 0.3 to 1 nm is sufficient, and may be appropriately selected according to the conditions for forming the chemical silicon oxide film. For example, in the case where an epitaxial wafer is vertically placed in a cleaning tank filled with ultrapure water in O 3 water cleaning, and a chemical silicon oxide film is formed while supplying O 3 from a diffuser at the bottom of the cleaning tank, Then, a chemical silicon oxide film is gradually grown from the lower side of the wafer to the upper side. In such a case, the time during which the entire surface of the wafer is covered with the chemical silicon oxide film varies depending on conditions such as liquid temperature, wafer diameter, and O 3 flow rate. The thickness of the oxide film will also be different.

【0019】上述のような本発明のエピタキシャルウェ
ーハの製造を可能とするための半導体製造装置は、気相
成長装置の反応室とパッシベーションを行うための後処
理室との間を、エピタキシャルウェーハが外部環境に曝
されることなく移送されるように構成されていればよ
い。この移送を可能とするものが、反応室と後処理室と
を清浄な雰囲気に保ちながら相互に接続し、ウェーハ移
送手段を備える搬送路である。図2に、かかる半導体製
造装置の一構成例を示す。この構成では、向かって左側
から搬送路3b、エピタキシャル反応室(Epi)1、
搬送路3a、後処理室(PostP)2、搬送路3cが
それぞれゲートバルブ5を介してインライン配列されて
いる。各搬送路3b,3a,3cは各々ハンドラ4b,
4a,4cを備えており、隣接するチャンバ間でウェー
ハを移送できるようになされている。
The semiconductor manufacturing apparatus for manufacturing an epitaxial wafer according to the present invention as described above has an epitaxial wafer between the reaction chamber of the vapor phase growth apparatus and the post-processing chamber for passivation. What is necessary is just to be comprised so that it may be transferred, without being exposed to an environment. The transfer path that enables this transfer is a transfer path that connects the reaction chamber and the post-processing chamber to each other while maintaining a clean atmosphere, and includes a wafer transfer unit. FIG. 2 shows a configuration example of such a semiconductor manufacturing apparatus. In this configuration, the transport path 3b, the epitaxial reaction chamber (Epi) 1,
The transport path 3a, the post-processing chamber (PostP) 2, and the transport path 3c are arranged in-line via the gate valve 5, respectively. Each transport path 3b, 3a, 3c is provided with a handler 4b,
4a and 4c, so that wafers can be transferred between adjacent chambers.

【0020】上記後処理室(PostP)2は、酸化剤
を含む溶液としてO3 添加水またはアンモニア−過酸化
水素水混合溶液をエピタキシャル層の表面に供給する溶
液供給手段を備えている。この後処理室(PostP)
2は、枚葉式、バッチ式のいずれの様式で処理を行うも
のであってもよい。枚葉式とする場合には、通常は回転
式のウェーハステージと、溶液供給手段としてその上方
に開口するノズルとが備えられ、該ウェーハステージ上
に載置されたウェーハを回転させながら、その表面に該
ノズルから必要な溶液を供給して後処理および洗浄を行
う。バッチ式とする場合には、必要な薬液または溶液を
満たした液槽中に、適当なキャリアに収容された複数枚
のウェーハが一括して浸漬され、後処理および洗浄が行
われる。かかる装置構成によれば、図中向かって左側か
ら鏡面研磨されたシリコン単結晶基板が搬入され、この
ウェーハ上にシリコンエピタキシャル層が形成され、続
いて直ちにこの層の上に化学的シリコン酸化膜が形成さ
れ、搬出されるという一連の作業を、外部環境から遮断
された清浄な雰囲気中で連続的に行うことができる。
The post-processing chamber (PostP) 2 has a solution supply means for supplying O 3 -added water or an ammonia-hydrogen peroxide mixed solution as a solution containing an oxidizing agent to the surface of the epitaxial layer. Post-processing chamber (PostP)
No. 2 may perform processing in any of a single-wafer type and a batch type. In the case of a single wafer type, a rotary wafer stage is usually provided, and a nozzle which opens upward as a solution supply means is provided, and the surface of the wafer stage is rotated while rotating the wafer placed on the wafer stage. The required solution is supplied from the nozzle to perform post-treatment and cleaning. In the case of a batch system, a plurality of wafers housed in a suitable carrier are collectively immersed in a liquid tank filled with a necessary chemical solution or solution, and post-processing and cleaning are performed. According to such an apparatus configuration, a mirror-polished silicon single crystal substrate is carried in from the left side in the figure, a silicon epitaxial layer is formed on this wafer, and immediately thereafter, a chemical silicon oxide film is formed on this layer. A series of operations of forming and carrying out can be continuously performed in a clean atmosphere shielded from the external environment.

【0021】図3には、本発明の半導体製造装置の他の
構成例として、エピタキシャル反応室(Epi)1と後
処理室(PostP)2とをひとつの搬送路3dに接続
した例を示す。この搬送路3dには鏡面研磨されたシリ
コン単結晶基板を搬入するためのロードロック室(LL
in)6aと、シリコンエピタキシャル層の形成およびそ
のパッシベーションが終了した後のエピタキシャルウェ
ーハを搬出するためのロードロック室(LLout )6b
も、それぞれゲートバルブ5を介して接続されている。
この構成では、中央の搬送路3dに備えられたハンドラ
4dを用いて、各チャンバ間でウェーハの移送が行われ
る。
FIG. 3 shows another example of the semiconductor manufacturing apparatus according to the present invention, in which an epitaxial reaction chamber (Epi) 1 and a post-processing chamber (PostP) 2 are connected to one transfer path 3d. A load lock chamber (LL) for loading a mirror-polished silicon single crystal substrate into the transfer path 3d.
in) 6a and a load lock chamber (LLout) 6b for carrying out the epitaxial wafer after the formation of the silicon epitaxial layer and the passivation thereof are completed.
Are also connected via a gate valve 5.
In this configuration, the wafer is transferred between the chambers using the handler 4d provided in the central transfer path 3d.

【0022】前掲の図2および図3に示した装置構成に
おいて、後処理室(PostP)2でO3 水洗浄を行う
場合、このO3 水を供給する溶液供給手段に超音波振動
の印加手段を設けることが一層効果的である。O3 水洗
浄を枚葉式で行う場合には、たとえばノズルの吐出端近
傍に超音波振動子を内蔵させることができ、またバッチ
式で行う場合には液槽の内部に超音波振動子を浸漬させ
ておくことができる。
In the apparatus configuration shown in FIGS. 2 and 3 described above, when O 3 water cleaning is performed in the post-processing chamber (PostP) 2, ultrasonic vibration applying means is applied to the solution supply means for supplying the O 3 water. Is more effective. When the O 3 water cleaning is performed in a single wafer type, an ultrasonic vibrator can be built in, for example, near the discharge end of the nozzle. In the case of performing a batch type cleaning, an ultrasonic vibrator is provided inside the liquid tank. Can be immersed.

【0023】なお、上述の例では化学的シリコン酸化膜
の形成をいずれもウェットプロセスで行う場合について
説明したが、これをドライプロセスで行うことも可能で
ある。たとえば、後処理室にO3 ガスを導入し、室外か
らたとえば石英等からなる透明窓を通して紫外線を照射
し、生成した酸素活性種を用いてシリコンエピタキシャ
ル層の表面を化学的に酸化することもできる。ドライプ
ロセスによれば、エピタキシャル反応室と後処理室とを
一体化させ、これら両チャンバ間の搬送路を省略するこ
とも可能である。たとえば、シリコンエピタキシャル層
成長用の原料ガス、パージガスとしてのN2 ガス、酸化
性ガスとしてのO3 等、必要なすべてのガスの供給手段
を単一のチャンバに連結しておき、チャンバ内へ供給す
るガスの種類を順次切り換えるようにすれば、ウェーハ
を一ケ所に置いたままでエピタキシャル成長、チャンバ
・クリーニング、化学的シリコン酸化膜形成をすべて連
続的に行うことができる。
In the above-described example, the case where the formation of the chemical silicon oxide film is performed by a wet process has been described, but it is also possible to perform this by a dry process. For example, an O 3 gas is introduced into the post-treatment chamber, ultraviolet rays are irradiated from outside through a transparent window made of, for example, quartz or the like, and the surface of the silicon epitaxial layer can be chemically oxidized using the generated oxygen active species. . According to the dry process, it is also possible to integrate the epitaxial reaction chamber and the post-processing chamber, and to omit the transfer path between these two chambers. For example, all necessary gas supply means such as a raw material gas for growing a silicon epitaxial layer, N 2 gas as a purge gas, and O 3 as an oxidizing gas are connected to a single chamber and supplied into the chamber. If the type of gas to be used is sequentially switched, epitaxial growth, chamber cleaning, and chemical silicon oxide film formation can all be continuously performed while the wafer is kept in one place.

【0024】[0024]

【実施例】使用したエピタキシャルウェーハは、直径2
00mmのp+ 型、主表面の軸方位〈100〉のシリコ
ン単結晶基板上に層厚15μmのp型のシリコンエピタ
キシャル層を形成したものである。エピタキシャル成長
条件は、一例として下記のとおりとした。 H2 アニール条件: 1130℃,45秒 エピタキシャル成長温度: 1130℃ H2 流量: 40リットル/分 原料ガス(SiHCl3 をH2 で希釈)流量: 12リ
ットル/分 ドーパント(B2 6 をH2 で希釈)流量: 100m
l/分 ここでは、膜厚測定や平坦度測定などの次工程作業を行
わず、気相成長装置からクラス100のクリーンルーム
内に取り出して5時間以内のものを気相成長直後のエピ
タキシャルウェーハとして取り扱うことにする。
The epitaxial wafer used had a diameter of 2
A 15 μm-thick p-type silicon epitaxial layer is formed on a 00 mm p + -type silicon single crystal substrate whose main surface has an axis orientation of <100>. The epitaxial growth conditions were as follows as an example. H 2 annealing conditions: 1130 ° C., 45 seconds Epitaxial growth temperature: 1130 ° C. H 2 flow rate: 40 l / min Source gas (diluted SiHCl 3 with H 2 ) flow rate: 12 l / min Dopant (B 2 H 6 with H 2 ) Dilution) flow rate: 100m
l / min Here, the next process such as film thickness measurement and flatness measurement is not performed, and the wafer is taken out of the vapor phase growth apparatus into a class 100 clean room and treated within 5 hours as an epitaxial wafer immediately after vapor phase growth. I will.

【0025】実施例1 本実施例では、気相成長直後のエピタキシャルウェーハ
にSC1洗浄とSC2洗浄とを順次施し、クリーンルー
ム内に一定期間放置した後、再びSC1洗浄とSC2洗
浄を行って、最終的にシリコンエピタキシャル層の主表
面上に発生したピット数を調べた。洗浄はすべて、ウェ
ーハを25枚収容可能なテトラフルオロエチレン製のキ
ャリアを使用し、バッチ式で行った。SC1洗浄に使用
するアンモニア−過酸化水素水混合溶液は、29重量%
NH3 :30重量%H2 2 :H2 O=1:1:5(体
積比)の混合比率によるものである。洗浄温度は80℃
とした。SC2洗浄に使用する塩酸−過酸化水素水混合
溶液は、30重量%HCl:30重量%H2 2 :H2
O=1:1:5(体積比)の混合比率によるものであ
る。洗浄温度は80℃とした。
Embodiment 1 In this embodiment, SC1 cleaning and SC2 cleaning are sequentially performed on an epitaxial wafer immediately after vapor phase growth, and after leaving it in a clean room for a certain period of time, SC1 cleaning and SC2 cleaning are performed again. First, the number of pits generated on the main surface of the silicon epitaxial layer was examined. All the cleaning was performed by a batch method using a carrier made of tetrafluoroethylene capable of accommodating 25 wafers. The ammonia-hydrogen peroxide mixed solution used for SC1 cleaning is 29% by weight.
NH 3: 30 wt% H 2 O 2: H 2 O = 1: 1: is due mixing ratio of 5 (by volume). Washing temperature is 80 ℃
And SC2 hydrochloric acid used for washing - hydrogen peroxide mixture is 30 wt% HCl: 30 wt% H 2 O 2: H 2
This is due to the mixing ratio of O = 1: 1: 5 (volume ratio). The washing temperature was 80 ° C.

【0026】操作手順は下記のとおりとした。 (1)SC1洗浄(1回,3分間) (2)超純水リンス(2回,各3分間) (3)SC2洗浄(1回,3分間) (4)超純水リンス(2回,各3分間) (5)IPA(イソプロパノール)乾燥(1回,1分
間) (6)エピタキシャルウェーハをキャリアに収容し、蓋
をしないでクリーンルーム(クラス10,000)内に3日間
放置 (7)超純水リンス(2回,各3分間) (8)SC1洗浄(1回,3分間) (9)超純水リンス(2回,各3分間) (10)SC2洗浄(1回,3分間) (11)超純水リンス(2回,各3分間) (12)IPA(イソプロパノール)乾燥(1回,1分
間) 上記(6)の工程において、エピタキシャルウェーハを
クラス10,000のクリーンルームに3日間放置したのは、
クリーンルーム内に浮遊する金や銅等の金属微粒子によ
りエピタキシャルウェーハを故意に汚染させるためであ
る。以上の手順を経たエピタキシャルウェーハの主表面
を表面異物検査装置を用いて調べ、発生した直径0.1
3μm以上のピットの数をカウントした。結果を後述の
表1に示す。
The operating procedure was as follows. (1) SC1 cleaning (1 time, 3 minutes) (2) Ultrapure water rinse (2 times, 3 minutes each) (3) SC2 cleaning (1 time, 3 minutes) (4) Ultrapure water rinse (2 times, (5 minutes each) (5) IPA (isopropanol) drying (1 time, 1 minute) (6) The epitaxial wafer is stored in a carrier and left in a clean room (class 10,000) for 3 days without covering (7) Ultrapure water Rinse (2 times, 3 minutes each) (8) SC1 wash (1 time, 3 minutes) (9) Ultrapure water rinse (2 times, 3 minutes each) (10) SC2 wash (1 time, 3 minutes) (11 ) Ultrapure water rinse (2 times, 3 minutes each) (12) IPA (isopropanol) drying (1 time, 1 minute) In the above process (6), the epitaxial wafer was left in a class 10,000 clean room for 3 days. ,
This is because the epitaxial wafer is intentionally contaminated with fine metal particles such as gold and copper floating in the clean room. The main surface of the epitaxial wafer having undergone the above procedure was examined using a surface foreign matter inspection device, and the diameter of the generated
The number of pits of 3 μm or more was counted. The results are shown in Table 1 below.

【0027】実施例2 ここでは、エピタキシャル成長直後のエピタキシャルウ
ェーハにO3 水洗浄を施し、実施例1と同様の操作を施
した後、シリコンエピタキシャル層の主表面に発生した
ピット数を調べた。使用したエピタキシャルウェーハは
実施例1で用いたものと同じである。洗浄は、実施例1
と同様、バッチ式で行ったが、前述の(1)〜(3)の
操作手順に代えて、O3 水洗浄を行った。操作手順は下
記のとおりとした。 (1’)O3 水洗浄(1回,3分間) (4)〜(12)については実施例1に同じ。 ただし、ここで用いた洗浄槽はキャリアに縦置きに収容
された25枚のウェーハをまとめて浸漬させるものであ
り、その底部には超純水中にO3 を放出させるための散
気管を備える。O3 流量は15リットル/分、O3 水中
のO3 濃度は7ppm、温度は室温とした。結果を後述
の表1に示す。
Example 2 In this example, the epitaxial wafer immediately after epitaxial growth was washed with O 3 water, and the same operation as in Example 1 was performed. Then, the number of pits generated on the main surface of the silicon epitaxial layer was examined. The epitaxial wafer used was the same as that used in Example 1. Cleaning was performed in Example 1.
In the same manner as in the above, a batch process was performed, but O 3 water washing was performed instead of the above-described operation procedures (1) to (3). The operating procedure was as follows. (1 ′) O 3 water washing (1 time, 3 minutes) (4) to (12) are the same as in Example 1. However, the cleaning tank used here is for immersing 25 wafers accommodated vertically in the carrier at a time, and has a diffuser tube at the bottom for releasing O 3 into ultrapure water. . The O 3 flow rate was 15 l / min, the O 3 concentration in the O 3 water was 7 ppm, and the temperature was room temperature. The results are shown in Table 1 below.

【0028】比較例1 ここでは、上記の実施例に対する比較として、濃度0.
5重量%の希フッ酸水溶液を用いた希フッ酸洗浄を室温
にて行った。 (1”)希フッ酸洗浄(1回、3分間) (4)〜(12)については実施例1に同じ。 結果を表1に示す。
COMPARATIVE EXAMPLE 1 Here, as a comparison with the above-mentioned example, a concentration of 0.
Dilute hydrofluoric acid cleaning was performed at room temperature using a 5% by weight dilute hydrofluoric acid aqueous solution. (1 ″) Dilute hydrofluoric acid cleaning (1 time, 3 minutes) (4) to (12) are the same as in Example 1. The results are shown in Table 1.

【0029】[0029]

【表1】 [Table 1]

【0030】実施例1および実施例2では、エピタキシ
ャル成長直後のウェーハ表面に(SC1+SC2)洗浄
あるいはO3 水洗浄によりいずれも化学的シリコン酸化
膜が形成されるが、比較例1では希フッ酸処理によって
Siの活性なベア(bare)表面が露出した状態とな
る。これら実施例において発生したピット数は、比較例
に比べて著しく少ないことが明らかである。
In Examples 1 and 2, a chemical silicon oxide film is formed on the wafer surface immediately after the epitaxial growth by (SC1 + SC2) cleaning or O 3 water cleaning. In Comparative Example 1, a dilute hydrofluoric acid treatment is performed. The active bare surface of Si is exposed. It is clear that the number of pits generated in these examples is significantly smaller than that in the comparative example.

【0031】実施例3〜実施例6 ここでは、ピット数のO3 水洗浄時間依存性について調
べた。使用したエピタキシャルウェーハは実施例1で用
いたものと同じである。洗浄は、実施例1と同様、バッ
チ式で行った。洗浄の手順は下記のとおりとした。 (a)O3 水洗浄(1回,10〜180秒間の間で4段
階) (b)超純水リンス(1回,3分間) (c)IPA(イソプロパノール)乾燥(1回,1分
間) (d)エピタキシャルウェーハをキャリアに収容したま
ま、クリーンルーム(クラス10,000)内に3日間放置 (e)超純水リンス(2回,各3分間) (f)SC1洗浄(1回,3分間) (g)超純水リンス(2回,各3分間) (h)SC2洗浄(1回,3分間) (j)超純水リンス(2回,各3分間) (k)SC1洗浄(1回,15分間) (l)超純水リンス(2回,各3分間) (m)IPA(イソプロパノール)乾燥(1回,1分
間)
Examples 3 to 6 Here, the dependence of the number of pits on the O 3 water cleaning time was examined. The epitaxial wafer used was the same as that used in Example 1. The cleaning was performed by a batch method as in Example 1. The washing procedure was as follows. (A) O 3 water washing (once, 4 steps between 10 and 180 seconds) (b) Ultrapure water rinse (once, 3 minutes) (c) IPA (isopropanol) drying (once, 1 minute) (D) Leave the epitaxial wafer in the carrier for 3 days in a clean room (class 10,000) (e) Rinse with ultrapure water (2 times, 3 minutes each) (f) SC1 cleaning (1 time, 3 minutes) ( g) Ultrapure water rinse (2 times, 3 minutes each) (h) SC2 cleaning (1 time, 3 minutes) (j) Ultrapure water rinse (2 times, 3 minutes each) (k) SC1 cleaning (1 time, 3 minutes each) (15 minutes) (l) Ultrapure water rinse (2 times, 3 minutes each) (m) IPA (isopropanol) drying (1 time, 1 minute)

【0032】なお、上記(a)のO3 水洗浄の実施時間
は、10秒間(実施例3)、30秒間(実施例4)、6
0秒間(実施例5)、および180秒間(実施例6)と
した。また、上記(k)の工程でSC1洗浄を15分間
行ったのは、ピットの発生状況を誇張させるためであ
る。以上の手順を経たエピタキシャルウェーハを表面異
物検査装置を用いて調べ、直径0.13μm以上のピッ
ト数をカウントした。結果を後述の表2に示す。
Note that the O 3 water cleaning (a) is performed for 10 seconds (Example 3), 30 seconds (Example 4), and 6 seconds.
0 seconds (Example 5) and 180 seconds (Example 6). The reason why the SC1 cleaning is performed for 15 minutes in the step (k) is to exaggerate the state of occurrence of pits. The epitaxial wafer having undergone the above procedure was examined using a surface foreign matter inspection apparatus, and the number of pits having a diameter of 0.13 μm or more was counted. The results are shown in Table 2 below.

【0033】比較例2,比較例3 ここでは、実施例3〜実施例6に対する比較として、前
述の(a)のO3 水洗浄に代えてO3 を供給せずに超純
水のみによる180秒間の洗浄を行うか(比較例2)、
あるいはO3 水洗浄の時間を5秒間(比較例3)とし
た。結果を表2に示す。
COMPARATIVE EXAMPLE 2 AND COMPARATIVE EXAMPLE 3 Here , as a comparison with Examples 3 to 6, in place of the above-mentioned cleaning of O 3 water in (a), only pure water was used without supplying O 3 . For 2 seconds (Comparative Example 2)
Alternatively, the time of the O 3 water washing was set to 5 seconds (Comparative Example 3). Table 2 shows the results.

【0034】[0034]

【表2】 [Table 2]

【0035】表2より、O3 水洗浄を行っていない比較
例2、およびO3 水洗浄時間の短い比較例3ではピット
数が多いのに対し、O3 水による洗浄時間を10秒間以
上とするとピット数を低減させることができ、特に60
秒間以上とすることで著しい低減が可能であることがわ
かった。これは、O3 洗浄開始後、約60秒間でエピタ
キシャルウェーハのほぼ全面が化学的シリコン酸化膜で
被覆されることを意味している。本発明者らの測定によ
ると、60秒後の化学的シリコン酸化膜の膜厚は約1n
mであった。上記の化学的シリコン酸化膜の形成速度は
装置依存性が大きく、普遍的なものではない。しかし、
おおよそ1nmの厚さがあればピットの発生防止効果を
十分に発揮できることが明らかである。
[0035] From Table 2, and O 3 compared not performing washing with water Example 2, and O to 3 for short Comparative Example 3, the number pit water washing time is large, O 3 cleaning time with water for more than 10 seconds Then, the number of pits can be reduced,
It has been found that a remarkable reduction can be achieved by setting the time to not less than seconds. This means that approximately 60 seconds after the start of the O 3 cleaning, almost the entire surface of the epitaxial wafer is covered with the chemical silicon oxide film. According to the measurement by the present inventors, the thickness of the chemical silicon oxide film after 60 seconds is about 1 n.
m. The formation rate of the above-mentioned chemical silicon oxide film largely depends on the device, and is not universal. But,
It is clear that the effect of preventing pit generation can be sufficiently exerted if the thickness is approximately 1 nm.

【0036】以上、本発明を6例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、使用するエピタキシャルウェーハの直
径、洗浄の回数や時間、半導体製造装置の構成等の細部
については、適宜変更、選択、組合せが可能である。
Although the present invention has been described based on the six embodiments, the present invention is not limited to these embodiments, and the diameter of the epitaxial wafer to be used, the number and time of cleaning, Details, such as the configuration of the manufacturing apparatus, can be appropriately changed, selected, and combined.

【0037】[0037]

【発明の効果】以上の説明からも明らかなように、本発
明のエピタキシャルウェーハの製造方法によれば、気相
成長直後にシリコンエピタキシャル層の表面を化学的シ
リコン酸化膜で直ちにパッシベートすることにより、金
属微粒子がシリコンエピタキシャル層の表面に直に付着
することを防止するので、後工程でSC1洗浄等の洗浄
処理を経てもエピタキシャル層にピットを多発させるこ
とがない。このことは、シリコンエピタキシャルウェー
ハの品質向上はもちろん、ウェーハが次工程に送られる
までの時間設定等、プロセスの自由度が拡大することに
もつながる。
As is apparent from the above description, according to the method for manufacturing an epitaxial wafer of the present invention, the surface of the silicon epitaxial layer is immediately passivated with the chemical silicon oxide film immediately after the vapor phase growth. Since the metal fine particles are prevented from directly adhering to the surface of the silicon epitaxial layer, pits are not frequently generated in the epitaxial layer even after a cleaning process such as SC1 cleaning in a later step. This leads not only to the improvement of the quality of the silicon epitaxial wafer, but also to an increase in the degree of freedom in the process, such as setting the time until the wafer is sent to the next step.

【0038】上記化学的シリコン酸化膜は、エピタキシ
ャル層を酸化剤を含む溶液に接触させることにより均
一、かつ容易に形成することができる。この形成は、既
存の半導体製造設備の変更を何ら伴うものではない。上
記溶液としては、いわゆるSC1洗浄に用いられるアン
モニア−過酸化水素水混合溶液、あるいはO3 水洗浄に
用いられるO3 添加水を用いて容易に行うことができ
る。特にO3 水洗浄は、室温で行うことができ、貴金属
と有機付着物とを同時に除去することが可能で、しかも
リンス用の超純水の所要量が大幅に低減できるメリット
を有する。
The chemical silicon oxide film can be formed uniformly and easily by bringing the epitaxial layer into contact with a solution containing an oxidizing agent. This formation does not involve any change in existing semiconductor manufacturing facilities. As the solution, ammonia is used in the so-called SC1 cleaning - can be easily performed by using O 3 added water used in the hydrogen peroxide mixture or O 3 water wash. In particular, O 3 water cleaning can be performed at room temperature, has the advantage that precious metals and organic deposits can be removed at the same time, and the required amount of ultrapure water for rinsing can be greatly reduced.

【0039】かかる本発明の製造方法を実施するための
半導体製造装置としては、シリコンエピタキシャル層の
気相成長を行う反応室と、化学的シリコン酸化膜を形成
するための後処理室との間を搬送路で相互に接続した構
成とすることが好適であり、これによって清浄なエピタ
キシャル層の表面を直ちにパッシベートすることが可能
となる。後処理室は、上述のO3 水洗浄とSC1洗浄を
適宜組み合わせて行えるような既存の装置を利用するこ
とができ、設備投資は最低限で済む。
In a semiconductor manufacturing apparatus for carrying out the manufacturing method of the present invention, a reaction chamber for performing vapor phase growth of a silicon epitaxial layer and a post-processing chamber for forming a chemical silicon oxide film are provided. It is preferable to adopt a configuration in which the epitaxial layers are connected to each other by a transport path, so that a clean epitaxial layer surface can be immediately passivated. The post-processing chamber can use an existing apparatus that can appropriately combine the above-described O 3 water cleaning and SC1 cleaning, and the capital investment can be minimized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のエピタキシャルウェーハの製造方法を
採用したエピタキシャルウェーハ製造の基本的なプロセ
スフローを示す図である。
FIG. 1 is a view showing a basic process flow of epitaxial wafer production employing an epitaxial wafer production method of the present invention.

【図2】エピタキシャル反応室と後処理室とが搬送路を
介してインライン配列された本発明の半導体製造装置の
一構成例を示す模式図である。
FIG. 2 is a schematic diagram showing one configuration example of a semiconductor manufacturing apparatus of the present invention in which an epitaxial reaction chamber and a post-processing chamber are arranged in-line via a transfer path.

【図3】エピタキシャル反応室と後処理室とロードロッ
ク室とがひとつの搬送路に接続された本発明の半導体製
造装置の他の構成例を示す模式図である。
FIG. 3 is a schematic diagram showing another configuration example of the semiconductor manufacturing apparatus of the present invention in which an epitaxial reaction chamber, a post-processing chamber, and a load lock chamber are connected to one transfer path.

【図4】従来のエピタキシャルウェーハ製造の基本的な
プロセスフローを示す図である。
FIG. 4 is a diagram showing a basic process flow of a conventional epitaxial wafer manufacturing.

【符号の説明】[Explanation of symbols]

S…シリコン単結晶基板 E…シリコンエピタキシャル層 M…金属微粒子 C…化学的シリコン酸化膜 EPW…エピタキシャルウェーハ 1…反応室 2…後処理室 3a,3b,3c,3d…搬送路 4a,4b,4c,4d…ハンドラ 5…ゲートバルブ S: Silicon single crystal substrate E: Silicon epitaxial layer M: Metal fine particles C: Chemical silicon oxide film EPW: Epitaxial wafer 1: Reaction chamber 2: Post-processing chamber 3a, 3b, 3c, 3d: Conveying paths 4a, 4b, 4c , 4d ... handler 5 ... gate valve

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 シリコン単結晶基板上にシリコンエピタ
キシャル層を気相成長させてエピタキシャルウェーハを
得た直後に、該シリコンエピタキシャル層の表面に化学
的シリコン酸化膜を形成し、しかる後に該エピタキシャ
ルウェーハを次工程へ送ることを特徴とするエピタキシ
ャルウェーハの製造方法。
A chemical silicon oxide film is formed on the surface of a silicon epitaxial layer immediately after a silicon epitaxial layer is vapor-phase grown on a silicon single crystal substrate to obtain an epitaxial wafer. A method for producing an epitaxial wafer, which is sent to the next step.
【請求項2】 前記化学的シリコン酸化膜は、前記シリ
コンエピタキシャル層を酸化剤を含む溶液に接触させる
ことにより形成することを特徴とするエピタキシャルウ
ェーハの製造方法。
2. The method of manufacturing an epitaxial wafer according to claim 1, wherein the chemical silicon oxide film is formed by bringing the silicon epitaxial layer into contact with a solution containing an oxidizing agent.
【請求項3】 前記溶液としてアンモニア−過酸化水素
水混合溶液を用いることを特徴とする請求項2記載のエ
ピタキシャルウェーハの製造方法。
3. The method for producing an epitaxial wafer according to claim 2, wherein an ammonia-hydrogen peroxide mixed solution is used as said solution.
【請求項4】 前記溶液としてオゾン添加水を用いるこ
とを特徴とする請求項2記載のエピタキシャルウェーハ
の洗浄方法。
4. The method for cleaning an epitaxial wafer according to claim 2, wherein ozone added water is used as said solution.
【請求項5】 シリコン単結晶基板上にエピタキシャル
層を気相成長させるための反応室と、 前記エピタキシャル層の表面に化学的シリコン酸化膜を
形成するための後処理室と、 前記反応室と前記後処理室とを相互に接続し、シリコン
エピタキシャルウェーハの移送手段を備えた搬送路とを
有することを特徴とする半導体製造装置。
5. A reaction chamber for vapor-phase growing an epitaxial layer on a silicon single crystal substrate; a post-processing chamber for forming a chemical silicon oxide film on a surface of the epitaxial layer; A semiconductor manufacturing apparatus, comprising: a transfer path interconnecting a post-processing chamber; and a transfer path including transfer means for transferring a silicon epitaxial wafer.
【請求項6】 前記後処理室は、酸化剤を含む溶液を前
記エピタキシャル層の表面に供給する溶液供給手段を備
えることを特徴とする請求項5記載の半導体製造装置。
6. The semiconductor manufacturing apparatus according to claim 5, wherein the post-processing chamber includes a solution supply unit that supplies a solution containing an oxidizing agent to a surface of the epitaxial layer.
JP14047398A 1998-05-07 1998-05-07 Manufacturing method of epitaxial wafer Expired - Fee Related JP3595681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14047398A JP3595681B2 (en) 1998-05-07 1998-05-07 Manufacturing method of epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14047398A JP3595681B2 (en) 1998-05-07 1998-05-07 Manufacturing method of epitaxial wafer

Publications (2)

Publication Number Publication Date
JPH11329982A true JPH11329982A (en) 1999-11-30
JP3595681B2 JP3595681B2 (en) 2004-12-02

Family

ID=15269427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14047398A Expired - Fee Related JP3595681B2 (en) 1998-05-07 1998-05-07 Manufacturing method of epitaxial wafer

Country Status (1)

Country Link
JP (1) JP3595681B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1055749A1 (en) * 1999-05-12 2000-11-29 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Process for producing a semiconductor wafer
JP2008088051A (en) * 2006-09-06 2008-04-17 Sumco Corp Epitaxial wafer and its manufacturing method
CN100401470C (en) * 2006-06-02 2008-07-09 河北工业大学 Method for controlling and removing fog-shaped micro-defect of silicon gas-phase epitaxial layer
CN109698256A (en) * 2018-12-29 2019-04-30 无锡琨圣科技有限公司 A kind of silicon chip surface oxidative system and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1055749A1 (en) * 1999-05-12 2000-11-29 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Process for producing a semiconductor wafer
CN100401470C (en) * 2006-06-02 2008-07-09 河北工业大学 Method for controlling and removing fog-shaped micro-defect of silicon gas-phase epitaxial layer
JP2008088051A (en) * 2006-09-06 2008-04-17 Sumco Corp Epitaxial wafer and its manufacturing method
US9340900B2 (en) 2006-09-06 2016-05-17 Sumco Corporation Epitaxial wafer and method of producing same
CN109698256A (en) * 2018-12-29 2019-04-30 无锡琨圣科技有限公司 A kind of silicon chip surface oxidative system and method

Also Published As

Publication number Publication date
JP3595681B2 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
US6239045B1 (en) Semiconductor producing apparatus and producing method for epitaxial wafer using same
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
JP3154814B2 (en) Semiconductor wafer cleaning method and cleaning apparatus
JP2581268B2 (en) Semiconductor substrate processing method
JPH0878377A (en) Cleaning method before heat treatment
WO1995004372A1 (en) Methods for processing semiconductors to reduce surface particles
KR19990083075A (en) Sc-2 based pre-thermal treatment wafer cleaning process
JPH11121417A (en) Treating system and treating method for semiconductor substrates
JP4367587B2 (en) Cleaning method
JPH10256211A (en) Cleaning method for semiconductor substrate
JP3595681B2 (en) Manufacturing method of epitaxial wafer
JP6996438B2 (en) A method for cleaning a semiconductor wafer and a method for manufacturing a semiconductor wafer using the cleaning method.
JP4857738B2 (en) Semiconductor wafer cleaning method and manufacturing method
US6451124B1 (en) Process for the chemical treatment of semiconductor wafers
JPH07302775A (en) Manufacture of semiconductor device
JP2001213696A (en) Manufacturing method of epitaxyial wafer and its semiconductor manufacturing equipment
JPS6072233A (en) Washing device for semiconductor wafer
JPH0831781A (en) Washing chemicals
JPH03190130A (en) Cleaning process of semiconductor and device therefor
JPH0817775A (en) Method for washing semiconductor device
JPH02183531A (en) Cleaning method for semiconductor wafer
JP2004063513A (en) Cleaning and drying method of semiconductor substrate
JP4182818B2 (en) Manufacturing method of semiconductor substrate
JPH05166777A (en) Washing of semiconductor wafer
JP4306217B2 (en) Method for drying semiconductor substrate after cleaning

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040906

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080910

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090910

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100910

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees