JPH11328026A - ホバ―リング（ｈ）及びリ―セント（ｒ）状態を有するキャッシュ・コヒ―レンシ・プロトコル - Google Patents

Abstract

(57)【要約】 【課題】マルチプロセッサ・データ処理システムにおい
てキャッシュ・コヒーレンシを維持するためのキャッシ
ュ及び方法を提供する。 【解決手段】このデータ処理システムは相互接続線に結
合された複数のプロセッサ及び複数のキャッシュを含
む。この方法によれば、第１データ項目が、その第１デ
ータ項目のアドレスを表すアドレス・タグと関連してそ
れらのキャッシュのうちの第１キャッシュに記憶され
る。第１キャッシュにおけるコヒーレンシ・インディケ
ータが、そのタグが有効であること及び第１データ項目
が無効であることを表す第１状態にセットされる。しか
る後、それらの複数のキャッシュのうちの他のキャッシ
ュによって開始されたデータ転送を検出するために、相
互接続線がスヌープされる。そのデータ転送は、アドレ
ス・タグによって表されたアドレスと関連付けられ、有
効な第２データ項目を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して云えば、デ
ータ処理のための方法及びシステムに関するものであ
り、特に、マルチプロセッサ・データ処理システムにお
いてキャッシュ・コヒーレンシを維持するための方法及
びシステムに関するものである。更に詳しく云えば、本
発明は、共用介入をサポートするリーセント（Ｒ，Ｒｅ
ｃｅｎｔ））状態と、第１キャッシュ及び第２キャッシ
ュを結合する相互接続線を介して第２キャッシュが有効
データを独立的に伝送することに応答して、第１キャッ
シュがその有効データでもって更新されることを可能に
するホバーリング（Ｈ，Ｈｏｖｅｒｉｎｇ）状態とを含
むマルチプロセッサ・データ処理システムのためのキャ
ッシュ・コヒーレンシ・プロトコルに関するものであ
る。

【０００２】

【従来の技術】通常の対称マルチプロセッサ（ＳＭＰ）
データ処理システムでは、すべてのプロセッサが大体に
おいて同じである。即ち、すべてのプロセッサが共通の
命令セット及び通信プロトコルを利用し、同じハードウ
エア・アーキテクチャを有し、一般的に、同じメモリ・
ハイアラーキを備えている。例えば、通常のＳＭＰデー
タ処理システムは、システム・メモリと、各々が１つの
プロセッサ及び１つ又は複数のレベルのキャッシュ・メ
モリを含む複数の処理エレメントと、それらの処理エレ
メントを相互に及びシステム・メモリに結合するシステ
ム・バスとを含み得るものである。ＳＭＰデータ処理シ
ステムにおいて有効な実行結果を得るためには、コヒー
レント・メモリ・ハイアラーキを維持すること、即ち、
すべてのプロセッサにメモリの内容に関して単一の視野
を与えることが重要である。

【０００３】コヒーレント・メモリ・ハイアラーキは、
ＭＥＳＩプロトコルのような選択されたメモリ・コヒー
レンシ・プロトコルの使用を通して維持される。ＭＥＳ
Ｉプロトコルでは、コヒーレンシ状態の表示が少なくと
もすべての上位レベル（キャッシュ）メモリの各コヒー
レンシ・グラニュール（例えば、キャッシュ・ライン又
はセクタ）と関連して記憶される。各コヒーレンシ・グ
ラニュールは４つの状態、即ち、変更状態（Ｍ，Ｍｏｄ
ｉｆｉｅｄ）、排他的状態（Ｅ，Ｅｘｃｌｕｓｉｖ
ｅ）、共用状態（Ｓ，Ｓｈａｒｅｄ）、及び無効状態
（Ｉ，Ｉｎｖａｌｉｄ）のうちの１つを持つことがで
き、それはキャッシュ・ディレクトリにおける２つのビ
ットによって表される。変更状態は、コヒーレンシ・グ
ラニュールがその変更されたコヒーレンシ・グラニュー
ルを記憶するキャッシュにおいてのみ有効であること、
及びその変更されたコヒーレンシ・グラニュールの値が
システム・メモリに書き込まれていないことを表す。コ
ヒーレンシ・グラニュールが排他的状態として表される
時、そのコヒーレンシ・グラニュールは、そのレベルの
メモリ・ハイアラーキにおけるすべてのキャッシュのう
ちの、排他的状態におけるコヒーレンシ・グラニュール
を持ったキャッシュにのみに存在する。しかし、排他的
状態におけるデータはシステム・メモリと整合してい
る。コヒーレンシ・グラニュールがキャッシュ・ディレ
クトリにおいて共用状態としてマークされる場合、その
コヒーレンシ・グラニュールは、関連するキャッシュ及
び同じレベルのメモリ・ハイアラーキにおける少なくと
も１つの他のキャッシュに存在する。なお、そのコヒー
レンシ・グラニュールのすべてのコピーがシステム・メ
モリと整合している。最後に、無効状態は、コヒーレン
シ・グラニュールと関連したデータ及びアドレスが両方
とも無効であることを表す。

【０００４】各コヒーレンシ・グラニュール（例えば、
キャッシュ・ライン）がセットされる状態は、キャッシ
ュ・ラインの前の状態と、リクエスト・プロセッサによ
って求められたメモリ・アクセスのタイプとの両方に依
存する。従って、マルチプロセッサ・データ処理システ
ムにおいてメモリ・コヒーレンシを維持することは、プ
ロセッサがメモり・ロケーションを読み取る又は書き込
むというそれらの意図を表すメッセージをそのシステム
を通してコミュニケートすることを必要とする。例え
ば、プロセッサがメモり・ロケーションにデータを書き
込むことを望む時、プロセッサは、先ず、メモリ・ロケ
ーションにデータを書き込むというそれの意図を他のす
べての処理エレメントに知らせ、その書込オペレーショ
ンを実行するための許可を他のすべての処理エレメント
から受けなければならない。リクエスト・プロセッサが
受け取る許可メッセージは、メモリ・ロケーションの内
容の他のすべてのキャッシュされたコピーが無効にされ
てしまったことを表し、それによって、他のプロセッサ
が陳腐なローカル・データをアクセスしないことを保証
する。このメッセージ交換は相互無効化（ｃｒｏｓｓ−
ｉｎｖａｌｉｄａｔｉｏｎ、即ち、ＸＩ）として知られ
ている。

【０００５】本発明は、キャッシュ・エントリの相互無
効化がＳＭＰデータ処理システムにおけるメモリ・コヒ
ーレンシを維持するように働いている間、リモート・プ
ロセッサによるキャッシュ・エントリの無効化が、ロー
カル・キャッシュにおけるヒット率を下げることによっ
てデータ処理システムのパフォーマンスに悪影響を与え
るという認識を含む。従って、たとえ大きなローカル・
キャッシュを備えていても、処理エレメントは、一旦ロ
ーカル・キャッシュに存在したデータを別の処理エレメ
ントにおけるリモート・キャッシュから又はシステム・
メモリから検索する時、長いアクセス待ち時間をまねく
ことがある。従って、明らかなように、キャッシュ・エ
ントリの相互無効化の結果としてパフォーマンス・ペナ
ルティを少なくすると共に、ＳＭＰデータ処理システム
においてメモリ・コヒーレンシを維持するための方法及
びシステムを提供することが望ましいであろう。

【０００６】本発明は、通常のＭＥＳＩプロトコルが、
リモート・キャッシュに記憶されたデータの効率的な検
索をサポートしないという認識も考慮するものである。
或る既知のマルチプロセッサ・データ処理システムは、
データを変更状態で記憶するリモート・キャッシュが、
その変更されたデータを読取リクエストに応答して供給
することを可能にした、いわゆる、変更介入（ｍｏｄｉ
ｆｉｅｄ ｉｎｔｅｒｖｅｎｔｉｏｎ）をサポートする
けれども、ＭＥＳＩプロトコルは、リクエストされたデ
ータが共用状態にある時、データをソーシングする責任
を他の処理エレメントに割り振ることはしない。従っ
て、リクエストされたデータは、比較的低いアクセス待
ち時間で複数のリモート・キャッシュに記憶可能である
けれども、通常のマルチプロセッサ・データ処理システ
ムでは、共用データはいつもシステム・メモリから検索
されなければならない。従って、共用介入をサポートす
る改良されたキャッシュ・コヒーレンシ・プロトコルを
提供することは望ましいことであろう。

【０００７】

【発明が解決しようとする課題】従って、本発明の目的
は、データ処理するための改良された方法及びシステム
を提供することにある。

【０００８】本発明のもう１つの目的は、マルチプロセ
ッサ・データ処理システムにおいてキャッシュ・コヒー
レンシを維持するための改良された方法及びシステムを
提供することにある。

【０００９】本発明の更にもう１つの目的は、共用介入
をサポートするリーセント（Ｒ）状態と、第１キャッシ
ュ及び第２キャッシュを結合する相互接続線を介して第
２キャッシュが有効データを独立的に伝送することに応
答して、第１キャッシュが有効データでもって更新され
ることを可能にするホバーリング（Ｈ）状態とを含むマ
ルチプロセッサ・データ処理システムのためのキャッシ
ュ・コヒーレンシ・プロトコルを提供することにある。

【００１０】

【課題を解決するための手段】上記の目的は、次に説明
するようにして達成される。相互接続線に結合された複
数のプロセッサ及び複数のキャッシュを含むデータ処理
システムが設けられる。本発明の方法によれば、第１デ
ータ項目が、その第１データ項目のアドレスを表すアド
レス・タグと関連してそれらのキャッシュのうちの第１
キャッシュに記憶される。第１キャッシュにおけるコヒ
ーレンシ・インディケータが、そのタグが有効であるこ
と及び第１データ項目が無効であることを表す第１状態
にセットされる。しかる後、それらの複数のキャッシュ
のうちの他のキャッシュによって開始されたデータ転送
を検出するために、相互接続線がスヌープされる。その
データ転送は、アドレス・タグによって表されたアドレ
スと関連付けられ、有効な第２データ項目を含む。コヒ
ーレンシ・インディケータが第１状態にセットされてい
る間のそのようなデータ転送の検出に応答して、アドレ
ス・タグと関連して第１キャッシュに第２データ項目を
記憶することによって第１データ項目が置換される。更
に、コヒーレンシ・インディケータは、第２データ項目
が有効であること及び第１キャッシュがリクエストに応
答してその第２データ項目を供給することができること
を表す第２状態に更新される。

【００１１】本発明の上記及び更なる目的、特徴、及び
利点は、以下の詳細に示された説明において明らかにな
るであろう。

【００１２】

【発明の実施の形態】図面、特に、図１を参照すると、
本発明によるマルチプロセッサ・データ処理システムの
高レベル・ブロック図が示される。図示のように、デー
タ処理システム８は複数のプロセッサ１０ａ−１０ｎを
含み、それらのプロセッサの各々はインターナショナル
・ビジネス・マシーンズ・コーポレーションから入手可
能なプロセッサのうちのＰｏｗｅｒＰＣ（商標）ライン
の１つを含むことが望ましい。プロセッサ１０ａ−１０
ｎの各々は、プログラム命令を実行するために利用され
る通常のレジスタ、命令フロー・ロジック、及び実行ユ
ニットに加えて、搭載レベル１（Ｌ１）キャッシュ１２
ａ−１２ｎのうちの関連したキャッシュを含んでいる。
そのキャッシュは、関連のプロセッサによってアクセス
されそうな命令及びデータを一時的に記憶する。Ｌ１キ
ャッシュ１２ａ−１２ｎは、図１では、命令及びデータ
の両方（以下では、両方を単にデータと呼ぶ）を記憶す
る一体化されたキャッシュとして示されるけれども、別
の方法として、Ｌ１キャッシュ１２ａ−１２ｎの各々が
命令キャッシュ及びデータ・キャッシュに分けられて実
施されてもよいことは当業者には明らかであろう。

【００１３】アクセス待ち時間を最小にするために、デ
ータ処理システム８は、レベル２（Ｌ２）キャッシュ１
４ａ−１４ｎのような１つ又は複数の更なるレベルのキ
ャッシュ・メモリも含んでいる。それらのキャッシュ１
４ａ−１４ｎはＬ１キャッシュ１２ａ−１２ｎに対する
データをステージ化するために利用される。換言すれ
ば、Ｌ２キャッシュ１４ａ−１４ｎは、システム・メモ
リ１８とＬ１キャッシュ１２ａ−１２ｎとの間の中間記
憶装置として機能し、一般には、Ｌ１キャッシュ１２ａ
−１２ｎよりもずっと大きい量のデータを記憶すること
ができるが、長いアクセス待ち時間のものである。例え
ば、Ｌ２キャッシュ１４ａ−１４ｎは２５６又は５１２
キロバイトの記憶容量を持ち得るし、一方、Ｌ１キャッ
シュ１２ａ−１２ｎは６４又は１２８キロバイトの記憶
容量を持ち得る。更に、プロセッサ１０ａはルックアサ
イドＬ３キャッシュ１５ａによってサポートされる。Ｌ
３キャッシュ１５ａはＬ２キャッシュ１４ａと並列に相
互接続線１６に接続され、Ｌ２キャッシュ１４ａに等し
いか又はそれよりも大きい記憶容量を有することが望ま
しい。

【００１４】図示のように、データ処理システム８は、
更に、Ｉ／Ｏ装置２０、システム・メモリ１８、及び不
揮発性記憶装置２２を含む。それらの各々は相互接続線
１６に結合される。Ｉ／Ｏ装置２０は、ディスプレイ装
置、キーボード、及びグラフィカル・ポインタのような
通常の周辺装置を含み、通常のアダプタを介して相互接
続線１６にインターフェースされる。不揮発性記憶装置
２２は、オペレーティング・システム及び他のソフトウ
エアを記憶する。それらは、データ処理システム８がパ
ワー・オンされることに応答して揮発性システム・メモ
リ１８にロードされる。勿論、データ処理システム８
が、ネットワーク又は付加装置に接続するための直列及
び並列ポート、システム・メモリ１８へのアクセスを調
整するメモリ・コントローラ等のような図１に示されて
ない多くの更なるコンポーネントを含むことができるこ
とは当業者には明らかであろう。

【００１５】１つ又は複数のバス又はクロスポイント・
スイッチを含み得る相互接続線１６は、Ｌ２キャッシュ
１４ａ−１４ｎ、Ｌ３キャッシュ１５ａ、システム・メ
モリ１８、入出力（Ｉ／Ｏ）装置２０、及び不揮発性記
憶装置２２の間の通信トランザクションのためのコンジ
ットとして働く。相互接続線１６を介した代表的な通信
トランザクションは、そのトランザクションのソース、
そのトランザクションの意図された受信側を指定する宛
先タグ、アドレス、及び／又はデータを含む。相互接続
線１６に結合された各装置は、相互接続線１６を介した
すべての通信トランザクションをスヌープすることが望
ましい。

【００１６】次に図２を参照すると、本発明に従って、
Ｌ２キャッシュ１４（１４ａ−１４ｎの１つ）の実施例
の更に詳細なブロック図が示される。その実施例では、
Ｌ２キャッシュは、３２ビット・アドレスを利用する４
ウェイ・セット連想キャッシュである。従って、Ｌ２キ
ャッシュ１４のデータ・アレイ３４は、各々がキャッシ
ュ・ラインを記憶するための４つのウェイを含む。通常
のセット連想キャッシュでは、システム・メモリ１８に
おけるメモリ・ロケーションは、そのメモリ・ロケーシ
ョンのアドレスにおけるインデックス・ビット（例え
ば、３２ビット・アドレスのビット２０−２６）を利用
してデータ・アレイ３４における特定の適合（ｃｏｎｇ
ｒｕｅｎｃｅ）クラスにマップされる。

【００１７】データ・アレイ３４内に記憶されたキャッ
シュ・ラインは、キャッシュ・ディレクトリ３２にレコ
ードされる。キャッシュ・ディレクトリ３２は、データ
アレイ３４における各ウェイに対して１つのディレクト
リ・エントリを含む。各ディレクトリ・エントリは、タ
グ・フィールド４０、コヒーレンシ・ステータス・フィ
ールド４２、ＬＲＵフィールド４４、及びインクルード
（Ｉ）フィールド４６を含む。タグ・フィールド４０
は、キャッシュ・ラインのシステム・メモリ・アドレス
のタグ・ビット（例えば、ビット０−１９）を記憶する
ことによって、どのキャッシュ・ラインがデータ・アレ
イ３４の対応するウェイに記憶されるかを指定する。図
３を参照して以下で詳しく説明するように、コヒーレン
シ・ステータス・フィールド４２は、事前定義されたビ
ットの組合せを利用してデータ・アレイ３４の対応する
ウェイに記憶されたデータのコヒーレンシ・ステータス
を表す。ＬＲＵフィールド４４は、データ・アレイ３４
の対応するウェイがそれの適合クラスの他のウェイに関
してどのくらい最近アクセスされたかを表し、それによ
って、どのキャッシュ・ラインがキャッシュ・ミスに応
答して適合クラスから放出されるべきかを表す。最後
に、インクルード・フィールド４６は、データ・アレイ
３４の対応するウェイに記憶されたキャッシュ・ライン
が関連のＬ１キャッシュ１２にも記憶されるか否かを表
す。

【００１８】更に図２を参照すると、Ｌ２キャッシュ１
４はキャッシュ・コントローラ３６を更に含む。キャッ
シュ・コントローラ３６はデータ・アレイ３４における
データの記憶及び検索を管理し、関連のＬ１キャッシュ
１２から受け取った信号及び相互接続線１６を介してス
ヌープされたトランザクションに応答して、キャッシュ
・ディレクトリ３２に対する更新を管理する。図示のよ
うに、キャッシュ・コントローラ３６は読取キュー５０
及び書込キュー５２を含み、キャッシュ・コントローラ
３６は、キャッシュ・ディレクトリ３２に対する更新及
びデータ・アレイ３４に対するアクセスを遂行する。例
えば、関連のＬ１キャッシュ１２から読取リクエストを
受け取ったことに応答して、キャッシュ・コントローラ
３６は読取キューにおけるエントリに読取リクエストを
入れる。キャッシュ・コントローラ３６は、リクエスト
されたデータを関連のＬ１キャッシュ１２に供給するこ
とによって読取リクエストをサービスし、しかる後、そ
の読取リクエストを読取キュー５０から除去する。

【００１９】別の例として、キャッシュ・コントローラ
３６は、リモート・プロセッサ１０が１つの指定された
キャッシュ・ラインのそれのローカル・コピーを修正す
ることを意図するということをＬ２キャッシュ１４ａ−
１４ｎの別のキャッシュが表すことによって開始された
トランザクションをスヌープすることがある。このトラ
ンザクションをスヌープすることに応答して、キャッシ
ュ・コントローラ３６は、指定されたキャッシュ・ライ
ンがデータ・アレイ３４に存在するかどうかを決定する
ために、キャッシュ・ディレクトリ３２を読み取るとい
うリクエストを読取キュー５０に入れる。そのキャッシ
ュ・ラインがデータ・アレイに存在する場合、キャッシ
ュ・コントローラ３６は相互接続線１６上に適正な応答
を入れ、必要な場合には、書込キュー５２にディレクト
リ書込リクエストを挿入する。ディレクトリ書込リクエ
ストは、サービスされる時、指定されたキャッシュ・ラ
インと関連したコヒーレンシ・ステータス・フィールド
を更新する。図２は、１つの読取キュー及び１つの書込
キューしか利用されない実施例を示すけれども、キャッ
シュ・コントローラ３６によって使用されるキューの数
は選択上の問題であること、及びキャッシュ・コントロ
ーラ３６はキャッシュ・ディレクトリ・アクセス及びデ
ータ・アレイ・アクセスに対して別々のキューを使用し
得ることは勿論である。

【００２０】Ｌ３キャッシュ１５ａは、わずかな例外は
あるが、図２に示されたＬ２キャッシュ１４のように構
成される。更に詳しく云えば、Ｌ３キャッシュ１５ａの
キャッシュ・コントローラは、キャッシュ間接続線によ
ってＬ２キャッシュ１４ａに接続されるのではなく、前
述のように、Ｌ２キャッシュ１４ａによって相互接続線
１６上に発生されたすべてのトランザクションをＬ３キ
ャッシュ１５ａのキャッシュ・コントローラがスヌープ
するように、Ｌ２キャッシュ１４ａと並列に相互接続線
１６に接続される。

【００２１】次に、図３を参照すると、本発明によるＨ
Ｒ−ＭＥＳＩキャッシュ・コヒーレンシ・プロトコルの
実施例が示される。図示のＨＲ−ＭＥＳＩプロトコル
は、メモリ・ハイアラーキにおけるイン・ライン・キャ
ッシュの最低レベル（即ち、Ｌ２キャッシュ１４ａ−１
４ｎ）及び、わずかな相違点はあるが、任意の低レベル
・ルックアサイド・キャッシュ（即ち、Ｌ３キャッシュ
１５ａ）によって実施されることが望ましい。高レベル
・キャッシュは、通常のＭＥＳＩプロトコル、又は米国
特許出願番号０８/８３９,５４８号に開示されたＲ−Ｍ
ＥＳＩプロトコルのようなプロトコル・サブセットを実
施することが望ましい。しかし、データ処理システム８
の別の実施例において、付加的なキャッシュ間の通信ト
ラフィックを犠牲にしてメモリ・ハイアラーキにおける
各レベルのキャッシュにおいてＨＲ−ＭＥＳＩプロトコ
ルを実施することができるは勿論である。

【００２２】図３に示されるように、ＨＲ−ＭＥＳＩキ
ャッシュ・コヒーレンシ・プロトコルは、ＭＥＳＩプロ
トコルの通常の変更（Ｍ）状態、排他的（Ｅ）状態、共
用（Ｓ）状態、及び無効（Ｉ）状態を含んでおり、それ
らの状態は、それぞれ、参照番号８０、８２、８４、及
び８６によって識別される。更に、本発明のＨＲ−ＭＥ
ＳＩキャッシュ・コヒーレンシ・プロトコルには、関連
のタグ・フィールド４０に記憶されたアドレス・タグは
有効であるが、データ・アレイ３４の対応するウェイに
記憶されたデータ項目（例えば、キャッシュ・ライン又
はキャッシュ・セクタ）は無効であることを表すホバー
リング（Ｈ）状態９０と、データ項目のコピーを記憶す
る複数のキャッシュのうちのどのキャッシュが相互接続
線１６上のトランザクションを介して共用データを最近
受け取ったかを表すＲ状態９２とが含まれる。

【００２３】本発明の望ましい実施例では、各Ｌ２キャ
ッシュ・ディレクトリ３２の各エントリのコヒーレンシ
・ステータス・フィールド４２は、パワー・オン時にＩ
状態８６に初期設定され、タグ・フィールド４０及びデ
ータ・アレイ３４の対応するウェイに記憶されたデータ
の両方とも無効であることを表す。Ｌ１及びＬ３キャッ
シュ・ディレクトリ・エントリも同様に無効状態に初期
設定される。しかる後、無効状態８６におけるＬ２キャ
ッシュ１４ａ−１４ｎの１つ又はＬ３キャッシュ１５ａ
に記憶されたキャッシュ・ライン（又は、キャッシュ・
セクタ）のコヒーレンシ・ステータスは、プロセッサ１
０ａ−１０ｎによって行われたメモリ・リクエストのタ
イプ及びそれらのリクエストに対するメモリ・ハイアラ
ーキの応答の両方に従って、Ｍ状態８０、Ｅ状態８２、
又はＲ状態９２の１つに更新可能である。

【００２４】例えば、プロセッサ１０ａがロード命令に
応答して読取リクエストを行う場合、Ｌ１キャッシュ１
２ａは、先ず、そのリクエストされたデータがＬ１キャ
ッシュ１２ａに存在するか否かの決定を行う。Ｌ１キャ
ッシュ１２ａにおけるヒットに応答して、Ｌ１キャッシ
ュ１２ａは単にそのリクエストされたデータをプロセッ
サ１０ａに供給するだけである。しかし、Ｌ１キャッシ
ュ１２ａにおけるミスに応答して、Ｌ１キャッシュ１２
ａはキャッシュ間接続線を介してＬ２キャッシュ１４ａ
に読取リクエストを送る。Ｌ２キャッシュ１４ａにおけ
るヒットに応答して、そのリクエストされたデータはＬ
２キャッシュ１４ａによってＬ１キャッシュ１２ａに供
給される。Ｌ１キャッシュ１２ａは、そのリクエストさ
れたデータを適正なコヒーレンシ・ステータスと関連し
て記憶し且つそのデータをプロセッサ１０ａに送る。

【００２５】しかし、読取リクエストがＬ１キャッシュ
１２ａ及びＬ２キャッシュ１４ａの両方においてミスす
る場合、Ｌ２キャッシュ１４ａのキャッシュ・コントロ
ーラ３６は、相互接続線１６上にトランザクションとし
て読取リクエストを供給する。それは、Ｌ２キャッシュ
１４ｂ−１４ｎの各々及びＬ３キャッシュ１５ａによっ
てスヌープされる。相互接続線１６における読取リクエ
ストをスヌープすることに応答して、Ｌ２キャッシュ１
４ｂ−１４ｎの各々におけるキャッシュ・コントローラ
３６は、リクエストされたデータがそれのデータ・アレ
イ３４に存在するか又はＬ１キャッシュ１２ｂ−１２ｎ
のうちの関連するキャッシュに存在するかを決定する。
Ｌ３キャッシュ１５ａのキャッシュ・コントローラは、
同様に、その読取リクエストがＬ３キャッシュ・ディレ
クトリにおいてヒットするかどうかを決定する。Ｌ２キ
ャッシュ１４ｂ−１４ｎ、Ｌ１キャッシュ１２ｂ−１２
ｎ、及びＬ３キャッシュ１５ａのいずれもそのリクエス
トされたデータを記憶してない場合、Ｌ２キャッシュ１
４ａ−１４ｎの各々及びＬ３キャッシュ１５ａはヌル応
答をＬ２キャッシュ１４ａに戻し、しかる後、Ｌ２キャ
ッシュ１４ａはシステム・メモリ１８にそのデータをリ
クエストする。

【００２６】リクエストされたデータがシステム・メモ
リ１８からＬ２キャッシュ１４ａに戻される時、キャッ
シュ・コントローラ３６は、Ｌ１キャッシュ１２ａにそ
のリクエストされたデータを送り、それのデータ・アレ
イ３４にそのリクエストされたデータを記憶し、そのリ
クエストされたデータを記憶するウェイに関連したコヒ
ーレンシ・ステータス・フィールド４２を、参照番号１
００によって表されるように、Ｉ状態８６からＥ状態８
２に更新する。通常のＭＥＳＩプロトコルにおけるよう
に、Ｅ状態８２は、関連のキャッシュ・ラインが有効で
あって、メモリ・ハイアラーキの第２レベルにおける他
のいずれのキャッシュにも存在しないことを表す。Ｌ３
キャッシュ１５ａは、同様に、そのリクエストされたデ
ータをＥ状態８２で記憶する。

【００２７】プロセッサ１０ａによってリクエストされ
たデータがＬ１キャッシュ１２ａ、Ｌ２キャッシュ１４
ａ、及びＬ３キャッシュ１５ａに存在せず、例えば、Ｌ
１キャッシュ１２ｎにＭ状態８０で記憶されている場
合、Ｌ２キャッシュ１４ｎのキャッシュ・コントローラ
３６は変更応答でもってその読取リクエストに応答し、
そのリクエストされたデータをＬ２キャッシュ１４ｎに
押し出すようにＬ１キャッシュ１２ｎに信号を与える。
しかる後、Ｌ２キャッシュ１４ｎは相互接続線１６上の
そのリクエストされたデータをソースにする。読取リク
エストに応答して、Ｌ１キャッシュ１２ｎ及びＬ２キャ
ッシュ１４ｎにおけるそのリクエストされたデータのコ
ヒーレンシ・ステータスが、参照番号１０２によって表
されるように、Ｓ状態８４に更新される。

【００２８】本発明によれば、そのリクエストされたデ
ータがＬ２キャッシュ１４ａに記憶されるウェイのコヒ
ーレンシ・ステータスは、参照番号１０４によって表さ
れるように、Ｉ状態８６からＲ状態９２への遷移を行
う。前述のように、Ｒ状態９２は、関連のデータがＬ２
キャッシュ１４ａによって最近参照されたこと、及びＬ
２キャッシュ１４ａが、相互接続線１６を介してそのデ
ータに対するリクエストをスヌープすることに応答し
て、そのデータをソースにすることを表す。Ｌ３キャッ
シュ１５ａがシステム・メモリ１８からのリクエストさ
れたデータの戻りをスヌープする時、Ｌ３キャッシュ１
５ａはそのリクエストされたデータをサンプルし、その
データをＳ状態８４で記憶する。参照番号１０５で示さ
れたＩ状態８６及びＳ状態８４の間の遷移は、この遷移
がＬ３キャッシュ１５ａにだけ適用可能であることを表
すために破線を使って表される。変更介入をサポートし
ない本発明の別の実施例においても、同じ状態遷移が行
われることは、上記の例から当業者には明らかであろ
う。しかし、それらの別の実施例では、リクエストされ
たデータは、追加のアクセス待ち時間を犠牲にしてシス
テム・メモリ１８から得られる。

【００２９】Ｌ２キャッシュ１４ａは、それの読取リク
エストに対する共用介入応答又は共用応答に応答して、
Ｉ状態８６からＲ状態９２への遷移を同様に行う。Ｌ２
キャッシュ１４ｂ−１４ｎの１つ、例えば、Ｌ２キャッ
シュ１４ｎがそのリクエストされたデータをＲ状態９２
又はＥ状態８２で記憶する場合、Ｌ２キャッシュ１４ａ
は共用介入応答（及び、リクエストされたデータ）を受
け取る。読取リクエストに応答して、Ｌ２キャッシュ１
４ｎのキャッシュ・コントローラ３６は、リクエストさ
れたデータのそれのコピーのコヒーレンシ・ステータス
を、参照番号１０６によって表されるようにＲ状態９２
からＳ状態８４に更新する。Ｌ２キャッシュ１４ｂ−１
４ｎのどれもリクエストされたデータをＲ状態９２で記
憶してないが、少なくとも１つがそのリクエストされた
データをＳ状態８４で記憶している場合、そのリクエス
トされたデータをＳ状態８４で記憶しているＬ２キャッ
シュ１４は共用応答でもってその読取リクエストに応答
し、そのリクエストされたデータのそれのコピーをＳ状
態８４のままにする。共用応答のみの受信に応答して、
Ｌ２キャッシュ１４ａはそのリクエストされたデータを
システム・メモリ１８から検索し、そのリクエストされ
たデータをＲ状態９２で記憶する。両方の場合とも、Ｌ
３キャッシュ１５ａはリクエストされたデータをサンプ
ルし、そのデータをＳ状態８４で記憶する。

【００３０】プロセッサ１０ａが変更する目的でメモリ
・ロケーションの排他的使用を得ることを望んでいるこ
とを表す「変更する意図を持って読み取る」というリク
エストをＬ２キャッシュ１４ａが相互接続線１６上に発
生する場合、そのリクエストされたデータは、上記のよ
うに、Ｌ３キャッシュ１５ａ、リモートＬ２キャッシュ
１４、又はシステム・メモリ１８から得られる。しか
し、そのリクエストされたキャッシュ・ラインが得られ
る時、Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４ａ
はそのリクエストされたキャッシュ・ラインを、参照番
号１０７で示されるように、Ｍ状態８０で記憶する。更
に、リクエストされたキャッシュ・ラインの他のコピー
が陳腐になることを「変更する意図を持って読み取る」
というトランザクションが表すので、Ｌ３キャッシュ１
５ａ及びリモートＬ１及びＬ２キャッシュは、そのリク
エストされたキャッシュ・ラインのそれらのコピーが無
効であることを表さなければならない。Ｌ１キャッシュ
１２ｂ−１２ｎでは、そのリクエストされたキャッシュ
・ラインの如何なるコピーも、単に、無効としてマーク
されるだけである。しかし、Ｌ３キャッシュ１５ａ及び
Ｌ２キャッシュ１４ｂ−１４ｎに記憶されたそのリクエ
ストされたキャッシュ・ラインのコピーのコヒーレンシ
・ステータスは、相互無効化（ＸＩ）を利用する通常の
マルチプロセッサ・データ処理システムにおけるように
Ｉ状態８６に更新されない。

【００３１】その代わり、本発明の重要な局面によれ
ば、リクエストされたキャッシュ・ラインのコピーを記
憶するＬ２キャッシュ１４ｂ−１４ｎの各々及びＬ３キ
ャッシュ１５ａは、参照番号１０８、１１０、１１２、
及び１１４によって表されるように、それのコピーと関
連したコヒーレンシ・ステータス・フィールド４２を、
それぞれ、Ｒ状態９２、Ｓ状態８４、Ｍ状態８０、又は
Ｅ状態８２の何れかからＨ状態９０に更新する。上記の
ように、Ｈ状態９０では、タグ・フィールド４０に記憶
されたタグは有効のままであるが、データ・アレイ３４
における関連のキャッシュ・ラインは無効であることが
表される。Ｌ２及びＬ３キャッシュ・ディレクトリにお
けるエントリは、データが無効にされることを必要とす
る他のスヌープされたトランザクションに応答して、同
様に、Ｈ状態９０に更新される。そのスヌープされたト
ランザクションは、キル（ｋｉｌｌ、即ち、指定された
データ・ブロックを明示的に無効にするトランザクショ
ン）、フラッシュ（ｆｌｕｓｈ、即ち、指定されたデー
タ・ブロックを無効にし、すべての変更されたデータを
システム・メモリにコピーするトランザクション）、ｄ
ｃｌａｉｍ（即ち、リモート・キャッシュにおいて共用
としてマークされたキャッシュ・ラインのコピーを、そ
のキャッシュ・ラインのローカル・コピーがストアに応
答して変更されたことに応答して、無効にするトランザ
クション）等を含む。

【００３２】参照番号１１６、１１８、及び１２０によ
って表されるように、キャッシュ・ディレクトリ・エン
トリは、どのタイプのトランザクションをキャッシュが
受け取るかに従って、Ｈ状態９０からＥ状態８２又はＭ
状態８０に遷移を行うことができる。例えば、Ｈ状態９
０にあるＬ２キャッシュ１４ａのディレクトリ・エント
リは、（Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４
ａの両方においてミスした後）Ｌ３キャッシュ１５ａ及
びＬ２キャッシュ１４ｂ−１４ｎからヌル応答を受ける
読取リクエストをプロセッサ１０ａが行うことに応答し
て、Ｅ状態８２への遷移を行う。Ｅ状態８２は、システ
ム・メモリ１８から検索されたデータが、すべてのＬ２
キャッシュ１４ａ−１４ｎのうちのＬ２キャッシュ１４
ａのみに記憶されることを意味する。一方、プロセッサ
１０ａが、Ｈ状態９０にあるＬ１キャッシュ１２ａのウ
ェイに対しデータを記憶する意図を表す場合、Ｌ１キャ
ッシュ１２ａはＬ２キャッシュ１４ａに対してその意図
を表し、次に、Ｌ２キャッシュ１４ａは相互接続線１６
上に「変更する意図を持って読み取る」というトランザ
クションを発生する。

【００３３】上記のように、Ｌ３キャッシュ１５ａ及び
Ｌ２キャッシュ１４ｂ−１４ｎに記憶されたそのリクエ
ストされたキャッシュ・ラインのコピーは、「変更する
意図を持って読み取る」というトランザクションをスヌ
ープすることに応答してＨ状態９０に更新され、Ｌ１キ
ャッシュ１２ｂ−１２ｎに記憶されたそのリクエストさ
れたキャッシュ・ラインのコピーは無効としてマークさ
れる。一旦、リクエストされたキャッシュ・ラインが得
られると、Ｌ２キャッシュ１４ａ及びＬ１キャッシュ１
２ａにおけるそのキャッシュ・ラインのコヒーレンシ・
ステータスは、そのキャッシュ・ラインは有効であるが
システム・メモリ１８とコヒーレントではないことを意
味するようにＭ状態８０にセットされる。

【００３４】Ｈ状態９０におけるキャッシュ・ディレク
トリ・エントリは、参照番号１２０で示されるように、
Ｓ状態８４にも更新可能である。前述のように、Ｌ２キ
ャッシュ・１４ａ−１４ｎの各々は、相互接続線１６上
に発生されたすべてのトランザクションをスヌープす
る。Ｌ２キャッシュ１４ａ−１４ｎの１つ、例えば、Ｌ
２キャッシュ１４ａが、Ｈ状態９０でＬ２キャッシュ１
４ａに記憶されたデータの更新された（即ち、有効な）
コピーを含むＬ２キャッシュ１４ｂ−１４ｎのうちの他
のキャッシュによって発生されたトランザクションをス
ヌープする場合、Ｌ２キャッシュ１４ａのキャッシュ・
コントローラ３６は、相互接続線１６からデータをサン
プルし、そのスヌープされたデータをデータ・アレイ３
４に記憶し、関連のコヒーレンシ・ステータス・フィー
ルド４２をＨ状態９０からＳ状態８４に更新する。

【００３５】このように、本発明は、関連のプロセッサ
１０がデータ・リクエストを行うことなく、又はキャッ
シュが相互接続線１６を介したトランザクションを開始
することなく、Ｈ状態９０におけるキャッシュ・ディレ
クトリ・エントリがＳ状態８４に更新されることを可能
にする。勿論、上記のシナリオでは、Ｌ２キャッシュ１
４ａは、応答がコヒーレンシを維持することを要求され
る場合、スヌープされたトランザクションにも応答を与
える。例えば、スヌープされたトランザクションが読取
リクエストである場合、Ｌ２キャッシュ１４ａは、リク
エストしたＬ２キャッシュがそのリクエストされたデー
タをＥ状態８２ではなくＲ状態９２で記憶するように、
そのリクエストされたデータをサンプルするという意図
を表す共用応答を与えなければならない。有効アドレス
・タグと関連した無効データをリフレッシュするために
この方法でスヌープ可能である相互接続線１６上のトラ
ンザクションは、読取トランザクション、書込トランザ
クション、キャッシュ・ライン・キャストアウトによる
システム・メモリ１８へのデータ書戻し等を含む。

【００３６】Ｈ状態９０におけるＬ２ディレクトリ・エ
ントリは、多くの種々なリクエスト／応答シナリオに応
答してＲ状態９２に更新されてもよい。例えば、プロセ
ッサ１０ａがＬ１キャッシュ１２ａにおいてミスし、Ｌ
２キャッシュ１４ａにおいてタグ・ヒットを生じるとい
う読取リクエストを行う場合、及び一致したタグと関連
のコヒーレンシ・ステータス・フィールド４２がＨ状態
９０にある場合、Ｌ２キャッシュ１４ａのキャッシュ・
コントローラ３６は相互接続線１６上に読取トランザク
ションを発生する。Ｌ３キャッシュ１５ａ及びＬ２キャ
ッシュ１４ｂ−１４ｎからのその読取トランザクション
に対する共用介入応答、共用応答、又は変更応答の受信
に応答して、Ｌ２キャッシュ１４ａのキャッシュ・コン
トローラ３６は、リクエストされたデータと関連したコ
ヒーレンシ・ステータス・フィールド４２を、参照番号
１２２で示されるように、Ｈ状態９０からＲ状態９２に
更新する。

【００３７】更に重要なこととして、Ｈ状態９０におけ
るキャッシュ・ディレクトリ・エントリは、関連のプロ
セッサがデータをリクエストすることなく、Ｒ状態９２
に更新可能である。例えば、プロセッサ１０ａによる
「変更する意図をもって読み取る」というリクエストに
続いて、Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４
ａはリクエストされたデータをＭ状態８０で記憶し、一
方、Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−
１４ｎにおけるキャッシュ・ラインのすべてのコピーの
コヒーレンシ・ステータスはＨ状態９０にセットされ
る。リクエストされたデータが、その後、例えば、読取
ミスに応答してＬ２キャッシュ１４ａからの置換のため
に選択される場合、Ｌ２キャッシュ１４ａのキャッシュ
・コントローラ３６はシステム・メモリ１８にそのリク
エストされたデータを記憶するために相互接続線１６上
に書込トランザクションを発生する。この書込トランザ
クションをスヌープすることに応答して、Ｌ３キャッシ
ュ１５ａのキャッシュ・コントローラはそのデータをサ
ンプルし、それのＬ３データ・アレイにそのデータを記
憶し、そして、Ｌ３キャッシュ１５ａが、その後、読取
リクエスト又は「変更する意図をもって読み取る」とい
うリクエストに応答してそのデータをソース化に得るよ
うに関連のコヒーレンシ・ステータス・フィールドを更
新する。

【００３８】図３に示されたＨＲ−ＭＥＳＩメモリ・コ
ヒーレンシ・プロトコルの実施例において行われる状態
遷移が下記の表１及びその続きの表２において要約され
る。

【表１】

【００３９】

【表２】

【００４０】前述のように、本発明は、マルチプロセッ
サ・データ処理システムにおいてキャッシュ・コヒーレ
ンシを維持するための改良された方法及びシステムを提
供する。本発明によって提供される改良されたキャッシ
ュ・コヒーレンシ・プロトコルは、ローカル・プロセッ
サが明示的な読取又は書込リクエストを発生することな
く、有効アドレス・タグと関連してキャッシュ内に記憶
された無効データ項目が有効データでもって自動的に更
新されることを可能にする。この方法では、リモート・
プロセッサのアクティビティによって無効にされたデー
タは、そのデータがローカル・プロセッサによってアク
セスされる前にリフレッシュされ、それによって、その
後、リモート・キャッシュ又はシステム・メモリからデ
ータを検索する必要がなくなることにより、アクセス待
ち時間を減少させることが可能である。本発明のキャッ
シュ・コヒーレンシ・プロトコルによって、共用状態で
記憶されたデータをシステム・メモリではなくリモート
キャッシュから供給する共用介入にサポートを通して、
データ・アクセス待ち時間もかなり減少する。

【００４１】実施例に関連して本発明を詳しく示し、説
明したけれども、本発明の精神及び技術範囲から逸脱す
ることなく、形式及び詳細の種々の変更を行い得ること
は当業者には明らかであろう。例えば、図３に示された
メモリ・コヒーレンシ・プロトコルの実施例は、Ｉ状態
８６がパワー・オン時にディレクトリ・エントリを開始
するために利用されるだけであって、他の状態から再入
されないので、そのＩ状態を排除することによって修正
可能である。Ｉ状態８６が排除された場合、パワー・オ
ン時に、各Ｌ２ディレクトリ・エントリのコヒーレンシ
・ステータス・フィールドがＨ状態９０に初期設定され
るであろうし、各Ｌ２ディレクトリ・エントリのタグ・
フィールドは、少なくとも同じ適合クラスでは独特であ
るタグ値に初期設定されるであろう。更に、図２のパフ
ォーマンス・モニタ７０が、別の方法として、各Ｌ２キ
ャッシュ１４内の複数の別々のパフォーマンス・モニタ
としてではなく、内部接続線１６に結合された単一のシ
ステム・ワイドのパフォーマンス・モニタとして実施可
能である。

【００４２】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４３】（１）相互接続線に結合された複数のプロ
セッサ及び複数のキャッシュを含むデータ処理システム
においてキャッシュ・コヒーレンシを維持する方法にし
て、前記複数のキャッシュのうちの第１キャッシュにお
いて、第１データ項目を、該第１データ項目のアドレス
を表すアドレス・タグと関連して記憶するステップと、
前記第１キャッシュにおけるコヒーレンシ・インディケ
ータを、前記アドレス・タグが有効であること及び前記
第１データ項目が前記第１キャッシュにおいて無効であ
ることを表す第１状態にセットするステップと、しかる
後、前記アドレス・タグによって表された前記アドレス
と関連した前記相互接続線におけるデータ転送であっ
て、前記複数のキャッシュのうちの他のキャッシュによ
って開始され、第２データ項目を含むデータ転送を検出
するためにスヌープするステップと、前記コヒーレンシ
・インディケータが前記第１状態にセットされている間
の前記アドレス・タグによって表された前記アドレスと
関連する前記相互接続線におけるデータ転送の検出に応
答して、（ｉ）前記第２データ項目を、前記アドレス・
タグと関連して前記第１キャッシュに記憶するステップ
と、（ii）前記第２データ項目が有効であること及び前
記第１キャッシュがリクエストに応答して前記第２デー
タ項目を供給できることを表す第２状態に前記コヒーレ
ンシ・インディケータを更新するステップと、を含む方
法。 （２）前記コヒーレンシ・インディケータを更新するス
テップは、前記第２データ項目が前記第１キャッシュ及
び前記複数のキャッシュのうちの他のキャッシュの両方
に記憶されることを表す第２状態に前記コヒーレンシ・
インディケータを更新するステップを含む上記（１）に
記載の方法。 （３）前記コヒーレンシ・インディケータを第１状態に
セットするステップは、前記複数のプロセッサの１つが
前記アドレス・タグによって表された前記アドレスに記
憶するという意図を表すことに応答して、前記コヒーレ
ンシ・インディケータを前記第１状態にセットするステ
ップを含む上記（１）に記載の方法。 （４）前記コヒーレンシ・インディケータが前記第２状
態にセットされている間に前記第２データ項目に対する
リクエストが前記相互接続線を介して前記第１キャッシ
ュにおいて受け取られたことに応答して、前記第２デー
タ項目を前記相互接続線上に供給するステップを含む上
記（１）に記載の方法。 （５）前記第１キャッシュは前記複数のプロセッサのう
ちの特定のプロセッサと関連付けられ、前記スヌープす
るステップは前記特定のプロセッサと関連した高レベル
・キャッシュによって発生されたデータ転送を検出する
ためにスヌープするステップを含む上記（１）に記載の
方法。 （６）相互接続線に結合された複数のプロセッサ及び複
数のキャッシュを含むデータ処理システムにおいてキャ
ッシュ・コヒーレンシをサポートするためのキャッシュ
にして、データ記憶装置と、前記データ記憶装置に含ま
れた第１データ項目のアドレスを表すアドレス・タグを
記憶するタグ記憶装置と、少なくとも第１状態及び第２
状態を有し、前記第１状態は前記アドレス・タグが有効
であること及び前記第１データ項目が無効であることを
表す、コヒーレンシ・インディケータと、前記アドレス
・タグによって表された前記アドレスと関連した前記相
互接続線におけるデータ転送であって、前記複数のキャ
ッシュのうちの他のキャッシュによって開始され、第２
データ項目を含むデータ転送を検出するために前記相互
接続線をスヌープするための手段と、前記コヒーレンシ
・インディケータが前記第１状態にセットされている間
の前記アドレス・タグによって表された前記アドレスと
関連した前記相互接続線におけるデータ転送の検出に応
答して、（ｉ）前記第２データ項目を、前記アドレス・
タグと関連して前記データ記憶装置に記憶し、（ii）前
記第２データ項目が有効であること及び前記第１キャッ
シュがリクエストに応答して前記第２データ項目を供給
できることを表す第２状態に前記コヒーレンシ・インデ
ィケータを更新するための手段と、を含むキャッシュ。 （７）前記コヒーレンシ・インディケータを更新するた
めの手段は、前記第２データ項目が前記第１キャッシュ
及び前記複数のキャッシュのうちの他のキャッシュの両
方に記憶されていることを表す第２状態に前記コヒーレ
ンシ・インディケータを更新するための手段を含む上記
（６）に記載のキャッシュ。 （８）前記複数のプロセッサの１つが前記アドレス・タ
グによって表された前記アドレスに記憶するという意図
を表すことに応答して、前記コヒーレンシ・インディケ
ータを前記第１状態にセットするための手段を含む上記
（６）に記載のキャッシュ。 （９）前記コヒーレンシ・インディケータが前記第２状
態にセットされている間に前記第２データ項目に対する
リクエストが前記相互接続線を介して前記第１キャッシ
ュにおいて受け取られたことに応答して、前記第２デー
タ項目を前記相互接続線上に供給するための手段を含む
上記（６）に記載のキャッシュ。 （１０）前記キャッシュは前記複数のプロセッサのうち
の特定のプロセッサと関連付けられ、前記スヌープする
ための手段は前記特定のプロセッサと関連した高レベル
・キャッシュによって発生されたデータ転送を検出する
ためにスヌープするための手段を含む上記（６）に記載
のキャッシュ。 （１１）前記キャッシュは前記相互接続線にルックアサ
イド構成で接続される上記（６）に記載のキャッシュ。 （１２）相互接続線と、前記相互接続線に結合された複
数のプロセッサと、各々が前記複数のプロセッサのうち
の１つプロセッサと関連付けられた複数のキャッシュ
と、を含み、前記複数のキャッシュのうちの第１キャッ
シュは、データ記憶装置と、前記データ記憶装置に含ま
れた第１データ項目のアドレスを表すアドレス・タグを
記憶するタグ記憶装置と、少なくとも第１状態及び第２
状態を有し、前記第１状態は前記アドレス・タグが有効
であること及び前記第１データ項目が無効であることを
表す、コヒーレンシ・インディケータと、前記アドレス
・タグによって表された前記アドレスと関連した前記相
互接続線におけるデータ転送であって、前記複数のキャ
ッシュのうちの他のキャッシュによって開始され、第２
データ項目を含むデータ転送を検出するために前記相互
接続線をスヌープするための手段と、前記コヒーレンシ
・インディケータが前記第１状態にセットされている間
の前記アドレス・タグによって表された前記アドレスと
関連した前記相互接続線におけるデータ転送の検出に応
答して、（ｉ）前記第２データ項目を、前記アドレス・
タグと関連して前記データ記憶装置に記憶し、（ii）前
記第２データ項目が有効であること及び前記第１キャッ
シュがリクエストに応答して前記第２データ項目を供給
できることを表す第２状態に前記コヒーレンシ・インデ
ィケータを更新するための手段と、を含むデータ処理シ
ステム。 （１３）前記コヒーレンシ・インディケータを更新する
ための手段は、前記第２データ項目が前記第１キャッシ
ュ及び前記複数のキャッシュのうちの他のキャッシュの
両方に記憶されていることを表す第２状態に前記コヒー
レンシ・インディケータを更新するための手段を含む上
記（１２）に記載のデータ処理システム。 （１４）前記複数のプロセッサの１つが前記アドレス・
タグによって表された前記アドレスに記憶するという意
図を表すことに応答して、前記コヒーレンシ・インディ
ケータを前記第１状態にセットするための手段を含む上
記（１２）に記載のデータ処理システム。 （１５）前記コヒーレンシ・インディケータが前記第２
状態にセットされている間に前記第２データ項目に対す
るリクエストが前記相互接続線を介して前記第１キャッ
シュにおいて受け取られたことに応答して、前記第２デ
ータ項目を前記相互接続線上に供給するための手段を含
む上記（１２）に記載のデータ処理システム。 （１６）前記キャッシュは前記複数のプロセッサのうち
の特定のプロセッサと関連付けられ、前記スヌープする
ための手段は前記特定のプロセッサと関連した高レベル
・キャッシュによって発生されたデータ転送を検出する
ためにスヌープするための手段を含む上記（１２）に記
載のデータ処理システム。 （１７）前記第１キャッシュは前記相互接続線にルック
アサイド構成で接続される上記（１２）に記載のデータ
処理システム。

【図面の簡単な説明】

【図１】本発明によるマルチプロセッサ・データ処理シ
ステムの実施例を示す。

【図２】本発明によるキャッシュの実施例を示すブロッ
ク図である。

【図３】本発明のＨＲ−ＭＥＳＩメモリ・コヒーレンシ
・プロトコルの実施例を示す状態図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・スティーブン・ドットソン アメリカ合衆国78660、テキサス州フルゲ ールヴィッレ、ベル・ロック・サークル 1205 (72)発明者 ジェリー・ダン・ルイス アメリカ合衆国78681、テキサス州ラウン ド・ロック、アロウヘッド・サークル 3409

Claims (17)

【特許請求の範囲】
1. 【請求項１】相互接続線に結合された複数のプロセッサ
   及び複数のキャッシュを含むデータ処理システムにおい
   てキャッシュ・コヒーレンシを維持する方法にして、 前記複数のキャッシュのうちの第１キャッシュにおい
   て、第１データ項目を、該第１データ項目のアドレスを
   表すアドレス・タグと関連して記憶するステップと、 前記第１キャッシュにおけるコヒーレンシ・インディケ
   ータを、前記アドレス・タグが有効であること及び前記
   第１データ項目が前記第１キャッシュにおいて無効であ
   ることを表す第１状態にセットするステップと、 しかる後、前記アドレス・タグによって表された前記ア
   ドレスと関連した前記相互接続線におけるデータ転送で
   あって、前記複数のキャッシュのうちの他のキャッシュ
   によって開始され、第２データ項目を含むデータ転送を
   検出するためにスヌープするステップと、 前記コヒーレンシ・インディケータが前記第１状態にセ
   ットされている間の前記アドレス・タグによって表され
   た前記アドレスと関連する前記相互接続線におけるデー
   タ転送の検出に応答して、（ｉ）前記第２データ項目
   を、前記アドレス・タグと関連して前記第１キャッシュ
   に記憶するステップと、（ii）前記第２データ項目が有
   効であること及び前記第１キャッシュがリクエストに応
   答して前記第２データ項目を供給できることを表す第２
   状態に前記コヒーレンシ・インディケータを更新するス
   テップと、 を含む方法。
2. 【請求項２】前記コヒーレンシ・インディケータを更新
   するステップは、前記第２データ項目が前記第１キャッ
   シュ及び前記複数のキャッシュのうちの他のキャッシュ
   の両方に記憶されることを表す第２状態に前記コヒーレ
   ンシ・インディケータを更新するステップを含む請求項
   １に記載の方法。
3. 【請求項３】前記コヒーレンシ・インディケータを第１
   状態にセットするステップは、前記複数のプロセッサの
   １つが前記アドレス・タグによって表された前記アドレ
   スに記憶するという意図を表すことに応答して、前記コ
   ヒーレンシ・インディケータを前記第１状態にセットす
   るステップを含む請求項１に記載の方法。
4. 【請求項４】前記コヒーレンシ・インディケータが前記
   第２状態にセットされている間に前記第２データ項目に
   対するリクエストが前記相互接続線を介して前記第１キ
   ャッシュにおいて受け取られたことに応答して、前記第
   ２データ項目を前記相互接続線上に供給するステップを
   含む請求項１に記載の方法。
5. 【請求項５】前記第１キャッシュは前記複数のプロセッ
   サのうちの特定のプロセッサと関連付けられ、 前記スヌープするステップは前記特定のプロセッサと関
   連した高レベル・キャッシュによって発生されたデータ
   転送を検出するためにスヌープするステップを含む請求
   項１に記載の方法。
6. 【請求項６】相互接続線に結合された複数のプロセッサ
   及び複数のキャッシュを含むデータ処理システムにおい
   てキャッシュ・コヒーレンシをサポートするためのキャ
   ッシュにして、 データ記憶装置と、 前記データ記憶装置に含まれた第１データ項目のアドレ
   スを表すアドレス・タグを記憶するタグ記憶装置と、 少なくとも第１状態及び第２状態を有し、前記第１状態
   は前記アドレス・タグが有効であること及び前記第１デ
   ータ項目が無効であることを表す、コヒーレンシ・イン
   ディケータと、 前記アドレス・タグによって表された前記アドレスと関
   連した前記相互接続線におけるデータ転送であって、前
   記複数のキャッシュのうちの他のキャッシュによって開
   始され、第２データ項目を含むデータ転送を検出するた
   めに前記相互接続線をスヌープするための手段と、 前記コヒーレンシ・インディケータが前記第１状態にセ
   ットされている間の前記アドレス・タグによって表され
   た前記アドレスと関連した前記相互接続線におけるデー
   タ転送の検出に応答して、 （ｉ）前記第２データ項目を、前記アドレス・タグと関
   連して前記データ記憶装置に記憶し、 （ii）前記第２データ項目が有効であること及び前記第
   １キャッシュがリクエストに応答して前記第２データ項
   目を供給できることを表す第２状態に前記コヒーレンシ
   ・インディケータを更新するための手段と、 を含むキャッシュ。
7. 【請求項７】前記コヒーレンシ・インディケータを更新
   するための手段は、前記第２データ項目が前記第１キャ
   ッシュ及び前記複数のキャッシュのうちの他のキャッシ
   ュの両方に記憶されていることを表す第２状態に前記コ
   ヒーレンシ・インディケータを更新するための手段を含
   む請求項６に記載のキャッシュ。
8. 【請求項８】前記複数のプロセッサの１つが前記アドレ
   ス・タグによって表された前記アドレスに記憶するとい
   う意図を表すことに応答して、前記コヒーレンシ・イン
   ディケータを前記第１状態にセットするための手段を含
   む請求項６に記載のキャッシュ。
9. 【請求項９】前記コヒーレンシ・インディケータが前記
   第２状態にセットされている間に前記第２データ項目に
   対するリクエストが前記相互接続線を介して前記第１キ
   ャッシュにおいて受け取られたことに応答して、前記第
   ２データ項目を前記相互接続線上に供給するための手段
   を含む請求項６に記載のキャッシュ。
10. 【請求項１０】前記キャッシュは前記複数のプロセッサ
    のうちの特定のプロセッサと関連付けられ、 前記スヌープするための手段は前記特定のプロセッサと
    関連した高レベル・キャッシュによって発生されたデー
    タ転送を検出するためにスヌープするための手段を含む
    請求項６に記載のキャッシュ。
11. 【請求項１１】前記キャッシュは前記相互接続線にルッ
    クアサイド構成で接続される請求項６に記載のキャッシ
    ュ。
12. 【請求項１２】相互接続線と、 前記相互接続線に結合された複数のプロセッサと、 各々が前記複数のプロセッサのうちの１つプロセッサと
    関連付けられた複数のキャッシュと、 を含み、 前記複数のキャッシュのうちの第１キャッシュは、 データ記憶装置と、 前記データ記憶装置に含まれた第１データ項目のアドレ
    スを表すアドレス・タグを記憶するタグ記憶装置と、 少なくとも第１状態及び第２状態を有し、前記第１状態
    は前記アドレス・タグが有効であること及び前記第１デ
    ータ項目が無効であることを表す、コヒーレンシ・イン
    ディケータと、 前記アドレス・タグによって表された前記アドレスと関
    連した前記相互接続線におけるデータ転送であって、前
    記複数のキャッシュのうちの他のキャッシュによって開
    始され、第２データ項目を含むデータ転送を検出するた
    めに前記相互接続線をスヌープするための手段と、 前記コヒーレンシ・インディケータが前記第１状態にセ
    ットされている間の前記アドレス・タグによって表され
    た前記アドレスと関連した前記相互接続線におけるデー
    タ転送の検出に応答して、 （ｉ）前記第２データ項目を、前記アドレス・タグと関
    連して前記データ記憶装置に記憶し、 （ii）前記第２データ項目が有効であること及び前記第
    １キャッシュがリクエストに応答して前記第２データ項
    目を供給できることを表す第２状態に前記コヒーレンシ
    ・インディケータを更新するための手段と、 を含むデータ処理システム。
13. 【請求項１３】前記コヒーレンシ・インディケータを更
    新するための手段は、前記第２データ項目が前記第１キ
    ャッシュ及び前記複数のキャッシュのうちの他のキャッ
    シュの両方に記憶されていることを表す第２状態に前記
    コヒーレンシ・インディケータを更新するための手段を
    含む請求項１２に記載のデータ処理システム。
14. 【請求項１４】前記複数のプロセッサの１つが前記アド
    レス・タグによって表された前記アドレスに記憶すると
    いう意図を表すことに応答して、前記コヒーレンシ・イ
    ンディケータを前記第１状態にセットするための手段を
    含む請求項１２に記載のデータ処理システム。
15. 【請求項１５】前記コヒーレンシ・インディケータが前
    記第２状態にセットされている間に前記第２データ項目
    に対するリクエストが前記相互接続線を介して前記第１
    キャッシュにおいて受け取られたことに応答して、前記
    第２データ項目を前記相互接続線上に供給するための手
    段を含む請求項１２に記載のデータ処理システム。
16. 【請求項１６】前記キャッシュは前記複数のプロセッサ
    のうちの特定のプロセッサと関連付けられ、 前記スヌープするための手段は前記特定のプロセッサと
    関連した高レベル・キャッシュによって発生されたデー
    タ転送を検出するためにスヌープするための手段を含む
    請求項１２に記載のデータ処理システム。
17. 【請求項１７】前記第１キャッシュは前記相互接続線に
    ルックアサイド構成で接続される請求項１２に記載のデ
    ータ処理システム。