JP2001282764A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【課題】 Ｉ／Ｏ装置からのメモリアクセスに伴うキャ
ッシュメモリ一貫性制御のための放送を削減することが
できるマルチプロセッサシステムを提供する。 【解決手段】 マルチプロセッサシステムであって、排
他的なコピーを有するキャッシュメモリ識別子、または
排他的なコピーを有するキャッシュメモリがないことを
記録するオーナタグ３２と、Ｉ／Ｏ装置のメモリライト
ブロック長を記録するブロック長テーブル３４を設け、
Ｉ／Ｏ装置によるリード時に排他的なコピーが存在する
場合にはそれを保持するキャッシュ２１とメモリ２５に
リードリクエストを発行し、コピーが存在しないことが
記録されている場合にはメモリ２５から直接読み出す。
またライト時にブロック長テーブル３４にライトブロッ
ク長が記録されているときは、ブロック全体を一括して
キャッシュ２１から無効化するリクエストを発行し、無
効化が終了した後メモリ２５へ直接書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
を有し、１つ以上のプロセッサ毎にキャッシュメモリを
有するマルチプロセッサシステムにおいて、特にそれぞ
れのプロセッサを有する複数のノードがネットワークを
介してメモリを共有する共有メモリ型マルチプロセッサ
システムにおいて、キャッシュメモリの一貫性制御を行
うマルチプロセッサシステムの構成方法ならびにキャッ
シュ一貫性保証方法に適用して有効な技術に関する。

【０００２】

【従来の技術】従来、トランザクション処理や大規模デ
ータベース処理など、共有リソースに対して複数の処理
要求を同時に多数処理するための計算機として、複数の
プロセッサがメモリ空間を共有するシンメトリカル・マ
ルチプロセッサ（以下、ＳＭＰと略する）が用いられる
ことが多い。一方、近年のプロセッサは動作周波数が高
速になったため、大容量ではあるが低速な素子であるＤ
ＲＡＭなどから構成される主記憶（以下、単にメモリと
呼ぶ）のアクセス時間による性能低下問題を解決するた
め、容量は少ないが高速なキャッシュメモリを有するプ
ロセッサが増えている。このようなキャッシュメモリを
有するプロセッサを複数用いて構成されるＳＭＰでは、
キャッシュメモリ間の一貫性を保証しなければならな
い。たとえば、バス結合型ＳＭＰでは各プロセッサから
出されたメモリ参照要求を他の全プロセッサが監視し、
キャッシュメモリ間の一貫性を保証する方法が用いら
れ、これは「スヌープバス方式」と呼ばれる（参考文献
１：「Ｐａｒａｌｌｅｌ Ｃｏｍｐｕｔｅｒ Ａｒｃｈ
ｉｔｅｃｔｕｒｅ」ＩＳＢＮ １−５５８６０−３４３
−３ 第２７７頁〜第３０１頁参照）。

【０００３】このスヌープバス方式においては、全ての
プロセッサからのメモリ参照リクエストがスヌープバス
を介してメモリへ送られるため、スヌープバスがシステ
ムのボトルネックとなる。そこで、各プロセッサからの
メモリアクセスに伴うスヌープバスへのリクエスト発行
回数を減らす方法として「ライトバック方式」が一般的
に用いられる。しかし、スヌープバス方式のＳＭＰの性
能を向上させるためにプロセッサ数を増やそうとして
も、１つのバスに対する電気的な負荷が大きくなるため
最大プロセッサ数には限界がある。そこで、プロセッサ
数をさらに増やす方法として、バスに代わってクロスバ
スイッチなどにより各プロセッサを結合する「スイッチ
結合型のＳＭＰ」を用いることが多い。このスイッチ結
合型のＳＭＰにおいては、「バスに出されたメモリ参照
リクエストを全てのプロセッサが監視する」というスヌ
ープバスの特長を継承するため、あるプロセッサからの
メモリ参照リクエストをクロスバスイッチにより全プロ
セッサへ放送する「スイッチ放送方式」を用いる（参考
文献２：「Ｐａｒａｌｌｅｌ Ｃｏｍｐｕｔｅｒ Ａｒ
ｃｈｉｔｅｃｔｕｒｅ」ＩＳＢＮ １−５５８６０−３
４３−３ 第５５５頁〜第５５６頁参照）。

【０００４】一方、ディスク装置やネットワークインタ
ーフェイスのようなＩ／Ｏ装置とプロセッサはメモリを
共有することによりデータのやり取りを行う。たとえ
ば、ディスク装置からファイルを読み出す場合、プロセ
ッサは読み出したデータを格納するメモリ（バッファと
呼ぶ）のアドレスを指定してディスク装置にＤＭＡライ
トを起動する。ディスク装置はディスクに記録されたフ
ァイルを読み出し、指定されたバッファにデータを書き
込む。このとき、もしもディスク装置からのデータ書き
込みに関してプロセッサキャッシュの一貫性保証を行わ
ない場合、ディスク装置によりメモリの内容が更新され
ているにもかかわらず、プロセッサはキャッシュメモリ
にある古いデータを参照してしまう。この問題を解決す
る方法としては例えば、上述した「スヌープバス方式」
をＩ／Ｏ装置からのメモリアクセスに関しても適用する
「スヌープ型コヒーレントＩ／Ｏ方式」や、プロセッサ
がＩ／Ｏ装置に対してＤＭＡ起動する前に、明示的にプ
ロセッサキャッシュの内容をフラッシュする「明示的フ
ラッシュ方式」などが用いられる（参考文献３：米国特
許第４，７１３，７５５ 「Ｃａｃｈｅ Ｍｅｍｏｒｙ
Ｃｏｎｓｉｓｔｅｎｃｙ Ｃｏｎｔｒｏｌ ｗｉｔｈ
Ｅｘｐｌｉｃｉｔ Ｓｏｆｔｗａｒｅ Ｉｎｓｔｒｕ
ｃｔｉｏｎｓ」参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、前記の
ようなスイッチ放送方式のＳＭＰにおいて、スヌープ型
コヒーレントＩ／Ｏ方式を適用する場合には次の問題が
生じることが考えられる。スイッチ放送方式においては
全てのプロセッサのキャッシュ一貫性を保証するため
に、Ｉ／Ｏ装置からのメモリ参照リクエストをスイッチ
により全プロセッサに放送しなければならない。ところ
が、このＩ／Ｏ装置のメモリ参照リクエストによる放送
はプロセッサのメモリ参照リクエストの邪魔をするた
め、プロセッサのメモリ参照の遅れをもたらし、全体性
能が低下する恐れがある。また、この放送により全プロ
セッサのキャッシュの一貫性保証チェックを行うことに
よりキャッシュがビジーになり、プロセッサからのキャ
ッシュアクセスを阻害し、キャッシュアクセスレイテン
シが増大する恐れがある。

【０００６】また、「明示的フラッシュ方式」を適用す
る場合には次の問題が生じることが考えられる。明示的
フラッシュ方式は、「Ｉ／Ｏ装置がアクセスするバッフ
ァ領域はプロセッサからＤＭＡ起動を行う前に確定す
る」という特徴を利用し、予めバッファ領域のコピーが
全てのキャッシュにないことを保証するために、このバ
ッファ領域についてのみフラッシュ要求を全プロセッサ
へスイッチを介して放送する。フラッシュ要求を受け取
ったプロセッサでは、もしもキャッシュの状態が「更新
済」であった場合は、キャッシュの内容が最新であるた
めメモリへ最新の内容を書き戻すとともにキャッシュを
「無効」にし、「更新済」でなければ単に「無効化」す
る。これにより、Ｉ／Ｏ装置からのＤＭＡアクセスに関
してはキャッシュの一貫性保証のために放送する必要が
なくなる。しかし、本方式では明示的フラッシュとＩ／
Ｏ装置によるメモリアクセスを逐次的に実行しなければ
ならない。このため、例えばファイルアクセス時間が伸
び、システム性能が低下する恐れがある。

【０００７】そこで、本発明の目的は、Ｉ／Ｏ装置から
のメモリアクセスに関するキャッシュ一貫性制御のため
の放送を削減し、高速なＩ／Ｏ処理を実現することがで
きるマルチプロセッサシステムを提供することである。
この目的を達成するために、本発明の第１の課題は、Ｉ
／Ｏ装置からのメモリリードリクエストに関するキャッ
シュ一貫性制御のための放送を削減することである。さ
らに本発明の第２の課題は、Ｉ／Ｏ装置からのメモリラ
イトリクエストに関するキャッシュ一貫性保証のための
放送を削減することである。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１０】すなわち、第１の課題を解決するために本
発明のマルチプロセッサシステムは、キャッシュ可能な
メモリロケーションのコピーを排他的に保持するキャッ
シュメモリの識別子、または排他的なコピーを持つキャ
ッシュメモリがないことを記録する第１の手段を有し、
プロセッサもしくはＩ／Ｏ装置がキャッシュ可能なメモ
リロケーションＡに対してリードリクエストを発行する
際に、第１の手段により、メモリロケーションＡの排他
的なコピーを保持するキャッシュメモリ識別子が記録さ
れているときには、このキャッシュメモリのみに「更新
済」のコピーがあるかどうかを確認するメッセージを転
送し、このキャッシュメモリが「更新済」コピーを持っ
ている場合にはこのキャッシュメモリからデータを供給
し、「更新済」コピーを持っていない場合にはメモリか
らデータを読み出し、メモリロケーションＡの排他的な
コピーを保持するキャッシュメモリはないことが記録さ
れているときには、直接メモリからデータを読み出し、
これら以外の場合には全てのキャッシュメモリに「更新
済」のコピーがあるかどうかを確認するメッセージを転
送し、「更新済」コピーを持っているキャッシュメモリ
がある場合にはこのキャッシュメモリからデータを供給
し、「更新済」コピーを持っているキャッシュメモリが
ない場合にはメモリからデータを供給することを特徴と
するものである。

【００１１】また、第２の課題を解決するために本発明
のマルチプロセッサシステムは、Ｉ／Ｏ装置のメモリへ
の書き込み単位をＩ／Ｏ装置毎に記録する第１の手段を
有し、Ｉ／Ｏ装置が複数のキャッシュラインを含むメモ
リブロックに対してメモリ書き込みを行うときに、第１
の手段にＩ／Ｏ装置のメモリ書き込み単位が記録されて
いるかどうかを調べ、メモリ書き込み単位が記録されて
いた場合には、全てのキャッシュメモリに対してメモリ
ブロックの先頭アドレスから第１の手段に記録されてい
る書き込み単位で示される連続領域に関して、キャッシ
ュメモリを無効化するリクエストを放送し、キャッシュ
メモリの無効化リクエストを受信したキャッシュメモリ
は連続領域に対応するコピーを保持する場合にはこれら
を無効化し、全てのキャッシュメモリの無効化が終了し
た後に、メモリブロックに対するデータをメモリへ直接
書き込むことを特徴とするものである。

【００１２】

【発明の実施の形態】以下、本発明にかかわるマルチプ
ロセッサシステムの実施の形態を図面に基づいて詳細に
説明する。なお、実施の形態を説明するための全図にお
いて、同じ参照番号は同じものもしくは類似のものを表
わすものとする。

【００１３】図１に本実施の形態の一例によるマルチプ
ロセッサシステムを示す。このマルチプロセッサシステ
ムでは、複数のノード１，２，３はノード間スイッチ１
０により結合され、各ノード１，２，３は、少なくとも
１つのプロセッサ２０と、そのプロセッサが最近アクセ
スしたメモリのコピーを保持するキャッシュ（＝キャッ
シュメモリ）２１と、全プロセッサにより共有されるメ
モリ２５と、Ｉ／Ｏ装置５０を含んでいる。なお、この
マルチプロセッサシステムでは、全てのノードは同じ構
成をとり、同一の処理を行うことができるが、本実施の
形態では説明を分かり易くするために図１において、ノ
ード＃０を要求元ノード、ノード＃ｍを要求先ノード、
ノード＃ｎを応答ノードと位置付ける。そして、以下で
はノード＃０にあるＩ／Ｏ処理装置がノード＃ｎに割り
当てられたバッファ６０をリードアクセスまたはライト
アクセスする際に、ノード＃ｎがこのバッファ６０のコ
ピー７０をキャッシュ２１に保持している場合について
主に説明する。

【００１４】本実施の形態では、ノード＃０のＩ／Ｏ装
置５０からのバッファ６０に対するＤＭＡリード時に、
「更新済」のコピー７０を持っているキャッシュ２１、
ここではノード＃ｎのプロセッサ２０を特定できる場合
にはリードリクエストを全プロセッサに放送する代わり
にノード＃ｎとノード＃ｍのメモリ２５にのみ送ること
が第１の特徴である。そして、ノード＃０のＩ／Ｏ装置
５０からバッファ６０に対するＤＭＡライト時に、全て
のプロセッサのキャッシュにあるバッファ６０のコピー
７０を、１回のＤＭＡライトリクエストで一括して無効
化することが第２の特徴である。これら２つのためにノ
ード１にはＩ／Ｏ装置５０がＤＭＡリードアクセスする
際に、バッファ６０に関して、ある時点においてどのキ
ャッシュが「更新済」のコピーを持っているかを管理す
るオーナタグ制御回路３１と、オーナタグ３２の状態に
応じてＤＭＡリードリクエストを全プロセッサに放送す
るかどうかを判定する宛先制御回路３０が設けられてい
る。また、ノード１には、Ｉ／Ｏ装置５０がＤＭＡライ
トアクセスする際に、このＩ／Ｏ装置５０のＤＭＡアク
セス単位（ブロック長）が固定されている場合に、この
ブロック長を管理するブロック長テーブル３４と、ブロ
ック長テーブルにより求められたブロック長を含めたメ
ッセージ１１を構成するメッセージ生成回路２８が設け
られている。さらにノード１には、ブロック長を指定さ
れたメッセージ１１を受信した際に、このメッセージ１
１に指定された先頭アドレスからブロック長で指定され
る連続領域に対して、キャッシュ２１の無効化リクエス
トをプロセッサバス２２に発行するキャッシュ無効化リ
クエスト回路８０が設けられている。

【００１５】以下、本実施の形態の回路とその動作の詳
細を説明する。

【００１６】（ノード１）図１に示すように各ノード１
は、ユーザプログラムやオペレーティングシステムを実
行する複数のプロセッサ２０と、メモリ２５と、複数の
Ｉ／Ｏ装置５０と、他のノードに対するアクセスリクエ
ストメッセージ１１を生成するメッセージ生成回路２８
と、他のノードから送られてきたメッセージ１１を受信
するメッセージ受信回路２９とから構成される。このマ
ルチプロセッサシステムは、いわゆる物理分散論理共有
メモリ型の並列計算機であり、メモリ２５は全てのノー
ドからアクセス可能である。本実施の形態では各プロセ
ッサが実行するプログラムやオペレーティングシステム
などが格納される。さらに、要求先ノードでは、Ｉ／Ｏ
装置５０とオペレーティングシステムの間でデータのや
り取りを行うバッファ６０を格納する。

【００１７】また、プロセッサ２０にはこのプロセッサ
２０が最近アクセスしたメモリのコピーを格納するキャ
ッシュ２１が接続され、さらにプロセッサバス２２を介
してメモリ２５やＩ／Ｏ装置５０をアクセスすることが
できる。プロセッサバス制御回路２３は、プロセッサバ
ス２２に発行されたプロセッサ２０によるメモリ参照リ
クエストをメッセージ生成回路２８を介して全ノードへ
放送する。そしてプロセッサバス制御回路２３には、さ
らにメッセージ受信回路２９から受信したメッセージ１
１がメモリ参照リクエストであった場合、このリクエス
トに指定されたデータのコピーをキャッシュが保持して
いるかどうかを調べるため、プロセッサバス２２に対し
てスヌープリクエストを発行するキャッシュ無効化リク
エスト回路８０がある。

【００１８】一方、Ｉ／Ｏ装置５０はＩ／Ｏバス２７に
接続され、Ｉ／Ｏバス制御回路２６を介してメモリ２５
をアクセスすることができる。また、各Ｉ／Ｏ装置５０
はメモリマップドＩ／Ｏ方法により、各プロセッサ２０
からロード命令やストア命令などのメモリアクセス命令
でメモリ２５と区別することなくアクセスすることがで
きる。

【００１９】メッセージ生成回路２８はプロセッサ２０
からのメモリ参照リクエストや、Ｉ／Ｏ装置５０からの
メモリ参照リクエストにより、メッセージ１１を組み立
てノード間スイッチ１０へ送出する。

【００２０】メッセージ受信回路２９はノード間スイッ
チ１０からメッセージ１１を受け取り、このメッセージ
１１に指定されたコマンドＣｍｄフィールドと対象アド
レスＡｄｒフィールドに応じて、対象アドレスがメモリ
だった場合には、メモリ制御回路２４にメモリ参照リク
エストを発行し、プロセッサバス制御回路２３に対して
キャッシュ一貫性保証リクエストを発行する。もしも対
象アドレスがＩ／Ｏ装置５０であった場合、Ｉ／Ｏバス
制御装置に対してＩ／Ｏ装置参照リクエストを発行す
る。ただし、このマルチプロセッサシステムではＩ／Ｏ
装置に割り当てられたメモリ領域に関しては、キャッシ
ュ２１はコピーを持たないことを前提としている。

【００２１】なお、本実施の形態ではメモリ２５が各ノ
ードに分散されている例を示しているが、１つのノード
に集中的に配置されていたり、プロセッサ２０やＩ／Ｏ
装置５０を持たず、メモリのみを持つノードがあること
を妨げはしない（図３参照）。また、Ｉ／Ｏ装置５０が
各ノードに分散されている例を示しているが、Ｉ／Ｏ装
置が１つのノードに集中的に配置されていたり、プロセ
ッサ２０やメモリ２５を含まないノードがあることを妨
げはしない（図４参照）。

【００２２】（ノード間スイッチ１０）ノード間スイッ
チ１０は、形態は特に規定しないがメッセージ１１に指
定された宛先とＢＣフィールドにより次の３つの機能を
有する。まず、ＢＣが１の場合、メッセージ１１を全て
のノードに転送する。この場合宛先ＩＤ０ならびに宛先
ＩＤ１は参照しない。ＢＣが０の場合であって、宛先Ｉ
Ｄ０のみが指定された場合、メッセージ１１を宛先ＩＤ
０で指定されたノードにのみ転送する。ＢＣが０の場合
であって、宛先ＩＤ０と宛先ＩＤ１の両方が指定された
場合、メッセージ１を宛先ＩＤ０と宛先ＩＤ１で指定さ
れる２つのノードに転送する。

【００２３】以下では、ノード＃０にあるＩ／Ｏ装置５
０がノード＃ｍに確保されたバッファ６０をＤＭＡリー
ドもしくはＤＭＡライトする手順を説明する。

【００２４】（バッファ６０の初期化）オペレーティン
グシステムはシステムの起動時に各Ｉ／Ｏ装置５０毎
に、このＩ／Ｏ装置とのデータのやり取りを行うバッフ
ァ６０をメモリ２５に確保する。一般的に、Ｉ／Ｏ装置
５０とオペレーティングシステムの間でデータのやり取
りを行うためのバッファ６０はスワップアウトの対象に
することができないため、システムの起動時に物理メモ
リ上に固定的に確保され、この場所が変更されることは
希である。

【００２５】（オーナタグ制御回路３１の初期化）メモ
リ２５上に確保したバッファ６０の先頭アドレスと大き
さをレンジレジスタ３３（Ｒｎｇと略する）に設定す
る。そして、オーナタグ３２のエントリが有効であるこ
とを示すビットＶを全て０クリアする。この段階では、
バッファ６０のコピーは如何なるキャッシュ２１にも存
在していない。これは、従来技術によりキャッシュ２１
を無効にするなどにより簡単に実現できる。

【００２６】しかし、もしもＩ／Ｏ装置５０とオペレー
ティングシステムの間でのデータのやり取りに使用する
バッファ６０を固定的に確保することができない場合
は、レンジレジスタ３３に無効を示す値を指定する。こ
れにより、Ｉ／Ｏ装置５０からのメモリ参照アクセスに
関してオーナタグ３２が無効になり、従来と同様にノー
ド間スイッチ１０を介して全てのノードにメモリ参照リ
クエストが放送される。

【００２７】（ブロック長テーブル３４の初期化）ブロ
ック長テーブル３４には各Ｉ／Ｏ装置５０毎に、そのＩ
／Ｏ装置５０のＩＤをＤＩＤに指定し、バッファ６０の
先頭アドレスと大きさをＲｎｇフィールドに指定する。
次に、このＩ／Ｏ装置５０のＤＭＡアクセス単位をブロ
ック長Ｂｌｎフィールドに設定する。一般的に、各Ｉ／
Ｏ装置５０はＩ／Ｏ装置の特徴に応じて、例えばＩ／Ｏ
装置５０がディスク装置である場合は、ディスクのアク
セス単位など、性能を最大限に引き出すためのメモリア
クセスの最適値が存在し、システムの起動時パラメータ
としてオペレーティングシステムが使用する。

【００２８】しかし、前述したようにこのＩ／Ｏ装置５
０がアクセスするバッファ６０を固定的にメモリ２５上
に確保できない場合、またはＩ／Ｏ装置５０のアクセス
単位がアクセス毎に異なる場合には、このＩ／Ｏ装置５
０に対してはブロック長テーブル３４にエントリを登録
しない。これにより、このようなＩ／Ｏ装置５０に関し
てブロック長テーブル３４は無効になり、従来と同様に
このＩ／Ｏ装置５０から発行されたメモリ参照リクエス
トはノード間スイッチ１０を介して全ノードに放送され
る。

【００２９】本実施の形態によるマルチプロセッサシス
テムでは、バッファ６０に対するアクセスのみに特徴が
あり、この領域以外のアクセスに関しては従来と変わら
ない。そこで、まずプロセッサからのバッファ６０に対
するアクセスを以下のように分類し、それぞれの動作を
詳細に説明する。なお、本実施の形態によるマルチプロ
セッサシステムにおいてはキャッシュのコヒーレンス管
理プロトコルとして「ＭＥＳＩプロトコル」を用いてい
る。ＭＥＳＩプロトコルとはある対象アドレスに対する
キャッシュの状態を次の４状態で管理する方法で一般的
に用いられる。

【００３０】Ｍ状態：システム中の唯一つのキャッシュ
に「更新済」のコピーを持つ状態、 Ｅ状態：システム中の唯一つのキャッシュに「更新未」
のコピーを排他的に持つ状態、 Ｓ状態：１つ以上のキャッシュに「更新未」のコピーを
持つ状態、 Ｉ状態：キャッシュにコピーが存在しない状態。

【００３１】１．バッファ６０に対するプロセッサ２０
のロード命令 １．１ どのキャッシュ２１も対象アドレスのコピーを
保持していない場合、 １．２ あるキャッシュ２１の対象アドレスのコピーが
ＥまたはＭ状態の場合、 １．３ １つ以上のキャッシュ２１の対象アドレスのコ
ピーがＳ状態の場合。

【００３２】２．バッファ６０に対するプロセッサ２０
のストア命令 ２．１ どのキャッシュ２１も対象アドレスのコピーを
保持していない場合、 ２．２ あるキャッシュ２１の対象アドレスのコピーが
ＥまたはＭ状態の場合、 ２．３ １つ以上のキャッシュ２１の対象アドレスのコ
ピーがＳ状態の場合。

【００３３】（１．バッファ６０に対するプロセッサ２
０のロード命令） １．１ どのキャッシュ２１も対象アドレスのコピーを
保持していない場合プロセッサ２０はバッファ６０を表
すアドレスに対してロード命令を発行する。この場合、
キャッシュ２１にはこのアドレスに対するコピーは存在
しない状態（Ｉ状態）であるため、プロセッサバス２２
にリードリクエストが発行される。プロセッサバス制御
回路２３はリードリクエストが発行されると、メッセー
ジ生成回路２８に対してリードリクエストを全ノードに
放送するように指示する。メッセージ生成回路２８は、
ＢＣビットを１にセットし、Ｃｍｄフィールドには「プ
ロセッサによるメモリリード」をセットし、宛先ＩＤ０
ならびに宛先ＩＤ１を無効化してメッセージ１１を構成
し、これをノード間スイッチ１０に送出する。ノード間
スイッチ１０はメッセージ１１のＢＣビットが１である
ことから、このメッセージ１１を全ノードへ放送する。
各ノード１ではこのメッセージ１１をメッセージ受信回
路２９が受信し、Ｃｍｄフィールドが「プロセッサによ
るメモリリード」であることが分かると、次の３つの処
理を行う。

【００３４】（キャッシュ状態の報告処理）各ノードの
キャッシュ２１にこのアドレスのコピーが存在している
かどうかを判定するために、プロセッサバス制御回路２
３はプロセッサバス２２に対してキャッシュチェックリ
クエストを発行する。キャッシュはプロセッサバス２２
を監視しており、このリクエストに基づきコピーの状態
をチェックする。本ケースでは如何なるキャッシュにも
コピーが存在しないため、如何なるキャッシュもコピー
を保持していない旨、プロセッサバス制御回路２３へ報
告する。プロセッサバス制御回路２３はメッセージ制御
回路２８を介してノード間スイッチ１０へこのノード１
にはコピーが存在しないことを報告する。ノード間スイ
ッチ１０はこの報告を全ノードへ放送する。本ケースで
は如何なるノードのキャッシュ２１にもコピーが存在し
ないため、リクエストを発行したノード#ｎのキャッシ
ュ２１のコピー７０はＥ状態に遷移する。これは、ＭＥ
ＳＩ型のスヌープバスで用いられる一般的な方法で簡単
に実現されるため、詳細には説明しない。

【００３５】（メモリのアクセス）メモリ制御回路２４
はメッセージ１１のＡｄｒフィールドで指定されたアド
レスが自分のメモリ２４を指している場合にのみ次の動
作を行う。ここでは、ノード＃ｍのメモリ制御回路２４
のみが行う。本ケースではどのノードにも「更新済」の
コピーが存在しないため、メモリ２４を読み出し、その
データをメッセージ生成回路２８とノード間スイッチ１
０を介してノード＃ｎに送り返す。リクエストを発行し
たノード＃ｎではこのデータをメッセージ受信回路２９
が受け取り、プロセッサバス制御回路２３がプロセッサ
バス２２に出力することにより、キャッシュ２１にコピ
ー７０として書き込む。これにより、プロセッサ２０は
リードデータを利用することができる。

【００３６】（オーナタグ３２の更新）オーナタグ制御
回路３１はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックして、エントリが
存在していない場合にはエントリを確保し、エントリが
存在している場合にはそのエントリに対して次のように
設定する。エントリが有効であることを示すＶビットに
１をセットし、Ａｄｒフィールドにはメッセージ１１の
Ａｄｒフィールドをコピーし、メモリがオーナであるこ
とを示すＭビットに０をセットし、どのキャッシュがオ
ーナであるかを示すＩＤフィールドにノード＃ｎのノー
ド識別子を示す。本実施の形態ではノード内のキャッシ
ュ２１はプロセッサバス２２により一括してヒットチェ
ックを行うため、ここではノード＃ｎのみを設定する。
もしも、ノード内のキャッシュがスイッチにより結合さ
れ、各キャッシュのヒットチェックを独立して行うこと
ができる場合は、ノード番号リクエストを発行したキャ
ッシュの識別子を付加してもよい。

【００３７】１．２ あるキャッシュ２１の対象アドレ
スのコピーがＥまたはＭ状態の場合リードリクエストを
発行するプロセッサ２０のキャッシュ２１がＥまたはＭ
状態のときにはキャッシュがヒットするためプロセッサ
バス２２には何も出力されない。そこで、リクエストを
発行するプロセッサ２０のキャッシュ２１以外がＥまた
はＭ状態の場合の動作を説明する。１．１と同様にプロ
セッサバス制御回路２３ならびにノード間スイッチ１０
を介して、「プロセッサによるメモリリード」リクエス
トを全ノードに放送する。そして１．１と同様に各ノー
ドでは次の３つの処理を行う。

【００３８】（キャッシュ状態の報告）キャッシュ２１
の状態がＥまたはＭ状態以外のノードでは１．１で説明
したようにノード間スイッチ１０を介して「ノード内に
コピーが存在しないこと」を全ノードに対して報告す
る。

【００３９】キャッシュ２１の状態がＥ状態の場合、こ
のキャッシュの状態をＳに遷移し、メッセージ生成回路
２８ならびにノード間スイッチ１０を介して、「更新
未」のコピーを保持している旨を全ノードに報告する。
リクエストを発行したノード＃ｎでは「更新未」のコピ
ーを保持している報告をメッセージ受信回路２９が受け
付けると、プロセッサバス制御回路２３を介してキャッ
シュ２１に対して「更新未」のコピーが存在する旨を報
告する。これにより、キャッシュ２１のコピー７０はＳ
状態に遷移する。これは、ＭＥＳＩ型のスヌープバスで
一般的に用いられる方法で簡単に実現されるため、ここ
では詳細に説明しない。

【００４０】一方、キャッシュ２１の状態がＭ状態の場
合、このキャッシュの状態をＩ状態に遷移し、メッセー
ジ生成回路２８ならびにノード間スイッチ１０を介し
て、「更新済」のコピーを持っている旨、全ノードに報
告する。そして「更新済」のコピーをメッセージ生成回
路２８ならびにノード間スイッチ１０を介して、バッフ
ァ６０が確保されているメモリ２５に書き戻すととも
に、リクエストを発行したノード＃ｎに送り付ける。ノ
ード＃ｎでは「更新済」のコピーを持っている報告を受
け取ると、キャッシュ２１をＥ状態に遷移させ、ノード
間スイッチ１０を介して送られてきた「更新済」のコピ
ーをキャッシュ２１へ書き込む。これにより、プロセッ
サ２０はリードデータを利用することができる。

【００４１】（メモリのアクセス）１．１と同様であ
る。ただし、「更新済」のコピーを持つノードがある場
合にはメモリに対するリードアクセスを行わない。

【００４２】（オーナタグ３２の更新）オーナタグ制御
回路３１はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックして、エントリが
存在していない場合にはエントリを確保する。エントリ
が存在している場合は次の２つの場合が有り得る。

【００４３】あるキャッシュがＥ状態である場合には
１．１で示したようにこのエントリのＶビットには１が
セットされ、Ａｄｒフィールドにはメッセージ１１のＡ
ｄｒフィールドがセットされ、Ｍビットには０がセット
され、ＩＤフィールドにはＥ状態のキャッシュ２１が存
在するノード識別子がセットされている。そこで、エン
トリが存在している場合には存在するエントリに対して
次のように設定し、エントリが存在しない場合には新た
に確保したエントリに対して次のように設定する。エン
トリが有効であることを示すＶビットに１をセットし、
Ａｄｒフィールドにはメッセージ１１のＡｄｒフィール
ドをコピーし、メモリがオーナであることを示すＭビッ
トに１をセットし、どのキャッシュがオーナであるかを
示すＩＤフィールドを無効にする。

【００４４】一方、あるキャッシュの状態がＭ状態であ
る場合については、２．１から２．３で説明するがＥ状
態と同じように設定されている。そこで、エントリが存
在している場合にはそのエントリに対して次のように設
定し、新たにエントリを作成した場合にはそのエントリ
に次のように設定する。エントリが有効であることを示
すＶビットに１をセットし、Ａｄｒフィールドにはメッ
セージ１１のＡｄｒフィールドをコピーし、メモリがオ
ーナであることを示すＭビットに０をセットし、どのキ
ャッシュがオーナであるかを示すＩＤフィールドにノー
ド＃ｎのノード識別子を示す。本実施の形態ではノード
内のキャッシュ２１はプロセッサバス２２により一括し
てヒットチェックを行うため、ここではノード＃ｎのみ
を設定する。もしも、ノード内のキャッシュがスイッチ
により結合され、各キャッシュのヒットチェックを独立
して行うことができる場合は、ノード番号リクエストを
発行したキャッシュの識別子を付加してもよい。

【００４５】１．３ １つ以上のキャッシュ２１の対象
アドレスのコピーがＳ状態の場合リードリクエストを発
行するプロセッサ２０のキャッシュ２１がＳ状態のとき
にはキャッシュがヒットするためプロセッサバス２２に
は何も出力されない。そこで、リクエストを発行するプ
ロセッサ２０のキャッシュ２１以外がＳ状態の場合の動
作を説明する。１．１と同様にプロセッサバス制御回路
２３ならびにノード間スイッチ１０を介して、「プロセ
ッサによるメモリリード」リクエストを全ノードに放送
する。そして、１．１と同様に各ノードでは次の３つの
処理を行う。

【００４６】（キャッシュ状態の報告処理）キャッシュ
２１がＳ状態以外のノードでは１．１で説明したように
ノード間スイッチ１０を介して「ノード内にコピーが存
在しないこと」を全ノードに対して報告する。

【００４７】キャッシュ２１がＳ状態の場合、メッセー
ジ生成回路２８ならびにノード間スイッチ１０を介し
て、「更新未」のコピーを保持している旨を全ノードに
報告する。リクエストを発行したノード#ｎでは「更新
未」のコピーを保持している報告をメッセージ受信回路
２９が受け付けると、プロセッサバス制御回路２３を介
してキャッシュ２１に対して「更新未」のコピーが存在
する旨を報告する。これにより、キャッシュ２１のコピ
ー７０はＳ状態に遷移する。これは、ＭＥＳＩ型のスヌ
ープバスで一般的に用いられる方法で簡単に実現される
ため、ここでは詳細に説明しない。

【００４８】（メモリのアクセス）１．１と同様であ
る。本ケースでは「更新済」のコピーを持つキャッシュ
は存在しないため、リクエストノードは必ずメモリ２５
からデータを受け取る。

【００４９】（オーナタグ３２の更新）オーナタグ制御
回路３１はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックする。エントリが
存在する場合には、１．２のＥ状態におけるオーナタグ
３２の更新で示した通り、Ｖビットに１がセットされ、
Ａｄｒフィールドにはメッセージ１１のＡｄｒフィール
ドが設定され、Ｍビットに１がセットされ、ＩＤフィー
ルドは無効になっている。そこで、この状態を変更しな
い。一方、エントリが存在しない場合には、新たにエン
トリを確保して次のように設定する。すなわち、Ｖビッ
トに１がセットし、Ａｄｒフィールドにはメッセージ１
１のＡｄｒフィールドをコピーし、Ｍビットに１をセッ
トし、ＩＤフィールドを無効にする。

【００５０】（２．バッファ６０に対するプロセッサ２
０のストア命令）本実施の形態ではＭＥＳＩプロトコル
を使用しているため、プロセッサのストア命令に対して
キャッシュにコピーを持ってきた上で、このコピーを更
新する「ライトバック型」を前提に説明する。

【００５１】２．１ どのキャッシュ２１も対象アドレ
スのコピーを保持していない場合ここでは、ノード＃ｎ
のプロセッサ２０がバッファ６０をストアする場合につ
いて説明する。プロセッサ２０はバッファ６０を表すア
ドレスに対してストア命令を発行する。この場合、キャ
ッシュ２１にはこのアドレスに対するコピーは存在しな
い状態（Ｉ状態）であるため、プロセッサバス２２にオ
ーナリクエストが発行される。オーナリクエストはシス
テム全体に対してこのアドレスの所有権を確保すると共
にデータをキャッシュにコピーするリクエストであり、
ＭＥＳＩプロトコルでは一般的に用いられる。プロセッ
サバス制御回路２３はオーナリクエストが発行される
と、メッセージ生成回路２８に対してオーナリクエスト
を全ノードに放送するように指示する。メッセージ生成
回路２８は、ＢＣビットを１にセットし、Ｃｍｄフィー
ルドには「プロセッサによるメモリオーナリクエスト」
をセットし、宛先ＩＤ０ならびに宛先ＩＤ１を無効にし
たメッセージ１１を構成し、これをノード間スイッチ１
０に送出する。ノード間スイッチ１０はメッセージ１１
のＢＣビットが１であることから、このメッセージ１１
を全ノードへ放送する。各ノード１ではこのメッセージ
１１をメッセージ受信回路２９が受信し、Ｃｍｄフィー
ルドが「プロセッサによるメモリオーナリクエスト」で
あることが分かると、次の３つの処理を行う。

【００５２】（キャッシュ状態の報告処理）各ノードの
キャッシュ２１にこのアドレスのコピーが存在している
かどうかを判定するために、プロセッサバス制御回路２
３内のキャッシュ無効化リクエスト回路８０はプロセッ
サバス２２に対してキャッシュ無効化リクエストを発行
する。キャッシュ２１はプロセッサバス２２を監視して
おり、このリクエストに基づきコピーの状態をチェック
する。本ケースでは如何なるキャッシュにもコピーが存
在しないため、如何なるキャッシュもコピーを保持して
いない旨、プロセッサバス制御回路２３へ報告する。キ
ャッシュ無効化リクエスト回路８０はメッセージ制御回
路２８を介してノード間スイッチ１０へこのノード１に
はコピーが存在しないことを報告する。ノード間スイッ
チ１０はこの報告を全ノードへ放送する。本ケースでは
如何なるノードのキャッシュ２１にもコピーが存在しな
いため、リクエストを発行したノード＃ｎのキャッシュ
2１のコピー７０はＥ状態に一時的に遷移する。ＭＥＳ
Ｉ型のスヌープバスで用いられる一般的な方法で簡単に
実現されるため、詳細には説明しない。

【００５３】（メモリのアクセス）メモリ制御回路２４
はメッセージ１１のＡｄｒフィールドで指定されたアド
レスが自分のメモリ２４を指している場合にのみ次の動
作を行う。ここでは、ノード＃ｍのメモリ制御回路２４
のみが行う。本ケースではどのノードにも「更新済」の
コピーが存在しないため、メモリ２４を読み出し、その
データをメッセージ生成回路２８とノード間スイッチ１
０を介してノード＃ｎに送り返す。リクエストを発行し
たノード＃ｎではこのデータをメッセージ受信回路２９
が受け取り、プロセッサバス制御回路２３がプロセッサ
バス２２に出力することにより、キャッシュ２１にコピ
ー７０として書き込む。これにより、プロセッサ２０は
ライトデータをコピーに上書きして、コピーの状態をＭ
状態に遷移する。

【００５４】（オーナタグ３２の更新）オーナタグ制御
回路３１はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックして、エントリが
存在していない場合にはエントリを確保し、エントリが
存在している場合にはそのエントリに対して次のように
設定する。エントリが有効であることを示すＶビットに
１をセットし、Ａｄｒフィールドにはメッセージ１１の
Ａｄｒフィールドをコピーし、メモリがオーナであるこ
とを示すＭに０をセットし、どのキャッシュがオーナで
あるかを示すＩＤフィールドにノード＃ｎのノード識別
子を示す。本実施の形態ではノード内のキャッシュ２１
はプロセッサバス２２により一括してヒットチェックを
行うため、ここではノード＃ｎのみを設定する。もし
も、ノード内のキャッシュがスイッチにより結合され、
各キャッシュのヒットチェックを独立して行うことがで
きる場合は、ノード番号リクエストを発行したキャッシ
ュの識別子を付加してもよい。

【００５５】２．２ あるキャッシュ２１の対象アドレ
スのコピーがＥまたはＭ状態の場合ライトリクエストを
発行するプロセッサ２０のキャッシュ２１がＥまたはＭ
状態のときにはキャッシュがヒットし、すでにオーナで
あるためプロセッサバス２２には何も出力されない。そ
こで、リクエストを発行するプロセッサ２０のキャッシ
ュ２１以外がＥまたはＭ状態の場合の動作を説明する。
２．１と同様にプロセッサバス制御回路２３ならびにノ
ード間スイッチ１０を介して、「プロセッサによるメモ
リオーナリクエスト」を全ノードに放送する。そして、
２．１と同様に各ノードでは次の３つの処理を行う。

【００５６】（キャッシュ状態の報告）キャッシュ２１
の状態がＥまたはＭ状態以外のノードでは２．１で説明
したようにノード間スイッチ１０を介して「ノード内に
コピーが存在しないこと」を全ノードに対して報告す
る。

【００５７】キャッシュ２１の状態がＥ状態の場合、こ
のキャッシュをＩ状態に遷移し、ノード間スイッチ１０
を介して「ノード内にコピーが存在しないこと」を全ノ
ードに対して報告する。

【００５８】一方、キャッシュ２１の状態がＭ状態の場
合、このキャッシュをＩ状態に遷移し、メッセージ生成
回路２８ならびにノード間スイッチ１０を介して、「更
新済」のコピーを持っている旨、全ノードに報告する。
そして、「更新済」のコピーをメッセージ生成回路２８
ならびにノード間スイッチ１０を介して、バッファ６０
が確保されているメモリ２５に書き戻すとともに、リク
エストを発行したノード＃ｎに送り付ける。ノード＃ｎ
では「更新済」のコピーを持っている報告を受け取る
と、キャッシュ２１をＥ状態に遷移させ、ノード間スイ
ッチ１０を介して送られてきた「更新済」のコピーをキ
ャッシュ２１へ書き込む。これにより、プロセッサ２０
はストアデータを上書きして、キャッシュをＭ状態に遷
移させる。

【００５９】（メモリのアクセス）２．１と同様であ
る。ただし、「更新済」のコピーを持つノードがある場
合にはメモリに対するリードアクセスを行わない。

【００６０】（オーナタグ３２の更新）オーナタグ制御
回路３１はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックして、エントリが
存在していない場合にはエントリを確保する。エントリ
が存在している場合は次の２つの場合が有り得る。

【００６１】あるキャッシュがＥ状態である場合には
１．１で示したようにこのエントリのＶビットには１が
セットされ、Ａｄｒフィールドにはメッセージ１１のＡ
ｄｒフィールドがセットされ、Ｍビットには０がセット
され、ＩＤフィールドにはＥ状態のキャッシュ２０が存
在するノード識別子がセットされている。そこで、エン
トリが存在している場合には存在するエントリに対して
次のように設定し、エントリが存在しない場合には新た
に確保したエントリに対して次のように設定する。エン
トリが有効であることを示すＶビットに１をセットし、
Ａｄｒフィールドにはメッセージ１１のＡｄｒフィール
ドをコピーし、メモリがオーナであることを示すＭビッ
トに０をセットし、どのキャッシュがオーナであるかを
示すＩＤフィールドにノード＃ｎのノード識別子を示
す。本実施の形態ではノード内のキャッシュ２１はプロ
セッサバス２２により一括してヒットチェックを行うた
め、ここではノード＃ｎのみを設定する。もしも、ノー
ド内のキャッシュがスイッチにより結合され、各キャッ
シュのヒットチェックを独立して行うことができる場合
は、ノード番号リクエストを発行したキャッシュの識別
子を付加してもよい。

【００６２】２．３ １つ以上のキャッシュ２１の対象
アドレスのコピーがＳ状態の場合このケースにおいては
ストアリクエストを発行するプロセッサ２０のキャッシ
ュ２１がＳ状態の場合とＩ状態の場合の２種類が存在す
るが、いずれの場合においても、このアドレスに対する
オーナシップを持っていないため、オーナシップを獲得
しなければならず、同一の動作をする。それゆえここで
は、リクエストを発行するプロセッサ２０のキャッシュ
２１以外がＳ状態の場合の動作を説明する。１．１と同
様にプロセッサバス制御回路２３ならびにノード間スイ
ッチ１０を介して、「プロセッサによるメモリオーナリ
クエスト」を全ノードに放送する。そして、２．１と同
様に各ノードでは次の３つの処理を行う。

【００６３】（キャッシュ状態の報告処理）キャッシュ
２１の状態がＳ状態以外のノードでは２．１で説明した
ようにノード間スイッチ１０を介して「ノード内にコピ
ーが存在しないこと」を全ノードに対して報告する。

【００６４】キャッシュ２１がＳ状態の場合、キャッシ
ュ２１の状態をＩ状態に遷移させ、メッセージ生成回路
２８ならびにノード間スイッチ１０を介して、「ノード
内にコピーが存在しないこと」を全ノードに対して報告
する。全てのノードから「ノード内にコピーが存在しな
い」旨報告を受けると、リクエストを発行したノードの
キャッシュ２１はＥ状態に一時的に遷移する。

【００６５】（メモリのアクセス）２．１と同様であ
る。本ケースでは「更新済」のコピーを持つキャッシュ
は存在しないため、リクエストノードは必ずメモリ２５
からデータを受け取る。そして、ストアデータをキャッ
シュ２１に上書きして、状態をＭ状態に遷移する。

【００６６】（オーナタグ３２の更新）オーナタグ制御
回路３２はメッセージ１１のＡｄｒフィールドで指定さ
れたアドレスとレンジレジスタ３３を比較し、バッファ
６０に対するアクセスであることが分かるため次の処理
を行う。メッセージ１１のＡｄｒフィールドをインデッ
クスとしてオーナタグ３２をチェックする。エントリが
存在する場合には、１．２のＭ状態におけるオーナタグ
３２の更新で示した通り、エントリが有効であることを
示すＶビットに１をセットし、Ａｄｒフィールドにはメ
ッセージ１１のＡｄｒフィールドをコピーし、メモリが
オーナであることを示すＭビットに０をセットし、どの
キャッシュがオーナであるかを示すＩＤフィールドにノ
ード＃ｎのノード識別子を示す。本実施の形態ではノー
ド内のキャッシュ２１はプロセッサバス２２により一括
してヒットチェックを行うため、ここではノード＃ｎの
みを設定する。もしも、ノード内のキャッシュがスイッ
チにより結合され、各キャッシュのヒットチェックを独
立して行うことができる場合は、ノード番号リクエスト
を発行したキャッシュの識別子を付加してもよい。

【００６７】なお、キャッシュ２１からリプレースされ
る場合には、オーナタグ３２の更新は行われない。これ
は、ＭＥＳＩプロトコルでは一般にＥ状態のキャッシュ
のリプレースが行われるときにプロセッサバスに対して
リクエストが出ないためである。Ｍ状態のキャッシュの
リプレースが行われるときには「ライトバック」と呼ば
れる動作を行うが、ＭＥＳＩプロトコルでは一般的に
「ライトバック」リクエストを放送する必要がない。こ
れは、Ｍ状態のキャッシュはシステム内で高々１つしか
存在しないことが保証されており、他のキャッシュのチ
ェックを行う必要がないからである。したがって、各ノ
ードに対して「ライトバック」リクエストが放送され
ず、オーナタグ３２の更新を行わない。

【００６８】以上のように、バッファ６０に対するプロ
セッサ２０のアクセスに関して、キャッシュ２１の状態
がＥまたはＭ状態になる場合には、オーナタグ３２にＶ
ビットが１にセットされ、Ａｄｒフィールドにはアクセ
スされたアドレスがセットされ、Ｍビットは０にセット
され、ＩＤフィールドにはこのキャッシュを保持するノ
ード識別子が格納される。一方、Ｓ状態に遷移するとき
にはＶビットが１にセットされ、Ａｄｒフィールドには
アクセスされたアドレスがセットされ、Ｍビットは１に
セットされ、ＩＤフィールドが無効化される。なお、一
般的にオーナタグ３２の容量はバッファ６０全体を管理
するために十分であるとは限らない。この場合は、新た
なエントリを確保する際に既に存在するエントリを上書
きし、最近アクセスされたアドレスのみ管理する。どの
エントリを上書きするかは一般的なＬＲＵ(リースト・
リーセントリー・ユースド）アルゴリズムを用いて簡単
に実現できる。

【００６９】次に、Ｉ／Ｏ装置５０によるバッファ６０
のアクセス時の動作を説明する。本実施の形態による計
算システムではＩ／Ｏ装置５０からのリードアクセス時
の動作はオーナタグ３２の状態に応じて異なる。そこ
で、次の３つケースに分けて詳細に説明する。

【００７０】３．バッファ６０に対するＩ／Ｏ装置５０
のリードアクセス ３．１ オーナタグ３２がミスヒットした場合、 ３．２ オーナタグ３２がヒットかつＭビットが０の場
合、 ３．３ オーナタグ３２がヒットかつＭが１の場合。

【００７１】そして、Ｉ／Ｏ装置５０からのライトアク
セス時の動作は、ブロック長テーブル３４の状態に応じ
て異なる。そこで、次の２つのケースに分けて詳細に説
明する。

【００７２】４．バッファ６０に対するＩ／Ｏ装置５０
のライトアクセス ４．１ ブロック長テーブル３４にＩ／Ｏ装置５０に対
して有効なエントリがある場合、 ４．２ ブロック長テーブル３４にＩ／Ｏ装置５０に対
して有効なエントリがない場合。

【００７３】（３．バッファ６０に対するＩ／Ｏ装置５
０のリードアクセス）ここでは、Ｉ／Ｏ装置５０からの
リードアクセス時の動作を説明する。以下ではバッファ
６０はノード＃ｍに確保され、このバッファ６０のコピ
ーを保持しているキャッシュ２１はノード#ｎにあるこ
とを前提に説明するがこの位置関係により動作が異なる
ことはない。Ｉ／Ｏ装置５０からのリードアクセス時に
重要なことは、システム内でバッファ６０を最後に更新
したデータを正しく読み出すことである。本実施の形態
によるマルチプロセッサシステムはＭＥＳＩプロトコル
を用いてキャッシュ一貫性制御を行っているため、「更
新済」のキャッシュはシステム内でただ一つであること
が保証されている。したがって、最新のデータはＭ状態
のキャッシュにあるか、Ｍ状態のキャッシュがない場合
にはメモリにあることが保証されている。

【００７４】３．１ オーナタグ３２がミスヒットした
場合 オーナタグ３２の初期化で説明したように、Ｉ／Ｏ装置
５０とオペレーティングシステムの間でデータ交換する
ためのバッファ６０が固定的に確保されていない場合、
レンジレジスタ３３は無効化され、Ｉ／Ｏ装置５０から
のリードアクセス時には必ずオーナタグ３２がミスした
として扱う。また、バッファ６０は固定的に確保される
が、オーナタグ３２のリプレースなどによりＩ／Ｏ装置
５０がバッファ６０をリードアクセスする際に、そのア
クセスアドレスに対応するエントリがオーナタグ３２に
存在しない場合がある。このいずれも以下で説明する動
作を行うため、後者の場合について特に説明を行う。

【００７５】例えば、オペレーティングシステムにより
ディスク装置などのＩ／Ｏ装置５０にデータを渡すとき
には、まずオペレーティングシステムがバッファ６０を
確保し、このバッファ６０に対してストア命令によりデ
ータを格納する。それから、Ｉ／Ｏ装置５０に対してバ
ッファ６０の先頭アドレスを指定してメモリマップドＩ
／Ｏなど、従来から用いられる方法によりＤＭＡリード
を起動する。Ｉ／Ｏ装置５０は指定されたバッファ６０
の先頭アドレスから（式１）で示されるアドレスに対し
てリードリクエストを連続的にＩ／Ｏバス２７に発行す
る。

【００７６】 アドレス＝（バッファ６０の先頭アドレス） ＋（キャッシュラインサイズ）×ｎ…（式１） 但し、ｎ＝１から（バッファ６０の大きさ）／（キャッ
シュラインサイズ）までの整数である。

【００７７】Ｉ／Ｏバス制御装置２６はＩ／Ｏ装置５０
が発行したリードリクエストを受け付けると、オーナタ
グ制御装置３１にリクエストアドレスを伝達する。オー
ナタグ制御装置３１はリクエストアドレスとレンジレジ
スタ３３を比較して、レンジレジスタ３３の初期化で説
明したレンジレジスタ３３で指定される領域に含まれる
場合、すなわち（式２）が真の場合に次の動作を行う。
偽の場合はＩ／Ｏバス制御装置２６にミスヒットである
ことを伝える。

【００７８】 （リクエストアドレス）＞＝（先頭アドレス）かつ（リクエストアドレス） ＜＝（先頭アドレス）＋（領域の大きさ）…（式２） （式２）が真の場合にはオーナタグ制御装置３１はリク
エストアドレスをインデクストとしてオーナタグ３２の
エントリを調べる。本ケースの場合はオーナタグ３２に
リクエストアドレスに対応するエントリが存在しないた
め、オーナタグ制御装置３１はＩ／Ｏバス制御装置２６
に対してミスヒットであることを伝える。

【００７９】オーナタグ制御装置３１からミスヒットで
あることを伝えられたＩ／Ｏバス制御装置２６はメッセ
ージ生成回路２８にリードリクエストの発行を指示す
る。そして、図２に示すように宛先制御回路３０におい
ては、オーナタグ制御回路３１からの入力ＨＩＴ信号が
０であるため、ＡＮＤ回路１０１の出力信号「メモリノ
ードのみ」ならびにＡＮＤ回路１０２の出力「オーナＩ
Ｄ有効」が０になる。

【００８０】メッセージ生成回路２８はＩ／Ｏバス制御
装置２６からのリードリクエスト発行要求に基づき、次
のようにメッセージ１１を構成する。まず、宛先制御回
路３０の出力「メモリノードのみ」ならびに「オーナＩ
Ｄ有効」がいずれも０であるため、ＢＣビットに１をセ
ットし、宛先ＩＤ０ならびに宛先ＩＤ１を無効にする。
そして、Ｃｍｄフィールドに「Ｉ／Ｏ装置５０からのリ
ードリクエスト」をセットし、Ａｄｒフィールドにはリ
クエストアドレスをセットする。ブロック長Ｂｌｎフィ
ールドとデータはＣｍｄフィールドが「Ｉ／Ｏ装置から
のライトリクエスト」でのみ有効であるため、ここでは
いずれもセットされない。そして、生成したメッセージ
１１をノード間スイッチ１０に送出する。以下の動作は
オーナタグ３２がない従来技術とまったく同じ動作であ
るため、３．２ならびに３．３の動作との違いが分かる
程度に簡単に説明する。

【００８１】ノード間スイッチ１０はメッセージ１１の
ＢＣビットが１であるため、このメッセージ１１を全ノ
ードに放送する。このメッセージを受信した各ノードで
は、このリクエストアドレスに対するキャッシュの状態
をチェックするためにプロセッサバス制御回路２３がキ
ャッシュチェックリクエストをプロセッサバス２２に発
行し、もしも「更新済」のコピーをキャッシュ２１が持
っている場合のみ、このキャッシュ２１から「更新済」
のデータをノード間スイッチ１０を介してノード＃０に
返送するとともに、ノード＃ｍのメモリ２５にあるバッ
ファ６０を更新する。もしも、「更新済」のコピーをキ
ャッシュ２１が存在しない場合には、ノード＃ｍのメモ
リ２５からバッファ６０を読み出し、ノード＃０に返送
する。これにより、Ｉ／Ｏ装置５０は最新のデータを読
み出すことができる。

【００８２】３．２ オーナタグ３２がヒットかつＭビ
ットが０の場合 ３．１と同様に、Ｉ／Ｏ装置５０は指定されたバッファ
６０の先頭アドレスから（式１）で示されるアドレスに
対してリードリクエストを連続的にＩ／Ｏバス２７に発
行する。

【００８３】Ｉ／Ｏバス制御装置２６はＩ／Ｏ装置５０
が発行したリードリクエストを受け付けると、オーナタ
グ制御装置３１にリクエストアドレスを伝達する。３．
１と同様にオーナタグ制御装置３１はレンジレジスタ３
３とリクエストアドレスの比較を行うが、本ケースでは
必ずリクエストアドレスは（式２）を満たす。さらに、
本ケースではオーナタグ制御装置３１がリクエストアド
レスをインデクストとしてオーナタグ３２のエントリを
調べると、オーナタグ３２にリクエストアドレスに対応
するエントリが存在する。本ケースにおいては、Ｖビッ
トは１、Ｍビットは０である。Ｍビットが０のときには
プロセッサからのアクセスで説明したようにオーナＩＤ
フィールドにはキャッシュのコピーがＥ状態またはＭ状
態で存在している可能性のあるノード識別子が格納され
ている。このとき、ノード識別子で指定されていないノ
ードにあるキャッシュがＥ状態もしくはＭ状態になって
いることは有り得ない。そこで、この識別子で指定され
たノードとバッファ６０を確保したメモリ２５が存在す
るノードの２つに対してリードリクエストを発行すれば
十分であり、全ノードに放送する必要はない。

【００８４】オーナタグ制御装置３１からヒットである
ことを伝えられたＩ／Ｏバス制御装置２６はメッセージ
生成回路２８にリードリクエストの発行を指示する。そ
して、図２に示すように宛先制御回路３０においてはＡ
ＮＤ回路１０１の出力「メモリノードのみ」は偽にな
り、ＡＮＤ回路１０２の出力「オーナＩＤ有効」は真に
なる。「オーナＩＤ有効」信号が真であることから、宛
先制御回路３０の出力「オーナＩＤ」にはオーナタグ３
２のエントリのＩＤフィールドに格納されたノード識別
子、ここではノード＃ｎが出力される。また、リクエス
トアドレスからこのバッファ６０の存在するメモリ２５
を保持するノード＃ｍがアドレス・ノードＩＤ変換回路
１００により求められ、宛先制御回路３０の出力「メモ
リノードＩＤ」に出力される。

【００８５】メッセージ生成回路２８はＩ／Ｏバス制御
装置２６からのリードリクエスト発行要求に基づき、次
のようにメッセージ１１を構成する。まず、宛先制御回
路３０の出力「オーナＩＤ有効」が真であるため、ＢＣ
ビットに０をセットし、宛先ＩＤ０には宛先制御回路３
０の出力「メモリノードＩＤ」に出力されたノード＃ｍ
を、宛先ＩＤ１には宛先制御回路３０の出力「オーナノ
ードＩＤ」に出力されたノード＃ｎをセットする。そし
て、コマンドＣｍｄフィールドに「Ｉ／Ｏ装置５０から
のリードリクエスト」をセットし、Ａｄｒフィールドに
はリクエストアドレスをセットする。ブロック長Ｂｌｎ
フィールドとデータフィールドはＣｍｄフィールドが
「Ｉ／Ｏ装置からのライトリクエスト」でのみ有効であ
るため、ここではいずれもセットされない。そして、生
成したメッセージ１１をノード間スイッチ１０に送出す
る。

【００８６】ノード間スイッチ１０はメッセージ１１の
ＢＣビットが０であるため、このメッセージ１１を宛先
ＩＤ０に指定されたノード＃ｍと宛先ＩＤ１に指定され
たノード＃ｎにのみ配送する。このメッセージを受信し
たノード＃ｎでは、宛先ＩＤ１に自分のノード識別子が
設定されているため、このリクエストアドレスに対する
キャッシュの状態をチェックするためにプロセッサバス
制御回路２３がキャッシュチェックリクエストをプロセ
ッサバス２２に発行する。もしも、「更新済」のコピー
をキャッシュ２１が持っている場合には、「更新済」の
コピーを持っていることを宛先ＩＤ０に指定されたノー
ド＃ｍに伝え、このキャッシュ２１から「更新済」のデ
ータをノード間スイッチを介してノード＃０に返送する
とともに、ノード＃ｍのメモリ２５にあるバッファ６０
を更新する。このとき、ＭＥＳＩプロトコルではキャッ
シュの状態はＭ状態からＩ状態に遷移する。もしも、
「更新済」のコピーをキャッシュ２１が存在しない場合
には、「更新済」のコピーがないことを宛先ノードＩＤ
０で指定されたノード＃ｍに伝える。この報告に基づ
き、ノード＃ｍではメモリ２５からバッファ６０を読み
出し、ノード＃０に返送する。これにより、Ｉ／Ｏ装置
５０は最新のデータを読み出すことができる。そして、
ノード＃０ではデータを受信したことを契機に、オーナ
タグ３２のリクエストアドレスに対応するエントリのＶ
ビットに０をセットしこのエントリを無効化する。これ
は、ノード＃ｎのキャッシュ２１がＭ状態からＩ状態に
遷移する可能性が高いからである。もしも、キャッシュ
２１の状態がＥ状態の場合であっても、３．１で説明し
たように、従来動作と同じ動作をすることでＩ／Ｏ装置
５０は常に最新のデータを読み出すことができる。この
ように、オーナタグ３２のエントリが有効でＭビットが
０の場合にはリードリクエストを全ノードに放送するこ
となく、最新のデータを読み出すことができる。

【００８７】３．３ オーナタグ３２がヒットかつＭビ
ットが１の場合 ３．１と同様に、Ｉ／Ｏ装置５０は指定されたバッファ
６０の先頭アドレスから（式１）で示されるアドレスに
対してリードリクエストを連続的にＩ／Ｏバス２７に発
行する。

【００８８】Ｉ／Ｏバス制御装置２６はＩ／Ｏ装置５０
が発行したリードリクエストを受け付けると、オーナタ
グ制御装置３１にリクエストアドレスを伝達する。３．
１と同様にオーナタグ制御装置３１はレンジレジスタ３
３と比較を行うが、本ケースでは必ずリクエストアドレ
スは（式２）を満たす。さらに、本ケースではオーナタ
グ制御装置３１がリクエストアドレスをインデクストと
してオーナタグ３２のエントリを調べると、オーナタグ
３２にリクエストアドレスに対応するエントリが存在す
る。本ケースにおいては、Ｖビットは１、Ｍビットは１
である。Ｍビットが１のときにはプロセッサからのアク
セスで説明したように、システム内においてＥ状態また
はＭ状態のキャッシュが存在している可能性はない。し
たがって、最新のデータはメモリ上にあり、メモリから
読み出せばよい。

【００８９】オーナタグ制御装置３１からヒットである
ことを伝えられたＩ／Ｏバス制御装置２６はメッセージ
生成回路２８にリードリクエストの発行を指示する。そ
して、図２に示すように宛先制御回路３０においてはＡ
ＮＤ回路１０１の出力「メモリノードのみ」は真にな
り、ＡＮＤ回路１０２の出力「オーナＩＤ有効」は偽に
なる。「オーナＩＤ有効」信号が偽であることから、宛
先制御回路３０の出力「オーナＩＤ」は無効になる。一
方、リクエストアドレスからこのバッファ６０の存在す
るメモリ２５を保持するノード＃ｍがアドレス・ノード
ＩＤ変換回路１００により求められ、宛先制御回路３０
の出力「メモリノードＩＤ」に出力される。

【００９０】メッセージ生成回路２８はＩ／Ｏバス制御
装置２６からのリードリクエスト発行要求に基づき、次
のようにメッセージ１１を構成する。まず、宛先制御回
路３０の出力「メモリノードのみ」が１であるため、Ｂ
Ｃビットに０をセットし、宛先ＩＤ０には宛先制御回路
３０の出力「メモリノードＩＤ」に出力されたノード＃
ｍを設定し、宛先ＩＤ１は無効にする。そして、コマン
ドＣｍｄフィールドに「Ｉ／Ｏ装置５０からのリードリ
クエスト」をセットし、Ａｄｒフィールドにはリクエス
トアドレスをセットする。ブロック長Ｂｌｎフィールド
とデータは「Ｉ／Ｏ装置からのライトリクエスト」での
み有効であるため、ここではいずれもセットされない。
そして、生成したメッセージ１１をノード間スイッチ１
０に送出する。

【００９１】ノード間スイッチ１０はメッセージ１１の
ＢＣビットが０であり、宛先ＩＤ１が無効であることか
ら、このメッセージ１１を宛先ＩＤ０に指定されたノー
ド＃ｍのみに配送する。ノード＃ｍではメモリ２５から
バッファ６０を読み出し、ノード＃０に返送する。これ
により、Ｉ／Ｏ装置５０は最新のデータを読み出すこと
ができる。ノード＃０ではオーナタグ３２のリクエスト
アドレスに対応するエントリを変更する必要はない。こ
のように、オーナタグ３２のエントリのＭビットが１の
場合にはリードリクエストをメモリが実際に確保されて
いるノード＃ｍのみへ送付すればよく、全ノードへの放
送を行う必要がない。

【００９２】４．バッファ６０に対するＩ／Ｏ装置５０
のライトアクセス 次に、Ｉ／Ｏ装置５０からバッファ６０のライトアクセ
ス時の動作を説明する。Ｉ／Ｏ装置５０からバッファ６
０への書き込みで重要なことは、Ｉ／Ｏ装置５０が更新
したバッファ６０の内容をプロセッサ２０が正しく読み
出すことができることである。これは、Ｉ／Ｏ装置５０
がバッファ６０を書き換える場合に、このアドレスに対
応したコピーをシステム内の全てのキャッシュが保持し
ていないことを保証できればよい。

【００９３】４．１ ブロック長テーブルにＩ／Ｏ装置
５０に対して有効なエントリがある場合 本ケースでは、オペレーティングシステムによりディス
ク装置などのＩ／Ｏ装置５０からデータを受け取る単位
であるブロック長が一定である。この場合には、オペレ
ーティングシステムがブロック長に相当するバッファ６
０を確保し、Ｉ／Ｏ装置５０に対してバッファ６０の先
頭アドレスを指定してメモリマップドＩ／Ｏなど、従来
から用いられる方法によりＤＭＡライトを起動する。オ
ペレーティングシステムはＩ／Ｏ装置５０からＤＭＡラ
イトが終了した報告、例えば割り込みなどを受け付ける
までバッファ６０を読み出さない。これは、オペレーテ
ィングシステムがＩ／Ｏ装置５０により更新される前の
データを誤って使うことを避けるためであり、プロデュ
ーサ・コンシューマモデルとして一般的に使われる方法
である。

【００９４】Ｉ／Ｏ装置５０は、まず指定されたバッフ
ァ６０の先頭アドレスに対してライトリクエストを連続
的にＩ／Ｏバス２７に発行する。

【００９５】Ｉ／Ｏバス制御装置２６はＩ／Ｏ装置５０
が発行したライトリクエストを受け付けると、ブロック
長テーブル３４をチェックし、Ｉ／Ｏ装置５０の識別子
とＤＩＤフィールドを比較し、一致するエントリを求め
る。そして、Ｉ／Ｏ装置５０からのバッファ６０に対す
る最初のライトリクエストアドレスと、このエントリの
Ｒｎｇフィールドに指定された先頭アドレスを比較し、
一致しているため次の処理を行う。

【００９６】Ｉ／Ｏバス制御装置２６はメッセージ生成
回路２８に対して、「Ｉ／Ｏ装置からのブロック長付き
ライトリクエスト」発行を指示する。メッセージ生成回
路２８は本リクエストを受け付けると、ＢＣビットに１
をセットし、宛先ＩＤ０ならびに宛先ＩＤ１を無効に
し、Ｃｍｄフィールドには「Ｉ／Ｏ装置からのブロック
長付きライトリクエスト」をセットし、Ａｄｒフィール
ドにはライトリクエストアドレス、ここではバッファ６
０の先頭アドレスをセットし、Ｂｌｎフィールドにはブ
ロック長テーブル３４のＢｌｎフィールドに指定された
ブロック長を設定する。そして、データフィールドにこ
のラインに対する書き込みデータを格納したメッセージ
１１をノード間スイッチ１０へ送出する。

【００９７】ノード間スイッチ１０はメッセージ生成回
路２８から受け取ったメッセージ１１のＢＣビットが１
であることから、このメッセージ１１を全ノードへ放送
する。

【００９８】各ノードではメッセージ受信回路２９がメ
ッセージ１１を受信し、Ｃｍｄフィールドが「Ｉ／Ｏ装
置からのブロック長付きライトリクエスト」であるた
め、プロセッサバス制御回路２３に対してメッセージ１
１のＡｄｒフィールドで指定されたアドレスからＢｌｎ
フィールド長のブロックに関して、キャッシュの無効化
指示を行う。プロセッサバス制御回路２３ではこの指示
に従い、キャッシュ無効化リクエスト回路８０がキャッ
シュ無効化リクエストを（式３）で示されるアドレスに
対して連続的にプロセッサバス２２へ発行する。

【００９９】 （アドレス）＝（先頭アドレス） ＋（キャッシュラインサイズ）×ｎ…（式３） 但し、ｎは１から（ブロック長）／（キャッシュライン
サイズ）までの整数である。

【０１００】各キャッシュ２１はキャッシュ無効化リク
エストを受け付けると、このアドレスに対応するコピー
を無効化する。これにより、プロセッサ２０がバッファ
６０を読み出す際には必ずキャッシュ２１はミスヒット
し、メモリから読み出しを行うことができる。

【０１０１】プロセッサバス制御回路２３は上述したキ
ャッシュ無効化リクエストを全て発行し終えたことをメ
ッセージ生成回路２８とノード間スイッチ１０を介し
て、ノード＃０に通知する。

【０１０２】また、バッファ６０が確保されているノー
ド＃ｍではさらにメッセージ１１のデータフィールドに
格納された書き込みデータをメモリ制御回路２４がメモ
リ２５に書き込む。これにより、バッファ６０が更新さ
れる。

【０１０３】ノード＃０では全てのノードから「キャッ
シュの無効化の終了」通知を受け取ると、このライトア
ドレスに対するライトリクエストが完了したと判断し、
（式４）で示されるアドレスに対してライトリクエスト
を連続的にＩ／Ｏバス２７に発行する。

【０１０４】 アドレス＝（バッファ６０の先頭アドレス） ＋（キャッシュラインサイズ）×ｎ…（式４） 但し、ｎ＝１から（ブロック長）／（キャッシュライン
サイズ）−１までの整数である。

【０１０５】上述したように、この時点でバッファ６０
のコピーを保持しているキャッシュ２０はシステム内に
存在していないことが保証されているため、Ｉ／Ｏバス
制御回路２６はメッセージ生成回路２８に対して「キャ
ッシュチェックを行わないＩ／Ｏ装置によるライトリク
エスト」の発行を指示する。メッセージ生成回路２８は
ＢＣビットを０にセットし、宛先ＩＤ０にはリクエスト
アドレスから一意に確定するノード識別子、本ケースで
はノード＃ｍを指定し、宛先ＩＤ１を無効にする。そし
て、Ｃｍｄフィールドには「キャッシュチェックを行わ
ないＩ／Ｏ装置によるライトリクエスト」をセットし、
Ａｄｒフィールドにはライトリクエストアドレスをセッ
トし、データフィールドに書き込みデータをセットし
て、メッセージ１１をノード間スイッチ１０へ送出す
る。ノード間スイッチ１０はＢＣビットが０であり宛先
ＩＤ１が無効であるため、メッセージ１１を宛先ＩＤ０
で指定されたノード＃ｍのみへ送出する。

【０１０６】ノード＃ｍはメッセージ１１をメッセージ
受信回路２９が受信し、Ｃｍｄフィールドが「キャッシ
ュチェックを行わないＩ／Ｏ装置によるライトリクエス
ト」であることから、Ａｄｒフィールドで指定されるメ
モリ２５へデータフィールドに格納されたデータを書き
込むことにより、バッファ６０を更新する。この際、キ
ャッシュ２１の無効化は行わない。これは、既に無効化
が行われているためである。

【０１０７】このように、バッファ６０への書き込みに
関して全てのノードへ放送すべきメッセージ１１はバッ
ファ６０の先頭アドレスに対するライトリクエストのみ
であり、それ以外はバッファ６０が確保されているノー
ド＃ｍへのみ転送すればよい。

【０１０８】バッファ６０に対するＤＭＡライトを全て
終了すると、Ｉ／Ｏ装置５０は割り込みなど、従来から
用いられる方法によりオペレーティングシステムに対し
てＤＭＡライトの終了報告を行う。これ以降、オペレー
ティングシステムはＩ／Ｏ装置５０により更新されたバ
ッファ６０を使うことができるが、キャッシュ２１には
コピーが存在しないためメモリ２５から読み出すことに
なる。

【０１０９】４．２ ブロック長テーブル３４にＩ／Ｏ
装置５０に対して有効なエントリがない場合 ブロック長テーブル３４の初期化で述べたように、本ケ
ースの場合はＩ／Ｏ装置５０のＤＭＡアクセス単位が変
化する場合である。Ｉ／Ｏ装置５０は（式５）で指定さ
れるアドレスへライトリクエストを発行する。

【０１１０】 アドレス＝（バッファ６０の先頭アドレス） ＋（キャッシュラインサイズ）×ｎ…（式５） 但し、ｎは０から（バッファ６０の大きさ）／（キャッ
シュラインサイズ）である。

【０１１１】本ケースの動作はブロック長テーブル３４
を持たない従来技術、すなわち「スヌープ型コヒーレン
トＩ／Ｏ方式」と同じである。以下、簡単に説明する。

【０１１２】本ケースではブロック長テーブル３４には
Ｉ／Ｏ装置５０に対応するエントリがないため、Ｉ／Ｏ
バス制御回路２６は（式５）で与えられるアドレス毎に
メッセージ生成回路２８に対して「Ｉ／Ｏ装置によるラ
イトリクエスト」の発行を指示する。メッセージ生成回
路２８は「Ｉ／Ｏ装置によるライトリクエスト」発行指
示に基づいて、ＢＣビットを１にセットし、宛先ＩＤ０
ならびに宛先ＩＤ１を無効にして、Ｃｍｄフィールドに
は「Ｉ／Ｏ装置によるライトリクエスト」をセットし、
Ａｄｒにはライトリクエストアドレスをセットし、Ｂｌ
ｎフィールドを無効にし、データフィールドには書き込
みデータをセットしたメッセージ１１をノード間スイッ
チ１０へ送出する。

【０１１３】ノード間スイッチ１０はＢＣビットが１で
あることから、このメッセージ１１を全ノードへ放送す
る。

【０１１４】各ノードではメッセージ１１をメッセージ
受信回路２９が受信し、Ｃｍｄフィールドが「Ｉ／Ｏ装
置によるライトリクエスト」であることから、プロセッ
サバス制御回路２３に対してＡｄｒフィールドに指定さ
れたアドレスに関してキャッシュの無効化を指示する。
プロセッサバス制御回路２３ではキャッシュ無効化リク
エスト回路８０がこのＡｄｒフィールドに指定されたア
ドレスに対してのみキャッシュ無効化リクエストをプロ
セッサバス２２へ発行する。各キャッシュ２１はこのア
ドレスに対するコピーを保持している場合には無効化す
る。

【０１１５】さらに、Ａｄｒフィールドで指定されたバ
ッファ６０が確保されているノード、本ケースではノー
ド＃ｍではデータフィールドに格納されたデータをメモ
リ２５へ書き込む。

【０１１６】そして、ＤＭＡライトが全て終了すると、
４．１で述べたようにＩ／Ｏ装置５０はオペレーティン
グシステムにＤＭＡライトの終了報告を行う。

【０１１７】前記実施の形態では各ノードにプロセッサ
２０、メモリ２５、Ｉ／Ｏ装置５０がある場合について
説明したが、第１の変形例として、各ノードにメモリ２
５がなく、たとえば図３に示すようにノード専用ノード
１００２がある場合について説明する。図３では各ノー
ドにメモリ２５がなく、メモリ専用ノード１００２にの
みメモリ２５が存在する。

【０１１８】以下、前記実施の形態との相違点のみを説
明する。前記実施の形態の１から４の処理に関して、ノ
ード＃０ １００１ならびにノード＃ｎ １００３にお
いては、（メモリのアクセス）を行わない。また、ノー
ド＃ｍ １００２においては（メモリアクセス）のみを
行い、（キャッシュ状態の報告処理）ならびに（オーナ
タグ３２の更新）を行わない。

【０１１９】さらに、前記実施の形態では各ノードにプ
ロセッサ２０、メモリ２５、Ｉ／Ｏ装置５０がある場合
について説明し、また前記第１の変形例では各ノードに
メモリ２５がなく、図３に示すようにメモリ専用ノード
１００２がある場合について説明したが、第２の変形例
として、Ｉ／Ｏ装置５０はＩ／Ｏ専用ノード２００１の
みに存在する場合について説明する。たとえば、図４で
は各ノードにＩ／Ｏ装置５０がなく、Ｉ／Ｏ専用ノード
１００２にのみＩ／Ｏ装置５０が存在する。

【０１２０】以下、前記実施の形態ならびに第１の変形
例との相違点のみを説明する。前記実施の形態の１から
４の処理に関して、ノード＃０ ２００１においては、
（メモリのアクセス）ならびに（キャッシュ状態の報告
処理）を行わない。また、ノード＃ｍ ２００２ならび
にノード＃ｎ ２００３においては（メモリのアクセ
ス）、（キャッシュ状態の報告処理）を行うが、（オー
ナタグ３２の更新）を行わない。

【０１２１】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【０１２２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１２３】本発明のマルチプロセッサシステムによれ
ば、Ｉ／Ｏ装置からのメモリリードリクエストに関する
キャッシュ一貫性制御のための放送を削減し、さらにＩ
／Ｏ装置からのメモリライトリクエストに関するキャッ
シュ一貫性保証のための放送を削減することができる。
この結果、Ｉ／Ｏ装置からのメモリアクセスに関するキ
ャッシュ一貫性制御のための放送を削減し、高速なＩ／
Ｏ処理を実現することができる。また、全ノードへの放
送を削減することにより、プロセッサによるメモリ参照
レイテンシを小さくでき、システム全体の性能を向上さ
せることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるマルチプロセッサ
システムを示すブロック図である。

【図２】本発明の一実施の形態によるマルチプロセッサ
システムにおいて、宛先制御回路を示すブロック図であ
る。

【図３】本発明の一実施の形態において、マルチプロセ
ッサシステムの第１の変形例を示すブロック図である。

【図４】本発明の一実施の形態において、マルチプロセ
ッサシステムの第２の変形例を示すブロック図である。

【符号の説明】

１〜３ ノード １０ ノード間スイッチ １１ メッセージ ２０ プロセッサ ２１ キャッシュ ２２ プロセッサバス ２３ プロセッサバス制御回路 ２４ メモリ制御回路 ２５ メモリ ２６ Ｉ／Ｏバス制御回路 ２７ Ｉ／Ｏバス ２８ メッセージ生成回路 ２９ メッセージ受信回路 ３０ 宛先制御回路 ３１ オーナタグ制御回路 ３２ オーナタグ ３３ レンジレジスタ ３４ ブロック長テーブル ５０，５１ Ｉ／Ｏ装置 ６０ バッファ ７０ コピー ８０ キャッシュ無効化リクエスト回路 １００ アドレス・ノードＩＤ変換回路 １０１，１０２ ＡＮＤ回路 １０３ ゲート回路 １００１〜１００３ ノード ２００１〜２００３ ノード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱中 直樹 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5B005 JJ12 KK13 MM12 NN72 PP26 QQ02 5B045 BB04 DD13

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサを有し、１つ以上のプ
   ロセッサ毎にキャッシュメモリを有するマルチプロセッ
   サであって、 １つ以上の前記プロセッサと前記キャッシュメモリを有
   する複数のノードおよびＩ／Ｏ装置がネットワークを介
   してメモリを共有する共有メモリ型マルチプロセッサに
   おいて、 キャッシュ可能なメモリロケーションのコピーを排他的
   に保持するキャッシュメモリの識別子、または排他的な
   コピーを持つキャッシュメモリがないことを記録する第
   １の手段を有し、 前記プロセッサもしくは前記Ｉ／Ｏ装置がキャッシュ可
   能なメモリロケーションＡに対してリードリクエストを
   発行する際に、 前記第１の手段により、 前記メモリロケーションＡの排他的なコピーを保持する
   キャッシュメモリ識別子が記録されているときには、こ
   のキャッシュメモリのみに「更新済」のコピーがあるか
   どうかを確認するメッセージを転送し、このキャッシュ
   メモリが「更新済」コピーを持っている場合にはこのキ
   ャッシュメモリからデータを供給し、「更新済」コピー
   を持っていない場合には前記メモリからデータを読み出
   し、 前記メモリロケーションＡの排他的なコピーを保持する
   キャッシュメモリはないことが記録されているときに
   は、直接前記メモリからデータを読み出し、 これら以外の場合には全てのキャッシュメモリに「更新
   済」のコピーがあるかどうかを確認するメッセージを転
   送し、「更新済」コピーを持っているキャッシュメモリ
   がある場合にはこのキャッシュメモリからデータを供給
   し、「更新済」コピーを持っているキャッシュメモリが
   ない場合には前記メモリからデータを供給することを特
   徴とするマルチプロセッサシステム。
2. 【請求項２】 複数のプロセッサを有し、１つ以上のプ
   ロセッサ毎にキャッシュメモリを有するマルチプロセッ
   サであって、 １つ以上の前記プロセッサと前記キャッシュメモリを有
   する複数のノードおよびＩ／Ｏ装置がネットワークを介
   してメモリを共有する共有メモリ型マルチプロセッサに
   おいて、 前記Ｉ／Ｏ装置の前記メモリへの書き込み単位をＩ／Ｏ
   装置毎に記録する第１の手段を有し、 前記Ｉ／Ｏ装置が複数のキャッシュラインを含むメモリ
   ブロックに対してメモリ書き込みを行うときに、 前記第１の手段に前記Ｉ／Ｏ装置のメモリ書き込み単位
   が記録されているかどうかを調べ、メモリ書き込み単位
   が記録されていた場合には、 全てのキャッシュメモリに対してメモリブロックの先頭
   アドレスから前記第１の手段に記録されている書き込み
   単位で示される連続領域に関して、このキャッシュメモ
   リを無効化するリクエストを放送し、 前記キャッシュメモリの無効化リクエストを受信したキ
   ャッシュメモリは前記連続領域に対応するコピーを保持
   する場合にはこれらを無効化し、 前記全てのキャッシュメモリの無効化が終了した後に、
   前記メモリブロックに対するデータを前記メモリへ直接
   書き込むことを特徴とするマルチプロセッサシステム。