JPH11318094A - Motor - Google Patents

Motor

Info

Publication number
JPH11318094A
JPH11318094A JP10156743A JP15674398A JPH11318094A JP H11318094 A JPH11318094 A JP H11318094A JP 10156743 A JP10156743 A JP 10156743A JP 15674398 A JP15674398 A JP 15674398A JP H11318094 A JPH11318094 A JP H11318094A
Authority
JP
Japan
Prior art keywords
power
current
voltage
transistor
terminal side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10156743A
Other languages
Japanese (ja)
Inventor
Makoto Goto
誠 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10156743A priority Critical patent/JPH11318094A/en
Publication of JPH11318094A publication Critical patent/JPH11318094A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Direct Current Motors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a motor with reduced power loss and vibration. SOLUTION: An operation controller 51 PWM-controls a switching transistor 61 of a voltage converter 52 and variably controls the converted DC voltage of the voltage converter 52. First power amplifiers 11-13 and second power amplifiers 15-17 supply three-phase coils 2-4 with the DC converted voltage. First field effect type of power transistors 81-83 and second field effect type of power transistors 85-87 perform the switching action of a current path, and reduces the pulsation of the supply current to the coils.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数個のトランジ
スタにより電子的に電流路を切り換えるモータに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor in which a current path is electronically switched by a plurality of transistors.

【0002】[0002]

【従来の技術】近年、OA機器やAV機器の駆動用モー
タとして、複数個のトランジスタにより電子的に電流路
を切り換えるモータが広く使用されている。このような
モータの例として、PNP型パワートランジスタとNP
N型パワートランジスタを用いてコイルへの電流路を切
り換えるモータがある。図32に従来のモータを示し、
その動作について説明する。ロータ2011は永久磁石
による界磁部を有し、ロータ2011の回転に応動し
て、位置検出器2041は2組の3相の電圧信号K1,
K2,K3とK4,K5,K6を発生する。第1の分配
器2042は電圧信号K1,K2,K3に応動した3相
の下側通電制御信号L1,L2,L3を作りだし、下側
のNPN型パワートランジスタ2021,2022,2
023の通電を制御する。第2の分配器2043は電圧
信号K4,K5,K6に応動した3相の上側通電制御信
号M1,M2,M3を作りだし、上側のPNP型パワー
トランジスタ2025,2026,2027の通電を制
御する。これにより、コイル2012,2013,20
14に3相の駆動電圧を供給する。
2. Description of the Related Art In recent years, motors for electronically switching a current path using a plurality of transistors have been widely used as driving motors for OA equipment and AV equipment. Examples of such a motor include a PNP type power transistor and an NP
There is a motor that switches a current path to a coil using an N-type power transistor. FIG. 32 shows a conventional motor,
The operation will be described. The rotor 2011 has a field portion made of a permanent magnet, and in response to the rotation of the rotor 2011, the position detector 2041 outputs two sets of three-phase voltage signals K1,
K2, K3 and K4, K5, K6 are generated. The first distributor 2042 generates three-phase lower energization control signals L1, L2, L3 in response to the voltage signals K1, K2, K3, and generates lower NPN-type power transistors 2021, 2022, 2
023 is controlled. The second distributor 2043 generates three-phase upper energization control signals M1, M2, and M3 in response to the voltage signals K4, K5, and K6, and controls energization of the upper PNP power transistors 2025, 2026, and 2027. Thereby, the coils 2012, 2013, 20
14 is supplied with a three-phase drive voltage.

【0003】[0003]

【発明が解決しようとする課題】しかし、この従来のモ
ータでは、下記の各種の問題があった。 (1)電力損失が大きい。 従来の構成では、NPN型パワートランジスタ202
1,2022,2023およびPNP型パワートランジ
スタ2025,2026,2027は、そのエミッタ−
コレクタ間の電圧をアナログ的に制御し、コイル201
2,2013,2014に必要な振幅の駆動電流を供給
している。そのため、各パワートランジスタの残留電圧
が大きく、この残留電圧とパワートランジスタの通電電
流の積によって、大きな電力損失が生じていた。特に、
モータコイルへの駆動電流が大きいので、電力損失は著
しく大きかった。そのため、モータの電力効率は極めて
悪かった。 (2)コストが高い。 コストを安くするためには、トランジスタや抵抗類を1
チップの集積回路(IC)にまとめることが有効であ
る。しかし、PNP型パワートランジスタ2025,2
026,2027を形成するためには大きなチップ面積
が必要になり、コスト増加を招く大きな要因になってい
た。また、集積回路化した場合の寄生容量の影響によ
り、PNP型パワートランジスタを高速動作させること
が難しかった。また、パワートランジスタの電力損失・
発熱が大きく、集積回路化が難しかった。特に、モータ
コイルへの駆動電流が大きいので、パワートランジスタ
の発熱により集積回路の熱破壊を生じる危険性が大き
い。また、熱破壊を防止するために放熱板を取り付けた
場合には、コスト増加が大きかった。 (3)モータの振動が大きい。 近年、光ディスク装置や磁気ディスク装置では、ディス
クの高密度記録再生に伴って、振動の小さなモータが要
望されてきた。しかし、従来の構成では、パワートラン
ジスタの急峻な切り換えに伴ってコイルにスパイク電圧
が生じ、駆動電流の脈動を生じていた。これにより、発
生駆動力が脈動し、大きなモータ振動を生じていた。こ
れらの問題をそれぞれもしくは同時に解決したモータを
実現することが重要な課題であった。本発明の目的は、
上記の各種の問題点をそれぞれまたは同時に解決し、集
積回路化に適した構成のモータを提供子、従来の技術に
おける課題を解決することにある。
However, this conventional motor has the following various problems. (1) Power loss is large. In the conventional configuration, the NPN power transistor 202
1, 2022, 2023 and PNP type power transistors 2025, 2026, 2027
The voltage between the collectors is controlled in an analog
2, 2013 and 2014. For this reason, the residual voltage of each power transistor is large, and a large power loss occurs due to the product of the residual voltage and the current flowing through the power transistor. Especially,
Since the driving current to the motor coil was large, the power loss was extremely large. Therefore, the power efficiency of the motor was extremely poor. (2) High cost. To reduce the cost, one transistor or resistor
It is effective to combine them on a chip integrated circuit (IC). However, the PNP type power transistors 2025 and 2
In order to form 026 and 2027, a large chip area is required, which has been a major factor in causing an increase in cost. In addition, it was difficult to operate the PNP-type power transistor at high speed due to the influence of the parasitic capacitance when integrated. In addition, the power loss of the power transistor
Heat generation was large, and it was difficult to form an integrated circuit. In particular, since the driving current to the motor coil is large, there is a great risk that the integrated circuit will be thermally destroyed by the heat generated by the power transistor. Further, when a heat radiating plate was attached to prevent thermal destruction, the cost increased significantly. (3) The vibration of the motor is large. 2. Description of the Related Art In recent years, in an optical disk device and a magnetic disk device, a motor having small vibration has been demanded in accordance with high-density recording and reproduction of a disk. However, in the conventional configuration, a spike voltage is generated in the coil in accordance with the steep switching of the power transistor, and pulsation of the drive current is generated. As a result, the generated driving force pulsates, causing large motor vibration. It was an important issue to realize a motor that solved these problems individually or simultaneously. The purpose of the present invention is
An object of the present invention is to solve the various problems described above individually or simultaneously, to provide a motor having a configuration suitable for integration into an integrated circuit, and to solve the problems in the prior art.

【0004】[0004]

【課題を解決するための手段】本発明の構成のモータ
は、移動体と、複数相のコイルと、直流電源の電力供給
路を高周波スイッチングする電界効果型スイッチングト
ランジスタを含み、前記直流電源の直流電圧を変換した
変換直流電圧を出力する電圧供給手段と、前記電圧供給
手段の負極出力端子側から前記複数相のコイルの一つへ
の電流路を形成する第1の電界効果型パワートランジス
タをそれぞれ含むQ個(Qは2以上の整数)の第1のパ
ワー増幅手段と、前記電圧供給手段の正極出力端子側か
ら前記複数相のコイルの一つへの電流路を形成する第2
の電界効果型パワートランジスタをそれぞれ含むQ個の
第2のパワー増幅手段と、複数相の切換信号を得る切換
作成手段と、前記切換作成手段の出力信号に応動して前
記Q個の第1のパワー増幅手段からの通電を分配制御
し、Q個の前記第1の電界効果型パワートランジスタの
うちで少なくとも1個を抵抗性の電圧降下動作させる第
1の分配制御手段と、前記切換作成手段の出力信号に応
動して前記Q個の第2のパワー増幅手段からの通電を分
配制御し、Q個の前記第2の電界効果型パワートランジ
スタのうちで少なくとも1個を抵抗性の電圧降下動作さ
せる第2の分配制御手段と、前記電圧供給手段の正極出
力端子側と前記負極出力端子側の間の変換直流電圧を前
記移動体の移動動作に同期して変化させる動作制御手段
と、を具備する。
According to the present invention, there is provided a motor comprising: a moving body; a plurality of phase coils; and a field-effect switching transistor for switching a power supply path of a DC power supply at a high frequency. A voltage supply unit that outputs a converted DC voltage obtained by converting a voltage, and a first field-effect power transistor that forms a current path from a negative output terminal side of the voltage supply unit to one of the coils of the plurality of phases. Q (Q is an integer of 2 or more) first power amplifying means, and a second power path forming a current path from the positive output terminal side of the voltage supply means to one of the multi-phase coils.
Q second power amplifying means each including a field effect type power transistor, switching creating means for obtaining a switching signal of a plurality of phases, and the Q first power amplifying means in response to an output signal of the switching creating means. A first distribution control unit that performs distribution control of energization from the power amplification unit and causes at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; In response to the output signal, distribution of the energization from the Q second power amplifying means is controlled, and at least one of the Q second field-effect power transistors is caused to perform a resistive voltage drop operation. Second distribution control means, and operation control means for changing the converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage supply means in synchronization with the moving operation of the moving body. .

【0005】上記における抵抗性の電圧降下動作は、上
記電界効果型パワートランジスタのフルオン状態のこと
を言う。なお、電界効果型パワートランジスタの動作状
態には、三つの状態:フルオン状態、ハーフオン状態、
オフ状態がある。ここで、ハーフオン状態では、電界効
果型パワートランジスタは能動領域の増幅動作を行って
いる。また、フルオン状態とハーフオン状態の時に、電
界効果型パワートランジスタは活性状態または能動状態
にある。上記の構成により、第1の電界効果型パワート
ランジスタや第2の電界効果型パワートランジスタや電
界効果型スイッチングトランジスタの電力損失を大幅に
低減し、モータの電力効率を著しく向上させた。従っ
て、電界効果型スイッチングトランジスタや電界効果型
パワートランジスタ等のパワー素子を、所要の半導体素
子と一緒に単一チップの集積回路内に高密度に形成で
き、安価なモータを実現できる。また、動作制御手段と
電圧供給手段によって、移動体の移動動作に同期して電
圧供給手段の変化直流電圧を変化させるようにし、コイ
ルの逆起電力波形の影響による発生駆動力の脈動を低減
できた。また、たとえば、第1のパワー増幅手段や第2
のパワー増幅手段の通電制御端子側に滑らかに変化する
第1のQ相の電流信号や第2のQ相の電流信号を供給す
ることにより、滑らかに変化する両方向の駆動電流をコ
イルに供給でき、駆動電流の脈動を大幅に低減できる。
その結果、発生駆動力の脈動が低減し、高性能なモータ
を実現できる。
[0005] The above-described resistive voltage drop operation refers to a full-on state of the field-effect power transistor. The operation state of the field-effect power transistor includes three states: a full-on state, a half-on state,
There is an off state. Here, in the half-on state, the field-effect power transistor performs the amplification operation of the active region. In addition, the field-effect power transistor is in an active state or an active state during the full-on state and the half-on state. With the above configuration, the power loss of the first field-effect power transistor, the second field-effect power transistor, and the field-effect switching transistor is significantly reduced, and the power efficiency of the motor is significantly improved. Therefore, power elements such as a field-effect switching transistor and a field-effect power transistor can be formed at a high density in a single-chip integrated circuit together with required semiconductor elements, and an inexpensive motor can be realized. Further, by the operation control means and the voltage supply means, the change DC voltage of the voltage supply means is changed in synchronization with the moving operation of the moving body, so that the pulsation of the generated driving force due to the influence of the back electromotive force waveform of the coil can be reduced. Was. Also, for example, the first power amplifying means or the second power amplifying means
By supplying the smoothly changing first Q-phase current signal and the second Q-phase current signal to the power supply control terminal side of the power amplifying means, a smoothly changing driving current in both directions can be supplied to the coil. In addition, the pulsation of the driving current can be greatly reduced.
As a result, the pulsation of the generated driving force is reduced, and a high-performance motor can be realized.

【0006】また、本発明の他の観点のモータは、移動
体と、単相又は複数相のコイルと、直流電圧を供給する
電圧供給手段と、前記電圧供給手段の負極出力端子側か
ら前記単相又は複数相のコイルの一つへの電流路を形成
する第1の電界効果型パワートランジスタをそれぞれ含
むQ個(Qは2以上の整数)の第1のパワー増幅手段
と、前記電圧供給手段の正極出力端子側から前記単相又
は複数相のコイルの一つへの電流路を形成する第2の電
界効果型パワートランジスタをそれぞれ含むQ個の第2
のパワー増幅手段と、切換信号を得る切換作成手段と、
前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御し、Q個の前記
第1の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第1の分配制御手
段と、前記切換作成手段の出力信号に応動して前記Q個
の第2のパワー増幅手段からの通電を分配制御し、Q個
の前記第2の電界効果型パワートランジスタのうちで少
なくとも1個を抵抗性の電圧降下動作させる第2の分配
制御手段とを具備するモータであって、前記電圧供給手
段は、磁気エネルギーを蓄える変換用インダクタ手段
と、電気エネルギーを蓄える変換用コンデンサ手段と、
直流電源の負極端子側に電流流出端子側を接続され、電
流流入端子側を前記変換用インダクタ手段の一端に接続
された電界効果型スイッチングトランジスタを含み、前
記直流電源から前記変換用インダクタ手段の磁気エネル
ギーを補充する電力供給路を高周波スイッチングするス
イッチング手段と、前記電界効果型スイッチングトラン
ジスタのオン・オフの高周波スイッチング動作に相補的
にオフ・オン動作して前記変換用インダクタ手段から前
記変換用コンデンサ手段を含む回路側への電流路を形成
する電流路形成手段とを有し、前記変換用コンデンサ手
段の一端と前記直流電源の一端の間に変換直流電圧を出
力し、前記変換直流電圧を前記Q個の第1のパワー増幅
手段と前記Q個の第2のパワー増幅手段に供給する構成
にし、さらに、このモータは、前記電界効果型スイッチ
ングトランジスタと前記第1の電界効果型パワートラン
ジスタと前記第2の電界効果型パワートランジスタを所
要の半導体素子と一緒に単一チップの集積回路内に形成
する集積回路手段を有する。
According to another aspect of the present invention, there is provided a motor comprising a moving body, a single-phase or multi-phase coil, voltage supply means for supplying a DC voltage, and a voltage supply means for supplying the DC voltage from a negative output terminal side of the voltage supply means. Q (Q is an integer of 2 or more) first power amplifying means each including a first field-effect power transistor forming a current path to one of a single-phase or multi-phase coil; and the voltage supply means Q second power-supply transistors each including a second field-effect power transistor forming a current path from the positive output terminal side to one of the single-phase or multi-phase coils.
Power amplifying means, and a switching creating means for obtaining a switching signal,
In response to the output signal of the switching creation means, the Q first
Distribution control means for distributing and controlling energization from the power amplifying means, and causing at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; In response to the output signal of the second power amplifying means, and controls distribution of the energization from the Q second power amplifying means so that at least one of the Q second field effect power transistors operates in a resistive voltage drop operation. A second distribution control means for causing the voltage supply means to include a conversion inductor means for storing magnetic energy; a conversion capacitor means for storing electric energy;
A current outgoing terminal is connected to a negative terminal of the DC power supply, and a field effect switching transistor having a current inflow terminal connected to one end of the converting inductor is provided. Switching means for high-frequency switching of a power supply path for replenishing energy; and off-on operation complementary to on-off high-frequency switching operation of the field-effect switching transistor to perform conversion from the conversion inductor means to the conversion capacitor means. Current path forming means for forming a current path to the circuit side including: a converted DC voltage is output between one end of the conversion capacitor means and one end of the DC power supply, and the converted DC voltage is Q The first power amplifying means and the Q second power amplifying means. Integrated circuit means for forming the field-effect switching transistor, the first field-effect power transistor, and the second field-effect power transistor together with required semiconductor elements in a single-chip integrated circuit. Having.

【0007】これにより、第1の電界効果型パワートラ
ンジスタや第2の電界効果型パワートランジスタの電力
損失を大幅に低減した。また、電圧供給手段の電界効果
型スイッチングトランジスタの電力損失も小さい。その
結果、モータの電力効率は著しく向上した。また、これ
らのパワー素子を単一チップに集積回路化しても、その
発熱が著しく小さく、集積回路の過度の温度上昇は生じ
ない。また、上記構成にすることにより、集積回路化に
伴って形成される寄生トランジスタ素子の動作を防止し
た。すなわち、電界効果型スイッチングトランジスタが
高周波のオン・オフのスイッチング動作を行っても、寄
生トランジスタによる誤動作が生じないようにした。従
って、電界効果型スイッチングトランジスタや電界効果
型パワートランジスタ等のパワー素子を、所要の半導体
素子と一緒に単一チップの集積回路内に高密度に形成で
き、安価なモータを実現できる。また、たとえば、Q個
の第1のパワー増幅手段やQ個の第2のパワー増幅手段
の通電制御端子側に滑らかに変化する第1のQ相の電流
信号や第2のQ相の電流信号を供給することにより、滑
らかに変化する両方向の駆動電流をコイルに供給でき、
駆動電流の脈動を大幅に低減した。また、第1の電界効
果型パワートランジスタや第2の電界効果型パワートラ
ンジスタが滑らかな電流路の切換動作を行うことによ
り、電流路の切換に伴う集積回路の寄生トランジスタの
誤動作も防止できる。その結果、発生駆動力の脈動が低
減し、高性能なモータを実現できる。
As a result, the power loss of the first field-effect power transistor and the second field-effect power transistor is greatly reduced. Further, the power loss of the field effect switching transistor of the voltage supply means is small. As a result, the power efficiency of the motor has been significantly improved. Further, even if these power elements are integrated into a single chip, the heat generation is extremely small, and the temperature of the integrated circuit does not rise excessively. Further, with the above configuration, the operation of the parasitic transistor element formed with the integration of the integrated circuit is prevented. That is, even if the field-effect switching transistor performs a high-frequency on / off switching operation, a malfunction due to the parasitic transistor does not occur. Therefore, power elements such as a field-effect switching transistor and a field-effect power transistor can be formed at a high density in a single-chip integrated circuit together with required semiconductor elements, and an inexpensive motor can be realized. Also, for example, a first Q-phase current signal or a second Q-phase current signal that smoothly changes to the energization control terminal side of the Q first power amplifying means or the Q second power amplifying means. By supplying the coil, a smoothly changing drive current in both directions can be supplied to the coil,
Drive current pulsation has been greatly reduced. Further, since the first field-effect power transistor and the second field-effect power transistor perform a smooth current path switching operation, malfunction of a parasitic transistor of the integrated circuit due to the current path switching can be prevented. As a result, the pulsation of the generated driving force is reduced, and a high-performance motor can be realized.

【0008】また、本発明の他の観点のモータは、移動
体と、複数相のコイルと、直流電圧を供給する電圧供給
手段と、前記電圧供給手段の負極出力端子側から前記複
数相のコイルの一つへの電流路を形成する第1の電界効
果型パワートランジスタをそれぞれ含むQ個(Qは2以
上の整数)の第1のパワー増幅手段と、前記電圧供給手
段の正極出力端子側から前記複数相のコイルの一つへの
電流路を形成する第2の電界効果型パワートランジスタ
をそれぞれ含むQ個の第2のパワー増幅手段と、複数相
の切換信号を得る切換作成手段と、前記切換作成手段の
出力信号に応動して前記Q個の第1のパワー増幅手から
の段の通電を分配制御し、Q個の前記第1の電界効果型
パワートランジスタのうちで少なくとも1個を抵抗性の
電圧降下動作させる第1の分配制御手段と、前記切換作
成手段の出力信号に応動して前記Q個の第2のパワー増
幅手段からの通電を分配制御し、Q個の前記第2の電界
効果型パワートランジスタのうちで少なくとも1個を抵
抗性の電圧降下動作させる第2の分配制御手段、前記電
圧供給手段の正極出力端子側と前記複数相のコイルの共
通接続端子側との間の電流路をオフまたはオンさせる分
路トランジスタを有する分路スイッチ手段と、前記Q個
の第2のパワー増幅手段から前記複数相のコイルへの電
流供給を実施または停止させる通電トランジスタを有す
る通電停止手段と、前記第2の電界効果型パワートラン
ジスタの少なくとも1つの電界効果型パワートランジス
タの電流流出端子側から電流流入端子側に向けて一方向
に通電可能なダイオード手段と、を具備する。
According to another aspect of the present invention, there is provided a motor including a moving body, a multi-phase coil, voltage supply means for supplying a DC voltage, and the multi-phase coil from a negative output terminal side of the voltage supply means. Q (Q is an integer of 2 or more) first power amplifying means each including a first field-effect power transistor forming a current path to one of the power supply means, and a positive output terminal side of the voltage supply means. Q second power amplifying means each including a second field-effect power transistor forming a current path to one of the coils of the plurality of phases, a switching creating means for obtaining a switching signal of a plurality of phases, In response to the output signal of the switching generating means, the energization of the stages from the Q first power amplifiers is distributed and controlled, and at least one of the Q first field effect power transistors is connected to a resistor. Voltage drop operation In response to the output signal of the first distribution control means and the output signal of the switching generation means, distribution control of energization from the Q number of second power amplifying means is performed to control the Q number of the second field effect type power transistors. Second distribution control means for causing at least one of them to perform a resistive voltage drop operation, and turning off or on a current path between a positive output terminal side of the voltage supply means and a common connection terminal side of the multi-phase coils. A shunt switch means having a shunt transistor to be turned on, a current-carrying means having a current-carrying transistor for performing or stopping current supply from the Q second power amplifying means to the coils of the plurality of phases; Diode means capable of conducting current in one direction from a current outflow terminal side to a current inflow terminal side of at least one field effect type power transistor of the field effect type power transistor; To Bei.

【0009】これにより、コイルに両方向の電流を供給
して大きな発生力を得る第1の通電モードと、コイルに
片方向の電流を供給して高速回転を行わせる第2の通電
モードを、適時切り換えて動作できるモータを実現し
た。特に、第2の電界効果型パワートランジスタの電流
流出端子側から電流流入端子側に向けて接続されている
ダイオード手段は、第2の通電モードにおいてコイルに
生じる逆起電力によって逆流電流を流そうとするが、通
電停止手段の通電トランジスタによって逆流を防止し、
正常な動作を行わせている。また、たとえば、第1の電
界効果型パワートランジスタや第2の電界効果型パワー
トランジスタや分路トランジスタや通電トランジスタを
集積回路化した場合に、集積回路内に形成される多くの
寄生素子(ダイオード手段を含む)による誤動作を防止
し、上記の第1の通電モードと第2の通電モードを安定
に動作させる構成にしている。また、たとえば、Q個の
第1のパワー増幅手段やQ個の第2のパワー増幅手段の
通電制御端子側に滑らかに変化する第1のQ相の電流信
号や第2のQ相の電流信号を供給することにより、滑ら
かに変化する両方向もしくは片方向の駆動電流をコイル
に供給できるので、駆動電流の脈動を大幅に低減でき
る。その結果、発生駆動力の脈動が少ない、高性能なモ
ータを実現できる。
Thus, the first energizing mode in which a bidirectional current is supplied to the coil to obtain a large generated force, and the second energizing mode in which a unidirectional current is supplied to the coil to perform high-speed rotation are provided in a timely manner. A motor that can be switched to operate has been realized. In particular, the diode means connected from the current outflow terminal side to the current inflow terminal side of the second field-effect power transistor tries to flow a backflow current by the back electromotive force generated in the coil in the second conduction mode. However, backflow is prevented by the energization transistor of the energization stop means,
Normal operation is being performed. In addition, for example, when the first field-effect power transistor, the second field-effect power transistor, the shunt transistor, and the conduction transistor are integrated, many parasitic elements (diode means) formed in the integrated circuit are formed. ), And the first and second energization modes are stably operated. Further, for example, a first Q-phase current signal or a second Q-phase current signal that smoothly changes to the energization control terminal side of the Q first power amplifying means or the Q second power amplifying means. By supplying the driving current, a smoothly changing bidirectional or unidirectional driving current can be supplied to the coil, so that the pulsation of the driving current can be significantly reduced. As a result, a high-performance motor with little pulsation of the generated driving force can be realized.

【0010】また、本発明の他の観点のモータは、移動
体と、複数相のコイルと、直流電圧を供給する電圧供給
手段と、前記電圧供給手段の負極出力端子側から前記複
数相のコイルの一つへの電流路を形成する第1のNMO
S型パワートランジスタをそれぞれ含むQ個(Qは2以
上の整数)の第1のパワー増幅手段と、前記電圧供給手
段の正極出力端子側からと前記複数相のコイルの一つへ
の電流路を形成する第2のPMOS型パワートランジス
タをそれぞれ含むQ個の第2のパワー増幅手段と、複数
相の切換信号を得る切換作成手段と、前記切換作成手段
の出力信号に応動して前記Q個の第1のパワー増幅手段
からの通電を分配制御し、Q個の前記第1のパワートラ
ンジスタのうちで少なくとも1個を抵抗性の電圧降下動
作させる第1の分配制御手段と、前記切換作成手段の出
力信号に応動して前記Q個の第2のパワー増幅手段から
の通電を分配制御し、Q個の前記第2のパワートランジ
スタのうちで少なくとも1個を抵抗性の電圧降下動作さ
せる第2の分配制御手段と、前記電圧供給手段の直流電
源がオンとなった時に、前記直流電源の正極端子側から
前記Q個の第2のパワー増幅手段の電流流入端側への電
力路を接続し、且つ前記電圧供給手段の直流電源がオフ
になった時に、前記直流電源の正極端子側と前記Q個の
第2のパワー増幅手段の電流流入端子側との間の電力路
を遮断するPMOS型電力路スイッチトランジスタを有
する電力路スイッチ手段と、前記直流電源がオフになっ
た時に、前記コイルの逆起電力を整流した整流直流電圧
を取り出す電圧取出手段と、を具備する。
According to another aspect of the present invention, there is provided a motor including a moving body, a multi-phase coil, a voltage supply means for supplying a DC voltage, and a multi-phase coil from a negative output terminal side of the voltage supply means. NMO forming a current path to one of the
Q (Q is an integer of 2 or more) first power amplifying units each including an S-type power transistor, and a current path from a positive output terminal side of the voltage supply unit to one of the coils of the plurality of phases. Q second power amplifying means each including a second PMOS type power transistor to be formed, switching generating means for obtaining a switching signal of a plurality of phases, and the Q number of power generating means in response to an output signal of the switching generating means. First distribution control means for controlling the distribution of the power supply from the first power amplifying means and causing at least one of the Q first power transistors to perform a resistive voltage drop operation; In response to the output signal, distribution control of energization from the Q second power amplifying means is performed, and at least one of the Q second power transistors is operated in a resistive voltage drop operation. Distribution system Means for connecting a power path from a positive terminal of the DC power supply to a current inflow end of the Q second power amplifying means when the DC power supply of the voltage supply means is turned on; A PMOS power path switch for interrupting a power path between a positive terminal of the DC power supply and a current inflow terminal of the Q power amplification means when the DC power supply of the voltage supply means is turned off. Power path switching means having a transistor; and voltage extracting means for extracting a rectified DC voltage obtained by rectifying the back electromotive force of the coil when the DC power supply is turned off.

【0011】これにより、直流電源がオフになった時に
整流直流電圧を取り出せるモータを実現した。さらに、
このモータを動作させるために、直流電源の出力直流電
圧以上の高電位点を必要としない構成にした。その結
果、直流電源がオフとなった緊急状態において、整流直
流電圧を用いて所要の緊急退避処理を実行することを可
能にし、かつ、このような緊急状態を含めて、高電位点
を得るための回路構成による電力損失をなくした。ま
た、高電位点を得るための回路構成による部品点数の増
加(特にコンデンサ)をなくした。そのため、集積回路
化によって低コストなモータを実現可能にした。これら
およびその他の構成や動作については、実施の形態の説
明において詳細に説明する。
As a result, a motor capable of extracting a rectified DC voltage when the DC power supply is turned off has been realized. further,
In order to operate this motor, a configuration was required in which a high potential point higher than the output DC voltage of the DC power supply was not required. As a result, in an emergency state where the DC power supply is turned off, it is possible to execute a required emergency evacuation process using the rectified DC voltage, and to obtain a high potential point including such an emergency state. The power loss due to the circuit configuration was eliminated. In addition, an increase in the number of components (particularly, a capacitor) due to a circuit configuration for obtaining a high potential point is eliminated. Therefore, a low-cost motor can be realized by integration into an integrated circuit. These and other configurations and operations will be described in detail in the description of the embodiments.

【0012】[0012]

【発明の実施の形態】以下において、本発明の好ましい
数個の実施の形態を添付の図1〜図31を参照して詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Several preferred embodiments of the present invention will be described below in detail with reference to the accompanying FIGS.

【0013】《実施例1》図1から図8に本発明の実施
例1のモータを示す。図1に全体構成を示す。移動体1
は、たとえば、永久磁石の発生磁束により複数極の界磁
磁束を発生する界磁部を取り付けられたロータである。
ここでは、移動体1の界磁部を2極着磁された永久磁石
で示してあるが、変形例では多極であっても良く、多数
の磁極片によって構成しても良い。3相コイル2,3,
4は、電気的に120度相当ずらされて、固定体である
ステータに配設されている。3相コイル2,3,4は3
相の駆動電流I1,I2,I3により3相磁束を発生
し、移動体1の界磁部との相互作用によって駆動力を発
生し、移動体1に駆動力を与える。ディスク1bは、移
動体1に取り付けられ、移動体1と一緒に回転移動す
る。
Embodiment 1 FIGS. 1 to 8 show a motor according to Embodiment 1 of the present invention. FIG. 1 shows the overall configuration. Moving object 1
Is, for example, a rotor provided with a field portion that generates a plurality of poles of field magnetic flux by a magnetic flux generated by a permanent magnet.
Here, the field portion of the moving body 1 is shown as a two-pole magnetized permanent magnet. However, in a modified example, the moving body 1 may have multiple poles, or may be configured with many magnetic pole pieces. Three-phase coils 2, 3,
Numeral 4 is electrically displaced by 120 degrees and is disposed on a stator as a fixed body. Three-phase coils 2, 3, and 4 are 3
A three-phase magnetic flux is generated by the phase driving currents I1, I2, and I3, and a driving force is generated by interaction with the field portion of the moving body 1, thereby giving the driving force to the moving body 1. The disk 1b is attached to the moving body 1 and rotates together with the moving body 1.

【0014】電圧変換器52は、200kHz程度の高
周波スイッチング動作を行うNMOS型スイッチングト
ランジスタ61を有している。ここに、NMOS型スイ
ッチングトランジスタとはNチャンネルMOS構造の電
界効果型スイッチングトランジスタのことである。NM
OS型スイッチングトランジスタ61は、その電流流出
端子側を直流電源50の負極端子側(−)に接続され、
その電流流入端子側と変換用インダクタ素子63の一端
が接続され、直流電源50の正極端子側(+)から変換
用インダクタ素子63への磁気エネルギーを補充する電
力供給路を高周波スイッチング(オン・オフ動作)して
いる。
The voltage converter 52 has an NMOS-type switching transistor 61 for performing a high-frequency switching operation of about 200 kHz. Here, the NMOS-type switching transistor is an N-channel MOS structure field-effect switching transistor. NM
The OS type switching transistor 61 has its current outflow terminal side connected to the negative terminal side (-) of the DC power supply 50,
The current inflow terminal side and one end of the conversion inductor element 63 are connected, and a power supply path for replenishing magnetic energy from the positive terminal side (+) of the DC power supply 50 to the conversion inductor element 63 is subjected to high-frequency switching (on / off). Working).

【0015】変換用インダクタ素子63の一端に接続さ
れたフライホイール用ダイオード62は、NMOS型ス
イッチングトランジスタ61のオン・オフの高周波スイ
ッチング動作に相補的にオフ・オン動作し、変換用イン
ダクタ素子63から変換用コンデンサ素子64を含む回
路側への電流路形成回路を構成している。これにより、
フライホイール用ダイオード62は、NMOS型スイッ
チングトランジスタ61がオフの時に、変換用インダク
タ素子63を通り変換用コンデンサ素子64を含む回路
側に電流を供給する電流路を形成する。すなわち、NM
OS型スイッチングトランジスタ61がオンの時には、
直流電源50の正極端子側から変換用インダクタ素子6
3を通る電力供給路が形成され、変換用インダクタ素子
63の磁気エネルギーを補充する(変換用インダクタ素
子63の磁気エネルギーを増加させる)。
The flywheel diode 62 connected to one end of the conversion inductor element 63 performs an on / off operation complementary to the on / off high-frequency switching operation of the NMOS type switching transistor 61. A current path forming circuit to the circuit side including the conversion capacitor element 64 is configured. This allows
The flywheel diode 62 forms a current path for supplying current to the circuit including the conversion capacitor element 64 through the conversion inductor element 63 when the NMOS switching transistor 61 is off. That is, NM
When the OS type switching transistor 61 is on,
From the positive terminal side of the DC power supply 50, the conversion inductor element 6
3 is formed to replenish the magnetic energy of the conversion inductor element 63 (increase the magnetic energy of the conversion inductor element 63).

【0016】NMOS型スイッチングトランジスタ61
がオフに変わると、変換用インダクタ素子63の端子電
圧が急激に大きくなってフライホイール用ダイオード6
2を導通状態に変え、変換用インダクタ素子63から変
換用コンデンサ素子64を含む回路側への電流路形成回
路が動作する(変換用インダクタ素子63の磁気エネル
ギーを減少させる)。これにより、変換用コンデンサ素
子64の一端と直流電源50の一端の間に変換直流電圧
(Vcc−Vg)を出力する。変換用コンデンサ素子6
4は、電圧変換器52の正極出力端子側(P)と負極出
力端子側(M)の間に接続され、変換用インダクタ素子
63を介して供給される電流・電圧を平滑するフィルタ
回路を構成している。これにより、NMOS型スイッチ
ングトランジスタ61を高周波PWM動作(パルス幅変
調動作)することにより、電圧変換器52の負極出力端
子側の電位Vgを可変制御している。その結果、直流電
源50から供給される出力直流電圧Vccを電力供給源
として、電圧変換器52の正極出力端子側と負極出力端
子側の間に変換直流電圧(Vcc−Vg)を作り出して
いる。ここで、直流電源50の負極端子をアース電位
(0V)としている。また、直流電源50と電圧変換器
52によって、所要の直流電圧を供給する電圧供給ブロ
ックを形成している。
NMOS type switching transistor 61
Is turned off, the terminal voltage of the conversion inductor element 63 rapidly increases, and the flywheel diode 6
2 is changed to the conductive state, and the current path forming circuit from the conversion inductor element 63 to the circuit including the conversion capacitor element 64 operates (reduces the magnetic energy of the conversion inductor element 63). As a result, a converted DC voltage (Vcc-Vg) is output between one end of the conversion capacitor element 64 and one end of the DC power supply 50. Conversion capacitor element 6
Reference numeral 4 denotes a filter circuit that is connected between the positive output terminal side (P) and the negative output terminal side (M) of the voltage converter 52 and smoothes the current and voltage supplied through the conversion inductor element 63. doing. Thus, the potential Vg on the negative output terminal side of the voltage converter 52 is variably controlled by performing the high-frequency PWM operation (pulse width modulation operation) on the NMOS switching transistor 61. As a result, the output DC voltage Vcc supplied from the DC power supply 50 is used as a power supply source to generate a converted DC voltage (Vcc-Vg) between the positive output terminal side and the negative output terminal side of the voltage converter 52. Here, the negative terminal of the DC power supply 50 is set to the ground potential (0 V). The DC power supply 50 and the voltage converter 52 form a voltage supply block for supplying a required DC voltage.

【0017】なお、NMOS型スイッチングトランジス
タ61は、たとえば二重拡散MOS構造のNチャンネル
電界効果型トランジスタによって構成され、その電流流
出端子側から電流流入端子側に向けて寄生素子として形
成されたスイッチングダイオード61dを逆接続して有
し、等価回路的に接続されている(このような寄生スイ
ッチングダイオード61dを形成しないように、集積回
路化しても良い)。
The NMOS switching transistor 61 is formed of, for example, an N-channel field effect transistor having a double diffusion MOS structure, and has a switching diode formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. 61d are connected in reverse and connected in an equivalent circuit (the integrated circuit may be formed so as not to form such a parasitic switching diode 61d).

【0018】電圧変換器52の負極出力端子側には、3
個の第1のパワー増幅器11,12,13の電流流出端
子側が共通接続されている。第1のパワー増幅器11は
第1のNMOS型パワートランジスタ81を有し、通電
制御端子側に入力された第1の電流増幅器41の出力電
流F1を所定の増幅して出力する。ここに、NMOS型
パワートランジスタとはNチャンネルMOS構造の電界
効果型パワートランジスタのことである。
On the negative output terminal side of the voltage converter 52, 3
The current outflow terminal sides of the first power amplifiers 11, 12, 13 are commonly connected. The first power amplifier 11 has a first NMOS power transistor 81, and amplifies the output current F1 of the first current amplifier 41 input to the conduction control terminal side in a predetermined manner and outputs the result. Here, the NMOS power transistor is an N-channel MOS structure field-effect power transistor.

【0019】第1のNMOS型パワートランジスタ81
とNMOS型トランジスタ91は、第1のNMOS型パ
ワー部カレントミラー回路を構成している。ここに、N
MOS型パワー部カレントミラー回路とはNチャンネル
MOS構造の電界効果型パワートランジスタを用いた電
界効果型パワー部カレントミラー回路のことである。
First NMOS type power transistor 81
And the NMOS transistor 91 constitute a first NMOS power section current mirror circuit. Where N
The MOS-type power section current mirror circuit is a field-effect power section current mirror circuit using an N-channel MOS structure field-effect power transistor.

【0020】NMOS型パワートランジスタ81のセル
サイズをNMOS型トランジスタ91のセルサイズの1
00倍にし、能動領域で動作している時に100倍の電
流増幅率を得ている。なお、第1のNMOS型パワート
ランジスタ81は二重拡散NチャンネルMOS構造の電
界効果型トランジスタによって構成され、その電流流出
端子側から電流流入端子側に向けて寄生素子として形成
された第1のパワーダイオード81dを逆接続して有
し、等価回路的に接続されている。
The cell size of the NMOS power transistor 81 is set to one of the cell size of the NMOS transistor 91.
00, and a current amplification factor of 100 is obtained when operating in the active region. The first NMOS power transistor 81 is formed of a field effect transistor having a double-diffused N-channel MOS structure, and has a first power source formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. It has a diode 81d connected in reverse, and is connected in an equivalent circuit.

【0021】同様に、第1のパワー増幅器12は第1の
NMOS型パワートランジスタ82を有し、通電制御端
子側に入力された第1の電流増幅器42の出力電流F2
を所定の増幅して出力する。第1のNMOS型パワート
ランジスタ82とNMOS型トランジスタ92は第1の
NMOS型パワー部カレントミラー回路を構成し、NM
OS型パワートランジスタ82のセルサイズをNMOS
型トランジスタ92のセルサイズの100倍にしてい
る。
Similarly, the first power amplifier 12 has a first NMOS power transistor 82, and the output current F2 of the first current amplifier 42 input to the conduction control terminal side.
Is amplified and output. The first NMOS-type power transistor 82 and the NMOS-type transistor 92 constitute a first NMOS-type power section current mirror circuit.
The cell size of the OS type power transistor 82 is set to NMOS
The cell size of the type transistor 92 is set to 100 times.

【0022】なお、第1のNMOS型パワートランジス
タ82は二重拡散NチャンネルMOS構造の電界効果型
トランジスタによって構成され、その電流流出端子側か
ら電流流入端子側に向けて寄生素子として形成された第
1のパワーダイオード82dを逆接続して有し、等価回
路的に接続されている。
The first NMOS power transistor 82 is constituted by a field effect transistor having a double-diffused N-channel MOS structure, and is formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. One power diode 82d is connected in reverse, and is connected in an equivalent circuit.

【0023】同様に、第1のパワー増幅器13は第1の
NMOS型パワートランジスタ83を有し、通電制御端
子側に入力された第1の電流増幅器43の出力電流F3
を所定の増幅して出力する。第1のNMOS型パワート
ランジスタ83とNMOS型トランジスタ93は第1の
NMOS型パワー部カレントミラー回路を構成し、NM
OS型パワートランジスタ83のセルサイズをNMOS
型トランジスタ93のセルサイズの100倍にしてい
る。なお、第1のNMOS型パワートランジスタ83は
二重拡散NチャンネルMOS構造の電界効果型トランジ
スタによって構成され、その電流流出端子側から電流流
入端子側に向けて寄生素子として形成された第1のパワ
ーダイオード83dを逆接続して有し、等価回路的に接
続されている。
Similarly, the first power amplifier 13 has a first NMOS power transistor 83, and the output current F3 of the first current amplifier 43 input to the conduction control terminal side.
Is amplified and output. The first NMOS type power transistor 83 and the NMOS type transistor 93 constitute a first NMOS type power section current mirror circuit.
The cell size of the OS type power transistor 83 is set to NMOS
The cell size of the type transistor 93 is set to 100 times. The first NMOS power transistor 83 is formed of a field effect transistor having a double-diffused N-channel MOS structure, and has a first power source formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. It has a diode 83d connected in reverse, and is connected in an equivalent circuit.

【0024】第1のNMOS型パワートランジスタ8
1,82,83の各電流流出端子側は電圧変換器52の
負極出力端子側に共通接続され、各電流流入端子側をコ
イル2,3,4の各電力供給端子に接続されている。こ
れにより、第1のパワー増幅器11,12,13はそれ
ぞれ各通電制御端子側への入力電流を増幅した電流をコ
イル2,3,4の各電力供給端子に出力し、それぞれコ
イル2,3,4への駆動電流I1,I2,I3の負極側
電流を供給する。
First NMOS power transistor 8
The current outflow terminals 1, 82, and 83 are commonly connected to the negative output terminal of the voltage converter 52, and the current inflow terminals are connected to the power supply terminals of the coils 2, 3, and 4, respectively. As a result, the first power amplifiers 11, 12, and 13 output currents obtained by amplifying the input currents to the respective energization control terminals to the respective power supply terminals of the coils 2, 3, and 4, respectively. 4 is supplied to the negative side of the drive currents I1, I2 and I3.

【0025】電圧変換器52の正極出力端子側には、電
流検出用の抵抗31を介して、3個の第2のパワー増幅
器15,16,17の電流流入端子側が共通接続されて
いる。第2のパワー増幅器15は第2のNMOS型パワ
ートランジスタ85を有し、通電制御端子側に入力され
た第2の電流増幅器45の出力電流H1を所定の増幅し
て出力する。第2のNMOS型パワートランジスタ85
とNMOS型トランジスタ95は第2のNMOS型パワ
ー部カレントミラー回路を構成している。NMOS型パ
ワートランジスタ85のセルサイズをNMOS型トラン
ジスタ95のセルサイズの100倍にし、能動領域にて
動作しているときは101倍の電流増幅率を得ている。
なお、第2のNMOS型パワートランジスタ85は二重
拡散NチャンネルMOS構造の電界効果型トランジスタ
によって構成され、その電流流出端子側から電流流入端
子側に向けて寄生素子として形成された第2のパワーダ
イオード85dを逆接続して有し、等価回路的に接続さ
れている。
The current output terminals of the three second power amplifiers 15, 16, and 17 are commonly connected to the positive output terminal of the voltage converter 52 via the current detecting resistor 31. The second power amplifier 15 has a second NMOS power transistor 85, and amplifies the output current H1 of the second current amplifier 45, which is input to the conduction control terminal side, by a predetermined amount, and outputs the result. Second NMOS power transistor 85
And the NMOS transistor 95 constitute a second NMOS power section current mirror circuit. The cell size of the NMOS power transistor 85 is set to 100 times the cell size of the NMOS transistor 95, and a current amplification factor of 101 times is obtained when operating in the active region.
The second NMOS power transistor 85 is constituted by a field effect transistor having a double-diffused N-channel MOS structure, and has a second power transistor formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. It has a diode 85d connected in reverse, and is connected in an equivalent circuit.

【0026】同様に、第2のパワー増幅器16は第2の
NMOS型パワートランジスタ86を有し、通電制御端
子側に入力された第2の電流増幅器46の出力電流H2
を所定の増幅して出力する。第2のNMOS型パワート
ランジスタ86とNMOS型トランジスタ96は第2の
NMOS型パワー部カレントミラー回路を構成し、NM
OS型パワートランジスタ86のセルサイズをNMOS
型トランジスタ96のセルサイズの100倍にしてい
る。なお、第2のNMOS型パワートランジスタ86は
二重拡散NチャンネルMOS構造の電界効果型トランジ
スタによって構成され、その電流流出端子側から電流流
入端子側に向けて寄生素子として形成された第2のパワ
ーダイオード86dを逆接続して有し、等価回路的に接
続されている。
Similarly, the second power amplifier 16 has a second NMOS power transistor 86, and the output current H2 of the second current amplifier 46 input to the conduction control terminal side.
Is amplified and output. The second NMOS type power transistor 86 and the NMOS type transistor 96 constitute a second NMOS type power section current mirror circuit.
The cell size of the OS type power transistor 86 is set to NMOS
The cell size of the type transistor 96 is set to 100 times. The second NMOS power transistor 86 is constituted by a field effect transistor having a double-diffused N-channel MOS structure, and a second power transistor formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. It has a diode 86d connected in reverse, and is connected in an equivalent circuit.

【0027】同様に、第2のパワー増幅器17は第2の
NMOS型パワートランジスタ87を有し、通電制御端
子側に入力された第2の電流増幅器47の出力電流H3
を所定の増幅して出力する。第2のNMOS型パワート
ランジスタ87とNMOS型トランジスタ97は第2の
NMOS型パワー部カレントミラー回路を構成し、NM
OS型パワートランジスタ87のセルサイズをNMOS
型トランジスタ97のセルサイズの100倍にしてい
る。なお、第2のNMOS型パワートランジスタ87は
二重拡散NチャンネルMOS構造の電界効果型トランジ
スタによって構成され、その電流流出端子側から電流流
入端子側に向けて寄生素子として形成された第2のパワ
ーダイオード87dを逆接続して有し、等価回路的に接
続されている。
Similarly, the second power amplifier 17 has a second NMOS type power transistor 87, and the output current H3 of the second current amplifier 47 inputted to the conduction control terminal side.
Is amplified and output. The second NMOS type power transistor 87 and the NMOS type transistor 97 constitute a second NMOS type power section current mirror circuit.
The cell size of the OS type power transistor 87 is set to NMOS
The cell size of the type transistor 97 is set to 100 times. The second NMOS power transistor 87 is formed of a field effect transistor having a double diffusion N-channel MOS structure, and has a second power source formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. It has a diode 87d connected in reverse, and is connected in an equivalent circuit.

【0028】第2のNMOS型パワートランジスタ8
5,86,87の各電流流入端子側は抵抗31を介して
電圧変換器52の正極出力端子側に共通接続され、各電
流流出端子側をコイル2,3,4の各電力供給端子に接
続されている。これにより、第2のパワー増幅器15,
16,17はそれぞれ各通電制御端子側への入力電流を
増幅した電流をコイル2,3,4の各電力供給端子に出
力し、それぞれコイル2,3,4への駆動電流I1,I
2,I3の正極側電流を供給している。
Second NMOS power transistor 8
5, 86, 87 are commonly connected to the positive output terminal of the voltage converter 52 via the resistor 31, and the current outflow terminals are connected to the respective power supply terminals of the coils 2, 3, and 4. Have been. Thereby, the second power amplifier 15,
Reference numerals 16 and 17 respectively output amplified currents of the input currents to the respective energization control terminals to the respective power supply terminals of the coils 2, 3 and 4, and drive currents I1 and I1 to the coils 2, 3 and 4, respectively.
2 and I3 are supplied.

【0029】電流供給器30は、電流検出用の抵抗31
とレベル変換回路32からなる電流検出部および供給出
力部33によって構成されている。駆動電流I1,I
2,I3の正極側電流の合成値に相当するコイルへの合
成供給電流Ivは、電流検出用の抵抗31の電圧降下と
して検出される。レベル変換回路32は合成供給電流I
vに応動した電流検出信号Bjを出力する。供給出力部
33は、電流検出信号Bjに応動した第1の供給電流信
号C1と第2の供給電流信号C2を出力する。
The current supply 30 has a resistor 31 for detecting a current.
And a current detecting section and a supply output section 33 each including a level converting circuit 32. Drive currents I1, I
The combined supply current Iv to the coil corresponding to the combined value of the positive side currents I2 and I3 is detected as a voltage drop of the current detection resistor 31. The level conversion circuit 32 outputs the combined supply current I
A current detection signal Bj corresponding to v is output. The supply output section 33 outputs a first supply current signal C1 and a second supply current signal C2 in response to the current detection signal Bj.

【0030】図3に電流供給器30の具体的な構成を示
す。レベル変換回路32は、電圧電流変換回路151を
含んで構成されている。電圧電流変換回路151は合成
供給電流Ivによる電流検出用の抵抗31の電圧降下に
比例した電流検出信号Bjを出力する。電圧電流変換回
路151の電流検出信号Bjは、供給出力部33のトラ
ンジスタ171と抵抗174に流れ、直流電源50の負
極端子側(−)を基準とする電圧信号Cgを得ている。
FIG. 3 shows a specific configuration of the current supply device 30. The level conversion circuit 32 includes a voltage / current conversion circuit 151. The voltage / current conversion circuit 151 outputs a current detection signal Bj proportional to the voltage drop of the current detection resistor 31 due to the combined supply current Iv. The current detection signal Bj of the voltage-current conversion circuit 151 flows through the transistor 171 and the resistor 174 of the supply output unit 33, and obtains a voltage signal Cg based on the negative terminal side (-) of the DC power supply 50.

【0031】供給出力部33のトランジスタ171,1
72,173と抵抗174,175,176によるカレ
ントミラー回路は、電流検出信号Bjに比例した2つの
電流信号をトランジスタ172,173のコレクタ側に
作りだす。トランジスタ172のコレクタ電流は、トラ
ンジスタ181,182のカレントミラー回路を介して
出力される。トランジスタ182のコレクタ電流Bp1
と定電流源185の第1の所定電流Qq1を加算し、第
1の供給電流信号C1として出力される。
The transistors 171 and 1 of the supply output section 33
The current mirror circuit including the resistors 72, 173 and the resistors 174, 175, 176 generates two current signals proportional to the current detection signal Bj on the collector side of the transistors 172, 173. The collector current of transistor 172 is output via a current mirror circuit of transistors 181 and 182. Collector current Bp1 of transistor 182
And the first predetermined current Qq1 of the constant current source 185 are added, and output as a first supply current signal C1.

【0032】トランジスタ173のコレクタ電流Bp2
と定電流源186の第2の所定電流Qq2を加算し、第
2の供給電流信号C2として出力される。ここで、トラ
ンジスタ171,172,173,181,182を所
定の設計値にすることにより、第1の供給電流信号C1
と第2の供給電流信号C2をコイルへの合成供給電流I
vに応動(比例もしくは略比例)した電流信号にしてい
る。また、第1の供給電流信号C1と第2の供給電流信
号C2は、定電流源185,186の電流値Qq1,Q
q2の所定のバイアス電流を含んでいる。なお、定電流
源185,186の電流値Qq1,Qq2は零も含んで
いる。
The collector current Bp2 of the transistor 173
And the second predetermined current Qq2 of the constant current source 186, and the result is output as a second supply current signal C2. Here, by setting the transistors 171, 172, 173, 181, and 182 to predetermined design values, the first supply current signal C1
And the second supply current signal C2 to the composite supply current I to the coil.
The current signal is a response (proportional or substantially proportional) to v. Further, the first supply current signal C1 and the second supply current signal C2 correspond to the current values Qq1, Q2 of the constant current sources 185, 186.
q2 includes a predetermined bias current. Note that the current values Qq1 and Qq2 of the constant current sources 185 and 186 include zero.

【0033】図1の切換作成器34は、3相コイルに3
相電流を流すために、滑らかに変化する3相の切換電流
信号D1,D2,D3を出力する。図2に切換作成器3
4の具体的な構成を示す。この例では、切換作成器34
は位置検出部100と切換信号部101によって構成さ
れている。
The switching generator 34 shown in FIG.
In order to allow a phase current to flow, three-phase switching current signals D1, D2, and D3 that smoothly change are output. FIG. 2 shows the switching generator 3
4 shows a specific configuration. In this example, the switching generator 34
Is composed of a position detection unit 100 and a switching signal unit 101.

【0034】位置検出部100は、移動体1の界磁部の
発生磁束を検知する磁電変換素子(例えばホール素子)
からなる位置検出素子111,112を含んで構成され
ている。位置検出素子111,112は、電気的に12
0゜の位相差を有し、移動体1の移動に伴って滑らかな
正弦波状に変化する2相の位置検出信号Ja1とJb
1、および、Ja2とJb2を出力する。ここで、Ja
1とJa2は逆相の関係にあり(電気的に180゜の位
相差)、Jb1とJb2は逆相の関係にある。なお、逆
相の信号は新たな相数に数えない。
The position detecting section 100 is a magneto-electric conversion element (for example, a Hall element) for detecting a magnetic flux generated in a field portion of the moving body 1.
And the position detecting elements 111 and 112 composed of The position detecting elements 111 and 112 are electrically
Two-phase position detection signals Ja1 and Jb having a phase difference of 0 ° and changing in a smooth sine wave shape with the movement of the moving body 1.
1, Ja2 and Jb2 are output. Where Ja
1 and Ja2 have an opposite phase relationship (electrically 180 ° phase difference), and Jb1 and Jb2 have an opposite phase relationship. It should be noted that the signal of the opposite phase is not counted in the new phase number.

【0035】位置検出信号Ja2とJb2は抵抗11
3,114により合成されて3相目の位置検出信号Jc
1を作りだし、位置検出信号Ja1とJb1は抵抗11
5,116により合成されて3相目の位置検出信号Jc
2を作りだす。これにより、位置検出部100は電気的
に120゜の位相差を有する3相の位置検出信号Ja
1,Jb1,Jc1(Ja2,Jb2,Jc2)を得て
いる。
The position detection signals Ja2 and Jb2 are connected to the resistor 11
3, 114 and the third phase position detection signal Jc
1 and the position detection signals Ja1 and Jb1
5, 116 and the third phase position detection signal Jc
Create 2. Accordingly, the position detection unit 100 electrically detects the three-phase position detection signal Ja having a phase difference of 120 °.
1, Jb1, Jc1 (Ja2, Jb2, Jc2).

【0036】切換信号部101は、3相の位置検出信号
に応動して滑らかに変化する正弦波状の切換電流信号D
1,D2,D3を作りだす。トランジスタ122と12
3は、1相目の位置検出信号Ja1とJa2の差電圧に
応動して定電流源121の電流をコレクタ側に分流す
る。トランジスタ123のコレクタ電流は、トランジス
タ124,125のカレントミラー回路によって2倍に
増幅され、トランジスタ125のコレクタより出力され
る。トランジスタ125のコレクタ電流は、定電流源1
26の電流値と比較され、両者の差電流が1相目の切換
電流信号D1として出力される。従って、切換電流信号
D1は、位置検出信号Ja1に応動して滑らかに変化
し、電気角で180゜区間は電流が流出し(正極性の電
流)、次の180゜区間は電流が流入する(負極性の電
流)。
The switching signal section 101 has a sinusoidal switching current signal D which smoothly changes in response to the three-phase position detection signal.
Create 1, D2 and D3. Transistors 122 and 12
3 shunts the current of the constant current source 121 to the collector side in response to the difference voltage between the first phase position detection signals Ja1 and Ja2. The collector current of the transistor 123 is doubled by the current mirror circuit of the transistors 124 and 125, and is output from the collector of the transistor 125. The collector current of the transistor 125 is the constant current source 1
26, and the difference current between the two is output as the first-phase switching current signal D1. Therefore, the switching current signal D1 changes smoothly in response to the position detection signal Ja1, and the current flows out in the 180 ° section (positive current) and the current flows in the next 180 ° section (in the electrical angle) ( Negative current).

【0037】同様に、切換電流信号D2は、位置検出信
号Jb1に応動して滑らかに変化し、電気角で180゜
区間は電流が流出し(正極性の電流)、次の180゜区
間は電流が流入する(負極性の電流)。同様に、切換電
流信号D3は、位置検出信号Jc1に応動して滑らかに
変化し、電気角で180゜区間は電流が流出し(正極性
の電流)、次の180゜区間は電流が流入する(負極性
の電流)。これにより、切換電流信号D1,D2,D3
は正弦波状の3相の電流信号になる。図29(a)に3
相の切換電流信号D1,D2,D3の波形例を示す。
Similarly, the switching current signal D2 smoothly changes in response to the position detection signal Jb1, and the current flows out in the 180 ° electrical angle section (positive current) and the current in the next 180 ° section. Flows in (negative current). Similarly, the switching current signal D3 changes smoothly in response to the position detection signal Jc1, and the current flows out in the 180 ° section (positive current) and the current flows in the next 180 ° section. (Negative current). Thereby, the switching current signals D1, D2, D3
Is a sinusoidal three-phase current signal. FIG.
4 shows waveform examples of phase switching current signals D1, D2, and D3.

【0038】図1の分配作成器36は、第1の分配器3
7と第2の分配器38を含んで構成されている。第1の
分配器37は、切換作成器34の3相の切換電流信号D
1,D2,D3に応動して電流供給器30の第1の供給
電流信号C1を分配し、滑らかに変化する3相の第1の
分配電流信号E1,E2,E3を作り出す。第2の分配
器38は、切換作成器34の3相の切換電流信号D1,
D2,D3に応動して電流供給器30の第2の供給電流
信号C2を分配し、滑らかに変化する3相の第2の分配
電流信号G1,G2,G3を作り出す。
The distribution creator 36 shown in FIG.
7 and a second distributor 38. The first distributor 37 receives the three-phase switching current signal D of the switching generator 34.
The first supply current signal C1 of the current supply unit 30 is distributed in response to the first, current, and second supply current signals E1, E2, and E3. The second distributor 38 includes a three-phase switching current signal D1,
In response to D2 and D3, the second supply current signal C2 of the current supply unit 30 is distributed to generate three-phase second distribution current signals G1, G2 and G3 that smoothly change.

【0039】図4に分配作成器36の具体的な構成を示
す。第1の分配器37は、3個の第1の入力トランジス
タ201,202,203と3個の第1の分配トランジ
スタ205,206,207によって構成されている。
それぞれの第1の入力トランジスタ201,202,2
03の通電制御端子と電流経路端子対の信号入力端子
は、切換作成器34の3相の切換電流信号D1,D2,
D3がそれぞれ供給される電流流入流出端子側に接続さ
れている。
FIG. 4 shows a specific configuration of the distribution creator 36. The first distributor 37 includes three first input transistors 201, 202, and 203 and three first distribution transistors 205, 206, and 207.
Each of the first input transistors 201, 202, 2
03, the three-phase switching current signals D1, D2,
D3 is connected to the supplied current inflow / outflow terminal side.

【0040】第1の入力トランジスタ201,202,
203の電流経路端子対の信号出力端子は共通接続され
ている。第1の分配トランジスタ205,206,20
7の電流信号入力端子側は共通接続され、共通接続端子
側に電流供給器30の第1の供給電流信号C1が入力さ
れる。第1の分配トランジスタ205,206,207
は、それぞれの通電制御端子側を3相の切換電流信号D
1,D2,D3がそれぞれ供給される電流流入流出端子
側に接続されている。これにより、3個の第1の分配ト
ランジスタ205,206,207は、その電流信号出
力端子側から3相の第1の分配電流信号E1,E2,E
3を出力する。また、第1の入力トランジスタ201,
202,203と第1の分配トランジスタ205,20
6,207は同じ型のトランジスタを使用している。
The first input transistors 201, 202,
The signal output terminals of the current path terminal pair 203 are commonly connected. First distribution transistors 205, 206, 20
7 are commonly connected to the current signal input terminal side, and the first supply current signal C1 of the current supply 30 is input to the common connection terminal side. First distribution transistors 205, 206, 207
Is a three-phase switching current signal D
1, D2 and D3 are connected to the side of the current inflow / outflow terminal to be supplied, respectively. As a result, the three first distribution transistors 205, 206, and 207 output the three-phase first distribution current signals E1, E2, and E from their current signal output terminals.
3 is output. Also, the first input transistors 201,
202, 203 and first distribution transistors 205, 20
6,207 use the same type of transistor.

【0041】ここでは、第1の入力トランジスタ20
1,202,203と第1の分配トランジスタ205,
206,207にPNP型バイポーラトランジスタを使
用している。第1の入力トランジスタの通電制御端子は
ベース端子,電流経路端子対の信号入力端子はコレクタ
端子,電流経路端子対の信号出力端子はエミッタ端子に
している。第1の分配トランジスタの通電制御端子はベ
ース端子,電流信号入力端子はエミッタ端子,電流信号
出力端子はコレクタ端子にしている。
Here, the first input transistor 20
1, 202, 203 and the first distribution transistor 205,
PNP type bipolar transistors are used for 206 and 207. The conduction control terminal of the first input transistor is a base terminal, the signal input terminal of the current path terminal pair is a collector terminal, and the signal output terminal of the current path terminal pair is an emitter terminal. The conduction control terminal of the first distribution transistor is a base terminal, the current signal input terminal is an emitter terminal, and the current signal output terminal is a collector terminal.

【0042】第2の分配器38は、3個の第2の入力ト
ランジスタ211,212,213と3個の第2の分配
トランジスタ215,216,217によって構成され
ている。それぞれの第2の入力トランジスタ211,2
12,213の通電制御端子と電流経路端子対の信号入
力端子は、切換作成器34の3相の切換電流信号D1,
D2,D3がそれぞれ供給される電流流入流出端子側に
接続されている。第2の入力トランジスタ211,21
2,213の電流経路端子対の信号出力端子は共通接続
されている。
The second distributor 38 comprises three second input transistors 211, 212, 213 and three second distribution transistors 215, 216, 217. Each second input transistor 211,
The signal input terminals of the current control terminal and the current path terminal pair of the switching current generators 12 and 213 are connected to the three-phase switching current signal D 1 of the switching generator 34.
D2 and D3 are respectively connected to the supplied current inflow / outflow terminal side. Second input transistors 211, 21
The signal output terminals of the current path terminal pairs 2213 are commonly connected.

【0043】第2の分配トランジスタ215,216,
217の電流信号入力端子側は共通接続され、共通接続
端子側に電流供給器30の第2の供給電流信号C2が入
力される。第2の分配トランジスタ215,216,2
17は、それぞれの通電制御端子側を3相の切換電流信
号D1,D2,D3がそれぞれ供給される電流流入流出
端子側に接続されている。これにより、3個の第2の分
配トランジスタ215,216,217は、その電流信
号出力端子側から3相の第2の分配電流信号G1,G
2,G3を出力する。また、第2の入力トランジスタ2
11,212,213と第2の分配トランジスタ21
5,216,217は同じ型のトランジスタを使用して
いる。
The second distribution transistors 215, 216,
217, the current signal input terminal side is commonly connected, and the second supply current signal C2 of the current supply 30 is input to the common connection terminal side. Second distribution transistors 215, 216, 2
Numeral 17 indicates that each of the energization control terminals is connected to a current inflow / outflow terminal to which three-phase switching current signals D1, D2, and D3 are supplied. As a result, the three second distribution transistors 215, 216, and 217 output the three-phase second distribution current signals G1, G from their current signal output terminals.
2 and G3 are output. Also, the second input transistor 2
11, 212, 213 and second distribution transistor 21
5,216,217 use the same type of transistor.

【0044】さらに、第1の入力トランジスタ201,
202,203のトランジスタの型を第2の入力トラン
ジスタ211,212,213のトランジスタの型とは
極性が異なるようにしている。ここでは、第2の入力ト
ランジスタ211,212,213と第2の分配トラン
ジスタ215,216,217にNPN型バイポーラト
ランジスタを使用している。第2の入力トランジスタの
通電制御端子はベース端子,電流経路端子対の信号入力
端子はコレクタ端子,電流経路端子対の信号出力端子は
エミッタ端子にしている。
Further, the first input transistor 201,
The polarity of the transistors 202 and 203 is different from the polarity of the transistors of the second input transistors 211, 212 and 213. Here, NPN-type bipolar transistors are used for the second input transistors 211, 212, 213 and the second distribution transistors 215, 216, 217. The conduction control terminal of the second input transistor is a base terminal, the signal input terminal of the current path terminal pair is a collector terminal, and the signal output terminal of the current path terminal pair is an emitter terminal.

【0045】第2の分配トランジスタの通電制御端子は
ベース端子,電流信号入力端子はエミッタ端子,電流信
号出力端子はコレクタ端子にしている。さらに、基準電
圧源220,トランジスタ221,222は所定電圧供
給部を構成し、第1の入力トランジスタ201,20
2,203の共通接続端に第1の直流電圧を供給し、第
2の入力トランジスタ211,212,213の共通接
続端に第2の直流電圧を供給している。
The conduction control terminal of the second distribution transistor is a base terminal, the current signal input terminal is an emitter terminal, and the current signal output terminal is a collector terminal. Further, the reference voltage source 220 and the transistors 221 and 222 constitute a predetermined voltage supply unit, and the first input transistors 201 and 20
A first DC voltage is supplied to a common connection terminal of the second input transistors 211, 212, and 213, and a second DC voltage is supplied to a common connection terminal of the second input transistors 211, 212, and 213.

【0046】これにより、切換電流信号D1が負極側電
流の時には、第1の入力トランジスタ201に電流を通
電し、第2の入力トランジスタ211には電流が流れな
い。また、切換電流信号D1が正極側電流の時には、第
2の入力トランジスタ211に電流を通電し、第1の入
力トランジスタ201には電流が流れない。すなわち、
切換電流信号D1の極性に応じて第1の入力トランジス
タ201と第2の入力トランジスタ211に相補的に滑
らかな電流を供給し、第1の入力トランジスタ201と
第2の入力トランジスタ211に同時に電流が流れるこ
とはない。
Thus, when the switching current signal D1 is a negative current, a current flows through the first input transistor 201 and no current flows through the second input transistor 211. When the switching current signal D1 is a positive current, a current flows through the second input transistor 211 and no current flows through the first input transistor 201. That is,
A smooth current is supplied complementarily to the first input transistor 201 and the second input transistor 211 in accordance with the polarity of the switching current signal D1, and the current is simultaneously supplied to the first input transistor 201 and the second input transistor 211. It does not flow.

【0047】同様に、切換電流信号D2が負極側電流の
時に第1の入力トランジスタ202に電流を通電し、正
極側電流の時に第2の入力トランジスタ212に電流を
通電する。同様に、切換電流信号D3が負極側電流の時
に第1の入力トランジスタ203に電流を通電し、正極
側電流の時に第2の入力トランジスタ213に電流を通
電する。
Similarly, when the switching current signal D2 is a negative current, a current is supplied to the first input transistor 202, and when the switching current signal D2 is a positive current, a current is supplied to the second input transistor 212. Similarly, when the switching current signal D3 is a negative current, a current is supplied to the first input transistor 203, and when the switching current signal D3 is a positive current, a current is supplied to the second input transistor 213.

【0048】第1の分配器37の第1の分配トランジス
タ205,206,207は、第1の入力トランジスタ
201,202,203に流れる3相電流に応動して、
第1の供給電流信号C1をそれぞれの電流信号出力端子
側に分配し、3相の第1の分配電流信号E1,E2,E
3を作り出す。従って、3相の第1の分配電流信号E
1,E2,E3は3相の切換電流信号D1,D2,D3
の負極側電流に応動して滑らかに変化し、分配電流信号
E1,E2,E3の合成値は第1の供給電流信号C1に
等しくなる。
The first distribution transistors 205, 206, and 207 of the first distributor 37 respond to three-phase currents flowing through the first input transistors 201, 202, and 203,
The first supply current signal C1 is distributed to the respective current signal output terminals, and three-phase first distribution current signals E1, E2, E
Produce 3. Therefore, the three-phase first distribution current signal E
1, E2, E3 are three-phase switching current signals D1, D2, D3
, And smoothly changes in response to the negative current on the negative side, and the composite value of the distribution current signals E1, E2, and E3 becomes equal to the first supply current signal C1.

【0049】同様に、第2の分配器38の第2の分配ト
ランジスタ215,216,217は、第2の入力トラ
ンジスタ211,212,213に流れる3相電流に応
動して、第2の供給電流信号C2をそれぞれの電流信号
出力端子側に分配し、3相の第2の分配電流信号G1,
G2,G3を作り出す。従って、3相の第2の分配電流
信号G1,G2,G3は3相の切換電流信号D1,D
2,D3の正極側電流に応動して滑らかに変化し、分配
電流信号G1,G2,G3の合成値は第2の供給電流信
号C2に等しくなる。図29(b)に3相の第1の分配
電流信号E1,E2,E3の波形例を示し、図29
(c)に3相の第2の分配電流信号G1,G2,G3の
波形例を示す。これらの電流信号は、立ち上がり傾斜部
分および立ち下がり傾斜部分において滑らかに変化す
る。
Similarly, the second distribution transistors 215, 216, and 217 of the second distributor 38 respond to the three-phase currents flowing through the second input transistors 211, 212, and 213 to generate the second supply current. The signal C2 is distributed to the respective current signal output terminals, and a three-phase second distributed current signal G1,
Create G2 and G3. Therefore, the three-phase second distribution current signals G1, G2, G3 are three-phase switching current signals D1, D
2, and smoothly changes in response to the positive current of D3, and the composite value of the distribution current signals G1, G2, and G3 becomes equal to the second supply current signal C2. FIG. 29B shows a waveform example of the three-phase first distribution current signals E1, E2, and E3.
(C) shows a waveform example of the three-phase second distribution current signals G1, G2, G3. These current signals change smoothly in the rising slope portion and the falling slope portion.

【0050】第1の分配電流信号E1,E2,E3は1
20゜の位相差を有し、第2の分配電流信号G1,G
2,G3は120゜の位相差を有している。第1の分配
電流信号E1と第2の分配電流信号G1は180゜の位
相差を持ちながら相補的に滑らかに変化し、E1とG1
は必ず一方が零になる。同様に、第1の分配電流信号E
2と第2の分配電流信号G2は180゜の位相差を持ち
ながら相補的に滑らかに変化し、E2とG2は必ず一方
が零になる。同様に、第1の分配電流信号E3と第2の
分配電流信号G3は180゜の位相差を持ちながら相補
的に滑らかに変化し、E3とG3は必ず一方が零にな
る。
The first distribution current signals E1, E2, E3 are 1
The second distributed current signals G1 and G have a phase difference of 20 °.
2 and G3 have a phase difference of 120 °. The first distributed current signal E1 and the second distributed current signal G1 have a phase difference of 180 ° and smoothly change complementarily and smoothly.
Is always zero on one side. Similarly, the first distribution current signal E
The second and second distributed current signals G2 have a phase difference of 180 ° and smoothly change complementarily, and one of E2 and G2 is always zero. Similarly, the first distribution current signal E3 and the second distribution current signal G3 have a phase difference of 180 ° and smoothly change complementarily, and one of E3 and G3 always becomes zero.

【0051】図1の第1の分配器37の第1の分配電流
信号E1,E2,E3は、それぞれ第1の電流増幅器4
1,42,43に入力される。第1の電流増幅器41,
42,43は、それぞれ第1の分配電流信号E1,E
2,E3を所定倍の電流増幅して第1の増幅電流信号F
1,F2,F3を作りだし、第1のパワー増幅器11,
12,13の各通電制御端子側に供給する。第1のパワ
ー増幅器11,12,13は、3相の第1の増幅電流信
号F1,F2,F3をそれぞれ電流増幅し、各電流流入
端子側よりコイル2,3,4に駆動電流I1,I2,I
3の負極側電流を供給する。
The first distribution current signals E1, E2, E3 of the first distributor 37 of FIG.
1, 42 and 43. A first current amplifier 41,
42, 43 are the first distribution current signals E1, E, respectively.
2 and E3 are amplified a predetermined number of times to obtain a first amplified current signal F
1, F2, F3, and the first power amplifier 11,
12 and 13 are supplied to the respective energization control terminals. The first power amplifiers 11, 12, and 13 respectively amplify the current of the three-phase first amplified current signals F1, F2, and F3, and drive currents I1, I2 to the coils 2, 3, and 4 from the respective current inflow terminals. , I
3 is supplied.

【0052】図5に第1の電流増幅器41,42,43
の具体的な構成を示す。第1の電流増幅器41は、トラ
ンジスタ231,232による前段のカレントミラー回
路とトランジスタ233,234と抵抗235,236
による後段のカレントミラー回路を有し、前段と後段の
カレントミラー回路を縦続接続した第1の増幅部カレン
トミラー回路によって構成されている。トランジスタ2
31と232のエミッタ面積比を1にし、前段のカレン
トミラー回路の電流増幅率を1にしている。
FIG. 5 shows the first current amplifiers 41, 42, 43
The following shows a specific configuration. The first current amplifier 41 includes a current mirror circuit of a preceding stage including transistors 231 and 232, transistors 233 and 234, and resistors 235 and 236.
, And a first amplification unit current mirror circuit in which the current mirror circuits of the preceding and succeeding stages are cascaded. Transistor 2
The emitter area ratio between 31 and 232 is set to 1, and the current amplification factor of the current mirror circuit in the preceding stage is set to 1.

【0053】トランジスタ233と234のエミッタ面
積比を50倍、抵抗236と235の抵抗比を50倍に
して、後段のカレントミラー回路の電流増幅率を50倍
にしている。その結果、第1の電流増幅器41の第1の
増幅部カレントミラー回路は、電流増幅率で50倍の増
幅を行っている。同様に、第1の電流増幅器42は、ト
ランジスタ241,242,243,244と抵抗24
5,246による第1の増幅部カレントミラー回路によ
って構成され、電流増幅率で50倍の増幅を行ってい
る。
The emitter area ratio of the transistors 233 and 234 is 50 times, the resistance ratio of the resistors 236 and 235 is 50 times, and the current amplification ratio of the current mirror circuit in the subsequent stage is 50 times. As a result, the first amplifying unit current mirror circuit of the first current amplifier 41 amplifies the current amplification factor by 50 times. Similarly, the first current amplifier 42 includes transistors 241, 242, 243, 244 and a resistor 24.
5, 246, a first amplification unit current mirror circuit, and amplifies the current amplification factor by 50 times.

【0054】同様に、第1の電流増幅器43は、トラン
ジスタ251,252,253,254と抵抗255,
256による第1の増幅部カレントミラー回路によって
構成され、電流増幅率で50倍の増幅を行っている。こ
れにより、第1の電流増幅器41,42,43は、3相
の第1の分配電流信号E1,E2,E3を50倍の増幅
した3相の第1の増幅電流信号F1,F2,F3を作り
だし、第1のパワー増幅器11,12,13の第1のパ
ワー部カレントミラー回路の各通電制御端子側に供給す
る。
Similarly, the first current amplifier 43 includes transistors 251, 252, 253, 254 and a resistor 255,
The first amplifying unit is constituted by a first current mirror circuit of 256 and amplifies the current amplification factor by 50 times. As a result, the first current amplifiers 41, 42, and 43 convert the three-phase first amplified current signals F1, F2, and F3 obtained by amplifying the three-phase first distributed current signals E1, E2, and E3 by 50 times. It is supplied to the respective power supply control terminals of the first power section current mirror circuits of the first power amplifiers 11, 12, and 13.

【0055】図1の第2の分配器38の第2の分配電流
信号G1,G2,G3は、それぞれ第2の電流増幅器4
5,46,47に入力される。第2の電流増幅器45,
46,47は、それぞれ第2の分配電流信号G1,G
2,G3を所定倍の電流増幅した第2の増幅電流信号H
1,H2,H3を作りだす。高電圧出力器53は、高周
波パルス信号に応動して昇圧用コンデンサに充電・蓄積
させ、直流電源50の正極端子側電位Vccよりも高い
高電位点電位Vuを作り出す。
The second distribution current signals G1, G2, G3 of the second distributor 38 of FIG.
5, 46 and 47 are input. A second current amplifier 45,
46 and 47 are second distributed current signals G1 and G, respectively.
2, a second amplified current signal H obtained by amplifying G3 by a predetermined amount.
Create 1, H2, H3. The high voltage output unit 53 responds to the high frequency pulse signal and charges and accumulates the voltage in the boosting capacitor, thereby generating a high potential point Vu higher than the positive terminal side potential Vcc of the DC power supply 50.

【0056】第2の電流増幅器45,46,47は、第
2の増幅電流信号H1,H2,H3を高電圧出力器53
の高電位点Vuから第2のパワー増幅器15,16,1
7の各通電制御端子側に供給する。第2のパワー増幅器
15,16,17は、3相の第2の増幅電流信号H1,
H2,H3をそれぞれ電流増幅し、各電流流出端子側よ
りコイル2,3,4に駆動電流I1,I2,I3の正極
側電流を供給する。
The second current amplifiers 45, 46, 47 supply the second amplified current signals H1, H2, H3 to the high voltage output 53.
From the high potential point Vu of the second power amplifiers 15, 16, 1
7 is supplied to each energization control terminal side. The second power amplifiers 15, 16, 17 are provided with three-phase second amplified current signals H1,
The currents H2 and H3 are respectively amplified, and the positive currents of the drive currents I1, I2 and I3 are supplied to the coils 2, 3 and 4 from the respective current outflow terminals.

【0057】図6に第2の電流増幅器45,46,47
と高電圧出力器53の具体的な構成を示す。高電圧出力
器53は、100kHz程度の高周波パルス信号Paを
出力するパルス発生回路421と、第1の昇圧用コンデ
ンサ411と、第2の昇圧用コンデンサ412と、ダイ
オード425〜428からなる第1の電圧制限回路と、
ダイオード429からなる第2の電圧制限回路を含んで
構成されている。パルス発生回路421のパルス信号P
aに応動してインバータ回路422がディジタル的に変
化する。
FIG. 6 shows the second current amplifiers 45, 46, 47.
And a specific configuration of the high voltage output unit 53. The high-voltage output device 53 includes a pulse generation circuit 421 that outputs a high-frequency pulse signal Pa of about 100 kHz, a first boosting capacitor 411, a second boosting capacitor 412, and a first A voltage limiting circuit;
The second voltage limiting circuit including the diode 429 is included. The pulse signal P of the pulse generation circuit 421
In response to a, the inverter circuit 422 digitally changes.

【0058】インバータ回路422が”L”(たとえ
ば、直流電源50の負極端子側電位)の時にダイオード
423を介して第1の昇圧用コンデンサ411が充電さ
れる。インバータ回路422が”H”(たとえば、直流
電源50の正極端子側電位)に変わると、第1の昇圧用
コンデンサ411に蓄積された電荷は、ダイオード42
4を介して第2の昇圧用コンデンサ412に移され、第
2の昇圧用コンデンサ412を充電・蓄積する。その結
果、第2の昇圧用コンデンサ412の端子には、電圧変
換器52の正極出力端子側電位よりも高電位になる高電
位点電位Vuが出力される。高電位点電位Vuは第2の
電流増幅器45,46,47に接続されている。
When the inverter circuit 422 is at “L” (for example, the potential on the negative terminal side of the DC power supply 50), the first boosting capacitor 411 is charged via the diode 423. When the inverter circuit 422 changes to “H” (for example, the potential on the positive terminal side of the DC power supply 50), the electric charge accumulated in the first boosting capacitor 411 is
4 and is transferred to the second boosting capacitor 412 to charge and accumulate the second boosting capacitor 412. As a result, a high potential point potential Vu which is higher than the potential of the positive electrode output terminal of the voltage converter 52 is output to the terminal of the second boosting capacitor 412. The high potential point Vu is connected to the second current amplifiers 45, 46, 47.

【0059】また、第2の昇圧用コンデンサ412の充
電を続けると、高電位点の電圧Vuが非常に高くなり、
集積回路化されたトランジスタやダイオードの耐圧破壊
を起こす恐れがある。そこで、高電位点電圧Vuが所定
値以上にならないように、ダイオード425〜428に
よる第1の電圧制限回路で制限した。なお、耐圧破壊の
心配がないならば、第1の電圧制限回路を無くしても良
い。
When the charging of the second boosting capacitor 412 is continued, the voltage Vu at the high potential point becomes very high,
There is a possibility that breakdown voltage of a transistor or a diode integrated may be caused. Therefore, the first voltage limiting circuit including the diodes 425 to 428 limits the high potential point voltage Vu so as not to exceed a predetermined value. Note that the first voltage limiting circuit may be eliminated if there is no concern about breakdown voltage.

【0060】また、第2の増幅電流信号H1,H2,H
3は第2の昇圧用コンデンサ412の電荷を放電させる
ように作用する。モータ起動時などのような大電流動作
が長時間続くと、第2の昇圧用コンデンサ412の充電
・蓄積電荷が不足し、高電圧出力器53の出力電圧点の
電位Vuが著しく低下する場合もある。そのため、回路
動作が一時的に不安定になり、起動動作が阻害される恐
れがある。そこで、ダイオード429による第2の電圧
制限回路を設けて、高電圧出力器53の高電位点電位V
uが大幅に小さくならないように制限した。なお、電流
レベルの小さい通常制御状態では、第2の電圧制限回路
は動作しない。また、電位Vuの変動が小さい場合に
は、第2の電圧制限回路を無くしても良い。
Further, the second amplified current signals H1, H2, H
3 acts to discharge the charge of the second boosting capacitor 412. If a large current operation such as when starting the motor continues for a long time, the charge / accumulated charge of the second boosting capacitor 412 becomes insufficient, and the potential Vu at the output voltage point of the high voltage output unit 53 may drop significantly. is there. For this reason, the circuit operation may be temporarily unstable, and the starting operation may be hindered. Therefore, a second voltage limiting circuit using a diode 429 is provided, and the high potential point potential V
u was restricted so as not to be too small. In the normal control state where the current level is small, the second voltage limiting circuit does not operate. When the fluctuation of the potential Vu is small, the second voltage limiting circuit may be omitted.

【0061】第2の電流増幅器45は、トランジスタ2
61,262と抵抗263,264による第2の増幅部
カレントミラー回路によって構成されている。トランジ
スタ261と262のエミッタ面積比を50倍、抵抗2
64と263の抵抗比を50倍にして、電流増幅率を5
0倍にしている。その結果、第2の電流増幅器45の第
2の増幅部カレントミラー回路は、電流増幅率で50倍
の増幅を行っている。同様に、第2の電流増幅器46
は、トランジスタ271,272と抵抗273,274
による第2の増幅部カレントミラー回路によって構成さ
れ、電流増幅率で50倍の増幅を行っている。
The second current amplifier 45 includes the transistor 2
61, 262 and resistors 263, 264 and a second amplifier current mirror circuit. The emitter area ratio of the transistors 261 and 262 is 50 times, and the resistance 2
The resistance ratio between 64 and 263 is increased by 50 times, and the current amplification factor is increased by 5
It is 0 times. As a result, the second amplification section current mirror circuit of the second current amplifier 45 performs amplification by 50 times at the current amplification factor. Similarly, the second current amplifier 46
Are transistors 271 and 272 and resistors 273 and 274
, And amplifies the current amplification factor by 50 times.

【0062】同様に、第2の電流増幅器47は、トラン
ジスタ281,282と抵抗283,284による第2
の増幅部カレントミラー回路によって構成され、電流増
幅率で50倍の増幅を行っている。これにより、第2の
電流増幅器45,46,47は、3相の第2の分配電流
信号G1,G2,G3をそれぞれ50倍の増幅した3相
の第2の増幅電流信号H1,H2,H3を作りだし、高
電圧出力器53の高電位点Vuから第2のパワー増幅器
15,16,17の第2のパワー部カレントミラー回路
の各通電制御端子側に供給する。
Similarly, the second current amplifier 47 comprises a second current amplifier 47 comprising transistors 281 and 282 and resistors 283 and 284.
, And amplifies the current amplification factor by 50 times. As a result, the second current amplifiers 45, 46, and 47 amplify the three-phase second distribution current signals G1, G2, and G3 by 50 times, respectively, and three-phase second amplified current signals H1, H2, and H3. And supplies it from the high potential point Vu of the high voltage output unit 53 to each energization control terminal side of the second power section current mirror circuits of the second power amplifiers 15, 16, and 17.

【0063】図1の動作制御器51は、指令信号Adに
応動した動作制御信号Vdを出力する。指令信号Ad
は、たとえば、速度制御回路からなる指令ブロックによ
って作りだされ、移動体1の速度と目標速度の比較結果
に応動した速度制御信号に対応し、動作制御器51に供
給される。電圧変換器52は、PWM部65において動
作制御器51の動作制御信号Vdに応動したパルス幅を
有する所定の高周波のPWM信号Sw(パルス幅変調信
号)を作り、NMOS型スイッチングトランジスタ61
を高周波スイッチング動作させる(NMOS型スイッチ
ングトランジスタ61が常時オン状態になる場合も含ん
でいる)。
The operation controller 51 shown in FIG. 1 outputs an operation control signal Vd in response to the command signal Ad. Command signal Ad
Is generated by, for example, a command block including a speed control circuit, and is supplied to the operation controller 51 in response to a speed control signal corresponding to a result of comparison between the speed of the moving body 1 and the target speed. The voltage converter 52 generates a predetermined high-frequency PWM signal Sw (pulse width modulation signal) having a pulse width corresponding to the operation control signal Vd of the operation controller 51 in the PWM unit 65, and outputs the NMOS switching transistor 61
Is subjected to a high-frequency switching operation (including a case where the NMOS switching transistor 61 is always on).

【0064】すなわち、動作制御器51の動作制御信号
Vdに応動して電圧変換器52のNMOS型スイッチン
グトランジスタ61のPWMスイッチング動作が制御さ
れる。電圧変換器52は、直流電源50の直流電圧Vc
cを電力供給源として、NMOS型スイッチングトラン
ジスタ61のPWMスイッチング動作に応動した変換直
流電圧(Vcc−Vg)を作り出す。
That is, the PWM switching operation of the NMOS switching transistor 61 of the voltage converter 52 is controlled in response to the operation control signal Vd of the operation controller 51. The voltage converter 52 is connected to the DC voltage Vc of the DC power supply 50.
By using c as a power supply source, a converted DC voltage (Vcc-Vg) corresponding to the PWM switching operation of the NMOS switching transistor 61 is generated.

【0065】図7に動作制御器51と電圧変換器52の
具体的な構成を示す。動作制御器51の差動増幅回路2
92は、指令信号Adと基準電圧源291の電圧値を比
較し、その差電圧を増幅して動作制御信号Vdを出力す
る。なお、コンデンサ293は差動増幅回路292にお
いてフィルタを形成している。
FIG. 7 shows a specific configuration of the operation controller 51 and the voltage converter 52. Differential amplifier circuit 2 of operation controller 51
92 compares the command signal Ad with the voltage value of the reference voltage source 291 and amplifies the difference voltage to output the operation control signal Vd. Note that the capacitor 293 forms a filter in the differential amplifier circuit 292.

【0066】電圧変換器52のPWM部65は、三角波
発生回路301と比較回路302を含んで構成されてい
る。三角波発生回路301は、200kHz程度の三角
波信号Vhを出力する。比較回路302は、三角波発生
回路301の三角波信号Vhと動作制御器51の動作制
御信号Vdを比較し、動作制御信号Vdに応動したPW
M電圧信号Swを作り出す。PWM信号SwはNMOS
型スイッチングトランジスタ61の通電制御端子側に供
給され、PWM信号Swに応動してNMOS型スイッチ
ングトランジスタ61はオン・オフ動作する。NMOS
型スイッチングトランジスタ61は、直流電源50の正
極端子側から変換用インダクタ素子63への磁気エネル
ギーを補充する電力供給路を高周波スイッチングする。
電流路形成回路を構成するフライホイール用ダイオード
62は、NMOS型スイッチングトランジスタ61のオ
ン・オフの高周波スイッチング動作に相補的にオフ・オ
ン動作し、変換用インダクタ素子63から変換用コンデ
ンサ素子64を含む回路側への電流路を形成する。
The PWM unit 65 of the voltage converter 52 includes a triangular wave generation circuit 301 and a comparison circuit 302. The triangular wave generation circuit 301 outputs a triangular wave signal Vh of about 200 kHz. The comparison circuit 302 compares the triangular wave signal Vh of the triangular wave generation circuit 301 with the operation control signal Vd of the operation controller 51, and the PW responding to the operation control signal Vd
Generate an M voltage signal Sw. PWM signal Sw is NMOS
The NMOS switching transistor 61 is supplied to the conduction control terminal side of the switching transistor 61 and turns on and off in response to the PWM signal Sw. NMOS
The type switching transistor 61 performs high-frequency switching on a power supply path for supplementing magnetic energy from the positive terminal side of the DC power supply 50 to the conversion inductor element 63.
The flywheel diode 62 constituting the current path forming circuit performs an on / off operation complementary to the on / off high-frequency switching operation of the NMOS type switching transistor 61, and includes a conversion inductor element 63 to a conversion capacitor element 64. Form a current path to the circuit side.

【0067】NMOS型スイッチングトランジスタ61
の高周波スイッチングに伴う変換用インダクタ素子63
の磁気エネルギーの増加・減少によって、変換用コンデ
ンサ素子64の一端と直流電源50の一端の間に変換直
流電圧(Vcc−Vg)を出力する。
NMOS switching transistor 61
Conversion inductor element 63 associated with high-frequency switching of
As a result, the converted DC voltage (Vcc-Vg) is output between one end of the conversion capacitor element 64 and one end of the DC power supply 50.

【0068】このように、直流電源50の直流電圧を電
力供給源として、NMOS型スイッチングトランジスタ
61は動作制御信号Vdに応動して高周波PWM動作
(パルス幅変調動作)し、電圧変換器52の負極出力端
子側の電位Vgを可変制御し、電圧変換器52の正極出
力端子側と負極出力端子側の間に変換直流電圧値(Vc
c−Vg)を出力する。変換直流電圧(Vcc−Vg)
は、並列接続された第1のパワー増幅器11,12,1
3と並列接続された第2のパワー増幅器15,16,1
7に供給される。
As described above, using the DC voltage of the DC power supply 50 as a power supply source, the NMOS switching transistor 61 performs a high-frequency PWM operation (pulse width modulation operation) in response to the operation control signal Vd. The potential Vg on the output terminal side is variably controlled, and the converted DC voltage value (Vc) is applied between the positive output terminal side and the negative output terminal side of the voltage converter 52.
c-Vg). Conversion DC voltage (Vcc-Vg)
Are the first power amplifiers 11, 12, 1 connected in parallel.
3, the second power amplifiers 15, 16, 1 connected in parallel
7 is supplied.

【0069】図1の第1のパワー増幅器11,12,1
3の第1のパワートランジスタ81,82,83と第2
のパワー増幅器15,16,17の第2のパワートラン
ジスタ85,86,87と電圧変換器52のスイッチン
グトランジスタ61は、電流供給器30や切換作成器3
4や分配作成器36や第1の電流増幅器41,42,4
3や第2の電流増幅器45,46,47や動作制御器5
1や電圧変換器52や高電圧出力器53の所要のトラン
ジスタや抵抗等と一緒に単一のシリコン基板上に接合分
離されて集積回路化されている。
The first power amplifiers 11, 12, 1 in FIG.
3, the first power transistors 81, 82, 83 and the second
The second power transistors 85, 86, 87 of the power amplifiers 15, 16, 17 and the switching transistor 61 of the voltage converter 52 are composed of the current supplier 30 and the switching generator 3.
4, the distribution generator 36 and the first current amplifiers 41, 42, 4
3, the second current amplifiers 45, 46, 47 and the operation controller 5
1 and the required transistors and resistors of the voltage converter 52 and the high-voltage output device 53 are joined and separated on a single silicon substrate to form an integrated circuit.

【0070】図8に集積回路の構造の一例を示す。P型
シリコン基板上に所要のN+層やN−層やP+層やP−
層等を拡散させて各種のトランジスタを形成している。
番号191は、二重拡散NMOS型電界効果トランジス
タの例であり、第1のNMOS型パワートランジスタや
第2のNMOS型パワートランジスタやNMOS型スイ
ッチングトランジスタとして使用する。番号192は、
NPN型バイポーラトランジスタの例であり、信号増幅
トランジスタとして使用する。番号193は、PNP型
バイポーラトランジスタの例であり、信号増幅トランジ
スタとして使用する。番号194は、Pチャンネルおよ
びNチャンネルのCMOS型電界効果トランジスタの例
であり、論理信号処理に使用する。また、各トランジス
タの間は、アース電位(0V)に接続されたシリコン基
板と同電位になるP層によって接合分離される。
FIG. 8 shows an example of the structure of the integrated circuit. The required N + layer, N- layer, P + layer and P-
Various transistors are formed by diffusing layers and the like.
Numeral 191 is an example of a double-diffused NMOS field effect transistor, which is used as a first NMOS power transistor, a second NMOS power transistor, and an NMOS switching transistor. Number 192 is
This is an example of an NPN type bipolar transistor, and is used as a signal amplification transistor. Numeral 193 is an example of a PNP type bipolar transistor, which is used as a signal amplification transistor. Numeral 194 is an example of P-channel and N-channel CMOS field effect transistors, which is used for logic signal processing. The transistors are separated from each other by a P layer having the same potential as the silicon substrate connected to the ground potential (0 V).

【0071】接合分離された集積回路は、誘電分離され
た集積回路と比較して、低コストの製造プロセスを用い
て、小さな1チップ基板上に多数のパワー用トランジス
タ素子や信号用トランジスタを高密度に集積化できる。
すなわち、安価に集積回路化できる。なお、具体的なマ
スク配置は設計事項であり、詳細な説明を省略する。
A junction-separated integrated circuit uses a low-cost manufacturing process as compared with a dielectric-separated integrated circuit, and a large number of power transistor elements and signal transistors can be formed on a small one-chip substrate at a high density. Can be integrated.
That is, an integrated circuit can be formed at low cost. Note that the specific mask arrangement is a design matter, and a detailed description is omitted.

【0072】次に、図1のモータの全体的な動作につい
て説明する。切換作成器34は、滑らかに変化する3相
の切換電流信号D1,D2,D3を作りだし、分配作成
器36に供給する。第1の分配器37は、電流供給器3
0の第1の供給電流信号C1を3相の切換電流信号D
1,D2,D3に応動して分配し、3相の第1の分配電
流信号E1,E2,E3を出力する。第1の電流増幅器
41,42,43は、それぞれ第1の分配電流信号E
1,E2,E3を所定倍の電流増幅した第1の増幅電流
信号F1,F2,F3を出力し、第1のパワー増幅器1
1,12,13の各通電制御端子側に供給する。
Next, the overall operation of the motor shown in FIG. 1 will be described. The switching generator 34 generates three-phase switching current signals D1, D2, and D3 that smoothly change, and supplies them to the distribution generator 36. The first distributor 37 includes the current supplier 3
0 of the first supply current signal C1 to the three-phase switching current signal D
1, D2, and D3, and outputs three-phase first distribution current signals E1, E2, and E3. The first current amplifiers 41, 42, and 43 respectively provide a first distribution current signal E
The first power amplifier 1 outputs first amplified current signals F1, F2, and F3 obtained by amplifying currents 1, 1, and 2 by a predetermined number.
1, 12 and 13 are supplied to the respective energization control terminals.

【0073】第1のパワー増幅器11,12,13は、
それぞれ第1の増幅電流信号F1,F2,F3を電流増
幅し、3相のコイル2,3,4に駆動電流I1,I2,
I3の負極側電流を供給する。なお、電流供給器30と
第1の分配器37と第1の電流増幅器41,42,43
は第1の分配制御ブロックを形成し、切換作成器34の
出力信号に応動して第1のパワー増幅器11,12,1
3からの通電を分配制御する。
The first power amplifiers 11, 12, 13 are:
Each of the first amplified current signals F1, F2, F3 is current-amplified, and drive currents I1, I2,
A negative current of I3 is supplied. The current supply 30, the first distributor 37, and the first current amplifiers 41, 42, 43
Forms a first distribution control block, and in response to the output signal of the switching generator 34, the first power amplifiers 11, 12, 1
Distribution control of the power supply from 3 is performed.

【0074】一方、第2の分配器38は、電流供給器3
0の第2の供給電流信号C2を3相の切換電流信号D
1,D2,D3に応動して分配し、3相の第2の分配電
流信号G1,G2,G3を出力する。第2の電流増幅器
45,46,47は、それぞれ第2の分配電流信号G
1,G2,G3を所定倍の電流増幅した第2の増幅電流
信号H1,H2,H3を出力し、第2のパワー増幅器1
5,16,17の各通電制御端子側に供給する。
On the other hand, the second distributor 38 is connected to the current supplier 3
0 of the second supply current signal C2 to the three-phase switching current signal D
1, D2, and D3, and outputs three-phase second distribution current signals G1, G2, and G3. The second current amplifiers 45, 46, 47 respectively provide a second distributed current signal G
, G2, and G3 are amplified by a predetermined number of times to output second amplified current signals H1, H2, and H3.
5, 16 and 17 are supplied to the respective energization control terminals.

【0075】第2のパワー増幅器15,16,17は、
それぞれ第2の増幅電流信号H1,H2,H3を電流増
幅し、3相のコイル2,3,4に駆動電流I1,I2,
I3の正極側電流を供給する。なお、電流供給器30と
第2の分配器38と第2の電流増幅器45,46,47
は第2の分配制御ブロックを形成し、切換作成器34の
出力信号に応動して第2のパワー増幅器15,16,1
7からの通電を分配制御する。
The second power amplifiers 15, 16, 17 are:
The currents of the second amplified current signals H1, H2, H3 are respectively amplified, and drive currents I1, I2,
A positive current of I3 is supplied. The current supply 30, the second distributor 38, and the second current amplifiers 45, 46, 47
Forms a second distribution control block, and in response to the output signal of the switching generator 34, the second power amplifiers 15, 16, 1
Distribution control of the power supply from 7 is performed.

【0076】電流供給器30の電流検出用の抵抗31
は、駆動電流I1,I2,I3の正極側電流の合成値で
ある合成供給電流Ivを検出し、レベル変換回路32を
介して合成供給電流Ivに応動した電流検出信号Bjを
作りだす。供給出力部33は、電流検出信号Bjに応動
した第1の供給電流信号C1と第2の供給電流信号C2
を出力する。第1の供給電流信号C1と第2の供給電流
信号C2は、合成供給電流信号Ivに比例もしくは略比
例して変化している。
The current detecting resistor 31 of the current supplier 30
Detects a combined supply current Iv that is a combined value of the positive side currents of the drive currents I1, I2, and I3, and generates a current detection signal Bj corresponding to the combined supply current Iv via the level conversion circuit 32. The supply output unit 33 includes a first supply current signal C1 and a second supply current signal C2 responsive to the current detection signal Bj.
Is output. The first supply current signal C1 and the second supply current signal C2 change in proportion or substantially in proportion to the combined supply current signal Iv.

【0077】第1の分配制御ブロック(電流供給器30
と第1の分配器37と第1の電流増幅器41,42,4
3)は、立ち上がり傾斜部分および立ち下がり傾斜部分
が滑らかに変化する3相の第1の増幅電流信号F1,F
2,F3(第1の3相の電流信号)を作りだし、第1の
増幅電流信号F1,F2,F3を第1のパワー増幅器1
1,12,13の各通電制御端子側にそれぞれ供給して
いる。これにより、3個の第1のNMOS型パワートラ
ンジスタ81,82,83のうちで少なくとも1個を確
実に抵抗性の電圧降下動作させながらも、3個の第1の
NMOS型パワートランジスタ81,82,83による
電流路の切換動作を滑らかに行わせている。ここで、M
OS型トランジスタにおける抵抗性の電圧降下動作と
は、電流流入端子側と電流流出端子側の動作電圧が抵抗
性の電圧降下になるフルオン状態での動作を意味してい
る。
The first distribution control block (current supply 30
And the first distributor 37 and the first current amplifiers 41, 42, 4
3) is a three-phase first amplified current signal F1, F in which the rising slope portion and the falling slope portion smoothly change.
2 and F3 (a first three-phase current signal), and outputs the first amplified current signals F1, F2 and F3 to the first power amplifier 1
1, 12, and 13 are supplied to the respective energization control terminals. This ensures that at least one of the three first NMOS power transistors 81, 82, 83 is operated to have a resistive voltage drop, while the three first NMOS power transistors 81, 82 are being operated. , 83 smoothly switch the current path. Where M
The resistive voltage drop operation of the OS-type transistor means an operation in a full-on state in which the operating voltage on the current inflow terminal side and the current outflow terminal side becomes a resistive voltage drop.

【0078】従って、各第1のNMOS型パワートラン
ジスタは、電流路の切り換わりの初めの期間および終わ
りの期間において能動領域内で電流増幅動作(ハーフオ
ン状態での動作)をして滑らかに電流値を変化させる
が、電流路を形成した後の期間において抵抗性の電圧降
下動作(フルオン状態での動作)を行っている。その結
果、電流路の切り換わりに伴うスパイク電圧の発生がな
くなり、コイル2,3,4への駆動電流I1,I2,I
3は滑らかに変化する。
Therefore, each of the first NMOS type power transistors performs a current amplifying operation (operation in a half-on state) in the active region in the first period and the last period of the switching of the current path, so that the current value is smoothly changed. Is changed, a resistive voltage drop operation (operation in a full-on state) is performed in a period after the current path is formed. As a result, no spike voltage is generated due to the switching of the current path, and the drive currents I1, I2, I
3 changes smoothly.

【0079】第2の分配制御ブロック(電流供給器30
と第2の分配器38と第2の電流増幅器45,46,4
7)は、立ち上がり傾斜部分および立ち下がり傾斜部分
が滑らかに変化する3相の第2の増幅電流信号H1,H
2,H3(第2の3相の電流信号)を作りだし、第2の
増幅電流信号H1,H2,H3を第2のパワー増幅器1
5,16,17の各通電制御端子側にそれぞれ供給して
いる。これにより、3個の第2のNMOS型パワートラ
ンジスタ85,86,87のうちで少なくとも1個を確
実に抵抗性の電圧降下動作させながらも、3個の第2の
NMOS型パワートランジスタ85,86,87による
電流路の切換動作を滑らかに行わせている。
The second distribution control block (current supply 30
, A second distributor 38 and second current amplifiers 45, 46, 4
7) is a three-phase second amplified current signal H1, H in which the rising slope portion and the falling slope portion smoothly change.
2, H3 (second three-phase current signal), and the second amplified current signals H1, H2, H3 are supplied to the second power amplifier 1
5, 16 and 17, respectively. This ensures that at least one of the three second NMOS power transistors 85, 86, 87 is operated with a resistive voltage drop, while the three second NMOS power transistors 85, 86 are being operated. , 87 smoothly perform the current path switching operation.

【0080】従って、各第2のNMOS型パワートラン
ジスタは、電流路の切り換わりの初めの期間および終わ
りの期間において能動領域内で電流増幅動作をして滑ら
かに電流値を変化させるが、電流路を形成した後の期間
において抵抗性の電圧降下動作を行っている。その結
果、電流路の切り換わりに伴うスパイク電圧の発生がな
くなり、コイル2,3,4への駆動電流I1,I2,I
3は滑らかに変化する。
Accordingly, each of the second NMOS type power transistors performs a current amplifying operation in the active region in the first period and the last period of the switching of the current path to smoothly change the current value. Is formed, a resistive voltage drop operation is performed. As a result, no spike voltage is generated due to the switching of the current path, and the drive currents I1, I2, I
3 changes smoothly.

【0081】また、第1の分配制御ブロックと第1のパ
ワー増幅器は正帰還ループを形成し、その合成伝達利得
(電流供給器30と第1の分配器37と第1の電流増幅
器41,42,43と第1のパワー増幅器11,12,
13のフォーワード利得)を1以上に大きくしている。
また、第2の分配制御ブロックと第2のパワー増幅器は
正帰還ループを形成し、その合成伝達利得(電流供給器
30と第2の分配器38と第2の電流増幅器45,4
6,47と第2のパワー増幅器15,16,17のフォ
ーワード利得)を1以上に大きくしている。
The first distribution control block and the first power amplifier form a positive feedback loop, and their combined transfer gain (the current supply 30, the first distributor 37, and the first current amplifiers 41 and 42). , 43 and the first power amplifiers 11, 12,.
13 forward gain) is increased to 1 or more.
Also, the second distribution control block and the second power amplifier form a positive feedback loop, and the combined transfer gain thereof (the current supply 30, the second distributor 38, and the second current amplifiers 45 and 4).
6, 47 and the second power amplifiers 15, 16, 17) are increased to 1 or more.

【0082】これにより、全体の回路動作の安定化をは
かっている。すなわち、3個の第1のNMOS型パワー
トランジスタ81,82,83のうちで少なくとも1個
は確実に抵抗性の電圧降下動作し、3個の第2のNMO
S型パワートランジスタ85,86,87のうちで少な
くとも1個は確実に抵抗性の電圧降下動作し、コイル
2,3,4に駆動電流I1,I2,I3を供給する。ま
た、上記2つの正帰還ループの一巡伝達利得を極力小さ
く設定し、電流路の切換動作を滑らかに行わせるように
している。
Thus, the overall circuit operation is stabilized. That is, at least one of the three first NMOS power transistors 81, 82, 83 reliably performs a resistive voltage drop operation, and the three second NMOS transistors 81, 82, 83 operate.
At least one of the S-type power transistors 85, 86, 87 reliably performs a resistive voltage drop operation, and supplies drive currents I1, I2, I3 to the coils 2, 3, 4. Further, the loop transmission gain of the two positive feedback loops is set as small as possible so that the current path switching operation is performed smoothly.

【0083】同一相の第1の分配電流信号E1と第2の
分配電流信号G1は、180゜の位相差をもって相補的
に流れる。従って、第1のパワー増幅器11と第2のパ
ワー増幅器15は相補的に動作し、滑らかに連続的に変
化する両方向の駆動電流I1がコイル2に供給される。
同様に、第1の分配電流信号E2と第2の分配電流信号
G2が180゜の位相差をもって相補的に流れ、第1の
パワー増幅器12と第2のパワー増幅器16は相補的に
動作し、滑らかに連続的に変化する両方向の駆動電流I
2がコイル3に供給される。
The first distribution current signal E1 and the second distribution current signal G1 of the same phase flow complementarily with a phase difference of 180 °. Therefore, the first power amplifier 11 and the second power amplifier 15 operate complementarily, and the drive current I1 in both directions, which changes smoothly and continuously, is supplied to the coil 2.
Similarly, the first distributed current signal E2 and the second distributed current signal G2 flow complementarily with a phase difference of 180 °, and the first power amplifier 12 and the second power amplifier 16 operate complementarily, Drive current I in both directions that changes smoothly and continuously
2 is supplied to the coil 3.

【0084】同様に、第1の分配電流信号E3と第2の
分配電流信号G3が180゜の位相差をもって相補的に
流れ、第1のパワー増幅器13と第2のパワー増幅器1
7は相補的に動作し、滑らかに連続的に変化する両方向
の駆動電流I3がコイル4に供給される。このように、
同一相の第1のパワー増幅器と第2のパワー増幅器が同
時に通電状態になることがないので、電圧変換器52の
正極出力端子側と負極出力端子側の間の短絡電流が発生
しない。その結果、パワートランジスタの過剰な発熱や
過電流が生じない。また、滑らかに変化する連続的な駆
動電流I1,I2,I3がコイル2,3,4に供給され
るので、コイル2,3,4におけるスパイク電圧の発生
もなく、寄生素子である第1のパワーダイオード81
d,82d,83dや第2のパワーダイオード85d,
86d,87dを通じた異常電流が流れることもない。
従って、モータの発生駆動力の脈動は著しく小さくな
る。
Similarly, the first distribution current signal E3 and the second distribution current signal G3 flow complementarily with a phase difference of 180 °, and the first power amplifier 13 and the second power amplifier 1
Reference numeral 7 operates complementarily, and the drive current I3 in both directions, which changes smoothly and continuously, is supplied to the coil 4. in this way,
Since the first power amplifier and the second power amplifier of the same phase are not simultaneously energized, no short-circuit current occurs between the positive output terminal side and the negative output terminal side of the voltage converter 52. As a result, excessive heat generation and overcurrent of the power transistor do not occur. In addition, since the smoothly changing continuous drive currents I1, I2, and I3 are supplied to the coils 2, 3, and 4, no spike voltage is generated in the coils 2, 3, and 4, and the first parasitic element, which is a parasitic element, is generated. Power diode 81
d, 82d, 83d and the second power diode 85d,
No abnormal current flows through 86d and 87d.
Therefore, the pulsation of the driving force generated by the motor is significantly reduced.

【0085】動作制御器51は指令信号Adに応動した
動作制御信号Vdを作りだし、電圧変換器52は動作制
御信号Vdに応動してNMOS型スイッチングトランジ
スタ61を高周波PWM動作させ、負極出力端子側の電
位Vgを可変制御する。電圧変換器52の変換直流電圧
(Vcc−Vg)は、並列的に接続された第1のパワー
増幅器11,12,13と並列的に接続された第2のパ
ワー増幅器15,16,17に供給され、選択された第
1のNMOS型パワートランジスタと選択された第2の
NMOS型パワートランジスタを介してコイル2,3,
4への電流路を形成する。その結果、コイル2,3,4
への合成供給電流Ivは、指令信号Adに応動した電圧
変換器52の変換直流電圧(Vcc−Vg)によって制
御される。
The operation controller 51 generates an operation control signal Vd in response to the command signal Ad. The voltage converter 52 operates the NMOS switching transistor 61 in high-frequency PWM in response to the operation control signal Vd. The potential Vg is variably controlled. The converted DC voltage (Vcc-Vg) of the voltage converter 52 is supplied to the first power amplifiers 11, 12, 13 connected in parallel and the second power amplifiers 15, 16, 17 connected in parallel. And the coils 2, 3, via the selected first NMOS power transistor and the selected second NMOS power transistor.
4 to form a current path. As a result, coils 2, 3, 4
Is controlled by the converted DC voltage (Vcc-Vg) of the voltage converter 52 in response to the command signal Ad.

【0086】本実施例では、集積回路化に好適のモータ
構成になっている。まず、パワー素子としてMOS型ス
イッチングトランジスタとMOS型パワートランジスタ
を使用して構成しているので、小さなチップ上に集積回
路化することが可能である。特に、最近の検討により、
MOS型パワー素子を低コストに同一チップ上に集積回
路化して実現できる目処がたってきた。また、電流供給
器30や切換作成器34や分配作成器36や第1の電流
増幅器41,42,43や第2の電流増幅器45,4
6,47や動作制御器51や電圧変換器52や高電圧出
力器53の所要のトランジスタやダイオードや抵抗等の
半導体素子を、上記のMOS型パワートランジスタおよ
びMOS型スイッチングトランジスタと同一のチップ上
に接合分離して集積回路化している。
In this embodiment, the motor configuration is suitable for integration into an integrated circuit. First, since a MOS switching transistor and a MOS power transistor are used as power elements, an integrated circuit can be formed on a small chip. In particular, according to recent reviews,
There has been a prospect that MOS power devices can be realized at low cost by being integrated on the same chip. Further, the current supplier 30, the switching generator 34, the distribution generator 36, the first current amplifiers 41, 42, 43, and the second current amplifiers 45, 4
6, 47, the operation controller 51, the voltage converter 52, and the high-voltage output device 53. The required transistors, semiconductor elements such as diodes and resistors are mounted on the same chip as the MOS power transistor and the MOS switching transistor. It is integrated and integrated into a circuit.

【0087】接合分離した集積回路は、誘電分離した集
積回路に比較して、小さなチップ基板上に高密度に集積
化できる。その結果、安価に実現できる。また、第1の
NMOS型パワートランジスタや第2のNMOS型パワ
ートランジスタとして二重拡散MOS構造の電界効果型
トランジスタを使用し、小さなチップサイズに集積回路
化している。二重拡散MOS構造の電界効果型トランジ
スタを使用した場合には、電流流出端子側から電流流入
端子側に向けて寄生パワーダイオードが形成される。し
かし、電流路の切換を滑らかに行っているので、寄生パ
ワーダイオードの動作を防止し、駆動電流の脈動を小さ
くしている。
The integrated circuit separated from the junction can be integrated at a higher density on a small chip substrate than the integrated circuit separated from the dielectric. As a result, it can be realized at low cost. A field effect transistor having a double-diffused MOS structure is used as the first NMOS power transistor and the second NMOS power transistor, so that an integrated circuit is formed in a small chip size. When a field effect transistor having a double diffusion MOS structure is used, a parasitic power diode is formed from the current outflow terminal to the current inflow terminal. However, since the switching of the current path is performed smoothly, the operation of the parasitic power diode is prevented, and the pulsation of the driving current is reduced.

【0088】また、本実施例では、接合分離部分に形成
される寄生トランジスタ素子の動作を防止し、集積回路
化に適した構成にしている。図8に示したように、接合
分離技術を用いた集積回路は、高密度集積に適した低コ
ストのICを実現できる。しかし、直流電源の負極端子
側(アース電位)に接続された接合分離部分をベース端
子とする多数の寄生トランジスタ素子が形成される欠点
がある。通常、これらの寄生トランジスタが動作しない
ように、逆バイアスされている。しかし、集積されたト
ランジスタの端子電位がアース電位よりもダイオードの
順方向電圧分低くなると、寄生トランジスタが動作し、
他の集積されたトランジスタから電流を抜き取る現象が
生じる。
Further, in this embodiment, the operation of the parasitic transistor element formed in the junction isolation portion is prevented, and the configuration is suitable for integration into an integrated circuit. As shown in FIG. 8, an integrated circuit using the junction separation technology can realize a low-cost IC suitable for high-density integration. However, there is a drawback in that a large number of parasitic transistor elements having a junction terminal connected to the negative terminal side (ground potential) of the DC power supply as a base terminal are formed. Usually, these parasitic transistors are reverse-biased so as not to operate. However, when the terminal potential of the integrated transistor becomes lower than the ground potential by the forward voltage of the diode, the parasitic transistor operates,
A phenomenon occurs in which current is extracted from other integrated transistors.

【0089】モータのように、インダクタンス作用を有
するコイルや変換用インダクタ素子に大電流を供給する
用途では、寄生トランジスタが動作すると、集積された
トランジスタの働きを著しく妨害する恐れがある。本実
施例のNMOS型スイッチングトランジスタ61は、そ
の電流流出端子側を直流電源50の負極端子側に接続さ
れ、その電流流入端子側と変換用インダクタ素子63の
一端が接続され、直流電源50の正極端子側から変換用
インダクタ素子63への磁気エネルギーを補充する電力
供給路を高周波スイッチングする。
In an application such as a motor that supplies a large current to a coil having an inductance function or a conversion inductor element, when a parasitic transistor operates, the function of an integrated transistor may be significantly impaired. The NMOS type switching transistor 61 of the present embodiment has its current outflow terminal side connected to the negative terminal side of the DC power supply 50, its current inflow terminal side connected to one end of the conversion inductor element 63, and the positive terminal of the DC power supply 50. The power supply path for replenishing magnetic energy from the terminal side to the conversion inductor element 63 is switched at high frequency.

【0090】電流路形成回路であるフライホイール用ダ
イオード62は、変換用インダクタ素子63の一端と直
流電源50の正極端子側の間に接続され、NMOS型ス
イッチングトランジスタ61のオン・オフの高周波スイ
ッチング動作に相補的にオフ・オン動作し、変換用イン
ダクタ素子63から変換用コンデンサ素子64への電流
路を形成する。
The flywheel diode 62, which is a current path forming circuit, is connected between one end of the conversion inductor element 63 and the positive terminal side of the DC power supply 50, and the on / off high-frequency switching operation of the NMOS switching transistor 61 is performed. , The current path from the conversion inductor element 63 to the conversion capacitor element 64 is formed.

【0091】変換用コンデンサ素子64の一端と直流電
源50の一端の間に変換直流電位(Vcc−Vg)を出
力し、並列的に接続された3個の第1のパワー増幅器1
1,12,13と並列的に接続された3個の第2のパワ
ー増幅器15,16,17に変換直流電圧を供給する。
これにより、NMOS型スイッチングトランジスタ61
とフライホイール用ダイオード62は、各端子の電位が
直流電源50の負極端子側電位以下にならない。従っ
て、NMOS型スイッチングトランジスタ61が高周波
スイッチングを行っても、寄生トランジスタが動作する
ことはない。
A converted DC potential (Vcc-Vg) is output between one end of the conversion capacitor element 64 and one end of the DC power supply 50, and the three first power amplifiers 1 connected in parallel are output.
The converted DC voltage is supplied to three second power amplifiers 15, 16, and 17 connected in parallel with 1, 12, and 13.
Thereby, the NMOS type switching transistor 61
The potential of each terminal of the flywheel diode 62 does not fall below the negative terminal side potential of the DC power supply 50. Therefore, even if the NMOS switching transistor 61 performs high-frequency switching, the parasitic transistor does not operate.

【0092】また、第1のNMOS型パワートランジス
タや第2のNMOS型パワートランジスタは電流路を滑
らかに切り換えているので、それらの各端子の電位も直
流電源50の負極端子側電位以下にならない。従って、
第1のパワートランジスタや第2のパワートランジスタ
による電流路の切り換えを行っても、寄生トランジスタ
が動作することはない。その結果、スイッチングトラン
ジスタやフライホイール用ダイオードや第1のパワート
ランジスタや第2のパワートランジスタを他のトランジ
スタと一緒に1チップの集積回路化しても、集積回路内
の寄生トランジスタの動作を完全に防止できる。
Since the current paths of the first NMOS power transistor and the second NMOS power transistor are switched smoothly, the potential of their terminals does not fall below the negative terminal side potential of the DC power supply 50. Therefore,
Even if the current path is switched by the first power transistor or the second power transistor, the parasitic transistor does not operate. As a result, even if the switching transistor, the flywheel diode, the first power transistor, and the second power transistor are integrated into one chip with other transistors, the operation of the parasitic transistor in the integrated circuit is completely prevented. it can.

【0093】また、本実施例では、各パワー素子におけ
る発熱を極めて小さくし、集積回路化に適した構成にし
ている。第1のパワー増幅器11,12,13の第1の
NMOS型パワートランジスタ81,82,83は、通
電時に抵抗性の電圧降下動作しているので、第1のパワ
ー増幅器における電力損失は非常に小さい。第2のパワ
ー増幅器15,16,17の第2のNMOS型パワート
ランジスタ85,86,87は、通電時に抵抗性の電圧
降下動作しているので、第2のパワー増幅器における電
力損失は非常に小さい。
Further, in this embodiment, the heat generation in each power element is extremely reduced, and the configuration is suitable for integration into an integrated circuit. Since the first NMOS power transistors 81, 82, and 83 of the first power amplifiers 11, 12, and 13 perform a resistive voltage drop operation when energized, the power loss in the first power amplifier is very small. . Since the second NMOS power transistors 85, 86, 87 of the second power amplifiers 15, 16, 17 perform a resistive voltage drop operation when energized, the power loss in the second power amplifier is very small. .

【0094】電圧変換器52は、NMOS型スイッチン
グトランジスタ61を高周波PWM動作をさせて電圧変
換をしているので、電圧変換に伴う電力損失も非常に小
さい。さらに、NMOS型スイッチングトランジスタ6
1はその通電制御端子(ゲート端子)に与える電圧信号
Swの電圧スイングによりPWM動作をするので、通電
制御端子側への電流供給は極めて少なく、電力損失はほ
とんど生じない。従って、第1のパワー増幅器や第2の
パワー増幅器や電圧変換器における電力損失・発熱が極
めて小さく、パワートランジスタやスイッチングトラン
ジスタを1チップに集積回路化することが可能になる。
また、放熱板等の発熱対策は不要になる。
Since the voltage converter 52 performs the voltage conversion by causing the NMOS switching transistor 61 to perform the high-frequency PWM operation, the power loss accompanying the voltage conversion is very small. Further, the NMOS type switching transistor 6
1 performs the PWM operation by the voltage swing of the voltage signal Sw applied to the conduction control terminal (gate terminal), so that the current supply to the conduction control terminal side is extremely small, and almost no power loss occurs. Therefore, power loss and heat generation in the first power amplifier, the second power amplifier, and the voltage converter are extremely small, and the power transistor and the switching transistor can be integrated into one chip.
Also, it is not necessary to take measures against heat generation such as a heat sink.

【0095】また、本実施例では、電流供給器30は、
指令信号Adに応動して変化する合成供給電流Ivに応
動した電流検出信号Bjを得る電流検出部(抵抗31と
レベル変換回路32)と、電流検出信号Bjに応動した
第1の供給電流信号C1と第2の供給電流信号C2を出
力する供給出力部33を含んで構成している。第1の供
給電流信号C1に応動した第1の増幅電流信号F1,F
2,F3を用いて第1のパワー増幅器11,12,13
の通電を制御し、第2の供給電流信号C2に応動した第
2の増幅電流信号H1,H2,H3を用いて第2のパワ
ー増幅器15,16,17の通電を制御する。
In the present embodiment, the current supply 30
A current detection unit (resistor 31 and level conversion circuit 32) for obtaining a current detection signal Bj in response to a combined supply current Iv that changes in response to the command signal Ad; and a first supply current signal C1 in response to the current detection signal Bj And a supply output section 33 for outputting a second supply current signal C2. First amplified current signals F1, F responsive to the first supply current signal C1
2 and F3, the first power amplifiers 11, 12, 13
Of the second power amplifiers 15, 16 and 17 using the second amplified current signals H1, H2 and H3 responsive to the second supply current signal C2.

【0096】これにより、第1の増幅電流信号の立ち上
がり傾斜部分および立ち下がり傾斜部分、および、第2
の増幅電流信号の立ち上がり傾斜部分および立ち下がり
傾斜部分は、指令信号Adおよび合成電流信号Ivに応
動して傾斜が変わる。従って、モータ起動時のように合
成供給電流Ivが大きい場合であっても、定常制御状態
のように合成供給電流Ivが小さくなった場合であって
も、滑らかに電流路の切換動作を行わせることができ、
駆動電流I1,I2,I3は滑らかに変化する。その結
果、電流路の切り換わりに伴う駆動電流の脈動や駆動力
の脈動は極めて小さくなる。
Thus, the rising slope portion and the falling slope portion of the first amplified current signal, and the second
The rising slope portion and the falling slope portion of the amplified current signal change in slope in response to the command signal Ad and the combined current signal Iv. Therefore, even when the combined supply current Iv is large, such as when the motor is started, or when the combined supply current Iv is small, as in the steady control state, the current path switching operation is performed smoothly. It is possible,
The drive currents I1, I2, I3 change smoothly. As a result, the pulsation of the driving current and the pulsation of the driving force due to the switching of the current path become extremely small.

【0097】また、本実施例では、第1のパワー増幅器
を電界効果型トランジスタによる第1の電界効果型パワ
ー部カレントミラー回路によって構成し、第2のパワー
増幅器を電界効果型トランジスタによる第2の電界効果
型パワー部カレントミラー回路によって構成し、第1の
パワー増幅器11,12,13と第2のパワー増幅器1
5,16,17の電流増幅率のバラツキを小さくした。
また、切換信号に応動して滑らかに変化する3相の第1
の増幅電流信号F1,F2,F3を作りだし、少なくと
も立ち上がり傾斜部分および立ち下がり傾斜部分におい
て滑らかに変化する第1の3相の電流信号F1,F2,
F3を、3個の第1のパワー増幅器11,12,13の
各通電制御端子側にそれぞれ供給した。
In this embodiment, the first power amplifier is constituted by a first field effect type power section current mirror circuit using a field effect transistor, and the second power amplifier is constituted by a second field effect transistor using a field effect transistor. The first power amplifiers 11, 12, and 13 and the second power amplifier 1 are constituted by a field effect type power section current mirror circuit.
Variations in the current amplification factors of 5, 16, and 17 were reduced.
In addition, the first of three phases that smoothly changes in response to the switching signal.
Of the first three-phase current signals F1, F2, and F3 that smoothly change at least in the rising slope portion and the falling slope portion.
F3 was supplied to each of the conduction control terminals of the three first power amplifiers 11, 12, and 13, respectively.

【0098】また、切換信号に応動して滑らかに変化す
る3相の第2の増幅電流信号H1,H2,H3を作りだ
し、少なくとも立ち上がり傾斜部分および立ち下がり傾
斜部分において滑らかに変化する第2の3相の電流信号
H1,H2,H3を、3個の第2のパワー増幅器15,
16,17の各通電制御端子側にそれぞれ供給した。こ
れにより、3個の第1の電界効果型パワートランジスタ
81,82,83および3個の第2の電界効果型パワー
トランジスタ85,86,87による電流路の切換動作
を滑らかに行わせた。その結果、駆動電流の脈動やモー
タ振動は著しく小さくできた。なお、電界効果型パワー
トランジスタを集積回路化することにより、電界効果型
パワー部カレントミラー回路の電流増幅率のバラツキを
さらに低減できる。
In addition, three-phase second amplified current signals H1, H2, and H3 that smoothly change in response to the switching signal are generated, and the second three-phase current signals H2 and H3 that change smoothly at least in the rising slope portion and the falling slope portion. The phase current signals H1, H2, H3 are supplied to three second power amplifiers 15,
16 and 17 were supplied to the respective energization control terminals. As a result, the current path switching operation by the three first field-effect power transistors 81, 82, 83 and the three second field-effect power transistors 85, 86, 87 was smoothly performed. As a result, the pulsation of the driving current and the motor vibration were significantly reduced. By integrating the field-effect power transistor into an integrated circuit, the variation in the current amplification factor of the field-effect power section current mirror circuit can be further reduced.

【0099】また、第1のパワー増幅器と第1の分配制
御ブロックの合成伝達利得および第2のパワー増幅器と
第2の分配制御ブロックの合成伝達利得のバラツキが小
さくなる利点もある。これにより、指令信号Adに応動
して変化するコイルへの合成供給電流Ivに比例もしく
は略比例させて、電流供給器30の第1の供給電流信号
C1と第2の供給電流信号C2を変化させながらも、3
個の第1のMOS型パワートランジスタのうちで少なく
とも1個を確実に抵抗性の電圧降下動作させること、お
よび3個の第2のMOS型パワートランジスタのうちで
少なくとも1個を確実に抵抗性の電圧降下動作させるこ
とができる構成を実現した。
There is also an advantage that variations in the combined transmission gain between the first power amplifier and the first distribution control block and the combined transmission gain between the second power amplifier and the second distribution control block are reduced. As a result, the first supply current signal C1 and the second supply current signal C2 of the current supply 30 are changed in proportion to or approximately in proportion to the combined supply current Iv to the coil that changes in response to the command signal Ad. While 3
Ensuring that at least one of the first MOS-type power transistors is in a resistive voltage drop operation, and that at least one of the three second MOS-type power transistors is of a resistive type. A configuration capable of voltage drop operation has been realized.

【0100】このように構成することにより、起動時の
大電流供給時であっても定常制御時の小電流供給時であ
っても、適切な傾斜部分を持った第1の3相の電流信号
を第1のパワー増幅器の通電制御端子側に供給でき、適
切な傾斜部分を持った第2の3相の電流信号を第2のパ
ワー増幅器の通電制御端子側に供給できる。その結果、
常に、滑らかな傾斜部分を有する脈動の少ない駆動電流
をコイルに供給でき、発生駆動力の脈動は著しく小さく
なる。なお、滑らかな電流路の切り換えを行うために
は、第1の3相の電流信号F1,F2,F3と第2の3
相の電流信号H1,H2,H3の立ち上がり傾斜部分も
しくは立ち下がり傾斜部分は電気角で15゜以上にする
ことが好ましい。
With this configuration, the first three-phase current signal having an appropriate slope portion can be provided regardless of whether a large current is supplied at the time of startup or a small current is supplied during steady-state control. Can be supplied to the conduction control terminal side of the first power amplifier, and a second three-phase current signal having an appropriate slope portion can be supplied to the conduction control terminal side of the second power amplifier. as a result,
A pulsating drive current having a smoothly inclined portion can always be supplied to the coil, and the pulsation of the generated driving force is significantly reduced. In order to smoothly switch the current paths, the first three-phase current signals F1, F2, F3 and the second three-phase
It is preferable that the rising slope portion or the falling slope portion of the phase current signals H1, H2, H3 is set to an electrical angle of 15 ° or more.

【0101】さらに、同一相を形成する電流信号F1と
電流信号H1は、F1の傾斜の開始部分がH1の傾斜の
終了部分に一致もしくは略一致し、H1の傾斜の開始部
分がF1の傾斜の終了部分に一致もしくは略一致するよ
うに、相補的に流れることが最も好ましい。電流信号F
2と電流信号H2、および、電流信号F3と電流信号H
3についても同様である。
Further, the current signal F1 and the current signal H1 forming the same phase are such that the start of the slope of F1 coincides or substantially coincides with the end of the slope of H1, and the start of the slope of H1 is the slope of F1. Most preferably, they flow complementarily so as to match or substantially match the end portion. Current signal F
2 and the current signal H2, and the current signal F3 and the current signal H
The same applies to No. 3.

【0102】また、本実施例では、第1の電流増幅器を
第1の増幅部カレントミラー回路によって構成し、第2
の電流増幅器を第2の増幅部カレントミラー回路によっ
て構成し、電流増幅率のバラツキを小さくした。従っ
て、集積回路化に適した構成になっている。これによ
り、電流供給器30の第1の供給電流信号C1と第2の
供給電流信号C2を指令信号Adに応動したコイルへの
合成供給電流に比例して変化させ、3個の第1のMOS
型パワートランジスタのうちで少なくとも1個および3
個の第2のMOS型パワートランジスタのうちで少なく
とも1個を確実に抵抗性の電圧降下動作させた。その結
果、第1のMOS型パワートランジスタと第2のMOS
型パワートランジスタによる電流路の滑らかな切換動作
は極めて安定になる。
Further, in the present embodiment, the first current amplifier is constituted by the first current mirror circuit of the first amplification section,
Is constituted by the second current mirror circuit of the second amplifying unit to reduce the variation of the current amplification factor. Therefore, the configuration is suitable for integration into an integrated circuit. Thus, the first supply current signal C1 and the second supply current signal C2 of the current supply 30 are changed in proportion to the combined supply current to the coil in response to the command signal Ad, and the three first MOSs
At least one and three of the type power transistors
At least one of the second MOS power transistors was reliably operated in a resistive voltage drop operation. As a result, the first MOS power transistor and the second MOS
The smooth switching operation of the current path by the type power transistor becomes extremely stable.

【0103】さらに、本実施例では、分配作成器36を
工夫し、同一相の第1の増幅電流信号と第2の増幅電流
信号が180゜の位相差を有し、相補的に滑らかに切り
かわるように変化させ、かつ、第1の増幅電流信号と第
2の増幅電流信号の一方は必ず零にした。これにより、
同一相の第1のパワー増幅器と第2のパワー増幅器が同
時に通電状態になることが生じない。その結果、短絡電
流が発生しないので、パワートランジスタの電流破壊や
熱破壊は生じない。
Further, in the present embodiment, the distribution generator 36 is devised so that the first amplified current signal and the second amplified current signal of the same phase have a phase difference of 180 °, and are complementarily and smoothly cut. It was changed so that one of the first amplified current signal and the second amplified current signal was always zero. This allows
The first power amplifier and the second power amplifier in the same phase do not simultaneously become energized. As a result, no short-circuit current is generated, so that current destruction or thermal destruction of the power transistor does not occur.

【0104】なお、本実施例では、第1のパワー増幅器
11,12,13と第2のパワー増幅器15,16,1
7と電流供給器30と切換作成器34と分配作成器36
(第1の分配器37と第2の分配器38)と第1の電流
増幅器41,42,43と第2の電流増幅器45,4
6,47と動作制御器51と電圧変換器52と高電圧出
力器53によって、3相の負荷(コイル2,3,4)へ
の駆動電流を供給する駆動回路を形成した。また、直流
電源50と電圧変換器52は、電圧変換器52の正極出
力端子側と負極出力端子側の間に所要の変換直流電圧
(Vcc−Vg)を供給する電圧供給ブロックを形成し
ている。これらの構成は、適時変更が可能である。な
お、本実施例の切換作成器34は、磁電変換素子を使用
した位置検出部100を含んで構成した。しかし、その
ような素子を用いることなく、たとえば、コイル2,
3,4に生じる逆起電力を利用して3相の切換信号を作
り出しても良い。
In this embodiment, the first power amplifiers 11, 12, 13 and the second power amplifiers 15, 16, 1, 1
7, current supply 30, switching generator 34, distribution generator 36
(The first distributor 37 and the second distributor 38), the first current amplifiers 41, 42, 43, and the second current amplifiers 45, 4
6, 47, the operation controller 51, the voltage converter 52, and the high voltage output unit 53 form a drive circuit for supplying a drive current to the three-phase load (coils 2, 3, 4). The DC power supply 50 and the voltage converter 52 form a voltage supply block that supplies a required converted DC voltage (Vcc−Vg) between the positive output terminal side and the negative output terminal side of the voltage converter 52. . These configurations can be changed as needed. Note that the switching creator 34 of the present embodiment is configured to include the position detection unit 100 using a magnetoelectric conversion element. However, without using such an element, for example, the coil 2,
A three-phase switching signal may be created by using the back electromotive force generated in 3, 4.

【0105】また、3相の第1の増幅電流信号F1,F
2,F3もしくは3相の第2の増幅電流信号H1,H
2,H3は、立ち上がり傾斜部分および立ち下がり傾斜
部分において時間的に傾斜を持って切り換わればよい。
これにより、駆動電流I1,I2,I3も立ち上がり傾
斜部分および立ち下がり傾斜部分において時間的に傾斜
を持って滑らかに電流路を切り換えていく。さらに、駆
動電流の極性が変化する時に連続的に電流値を変化させ
ることが好ましいが、同一相の第1の増幅電流信号と第
2の増幅電流信号が同時に零になる期間があり、その相
の駆動電流を零にする時間が存在してもかまわない。
The three-phase first amplified current signals F1, F
2, F3 or three-phase second amplified current signals H1, H
2 and H3 may be switched with a temporal gradient in the rising slope portion and the falling slope portion.
As a result, the drive currents I1, I2, and I3 also switch the current paths smoothly with a temporal gradient in the rising slope portion and the falling slope portion. Further, it is preferable that the current value be continuously changed when the polarity of the drive current is changed. However, there is a period in which the first amplified current signal and the second amplified current signal of the same phase become zero at the same time. There may be a time for reducing the drive current of the drive to zero.

【0106】また、本実施例において、第1のパワー増
幅器11,12,13や第2のパワー増幅器15,1
6,17は図1に示された構成に限らず、種々の変形が
可能である。たとえば、第1のパワー増幅器11,1
2,13や第2のパワー増幅器15,16,17のそれ
ぞれの代わりに、図22に示した構成のパワー増幅器1
000を使用しても良い。パワー増幅器1000はNM
OS型パワートランジスタ1010とNMOS型トラン
ジスタ1011と抵抗1012によって電界効果型パワ
ー部カレントミラー回路を構成している。
In the present embodiment, the first power amplifiers 11, 12, 13 and the second power amplifiers 15, 1, 1
6 and 17 are not limited to the configuration shown in FIG. 1 and various modifications are possible. For example, the first power amplifier 11, 1
2 and 13 and the second power amplifiers 15, 16, and 17, instead of the power amplifier 1 having the configuration shown in FIG.
000 may be used. Power amplifier 1000 is NM
The OS-type power transistor 1010, the NMOS-type transistor 1011 and the resistor 1012 constitute a field-effect type power section current mirror circuit.

【0107】電界効果型パワー部カレントミラー回路1
000は、電界効果型パワートランジスタ1010の制
御端子側が電界効果型トランジスタ1011の制御端子
側に(直接あるいは例えば抵抗などの何らかの要素を介
して)接続され、電界効果型トランジスタ1011の電
流路端子対の一方の端子側が電界効果型パワートランジ
スタ1010の電流路端子対の一方の端子側に抵抗10
12を介して接続され、電界効果型トランジスタ101
1の電流路端子対のもう一方の端子側がパワー増幅器1
000の通電制御端子側に(直接あるいは何らかの要素
を介して)接続され、かつ電界効果型トランジスタ10
11の制御端子側がパワー増幅器1000の通電制御端
子側に(直接あるいは何らかの要素を介して)接続され
るように構成されている。この電界効果型パワー部カレ
ントミラー回路は、セルサイズの比よりも比較的大きな
電流増幅率を有している。これにより、パワー増幅器へ
の入力電流を小さくできる利点がある。
Field effect type power section current mirror circuit 1
000, the control terminal side of the field-effect power transistor 1010 is connected to the control terminal side of the field-effect transistor 1011 (directly or through some element such as a resistor), and the current path terminal pair of the field-effect transistor 1011 One terminal side is connected to one terminal side of the current path terminal pair of the field effect type power transistor 1010 by a resistor 10.
12 and a field-effect transistor 101
The other terminal side of the current path terminal pair 1 is a power amplifier 1
000 (directly or through some element) and the field-effect transistor 10
The control terminal side of the power amplifier 1000 is connected (directly or through some element) to the control terminal side of the power amplifier 1000. This field effect type power section current mirror circuit has a current amplification ratio relatively larger than the cell size ratio. Thereby, there is an advantage that the input current to the power amplifier can be reduced.

【0108】また、たとえば、図23に示した構成のパ
ワー増幅器1100を使用しても良い。パワー増幅器1
100はNMOS型パワートランジスタ1110とNM
OS型トランジスタ1111と抵抗1112によって電
界効果型パワー部カレントミラー回路を構成している。
電界効果型パワー部カレントミラー回路1100は、電
界効果型パワートランジスタ1110の制御端子側が電
界効果型トランジスタ1111の制御端子側に(直接あ
るいは何らかの要素を介して)接続され、電界効果型ト
ランジスタ1111の電流路端子対の一方の端子側がパ
ワー増幅器1100の通電制御端子側に抵抗1112を
介して接続され、電界効果型トランジスタ1111の電
流路端子対のもう一方の端子側が電界効果型パワートラ
ンジスタ1110の電流路端子対の一方の端子側に(直
接あるいは何らかの要素を介して)接続され、かつ電界
効果型トランジスタ1111の制御端子側がパワー増幅
器1110の通電制御端子側に(直接あるいは何らかの
要素を介して)接続されるように構成されている。
For example, power amplifier 1100 having the configuration shown in FIG. 23 may be used. Power amplifier 1
100 is an NMOS type power transistor 1110 and NM
The OS-type transistor 1111 and the resistor 1112 constitute a field-effect power section current mirror circuit.
In the field effect type power section current mirror circuit 1100, the control terminal side of the field effect type power transistor 1110 is connected (directly or through some element) to the control terminal side of the field effect type transistor 1111, and the current of the field effect type transistor 1111 is changed. One terminal of the power path terminal pair is connected to the conduction control terminal of the power amplifier 1100 via the resistor 1112, and the other terminal of the current path terminal pair of the field effect transistor 1111 is connected to the current path of the field effect power transistor 1110. The control terminal side of the field-effect transistor 1111 is connected (directly or through some element) to the one terminal side of the terminal pair (directly or through some element), and the control terminal side of the field effect transistor 1111 is connected to the power supply control terminal side of the power amplifier 1110. It is configured to:

【0109】この電界効果型パワー部カレントミラー回
路は、通電制御端子側への入力電流が小さい内は所定の
電流増幅率を有し、入力電流が大きくなると、その電流
増幅率が急激に大きくなる。なお、NMOS型パワート
ランジスタ1010やNMOS型パワートランジスタ1
110は二重拡散NチャンネルMOS構造の電界効果型
パワートランジスタによって構成でき、集積回路化は容
易である。
This field effect type power section current mirror circuit has a predetermined current amplification factor while the input current to the conduction control terminal side is small, and the current amplification factor sharply increases as the input current increases. . The NMOS power transistor 1010 and the NMOS power transistor 1
110 can be constituted by a field effect type power transistor having a double diffusion N-channel MOS structure, and is easily integrated.

【0110】また、本実施例において、電圧変換器52
の電流路形成回路であるフライホイール用ダイオード6
2の部分には、種々の変形が可能である。たとえば、フ
ライホイール用ダイオード62の代わりに図26に示し
た構成のNMOS型同期整流トランジスタ1400を使
用し、PWM部65からの信号によって、スイッチング
トランジスタ61のオン・オフのスイッチング動作と相
補的に同期整流トランジスタ1400をオフ・オンのス
イッチング動作させることが可能である。同期整流トラ
ンジスタ1400は二重拡散NチャンネルMOS構造の
電界効果型パワートランジスタによって構成され、同期
整流トランジスタ1400の電流入力出力端子間に寄生
ダイオード1400dが逆接続されて接続されている。
この寄生ダイオード1400dによって、フライホイー
ル用ダイオードの効果を得ることもできる。
In the present embodiment, the voltage converter 52
Flywheel diode 6 which is the current path forming circuit of FIG.
Various modifications can be made to the portion 2. For example, an NMOS type synchronous rectification transistor 1400 having the configuration shown in FIG. The rectifying transistor 1400 can be turned on and off. The synchronous rectification transistor 1400 is constituted by a field effect type power transistor having a double-diffused N-channel MOS structure, and a parasitic diode 1400d is reversely connected between the current input and output terminals of the synchronous rectification transistor 1400.
With the parasitic diode 1400d, the effect of the flywheel diode can also be obtained.

【0111】また、たとえば、図27に示した構成のP
MOS型同期整流トランジスタ1500を使用し、PW
M部65からの信号によって、スイッチングトランジス
タ61のオン・オフのスイッチング動作と相補的に同期
整流トランジスタ1500をオフ・オンのスイッチング
動作させることが可能である。同期整流トランジスタ1
500は二重拡散PチャンネルMOS構造の電界効果型
パワートランジスタによって構成され、同期整流トラン
ジスタ1500の電流入力出力端子間に寄生ダイオード
1500dが逆接続されて接続されている。この寄生ダ
イオード1500dによって、フライホイール用ダイオ
ードの効果を得ることもできる。また、同期整流トラン
ジスタ1400や1500を集積回路化することは容易
である。
Further, for example, the P of the configuration shown in FIG.
Using MOS type synchronous rectification transistor 1500, PW
By the signal from the M unit 65, the synchronous rectification transistor 1500 can be turned on and off in a complementary manner to the on / off switching operation of the switching transistor 61. Synchronous rectification transistor 1
Reference numeral 500 denotes a field effect type power transistor having a double-diffused P-channel MOS structure, and a parasitic diode 1500d is reversely connected between the current input and output terminals of the synchronous rectification transistor 1500. The effect of the diode for the flywheel can be obtained by the parasitic diode 1500d. Further, it is easy to integrate the synchronous rectification transistors 1400 and 1500 into an integrated circuit.

【0112】また、電流供給器30の構成は図1に示し
たものに限定されず、各種の変形が可能である。図1の
電流供給器30は、たとえば、図28に示した構成の電
流供給器950に置き換えても良い。電流供給器950
は、指令信号Adと電圧源951の電圧の差電圧に比例
もしくは略比例した電流信号Bkをレベル変換部952
によって作りだし、供給出力部953によって電流信号
Bkに比例もしくは略比例した第1の供給電流信号C1
と第2の供給電流信号C2を出力する。すなわち、指令
信号Adに直接応動した第1の供給電流信号C1と第2
の供給電流信号C2を得ている。なお、電流供給器95
0の具体的な構成は、前述の図3に示した電流供給器3
0の構成と同様であり、詳細な説明は省略する。
The configuration of the current supply 30 is not limited to that shown in FIG. 1, and various modifications are possible. The current supply device 30 in FIG. 1 may be replaced with, for example, a current supply device 950 having the configuration shown in FIG. Current supply 950
Converts a current signal Bk proportional to or substantially proportional to the difference voltage between the command signal Ad and the voltage of the voltage source 951 into a level converter 952.
And a first supply current signal C1 proportional or substantially proportional to the current signal Bk by the supply output unit 953.
And the second supply current signal C2. That is, the first supply current signal C1 directly responding to the command signal Ad and the second
Is obtained. Note that the current supply 95
0 is a specific configuration of the current supply unit 3 shown in FIG.
0 and the detailed description is omitted.

【0113】《実施例2》図9から図12に本発明の実
施例2のモータを示す。図9に全体構成を示す。本実施
例2では、動作制御器310に変調部300を設け、電
圧変換器52の変換直流電圧を被変調信号に応動して変
化するようにした。その他の構成において、前述の実施
例1と同様なものには同一の番号を付し、詳細な説明を
省略する。
Embodiment 2 FIGS. 9 to 12 show a motor according to Embodiment 2 of the present invention. FIG. 9 shows the overall configuration. In the second embodiment, the modulation section 300 is provided in the operation controller 310, and the converted DC voltage of the voltage converter 52 is changed in response to the modulated signal. In other configurations, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0114】図9の動作制御器310は、指令信号Ad
と後述の被変調電流信号Pmに応動した動作制御信号V
dを出力する。電圧変換器52は、動作制御信号Vdに
応動してNMOS型スイッチングトランジスタ61を高
周波スイッチング動作させる。電圧変換器52は、直流
電源50の直流電圧Vccを電力供給源として、NMO
S型スイッチングトランジスタ61のPWMスイッチン
グ動作に応動した変換直流電圧(Vcc−Vg)を作り
出す。
The operation controller 310 shown in FIG.
And an operation control signal V corresponding to a modulated current signal Pm to be described later.
Output d. The voltage converter 52 causes the NMOS switching transistor 61 to perform a high-frequency switching operation in response to the operation control signal Vd. The voltage converter 52 uses the DC voltage Vcc of the DC power supply 50 as a power supply
A converted DC voltage (Vcc-Vg) corresponding to the PWM switching operation of the S-type switching transistor 61 is generated.

【0115】図10に動作制御器310と電圧変換器5
2の具体的な構成を示す。動作制御器310の差動増幅
回路292は、指令信号Adと基準電圧源291の電圧
値を比較し、その差電圧を増幅して増幅信号Vfを出力
する。変調部300は、移動体1の移動動作に応動して
アナログ的に変化する被変調電流信号Pmを出力する。
被変調電流信号Pmは合成部295の抵抗296に供給
され、抵抗296の端子に動作制御信号Vdを作り出し
ている。すなわち、動作制御信号Vdは、指令信号Ad
と被変調電流信号Pmに応動して変化する。動作制御信
号Vdは、電圧変換器52に供給される。なお、コンデ
ンサ293は差動増幅回路292においてフィルタを形
成している。
FIG. 10 shows the operation controller 310 and the voltage converter 5.
2 shows a specific configuration. The differential amplifier circuit 292 of the operation controller 310 compares the command signal Ad with the voltage value of the reference voltage source 291 and amplifies the difference voltage to output an amplified signal Vf. The modulator 300 outputs a modulated current signal Pm that changes in an analog manner in response to the moving operation of the moving body 1.
The modulated current signal Pm is supplied to the resistor 296 of the synthesizing unit 295, and generates an operation control signal Vd at a terminal of the resistor 296. That is, the operation control signal Vd is the command signal Ad.
And in response to the modulated current signal Pm. The operation control signal Vd is supplied to the voltage converter 52. Note that the capacitor 293 forms a filter in the differential amplifier circuit 292.

【0116】図11に変調部300の具体的な構成を示
す。変調部300は、移動体1の回転移動に同期して変
化する変調信号R1,R2,R3を得る変調作成回路3
91と、振幅電流信号Lmを作る振幅回路392と、変
調信号R1,R2,R3に応動して振幅電流信号Lmを
変調した被変調電流信号Pmを出力する被変調出力回路
393を含んで構成されている。
FIG. 11 shows a specific configuration of the modulation section 300. The modulation unit 300 includes a modulation generation circuit 3 that obtains modulation signals R1, R2, and R3 that change in synchronization with the rotational movement of the moving body 1.
91, an amplitude circuit 392 that generates an amplitude current signal Lm, and a modulated output circuit 393 that outputs a modulated current signal Pm obtained by modulating the amplitude current signal Lm in response to the modulation signals R1, R2, and R3. ing.

【0117】変調作成回路391のトランジスタ32
1,322は、切換作成器34の位置検出信号Ja1,
Ja2に応動して、定電流源317の電流をコレクタ側
に分配する。トランジスタ321,322のコレクタ電
流は、トランジスタ324,325のカレントミラー回
路によって比較される。両者の差電流の絶対値はトラン
ジスタ325,326,327,328,329,33
0による絶対値回路を介して出力され、抵抗361に電
圧信号R1を作り出す。すなわち、電圧信号R1は位置
検出信号Ja1の絶対値に対応している。
Transistor 32 of modulation creating circuit 391
1, 322 are the position detection signals Ja1,
In response to Ja2, the current of the constant current source 317 is distributed to the collector side. The collector currents of the transistors 321 and 322 are compared by the current mirror circuit of the transistors 324 and 325. The absolute value of the difference current between the two is determined by transistors 325, 326, 327, 328, 329, 33
It is output through an absolute value circuit by 0 and produces a voltage signal R1 at the resistor 361. That is, the voltage signal R1 corresponds to the absolute value of the position detection signal Ja1.

【0118】同様に、トランジスタ331〜340,定
電流源318,抵抗362は、位置検出信号Jb1の絶
対値に対応した電圧信号R2を抵抗362の端子に作り
出す。同様に、トランジスタ341〜350,定電流源
319,抵抗363は、位置検出信号Jc1の絶対値に
対応した電圧信号R3を抵抗363の端子に作り出す。
すなわち、電圧信号R1,R2,R3は3相の位置検出
信号Ja1,Jb1,Jc1に応動した3相の絶対値信
号になる。
Similarly, the transistors 331 to 340, the constant current source 318, and the resistor 362 generate a voltage signal R2 corresponding to the absolute value of the position detection signal Jb1 at the terminal of the resistor 362. Similarly, the transistors 341 to 350, the constant current source 319, and the resistor 363 generate a voltage signal R3 corresponding to the absolute value of the position detection signal Jc1 at the terminal of the resistor 363.
That is, the voltage signals R1, R2, and R3 are three-phase absolute value signals responsive to the three-phase position detection signals Ja1, Jb1, and Jc1.

【0119】振幅回路392は、被変調電流信号Pmの
振幅を決める振幅電流信号Lmを出力する(具体的な構
成は後述する)。被変調出力回路393のトランジスタ
371,372,373,374とダイオード375,
376は、3相の絶対値電圧信号R1,R2,R3と所
定電圧(ここでは、抵抗361,362,363の共通
接続端子の電圧)を比較し、比較結果に応動して振幅電
流信号Lmをトランジスタ371,372,373,3
74のコレクタ側に分流する。トランジスタ371,3
72,373のコレクタは共通接続され、その合成電流
とトランジスタ374のコレクタ電流がトランジスタ3
77,378のカレントミラー回路によって比較され、
その差電流がトランジスタ379,380のカレントミ
ラー回路を介して被変調電流信号Pmとして出力され
る。
The amplitude circuit 392 outputs an amplitude current signal Lm that determines the amplitude of the modulated current signal Pm (a specific configuration will be described later). The transistors 371, 372, 373, and 374 of the modulated output circuit 393 and the diode 375
376 compares the three-phase absolute value voltage signals R1, R2, and R3 with a predetermined voltage (here, the voltage of the common connection terminal of the resistors 361, 362, and 363), and responds to the comparison result to generate the amplitude current signal Lm. Transistors 371, 372, 373, 3
74 is diverted to the collector side. Transistors 371, 3
The collectors of the transistors 72 and 373 are connected in common.
77,378 compared by the current mirror circuit,
The difference current is output as the modulated current signal Pm via the current mirror circuit of the transistors 379 and 380.

【0120】これにより、被変調電流信号Pmは移動体
の回転移動動作に同期して振幅をアナログ的に変化させ
る。特に、トランジスタ371,372,373,37
4とダイオード375,376の構成により、3相の絶
対値電圧信号R1,R2,R3の最小値と振幅回路38
9の振幅電流信号Lmの乗算結果に応じて被変調電流信
号Pmは変化する。3相の絶対値電圧信号R1,R2,
R3の最小値は、位置検出信号の一周期の変化に対して
6回変化する高調波信号である。従って、被変調電流信
号Pmは、振幅電流信号Lmに比例したピーク振幅を有
し、位置検出信号の一周期(電気角360度)当たり6
回、アナログ的に変化する高調波信号になる。この回数
は、第1のパワートランジスタと第2のパワートランジ
スタによるコイル2,3,4への電流路の切換回数に対
応している。
Thus, the amplitude of the modulated current signal Pm is changed in an analog manner in synchronization with the rotational movement of the moving body. In particular, transistors 371, 372, 373, 37
4 and the diodes 375 and 376, the minimum value of the three-phase absolute value voltage signals R1, R2 and R3 and the amplitude circuit 38.
The modulated current signal Pm changes in accordance with the result of multiplication of the amplitude current signal Lm of No. 9. Three-phase absolute value voltage signals R1, R2,
The minimum value of R3 is a harmonic signal that changes six times for one cycle of the position detection signal. Therefore, the modulated current signal Pm has a peak amplitude proportional to the amplitude current signal Lm, and is 6 times per cycle of the position detection signal (360 electrical degrees).
Times, it becomes a harmonic signal that changes in an analog manner. This number of times corresponds to the number of times the first power transistor and the second power transistor switch the current paths to the coils 2, 3, and 4.

【0121】図12に振幅回路392の具体的な構成の
一例を示す。振幅回路392の電圧電流変換回路401
は、電圧変換器52の正極出力端子側と負極出力端子側
の間の変換直流電圧に比例した電流信号L1を流出方向
に出力する。電圧電流変換回路402は、合成供給電流
Ivに比例した電流信号L2を流入方向に出力する。
FIG. 12 shows an example of a specific configuration of the amplitude circuit 392. Voltage-current converter 401 of amplitude circuit 392
Outputs a current signal L1 proportional to the converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage converter 52 in the outflow direction. The voltage-current conversion circuit 402 outputs a current signal L2 proportional to the combined supply current Iv in the inflow direction.

【0122】定電流源403は所定値の電流信号L3を
流入方向に出力する。従って、振幅回路392の振幅電
流信号Lmは、電流信号L1,L2,L3が流入・流出
方向を含めて演算合成され、Lm=|L1|−|L2|
−|L3|になる。ここに、|A|は信号Aの絶対値を
意味する。また、電流信号|L1|は電圧変換器52の
変換直流電圧に相当させ、電流信号|L2|はコイルの
内部抵抗や抵抗31での電圧降下に相当させ、電流信号
|L3|は電流路を形成している第1のパワートランジ
スタや第2のパワートランジスタにおける抵抗性の電圧
降下(オン電圧)に相当させている。
The constant current source 403 outputs a current signal L3 having a predetermined value in the inflow direction. Therefore, as for the amplitude current signal Lm of the amplitude circuit 392, the current signals L1, L2 and L3 are arithmetically synthesized including the inflow and outflow directions, and Lm = | L1 |-| L2 |
− | L3 |. Here, | A | means the absolute value of signal A. The current signal | L1 | corresponds to the converted DC voltage of the voltage converter 52, the current signal | L2 | corresponds to the internal resistance of the coil and the voltage drop at the resistor 31, and the current signal | L3 | This corresponds to a resistive voltage drop (on-voltage) in the formed first power transistor and the second power transistor.

【0123】その結果、振幅回路392は、電流が通電
されているコイルに発生している逆起電力の大きさを推
定する逆起電力推定機構を構成し、振幅電流信号Lmは
逆起電力の大きさに応動した電流信号になっている。従
って、図11の被変調電流信号Pmは、移動体1の移動
動作に応動してアナログ的に変化し、コイルの逆起電力
の大きさに応動したピーク振幅を有する高調波信号にな
っている。また、図10の動作制御信号Vdは、指令信
号Adと被変調電流信号Pmの両者に応動して変化す
る。
As a result, the amplitude circuit 392 constitutes a back electromotive force estimating mechanism for estimating the magnitude of the back electromotive force generated in the coil through which the current is supplied. The current signal responds to the magnitude. Therefore, the modulated current signal Pm in FIG. 11 changes in an analog manner in response to the moving operation of the moving body 1 and is a harmonic signal having a peak amplitude corresponding to the magnitude of the back electromotive force of the coil. . The operation control signal Vd in FIG. 10 changes in response to both the command signal Ad and the modulated current signal Pm.

【0124】図10の電圧変換器52のPWM部65
は、三角波発生回路301と比較回路302を含んで構
成されている。比較回路302は、三角波発生回路30
1の三角波信号Vhと動作制御器51の動作制御信号V
dを比較し、動作制御信号Vdに応動したPWM電圧信
号Swを作り出す。PWM信号SwはNMOS型スイッ
チングトランジスタ61の通電制御端子側に供給され、
PWM信号Swに応動してNMOS型スイッチングトラ
ンジスタ61はオン・オフ動作する。
The PWM section 65 of the voltage converter 52 shown in FIG.
Includes a triangular wave generation circuit 301 and a comparison circuit 302. The comparison circuit 302 includes the triangular wave generation circuit 30
1 and the operation control signal V of the operation controller 51.
d is compared to generate a PWM voltage signal Sw corresponding to the operation control signal Vd. The PWM signal Sw is supplied to the conduction control terminal side of the NMOS switching transistor 61,
The NMOS switching transistor 61 is turned on / off in response to the PWM signal Sw.

【0125】NMOS型スイッチングトランジスタ61
は、その電流流出端子側を直流電源50の負極端子側に
接続され、その電流流入端子側と変換用インダクタ素子
63の一端が接続され、直流電源50の正極端子側から
変換用インダクタ素子63への磁気エネルギーを補充す
る電力供給路を高周波スイッチングする。
NMOS switching transistor 61
The current outflow terminal side is connected to the negative terminal side of the DC power supply 50, the current inflow terminal side is connected to one end of the conversion inductor element 63, and from the positive terminal side of the DC power supply 50 to the conversion inductor element 63. The high frequency switching of the power supply path for replenishing the magnetic energy is performed.

【0126】フライホイール用ダイオード62は、変換
用インダクタ素子63の一端と直流電源50の正極端子
側の間に接続され、NMOS型スイッチングトランジス
タ61のオン・オフの高周波スイッチング動作に相補的
にオフ・オン動作し、変換用インダクタ素子63から変
換用コンデンサ素子64への電流路を形成する。NMO
S型スイッチングトランジスタ61が高周波スイッチン
グに伴う変換用インダクタ素子63の磁気エネルギーの
増加・減少によって、変換用コンデンサ素子64の一端
と直流電源50の一端の間に変換直流電圧(Vcc−V
g)を出力する。
The flywheel diode 62 is connected between one end of the conversion inductor element 63 and the positive terminal of the DC power supply 50, and is turned off in a complementary manner to the on / off high-frequency switching operation of the NMOS switching transistor 61. It turns on to form a current path from the conversion inductor element 63 to the conversion capacitor element 64. NMO
The S-type switching transistor 61 increases / decreases the magnetic energy of the conversion inductor element 63 accompanying the high-frequency switching, so that the converted DC voltage (Vcc-V) is applied between one end of the conversion capacitor element 64 and one end of the DC power supply 50.
g) is output.

【0127】従って、図9の電圧変換器52は、指令信
号Adと被変調電流信号Pmに応動してNMOS型スイ
ッチングトランジスタ61を高周波PWM動作させ、正
極出力端子側と負極出力端子側の間の変換直流電圧(V
cc−Vg)を可変制御する。また、PWM動作するN
MOS型スイッチングトランジスタ61と変換用インダ
クタ素子63を用いて電圧変換しているので、電圧変換
器52における電力損失は小さい。特に、PWM信号S
wによりNMOS型スイッチングトランジスタ61を完
全にオン・オフ動作させているので、スイッチングトラ
ンジスタ61の発熱も極めて小さくなる。
Accordingly, the voltage converter 52 of FIG. 9 operates the NMOS switching transistor 61 in a high-frequency PWM operation in response to the command signal Ad and the modulated current signal Pm, and operates between the positive output terminal side and the negative output terminal side. Conversion DC voltage (V
cc-Vg). In addition, N for PWM operation
Since voltage conversion is performed using the MOS switching transistor 61 and the conversion inductor element 63, power loss in the voltage converter 52 is small. In particular, the PWM signal S
Since the NMOS-type switching transistor 61 is completely turned on / off by w, the heat generation of the switching transistor 61 is extremely small.

【0128】ここで、動作制御器310は変調部300
を含んで構成され、被変調電流信号Pmに応動した動作
制御信号Vdを作りだす。電圧変換器52は動作制御信
号Vdに応動してNMOS型スイッチングトランジスタ
61を高周波PWM動作させ、負極出力端子側の電位V
gを可変制御する。従って、電圧変換器52の負極出力
端子側の電位Vgおよび変換直流電圧(Vcc−Vg)
は、被変調電流信号Pmに応動して変化する。
Here, the operation controller 310 controls the modulation section 300
And generates an operation control signal Vd corresponding to the modulated current signal Pm. In response to the operation control signal Vd, the voltage converter 52 causes the NMOS switching transistor 61 to perform a high-frequency PWM operation, and the potential V on the negative output terminal side.
g is variably controlled. Therefore, the potential Vg on the negative output terminal side of the voltage converter 52 and the converted DC voltage (Vcc-Vg)
Changes in response to the modulated current signal Pm.

【0129】電圧変換器52の変換直流電圧(Vcc−
Vg)は、並列的に接続された第1のパワー増幅器1
1,12,13と並列的に接続された第2のパワー増幅
器15,16,17に供給され、選択された第1のNM
OS型パワートランジスタと選択された第2のNMOS
型パワートランジスタが抵抗性の電圧降下動作し、コイ
ル2,3,4への電流路を形成する。変調部300の被
変調電流信号Pmは、電圧変換器52の変換直流電圧に
応動して変化し、通電されたコイルの逆起電力の大きさ
に応動したピーク振幅を有している。また、被変調電流
信号Pmは、移動体1の移動動作に同期して変化する高
調波信号にされている。これにより、通電状態にあるコ
イルに生じる逆起電力のリップル分の影響を相殺・補償
するように作用させている。これについて説明する。
The converted DC voltage (Vcc-
Vg) is the first power amplifier 1 connected in parallel.
The first NM is supplied to second power amplifiers 15, 16, 17 connected in parallel with
OS-type power transistor and selected second NMOS
The type power transistor performs a resistive voltage drop operation to form a current path to the coils 2, 3, 4. The modulated current signal Pm of the modulation section 300 changes in response to the converted DC voltage of the voltage converter 52, and has a peak amplitude corresponding to the magnitude of the back electromotive force of the energized coil. The modulated current signal Pm is a harmonic signal that changes in synchronization with the moving operation of the moving body 1. As a result, the effect of the ripple of the back electromotive force generated in the coil in the energized state is offset and compensated. This will be described.

【0130】各相のコイル2,3,4にはそれぞれ所定
の位相差の正弦波状の逆起電力が生じるが、電圧変換器
52の変換直流電圧が印加される電流路を形成されたコ
イルの合成の逆起電力は、電流路の切換に伴ってリップ
ル分を有している。そのため、コイルへの駆動電流が合
成の逆起電力のリップル分の影響を受けて脈動し、発生
駆動力に大きな脈動が生じることが分かった。そこで、
電圧変換器52の変換直流電圧(Vcc−Vg)を変調
部300の被変調電流信号Pmに応動して変化させ、通
電状態にあるコイルに生じる逆起電力のリップル分の影
響を相殺・補償させた。特に、被変調電流信号Pmを電
圧変換器52の変換直流電圧に応動して変化させ、被変
調電流信号Pmのピーク振幅を逆起電力の大きさに応動
させることにより、逆起電力の影響を正確に補償できる
ようにした。その結果、駆動力の脈動が大幅に小さくな
り、振動の少ない高性能なモータを実現できる。
A sine-wave-like back electromotive force having a predetermined phase difference is generated in each of the coils 2, 3, and 4 of each phase, but the coils having a current path to which the converted DC voltage of the voltage converter 52 is applied are formed. The combined back electromotive force has a ripple component as the current path is switched. Therefore, it was found that the drive current to the coil pulsated under the influence of the ripple of the combined back electromotive force, and a large pulsation occurred in the generated drive force. Therefore,
The converted DC voltage (Vcc-Vg) of the voltage converter 52 is changed in response to the modulated current signal Pm of the modulating unit 300, thereby canceling out and compensating for the effect of the ripple of the back electromotive force generated in the energized coil. Was. In particular, by changing the modulated current signal Pm in response to the converted DC voltage of the voltage converter 52 and making the peak amplitude of the modulated current signal Pm respond to the magnitude of the back electromotive force, the influence of the back electromotive force is reduced. Accurate compensation. As a result, the pulsation of the driving force is significantly reduced, and a high-performance motor with less vibration can be realized.

【0131】特に、図12に示した振幅回路392で
は、通電されているコイルの逆起電力の大きさに応動し
て振幅電流信号Lmを変化させ、変調部300の被変調
電流信号Pmのピーク振幅を逆起電力の大きさに対応し
て変えている。これにより、移動体1の回転移動速度の
変化により逆起電力が大幅に変化しても、適切な振幅の
高調波成分を電圧変換器52の変換直流電圧に含ませる
ことを可能にした。その結果、発生駆動力の脈動は常に
小さくなる。
In particular, in the amplitude circuit 392 shown in FIG. 12, the amplitude current signal Lm is changed according to the magnitude of the back electromotive force of the energized coil, and the peak of the modulated current signal Pm of the modulation section 300 is changed. The amplitude is changed according to the magnitude of the back electromotive force. This makes it possible to include a harmonic component having an appropriate amplitude in the converted DC voltage of the voltage converter 52 even if the back electromotive force changes significantly due to a change in the rotational movement speed of the moving body 1. As a result, the pulsation of the generated driving force is always small.

【0132】また、図13に振幅回路392の他の構成
例を示す。ここでは、電圧変換器52の変換直流電圧に
応動した電流信号L1をそのまま振幅電流信号Lmにし
ている。その結果、被変調電流信号Lmも変換直流電圧
に応動して変化する。このような構成であっても、駆動
力の脈動を低減可能である。
FIG. 13 shows another configuration example of the amplitude circuit 392. Here, the current signal L1 corresponding to the converted DC voltage of the voltage converter 52 is directly used as the amplitude current signal Lm. As a result, the modulated current signal Lm also changes in response to the converted DC voltage. Even with such a configuration, pulsation of the driving force can be reduced.

【0133】また、図14に振幅回路392の他の構成
例を示す。ここでは、電圧電流変換回路411と定電流
源413によって、指令信号Adに応動した動作制御器
51の増幅電圧信号Vfに応動した電流信号L4と所定
の電流値L5を演算合成して、振幅電流信号Lmを得て
いる。従って、振幅電流信号Lmおよび被変調電流信号
Pmは指令信号Adに応動して変化する。このような構
成であっても、発生駆動力の脈動を低減可能である。な
お、逆起電力の大きさの変化が少ない場合には、振幅電
流信号Lmを一定値にすることも可能である。
FIG. 14 shows another example of the configuration of the amplitude circuit 392. Here, the voltage-current conversion circuit 411 and the constant current source 413 arithmetically combine the current signal L4 responsive to the amplified voltage signal Vf of the operation controller 51 responsive to the command signal Ad and a predetermined current value L5 to obtain an amplitude current The signal Lm is obtained. Therefore, the amplitude current signal Lm and the modulated current signal Pm change in response to the command signal Ad. Even with such a configuration, pulsation of the generated driving force can be reduced. When the change in the magnitude of the back electromotive force is small, the amplitude current signal Lm can be set to a constant value.

【0134】その他の構成及び動作は、前述の実施例1
と同様であり、詳細な説明を省略する。本実施例では、
パワー素子の電力損失・発熱を小さくしている。第1の
パワー増幅器と第2のパワー増幅器は、通電時に抵抗性
の電圧降下動作をしているので、第1のNMOS型パワ
ートランジスタと第2のNMOS型パワートランジスタ
における電力損失は非常に小さい。また、電圧変換器5
2のNMOS型スイッチングトランジスタ61における
電力損失も小さい。
Other configurations and operations are the same as those of the first embodiment.
The detailed description is omitted. In this embodiment,
The power loss and heat generation of the power element are reduced. Since the first power amplifier and the second power amplifier perform a resistive voltage drop operation when energized, the power loss in the first NMOS power transistor and the second NMOS power transistor is very small. In addition, the voltage converter 5
The power loss in the two NMOS switching transistors 61 is also small.

【0135】このように、パワー素子における発熱が小
さいので、集積回路化に好適のモータ構成になってい
る。従って、電流供給器30,切換作成器34,分配作
成器36,第1の電流増幅器41,42,43,第2の
電流増幅器45,46,47,動作制御器310,電圧
変換器52,高電圧出力器53の所要のトランジスタや
ダイオードや抵抗を、パワートランジスタやスイッチン
グトランジスタと同一のチップ上に集積回路化すること
が容易になる。
As described above, since the heat generation in the power element is small, the motor configuration is suitable for integration into an integrated circuit. Therefore, the current supplier 30, the switching generator 34, the distribution generator 36, the first current amplifiers 41, 42, 43, the second current amplifiers 45, 46, 47, the operation controller 310, the voltage converter 52, It becomes easy to integrate necessary transistors, diodes and resistors of the voltage output device 53 on the same chip as the power transistor and the switching transistor.

【0136】また、本実施例では、動作制御器310に
移動体1の移動動作に同期して変化する被変調電流信号
Pmを得る変調部300を設けて、変調部300の出力
信号Pmに応動して電圧変換器52の変換直流電圧を変
化させた。これにより、駆動力の脈動は大幅に低減し
た。また、変調部300の被変調電流信号Pmを電圧変
換器52の変換直流電圧に応動して変化させ、移動体1
の回転移動速度が変化した場合でも、常に駆動力の脈動
を低減できるようにした。
Further, in this embodiment, the operation controller 310 is provided with the modulation section 300 for obtaining the modulated current signal Pm which changes in synchronization with the moving operation of the moving body 1, and responds to the output signal Pm of the modulation section 300. Thus, the converted DC voltage of the voltage converter 52 was changed. As a result, the pulsation of the driving force has been significantly reduced. Further, the modulated current signal Pm of the modulator 300 is changed in response to the converted DC voltage of the voltage converter 52, and
The pulsation of the driving force can always be reduced even when the rotational speed of the motor changes.

【0137】また、本実施例の切換作成器34は、磁電
変換素子を使用した位置検出部100を含んで構成し
た。しかし、そのような素子を用いることなく、たとえ
ば、コイル2,3,4に生じる逆起電力を利用して3相
の切換信号を作り出しても良い。このとき、逆起電力の
零クロス時点ををタイミング信号として利用し、移動体
1の移動動作に同期して変化する変調部の被変調信号を
得て、被変調信号に応動して電圧変換器の変換直流電圧
を変化させることができる。
Further, the switching creator 34 of the present embodiment includes a position detecting section 100 using a magneto-electric conversion element. However, instead of using such an element, for example, a three-phase switching signal may be generated using the back electromotive force generated in the coils 2, 3, and 4. At this time, a zero-crossing point of the back electromotive force is used as a timing signal to obtain a modulated signal of the modulation unit that changes in synchronization with the moving operation of the moving body 1, and the voltage converter responds to the modulated signal. Can be changed.

【0138】《実施例3》図15から図17に本発明の
実施例3のモータを示す。図15に全体構成を示す。本
実施例3では、直流電源50のオフ時に、電力路スイッ
チ器54をオフにし、電圧取出器490の端子Xfにコ
イル2,3,4の逆起電力の整流直流電圧を取り出すよ
うにした。また、異なった構成の高電圧出力器450を
用いた。その他の構成において、前述の実施例2もしく
は実施例1と同様なものには同一の番号を付し、詳細な
説明を省略する。図15の高電圧出力器450は、昇圧
用インダクタと昇圧用コンデンサを含んで構成され、直
流電源50の正極端子電位Vccよりも高い高電位点電
位Vuを作りだし、第2の電流増幅器45,46,47
に供給する。
Embodiment 3 FIGS. 15 to 17 show a motor according to Embodiment 3 of the present invention. FIG. 15 shows the overall configuration. In the third embodiment, when the DC power supply 50 is turned off, the power path switch device 54 is turned off, and a rectified DC voltage of the back electromotive force of the coils 2, 3, 4 is taken out to the terminal Xf of the voltage extractor 490. Further, a high voltage output device 450 having a different configuration was used. In other configurations, the same components as those in the above-described second or first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. The high-voltage output device 450 of FIG. 15 includes a boosting inductor and a boosting capacitor, generates a high potential point Vu higher than the positive terminal potential Vcc of the DC power supply 50, and generates the second current amplifiers 45 and 46. , 47
To supply.

【0139】図16に高電圧出力器450の具体的な構
成を示す。高電圧出力器450は、100kHz程度の
高周波パルス信号Paを出力するパルス発生回路461
と、昇圧用インダクタ451と、昇圧用コンデンサ45
2と、ダイオード475〜478からなる第1の電圧制
限回路と、ダイオード479からなる第2の電圧制限回
路を含んで構成されている。パルス発生回路461のパ
ルス信号Paに応動してインバータ回路462がディジ
タル的に変化する。
FIG. 16 shows a specific configuration of the high voltage output device 450. The high-voltage output device 450 includes a pulse generation circuit 461 that outputs a high-frequency pulse signal Pa of about 100 kHz.
, A boost inductor 451 and a boost capacitor 45
2, a first voltage limiting circuit including diodes 475 to 478, and a second voltage limiting circuit including diode 479. In response to the pulse signal Pa of the pulse generation circuit 461, the inverter circuit 462 digitally changes.

【0140】パルス信号Paが”L”の時にトランジス
タ464がオンとなり、トランジスタ464を介して昇
圧用インダクタ451に電流が流れ、昇圧用インダクタ
451に磁気エネルギーを充電する。パルス信号Pa
が”H”に変わるとトランジスタ464がオフになり、
昇圧用インダクタ451に蓄積された磁気エネルギーに
より、ダイオード471を介して昇圧用コンデンサ45
2に電流を流す充電路が形成され、昇圧用コンデンサ4
52を充電して電荷を蓄積する。その結果、昇圧用コン
デンサ452の端子には、直流電源50の正極端子側電
位Vccよりも高電位になる高電位点電位Vuが出力さ
れる。
When the pulse signal Pa is “L”, the transistor 464 is turned on, a current flows through the boost inductor 451 through the transistor 464, and the boost inductor 451 is charged with magnetic energy. Pulse signal Pa
Changes to "H", the transistor 464 is turned off,
Due to the magnetic energy stored in the boost inductor 451, the boost capacitor 45
2, a charging path for flowing current is formed.
52 is charged to accumulate charge. As a result, a high potential point potential Vu which is higher than the positive terminal side potential Vcc of the DC power supply 50 is output to the terminal of the boosting capacitor 452.

【0141】また、昇圧用コンデンサ452への充電を
続けると、高電位点の電圧Vuが非常に高くなり、集積
回路化されたトランジスタやダイオードの耐圧破壊を引
き起こす。ダイオード475〜478による第1の電圧
制限回路は、高電位点電圧Vuが所定値以上にならない
ように制限し、耐圧破壊を防止している。また、ダイオ
ード479による第2の電圧制限回路は、高電圧出力器
450の高電位点電圧Vuが直流電源50の正極端子側
電位Vccより大幅に小さくならないように制限した。
これにより、モータ起動時などの大電流供給時でも高電
位点電位Vuが過度に小さくならないため、集積回路動
作が安定する。なお、第1の電圧制限回路や第2の電圧
制限回路は、必要がなければ接続しなくてもよい。
Further, if the charging of the boosting capacitor 452 is continued, the voltage Vu at the high potential point becomes extremely high, causing breakdown of the integrated circuit transistors and diodes. The first voltage limiting circuit including the diodes 475 to 478 limits the high-potential point voltage Vu so that it does not exceed a predetermined value, thereby preventing breakdown voltage breakdown. In addition, the second voltage limiting circuit using the diode 479 limits the high-potential point voltage Vu of the high-voltage output device 450 so as not to be significantly lower than the positive terminal side potential Vcc of the DC power supply 50.
As a result, even when a large current is supplied, such as when the motor is started, the high potential point potential Vu does not become excessively small, and the operation of the integrated circuit is stabilized. Note that the first voltage limiting circuit and the second voltage limiting circuit need not be connected if unnecessary.

【0142】図15の直流電源50は、たとえば、直流
電圧源70とスイッチ回路71によって構成されてい
る。直流電源50がオンの時には、スイッチ回路71は
Ta端子側に接続され、直流電圧源70の直流電圧を正
極端子側と負極端子側の間に出力する。直流電源50が
オフの時には、スイッチ回路71はTb端子側に接続さ
れ、等価的に直流電源50の正極端子側と負極端子側は
短絡状態になる。直流電源50は、通常オン状態にある
が、電源オフ時,緊急時もしくは異常時にオフする。
The DC power supply 50 shown in FIG. 15 comprises, for example, a DC voltage source 70 and a switch circuit 71. When the DC power supply 50 is on, the switch circuit 71 is connected to the Ta terminal side and outputs the DC voltage of the DC voltage source 70 between the positive terminal side and the negative terminal side. When the DC power supply 50 is off, the switch circuit 71 is connected to the Tb terminal side, and equivalently, the positive terminal side and the negative terminal side of the DC power supply 50 are short-circuited. The DC power supply 50 is normally in an on state, but is turned off when the power supply is off, in an emergency, or in an abnormal state.

【0143】図15の電力路スイッチ器54は、直流電
源50の出力電圧に応動してオン・オフするPMOS型
電力路トランジスタ72を含んで構成されている。直流
電源50が所定の出力電圧を供給している場合にPMO
S型電力路トランジスタ72はオンになり、直流電源5
0の正極端子側から第2のパワー増幅器15,16,1
7の電流流入端子側への電力路を接続する。直流電源5
0の出力電圧が零もしくは所定値以下に小さくなるとP
MOS型電力路トランジスタ72はオフになり、直流電
源50の正極端子側と第2のパワー増幅器15,16,
17の電流流入端子側への電流路を開放する。
The power path switch 54 of FIG. 15 includes a PMOS type power path transistor 72 which is turned on / off in response to the output voltage of the DC power supply 50. When the DC power supply 50 supplies a predetermined output voltage, the PMO
The S-type power path transistor 72 is turned on, and the DC power supply 5
0, the second power amplifiers 15, 16, 1
7 is connected to a power path to the current inflow terminal side. DC power supply 5
When the output voltage of 0 becomes zero or becomes smaller than a predetermined value, P
The MOS power path transistor 72 is turned off, and the positive terminal side of the DC power supply 50 and the second power amplifiers 15, 16,
The current path to the current inflow terminal 17 is opened.

【0144】PMOS型電力路トランジスタ72は、そ
の電流流入端子側を直流電源50の正極端子側に接続さ
れ、その電流流出端子側を電圧変換器52の正極出力端
子側および第2のパワー増幅器15,16,17の電流
流入端子側に接続されている。PMOS型電力路トラン
ジスタ72の動作はスイッチ制御部73によって切り換
えられ、直流電源50の出力電圧に応動してオン・オフ
が切り換わる。
The PMOS power path transistor 72 has a current inflow terminal connected to the positive terminal of the DC power supply 50 and a current outflow terminal connected to the positive output terminal of the voltage converter 52 and the second power amplifier 15. , 16 and 17 are connected to the current inflow terminal side. The operation of the PMOS power path transistor 72 is switched by the switch control unit 73, and is turned on / off in response to the output voltage of the DC power supply 50.

【0145】図17に電力路スイッチ器54の具体的な
構成を示す。スイッチ制御部73は、NMOS型トラン
ジスタ311と抵抗312によって構成されている。直
流電源50のスイッチ回路71がTa側にあり、直流電
源50が所定の電圧を出力している場合には、NMOS
型トランジスタ311がオンとなり、PMOS型電力路
トランジスタ72はオンになる。直流電源50のスイッ
チ回路71がTb側に換わり、直流電源50がオフした
場合には、NMOS型トランジスタ311がオフとな
り、PMOS型電力路トランジスタ72もオフになる。
ここでは、PMOS型電力路トランジスタ72は逆接続
された二重拡散PチャンネルMOS構造の電界効果型ト
ランジスタによって構成されている。
FIG. 17 shows a specific configuration of the power path switch unit 54. The switch control unit 73 includes an NMOS transistor 311 and a resistor 312. When the switch circuit 71 of the DC power supply 50 is on the Ta side and the DC power supply 50 is outputting a predetermined voltage, the NMOS
The type transistor 311 is turned on, and the PMOS type power path transistor 72 is turned on. When the switch circuit 71 of the DC power supply 50 is switched to the Tb side and the DC power supply 50 is turned off, the NMOS transistor 311 is turned off and the PMOS power path transistor 72 is also turned off.
Here, the PMOS power path transistor 72 is constituted by a field effect transistor having a double-diffused P-channel MOS structure connected in reverse.

【0146】すなわち、ドレイン端子を電流流入端子側
にし、ソース端子を電流流出端子側にし、寄生素子とし
て形成されたスイッチダイオード72dが電流流入端子
側から電流流出端子側に向けて等価回路的に接続されて
いる。PMOS型電力路トランジスタ72がオンの時に
はスイッチダイオード72dの両端が短絡され、PMO
S型電力路トランジスタ72がオフの時にはスイッチダ
イオード72dが逆流防止ダイオードとして働いてい
る。しかし、スイッチダイオード72dが存在しなくて
も、動作上は問題ない。
That is, the drain terminal is on the current inflow terminal side, the source terminal is on the current outflow terminal side, and the switch diode 72d formed as a parasitic element is connected in an equivalent circuit from the current inflow terminal side to the current outflow terminal side. Have been. When the PMOS power path transistor 72 is on, both ends of the switch diode 72d are short-circuited,
When the S-type power path transistor 72 is off, the switch diode 72d functions as a backflow prevention diode. However, even if the switch diode 72d does not exist, there is no problem in operation.

【0147】図15の電圧取出器490は、出力側を共
通接続された第1の取出ダイオード491と第2の取出
ダイオード492を含んで構成されている。第1の取出
ダイオード491の入力側は、第2のパワー増幅器の第
2のNMOS型パワートランジスタの共通接続端子側に
接続されている。第2の取出ダイオード492の入力側
は、直流電源50の正極端子側に接続されている。電圧
取出器490の正極側の出力端子Xfは第1の取出ダイ
オード491と第2の取出ダイオード492の共通接続
端子側である。これにより、第2のNMOS型パワート
ランジスタの共通接続端子側に生じる直流電圧を直流電
源50の出力直流電圧Vccと比較し、両者の内で大き
い方の電圧値に応動した直流電圧を電圧取出器490の
出力端子Xfに取り出している。
The voltage extractor 490 shown in FIG. 15 includes a first extractor diode 491 and a second extractor diode 492 whose output sides are commonly connected. The input side of the first extraction diode 491 is connected to the common connection terminal side of the second NMOS power transistor of the second power amplifier. The input side of the second extraction diode 492 is connected to the positive terminal side of the DC power supply 50. The positive output terminal Xf of the voltage extractor 490 is a common connection terminal side of the first extraction diode 491 and the second extraction diode 492. As a result, the DC voltage generated at the common connection terminal side of the second NMOS power transistor is compared with the output DC voltage Vcc of the DC power supply 50, and the DC voltage corresponding to the larger voltage value of the two is output to the voltage extractor. 490 to the output terminal Xf.

【0148】通常、直流電源50はオンであり、電圧取
出器490の出力端子Xfには直流電源50の出力直流
電圧Vccに応動した直流電圧が出力されている。しか
し、緊急時に直流電源50がオフした時には、直流電源
50の出力電圧Vccが零になり、電力路スイッチ器5
4のPMOS型電力路トランジスタ72はオフする。
Normally, DC power supply 50 is on, and a DC voltage corresponding to output DC voltage Vcc of DC power supply 50 is output to output terminal Xf of voltage extractor 490. However, when the DC power supply 50 is turned off in an emergency, the output voltage Vcc of the DC power supply 50 becomes zero and the power path switch 5
The fourth PMOS power path transistor 72 is turned off.

【0149】直流電源50がオフになると、電流供給器
30の第1の供給電流信号C1や第2の供給電流信号C
2が零または非常に小さくなり,第1の分配器37の第
1の分配電流信号や第2の分配器38の第2の分配電流
信号が零または非常に小さくなる。その結果、第1のパ
ワー増幅器11,12,13の第1のNMOS型パワー
トランジスタ81,82,83、および、第2のパワー
増幅器15,16,17の第2のPMOS型パワートラ
ンジスタ85,86,87の通電が停止する。このと
き、移動体1の回転移動動作によってコイル2,3,4
には3相の逆起電力が生じている。
When the DC power supply 50 is turned off, the first supply current signal C 1 and the second supply current signal C
2 becomes zero or very small, and the first distribution current signal of the first distributor 37 and the second distribution current signal of the second distributor 38 become zero or very small. As a result, the first NMOS power transistors 81, 82, 83 of the first power amplifiers 11, 12, 13 and the second PMOS power transistors 85, 86 of the second power amplifiers 15, 16, 17 are obtained. , 87 are stopped. At this time, the coils 2, 3, 4
Generates a three-phase back electromotive force.

【0150】第1のパワーダイオード81d,82d,
83dと第2のパワーダイオード85d,86d,87
dとスイッチングダイオード61dは、コイル2,3,
4に生じている逆起電力を整流し、第2のパワー増幅器
の共通接続端子側に整流直流電圧を出力する。電力路ス
イッチ器54の電力路トランジスタ72がオフであるか
ら、電圧取出器490の第1の取出ダイオード491を
介して、整流直流電圧は出力端子Xfに出力される。す
なわち、電圧取出器490は、直流電源50がオフした
時に、コイル2,3,4に生じている3相の逆起電力を
パワーダイオードによって整流した整流直流電圧を出力
端子Xfに取り出している。この電圧取出器490の出
力電圧を用いて、緊急時の各種の退避処理を行うことが
可能である。
The first power diodes 81d, 82d,
83d and second power diodes 85d, 86d, 87
d and the switching diode 61d are connected to the coils 2, 3,
4 rectifies the back electromotive force and outputs a rectified DC voltage to the common connection terminal side of the second power amplifier. Since the power path transistor 72 of the power path switch 54 is off, the rectified DC voltage is output to the output terminal Xf via the first extraction diode 491 of the voltage extractor 490. That is, when the DC power supply 50 is turned off, the voltage extractor 490 extracts the rectified DC voltage obtained by rectifying the three-phase back electromotive force generated in the coils 2, 3, and 4 by the power diode to the output terminal Xf. Using the output voltage of the voltage extractor 490, it is possible to perform various types of emergency evacuation processing.

【0151】その他の構成及び動作は、前述の実施例1
もしくは実施例2と同様であり、詳細な説明を省略す
る。本実施例では、直流電源50がオフした時に、コイ
ルに生じている3相の逆起電力を第1のパワーダイオー
ドや第2のパワーダイオードを介して整流した整流直流
電圧を、電圧取出器490の端子Xfに取り出してい
る。この電圧取出器490の出力電圧を用いて、緊急時
の各種の退避処理を行うことが可能である。たとえば、
本実施例のモータをハードディスク装置のスピンドルモ
ータに使用した場合には、直流電源50のオフ時に、こ
の電圧取出器490の出力電圧を使用して、電気的にマ
イコンのメモリ内容の保存をしたり、機械的に再生ヘッ
ドの退避移動を行うことが可能になる。
Other configurations and operations are the same as those of the first embodiment.
Alternatively, it is similar to the second embodiment, and a detailed description is omitted. In the present embodiment, when the DC power supply 50 is turned off, a rectified DC voltage obtained by rectifying the three-phase back electromotive force generated in the coil via the first power diode and the second power diode is output to the voltage extractor 490. To the terminal Xf. Using the output voltage of the voltage extractor 490, it is possible to perform various types of emergency evacuation processing. For example,
When the motor of this embodiment is used as a spindle motor of a hard disk drive, when the DC power supply 50 is turned off, the output voltage of the voltage extractor 490 is used to electrically store the memory contents of the microcomputer. This makes it possible to mechanically retreat the reproducing head.

【0152】なお、直流電源50がオフになった時に、
電流供給器30の第1の供給電流信号C1を所定値にす
るならば、移動体1の回転移動に伴って第1のパワー増
幅器11,12,13の第1のNMOS型パワートラン
ジスタ81,82,83を順次オン状態にすることが可
能である。また、電圧変換器52のPWM信号Swを高
電圧にするならば、NMOS型スイッチングトランジス
タ61をオン状態にすることが可能である。これによ
り、コイルの3相の逆起電力の負極側電圧はパワートラ
ンジスタやスイッチングトランジスタを活性動作させて
整流し、正極側電圧は第2のパワーダイオード85d,
86d,87dによって整流させることができる。
When the DC power supply 50 is turned off,
If the first supply current signal C1 of the current supply 30 is set to a predetermined value, the first NMOS power transistors 81, 82 of the first power amplifiers 11, 12, 13 along with the rotational movement of the moving body 1. , 83 can be sequentially turned on. If the PWM signal Sw of the voltage converter 52 is set to a high voltage, the NMOS switching transistor 61 can be turned on. As a result, the negative voltage of the three-phase back electromotive force of the coil is rectified by activating the power transistor and the switching transistor, and the positive voltage is changed to the second power diode 85d,
Rectification can be performed by 86d and 87d.

【0153】また、第2の供給電流信号C2も所定値と
なし、第2のパワー増幅器15,16,17と高電圧出
力器450を動作させるならば、コイルの3相の逆起電
力の正極側電圧もパワートランジスタによって整流させ
ることができる。なお、電圧取出器490はダイオード
の代わりにスイッチ動作をするMOS型トランジスタを
用いて構成しても良い。さらに、本実施例でも、前述の
実施例と同様な各種の利点を得ることができる。
Also, if the second supply current signal C2 is not a predetermined value and the second power amplifiers 15, 16, 17 and the high voltage output device 450 are operated, the positive polarity of the three-phase back electromotive force of the coil The side voltage can also be rectified by the power transistor. Note that the voltage extractor 490 may be configured using a MOS transistor that performs a switching operation instead of the diode. Further, in this embodiment, various advantages similar to those of the above-described embodiment can be obtained.

【0154】《実施例4》図18と図19に本発明の実
施例4のモータを示す。図18に全体構成を示す。本実
施例4では、第2のパワー増幅器615,616,61
7に第2のPMOS型パワートランジスタ685,68
6,687を使用し、高電圧出力器をなくしたものであ
る。これに伴って、第2の電流増幅器645,646,
647を変更した。その他の構成において、前述の実施
例3もしくは実施例2もしくは実施例1と同様なものに
は同一の番号を付し、詳細な説明を省略する。
Fourth Embodiment FIGS. 18 and 19 show a motor according to a fourth embodiment of the present invention. FIG. 18 shows the overall configuration. In the fourth embodiment, the second power amplifiers 615, 616, 61
7 shows the second PMOS type power transistors 685, 68
6,687 and no high voltage output device. Accordingly, the second current amplifiers 645, 646,
647 was changed. In other configurations, the same components as those in the above-described third, second, or first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0155】図18の電圧変換器52の正極出力端子側
には、電流検出用の抵抗31を介して、3個の第2のパ
ワー増幅器615,616,617の電流流入端子側が
共通接続されている。第2のパワー増幅器615は第2
のPMOS型パワートランジスタ685とPMOS型ト
ランジスタ695による第2の電界効果型パワー部カレ
ントミラー回路によって構成され、通電制御端子側に入
力された第2の電流増幅器645の出力電流H1を所定
の増幅して出力する。ここで、PMOS型トランジスタ
とはPチャンネルMOS構造の電界効果型トランジスタ
を意味する。
The current inflow terminals of the three second power amplifiers 615, 616, 617 are commonly connected to the positive output terminal side of the voltage converter 52 of FIG. 18 via the current detecting resistor 31. I have. The second power amplifier 615 has the second
And a second field effect type power section current mirror circuit including a PMOS type power transistor 685 and a PMOS type transistor 695, and amplifies the output current H1 of the second current amplifier 645 input to the conduction control terminal side in a predetermined manner. Output. Here, the PMOS transistor means a field-effect transistor having a P-channel MOS structure.

【0156】第2のPMOS型パワートランジスタ68
5のセルサイズをPMOS型トランジスタ695のセル
サイズの100倍にして、能動領域で動作している時に
100倍の電流増幅率を得ている。また、第2のPMO
S型パワートランジスタ685は二重拡散Pチャンネル
MOS構造の電界効果型トランジスタによって構成さ
れ、その電流流出端子側から電流流入端子側に向けて、
寄生素子として形成された第2のパワーダイオード68
5dが等価回路的に逆接続されている。
Second PMOS Power Transistor 68
The cell size of the cell No. 5 is 100 times the cell size of the PMOS transistor 695, and a current amplification factor of 100 times is obtained when operating in the active region. Also, the second PMO
The S-type power transistor 685 is constituted by a field effect transistor having a double-diffused P-channel MOS structure, and its current outflow terminal side to the current inflow terminal side.
Second power diode 68 formed as a parasitic element
5d is reversely connected in an equivalent circuit.

【0157】同様に、第2のパワー増幅器616は第2
のPMOS型パワートランジスタ686とPMOS型ト
ランジスタ696による第2の電界効果型パワー部カレ
ントミラー回路によって構成され、通電制御端子側に入
力された第2の電流増幅器646の出力電流H2を所定
の増幅して出力する(セルサイズは100倍)。第2の
PMOS型パワートランジスタ686は二重拡散Pチャ
ンネルMOS構造の電界効果型トランジスタによって構
成され、その電流流出端子側から電流流入端子側に向け
て、寄生素子として形成された第2のパワーダイオード
686dが等価回路的に逆接続されている。
Similarly, the second power amplifier 616 is connected to the second power amplifier 616.
And a second field effect type power section current mirror circuit including a PMOS type power transistor 686 and a PMOS type transistor 696, and amplifies the output current H2 of the second current amplifier 646 input to the conduction control terminal side in a predetermined manner. And output (the cell size is 100 times). The second PMOS power transistor 686 is formed of a field effect transistor having a double-diffused P-channel MOS structure, and has a second power diode formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. 686d are reversely connected in an equivalent circuit.

【0158】同様に、第2のパワー増幅器617は第2
のPMOS型パワートランジスタ687とPMOS型ト
ランジスタ697による第2の電界効果型パワー部カレ
ントミラー回路によって構成され、通電制御端子側に入
力された第2の電流増幅器647の出力電流H3を所定
の増幅して出力する(セルサイズは100倍)。第2の
PMOS型パワートランジスタ687は二重拡散Pチャ
ンネルMOS構造の電界効果型トランジスタによって構
成され、その電流流出端子側から電流流入端子側に向け
て、寄生素子として形成された第2のパワーダイオード
687dが等価回路的に逆接続されている。
Similarly, the second power amplifier 617 is connected to the second power amplifier 617.
And a second field effect type power section current mirror circuit including a PMOS power transistor 687 and a PMOS transistor 697, and amplifies the output current H3 of the second current amplifier 647 inputted to the conduction control terminal side in a predetermined manner. And output (the cell size is 100 times). The second PMOS power transistor 687 is formed of a field effect transistor having a double-diffused P-channel MOS structure, and has a second power diode formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. 687d are reversely connected in an equivalent circuit.

【0159】第2のPMOS型パワートランジスタ68
5,686,687の各電流流入端子側は抵抗31を介
して電圧変換器52の正極出力端子側に共通接続され、
各電流流出端子側をコイル2,3,4の各電力供給端子
に接続されている。これにより、第2のパワー増幅器6
15,616,617はそれぞれ各通電制御端子側への
入力電流を増幅した電流をコイル2,3,4の各電力供
給端子に出力し、それぞれコイル2,3,4への駆動電
流I1,I2,I3の正極側電流を供給している。
Second PMOS type power transistor 68
5, 686, 687 are commonly connected to the positive output terminal side of the voltage converter 52 via the resistor 31;
Each current outflow terminal side is connected to each power supply terminal of the coils 2, 3, and 4. Thereby, the second power amplifier 6
Reference numerals 15, 616, 617 respectively output amplified currents of the input currents to the respective energization control terminals to the respective power supply terminals of the coils 2, 3, 4 and drive currents I1, I2 to the coils 2, 3, 4 respectively. , I3.

【0160】図18の第2の分配器38の第2の分配電
流信号G1,G2,G3は、それぞれ第2の電流増幅器
645,646,647に入力される。第2の電流増幅
器645,646,647は、それぞれ第2の分配電流
信号G1,G2,G3を所定倍の電流増幅して第2の増
幅電流信号H1,H2,H3を作りだし、第2のパワー
増幅器615,616,617の各通電制御端子側に供
給する。第2のパワー増幅器615,616,617
は、3相の第2の増幅電流信号H1,H2,H3をそれ
ぞれ電流増幅し、各電流流出端子側よりコイル2,3,
4に駆動電流I1,I2,I3の正極側電流を供給す
る。
The second distribution current signals G1, G2, G3 of the second distributor 38 in FIG. 18 are input to the second current amplifiers 645, 646, 647, respectively. The second current amplifiers 645, 646, and 647 respectively amplify the second distribution current signals G1, G2, and G3 by a predetermined amount to generate second amplified current signals H1, H2, and H3, and generate a second power The power is supplied to the respective energization control terminals of the amplifiers 615, 616, and 617. Second power amplifiers 615, 616, 617
Amplifies the current of the three-phase second amplified current signals H1, H2, H3, respectively, and outputs the coils 2, 3,
4 are supplied with the positive currents of the drive currents I1, I2 and I3.

【0161】図19に第2の電流増幅器645,64
6,647の具体的な構成を示す。第2の電流増幅器6
45は、トランジスタ651,652による前段のカレ
ントミラー回路とトランジスタ653,654と抵抗6
55,656による後段のカレントミラー回路を有し、
前段と後段のカレントミラー回路を縦続接続した第2の
増幅部カレントミラー回路によって構成されている。ト
ランジスタ651と652のエミッタ面積比を1にし、
前段のカレントミラー回路の電流増幅率を1にしてい
る。トランジスタ653と654のエミッタ面積比を5
0倍、抵抗656と655の抵抗比を50倍にして、後
段のカレントミラー回路の電流増幅率を50倍にしてい
る。その結果、第2の電流増幅器645の第2の増幅部
カレントミラー回路は、電流増幅率で50倍の増幅を行
っている。
FIG. 19 shows second current amplifiers 645 and 64.
6,647 shows a specific configuration. Second current amplifier 6
45 is a current mirror circuit of the preceding stage by transistors 651 and 652, transistors 653 and 654 and a resistor 6
A current mirror circuit at the subsequent stage by 55,656,
It is composed of a second amplifier current mirror circuit in which the current mirror circuits of the preceding and succeeding stages are cascaded. The emitter area ratio of the transistors 651 and 652 is set to 1,
The current amplification factor of the current mirror circuit in the preceding stage is set to 1. The emitter area ratio of the transistors 653 and 654 is 5
The current amplification ratio of the current mirror circuit at the subsequent stage is set to 50 times by making the resistance ratio between the resistors 656 and 655 50 times. As a result, the second amplifying section current mirror circuit of the second current amplifier 645 amplifies the current amplification factor by 50 times.

【0162】同様に、第2の電流増幅器646は、トラ
ンジスタ661,662,663,664と抵抗66
5,666による第2の増幅部カレントミラー回路によ
って構成され、電流増幅率で50倍の増幅を行ってい
る。同様に、第2の電流増幅器647は、トランジスタ
671,672,673,674と抵抗675,676
による第2の増幅部カレントミラー回路によって構成さ
れ、電流増幅率で50倍の増幅を行っている。これによ
り、第2の電流増幅器645,646,647は、3相
の第2の分配電流信号G1,G2,G3をそれぞれ50
倍の増幅した3相の第2の増幅電流信号H1,H2,H
3を作りだし、第2のパワー増幅器615,616,6
17の第2のパワー部カレントミラー回路の各通電制御
端子側に供給する。
Similarly, the second current amplifier 646 includes transistors 661, 662, 663, 664 and a resistor 66.
5,666, which is a second amplifier current mirror circuit, and amplifies the current amplification factor by 50 times. Similarly, the second current amplifier 647 includes transistors 671, 672, 673, 674 and resistors 675, 676.
, And amplifies the current amplification factor by 50 times. As a result, the second current amplifiers 645, 646, and 647 output the three-phase second distribution current signals G1, G2, and G3 by 50, respectively.
Double amplified three-phase second amplified current signals H1, H2, H
3 and the second power amplifiers 615, 616, 6
The power is supplied to each energization control terminal side of the 17th second power section current mirror circuit.

【0163】また、第2の電流増幅器645,646,
647の第2の増幅部カレントミラー回路は、出力用の
NPN型トランジスタ654,664,674の電流流
出端子側を直流電源50の負極端子側に接続され、この
出力用トランジスタ654,664,674を介してそ
れぞれ第2のパワー増幅器615,616,617に電
流を供給している。これにより、第2のパワー増幅器6
15,616,617の第2のPMOS型パワートラン
ジスタ685,686,687を十分に通電制御するよ
うにしている。
The second current amplifiers 645, 646,
In the second amplifying unit current mirror circuit 647, the current outflow terminal side of the output NPN transistors 654, 664, 674 is connected to the negative terminal side of the DC power supply 50, and the output transistors 654, 664, 674 are connected. The current is supplied to the second power amplifiers 615, 616, and 617 via the respective power amplifiers. Thereby, the second power amplifier 6
15, 616, 617 second PMOS type power transistors 685, 686, 687 are sufficiently controlled to be energized.

【0164】次に、図18のモータの全体的な動作につ
いて説明する。切換作成器34は、滑らかに変化する3
相の切換電流信号D1,D2,D3を分配作成器36に
供給する。第1の分配器37は、電流供給器30の第1
の供給電流信号C1を3相の切換電流信号D1,D2,
D3に応動して分配し、滑らかに変化する3相の第1の
分配電流信号E1,E2,E3を出力する。第1の電流
増幅器41,42,43は、それぞれ第1の分配電流信
号E1,E2,E3を所定倍の電流増幅した第1の増幅
電流信号F1,F2,F3を出力し、第1のパワー増幅
器11,12,13の各通電制御端子側に供給する。第
1のパワー増幅器11,12,13の第1の電界効果型
パワー部カレントミラー回路は、それぞれ第1の増幅電
流信号F1,F2,F3を電流増幅し、3相のコイル
2,3,4に駆動電流I1,I2,I3の負極側電流を
供給する。
Next, the overall operation of the motor shown in FIG. 18 will be described. The switching creator 34 outputs a smoothly changing 3
The phase switching current signals D1, D2, D3 are supplied to the distribution generator 36. The first distributor 37 is connected to the first
Of the three-phase switching current signals D1, D2,
The first distribution current signals E1, E2, and E3 of three phases that distribute in response to D3 and change smoothly are output. The first current amplifiers 41, 42, and 43 output first amplified current signals F1, F2, and F3 obtained by amplifying the first divided current signals E1, E2, and E3 by a predetermined number, respectively, and output the first power The power is supplied to the respective energization control terminals of the amplifiers 11, 12, and 13. The first field-effect-type power section current mirror circuits of the first power amplifiers 11, 12, and 13 current-amplify the first amplified current signals F1, F2, and F3, respectively, and perform three-phase coils 2, 3, and 4 respectively. Are supplied with the negative currents of the drive currents I1, I2 and I3.

【0165】第2の分配器38は、電流供給器30の第
2の供給電流信号C2を3相の切換電流信号D1,D
2,D3に応動して分配し、滑らかに変化する3相の第
2の分配電流信号G1,G2,G3を出力する。第2の
電流増幅器645,646,647は、それぞれ第2の
分配電流信号G1,G2,G3を所定倍の電流増幅した
第2の増幅電流信号H1,H2,H3を出力し、第2の
パワー増幅器615,616,617の各通電制御端子
側に供給する。第2のパワー増幅器615,616,6
17の第2の電界効果型パワー部カレントミラー回路
は、それぞれ第2の増幅電流信号H1,H2,H3を電
流増幅し、3相のコイル2,3,4に駆動電流I1,I
2,I3の正極側電流を供給する。
The second distributor 38 converts the second supply current signal C2 of the current supply 30 into three-phase switching current signals D1, D
2, and distributes in response to D3, and outputs three-phase second distribution current signals G1, G2, and G3 that change smoothly. The second current amplifiers 645, 646, and 647 respectively output second amplified current signals H1, H2, and H3 obtained by amplifying the second divided current signals G1, G2, and G3 by a predetermined number, and output the second power The power is supplied to the respective energization control terminals of the amplifiers 615, 616, and 617. Second power amplifiers 615, 616, 6
The second field effect type power section current mirror circuit 17 amplifies the currents of the second amplified current signals H1, H2, and H3, respectively, and supplies drive currents I1, I2 to the three-phase coils 2, 3, and 4.
2 and I3 are supplied.

【0166】電流供給器30の電流検出用の抵抗31
は、駆動電流I1,I2,I3の正極側電流の合成値で
ある合成供給電流Ivを検出し、レベル変換回路32を
介して合成供給電流Ivに応動した電流検出信号Bjを
作りだす。供給出力部33は、電流検出信号Bjに応動
した第1の供給電流信号C1と第2の供給電流信号C2
を出力する。第1の供給電流信号C1と第2の供給電流
信号C2は、合成供給電流Ivに比例もしくは略比例し
て変化する。
The current detecting resistor 31 of the current supplier 30
Detects a combined supply current Iv that is a combined value of the positive side currents of the drive currents I1, I2, and I3, and generates a current detection signal Bj corresponding to the combined supply current Iv via the level conversion circuit 32. The supply output unit 33 includes a first supply current signal C1 and a second supply current signal C2 responsive to the current detection signal Bj.
Is output. The first supply current signal C1 and the second supply current signal C2 change in proportion or substantially in proportion to the combined supply current Iv.

【0167】第1の分配制御ブロック(電流供給器30
と第1の分配器37と第1の電流増幅器41,42,4
3)は、立ち上がり傾斜部分および立ち下がり傾斜部分
が滑らかに変化する3相の第1の増幅電流信号F1,F
2,F3(第1の3相の電流信号)を作りだし、第1の
増幅電流信号F1,F2,F3を第1のパワー増幅器1
1,12,13の各通電制御端子側に供給している。こ
れにより、3個の第1のNMOS型パワートランジスタ
81,82,83のうちで少なくとも1個を確実に抵抗
性の電圧降下動作(フルオン動作)させながらも、3個
の第1のNMOS型パワートランジスタ81,82,8
3による電流路の切換動作を滑らかに行わせている。
The first distribution control block (current supply 30
And the first distributor 37 and the first current amplifiers 41, 42, 4
3) is a three-phase first amplified current signal F1, F in which the rising slope portion and the falling slope portion smoothly change.
2 and F3 (a first three-phase current signal), and outputs the first amplified current signals F1, F2 and F3 to the first power amplifier 1
1, 12 and 13 are supplied to the respective energization control terminals. This ensures that at least one of the three first NMOS power transistors 81, 82, 83 performs a resistive voltage drop operation (full-on operation) while maintaining the three first NMOS power transistors 81, 82, 83. Transistors 81, 82, 8
3 smoothly switches the current path.

【0168】従って、各第1のNMOS型パワートラン
ジスタは、電流路の切り換わりの初めの期間および終わ
りの期間において能動領域内で電流増幅動作(ハーフオ
ン動作)をして滑らかに電流値を変化させるが、電流路
を形成した後の期間において抵抗性の電圧降下動作を行
っている。その結果、電流路の切り換わりに伴うスパイ
ク電圧の発生がなくなり、コイル2,3,4への駆動電
流I1,I2,I3は滑らかに変化する。
Therefore, each first NMOS power transistor smoothly changes the current value by performing a current amplifying operation (half-on operation) in the active region in the first period and the last period of the current path switching. Perform a resistive voltage drop operation in a period after the current path is formed. As a result, no spike voltage is generated due to the switching of the current path, and the drive currents I1, I2, and I3 to the coils 2, 3, and 4 change smoothly.

【0169】第2の分配制御ブロック(電流供給器30
と第2の分配器38と第2の電流増幅器645,64
6,647)は、立ち上がり傾斜部分および立ち下がり
傾斜部分が滑らかに変化する3相の第2の増幅電流信号
H1,H2,H3(第2の3相の電流信号)を作りだ
し、第2の増幅電流信号H1,H2,H3を第2のパワ
ー増幅器615,616,617の各通電制御端子側に
供給している。これにより、3個の第2のPMOS型パ
ワートランジスタ685,686,687のうちで少な
くとも1個を確実に抵抗性の電圧降下動作(フルオン動
作)させながらも、3個の第2のPMOS型パワートラ
ンジスタ685,686,687による電流路の切換動
作を滑らかに行わせている。
The second distribution control block (current supply 30
, The second distributor 38 and the second current amplifiers 645, 64
6,647) generates three-phase second amplified current signals H1, H2, and H3 (second three-phase current signals) in which the rising slope portion and the falling slope portion smoothly change, and generates the second amplified current signal. The current signals H1, H2, H3 are supplied to the respective power supply control terminals of the second power amplifiers 615, 616, 617. This ensures that at least one of the three second PMOS power transistors 685, 686, 687 performs a resistive voltage drop operation (full-on operation), while ensuring that the three second PMOS power transistors The switching operation of the current path by the transistors 685, 686, and 687 is smoothly performed.

【0170】従って、各第2のPMOS型パワートラン
ジスタは、電流路の切り換わりの初めの期間および終わ
りの期間において能動領域内で電流増幅動作(ハーフオ
ン動作)をして滑らかに電流値を変化させるが、電流路
を形成した後の期間において抵抗性の電圧降下動作を行
っている。その結果、電流路の切り換わりに伴うスパイ
ク電圧の発生がなくなり、コイル2,3,4への駆動電
流I1,I2,I3は滑らかに変化する。
Accordingly, each of the second PMOS type power transistors performs a current amplifying operation (half-on operation) in the active region in the first period and the last period of the switching of the current path to smoothly change the current value. Perform a resistive voltage drop operation in a period after the current path is formed. As a result, no spike voltage is generated due to the switching of the current path, and the drive currents I1, I2, and I3 to the coils 2, 3, and 4 change smoothly.

【0171】また、第1の分配制御ブロックと第1のパ
ワー増幅器11,12,13によって正帰還ループが形
成され、第2の分配制御ブロックと第2のパワー増幅器
615,616,617によって正帰還ループが形成さ
れている。その結果、3個の電界効果型パワートランジ
スタ81,82,83のうちで少なくとも1個のパワー
トランジスタに確実に抵抗性の電圧降下動作させ、3個
の第2のPMOS型パワートランジスタ685,68
6,687のうちで少なくとも1個のパワートランジス
タに確実に抵抗性の電圧降下動作させている。これによ
り、全体の回路動作の安定化をはかっている。
A positive feedback loop is formed by the first distribution control block and the first power amplifiers 11, 12, and 13, and positive feedback is formed by the second distribution control block and the second power amplifiers 615, 616, and 617. A loop is formed. As a result, at least one of the three field-effect power transistors 81, 82, and 83 reliably operates a resistive voltage drop, and the three second PMOS-type power transistors 685 and 68.
Out of 6,687, at least one power transistor is reliably operated in a resistive voltage drop operation. This stabilizes the overall circuit operation.

【0172】同一相の第1の増幅電流信号F1と第2の
増幅電流信号H1は、180゜の位相差をもって相補的
に流れるので、第1のパワー増幅器11と第2のパワー
増幅器615は相補的に動作する。従って、滑らかに連
続的に変化する両方向の駆動電流I1がコイル2に供給
される。同様に、第1の増幅電流信号F2と第2の増幅
電流信号H2が180゜の位相差をもって相補的に流れ
るので、第1のパワー増幅器12と第2のパワー増幅器
616は相補的に動作する。従って、滑らかに連続的に
変化する両方向の駆動電流I2がコイル3に供給され
る。
Since the first amplified current signal F1 and the second amplified current signal H1 having the same phase flow complementarily with a phase difference of 180 °, the first power amplifier 11 and the second power amplifier 615 are complementary. Works. Therefore, the drive current I1 in both directions, which changes smoothly and continuously, is supplied to the coil 2. Similarly, since the first amplified current signal F2 and the second amplified current signal H2 flow complementarily with a phase difference of 180 °, the first power amplifier 12 and the second power amplifier 616 operate complementarily. . Therefore, the drive current I2 in both directions, which changes smoothly and continuously, is supplied to the coil 3.

【0173】同様に、第1の増幅電流信号F3と第2の
増幅電流信号H3が180゜の位相差をもって相補的に
流れるので、第1のパワー増幅器13と第2のパワー増
幅器617は相補的に動作する。従って、滑らかに連続
的に変化する両方向の駆動電流I3がコイル4に供給さ
れる。このように、同一相の第1のパワー増幅器と第2
のパワー増幅器が同時に通電状態になることがないの
で、第1のNMOS型パワートランジスタと第2のPM
OS型パワートランジスタの間の短絡電流が発生しな
い。
Similarly, since first amplified current signal F3 and second amplified current signal H3 flow complementarily with a phase difference of 180 °, first power amplifier 13 and second power amplifier 617 are complementary. Works. Therefore, the drive current I3 in both directions, which changes smoothly and continuously, is supplied to the coil 4. Thus, the first power amplifier and the second
Are not energized at the same time, the first NMOS power transistor and the second PM
No short-circuit current occurs between the OS type power transistors.

【0174】また、滑らかに変化する連続的な駆動電流
I1,I2,I3がコイル2,3,4に供給するので、
コイル2,3,4におけるスパイク電圧の発生もなく、
寄生素子である第1のパワーダイオード81d,82
d,83dや第2のパワーダイオード685d,686
d,687dを通じた異常電流が流れることもない。従
って、モータの発生駆動力の脈動は著しく小さくなる。
Further, since the continuous drive currents I1, I2, and I3 that change smoothly are supplied to the coils 2, 3, and 4,
No spike voltage is generated in coils 2, 3, and 4.
First power diodes 81d and 82 as parasitic elements
d, 83d and the second power diodes 685d, 686
d, 687d does not flow. Therefore, the pulsation of the driving force generated by the motor is significantly reduced.

【0175】電圧変換器52は、NMOS型スイッチン
グトランジスタ61を高周波PWM動作させ、正極出力
端子側と負極出力端子側の間の変換直流電圧(Vcc−
Vg)を可変制御する。動作制御器310は、指令信号
Adと変調部300の被変調電流信号Pmに応動した動
作制御信号Vdを出力する。動作制御器310の出力信
号Vdに応動してNMOS型スイッチングトランジスタ
61のスイッチング動作が制御され、電圧変換器52の
変換直流電圧(Vcc−Vg)を可変制御する。従っ
て、電圧変換器52の変換直流電圧(Vcc−Vg)
は、変調部300の被変調電流信号Pm応動して変化
し、駆動力の脈動を低減している。
The voltage converter 52 operates the NMOS type switching transistor 61 at a high frequency PWM, and converts the converted DC voltage (Vcc-V) between the positive output terminal side and the negative output terminal side.
Vg) is variably controlled. The operation controller 310 outputs an operation control signal Vd corresponding to the command signal Ad and the modulated current signal Pm of the modulator 300. The switching operation of the NMOS switching transistor 61 is controlled in response to the output signal Vd of the operation controller 310, and the converted DC voltage (Vcc-Vg) of the voltage converter 52 is variably controlled. Therefore, the converted DC voltage (Vcc-Vg) of the voltage converter 52
Changes in response to the modulated current signal Pm of the modulating unit 300 to reduce the pulsation of the driving force.

【0176】また、緊急時に直流電源50がオフした時
に、コイル2,3,4に生じている3相の逆起電力を第
1のパワーダイオード81d,82d,83dや第2の
パワーダイオード685d,686d,687dを介し
て整流した整流直流電圧を、電圧取出器490の端子X
fに出力する。この電圧取出器490の出力電圧を用い
て、緊急時の各種の退避処理を行う。
Further, when the DC power supply 50 is turned off in an emergency, the three-phase counter electromotive force generated in the coils 2, 3, and 4 is converted into the first power diodes 81d, 82d, 83d and the second power diodes 685d, The rectified DC voltage rectified through 686d and 687d is supplied to terminal X of voltage extractor 490.
Output to f. Using the output voltage of the voltage extractor 490, various emergency evacuation processes are performed.

【0177】本実施例では、接合分離して集積回路化に
好適のモータ構成になっている。まず、パワー素子の発
熱を小さくし、パワートランジスタやスイッチングトラ
ンジスタを集積回路化した場合の熱破壊を防止した。ま
た、第1のパワートランジスタや第2のパワートランジ
スタとして二重拡散MOS構造の電界効果型トランジス
タを使用し、チップサイズを小さくした。また、パワー
トランジスタの電流流出端子側から電流流入端子側に向
けて形成された寄生ダイオードをパワーダイオードとし
て使用し、パワーダイオードのためのチップ面積を実質
的に零にした。
In the present embodiment, a motor configuration suitable for integration into an integrated circuit is obtained by joining and separating. First, heat generation of the power element was reduced to prevent thermal destruction when the power transistor and the switching transistor were integrated. Further, a field effect transistor having a double-diffused MOS structure was used as the first power transistor and the second power transistor, and the chip size was reduced. Further, a parasitic diode formed from the current outflow terminal side to the current inflow terminal side of the power transistor is used as the power diode, and the chip area for the power diode is made substantially zero.

【0178】また、第2のパワー増幅器や電力路スイッ
チ器に、第2のPMOS型パワートランジスタやPMO
S型電力路トランジスタを使用し、これらのパワー素子
を動作させるための別の電源を不要にした(コンデンサ
等を必要とし、電力消費を行う高電圧出力器をなくし
た)。これにより、直流電源50や電圧変換器52以外
の別電源が不要になり、全体構成は著しく簡素になる。
Further, a second PMOS power transistor or a PMO
The use of S-type power path transistors eliminates the need for a separate power supply to operate these power elements (requires capacitors, etc., and eliminates the high voltage output that consumes power). This eliminates the need for a separate power supply other than the DC power supply 50 and the voltage converter 52, and significantly reduces the overall configuration.

【0179】また、直流電源の負極端子側に電流流出端
子側を接続されたNMOS型スイッチングトランジスタ
をPWM動作させ、NMOS型スイッチングトランジス
タと変換用インダクタ素子によって変換直流電圧を得て
いる。これにより、NMOS型スイッチングトランジス
タの電流流入端子側および電流流出端子側の電位が直流
電源50の負極端子側電位(アース電位)以下にならな
い。その結果、接合分離部分をベース端子とする寄生ト
ランジスタ素子の動作を防止でき、全体の回路動作が安
定になった。
The NMOS switching transistor whose current outgoing terminal is connected to the negative terminal of the DC power supply performs PWM operation, and a converted DC voltage is obtained by the NMOS switching transistor and the conversion inductor element. As a result, the potentials on the current inflow terminal side and the current outflow terminal side of the NMOS switching transistor do not become lower than the negative terminal side potential (ground potential) of the DC power supply 50. As a result, the operation of the parasitic transistor element having the junction isolation portion as the base terminal can be prevented, and the entire circuit operation has been stabilized.

【0180】また、本実施例では、電流供給器により合
成供給電流Ivに応動した第1の供給電流信号C1と第
2の供給電流信号C2を出力する。第1の供給電流信号
C1に応動した第1の増幅電流信号F1,F2,F3を
用いて第1のパワー増幅器11,12,13の第1のパ
ワー部カレントミラー回路の通電を制御し、第2の供給
電流信号C2に応動した第2の増幅流信号H1,H2,
H3を用いて第2のパワー増幅器15,16,17の第
2のパワー部カレントミラー回路の通電を制御する。こ
れにより、指令信号Adに応動してコイルへの合成供給
電流Ivが変化した場合であっても、電流路の切換動作
はアナログ的に滑らかに行うことができ、電流路の切り
換わりに伴う駆動電流の脈動や駆動力の脈動は極めて小
さくなる。
Further, in the present embodiment, the current supply unit outputs the first supply current signal C1 and the second supply current signal C2 in response to the combined supply current Iv. By using the first amplified current signals F1, F2, and F3 responsive to the first supply current signal C1, energization of the first power section current mirror circuits of the first power amplifiers 11, 12, and 13 is controlled. 2 in response to the second supply current signal C2.
The power supply to the second power section current mirror circuits of the second power amplifiers 15, 16, 17 is controlled using H3. Accordingly, even when the combined supply current Iv to the coil changes in response to the command signal Ad, the current path switching operation can be smoothly performed in an analog manner, and the driving accompanying the current path switching can be performed. The pulsation of the current and the pulsation of the driving force are extremely small.

【0181】また、本実施例では、第1のパワー増幅器
11,12,13を第1のNMOS型パワートランジス
タによる第1の電界効果型パワー部カレントミラー回路
によって構成し、第2のパワー増幅器615,616,
617を第2のPMOS型パワートランジスタによる第
2の電界効果型パワー部カレントミラー回路によって構
成し、電流増幅率のバラツキを小さくしている。
Further, in this embodiment, the first power amplifiers 11, 12, and 13 are constituted by a first field-effect type power section current mirror circuit including first NMOS type power transistors, and the second power amplifier 615 , 616
617 is constituted by a second field effect type power section current mirror circuit using a second PMOS type power transistor to reduce the variation of the current amplification factor.

【0182】通常、NMOS型パワートランジスタとP
MOS型パワートランジスタは大幅に異なる非線形電圧
増幅特性を有している。しかし、本実施例では、第1と
第2の電界効果型パワー部カレントミラー回路の電流増
幅率のバラツキを著しく小さくできる。
Normally, an NMOS power transistor and P
MOS power transistors have significantly different nonlinear voltage amplification characteristics. However, in this embodiment, the variation in the current amplification factor of the first and second field effect type power section current mirror circuits can be significantly reduced.

【0183】従って、少なくとも立ち上がり傾斜部分お
よび立ち下がり傾斜部分において滑らかに変化する第1
の増幅電流信号F1,F2,F3(第1の3相の電流信
号)を3個の第1のパワー増幅器11,12,13の各
通電制御端子側にそれぞれ供給し、少なくとも立ち上が
り傾斜部分および立ち下がり傾斜部分において滑らかに
変化する第2の増幅電流信号H1,H2,H3(第2の
3相の電流信号)を3個の第2のパワー増幅器615,
616,617の各通電制御端子側にそれぞれ供給する
ことにより、3個の第1のNMOS型パワートランジス
タ81,82,83および3個のPMOS型パワートラ
ンジスタ685,686,687による電流路の切換動
作を滑らかにできる。さらに、3個の第1のNMOS型
パワートランジスタうちで少なくとも1個を確実に抵抗
性の電圧降下動作でき、3個の第2のPMOS型パワー
トランジスタのうちで少なくとも1個を確実に抵抗性の
電圧降下動作できる。従って、駆動力の脈動が少なく、
発熱の小さいモータを実現できる。
Therefore, at least in the rising slope portion and the falling slope portion, the first portion which smoothly changes.
Are supplied to the respective conduction control terminals of the three first power amplifiers 11, 12, and 13 at least in the rising slope portion and the rising slope portion. The second amplified current signals H1, H2, and H3 (second three-phase current signals) that smoothly change in the falling slope portion are converted into three second power amplifiers 615 and 615.
The current path switching operation is performed by the three first NMOS power transistors 81, 82, 83 and the three PMOS power transistors 685, 686, 687 by supplying the current to the respective conduction control terminals 616, 617. Can be smoothed. Further, at least one of the three first NMOS power transistors can reliably perform a resistive voltage drop operation, and at least one of the three second PMOS power transistors can reliably perform a resistive voltage drop. Voltage drop operation is possible. Therefore, the pulsation of the driving force is small,
A motor with low heat generation can be realized.

【0184】また、本実施例では、直流電源50がオフ
した時に、コイルに生じている3相の逆起電力を第1の
パワーダイオードや第2のパワーダイオードを介して整
流した整流直流電圧を、電圧取出器の端子Xfに取り出
している。この電圧取出器の出力電圧を用いて、緊急の
直流電源オフ時に、電気的にマイコンのメモリ内容の保
存をしたり、機械的に読みとりヘッドの退避移動を行う
ことが可能になる。また、本実施例において、第1のパ
ワー増幅器11,12,13は図18に示された構成に
限らず、種々の変形が可能である。たとえば、第1のパ
ワー増幅器11,12,13のそれぞれの代わりに、前
述の図22に示した構成のパワー増幅器1000を使用
しても良い。また、たとえば、前述の図23に示した構
成のパワー増幅器1100を使用しても良い。
In this embodiment, when the DC power supply 50 is turned off, a rectified DC voltage obtained by rectifying the three-phase back electromotive force generated in the coil via the first power diode and the second power diode. , And a voltage extractor to the terminal Xf. By using the output voltage of the voltage extractor, it is possible to electrically save the contents of the memory of the microcomputer and to mechanically move the reading head when the emergency DC power is turned off. Further, in the present embodiment, the first power amplifiers 11, 12, and 13 are not limited to the configuration shown in FIG. 18, and various modifications are possible. For example, instead of each of the first power amplifiers 11, 12, and 13, the power amplifier 1000 having the configuration shown in FIG. 22 described above may be used. Further, for example, power amplifier 1100 having the configuration shown in FIG. 23 described above may be used.

【0185】また、本実施例において、第2のパワー増
幅器615,616,617は図18に示された構成に
限らず、種々の変形が可能である。たとえば、第2のパ
ワー増幅器615,616,617のそれぞれの代わり
に、図24に示した構成のパワー増幅器1200を使用
しても良い。パワー増幅器1200はPMOS型パワー
トランジスタ1210とPMOS型トランジスタ121
1と抵抗1212によって電界効果型パワー部カレント
ミラー回路を構成している。電界効果型パワー部カレン
トミラー回路1200は、電界効果型パワートランジス
タ1210の制御端子側が電界効果型トランジスタ12
11の制御端子側に(直接あるいは何らかの要素を介し
て)接続され、電界効果型トランジスタ1211の電流
路端子対の一方の端子側が電界効果型パワートランジス
タ1210の電流路端子対の一方の端子側に抵抗121
2を介して接続され、電界効果型トランジスタ1211
の電流路端子対のもう一方の端子側がパワー増幅器12
00の通電制御端子側に(直接あるいは何らかの要素を
介して)接続され、かつ電界効果型トランジスタ121
1の制御端子側がパワー増幅器1200の通電制御端子
側に(直接あるいは何らかの要素を介して)接続される
ように構成されている。この電界効果型パワー部カレン
トミラー回路は、比較的大きな電流増幅率を有してい
る。
Further, in the present embodiment, the second power amplifiers 615, 616, and 617 are not limited to the configuration shown in FIG. 18, and various modifications are possible. For example, a power amplifier 1200 having the configuration shown in FIG. 24 may be used instead of each of the second power amplifiers 615, 616, and 617. The power amplifier 1200 comprises a PMOS power transistor 1210 and a PMOS transistor 121
1 and the resistor 1212 constitute a field effect type power section current mirror circuit. In the field effect type power section current mirror circuit 1200, the control terminal of the field effect type power transistor 1210 is connected to the field effect type transistor 1210.
11 (directly or through some element), and one terminal side of the current path terminal pair of the field effect transistor 1211 is connected to one terminal side of the current path terminal pair of the field effect power transistor 1210. Resistance 121
2 and a field effect transistor 1211
The other terminal side of the current path terminal pair
00 (directly or through some element) and the field effect transistor 121
1 is connected (directly or through some element) to the power supply control terminal side of the power amplifier 1200. This field effect type power section current mirror circuit has a relatively large current amplification factor.

【0186】また、たとえば、図25に示した構成のパ
ワー増幅器1300を使用しても良い。パワー増幅器1
300はPMOS型パワートランジスタ1310とPM
OS型トランジスタ1311と抵抗1312によって電
界効果型パワー部カレントミラー回路を構成している。
Further, for example, power amplifier 1300 having the configuration shown in FIG. 25 may be used. Power amplifier 1
300 is a PMOS power transistor 1310 and PM
The OS-type transistor 1311 and the resistor 1312 constitute a field-effect power section current mirror circuit.

【0187】電界効果型パワー部カレントミラー回路1
300は、電界効果型パワートランジスタ1310の制
御端子側が電界効果型トランジスタ1311の制御端子
側に(直接あるいは何らかの要素を介して)接続され、
電界効果型トランジスタ1311の電流路端子対の一方
の端子側がパワー増幅器1310の通電制御端子側に抵
抗1312を介して接続され、電界効果型トランジスタ
1311の電流路端子対のもう一方の端子側が電界効果
型パワートランジスタ1310の電流路端子対の一方の
端子側に(直接あるいは何らかの要素を介して)接続さ
れ、かつ電界効果型トランジスタ1311の制御端子側
がパワー増幅器1310の通電制御端子側に(直接ある
いは何らかの要素を介して)接続されるように構成され
ている。
Field effect type power section current mirror circuit 1
Reference numeral 300 denotes a control terminal of the field-effect power transistor 1310 connected to the control terminal of the field-effect transistor 1311 (directly or through some element);
One terminal side of the current path terminal pair of the field effect transistor 1311 is connected to the conduction control terminal side of the power amplifier 1310 via the resistor 1312, and the other terminal side of the current path terminal pair of the field effect transistor 1311 is connected to the field effect transistor. Type power transistor 1310 is connected (directly or through some element) to one terminal side of a current path terminal pair, and the control terminal side of the field effect transistor 1311 is connected to the conduction control terminal side of the power amplifier 1310 (directly or through some element). (Via elements).

【0188】この電界効果型パワー部カレントミラー回
路は、通電制御端子側への入力電流が小さい内は所定の
電流増幅率を有し、入力電流が大きくなると、その電流
増幅率が急激に大きくなる。なお、PMOS型パワート
ランジスタ1210やPMOS型パワートランジスタ1
310は二重拡散PチャンネルMOS構造の電界効果型
パワートランジスタによって構成でき、集積回路化は容
易である。
This field effect type power section current mirror circuit has a predetermined current amplification factor while the input current to the conduction control terminal side is small, and the current amplification factor sharply increases as the input current increases. . The PMOS power transistor 1210 and the PMOS power transistor 1
Reference numeral 310 denotes a field effect type power transistor having a double-diffused P-channel MOS structure, which can be easily integrated.

【0189】また、動作制御器や電圧変換器は前述の構
成に限定されるものではなく、さらに、動作制御器や電
圧変換器をなくし、第1のパワー増幅器や第2のパワー
増幅器の第1の電界効果型パワートランジスタや第2の
電界効果型パワートランジスタを直接に高周波のスイッ
チング動作をさせ、電圧変換器のスイッチングトランジ
スタの役目をさせる構成も可能である。さらに、本実施
例でも、前述の実施例と同様な各種の利点を得ることが
できる。
Further, the operation controller and the voltage converter are not limited to the above-mentioned configuration. Further, the operation controller and the voltage converter are eliminated, and the first power amplifier and the first power amplifier of the second power amplifier are eliminated. The field-effect power transistor and the second field-effect power transistor can be directly operated at a high frequency to perform the role of the switching transistor of the voltage converter. Further, in this embodiment, various advantages similar to those of the above-described embodiment can be obtained.

【0190】《実施例5》図20に本発明の実施例5の
モータを示す。図20に全体構成を示す。本実施例5で
は、分路スイッチ器700と通電停止器701を設け、
コイル2,3,4に両方向の駆動電流を供給する第1の
通電モードと、コイル2,3,4に片方向の駆動電流を
供給する第2の通電モードを、適時切り換えて供給でき
るようにした。また、コイル2,3,4の共通接続端子
側より整流直流電圧を取り出すように、電圧取出器74
0を変更した。その他の構成において、前述の実施例4
もしくは実施例3もしくは実施例2もしくは実施例1と
同様なものには同一の番号を付し、詳細な説明を省略す
る。
Embodiment 5 FIG. 20 shows a motor according to Embodiment 5 of the present invention. FIG. 20 shows the overall configuration. In the fifth embodiment, a shunt switch device 700 and an energization stop device 701 are provided.
A first energizing mode for supplying a bidirectional driving current to the coils 2, 3, and 4 and a second energizing mode for supplying a unidirectional driving current to the coils 2, 3, and 4 can be switched and supplied as appropriate. did. Also, a voltage extractor 74 is provided so as to extract a rectified DC voltage from the common connection terminal side of the coils 2, 3, and 4.
0 was changed. In another configuration, the fourth embodiment is described.
Alternatively, the same components as those of the third embodiment, the second embodiment, or the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.

【0191】まず、分路スイッチ器700をオフにし、
通電停止器701を停止動作させない場合(第1の通電
モード)を説明する。すなわち、分路スイッチ器700
の第1のスイッチ部711はオフ、通電停止器701の
第2のスイッチ部721と第3のスイッチ部731はオ
ンにした場合である。第1のスイッチ部711がオフで
あるから、分路スイッチ器700のPMOS型分路トラ
ンジスタ710はオフになる。PMOS型分路トランジ
スタ710は、二重拡散PチャンネルMOS構造の電界
効果型トランジスタにより構成され、その寄生素子とし
て形成されたダイオード710dは電流流出端子側から
電流流入端子側に向けて等価回路的に逆接続されてい
る。
First, the shunt switch 700 is turned off.
A case where the power stoppage device 701 is not stopped (first power supply mode) will be described. That is, the shunt switch 700
The first switch unit 711 is off, and the second switch unit 721 and the third switch unit 731 of the power supply stop unit 701 are on. Since the first switch section 711 is off, the PMOS shunt transistor 710 of the shunt switch 700 is off. The PMOS shunt transistor 710 is constituted by a field effect transistor having a double-diffused P-channel MOS structure, and a diode 710d formed as a parasitic element thereof has an equivalent circuit from the current outflow terminal side to the current inflow terminal side. Reverse connection.

【0192】通電停止器701の第2のスイッチ部72
1がオンであるから、電流供給器30の第2の供給電流
信号C2は第2の分配器38に供給される。通電停止器
701の第3のスイッチ部731がオンであるから、P
MOS型通電トランジスタ730はオンになり、第2の
パワー増幅器615,616,617への電流供給を実
施する。
Second switch section 72 of energization stop device 701
Since 1 is on, the second supply current signal C2 of the current supply 30 is supplied to the second distributor 38. Since the third switch unit 731 of the power supply stop unit 701 is on, P
The MOS conduction transistor 730 is turned on to supply current to the second power amplifiers 615, 616, and 617.

【0193】PMOS型通電トランジスタ730は逆接
続され、その電流流入端子側を抵抗31と電力路スイッ
チ器54を介して直流電源50の正極端子側に接続し、
その電流流出端子側を第2のパワー増幅器615,61
6,617の共通接続端子側に接続している。PMOS
型通電トランジスタ730は二重拡散PチャンネルMO
S構造の電界効果型トランジスタにより構成され、PM
OS型通電トランジスタ730が逆接続されているの
で、その寄生素子として形成されたダイオード730d
は電流流入端子側から電流流出端子側に向けて等価回路
的に接続されている。
The PMOS conduction transistor 730 is reversely connected, and its current inflow terminal is connected to the positive terminal of the DC power supply 50 via the resistor 31 and the power path switch 54.
The current outflow terminal side is connected to the second power amplifiers 615, 61
6,617 are connected to the common connection terminal side. PMOS
Transistor 730 is a double diffused P-channel MO
It is composed of an S-structure field effect transistor, and has a PM
Since the OS-type conducting transistor 730 is reversely connected, the diode 730d formed as a parasitic element thereof
Are connected in an equivalent circuit from the current inflow terminal side to the current outflow terminal side.

【0194】従って、分路スイッチ器700の第1のス
イッチ部711をオフにし、通電停止器701の第2の
スイッチ部721と第3のスイッチ部731をオンにし
た場合には、前述の実施例4と実質的に同じ構成にな
る。従って、第1のパワー増幅器11,12,13およ
び第2のパワー増幅器615,616,617によっ
て、コイル2,3,4に正極性および負極性の両方向の
駆動電流I1,I2,I3を供給する(第1の通電モー
ド)。具体的な構成及び動作は、前述の実施例4と同様
であり、詳細な説明を省略する。
Therefore, when the first switch unit 711 of the shunt switch device 700 is turned off and the second switch unit 721 and the third switch unit 731 of the conduction stop unit 701 are turned on, the above-described operation is performed. The configuration is substantially the same as that of Example 4. Therefore, the first and second power amplifiers 11, 12, and 13 and the second power amplifiers 615, 616, and 617 supply the coils 2, 3, and 4 with drive currents I1, I2, and I3 in both positive and negative directions. (First energization mode). The specific configuration and operation are the same as those in the fourth embodiment, and a detailed description thereof will be omitted.

【0195】次に、分路スイッチ器700をオンにし、
通電停止器701を停止動作させた場合(第2の通電モ
ード)を説明する。すなわち、分路スイッチ器700の
第1のスイッチ部711をオンにし、通電停止器701
の第2のスイッチ部721と第3のスイッチ部731を
オフにした場合である。第1のスイッチ部711がオン
であるから、分路スイッチ器700のPMOS型分路ト
ランジスタ710はオンになる。従って、電圧変換器5
2の正極出力端子側から電流検出用の抵抗31とPMO
S型分路トランジスタ710を介してコイル2,3,4
の共通接続端子側への電流路が形成される。
Next, the shunt switch 700 is turned on,
A case where the power supply stop device 701 is stopped (second power supply mode) will be described. That is, the first switch unit 711 of the shunt switch device 700 is turned on, and the power supply stop device 701 is turned on.
In this case, the second switch unit 721 and the third switch unit 731 are turned off. Since the first switch section 711 is on, the PMOS shunt transistor 710 of the shunt switch 700 turns on. Therefore, the voltage converter 5
2 and a current detection resistor 31 and a PMO
Coil 2, 3, 4 via S type shunt transistor 710
A current path to the common connection terminal side is formed.

【0196】一方、通電停止器701の第2のスイッチ
部721がオフであるから、電流供給器30の第2の供
給電流信号C2は第2の分配器38に供給されない。従
って、第2の分配電流信号G1,G2,G3および第2
の増幅電流信号H1,H2,H3は零になる。その結
果、第2のパワー増幅器615,616,617の第2
のPMOS型パワートランジスタ685,686,68
7はすべてオフになる。さらに、第3のスイッチ部73
1がオフであるから、通電トランジスタ730はオフに
なり、第2のパワー増幅器への電流供給は停止される。
On the other hand, the second supply current signal C 2 of the current supply 30 is not supplied to the second distributor 38 because the second switch section 721 of the power supply stop 701 is off. Therefore, the second distribution current signals G1, G2, G3 and the second
Of the amplified current signals H1, H2 and H3 become zero. As a result, the second power amplifiers 615, 616, 617
PMOS power transistors 685, 686, 68
7 are all off. Further, the third switch unit 73
Since 1 is off, the energizing transistor 730 is turned off, and the current supply to the second power amplifier is stopped.

【0197】このとき、通電トランジスタ730および
その寄生ダイオード730dは、コイル2,3,4に生
じた逆起電力の電流路を遮断し、不要な電流路の形成を
防止する。従って、コイル2,3,4への電流路は、電
圧変換器52の正極出力端子側と負極出力端子側の間に
並列的に接続されている第1のパワー増幅器11,1
2,13の第1のNMOS型パワートランジスタ81,
82,83によって形成される。すなわち、コイル2,
3,4に負極性の片方向の駆動電流I1,I2,I3が
供給される(第2の通電モード)。なお、分路スイッチ
器700の抵抗712と通電停止器701の抵抗732
はプルアップ抵抗であり、必要に応じて接続すればよ
い。
At this time, the energizing transistor 730 and its parasitic diode 730d cut off the current path of the back electromotive force generated in the coils 2, 3, and 4, thereby preventing the formation of an unnecessary current path. Therefore, the current paths to the coils 2, 3, and 4 are connected to the first power amplifiers 11, 1 connected in parallel between the positive output terminal side and the negative output terminal side of the voltage converter 52.
2, 13 first NMOS power transistors 81,
82, 83 are formed. That is, coil 2,
Negative unidirectional drive currents I1, I2, I3 are supplied to 3, 4 (second energization mode). The resistance 712 of the shunt switch 700 and the resistance 732 of the
Is a pull-up resistor, which may be connected as needed.

【0198】この第2の通電モードの全体動作について
説明する。電流供給器30は、電流検出信号Bjに応動
した第1の供給電流信号C1と第2の供給電流信号C2
を出力する。第2の供給電流信号C2は通電停止器70
1の第2のスイッチ部721で阻止され、第2の分配器
38に供給されない。従って、第2のパワー増幅器61
5,616,617は、通電をすべて停止し、コイル
2,3,4に電流を供給しない。
The overall operation in the second energization mode will be described. The current supply 30 includes a first supply current signal C1 and a second supply current signal C2 responsive to the current detection signal Bj.
Is output. The second supply current signal C2 is supplied to the power supply stop 70
It is blocked by the first second switch unit 721 and is not supplied to the second distributor 38. Therefore, the second power amplifier 61
5, 616, 617 stop supplying electricity and do not supply current to the coils 2, 3, and 4.

【0199】一方、第1の供給電流信号C1は第1の分
配器37に供給される。第1の分配器37は、切換作成
器34の3相の切換電流信号D1,D2,D3に応動し
て第1の供給電流信号C1を分配し、滑らかに変化する
3相の第1の分配電流信号E1,E2,E3を出力す
る。第1の電流増幅器41,42,43は、それぞれ第
1の分配電流信号E1,E2,E3を電流増幅した第1
の増幅電流信号F1,F2,F3を出力し、第1のパワ
ー増幅器11,12,13の通電制御端子側に供給す
る。第1のパワー増幅器11,12,13の第1のパワ
ー部カレントミラー回路は、それぞれ第1の増幅電流信
号F1,F2,F3を電流増幅してコイル2,3,4に
供給する。このように、第1の分配制御ブロック(電流
供給器30と第1の分配器37と第1の電流増幅器4
1,42,43)は、3個の第1のNMOS型パワート
ランジスタ81,82,83のうちで少なくとも1個を
抵抗性の電圧降下動作させている。
On the other hand, the first supply current signal C 1 is supplied to the first distributor 37. The first distributor 37 distributes the first supply current signal C1 in response to the three-phase switching current signals D1, D2, and D3 of the switching generator 34, and smoothly changes the three-phase first distribution. It outputs current signals E1, E2, E3. The first current amplifiers 41, 42, and 43 respectively provide first amplified currents of the first distributed current signals E1, E2, and E3.
And outputs the amplified current signals F1, F2, and F3 to the first power amplifiers 11, 12, and 13 to the conduction control terminals. The first power section current mirror circuits of the first power amplifiers 11, 12, and 13 current-amplify and supply the first amplified current signals F1, F2, and F3 to the coils 2, 3, and 4, respectively. Thus, the first distribution control block (the current supply unit 30, the first distributor 37, and the first current amplifier 4
1, 42, 43), at least one of the three first NMOS power transistors 81, 82, 83 is operated by a resistive voltage drop.

【0200】動作制御器310は、指令信号Adに応動
した動作制御信号Vdを出力する。電圧変換器52は、
動作制御信号Vdに応動してNMOS型スイッチングト
ランジスタ61を高周波スイッチング動作させる。その
結果、電圧変換器52の変換直流電圧(Vcc−Vg)
が可変制御される。電圧変換器52の変換直流電圧は、
並列的に接続された3個の第1のパワー増幅器11,1
2,13とコイル2,3,4と分路スイッチ器700に
供給され、選択された第1のパワー増幅器の第1のパワ
ートランジスタによってコイルに片方向の駆動電流を供
給する電流路が形成される。
The operation controller 310 outputs an operation control signal Vd in response to the command signal Ad. The voltage converter 52
In response to the operation control signal Vd, the NMOS switching transistor 61 performs a high-frequency switching operation. As a result, the converted DC voltage (Vcc-Vg) of the voltage converter 52
Is variably controlled. The converted DC voltage of the voltage converter 52 is
Three first power amplifiers 11, 1 connected in parallel
2, 13 and the coils 2, 3, 4 and the shunt switch 700, a current path for supplying a unidirectional drive current to the coil is formed by the first power transistor of the selected first power amplifier. You.

【0201】電圧取出器740は、直流電源50の正極
端子側電位とコイルの共通接続端子側電位を比較し、大
きい方の電圧を出力している。これにより、直流電源5
0がオフしたときに、コイルに生じる3相の逆起電力の
整流電圧信号を端子Xfに取り出している。その他の構
成及び動作は、前述の実施例4と同様であり、詳細な説
明を省略する。
The voltage extractor 740 compares the potential on the positive terminal side of the DC power supply 50 with the potential on the common connection terminal side of the coil, and outputs the higher voltage. Thereby, the DC power supply 5
When 0 is turned off, a rectified voltage signal of three-phase back electromotive force generated in the coil is taken out to the terminal Xf. Other configurations and operations are the same as those in the above-described fourth embodiment, and a detailed description thereof will be omitted.

【0202】本実施例では、コイルに両方向の駆動電流
を供給する第1の通電モードと、コイルに片方向の駆動
電流を供給する第2の通電モードを、適時切り換えて供
給し、モータ性能を変更することを可能にした。第1の
通電モードおよび第2の通電モードにおいて、第1のパ
ワートランジスタらや第2のパワートランジスタらやス
イッチングトランジスタや分路トランジスタや通電トラ
ンジスタなどのパワー素子における電力損失・発熱は小
さい。従って、これらのパワー素子を必要に応じて単一
のシリコン基板上に接合分離して集積回路化できる。
In the present embodiment, the first energizing mode for supplying a bidirectional driving current to the coil and the second energizing mode for supplying a unidirectional driving current to the coil are switched and supplied as needed to improve the motor performance. Made it possible to change. In the first energizing mode and the second energizing mode, power loss and heat generation in the first power transistor, the second power transistor, and the power elements such as the switching transistor, the shunt transistor, and the energizing transistor are small. Accordingly, these power elements can be bonded and separated on a single silicon substrate as required to form an integrated circuit.

【0203】また、コイルに両方向の駆動電流を供給す
る第1の通電モードでは、発生力を大きくできる利点が
ある。コイルに片方向の駆動電流を供給する第2の通電
モードでは、コイルに発生する逆起電力を大きくできる
ので、モータを高速回転できる利点がある。従って、発
生力が大きく高速回転が可能なモータを実現できる。
Further, in the first energizing mode in which the drive current is supplied to the coil in both directions, there is an advantage that the generated force can be increased. In the second energizing mode for supplying a one-way driving current to the coil, the back electromotive force generated in the coil can be increased, so that there is an advantage that the motor can be rotated at high speed. Therefore, it is possible to realize a motor having a large generating force and capable of rotating at high speed.

【0204】また、集積回路化した第2のパワートラン
ジスタ685,686,687には、寄生素子である第
2のパワーダイオード685d,686d,687dが
逆接続されている。分路トランジスタ710をオンにし
てコイル2,3,4に片方向の駆動電流を供給する場合
に、コイルに生じる逆起電力によって電力供給端子側の
電位が交流的に上昇し、第2のパワーダイオード685
d,686d,687dを介して電流が逆流しようとす
る。しかし、本実施例では、通電トランジスタ730を
逆接続しているので、通電トランジスタ730をオフに
することにより、逆流電流路を確実に遮断できる。
The second power transistors 685, 686, and 687 formed as integrated circuits are reversely connected to second power diodes 685d, 686d, and 687d, which are parasitic elements. When the unidirectional drive current is supplied to the coils 2, 3, and 4 by turning on the shunt transistor 710, the potential at the power supply terminal side increases in an alternating current due to the back electromotive force generated in the coils, and the second power Diode 685
The current tends to flow backward through d, 686d, and 687d. However, in the present embodiment, since the energizing transistor 730 is reversely connected, the reverse current path can be reliably shut off by turning off the energizing transistor 730.

【0205】なお、通電トランジスタ730は逆接続し
たPMOS型トランジスタに限らず、逆接続したNMO
S型トランジスタによっても構成可能である。これらの
逆接続した電界効果型トランジスタでは、電流流入端子
側から電流流出端子側に向けて寄生ダイオードが形成さ
れ、通電トランジスタのオフ時に寄生ダイオードも電流
の逆流を阻止する。
It is to be noted that the conducting transistor 730 is not limited to a PMOS transistor connected in reverse, but may be an NMOS transistor connected in reverse.
It can also be configured by an S-type transistor. In these reverse-connected field-effect transistors, a parasitic diode is formed from the current inflow terminal side to the current outflow terminal side, and the parasitic diode also prevents reverse current flow when the energizing transistor is turned off.

【0206】また、本実施例でも、前述の各実施例と同
様な各種の利点を得ることができる。なお、本実施例で
は、第1のパワー増幅器11,12,13と第2のパワ
ー増幅器615,616,617と電流供給器30と切
換作成器34と分配作成器36(第1の分配器37と第
2の分配器38)と第1の電流増幅器41,42,43
と第2の電流増幅器645,646,647と動作制御
器310と電圧変換器52と分路スイッチ器700と通
電停止器701と電圧取出器740によって、3相の負
荷(コイル2,3,4)への駆動電流を供給する駆動回
路を形成している。
Also, in this embodiment, various advantages similar to those of the above embodiments can be obtained. In the present embodiment, the first power amplifiers 11, 12, and 13, the second power amplifiers 615, 616, and 617, the current supply 30, the switching generator 34, and the distribution generator 36 (the first distributor 37) And the second distributor 38) and the first current amplifiers 41, 42, 43
, A second current amplifier 645, 646, 647, an operation controller 310, a voltage converter 52, a shunt switch 700, an energization stop 701, and a voltage extractor 740. ) To form a drive circuit for supplying a drive current to the drive circuit.

【0207】なお、高電圧出力器を設けて、第2のパワ
ートランジスタ685,686,687や分路トランジ
スタ710や通電トランジスタ730にNMOS型トラ
ンジスタを使用し、高電圧出力器の高電位点からこれら
の素子の通電を制御する事も可能である。
A high-voltage output device is provided, and NMOS transistors are used for the second power transistors 685, 686, 687, the shunt transistor 710, and the energizing transistor 730. These transistors are used from the high potential point of the high-voltage output device. It is also possible to control the energization of the elements.

【0208】《実施例6》図21に本発明の実施例6の
モータを示す。図21に全体構成を示す。本実施例6で
は、電圧変換器752として、たとえば高電圧出力器4
50のごとき構成の電圧変換を行わせるようにした。そ
の他の構成において、前述の実施例5もしくは前述の実
施例4もしくは実施例3もしくは実施例2もしくは実施
例1と同様なものには同一の番号を付し、詳細な説明を
省略する。
Embodiment 6 FIG. 21 shows a motor according to Embodiment 6 of the present invention. FIG. 21 shows the overall configuration. In the sixth embodiment, as the voltage converter 752, for example, the high-voltage output device 4
A voltage conversion having a configuration such as 50 is performed. In other configurations, the same components as those in the above-described fifth embodiment, the fourth embodiment, the third embodiment, the second embodiment, or the first embodiment are denoted by the same reference numerals, and detailed description is omitted.

【0209】図21の電圧変換器752は、200kH
z程度の高周波スイッチング動作を行うNMOS型スイ
ッチングトランジスタ761を有している。NMOS型
スイッチングトランジスタ761は、その電流流出端子
側を直流電源50の負極端子側(−)に接続され、その
電流流入端子側と変換用インダクタ素子763の一端に
接続され、直流電源50の正極端子側(+)から変換用
インダクタ素子763への磁気エネルギーを補充する電
力供給路を高周波スイッチング(オン・オフ動作)して
いる。変換用インダクタ素子763の一端に接続された
フライホイール用ダイオード762は、NMOS型スイ
ッチングトランジスタ761のオン・オフの高周波スイ
ッチング動作に相補的にオフ・オン動作し、変換用イン
ダクタ素子763から変換用コンデンサ素子764を含
む回路側への電流路形成回路を構成している。
The voltage converter 752 shown in FIG.
An NMOS switching transistor 761 that performs a high-frequency switching operation of about z is provided. The NMOS-type switching transistor 761 has its current outflow terminal side connected to the negative terminal side (−) of the DC power supply 50, is connected to its current inflow terminal side and one end of the conversion inductor element 763, and has the positive terminal of the DC power supply 50. The power supply path for replenishing magnetic energy from the side (+) to the conversion inductor element 763 performs high-frequency switching (on / off operation). The flywheel diode 762 connected to one end of the conversion inductor element 763 turns off and on in a complementary manner to the on / off high-frequency switching operation of the NMOS switching transistor 761, and the conversion inductor element 763 outputs the conversion capacitor. A circuit for forming a current path to the circuit including the element 764 is formed.

【0210】すなわち、NMOS型スイッチングトラン
ジスタ761がオンの時には、直流電源50の正極端子
から変換用インダクタ素子763を通る電力供給路が形
成され、変換用インダクタ素子763の磁気エネルギー
を補充する。NMOS型スイッチングトランジスタ76
1がオフに変わると、変換用インダクタ素子763の端
子電圧が急激に大きくなってフライホイール用ダイオー
ド762を導通状態に変え、変換用インダクタ素子76
3から変換用コンデンサ素子764を含む回路側への電
流路を形成する。これにより、変換用コンデンサ素子7
64の一端と直流電源50の一端の間に変換直流電圧V
mを出力する。
That is, when the NMOS switching transistor 761 is on, a power supply path is formed from the positive terminal of the DC power supply 50 through the conversion inductor element 763 to replenish the magnetic energy of the conversion inductor element 763. NMOS switching transistor 76
1 changes to the off state, the terminal voltage of the conversion inductor element 763 rapidly increases, and the flywheel diode 762 changes to the conductive state.
A current path from 3 to the circuit side including the conversion capacitor element 764 is formed. Thereby, the conversion capacitor element 7
DC voltage V between one end of DC power supply 64 and one end of DC power supply 50
Output m.

【0211】変換用コンデンサ素子764は、電圧変換
器752の正極出力端子側(P)と負極出力端子側
(M)の間に接続され、変換用インダクタ素子763を
介して供給される電流・電圧を平滑するフィルタ回路を
構成している。これにより、NMOS型スイッチングト
ランジスタ761を高周波PWM動作(パルス幅変調動
作)することにより、電圧変換器752の正極出力端子
側の電位Vmを可変制御している。その結果、直流電源
50から供給される直流電圧Vccを電力供給源とし
て、電圧変換器752の正極出力端子側と負極出力端子
側の間に変換直流電圧値Vmを作り出す。ここで、直流
電源50の負極端子をアース電位(0V)としている。
The conversion capacitor element 764 is connected between the positive output terminal side (P) and the negative output terminal side (M) of the voltage converter 752, and is supplied with a current / voltage supplied via the conversion inductor element 763. Are formed in a filter circuit for smoothing the signal. As a result, the potential Vm on the positive output terminal side of the voltage converter 752 is variably controlled by performing the high-frequency PWM operation (pulse width modulation operation) on the NMOS switching transistor 761. As a result, using the DC voltage Vcc supplied from the DC power supply 50 as a power supply source, a converted DC voltage value Vm is created between the positive output terminal side and the negative output terminal side of the voltage converter 752. Here, the negative terminal of the DC power supply 50 is set to the ground potential (0 V).

【0212】なお、NMOS型スイッチングトランジス
タ761は、たとえば二重拡散MOS構造のNチャンネ
ル電界効果型トランジスタによって構成され、その電流
流出端子側から電流流入端子側に向けて寄生素子として
形成されたスイッチングダイオード761dを等価回路
的に逆接続されている。動作制御器310は、指令信号
Adに応動した動作制御信号Vdを出力する。電圧変換
器752は、PWM部765において動作制御信号Vd
に応動したパルス幅を有する所定の高周波のPWM信号
Swを作り、NMOS型スイッチングトランジスタ76
1を高周波スイッチング動作させる。すなわち、動作制
御器310の動作制御信号Vdに応動して電圧変換器7
52のNMOS型スイッチングトランジスタ761のP
WMスイッチング動作が制御される。
The NMOS switching transistor 761 is formed of, for example, an N-channel field effect transistor having a double diffusion MOS structure, and has a switching diode formed as a parasitic element from the current outflow terminal side to the current inflow terminal side. 761d are reversely connected in an equivalent circuit. The operation controller 310 outputs an operation control signal Vd in response to the command signal Ad. The voltage converter 752 controls the operation control signal Vd in the PWM unit 765.
A predetermined high-frequency PWM signal Sw having a pulse width corresponding to the
1 is subjected to a high-frequency switching operation. That is, the voltage converter 7 responds to the operation control signal Vd of the operation controller 310.
52 of the NMOS switching transistor 761
The WM switching operation is controlled.

【0213】電圧変換器752は、直流電源50の直流
電圧Vccを電力供給源として、NMOS型スイッチン
グトランジスタ761のPWMスイッチング動作に応動
した変換直流電圧Vmを正極出力端子側と負極出力端子
側の間に出力する。なお、電圧変換器752のPWM部
765の具体的な構成は、前述の図7に示したものと同
様な構成であり、詳細な説明を省略する。
The voltage converter 752 uses the DC voltage Vcc of the DC power supply 50 as a power supply source, and converts the converted DC voltage Vm responsive to the PWM switching operation of the NMOS switching transistor 761 between the positive output terminal side and the negative output terminal side. Output to Note that the specific configuration of the PWM unit 765 of the voltage converter 752 is the same as that shown in FIG. 7 described above, and detailed description will be omitted.

【0214】図21の電圧取出器790は出力ダイオー
ド791を含んでいる。出力ダイオード791は、入力
端子側を第2のPMOS型パワートランジスタ685,
686,687の電流流入端子側に接続され、出力端子
側を電圧取出器790の出力端子Xfに接続されてい
る。これにより、直流電源50がオフになった時に、出
力ダイオード791を介して、電圧取出器790はコイ
ル2,3,4の逆起電力を整流した整流直流電圧を出力
端子Xfに得ている。
The voltage extractor 790 of FIG. 21 includes an output diode 791. The output diode 791 has an input terminal side connected to the second PMOS power transistor 685,
686, 687 are connected to the current inflow terminal side, and the output terminal side is connected to the output terminal Xf of the voltage extractor 790. Thus, when the DC power supply 50 is turned off, the voltage extractor 790 obtains a rectified DC voltage obtained by rectifying the back electromotive force of the coils 2, 3, and 4 at the output terminal Xf via the output diode 791.

【0215】このとき、電圧変換器752のフライホイ
ール用ダイオード762は、直流電源50がオフになっ
た時に、3相のコイル2,3,4の逆起電力によってコ
イル側から直流電源50に逆流する電流を阻止してい
る。従って、フライホイール用ダイオード762は実質
的に図15や図20に示した電力路スイッチ器54の役
割も果たしている。従って、電圧取出器790の整流直
流電圧を用いて、直流電源50がオフになった時に、各
種の保護動作を行うことができる。
At this time, when the DC power supply 50 is turned off, the flywheel diode 762 of the voltage converter 752 reversely flows from the coil side to the DC power supply 50 due to the back electromotive force of the three-phase coils 2, 3, and 4. You are blocking the current. Accordingly, the flywheel diode 762 substantially also serves as the power path switch 54 shown in FIGS. Therefore, various protection operations can be performed using the rectified DC voltage of the voltage extractor 790 when the DC power supply 50 is turned off.

【0216】その他の構成及び動作は、前述の実施例5
と同様であり、詳細な説明を省略する。本実施例では、
集積回路化に好適のモータ構成になっている。まず、パ
ワー素子の発熱を小さくし、パワートランジスタやスイ
ッチングトランジスタを集積回路化した場合の熱破壊を
防止した。また、第1のパワートランジスタや第2のパ
ワートランジスタやスイッチングトランジスタとして二
重拡散MOS構造の電界効果型トランジスタを使用し、
チップサイズを小さくした。
Other configurations and operations are the same as those of the fifth embodiment.
The detailed description is omitted. In this embodiment,
The motor configuration is suitable for integration into an integrated circuit. First, heat generation of the power element was reduced to prevent thermal destruction when the power transistor and the switching transistor were integrated. Further, a field effect transistor having a double diffusion MOS structure is used as the first power transistor, the second power transistor, and the switching transistor,
Reduced chip size.

【0217】また、直流電源の負極端子側に電流流出端
子側を接続されたNMOS型スイッチングトランジスタ
をPWM動作させ、NMOS型スイッチングトランジス
タと変換用インダクタ素子によって変換直流電圧を得て
いる。これにより、NMOS型スイッチングトランジス
タの電流流入端子側および電流流出端子側の電位が直流
電源50の負極端子側電位(アース電位)以下にならな
い。その結果、接合分離部分をベース端子とする寄生ト
ランジスタ素子の動作を防止でき、全体の回路動作が安
定になった。
Also, the NMOS switching transistor whose current outgoing terminal is connected to the negative terminal of the DC power supply performs PWM operation, and a converted DC voltage is obtained by the NMOS switching transistor and the conversion inductor element. As a result, the potentials on the current inflow terminal side and the current outflow terminal side of the NMOS switching transistor do not become lower than the negative terminal side potential (ground potential) of the DC power supply 50. As a result, the operation of the parasitic transistor element having the junction isolation portion as the base terminal can be prevented, and the entire circuit operation has been stabilized.

【0218】また、第2のパワー増幅器や分路スイッチ
器や通電停止器に、第2のPMOS型パワートランジス
タやPMOS型分路トランジスタやPMOS型通電トラ
ンジスタを使用し、これらのパワー素子を動作させるた
めの別の電源を不要にした(高電圧出力器を不要にし
た)。また、本実施例では、コイルに両方向の駆動電流
を供給する第1の通電モードと、コイルに片方向の駆動
電流を供給する第2の通電モードを、適時切り換えて供
給し、モータ性能を変更することを可能にした。このよ
うな切換えを行っても、第1のパワートランジスタや第
2のパワートランジスタやスイッチングトランジスタや
分路トランジスタや通電トランジスタなどのパワー素子
における電力損失・発熱は小さい。従って、これらのパ
ワー素子を必要に応じて単一のシリコン基板上に集積回
路化できる。
Further, a second PMOS power transistor, a PMOS shunt transistor, or a PMOS conduction transistor is used for the second power amplifier, the shunt switch, and the conduction stop device, and these power elements are operated. To eliminate the need for a separate power supply (no need for a high-voltage output device). In this embodiment, the motor performance is changed by appropriately switching between a first energizing mode for supplying a bidirectional driving current to the coil and a second energizing mode for supplying a unidirectional driving current to the coil. Made it possible. Even when such switching is performed, power loss and heat generation in power elements such as the first power transistor, the second power transistor, the switching transistor, the shunt transistor, and the conduction transistor are small. Therefore, these power elements can be integrated on a single silicon substrate as required.

【0219】また、本実施例では、直流電源50と電圧
変換器752は、電圧変換器の正極出力端子側と負極出
力端子側の間に所要の変換直流電圧Vmを供給する電圧
供給ブロックを形成している。この電圧供給ブロック
は、変換直流電圧Vmを直流電源50の出力直流電圧V
ccよりも大きくすることができ、コイル2,3,4へ
の供給電圧レベルを大きくした。これにより、モータの
高速回転を容易に実現できる。なお、モータ起動時など
では、スイッチングトランジスタ761がオフ状態にな
り、直流電源50の出力直流電圧Vccがフライホイー
ル用ダイオード762を介して出力され、電圧変換器7
52の変換直流電圧になることもある。
In this embodiment, the DC power supply 50 and the voltage converter 752 form a voltage supply block for supplying a required converted DC voltage Vm between the positive output terminal side and the negative output terminal side of the voltage converter. doing. This voltage supply block converts the converted DC voltage Vm to the output DC voltage V
cc, and the supply voltage level to the coils 2, 3, and 4 was increased. Thereby, high-speed rotation of the motor can be easily realized. When the motor is started, for example, the switching transistor 761 is turned off, and the output DC voltage Vcc of the DC power supply 50 is output via the flywheel diode 762, and the voltage converter 7
52 may be the converted DC voltage.

【0220】また、本実施例において、電圧変換器75
2の電流路形成回路であるフライホイール用ダイオード
762は、スイッチングトランジスタ761がオフの時
に変換用インダクタ素子763から変換用コンデンサ素
子764を含む回路側への電流路を形成すれば良く、種
々の変形が可能である。たとえば、フライホイール用ダ
イオード762の代わりに図26に示した構成のNMO
S型同期整流トランジスタ1400を使用し、PWM部
765からの信号によって、スイッチングトランジスタ
761のオン・オフのスイッチング動作と相補的にNM
OS型同期整流トランジスタ1400をオフ・オンのス
イッチング動作させることが可能である。
In the present embodiment, the voltage converter 75
The flywheel diode 762, which is a current path forming circuit of No. 2, may form a current path from the conversion inductor element 763 to the circuit including the conversion capacitor element 764 when the switching transistor 761 is off, and may be variously modified. Is possible. For example, the NMO having the configuration shown in FIG.
The S-type synchronous rectifier transistor 1400 is used, and a signal from the PWM unit 765 complements the on / off switching operation of the switching transistor 761 by NM.
The OS-type synchronous rectification transistor 1400 can be turned on and off.

【0221】NMOS型同期整流トランジスタ1400
は二重拡散NチャンネルMOS構造の電界効果型パワー
トランジスタによって構成され、NMOS型同期整流ト
ランジスタ1400の電流入力出力端子間に寄生ダイオ
ード1400dが逆接続されて接続される。この寄生ダ
イオード1400dによって、フライホイール用ダイオ
ードの効果を得ることもできる。
NMOS synchronous rectification transistor 1400
Is constituted by a field effect type power transistor having a double-diffused N-channel MOS structure, and a parasitic diode 1400d is reversely connected between the current input and output terminals of the NMOS type synchronous rectification transistor 1400. With the parasitic diode 1400d, the effect of the flywheel diode can also be obtained.

【0222】また、たとえば、図27に示した構成のP
MOS型同期整流トランジスタ1500を使用し、PW
M部765からの信号によって、スイッチングトランジ
スタ761のオン・オフのスイッチング動作と相補的に
PMOS型同期整流トランジスタ1500をオフ・オン
のスイッチング動作させることが可能である。PMOS
型同期整流トランジスタ1500は二重拡散Pチャンネ
ルMOS構造の電界効果型パワートランジスタによって
構成され、PMOS型同期整流トランジスタ1500の
電流入力出力端子間に寄生ダイオード1500dが逆接
続されて接続される。この寄生ダイオード1500dに
よって、フライホイール用ダイオードの効果を得ること
もできる。
Also, for example, the P of the configuration shown in FIG.
Using MOS type synchronous rectification transistor 1500, PW
By the signal from the M unit 765, the PMOS synchronous rectification transistor 1500 can be turned on / off in a complementary manner to the on / off switching operation of the switching transistor 761. PMOS
The synchronous rectifier transistor 1500 is constituted by a field effect type power transistor having a double-diffused P-channel MOS structure, and a parasitic diode 1500d is reversely connected between the current input and output terminals of the PMOS synchronous rectifier transistor 1500. The effect of the diode for the flywheel can be obtained by the parasitic diode 1500d.

【0223】さらに、フライホイール用ダイオード76
2を置き換えたPMOS型同期整流トランジスタ150
0は、直流電源50がオフになった時に、コイルの逆起
電力によって生じるコイル側から直流電源50に向けて
の逆流電流を阻止できるので、PMOS型同期整流トラ
ンジスタ1500は図15のPMOS型電力路トランジ
スタ72の役目を果たしている。また、PMOS型同期
整流トランジスタ1500を動作させるために新たな高
電位点は不要であり(高電圧出力器が不要)、モータの
構成が簡素になる。
Further, the diode 76 for the flywheel
PMOS type synchronous rectification transistor 150 in which 2 is replaced
0 indicates that when the DC power supply 50 is turned off, the reverse current generated from the coil side toward the DC power supply 50 due to the back electromotive force of the coil can be prevented. It serves as a path transistor 72. Further, a new high potential point is not required to operate the PMOS synchronous rectification transistor 1500 (no high voltage output device is required), and the configuration of the motor is simplified.

【0224】また、本実施例では、電流供給器30によ
り合成供給電流Ivに応動した第1の供給電流信号C1
と第2の供給電流信号C2を出力する。第1の供給電流
信号C1に応動した第1の増幅電流信号F1,F2,F
3を作りだし、少なくとも立ち上がり傾斜部分および立
ち下がり傾斜部分において滑らかに変化する3相の第1
の増幅電流信号を第1のパワー増幅器11,12,13
の通電制御端子側に供給し、第2の供給電流信号C2に
応動した第2の増幅電流信号H1,H2,H3を作りだ
し、少なくとも立ち上がり傾斜部分および立ち下がり傾
斜部分において滑らかに変化する3相の第2の増幅電流
信号を第2のパワー増幅器615,616,617の通
電制御端子側に供給している。これにより、3個の第1
のNMOS型パワートランジスタ81,82,83およ
び3個の第2のPMOS型パワートランジスタ685,
686,687によるコイル2,3,4への電流路の切
換動作を滑らかにできた。
Further, in this embodiment, the first supply current signal C1 responding to the combined supply current Iv by the current supply 30 is provided.
And the second supply current signal C2. First amplified current signals F1, F2, F responsive to the first supply current signal C1
3 and the first of three phases that smoothly change at least in the rising slope portion and the falling slope portion.
To the first power amplifiers 11, 12, 13
To generate the second amplified current signals H1, H2, and H3 in response to the second supply current signal C2, at least in the rising slope portion and the falling slope portion. The second amplified current signal is supplied to the conduction control terminals of the second power amplifiers 615, 616, and 617. This allows the three first
NMOS power transistors 81, 82, 83 and three second PMOS power transistors 685,
The switching operation of the current paths to the coils 2, 3, and 4 by the 686 and 687 could be performed smoothly.

【0225】したがって、コイル2,3,4への駆動電
流I1,I2,I3は滑らかに変化し、電流路の切り換
わりに伴う駆動電流の脈動や駆動力の脈動は極めて小さ
くなる。なお、このような効果は、分路トランジスタを
オンにした片方向の電流供給の場合でも得られる。ま
た、図21の電流供給器30の代わりに図28に示した
電流供給器950を使用し、第1の供給電流信号C1や
第2の供給電流信号C2を直接指令信号Adに応動して
変化させることも可能である。その他、本実施例でも、
前述の実施例と同様な各種の利点を得ることができる。
Therefore, the drive currents I1, I2, and I3 to the coils 2, 3, and 4 change smoothly, and the pulsation of the drive current and the pulsation of the drive force due to the switching of the current path become extremely small. Such an effect can be obtained even in the case of unidirectional current supply with the shunt transistor turned on. Also, the current supply unit 950 shown in FIG. 28 is used in place of the current supply unit 30 in FIG. 21, and the first supply current signal C1 and the second supply current signal C2 are changed in direct response to the command signal Ad. It is also possible to make it. In addition, in this embodiment,
Various advantages similar to those of the above embodiment can be obtained.

【0226】なお、前述の各実施例の具体的な構成につ
いては、各種の変形が可能である。たとえば、各相のコ
イルは複数個の部分コイルを直列もしくは並列に接続し
て構成しても良い。3相のコイルはスター結線に限ら
ず、デルタ結線であってもよい。また、一般に、単相ま
たは複数相のコイルを有するモータが構成できる。ま
た、移動体の界磁部は図示のものに限定されるものでは
ない。その磁極数も2極に限定されるものではなく、一
般に、多極構成が可能である。
The specific configuration of each of the above embodiments can be variously modified. For example, each phase coil may be configured by connecting a plurality of partial coils in series or in parallel. The three-phase coils are not limited to the star connection, but may be a delta connection. Generally, a motor having a single-phase or multi-phase coil can be configured. Further, the field portion of the moving body is not limited to the illustrated one. The number of magnetic poles is not limited to two, and a multi-pole configuration is generally possible.

【0227】さらに、界磁部は移動体の移動動作に伴っ
て変化する磁束をコイルに供給するものであれば良く、
公知の各種の構成が可能である。本発明にもとづいて、
ブラシレスモータや永久磁石界磁型ステッピングモータ
やレラクタンス型ステッピングモータやハイブリッド型
ステッピングモータやその他の各種のモータが構成可能
であり、本発明に含まれることは言うまでもない。さら
に、移動体は回転移動に限らず、直進移動しても良い。
また、動作制御器や電圧変換器は前述の構成に限定され
るものではない。また、動作制御器の機能やその他の所
要の機能をマイクロプロセッサによってディジタル的に
実行しても良い。
Further, the field portion may be any as long as it supplies a magnetic flux, which changes with the moving operation of the moving body, to the coil.
Various known configurations are possible. According to the present invention,
Brushless motors, permanent magnet field type stepping motors, reluctance type stepping motors, hybrid type stepping motors, and other various motors can be configured, and it goes without saying that they are included in the present invention. Further, the moving body is not limited to the rotational movement, and may move straight.
Further, the operation controller and the voltage converter are not limited to the above-described configuration. Further, the functions of the operation controller and other required functions may be executed digitally by a microprocessor.

【0228】また、例えば、ディスク装置のフォーカス
アクチュエータやトラッキングアクチュエータなどのよ
うな単相コイルを有するモータも構成可能である。この
ような単相コイルを有するモータは、例えば、図1の第
1のパワー増幅器13や第2のパワー増幅器17やコイ
ル4をなくした構成が考えられる。このとき、コイル3
は零オームの抵抗に置き換えられ、第1の増幅電流信号
F1とF2は相補的に変化し、第2の増幅電流信号H1
とH2は相補的に変化する。従って、切換作成器におい
て単相の切換信号を作るならば、単相コイルへの電流路
切換を滑らかに行うことができる。
Also, for example, a motor having a single-phase coil such as a focus actuator or a tracking actuator of a disk drive can be configured. The motor having such a single-phase coil may have a configuration in which, for example, the first power amplifier 13, the second power amplifier 17, and the coil 4 in FIG. At this time, coil 3
Is replaced by a zero ohm resistor, the first amplified current signals F1 and F2 change complementarily, and the second amplified current signal H1
And H2 change complementarily. Therefore, if a single-phase switching signal is generated in the switching generator, the current path switching to the single-phase coil can be smoothly performed.

【0229】また、集積回路化において、周知の半導体
プロセスによる各種の1チップ集積回路技術が使用可能
である。たとえば、二重拡散MOS型電界効果トランジ
スタやCMOS型電界効果トランジスタやバイポーラト
ランジスタを単独種類もしくは複数種類使用できる各種
の1チップ集積回路技術がある。いずれも、集積回路の
サブストレートを直流電源の負極端子側の電位(アース
電位)に接続して使用し、高密度の集積回路化が可能で
ある。なお、1チップ内の具体的なトランジスタ配置
は、個々の集積回路設計によって異なるので、詳細な説
明を省略する。
[0229] In the formation of an integrated circuit, various one-chip integrated circuit technologies based on a known semiconductor process can be used. For example, there are various one-chip integrated circuit technologies that can use a single type or a plurality of types of double diffusion MOS type field effect transistors, CMOS type field effect transistors, and bipolar transistors. In any case, the substrate of the integrated circuit is connected to the potential (earth potential) on the negative terminal side of the DC power supply, and a high-density integrated circuit can be realized. Since the specific transistor arrangement in one chip differs depending on the design of each integrated circuit, a detailed description is omitted.

【0230】また、第1のパワー増幅器や第2のパワー
増幅器はオフ期間において強制的に通電制御端子側をオ
フにするようにしても良い。すなわち、オフ信号によっ
て、オフとなるパワー増幅器の通電制御端子側を直流電
源の負極端子側もしくは正極端子側に抵抗などを介して
電気的に接続し、パワー増幅器を確実にオフさせる。
Further, the first power amplifier and the second power amplifier may forcibly turn off the conduction control terminal during the off period. That is, the power control terminal side of the power amplifier which is turned off by the off signal is electrically connected to the negative terminal side or the positive terminal side of the DC power supply via a resistor or the like, and the power amplifier is reliably turned off.

【0231】また、第1のパワー増幅器や第2のパワー
増幅器は前述の実施例に示した構成に限定されず、実質
的に本発明の主旨に添った動作を行うならば、各種の変
形が可能である。前述例では、好ましい例として、電界
効果型パワートランジスタを用いたパワー部カレントミ
ラー回路を有するパワー増幅器を示したが、このような
構成に限定されるものではない。たとえば、IGBTト
ランジスタ(InsulatedGate bipolar Transistor)もしく
はCOMFETトランジスタ(Conductivity modulated
Field Effect Transistor)は非線形な電圧増幅特性を有
する複合パワートランジスタであり、その増幅特性のバ
ラツキが大きいことからオン・オフのスイッチング素子
として利用されている。
Further, the first power amplifier and the second power amplifier are not limited to the configuration shown in the above-described embodiment, and various modifications may be made as long as the operation substantially follows the gist of the present invention. It is possible. In the above-described example, a power amplifier having a power section current mirror circuit using a field-effect power transistor has been described as a preferable example, but the present invention is not limited to such a configuration. For example, IGBT transistor (InsulatedGate bipolar Transistor) or COMFET transistor (Conductivity modulated)
Field Effect Transistor) is a composite power transistor having a non-linear voltage amplification characteristic, and is used as an on / off switching element because of its large variation in amplification characteristic.

【0232】しかし、IGBTトランジスタは入力側に
電界効果型トランジスタを有する複合電界効果型パワー
トランジスタであることから、IGBTトランジスタを
用いた電界効果型パワー部カレントミラー回路を構成す
ることができ、IGBTトランジスタを用いて電流増幅
特性を有するパワー増幅器を構成することが可能にな
る。このようなパワー増幅器の通電制御端子側に、少な
くとも立ち上がり傾斜部分および立ち下がり傾斜部分に
おいて滑らかに変化する電流信号を供給することにより
によって、滑らかに電流路を切り換えることが可能にな
る。
However, since the IGBT transistor is a composite field-effect power transistor having a field-effect transistor on the input side, a field-effect power section current mirror circuit using the IGBT transistor can be formed. Can be used to configure a power amplifier having a current amplification characteristic. By supplying a current signal that smoothly changes at least in the rising slope portion and the falling slope portion to the power supply control terminal side of such a power amplifier, the current path can be switched smoothly.

【0233】これにより、複合電界効果型トランジスタ
は多くの欠点(オン電圧が大きい,増幅利得バラツキが
大きい)を有しているが、本発明に示した各種の効果を
得ることが可能になる。従って、本発明の電界効果型パ
ワートランジスタには、IGBTトランジスタもしくは
電界効果型トランジスタを入力側に有する複合電界効果
型トランジスタも含んでいる。図30にIGBTトラン
ジスタのような入力側に電界効果型トランジスタを有す
る複合電界効果型パワートランジスタ1910を用いた
パワー増幅器1900の例を示す。複合電界効果型トラ
ンジスタ1910と電界効果型トランジスタ1911と
の接続により、等価的に電界効果型パワー部カレントミ
ラー回路を構成している。これにより、パワー増幅器1
900の通電制御端子側への入力電流を電流増幅して、
複合電界効果型トランジスタ1910の通電電流路に駆
動電流を出力する。
As a result, although the compound field effect transistor has many disadvantages (large on-voltage, large variation in amplification gain), it is possible to obtain various effects shown in the present invention. Therefore, the field-effect power transistor of the present invention includes an IGBT transistor or a composite field-effect transistor having a field-effect transistor on the input side. FIG. 30 shows an example of a power amplifier 1900 using a composite field-effect power transistor 1910 having a field-effect transistor on the input side such as an IGBT transistor. The connection of the composite field effect transistor 1910 and the field effect transistor 1911 equivalently constitutes a field effect power section current mirror circuit. Thereby, the power amplifier 1
900, amplify the input current to the conduction control terminal side of 900,
A driving current is output to a conduction current path of the composite field effect transistor 1910.

【0234】パワーダイオード1910dは、複合電界
効果型トランジスタ1910の通電電流路に並列に等価
回路的に逆接続された寄生ダイオードである。なお、オ
ン時の複合電界効果型トランジスタ1910は、所要電
圧のバイアス値を含んだ抵抗性の電圧降下動作を行って
いる。図31は、たとえばIGBTトランジスタのよう
な複合電界効果型パワートランジスタ1960を有する
パワー増幅器1950の他の1例を示す。さらに、本発
明の電界効果型スイッチングトランジスタには、IGB
Tトランジスタもしくは電界効果型トランジスタを入力
側に有する複合電界効果型トランジスタも含んでいる。
The power diode 1910d is a parasitic diode reversely connected in an equivalent circuit in parallel to the current path of the composite field effect transistor 1910. It is to be noted that the composite field effect transistor 1910 in the ON state performs a resistive voltage drop operation including a bias value of a required voltage. FIG. 31 shows another example of a power amplifier 1950 having a composite field-effect power transistor 1960 such as an IGBT transistor. Further, the field effect switching transistor of the present invention has an IGB
A composite field effect transistor having a T transistor or a field effect transistor on the input side is also included.

【0235】また、前述の実施例に示した直流電源50
は、直流電圧や直流電流を供給できるものであれば、各
種の構成が可能である。たとえば、電池電源やACライ
ンの整流電源等が使用される。また、本発明に基づい
て、振動の小さい高性能なディスク装置を実現すること
ができる。その他、本発明の主旨を変えずして種々の変
形が可能であり、本発明に含まれることはいうまでもな
い。
Also, the DC power supply 50 shown in the above-described embodiment is used.
Various configurations are possible as long as they can supply a DC voltage or a DC current. For example, a battery power supply or a rectified power supply for an AC line is used. Further, according to the present invention, a high-performance disk device with small vibration can be realized. In addition, various modifications are possible without changing the gist of the present invention, and it goes without saying that the present invention is included in the present invention.

【0236】[0236]

【発明の効果】本発明のモータでは、電圧変換器の動作
によってパワートランジスタの電力損失を大幅に低減し
ている。これにより、電力効率の良いモータになる。ま
た、第1のパワートランジスタと第2のパワートランジ
スタによってコイルへの電流路を滑らかに切り換えてい
るので、駆動電流の脈動は大幅に小さくなる。これによ
り、振動の小さいモータになる。また、集積回路化した
ときの寄生トランジスタによる誤動作を防止している。
これにより、信頼性が高く、低コストなモータを実現で
きる。
According to the motor of the present invention, the power loss of the power transistor is greatly reduced by the operation of the voltage converter. This results in a motor with high power efficiency. Further, since the current path to the coil is smoothly switched by the first power transistor and the second power transistor, the pulsation of the driving current is significantly reduced. This results in a motor with low vibration. In addition, malfunctions due to parasitic transistors when integrated are prevented.
As a result, a highly reliable and low-cost motor can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1における全体構成を示す図で
ある。
FIG. 1 is a diagram illustrating an entire configuration according to a first embodiment of the present invention.

【図2】実施例1における切換作成器34の回路図であ
る。
FIG. 2 is a circuit diagram of a switching generator according to the first embodiment.

【図3】実施例1における制御作成器30の回路図であ
る。
FIG. 3 is a circuit diagram of a control generator 30 according to the first embodiment.

【図4】実施例1における分配作成器36の回路図であ
る。
FIG. 4 is a circuit diagram of a distribution creator according to the first embodiment.

【図5】実施例1における第1の電流増幅器41,4
2,43の回路図である。
FIG. 5 shows first current amplifiers 41 and 4 in the first embodiment.
FIGS. 2 and 43 are circuit diagrams.

【図6】実施例1における第2の電流増幅器45,4
6,47と高電圧出力器53の回路図である。
FIG. 6 shows second current amplifiers 45 and 4 in the first embodiment.
6 and 47 are circuit diagrams of the high voltage output device 53.

【図7】実施例1における動作制御器51と電圧変換器
52の回路図である。
FIG. 7 is a circuit diagram of an operation controller 51 and a voltage converter 52 according to the first embodiment.

【図8】実施例1における集積回路の一部の断面図であ
る。
FIG. 8 is a cross-sectional view of a part of the integrated circuit according to the first embodiment.

【図9】本発明の実施例2における全体構成を示す図で
ある。
FIG. 9 is a diagram illustrating an entire configuration according to a second embodiment of the present invention.

【図10】実施例2における動作制御器310と電圧変
換器52の回路図である。
FIG. 10 is a circuit diagram of an operation controller 310 and a voltage converter 52 according to the second embodiment.

【図11】実施例2における変調部300の回路図であ
る。
FIG. 11 is a circuit diagram of a modulation unit 300 according to the second embodiment.

【図12】実施例2における振幅回路392の回路図で
ある。
FIG. 12 is a circuit diagram of an amplitude circuit 392 according to the second embodiment.

【図13】実施例2における振幅回路392の別の構成
の回路図である。
FIG. 13 is a circuit diagram of another configuration of the amplitude circuit 392 according to the second embodiment.

【図14】実施例2における振幅回路392の別の構成
の回路図である。
FIG. 14 is a circuit diagram of another configuration of the amplitude circuit 392 according to the second embodiment.

【図15】本発明の実施例3における全体構成を示す図
である。
FIG. 15 is a diagram illustrating an entire configuration according to a third embodiment of the present invention.

【図16】実施例3における高電圧出力器450の回路
図である。
FIG. 16 is a circuit diagram of a high voltage output device 450 according to the third embodiment.

【図17】実施例3における電力路スイッチ器54と電
圧変換器52の回路図である。
FIG. 17 is a circuit diagram of a power path switch unit 54 and a voltage converter 52 according to the third embodiment.

【図18】本発明の実施例4における全体構成を示す図
である。
FIG. 18 is a diagram illustrating an overall configuration according to a fourth embodiment of the present invention.

【図19】実施例4における第2の電流増幅器645,
646,647の回路図である。
FIG. 19 is a diagram illustrating a second current amplifier 645 and a second current amplifier 645 according to the fourth embodiment.
It is a circuit diagram of 646,647.

【図20】本発明の実施例5における全体構成を示す図
である。
FIG. 20 is a diagram illustrating an overall configuration according to a fifth embodiment of the present invention.

【図21】本発明の実施例6における全体構成を示す図
である。
FIG. 21 is a diagram illustrating an overall configuration according to a sixth embodiment of the present invention.

【図22】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 22 is a diagram illustrating another configuration of the power amplifier according to the embodiment of the present invention.

【図23】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 23 is a diagram illustrating another configuration of the power amplifier according to the embodiment of the present invention.

【図24】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 24 is a diagram showing another configuration of the power amplifier according to the embodiment of the present invention.

【図25】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 25 is a diagram illustrating another configuration of the power amplifier according to the embodiment of the present invention.

【図26】本発明の実施例における電圧変換器の電流路
形成回路の別の構成を示す図である。
FIG. 26 is a diagram showing another configuration of the current path forming circuit of the voltage converter according to the embodiment of the present invention.

【図27】本発明の実施例における電圧変換器の電流路
形成回路の別の構成を示す図である。
FIG. 27 is a diagram showing another configuration of the current path forming circuit of the voltage converter according to the embodiment of the present invention.

【図28】本発明の実施例における電流供給器の別の構
成を示す図である。
FIG. 28 is a diagram showing another configuration of the current supply device in the embodiment of the present invention.

【図29】本発明の実施例の動作を説明するための波形
図である。
FIG. 29 is a waveform chart for explaining the operation of the example of the present invention.

【図30】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 30 is a diagram showing another configuration of the power amplifier according to the embodiment of the present invention.

【図31】本発明の実施例におけるパワー増幅器の別の
構成を示す図である。
FIG. 31 is a diagram illustrating another configuration of the power amplifier according to the embodiment of the present invention.

【図32】従来のモータの構成を示す図である。FIG. 32 is a diagram showing a configuration of a conventional motor.

【符号の説明】[Explanation of symbols]

1 移動体 2,3,4 コイル 11,12,13 第1のパワー増幅器 15,16,17,615,616,617 第2のパ
ワー増幅器 30 電流供給器 34 切換作成器 36 分配作成器 37 第1の分配器 38 第2の分配器 41,42,43 第1の電流増幅器 45,46,47,645,646,647 第2の電
流増幅器 50 直流電源 51,310 動作制御器 52,752 電圧変換器 53,450 高電圧出力器 54 電力スイッチ器 490,740,790 電圧取出器 700 分路スイッチ器 701 通電停止器
DESCRIPTION OF SYMBOLS 1 Moving body 2,3,4 Coil 11,12,13 1st power amplifier 15,16,17,615,616,617 2nd power amplifier 30 Current supply device 34 Switching creation device 36 Distribution creation device 37 First Distributor 38 second distributor 41, 42, 43 first current amplifier 45, 46, 47, 645, 646, 647 second current amplifier 50 DC power supply 51, 310 operation controller 52, 752 voltage converter 53,450 High voltage output device 54 Power switch device 490,740,790 Voltage extractor 700 Shunt switch device 701 De-energization device

Claims (44)

【特許請求の範囲】[Claims] 【請求項1】 移動体と、 複数相のコイルと、 直流電源の電力供給路を高周波スイッチングする電界効
果型スイッチングトランジスタを含み、前記直流電源の
直流電圧を変換した変換直流電圧を出力する電圧供給手
段と、 前記電圧供給手段の負極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第1の電界効果型パワ
ートランジスタをそれぞれ含むQ個(Qは2以上の整
数)の第1のパワー増幅手段と、 前記電圧供給手段の正極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第2の電界効果型パワ
ートランジスタをそれぞれ含むQ個の第2のパワー増幅
手段と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御し、Q個の前記
第1の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第1の分配制御手
段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御し、Q個の前記
第2の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第2の分配制御手
段と、 前記電圧供給手段の正極出力端子側と前記負極出力端子
側の間の変換直流電圧を前記移動体の移動動作に同期し
て変化させる動作制御手段と、 を具備するモータ。
A voltage supply for outputting a converted DC voltage obtained by converting a DC voltage of the DC power supply, comprising: a moving body; a multi-phase coil; And Q means (Q is an integer of 2 or more) each including a first field-effect power transistor forming a current path from the negative output terminal side of the voltage supply means to one of the coils of the plurality of phases. A first power amplifying means, and Q second power effect transistors each including a second field effect type power transistor forming a current path from a positive output terminal side of the voltage supply means to one of the coils of the plurality of phases. Power amplifying means, switching creating means for obtaining a switching signal of a plurality of phases, and the first Q switching means in response to an output signal of the switching creating means.
Distribution control means for controlling the distribution of current from the power amplifying means, and causing at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; In response to the output signal of
Distribution control means for distributing and controlling energization from the power amplifying means, and causing at least one of the Q second field-effect power transistors to perform a resistive voltage drop operation; and the voltage supply means. An operation control means for changing the converted DC voltage between the positive output terminal side and the negative output terminal side in synchronization with the moving operation of the moving body.
【請求項2】 前記動作制御手段は前記移動体の移動動
作に同期して変化する被変調信号を得る変調手段を含
み、前記変調手段の出力信号に応動して前記電圧供給手
段の前記正極出力端子側と前記負極出力端子側の間の前
記変換直流電圧を変化させ、 前記変調手段は、前記電圧供給手段の前記変換直流電圧
に応動して前記被変調信号を変化させる構成にされた、 請求項1に記載のモータ。
2. The operation control means includes a modulation means for obtaining a modulated signal which changes in synchronization with a movement operation of the moving body, and the positive output of the voltage supply means in response to an output signal of the modulation means. The conversion DC voltage between a terminal side and the negative output terminal side is changed, and the modulation unit is configured to change the modulated signal in response to the conversion DC voltage of the voltage supply unit. Item 2. The motor according to Item 1.
【請求項3】 前記動作制御手段は前記移動体の移動動
作に同期して変化する被変調信号を得る変調手段を含
み、前記変調手段の出力信号に応動して前記電圧供給手
段の前記正極出力端子側と前記負極出力端子側の間の前
記変換直流電圧を変化させ、 前記変調手段は、前記コイルへの供給電力の供給を指令
する指令信号に応動して前記被変調信号を変化させる構
成にされた、 請求項1に記載のモータ。
3. The operation control means includes a modulation means for obtaining a modulated signal which changes in synchronization with the movement of the moving body, and the positive output of the voltage supply means in response to an output signal of the modulation means. Changing the converted DC voltage between the terminal side and the negative electrode output terminal side, wherein the modulating means changes the modulated signal in response to a command signal for commanding supply of power to the coil. The motor according to claim 1, wherein:
【請求項4】 前記第1の分配制御手段は、少なくとも
立ち上がり傾斜部分および立ち下がり傾斜部分において
滑らかに変化する第1のQ相の電流信号を前記Q個の第
1のパワー増幅手段の通電制御端子側に供給する手段を
含んで構成された、 請求項1から請求項3のいずれかに記載のモータ。
4. The first distribution control means controls the energization of the Q first power amplifying means with a first Q-phase current signal which smoothly changes at least in a rising slope part and a falling slope part. The motor according to any one of claims 1 to 3, wherein the motor includes means for supplying the motor to a terminal.
【請求項5】 前記第1の分配制御手段は、前記第1の
Q相の電流信号を、前記複数コイルへの供給電力の供給
を指令する指令信号に応動して変化させるための手段を
有する、 請求項4に記載のモータ。
5. The first distribution control means includes means for changing the first Q-phase current signal in response to a command signal for commanding supply of power to the plurality of coils. The motor according to claim 4.
【請求項6】 前記第2の分配制御手段は、少なくとも
立ち上がり傾斜部分および立ち下がり傾斜部分において
滑らかに変化する第2のQ相の電流信号を前記Q個の第
2のパワー増幅手段の通電制御端子側に供給する手段を
含んで構成された、 請求項1から請求項5のいずれかに記載のモータ。
6. The second distribution control means controls the energization of the Q second power amplifying means with a second Q-phase current signal that smoothly changes at least in a rising slope part and a falling slope part. The motor according to any one of claims 1 to 5, comprising means for supplying the motor to a terminal.
【請求項7】 前記第2の分配制御手段は、前記第2の
Q相の電流信号を、前記複数コイルへの供給電力の供給
を指令する指令信号に応動して変化させるための手段を
有する、 請求項6に記載のモータ。
7. The second distribution control means includes means for changing the second Q-phase current signal in response to a command signal for commanding supply of power to the plurality of coils. The motor according to claim 6.
【請求項8】 前記電圧供給手段は、磁気エネルギーを
蓄える変換用インダクタ手段と、電気エネルギーを蓄え
る変換用コンデンサ手段と、前記直流電源の負極端子側
に電流流出端子側を接続され、電流流入端子側を前記変
換用インダクタ手段の一端に接続された前記電界効果型
スイッチングトランジスタを含み、前記直流電源から前
記変換用インダクタ手段の磁気エネルギーを補充する電
力供給路を高周波スイッチングするスイッチング手段
と、前記電界効果型スイッチングトランジスタのオン・
オフの高周波スイッチング動作に相補的にオフ・オン動
作して前記変換用インダクタ手段から前記変換用コンデ
ンサ手段を含む回路側への電流路を形成する電流路形成
手段を有し、前記変換用コンデンサ手段の一端と前記直
流電源の一端の間に変換直流電圧を出力し、前記変換直
流電圧を前記Q個の第1のパワー増幅手段と前記Q個の
第2のパワー増幅手段に供給する構成にした、 請求項1から請求項7のいずれかに記載のモータ。
8. The voltage supply means includes a conversion inductor means for storing magnetic energy, a conversion capacitor means for storing electric energy, a current outflow terminal connected to a negative terminal side of the DC power supply, and a current inflow terminal. A switching means for switching the power supply path for replenishing magnetic energy of the conversion inductor means from the DC power supply at a high frequency, the switching means including the field-effect switching transistor connected to one end of the conversion inductor means; ON of the effect type switching transistor
Current path forming means for forming a current path from the conversion inductor means to a circuit side including the conversion capacitor means by performing an off-on operation complementarily to an off high-frequency switching operation; And a converted DC voltage is output between one end of the DC power supply and one end of the DC power supply, and the converted DC voltage is supplied to the Q first power amplifiers and the Q second power amplifiers. The motor according to any one of claims 1 to 7.
【請求項9】 前記電圧供給手段は、変換直流電圧を前
記Q個の第1のパワー増幅手段と前記Q個の第2のパワ
ー増幅手段に供給し、前記変換直流電圧を前記直流電源
の出力直流電圧よりも大きくできる構成にした、 請求項1から請求項8のいずれかに記載のモータ。
9. The voltage supply means supplies a converted DC voltage to the Q first power amplifying means and the Q second power amplifying means, and supplies the converted DC voltage to an output of the DC power supply. The motor according to any one of claims 1 to 8, wherein the motor is configured to be higher than a DC voltage.
【請求項10】 前記第1のパワー増幅手段は、前記第
1の電界効果型パワートランジスタの電流入出力端子間
に寄生素子として逆接続された第1のパワーダイオード
を有し、 前記第2のパワー増幅手段は、前記第2の電界効果型パ
ワートランジスタの電流入出力端子間に寄生素子として
逆接続された第2のパワーダイオードを有し、 さらに、 前記直流電源がオフになった時に、前記直流電源の正極
端子側と前記Q個の第2のパワー増幅手段の電流流入端
子側との間の電力路を遮断する電力路スイッチ手段と、 前記直流電源がオフになった時に、前記複数相のコイル
の逆起電力を整流した整流直流電圧を取り出す電圧取出
手段を有する、 請求項1から請求項9のいずれかに記載のモータ。
10. The first power amplifying means includes a first power diode reversely connected as a parasitic element between current input / output terminals of the first field-effect power transistor, and the second power amplifying means. The power amplifying means has a second power diode reversely connected as a parasitic element between current input / output terminals of the second field-effect power transistor, and further comprising, when the DC power supply is turned off, Power path switching means for interrupting a power path between a positive terminal side of the DC power supply and a current inflow terminal side of the Q second power amplifying means; The motor according to any one of claims 1 to 9, further comprising voltage extracting means for extracting a rectified DC voltage obtained by rectifying the back electromotive force of the coil.
【請求項11】 さらに、 前記電圧供給手段の正極出力端子側と前記複数相のコイ
ルの共通接続端子側との間の電流路をオフまたはオンさ
せる分路スイッチ手段と、 前記第2のパワー増幅手段による前記複数相のコイルへ
の電流供給を実施または停止させる通電停止手段とを有
する、 請求項1から請求項10のいずれかに記載のモータ。
11. A shunt switch means for turning off or on a current path between a positive output terminal side of the voltage supply means and a common connection terminal side of the plurality of phase coils, and a second power amplifier. The motor according to any one of claims 1 to 10, further comprising an energization stopping unit configured to execute or stop supplying current to the coils of the plurality of phases by a unit.
【請求項12】 前記第1のパワー増幅手段は前記第1
の電界効果型パワートランジスタを有する第1の電界効
果型パワー部カレントミラー回路を有し、前記第2のパ
ワー増幅手段は前記第2の電界効果型パワートランジス
タを有する第2の電界効果型パワー部カレントミラー回
路を有する請求項1から請求項11のいずれかに記載の
モータ。
12. The first power amplifying means comprises a first power amplifying means.
A first field effect type power section current mirror circuit having the field effect type power transistor, and the second power amplifying means includes a second field effect type power section having the second field effect type power transistor. The motor according to any one of claims 1 to 11, further comprising a current mirror circuit.
【請求項13】 移動体と、 単相又は複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の負極出力端子側から前記単相又は複
数相のコイルの一つへの電流路を形成する第1の電界効
果型パワートランジスタをそれぞれ含むQ個(Qは2以
上の整数)の第1のパワー増幅手段と、 前記電圧供給手段の正極出力端子側から前記単相又は複
数相のコイルの一つへの電流路を形成する第2の電界効
果型パワートランジスタをそれぞれ含むQ個の第2のパ
ワー増幅手段と、 切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御し、Q個の前記
第1の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第1の分配制御手
段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御し、Q個の前記
第2の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第2の分配制御手
段とを具備するモータであって、 前記電圧供給手段は、磁気エネルギーを蓄える変換用イ
ンダクタ手段と、電気エネルギーを蓄える変換用コンデ
ンサ手段と、直流電源の負極端子側に電流流出端子側を
接続され、電流流入端子側を前記変換用インダクタ手段
の一端に接続された電界効果型スイッチングトランジス
タを含み、前記直流電源から前記変換用インダクタ手段
の磁気エネルギーを補充する電力供給路を高周波スイッ
チングするスイッチング手段と、前記電界効果型スイッ
チングトランジスタのオン・オフの高周波スイッチング
動作に相補的にオフ・オン動作して前記変換用インダク
タ手段から前記変換用コンデンサ手段を含む回路側への
電流路を形成する電流路形成手段とを有し、前記変換用
コンデンサ手段の一端と前記直流電源の一端の間に変換
直流電圧を出力し、前記変換直流電圧を前記Q個の第1
のパワー増幅手段と前記Q個の第2のパワー増幅手段に
供給する構成にし、 さらに、このモータは、前記電界効果型スイッチングト
ランジスタと前記第1の電界効果型パワートランジスタ
と前記第2の電界効果型パワートランジスタを所要の半
導体素子と一緒に単一チップの集積回路内に形成する集
積回路手段を有する、 モータ。
13. A moving body, a single-phase or multi-phase coil, a voltage supply means for supplying a DC voltage, and one of the single-phase or multi-phase coils from a negative output terminal side of the voltage supply means. Q (Q is an integer of 2 or more) first power amplifying means each including a first field-effect power transistor forming a current path of Q second power amplifying means each including a second field-effect power transistor forming a current path to one of the coils of a plurality of phases; switching generating means for obtaining a switching signal; In response to the output signal, the Q first
Distribution control means for controlling the distribution of current from the power amplifying means, and causing at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; In response to the output signal of
And a second distribution control means for controlling at least one of the Q second field-effect power transistors to perform a resistive voltage drop operation. The voltage supply means is a conversion inductor means for storing magnetic energy, a conversion capacitor means for storing electric energy, a current outflow terminal side is connected to the negative terminal side of the DC power supply, and the current inflow side is A switching unit that includes a field-effect switching transistor connected to one end of the conversion inductor unit, and that performs high-frequency switching of a power supply path that replenishes magnetic energy of the conversion inductor unit from the DC power supply; Off-on operation complementary to the on-off high-frequency switching operation of Current path forming means for forming a current path from the converting inductor means to the circuit side including the converting capacitor means, wherein a converted DC voltage is applied between one end of the converting capacitor means and one end of the DC power supply. And outputs the converted DC voltage to the Q first
And a motor for supplying power to the Q second power amplifying means. The motor further comprises: a field-effect switching transistor, the first field-effect power transistor, and the second field-effect power transistor. A motor having integrated circuit means for forming a type power transistor together with required semiconductor elements in a single chip integrated circuit.
【請求項14】 さらに、前記移動体の移動動作に同期
して前記電圧供給手段の前記変換直流電圧を変化させる
動作制御手段を有する、 請求項13に記載のモータ。
14. The motor according to claim 13, further comprising an operation control unit that changes the converted DC voltage of the voltage supply unit in synchronization with a movement operation of the moving body.
【請求項15】 前記第1の分配制御手段及び前記第2
の分配制御手段は、電流信号を前記Q個の第1のパワー
増幅手段及び前記Q個の第2のパワー増幅手段の一つの
通電制御端子側に供給する手段を含み、前記電流信号は
少なくとも立ち上がり傾斜部分および立ち下がり傾斜部
分において滑らかに変化するものである、 請求項13または請求項14のいずれかに記載のモー
タ。
15. The first distribution control means and the second distribution control means.
Means for supplying a current signal to one of the energization control terminals of the Q first power amplifying means and the Q second power amplifying means, wherein the current signal has at least a rising edge. The motor according to any one of claims 13 and 14, wherein the motor changes smoothly in an inclined portion and a falling inclined portion.
【請求項16】 前記第1のパワー増幅手段は、前記第
1の電界効果型パワートランジスタの電流入出力端子間
に寄生素子として逆接続された第1のパワーダイオード
を有し、 前記第2のパワー増幅手段は、前記第2の電界効果型パ
ワートランジスタの電流入出力端子間に寄生素子として
逆接続された第2のパワーダイオードを有し、 さらに、 前記直流電源がオフになった時に、前記直流電源の正極
端子側と前記Q個の第2のパワー増幅手段の電流流入端
子側との間の電力路を遮断する電力路スイッチ手段と、 前記直流電源がオフになった時に、前記単相又は複数相
のコイルの逆起電力を整流した整流直流電圧を取り出す
電圧取出手段を有する、 請求項13から請求項15のいずれかに記載のモータ。
16. The first power amplifying means has a first power diode reversely connected as a parasitic element between current input / output terminals of the first field-effect power transistor, and the second power amplifying means. The power amplifying means has a second power diode reversely connected as a parasitic element between current input / output terminals of the second field-effect power transistor, and further comprising, when the DC power supply is turned off, Power path switching means for interrupting a power path between a positive terminal of the DC power supply and a current inflow terminal of the Q second power amplifying means; and when the DC power supply is turned off, The motor according to any one of claims 13 to 15, further comprising a voltage extracting means for extracting a rectified DC voltage obtained by rectifying the back electromotive force of the coils of the plurality of phases.
【請求項17】 前記電圧供給手段は、前記変換用コン
デンサ手段の一端と前記直流電源の一端の間に出力する
変換直流電圧を前記直流電源の出力直流電圧よりも大き
くできる構成にした、 請求項13から請求項16のいずれかに記載のモータ。
17. The apparatus according to claim 17, wherein the voltage supply means is configured to make a converted DC voltage output between one end of the conversion capacitor means and one end of the DC power supply larger than an output DC voltage of the DC power supply. The motor according to any one of claims 13 to 16.
【請求項18】 前記第1のパワー増幅手段は前記第1
の電界効果型パワートランジスタを用いた第1の電界効
果型パワー部カレントミラー回路を有し、前記第2のパ
ワー増幅手段は前記第2の電界効果型パワートランジス
タを用いた第2の電界効果型パワー部カレントミラー回
路を有する、 請求項13から請求項17のいずれかに記載のモータ。
18. The first power amplifying means according to claim 1, wherein:
A first field effect type power section current mirror circuit using the field effect type power transistor, and the second power amplifying means comprises a second field effect type power transistor using the second field effect type power transistor. The motor according to any one of claims 13 to 17, further comprising a power unit current mirror circuit.
【請求項19】 移動体と、 複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の負極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第1の電界効果型パワ
ートランジスタをそれぞれ含むQ個(Qは2以上の整
数)の第1のパワー増幅手段と、 前記電圧供給手段の正極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第2の電界効果型パワ
ートランジスタをそれぞれ含むQ個の第2のパワー増幅
手段と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手からの段の通電を分配制御し、Q個の前
記第1の電界効果型パワートランジスタのうちで少なく
とも1個を抵抗性の電圧降下動作させる第1の分配制御
手段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御し、Q個の前記
第2の電界効果型パワートランジスタのうちで少なくと
も1個を抵抗性の電圧降下動作させる第2の分配制御手
段と、 前記電圧供給手段の正極出力端子側と前記複数相のコイ
ルの共通接続端子側との間の電流路をオフまたはオンさ
せる分路トランジスタを有する分路スイッチ手段と、 前記Q個の第2のパワー増幅手段から前記複数相のコイ
ルへの電流供給を実施または停止させる通電トランジス
タを有する通電停止手段と、 前記第2の電界効果型パワートランジスタの少なくとも
1つの電界効果型パワートランジスタの電流流出端子側
から電流流入端子側に向けて一方向に通電可能なダイオ
ード手段と、 を具備するモータ。
19. A moving body, a multi-phase coil, voltage supply means for supplying a DC voltage, and a current path from a negative output terminal side of the voltage supply means to one of the multi-phase coils. Q (Q is an integer of 2 or more) first power amplifying units each including a first field-effect type power transistor; Q second power amplifying means each including a second field-effect power transistor forming a current path, switching generating means for obtaining a switching signal of a plurality of phases, and in response to an output signal of the switching generating means The Q first
A first distribution control means for performing distribution control of current supply to the stage from the power amplifying unit, and causing at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; In response to the output signal of the creation means, the Q second
Distribution control means for distributing and controlling energization from the power amplifying means, and causing at least one of the Q second field-effect power transistors to perform a resistive voltage drop operation; and the voltage supply means. Shunt switch means having a shunt transistor for turning off or on a current path between the positive output terminal side of the plurality of coils and the common connection terminal side of the coils of the plurality of phases; and Current-carrying means having a current-carrying transistor for performing or stopping current supply to the coils of the plurality of phases; and a current outflow terminal side to a current inflow terminal side of at least one field-effect power transistor of the second field-effect power transistor. A diode means that can be energized in one direction toward the motor.
【請求項20】 前記通電トランジスタは逆接続された
電界効果型通電トランジスタによって形成し、前記電界
効果型通電トランジスタの電流流入端子側から電流流出
端子側に向けて一方向に通電可能な寄生ダイオード素子
が形成されるようにした、 請求項19に記載のモータ。
20. A parasitic diode element which is formed by a reverse-connected field-effect conduction transistor, and which can conduct current in one direction from a current inflow terminal to a current outflow terminal of the field-effect conduction transistor. 20. The motor according to claim 19, wherein the motor is formed.
【請求項21】 さらに、前記移動体の移動動作に同期
して前記電圧供給手段の前記正極出力端子側と前記負極
出力端子側の間の変換直流電圧を変化させる動作制御手
段を有する、 請求項19または請求項20のいずれかに記載のモー
タ。
21. An operation control means for changing a converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage supply means in synchronization with a movement operation of the moving body. A motor according to claim 19 or claim 20.
【請求項22】 前記第1の分配制御手段は、少なくと
も立ち上がり傾斜部分および立ち下がり傾斜部分におい
て滑らかに変化する第1のQ相の電流信号を前記Q個の
第1のパワー増幅手段の通電制御端子側に供給する手段
を含んで構成され、かつ、 前記第2の分配制御手段は、少なくとも立ち上がり傾斜
部分および立ち下がり傾斜部分において滑らかに変化す
る第2のQ相の電流信号を前記Q個の第2のパワー増幅
手段の通電制御端子側に供給する手段を含んで構成され
た、 請求項19から請求項21のいずれかに記載のモータ。
22. The first distribution control means controls energization of the Q first power amplifying means with a first Q-phase current signal which smoothly changes at least in a rising slope part and a falling slope part. The second distribution control means is configured to supply a second Q-phase current signal that smoothly changes at least in a rising slope portion and a falling slope portion to the Q number. 22. The motor according to any one of claims 19 to 21, comprising means for supplying the power to the power supply control terminal side of the second power amplifying means.
【請求項23】 前記電圧供給手段は、直流電源の電力
供給路を高周波スイッチングする電界効果型スイッチン
グトランジスタを含んで構成され、前記直流電源の直流
電圧を変換した変換直流電圧を前記Q個の第1のパワー
増幅手段と前記Q個の第2のパワー増幅手段に供給し、
前記変換直流電圧を前記直流電源の出力直流電圧よりも
大きくできる構成にした、 請求項19から請求項22のいずれかに記載のモータ。
23. The voltage supply means includes a field-effect switching transistor that performs high-frequency switching on a power supply path of a DC power supply, and converts the DC voltage obtained by converting the DC voltage of the DC power supply into the Qth power supply. 1 power amplification means and said Q second power amplification means,
23. The motor according to claim 19, wherein the converted DC voltage is configured to be higher than an output DC voltage of the DC power supply.
【請求項24】 移動体と、 複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の負極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第1のNMOS型パワ
ートランジスタをそれぞれ含むQ個(Qは2以上の整
数)の第1のパワー増幅手段と、 前記電圧供給手段の正極出力端子側からと前記複数相の
コイルの一つへの電流路を形成する第2のPMOS型パ
ワートランジスタをそれぞれ含むQ個の第2のパワー増
幅手段と、 複数相の切換信号得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御し、Q個の前記
第1のパワートランジスタのうちで少なくとも1個を抵
抗性の電圧降下動作させる第1の分配制御手段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御し、Q個の前記
第2のパワートランジスタのうちで少なくとも1個を抵
抗性の電圧降下動作させる第2の分配制御手段と、 前記電圧供給手段の直流電源がオンとなった時に、前記
直流電源の正極端子側から前記Q個の第2のパワー増幅
手段の電流流入端側への電力路を接続し、且つ前記電圧
供給手段の直流電源がオフになった時に、前記直流電源
の正極端子側と前記Q個の第2のパワー増幅手段の電流
流入端子側との間の電力路を遮断するPMOS型電力路
スイッチトランジスタを有する電力路スイッチ手段と、 前記直流電源がオフになった時に、前記コイルの逆起電
力を整流した整流直流電圧を取り出す電圧取出手段と、 を具備するモータ。
24. A moving body, a multi-phase coil, voltage supply means for supplying a DC voltage, and a current path from a negative output terminal side of the voltage supply means to one of the multi-phase coils. Q (Q is an integer of 2 or more) first power amplifying units each including a first NMOS type power transistor; Q second power amplifying means each including a second PMOS type power transistor forming a current path; switching creating means for obtaining a switching signal of a plurality of phases; and Q in response to an output signal of the switching creating means. First
Distribution control means for performing distribution control of energization from the power amplifying means, and causing at least one of the Q first power transistors to perform a resistive voltage drop operation; and an output signal of the switching generation means. In response to the Q second
Distribution control means for distributing and controlling energization from the power amplifying means, and causing at least one of the Q second power transistors to perform a resistive voltage drop operation; and a DC power supply for the voltage supply means. Is turned on, a power path is connected from the positive terminal side of the DC power supply to the current inflow ends of the Q second power amplification means, and the DC power supply of the voltage supply means is turned off. Power path switching means having a PMOS type power path switching transistor for interrupting a power path between the positive terminal side of the DC power supply and the current inflow terminal sides of the Q second power amplification means. And a voltage extracting means for extracting a rectified DC voltage obtained by rectifying the back electromotive force of the coil when the DC power supply is turned off.
【請求項25】 さらに、前記移動体の移動動作に同期
して前記電圧供給手段の前記正極出力端子側と前記負極
出力端子側の間の変換直流電圧を変化させる動作制御手
段を有する、 請求項24に記載のモータ。
25. An operation control means for changing a converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage supply means in synchronization with a movement operation of the moving body. 25. The motor according to 24.
【請求項26】 前記第1の分配制御手段は、少なくと
も立ち上がり傾斜部分および立ち下がり傾斜部分におい
て滑らかに変化する第1のQ相の電流信号を前記Q個の
第1のパワー増幅手段の通電制御端子側に供給する手段
を含んで構成され、かつ、 前記第2の分配制御手段は、少なくとも立ち上がり傾斜
部分および立ち下がり傾斜部分において滑らかに変化す
る第2のQ相の電流信号を前記Q個の第2のパワー増幅
手段の通電制御端子側に供給する手段を含んで構成され
た、 請求項24または請求項25のいずれかに記載のモー
タ。
26. The first distribution control means controls the energization of the Q first power amplification means with a first Q-phase current signal that smoothly changes at least in a rising slope part and a falling slope part. The second distribution control means is configured to supply a second Q-phase current signal that smoothly changes at least in a rising slope portion and a falling slope portion to the Q number. 26. The motor according to claim 24, further comprising means for supplying a power to a power supply control terminal of the second power amplifying means.
【請求項27】 前記電圧供給手段は、直流電源の電力
供給路を高周波スイッチングする電界効果型スイッチン
グトランジスタを含んで構成され、前記直流電源の直流
電圧を変換した変換直流電圧を前記Q個の第1のパワー
増幅手段と前記Q個の第2のパワー増幅手段に供給し、
前記変換直流電圧を前記直流電源の出力直流電圧よりも
大きくできる構成にした、 請求項24から請求項26のいずれかに記載のモータ。
27. The voltage supply means includes a field-effect switching transistor that performs high-frequency switching on a power supply path of a DC power supply, and converts the converted DC voltage obtained by converting the DC voltage of the DC power supply into the Qth power supply. 1 power amplification means and said Q second power amplification means,
The motor according to any one of claims 24 to 26, wherein the conversion DC voltage is configured to be higher than the output DC voltage of the DC power supply.
【請求項28】 前記電力路スイッチ手段は、逆接続さ
れた前記PMOS型電力路スイッチトランジスタを有
し、前記PMOS型電力路スイッチトランジスタの電流
流入端子側から電流流出端子側に向けて一方向に通電可
能な寄生ダイオード素子が形成されるようにした、 請求項24から請求項27のいずれかに記載のモータ。
28. The power path switch means includes the PMOS type power path switch transistor connected in reverse, and the PMOS type power path switch transistor is connected in one direction from a current input terminal side to a current output terminal side of the PMOS type power path switch transistor. The motor according to any one of claims 24 to 27, wherein an energizable parasitic diode element is formed.
【請求項29】 移動体と、 複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の負極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第1の電界効果型パワ
ートランジスタをそれぞれ含み、前記第1の電界効果型
パワートランジスタを用いた第1の電界効果型パワー部
カレントミラー回路を有するQ個(Qは2以上の整数)
の第1のパワー増幅手段と、 前記電圧供給手段の正極出力端子側から前記複数相のコ
イルの一つへの電流路を形成する第2の電界効果型パワ
ートランジスタをそれぞれ含み、第2の電界効果型パワ
ートランジスタを用いた第2の電界効果型パワー部カレ
ントミラー回路を有するQ個の第2のパワー増幅手段
と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動した電流路の形成時
に、少なくとも立ち上がり傾斜部分および立ち下がり傾
斜部分において滑らかに変化する第1のQ相の電流信号
を前記Q個の第1のパワー増幅手段の通電制御端子側に
それぞれ供給し、Q個の前記第1の電界効果型パワート
ランジスタのうちで少なくとも1個を抵抗性の電圧降下
動作させる第1の分配制御手段と、 前記切換作成手段の出力信号に応動した電流路の形成時
に、少なくとも立ち上がり傾斜部分および立ち下がり傾
斜部分において滑らかに変化する第2のQ相の電流信号
を前記Q個の第2のパワー増幅手段の通電制御端子側に
それぞれ供給し、Q個の前記第2の電界効果型パワート
ランジスタのうちで少なくとも1個を抵抗性の電圧降下
動作させる第2の分配制御手段と、 を具備するモータ。
29. A moving body, a multi-phase coil, voltage supply means for supplying a DC voltage, and a current path from a negative output terminal side of the voltage supply means to one of the multi-phase coils. Q (Q is an integer of 2 or more) each including a first field-effect power transistor and having a first field-effect power section current mirror circuit using the first field-effect power transistor
A first power amplifying means, and a second field effect type power transistor forming a current path from a positive output terminal side of the voltage supply means to one of the coils of the plurality of phases. Q second power amplifying means having a second field effect type power section current mirror circuit using an effect type power transistor; switching generating means for obtaining a switching signal of a plurality of phases; output signal of the switching generating means When a current path responding to the above is formed, the first Q-phase current signal that smoothly changes at least in the rising slope portion and the falling slope portion is supplied to the energization control terminals of the Q first power amplifying means, respectively. A first distribution control unit that causes at least one of the Q first field-effect power transistors to perform a resistive voltage drop operation; When a current path corresponding to the output signal is formed, the current signal of the second Q phase, which smoothly changes at least in the rising slope portion and the falling slope portion, is supplied to the energization control terminals of the Q second power amplifying means. And a second distribution control means for supplying at least one of the Q second field-effect power transistors to a resistive voltage drop operation.
【請求項30】 前記電圧供給手段は、直流電源の電力
供給路を高周波スイッチングする電界効果型スイッチン
グトランジスタを含んで構成され、前記直流電源の直流
電圧を変換した変換直流電圧を前記Q個の第1のパワー
増幅手段と前記Q個の第2のパワー増幅手段に供給し、
前記変換直流電圧を前記直流電源の出力直流電圧よりも
大きくできる構成にした、 請求項29に記載のモータ。
30. The voltage supply means includes a field effect switching transistor that performs high-frequency switching on a power supply path of a DC power supply, and converts the DC voltage obtained by converting the DC voltage of the DC power supply into the Qth power supply. 1 power amplification means and said Q second power amplification means,
30. The motor according to claim 29, wherein the conversion DC voltage is configured to be higher than an output DC voltage of the DC power supply.
【請求項31】 さらに、前記移動体の移動動作に同期
して前記電圧供給手段の前記正極出力端子側と前記負極
出力端子側の間の変換直流電圧を変化させる動作制御手
段を有する、 請求項29または請求項30のいずれかに記載のモー
タ。
31. An operation control means for changing a converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage supply means in synchronization with a movement operation of the moving body. A motor according to claim 29 or claim 30.
【請求項32】 前記第1のパワー増幅手段は、前記第
1の電界効果型パワートランジスタの電流入出力端子間
に寄生素子として逆接続された第1のパワーダイオード
を有し、 前記第2のパワー増幅手段は、前記第2の電界効果型パ
ワートランジスタの電流入出力端子間に寄生素子として
逆接続された第2のパワーダイオードを有し、 さらに、 前記直流電源がオフになった時に、前記直流電源の正極
端子側と前記Q個の第2のパワー増幅手段の電流流入端
子側との間の電力路を遮断する電力路スイッチ手段と、 前記直流電源がオフになった時に、前記複数相のコイル
の逆起電力を整流した整流直流電圧を取り出す電圧取出
手段を有する、 請求項29から請求項31のいずれかに記載のモータ。
32. The first power amplifying means has a first power diode reversely connected as a parasitic element between current input / output terminals of the first field-effect power transistor, and the second power amplifying means. The power amplifying means has a second power diode reversely connected as a parasitic element between current input / output terminals of the second field-effect power transistor, and further comprising, when the DC power supply is turned off, Power path switching means for interrupting a power path between a positive terminal side of the DC power supply and a current inflow terminal side of the Q second power amplifying means; The motor according to any one of claims 29 to 31, further comprising a voltage extracting means for extracting a rectified DC voltage obtained by rectifying the back electromotive force of the coil.
【請求項33】 移動体と、 単相又は複数相のコイルと、 直流電圧を出力する電圧供給手段と、 前記電圧供給手段の一方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第1の電界
効果型パワートランジスタをそれぞれ含むQ個(Qは2
以上の整数)の第1のパワー増幅手段と、 前記電圧供給手段の他方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第2の電界
効果型パワートランジスタをそれぞれ含むQ個の第2の
パワー増幅手段と、 切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御する第1の分配
制御手段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御する第2の分配
制御手段と、を具備するモータであって、 第1の分配制御手段は、前記切換作成手段の出力信号に
応動した電流路の形成時に、少なくとも立ち上がり傾斜
部分および立ち下がり傾斜部分において滑らかに変化す
る第1のQ相の電流信号を前記Q個の第1のパワー増幅
手段の通電制御端子側にそれぞれ供給し、Q個の前記第
1の電界効果型パワートランジスタのうちで少なくとも
1個を抵抗性の電圧降下動作させる手段を含んで構成さ
れた、 モータ。
33. A moving body, a single-phase or multiple-phase coil, a voltage supply means for outputting a DC voltage, and one of the single-phase or multiple-phase coils from one output terminal side of the voltage supply means. (Q is 2) including first field-effect power transistors each forming a current path to
A first power amplifying means, and a second field-effect power transistor forming a current path from the other output terminal of the voltage supply means to one of the single-phase or multi-phase coils. Q second power amplifying means each including: a switching generating means for obtaining a switching signal; and the Q first power amplifying means in response to an output signal of the switching generating means.
First distribution control means for distributing and controlling the energization from the power amplifying means, and said Q second control means in response to an output signal of said switching creation means.
And a second distribution control means for performing distribution control of power supply from the power amplifying means, wherein the first distribution control means forms a current path in response to an output signal of the switching creating means. Supplying a first Q-phase current signal that smoothly changes at least in the rising slope portion and the falling slope portion to the energization control terminals of the Q first power amplifying means, respectively, A motor comprising means for causing at least one of the field effect type power transistors to perform a resistive voltage drop operation.
【請求項34】 前記第1の分配制御手段は、前記単相
又は複数相のコイルへの電力供給を指令する指令信号に
応動して前記第1のQ相の電流信号を変化させる手段を
有して構成された、 請求項33に記載のモータ。
34. The first distribution control means includes means for changing the first Q-phase current signal in response to a command signal for commanding power supply to the single-phase or multi-phase coils. The motor according to claim 33, wherein the motor is configured as follows.
【請求項35】 第2の分配制御手段は、少なくとも立
ち上がり傾斜部分および立ち下がり傾斜部分において滑
らかに変化する第2のQ相の電流信号を前記Q個の第2
のパワー増幅手段の通電制御端子側にそれぞれ供給し、
Q個の前記第2の電界効果型パワートランジスタのうち
で少なくとも1個を抵抗性の電圧降下動作させる手段を
含んで構成された、 請求項33または請求項34のいずれかに記載されたモ
ータ。
35. The second distribution control means according to claim 27, wherein the second Q-phase current signals that smoothly change at least in the rising slope portion and the falling slope portion are converted into the Q second current signals.
To the energization control terminal side of the power amplification means of
35. The motor according to claim 33, further comprising means for causing at least one of the Q second field-effect power transistors to perform a resistive voltage drop operation.
【請求項36】 前記第2の分配制御手段は、前記単相
又は複数相のコイルへの電力供給を指令する指令信号に
応動して前記第2のQ相の電流信号を変化させる手段を
有して構成された請求項35のいずれかに記載のモー
タ。
36. The second distribution control means includes means for changing the second Q-phase current signal in response to a command signal for commanding power supply to the single-phase or multi-phase coils. 36. The motor according to claim 35, configured as follows.
【請求項37】 前記電圧供給手段は、直流電源の電力
供給路を高周波スイッチングする電界効果型スイッチン
グトランジスタを含んで構成され、前記直流電源の直流
電圧を変換した変換直流電圧を前記Q個の第1のパワー
増幅手段と前記Q個の第2のパワー増幅手段に供給し、
前記変換直流電圧を前記直流電源の出力直流電圧よりも
大きくできる構成にした、 請求項33から請求項36のいずれかに記載のモータ。
37. The voltage supply means includes a field-effect switching transistor that performs high-frequency switching on a power supply path of a DC power supply, and converts the converted DC voltage obtained by converting the DC voltage of the DC power supply into the Qth power supply. 1 power amplification means and said Q second power amplification means,
The motor according to any one of claims 33 to 36, wherein the converted DC voltage is configured to be higher than the output DC voltage of the DC power supply.
【請求項38】 さらに、前記移動体の移動動作に同期
して前記電圧供給手段の前記正極出力端子側と前記負極
出力端子側の間の変換直流電圧を変化させる動作制御手
段を有する、 請求項33から請求項37のいずれかに記載のモータ。
38. An operation control means for changing a converted DC voltage between the positive output terminal side and the negative output terminal side of the voltage supply means in synchronization with a movement operation of the moving body. The motor according to any one of claims 33 to 37.
【請求項39】 前記第1のパワー増幅手段は、前記第
1の電界効果型パワートランジスタの電流入出力端子間
に寄生素子として逆接続された第1のパワーダイオード
を有し、 前記第2のパワー増幅手段は、前記第2の電界効果型パ
ワートランジスタの電流入出力端子間に寄生素子として
逆接続された第2のパワーダイオードを有し、 さらに、 前記直流電源がオフになった時に、前記直流電源の正極
端子側と前記Q個の第2のパワー増幅手段の電流流入端
子側との間の電力路を遮断する電力路スイッチ手段と、 前記直流電源がオフになった時に、前記単相又は複数相
のコイルの逆起電力を整流した整流直流電圧を取り出す
電圧取出手段とを有する、 請求項33から請求項38のいずれかに記載のモータ。
39. The first power amplifying means has a first power diode reversely connected as a parasitic element between current input / output terminals of the first field-effect power transistor, and the second power amplifying means. The power amplifying means has a second power diode reversely connected as a parasitic element between current input / output terminals of the second field-effect power transistor, and further comprising, when the DC power supply is turned off, Power path switching means for interrupting a power path between a positive terminal of the DC power supply and a current inflow terminal of the Q second power amplifying means; and when the DC power supply is turned off, 39. The motor according to any one of claims 33 to 38, further comprising: voltage extracting means for extracting a rectified DC voltage obtained by rectifying a back electromotive force of a coil of a plurality of phases.
【請求項40】 さらに、 前記電圧供給手段の正極出力端子側と前記複数相のコイ
ルの共通接続端子側の電流路をオフまたはオンさせる分
路スイッチ手段と、 前記Q個の第2のパワー増幅手段による前記複数のコイ
ルへの電流供給を実施または停止させる通電停止手段
と、 を有する、 請求項33から請求項39のいずれかに記載のモータ。
40. A shunt switch for turning off or on a current path on a positive output terminal side of the voltage supply means and a common connection terminal side of the coils of the plurality of phases, and the Q second power amplifiers. 40. The motor according to any one of claims 33 to 39, further comprising: a power supply stopping unit configured to perform or stop supplying current to the plurality of coils by a unit.
【請求項41】 移動体と、 単相又は複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の一方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第1の電界
効果型パワートランジスタをそれぞれ含むQ個(Qは2
以上の整数)の第1のパワー増幅手段と、 前記電圧供給手段の他方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第2の電界
効果型パワートランジスタをそれぞれ含むQ個の第2の
パワー増幅手段と、 切換信号を作りだす切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御する第1の分配
制御手段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御する第2の分配
制御手段と、を具備するモータであって、 前記Q個の第1のパワー増幅手段と前記Q個の第2のパ
ワー増幅手段のうちで少なくとも1個のパワー増幅手段
は、前記電界効果型パワートランジスタと電界効果型ト
ランジスタと抵抗を含んで構成された電界効果型パワー
部カレントミラー回路を有し、 前記電界効果型パワー部カレントミラー回路は、前記電
界効果型パワートランジスタの制御端子側を前記電界効
果型トランジスタの制御端子側に接続し、前記電界効果
型トランジスタの電流路の一端側を前記抵抗を介して前
記電界効果型パワートランジスタの電流路の一端側に接
続し、前記電界効果型トランジスタの電流路の他端側を
前記パワー増幅器の通電制御端子側に接続し、前記電界
効果型トランジスタの制御端子側を前記パワー増幅器の
通電制御端子側に接続して構成された、 モータ。
41. A moving body, a single-phase or multi-phase coil, a voltage supply means for supplying a DC voltage, and one of the single-phase or multi-phase coils from one output terminal side of the voltage supply means. (Q is 2) including first field-effect power transistors each forming a current path to
A first power amplifying means, and a second field-effect power transistor forming a current path from the other output terminal of the voltage supply means to one of the single-phase or multi-phase coils. Q second power amplifying means respectively comprising: a switching signal generating means for generating a switching signal; and the Q first power amplifying means in response to an output signal of the switching signal generating means.
First distribution control means for distributing and controlling the energization from the power amplifying means, and said Q second control means in response to an output signal of said switching creation means.
And a second distribution control means for distributing and controlling the energization from the power amplifying means, wherein the Q first power amplifying means and the Q second power amplifying means are provided. Wherein at least one power amplifying means has a field-effect power transistor, a field-effect power section current mirror circuit including a field-effect transistor and a resistor, and the field-effect power section current mirror circuit. Connects the control terminal side of the field-effect power transistor to the control terminal side of the field-effect transistor, and connects one end of a current path of the field-effect transistor to the field-effect power transistor via the resistor. The other end of the current path of the field effect transistor is connected to one end of the current path, and the other end of the current path is connected to the conduction control terminal side of the power amplifier. The control terminal side effect transistor is configured to connect to the conduction control terminal side of the power amplifier, motor.
【請求項42】 前記第1の分配制御手段及び前記第2
の分配制御手段は、少なくとも立ち上がり傾斜部分およ
び立ち下がり傾斜部分において滑らかに変化する電流信
号を前記少なくとも1個のパワー増幅手段の通電制御端
子側のに供給する手段を含んで構成された、 請求項41に記載のモータ。
42. The first distribution control means and the second distribution control means
Wherein the distribution control means includes means for supplying a current signal that smoothly changes in at least a rising slope part and a falling slope part to a power supply control terminal side of the at least one power amplifying means. 42. The motor according to 41.
【請求項43】 移動体と、 単相又は複数相のコイルと、 直流電圧を供給する電圧供給手段と、 前記電圧供給手段の一方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第1の電界
効果型パワートランジスタをそれぞれ含むQ個(Qは2
以上の整数)の第1のパワー増幅手段と、 前記電圧供給手段の他方の出力端子側から前記単相又は
複数相のコイルの一つへの電流路を形成する第2の電界
効果型パワートランジスタをそれぞれ含むQ個の第2の
パワー増幅手段と、 切換信号を作りだす切換作成手段と、 前記切換作成手段の出力信号に応動して前記Q個の第1
のパワー増幅手段からの通電を分配制御する第1の分配
制御手段と、 前記切換作成手段の出力信号に応動して前記Q個の第2
のパワー増幅手段からの通電を分配制御する第2の分配
制御手段と、を具備するモータであって、 前記Q個の第1のパワー増幅手段と前記Q個の第2のパ
ワー増幅手段のうちで少なくとも1個のパワー増幅手段
は、前記電界効果型パワートランジスタと電界効果型ト
ランジスタと抵抗を含んで構成された電界効果型パワー
部カレントミラー回路を有し、 前記電界効果型パワー部カレントミラー回路は、前記電
界効果型パワートランジスタの制御端子側を前記電界効
果型トランジスタの制御端子側に接続し、前記電界効果
型トランジスタの電流路の一端側を前記抵抗を介して前
記電界効果型パワートランジスタの電流路の一端側に接
続し、前記電界効果型トランジスタの電流路の他端側を
前記パワー増幅器の通電制御端子側に接続し、前記電界
効果型トランジスタの制御端子側を前記パワー増幅器の
通電制御端子側に接続して構成された、 モータ。
43. A moving body, a single-phase or multiple-phase coil, a voltage supply means for supplying a DC voltage, and one of the single-phase or multiple-phase coils from one output terminal side of the voltage supply means. (Q is 2) including first field-effect power transistors each forming a current path to
A first power amplifying means, and a second field-effect power transistor forming a current path from the other output terminal of the voltage supply means to one of the single-phase or multi-phase coils. Q second power amplifying means respectively comprising: a switching signal generating means for generating a switching signal; and the Q first power amplifying means in response to an output signal of the switching signal generating means.
First distribution control means for distributing and controlling the energization from the power amplifying means, and said Q second control means in response to an output signal of said switching creation means.
And a second distribution control means for distributing and controlling the energization from the power amplifying means, wherein the Q first power amplifying means and the Q second power amplifying means are provided. Wherein at least one power amplifying means has a field-effect power transistor, a field-effect power section current mirror circuit including a field-effect transistor and a resistor, and the field-effect power section current mirror circuit. Connects the control terminal side of the field-effect power transistor to the control terminal side of the field-effect transistor, and connects one end of a current path of the field-effect transistor to the field-effect power transistor via the resistor. The other end of the current path of the field effect transistor is connected to one end of the current path, and the other end of the current path is connected to the conduction control terminal side of the power amplifier. The control terminal side effect transistor is configured to connect to the conduction control terminal side of the power amplifier, motor.
【請求項44】 前記第1の分配制御手段及び前記第2
の分配制御手段は、少なくとも立ち上がり傾斜部分およ
び立ち下がり傾斜部分において滑らかに変化する電流信
号前記少なくとも1個のパワー増幅手段の通電制御端子
側のに供給する手段を含んで構成された、 請求項43に記載のモータ。
44. The first distribution control means and the second distribution control means
44. The distribution control means includes a means for supplying a current signal that smoothly changes at least in a rising slope part and a falling slope part to an energization control terminal side of the at least one power amplifying means. A motor according to claim 1.
JP10156743A 1997-05-21 1998-05-20 Motor Pending JPH11318094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10156743A JPH11318094A (en) 1997-05-21 1998-05-20 Motor

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP13075097 1997-05-21
JP17142197 1997-06-27
JP9-130750 1998-03-06
JP9-171421 1998-03-06
JP10-54686 1998-03-06
JP5468698 1998-03-06
JP10156743A JPH11318094A (en) 1997-05-21 1998-05-20 Motor

Publications (1)

Publication Number Publication Date
JPH11318094A true JPH11318094A (en) 1999-11-16

Family

ID=27463099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10156743A Pending JPH11318094A (en) 1997-05-21 1998-05-20 Motor

Country Status (1)

Country Link
JP (1) JPH11318094A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005214302A (en) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp Valve control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005214302A (en) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp Valve control device
JP4485214B2 (en) * 2004-01-29 2010-06-16 三菱電機株式会社 Valve control device

Similar Documents

Publication Publication Date Title
US8217602B2 (en) Motor driving apparatus and control method thereof
US7960929B2 (en) Motor driving device and motor unit
JP4674942B2 (en) Drive control device for brushless motor
EP0880223B1 (en) Electronically commutated motor
KR100292181B1 (en) motor
US6987375B2 (en) Dual-stage drive for switched reluctance electric machines
JPH11318094A (en) Motor
TW200816614A (en) Driving apparatus for single phase motors and driving method thereof
US9407180B2 (en) Power converting circuit
JPH11146678A (en) Motor
JP2000149394A (en) Disk device with motor, and motor
JP3352032B2 (en) motor
US6255789B1 (en) Motor
JP3441435B2 (en) motor
JP3813061B2 (en) motor
JPH10248289A (en) Motor
JPH10304692A (en) Motor
JP2000228889A (en) Motor
JP3300637B2 (en) Brushless DC motor
JPH10229689A (en) Motor
US20240128904A1 (en) Switching for Six-Step Motor Drives
JPH10201282A (en) Brushless motor
JPH11164583A (en) Motor
JPH036750B2 (en)
JPH10285976A (en) Motor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610