JPH11317476A - 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス - Google Patents
曲げられたフライング・リード・ワイヤ・ボンデイング・プロセスInfo
- Publication number
- JPH11317476A JPH11317476A JP10316775A JP31677598A JPH11317476A JP H11317476 A JPH11317476 A JP H11317476A JP 10316775 A JP10316775 A JP 10316775A JP 31677598 A JP31677598 A JP 31677598A JP H11317476 A JPH11317476 A JP H11317476A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- flying lead
- structure according
- lead wire
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000008569 process Effects 0.000 title claims abstract description 48
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 6
- 230000007246 mechanism Effects 0.000 claims description 5
- 229910001374 Invar Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000013013 elastic material Substances 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000000523 sample Substances 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
- H01L21/4896—Mechanical treatment, e.g. cutting, bending
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/0675—Needle-like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】電子的回路装置にワイヤをボンデイングし、そ
の一端が装置の表面に取り付けられ、その他端が装置の
表面から去る方向に伸びるようにするプロセスを提供す
ることにある。 【解決手段】複数のワイヤ・ボンデイング可能な場所を
有する表面を与えるステップと、ワイヤ・キャピラリ工
具１５を用いて前記ワイヤ・ボンデイング可能な場所の
各々にワイヤをワイヤ・ボンデイングするステップと、
前記表面に関する前記キャピラリ工具１５の位置を制御
するステップと、前記ワイヤの前記ワイヤ・ボンデイン
グ可能な場所へのワイヤ・ボンデイングを形成した後、
前記キャピラリ工具が前記表面から離れるときに前記キ
ャピラリ工具を前記表面に関して移動させて所定の形状
を有するワイヤを形成するステップとを含むプロセスが
開示される。
の一端が装置の表面に取り付けられ、その他端が装置の
表面から去る方向に伸びるようにするプロセスを提供す
ることにある。 【解決手段】複数のワイヤ・ボンデイング可能な場所を
有する表面を与えるステップと、ワイヤ・キャピラリ工
具１５を用いて前記ワイヤ・ボンデイング可能な場所の
各々にワイヤをワイヤ・ボンデイングするステップと、
前記表面に関する前記キャピラリ工具１５の位置を制御
するステップと、前記ワイヤの前記ワイヤ・ボンデイン
グ可能な場所へのワイヤ・ボンデイングを形成した後、
前記キャピラリ工具が前記表面から離れるときに前記キ
ャピラリ工具を前記表面に関して移動させて所定の形状
を有するワイヤを形成するステップとを含むプロセスが
開示される。
Description
【０００１】
【発明の属する技術分野】本発明はワイヤを表面にボン
デイングするプロセスに関するものであり、例えば、電
子的装置のプローブを作ったり、電子回路装置上に電気
的接続を形成したり、するためにワイヤを表面にボンデ
イングするプロセスに関する。より具体的には、一端で
ボンデイングされ他端を自由状態にしたワイヤに関す
る。
デイングするプロセスに関するものであり、例えば、電
子的装置のプローブを作ったり、電子回路装置上に電気
的接続を形成したり、するためにワイヤを表面にボンデ
イングするプロセスに関する。より具体的には、一端で
ボンデイングされ他端を自由状態にしたワイヤに関す
る。
【０００２】
【従来の技術】ワイヤ・ボンデイング手法はゲルマニウ
ム・トランジスタを他の電子的装置に接続するために１
９５０年代に最初に開発された。ワイヤ・ボンデイング
手法は大部分の集積回路装置の接続のために依然使用さ
れ続けている。小さなワイヤを装置の端子にボンデイン
グするために、熱エネルギ、機械的力、および超音波振
動が用いられている。
ム・トランジスタを他の電子的装置に接続するために１
９５０年代に最初に開発された。ワイヤ・ボンデイング
手法は大部分の集積回路装置の接続のために依然使用さ
れ続けている。小さなワイヤを装置の端子にボンデイン
グするために、熱エネルギ、機械的力、および超音波振
動が用いられている。
【０００３】
【発明が解決しようとする課題】本明細書で開示される
曲げられたフライング・リード（Angled Flying Lead,
ＡＦＬ）ワイヤ・ボンデイング・プロセスは標準的なサ
ーモソニック・ボールによるボンデイングに用いられる
ものと同じ基本的プロセスを用いるもので、これは多様
な領域のアレイおよび周辺の相互接続、例えば高密度の
ランドの格子配列および高密度のＩＣプローブを作るた
めに開発された。
曲げられたフライング・リード（Angled Flying Lead,
ＡＦＬ）ワイヤ・ボンデイング・プロセスは標準的なサ
ーモソニック・ボールによるボンデイングに用いられる
ものと同じ基本的プロセスを用いるもので、これは多様
な領域のアレイおよび周辺の相互接続、例えば高密度の
ランドの格子配列および高密度のＩＣプローブを作るた
めに開発された。
【０００４】図１に示す従来のワイヤ・ボンデイングで
はワイヤの自由端が表面の接触パッドにボールでボンデ
イングされる。ワイヤは曲げられて別のパッドにウエッ
ジでボンデイングされる。２つのパッドを結ぶワイヤは
湾曲している。この湾曲の形状は接続される２つのパッ
ド間の距離によって決まる。２つのパッドを接続するワ
イヤが切断されると異なる形状の２つのワイヤが作られ
る。表面にボンデイングされるワイヤを電子的装置のプ
ローブとして用いること（後述）、または第１の表面上
の接触パッドのアレイをこの第１の表面に面する第２の
表面上の接触パッドのアレイに相互接続することが望ま
れる場合には従来のワイヤ・ボンデイング・プロセスは
このような構造を作るためには役に立たない。表面にボ
ンデイングされたワイヤ（プローブ・ワイヤ）を用いる
電子的装置用のプローブを作るためにはワイヤの一端が
プローブ・ワイヤの支持基板上の接触パッドにボンデイ
ングされる。プローブ・ワイヤの他端は、テストされる
装置上の接触パッドに接触するように置かれなければな
らない。電子的装置のプローブがテストされる装置の接
触パッドに係合するように動かされるとき、ワイヤの自
由端（プローブ先端）がプローブされる接触パッドの表
面を摺動するように撓むことが望ましい。この摺動作用
はプローブの先端を接触パッドに良好に電気的に接触さ
せるようにする。プローブは多数回使用されるのでプロ
ーブ・ワイヤの先端はテストされる装置上の接触パッド
に対して数千回（好ましくは１,０００回以上、より好
ましくは１０,０００回以上、最も好ましくは１００,０
００回以上）も係合離脱して多くの繰り返し曲げを受け
る。プローブ先端は所望の程度の摺動をなし、歪曲する
ことなく多数回の係合に耐えるのに十分な可撓性を有
し、また歪曲することなく十分に押圧可能であることも
必要とする。本発明はこれらすべての要件を満足するよ
うに多くのプローブ・ワイヤを所望の形状に形成する高
信頼度のプロセスおよび手法を提供する。
はワイヤの自由端が表面の接触パッドにボールでボンデ
イングされる。ワイヤは曲げられて別のパッドにウエッ
ジでボンデイングされる。２つのパッドを結ぶワイヤは
湾曲している。この湾曲の形状は接続される２つのパッ
ド間の距離によって決まる。２つのパッドを接続するワ
イヤが切断されると異なる形状の２つのワイヤが作られ
る。表面にボンデイングされるワイヤを電子的装置のプ
ローブとして用いること（後述）、または第１の表面上
の接触パッドのアレイをこの第１の表面に面する第２の
表面上の接触パッドのアレイに相互接続することが望ま
れる場合には従来のワイヤ・ボンデイング・プロセスは
このような構造を作るためには役に立たない。表面にボ
ンデイングされたワイヤ（プローブ・ワイヤ）を用いる
電子的装置用のプローブを作るためにはワイヤの一端が
プローブ・ワイヤの支持基板上の接触パッドにボンデイ
ングされる。プローブ・ワイヤの他端は、テストされる
装置上の接触パッドに接触するように置かれなければな
らない。電子的装置のプローブがテストされる装置の接
触パッドに係合するように動かされるとき、ワイヤの自
由端（プローブ先端）がプローブされる接触パッドの表
面を摺動するように撓むことが望ましい。この摺動作用
はプローブの先端を接触パッドに良好に電気的に接触さ
せるようにする。プローブは多数回使用されるのでプロ
ーブ・ワイヤの先端はテストされる装置上の接触パッド
に対して数千回（好ましくは１,０００回以上、より好
ましくは１０,０００回以上、最も好ましくは１００,０
００回以上）も係合離脱して多くの繰り返し曲げを受け
る。プローブ先端は所望の程度の摺動をなし、歪曲する
ことなく多数回の係合に耐えるのに十分な可撓性を有
し、また歪曲することなく十分に押圧可能であることも
必要とする。本発明はこれらすべての要件を満足するよ
うに多くのプローブ・ワイヤを所望の形状に形成する高
信頼度のプロセスおよび手法を提供する。
【０００５】
【課題を解決するための手段】ワイヤが所望の特性を与
えるような任意所望の形状を取ることができるようにワ
イヤを形成することができるような、表面にボンデイン
グされたワイヤの形成手法が望まれる。ワイヤは表面上
の電気的接触パッドにボンデイングされ、表面から引き
離され、自由端を持つように切断されうる。ワイヤはそ
の自由端が有利な特性、例えば所望の可撓性、を与える
所定の形状になるように曲げられる。
えるような任意所望の形状を取ることができるようにワ
イヤを形成することができるような、表面にボンデイン
グされたワイヤの形成手法が望まれる。ワイヤは表面上
の電気的接触パッドにボンデイングされ、表面から引き
離され、自由端を持つように切断されうる。ワイヤはそ
の自由端が有利な特性、例えば所望の可撓性、を与える
所定の形状になるように曲げられる。
【０００６】本発明の目的は電子的回路装置にワイヤを
ボンデイングし、その一端が装置の表面に取り付けら
れ、その他端が装置の表面から去る方向に伸びるように
するプロセスを提供することにある。
ボンデイングし、その一端が装置の表面に取り付けら
れ、その他端が装置の表面から去る方向に伸びるように
するプロセスを提供することにある。
【０００７】本発明のもう１つの目的はワイヤが電子的
回路装置の表面に対してある角度を以て形成されるよう
にワイヤを電子的回路装置にボンデイングするプロセス
を提供することにある。
回路装置の表面に対してある角度を以て形成されるよう
にワイヤを電子的回路装置にボンデイングするプロセス
を提供することにある。
【０００８】本発明の更に別の目的はワイヤが屈曲した
形を持つように電子的回路装置にワイヤをボンデイング
するプロセスを提供することにある。
形を持つように電子的回路装置にワイヤをボンデイング
するプロセスを提供することにある。
【０００９】
【発明の実施の形態】図１に標準的なワイヤ・ボンデイ
ングの工程が示されており、これはキャピラリ１１５と
呼ばれる中空の尖ったセラミック製の工具の中に通され
た金ワイヤ（好適なものとして）１１０の端部にボール
を形成することにより開始する。ボールは基板１１８が
下方から加熱されている間に基板１１８の第１のボンデ
イング表面１１６に押しつけられ、そして図１のステッ
プ１に示されたようにキャピラリ１１５を介して超音波
エネルギが加えられる。基板表面上の冶金はワイヤ・ボ
ンデイング・プロセスにとってクリティカルである。第
１の基板表面１１６にワイヤをボール・ボンデイングし
た後、ワイヤにループ形状を作るように、基板が移動さ
れる間に（矢印１２０で示される）キャピラリ１１５が
持ち上げられる（図１、ステップ２）。次にキャピラリ
１１５は下げられてワイヤの側部１２４を第２の基板１
２６の表面１２８に押しつけ、これにより第２のボンデ
イングまたはウエッジ・ボンデイング１３０を形成する
ようにされる（図１、ステップ３）。キャピラリ１１５
は矢印１３２で示されるように僅かに持ち上げられ、キ
ャピラリが再び持ち上げられてウエッジ・ボンデイング
１３４の端部でワイヤを切断する間ワイヤを正しい場所
に保持するために機械的クランプが作動される（図１、
ステップ４）。ボールは電極をワイヤの先端１３６の下
に置き、高電圧放電を用いてワイヤの端部を溶融するこ
とによって金ボンデイングの端部に形成される（図１、
ステップ５）。
ングの工程が示されており、これはキャピラリ１１５と
呼ばれる中空の尖ったセラミック製の工具の中に通され
た金ワイヤ（好適なものとして）１１０の端部にボール
を形成することにより開始する。ボールは基板１１８が
下方から加熱されている間に基板１１８の第１のボンデ
イング表面１１６に押しつけられ、そして図１のステッ
プ１に示されたようにキャピラリ１１５を介して超音波
エネルギが加えられる。基板表面上の冶金はワイヤ・ボ
ンデイング・プロセスにとってクリティカルである。第
１の基板表面１１６にワイヤをボール・ボンデイングし
た後、ワイヤにループ形状を作るように、基板が移動さ
れる間に（矢印１２０で示される）キャピラリ１１５が
持ち上げられる（図１、ステップ２）。次にキャピラリ
１１５は下げられてワイヤの側部１２４を第２の基板１
２６の表面１２８に押しつけ、これにより第２のボンデ
イングまたはウエッジ・ボンデイング１３０を形成する
ようにされる（図１、ステップ３）。キャピラリ１１５
は矢印１３２で示されるように僅かに持ち上げられ、キ
ャピラリが再び持ち上げられてウエッジ・ボンデイング
１３４の端部でワイヤを切断する間ワイヤを正しい場所
に保持するために機械的クランプが作動される（図１、
ステップ４）。ボールは電極をワイヤの先端１３６の下
に置き、高電圧放電を用いてワイヤの端部を溶融するこ
とによって金ボンデイングの端部に形成される（図１、
ステップ５）。
【００１０】図２は電子回路部品１１の断面および本発
明による部品１１の第１の表面１２に取り付けられた幾
つかの曲げられたフライング・リード１０を示す。曲げ
られたフライング・リード１０は多様な異なる電子回路
部品１１に取り付けることができる。曲げられたフライ
ング・リード１０は電子回路部品１１の第１の表面１２
上の金属化回路パッド１３にボンデイングされる。電子
回路部品１１はサーモソニック・ワイヤ・ボンデイング
・プロセスが首尾良く行われるように剛性の基体を与え
るものでなければならない。曲げられたフライング・リ
ード・ワイヤ・ボンデイング・プロセスについての図
１、２および３は標準的なサーモソニック・ワイヤ・ボ
ンデイング・プロセスと本質的に同じである。セラミッ
ク・キャピラリ工具１５の先端を通って伸び出るボンデ
イング・ワイヤ１６の端部を溶融するために電子的フレ
ーム・オフ（ＥＦＯ）装置２１からの放電２２が用いら
れる。この放電２２はボンデイング・ワイヤ１６の端部
に一様なサイズのボール１４を与えるように制御され
る。
明による部品１１の第１の表面１２に取り付けられた幾
つかの曲げられたフライング・リード１０を示す。曲げ
られたフライング・リード１０は多様な異なる電子回路
部品１１に取り付けることができる。曲げられたフライ
ング・リード１０は電子回路部品１１の第１の表面１２
上の金属化回路パッド１３にボンデイングされる。電子
回路部品１１はサーモソニック・ワイヤ・ボンデイング
・プロセスが首尾良く行われるように剛性の基体を与え
るものでなければならない。曲げられたフライング・リ
ード・ワイヤ・ボンデイング・プロセスについての図
１、２および３は標準的なサーモソニック・ワイヤ・ボ
ンデイング・プロセスと本質的に同じである。セラミッ
ク・キャピラリ工具１５の先端を通って伸び出るボンデ
イング・ワイヤ１６の端部を溶融するために電子的フレ
ーム・オフ（ＥＦＯ）装置２１からの放電２２が用いら
れる。この放電２２はボンデイング・ワイヤ１６の端部
に一様なサイズのボール１４を与えるように制御され
る。
【００１１】図３はボンデイング・ワイヤ１６のボール
状の端部を電子回路部品１１の表面上の金属化パッド１
３に押しつけるのに用いられるセラミック・キャピラリ
工具１５を示す。セラミック・キャピラリ工具１５を介
して加えられる超音波エネルギ３０および電子回路部品
１１を保持する基体を通して加えられる熱エネルギがボ
ンデイング・ワイヤ１６と電子回路部品１１の表面上の
金属化パッド１３との間にボール・ボンデイング１９を
形成するために用いられる。
状の端部を電子回路部品１１の表面上の金属化パッド１
３に押しつけるのに用いられるセラミック・キャピラリ
工具１５を示す。セラミック・キャピラリ工具１５を介
して加えられる超音波エネルギ３０および電子回路部品
１１を保持する基体を通して加えられる熱エネルギがボ
ンデイング・ワイヤ１６と電子回路部品１１の表面上の
金属化パッド１３との間にボール・ボンデイング１９を
形成するために用いられる。
【００１２】図４は電子回路部品の動き４０およびセラ
ミック・キャピラリ工具の動き４１を示す。電子回路部
品の動き４０は曲げられたフライング・リード１０の自
由端および電子回路部品１１に取り付けられたボール・
ボンデイング１９の間のオフセットを定めるために用い
られる。セラミック・キャピラリ工具１５の動きはボン
デイング・ワイヤに十分なゆるみを与えてこの後の工程
の間ボール・ボンデイング１９に加えられる応力を最小
にする。
ミック・キャピラリ工具の動き４１を示す。電子回路部
品の動き４０は曲げられたフライング・リード１０の自
由端および電子回路部品１１に取り付けられたボール・
ボンデイング１９の間のオフセットを定めるために用い
られる。セラミック・キャピラリ工具１５の動きはボン
デイング・ワイヤに十分なゆるみを与えてこの後の工程
の間ボール・ボンデイング１９に加えられる応力を最小
にする。
【００１３】図５は曲げられたフライング・リード１０
の角度の付いた湾曲した形状１７を作るために用いられ
るセラミック・キャピラリ工具のさらなる追加の動き５
０を示す。キャピラリ工具の動き５０は隣接の曲げられ
たフライング・リード１０を変形しないように制御され
なければならない。
の角度の付いた湾曲した形状１７を作るために用いられ
るセラミック・キャピラリ工具のさらなる追加の動き５
０を示す。キャピラリ工具の動き５０は隣接の曲げられ
たフライング・リード１０を変形しないように制御され
なければならない。
【００１４】図６はボンデイング・ワイヤ６２を切断し
て曲げられたフライング・リード１０の自由端１８を形
成するために用いられる切断ブレード６０を示す。切断
ブレード６０は曲げられたフライング・リード１０の自
由端１８を正確に位置づけるように正確に置かれなけれ
ばならない（６１）。セラミック・キャピラリ工具１５
が持ち上げられて（６２）ボンデイング・ワイヤが切断
ブレード６０の先端で切断される間ボンデイング・ワイ
ヤを保持するためにクランプが用いられる。
て曲げられたフライング・リード１０の自由端１８を形
成するために用いられる切断ブレード６０を示す。切断
ブレード６０は曲げられたフライング・リード１０の自
由端１８を正確に位置づけるように正確に置かれなけれ
ばならない（６１）。セラミック・キャピラリ工具１５
が持ち上げられて（６２）ボンデイング・ワイヤが切断
ブレード６０の先端で切断される間ボンデイング・ワイ
ヤを保持するためにクランプが用いられる。
【００１５】図７は切断ブレードの後退（７０）および
セラミック・キャピラリ工具の上方向への動き（７１）
を示す。セラミック・キャピラリ工具の先端から伸び出
ているボンデイング・ワイヤの端部７２は次のボール・
ボンデイングのために用いられ、電子回路部品１１の上
に所望の数の曲げられたフライング・リード１０を形成
するためにこのプロセスが繰り返される。
セラミック・キャピラリ工具の上方向への動き（７１）
を示す。セラミック・キャピラリ工具の先端から伸び出
ているボンデイング・ワイヤの端部７２は次のボール・
ボンデイングのために用いられ、電子回路部品１１の上
に所望の数の曲げられたフライング・リード１０を形成
するためにこのプロセスが繰り返される。
【００１６】図８は図５に示されたワイヤ切断プロセス
の代替実施例を示す。図７に示された別法のワイヤ切断
プロセスは１つのブレードの代わりに２つのブレード８
０、８３を用いる。各ブレード８０、８３の動きおよび
位置づけはワイヤの両側に切れ目を入れてワイヤがこの
点で破断するようにする。この２重のブレードの構成は
高い引張り強さのワイヤを切断するために用いることが
できる。
の代替実施例を示す。図７に示された別法のワイヤ切断
プロセスは１つのブレードの代わりに２つのブレード８
０、８３を用いる。各ブレード８０、８３の動きおよび
位置づけはワイヤの両側に切れ目を入れてワイヤがこの
点で破断するようにする。この２重のブレードの構成は
高い引張り強さのワイヤを切断するために用いることが
できる。
【００１７】図９は図８の２ブレード・プロセスと同様
なワイヤ切断プロセスの第２の別実施例を示す。図９に
示すワイヤ切断プロセスの第２の別実施例は、電子回路
部品１１に取り付けられた真っ直ぐなワイヤ１００を作
るために用いられる。２つのブレード９０、９３の動き
および位置づけ９１、９４はワイヤの両側に切れ目を入
れてこの点でワイヤを破断するように制御される。
なワイヤ切断プロセスの第２の別実施例を示す。図９に
示すワイヤ切断プロセスの第２の別実施例は、電子回路
部品１１に取り付けられた真っ直ぐなワイヤ１００を作
るために用いられる。２つのブレード９０、９３の動き
および位置づけ９１、９４はワイヤの両側に切れ目を入
れてこの点でワイヤを破断するように制御される。
【００１８】図１０は曲げられたフライング・リード・
ワイヤ・ボンデイング・プロセスを用いて電子回路部品
１１に３本のワイヤ１２０、１２１、１２２を取り付け
る構成を示す。３本のワイヤ１２０、１２１、１２２の
すべては電子回路部品１１の表面から高さ１２４で作ら
れる。この３本ワイヤの構成は真っ直ぐなワイヤ１２
０、角度の付いたワイヤ１２１、および電子回路部品１
１の表面に平行な部分を持つワイヤ１２２を含む。これ
ら３本のワイヤの構成の変形を作ることもでき、そのよ
うな変形としては角度付きワイヤ１２１に示された寸法
の異なる角度１２３、異なるワイヤ・オフセット１２５
を持ったワイヤが含まれる。
ワイヤ・ボンデイング・プロセスを用いて電子回路部品
１１に３本のワイヤ１２０、１２１、１２２を取り付け
る構成を示す。３本のワイヤ１２０、１２１、１２２の
すべては電子回路部品１１の表面から高さ１２４で作ら
れる。この３本ワイヤの構成は真っ直ぐなワイヤ１２
０、角度の付いたワイヤ１２１、および電子回路部品１
１の表面に平行な部分を持つワイヤ１２２を含む。これ
ら３本のワイヤの構成の変形を作ることもでき、そのよ
うな変形としては角度付きワイヤ１２１に示された寸法
の異なる角度１２３、異なるワイヤ・オフセット１２５
を持ったワイヤが含まれる。
【００１９】図１１は曲げられたフライング・リード・
ワイヤ・ボンデイング・プロセスを用いて電子回路部品
１１に４本のワイヤ１３０、１３１、１３３、１３４を
取り付ける構成を示す。この４本ワイヤの構成は異なる
高さ１３２、１３６の２本の真っ直ぐなワイヤ１３０、
１３１、異なる高さ１３５、１３７の２本の角度の付い
たワイヤ１３３、１３４を含む。
ワイヤ・ボンデイング・プロセスを用いて電子回路部品
１１に４本のワイヤ１３０、１３１、１３３、１３４を
取り付ける構成を示す。この４本ワイヤの構成は異なる
高さ１３２、１３６の２本の真っ直ぐなワイヤ１３０、
１３１、異なる高さ１３５、１３７の２本の角度の付い
たワイヤ１３３、１３４を含む。
【００２０】図１２および１３は本発明により実施でき
る種々のワイヤ形状１４１、１４２、１４３、１４４、
１４５、１４６、１４７、１４８を概念的に示す。これ
らの異なるワイヤ形状はキャピラリの先端の降下および
ワイヤ・ボンデイング段のオフセット移動の両方を制御
することによって作られる。ワイヤ形状は、連続的に湾
曲したもの、ワイヤの１部分が湾曲したもの、ワイヤの
１部がまっすぐなもの、およびそれらに組合せである。
る種々のワイヤ形状１４１、１４２、１４３、１４４、
１４５、１４６、１４７、１４８を概念的に示す。これ
らの異なるワイヤ形状はキャピラリの先端の降下および
ワイヤ・ボンデイング段のオフセット移動の両方を制御
することによって作られる。ワイヤ形状は、連続的に湾
曲したもの、ワイヤの１部分が湾曲したもの、ワイヤの
１部がまっすぐなもの、およびそれらに組合せである。
【００２１】図１３はワイヤ先端の幾つかの形状および
形態を示し、これらには直線１６７、尖った接点のある
直線１６６、適当な接点合金を付着された尖った接点の
ある直線１６５、直線の先端が尖った針を持ったもの１
６４、これに適当な接点合金が付着されたもの１６３、
ボール状のもの１６２、適当な接点合金が付着されたボ
ール状のもの１６１、および接点端部に尖った針を付着
されたものなどが含まれる。
形態を示し、これらには直線１６７、尖った接点のある
直線１６６、適当な接点合金を付着された尖った接点の
ある直線１６５、直線の先端が尖った針を持ったもの１
６４、これに適当な接点合金が付着されたもの１６３、
ボール状のもの１６２、適当な接点合金が付着されたボ
ール状のもの１６１、および接点端部に尖った針を付着
されたものなどが含まれる。
【００２２】図１４はシリコンおよびその他の材料の熱
膨張係数に一致するように適合されうるフレーム構造を
概略的に示す。ワイヤの先端は１８０°Ｃまでの温度で
電子装置のパッドに係合する前および後において正確な
位置に保たれる必要がある。種々の接触およびテスト応
用を容易にするため図示された種々の接触形態がワイヤ
の端部に作られる。
膨張係数に一致するように適合されうるフレーム構造を
概略的に示す。ワイヤの先端は１８０°Ｃまでの温度で
電子装置のパッドに係合する前および後において正確な
位置に保たれる必要がある。種々の接触およびテスト応
用を容易にするため図示された種々の接触形態がワイヤ
の端部に作られる。
【００２３】図１５はテスト装置における本発明に従っ
た構造を示す概略図である。テスト装置２０８は支持台
２０６の上に置かれた被テスト装置２０４上の接触位置
２１２にプローブ先端２１０を接触させておく手段２０
０、２０２を有する。
た構造を示す概略図である。テスト装置２０８は支持台
２０６の上に置かれた被テスト装置２０４上の接触位置
２１２にプローブ先端２１０を接触させておく手段２０
０、２０２を有する。
【００２４】曲げられたフライング・リード相互間の最
小間隔は使用されるワイヤの直径およびワイヤをボンデ
イングするのに用いられるキャピラリの寸法、形態によ
って決まる。より小さな直径のワイヤはより近接してボ
ンデイングされうる。キャピラリの先端の形状は瓶の首
の形にして、または側面に窪みを作って曲げられたフラ
イング・リードのより近接したボンデイングを可能にす
るように変形されうる。曲げられたフライング・リード
の最大高さもボンデイング・ワイヤの直径および材料特
性、並びにボール・ボンデイングとワイヤの自由端との
間のオフセット距離によって決まる。より小さな直径の
ワイヤ（約２５ないし５０ミクロン）はより短いリード
によりよく適合し、より大きな直径のワイヤ（約５０な
いし７５ミクロン）はより長いリードによりよく適合す
る。ワイヤの重要な材料特性には剛性および抗張力が含
まれる。ワイヤの特性はワイヤ材料に用いられる合金お
よびワイヤ形成のための伸長率によって制御することが
できる。
小間隔は使用されるワイヤの直径およびワイヤをボンデ
イングするのに用いられるキャピラリの寸法、形態によ
って決まる。より小さな直径のワイヤはより近接してボ
ンデイングされうる。キャピラリの先端の形状は瓶の首
の形にして、または側面に窪みを作って曲げられたフラ
イング・リードのより近接したボンデイングを可能にす
るように変形されうる。曲げられたフライング・リード
の最大高さもボンデイング・ワイヤの直径および材料特
性、並びにボール・ボンデイングとワイヤの自由端との
間のオフセット距離によって決まる。より小さな直径の
ワイヤ（約２５ないし５０ミクロン）はより短いリード
によりよく適合し、より大きな直径のワイヤ（約５０な
いし７５ミクロン）はより長いリードによりよく適合す
る。ワイヤの重要な材料特性には剛性および抗張力が含
まれる。ワイヤの特性はワイヤ材料に用いられる合金お
よびワイヤ形成のための伸長率によって制御することが
できる。
【００２５】１９８９年６月１日出願の米国特許出願09
/088,394号および米国特許第5,371,654号が参照として
引用される。
/088,394号および米国特許第5,371,654号が参照として
引用される。
【００２６】本発明の好適な実施例について説明された
が、本明細書の特許請求の範囲に含まれる種々の改良お
よび改善が当業者によってなされうることは勿論であ
る。この特許請求の範囲は最初に開示された発明の保護
を全うするように解釈されるべきである。
が、本明細書の特許請求の範囲に含まれる種々の改良お
よび改善が当業者によってなされうることは勿論であ
る。この特許請求の範囲は最初に開示された発明の保護
を全うするように解釈されるべきである。
【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）電子回路部品に取り付けられる曲げられたフライ
ング・リード・ワイヤ構造を作るプロセスであって、前
記曲げられたフライング・リード・ワイヤを前記電子回
路部品の第１表面にボンデイングするために用いられる
第１のプロセス・ステップと、ワイヤ・キャピラリ工具
およびＸＹステージの移動が前記曲げられたフライング
・リード・ワイヤに所望の形状を形成するように制御さ
れる第２のプロセス・ステップと、単一の切断ブレード
を有する機構が前記フライング・リード・ワイヤと接触
するように位置づけられる第３のプロセス・ステップ
と、前記切断ブレードに抗してワイヤに張力を加えて前
記ワイヤを切断するように前記キャピラリ工具が持ち上
げられる第４のプロセス・ステップと、を含むプロセ
ス。 （２）前記電子回路部品の表面に関して複数の角度を前
記フライング・リード・ワイヤに形成することを更に含
む上記（１）のプロセス。 （３）前記電子回路部品の表面に関して複数の高さで前
記フライング・リード・ワイヤを形成することを更に含
む上記（２）のプロセス。 （４）前記フライング・リード・ワイヤが、直線状、部
分的に直線状、連続的に湾曲、およびこれらの組合せの
何れかの形状を持つように前記リード・ワイヤを形成す
ることを更に含む上記（３）のプロセス。 （５）電子回路部品に取り付けられる曲げられたフライ
ング・リード・ワイヤ構造を作るプロセスであって、前
記曲げられたフライング・リード・ワイヤを前記電子回
路部品の第１表面にボンデイングすることと、前記曲げ
られたフライング・リード・ワイヤに所望の形状を形成
するようにワイヤ・キャピラリ工具およびＸＹステージ
の移動を制御することと、前記フライング・リード・ワ
イヤの両側に位置づけられて前記ワイヤの両側に小さな
刻み目をつくる２重切断ブレードを有する機構で前記フ
ライング・リード・ワイヤを切断することと、前記切断
ブレードによって前記刻み目が作られた点で前記ワイヤ
を切断するために前記キャピラリ工具が持ち上げられる
ことと、前記曲げられたフライング・リード・ワイヤは
ワイヤ先端を有することと、を含むプロセス。 （６）前記電子回路部品の表面に関して複数の角度を前
記フライング・リード・ワイヤに形成することを更に含
む上記（５）のプロセス。 （７）前記電子回路部品の表面に関して複数の高さで前
記フライング・リード・ワイヤを形成することを更に含
む上記（６）のプロセス。 （８）複数の開口を有する材料のシートを前記フライン
グ・リード・ワイヤが開口を通り抜けるように配置する
ことにより前記フライング・リード・ワイヤを所定の位
置に保つことを更に含む上記（１）ないし（５）に従っ
た構造。 （９）前記材料のシートを支持するのに順応性のフレー
ム構造が用いられる上記（８）に従った構造。 （１０）前記シートは可撓性の支持を与えるように電子
部品によって前記表面から離隔される上記（８）に従っ
た構造。 （１１）前記シートは剛性の支持体によって電子部品の
前記表面から離隔され、前記剛性の支持体が前記表面に
垂直な方向における前記ワイヤ先端の移動の程度を制限
するための隔離または停止子として働く上記（８）に従
った構造。 （１２）前記シートは、剛性層および順応層の複合構造
を有する支持体によって電子部品の前記表面から離隔さ
れる上記（８）に従った構造。 （１３）電子部品の前記表面と前記シートとの間の空間
が順応性媒体で充填される上記（１０）に従った構造。 （１４）順応性媒体は弾性材料である上記（１３）に従
った構造。 （１５）順応性媒体は発泡ポリマ材料である上記（１
３）に従った構造。 （１６）前記可撓性支持体はスプリングまたは弾性材料
から選ばれる上記（１０）に従った構造。 （１７）前記ワイヤ先端は、瘤、球接点形状、直線接触
端、尖った針、複数の尖った針、尖った瘤、およびこれ
らに組み合わせのいずれかから選ばれた形状をなす上記
（８）に従った構造。 （１８）前記ワイヤ先端はＩｒ，Ｐｄ，Ｐｔ，Ｎｉ，Ａ
ｕ，Ｒｈ，Ｒｅ，Ｃｏ，Ｃｕおよびこれらの合金の何れ
かから選ばれる上記（８）に従った構造。 （１９）前記曲げられたフライング・リード・ワイヤは
Ｉｒ，Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｒｈ，Ｒｅ，Ｃｏ，Ｃ
ｕおよびこれらの合金の何れかから選ばれる材料で被覆
されている上記（８）に従った構造。 （２０）前記シートはインバー積層、Ｃｕ/インバー/Ｃ
ｕ積層、およびモリブデン積層の何れかから選ばれる材
料から成る上記（８）に従った構造。 （２１）前記シートは金属、ポリマ、半導体および誘電
体の何れかから選ばれる材料から成る上記（８）に従っ
た構造。 （２２）前記シートはポリマ層で被覆されている上記
（２０）に従った構造。 （２３）前記シートは絶縁層で被覆されている上記（２
０）に従った構造。 （２４）前記シートは順応性のポリマ薄層で被覆されて
いる上記（２０）に従った構造。 （２５）前記シートは２つの絶縁層の間に積層されてい
る上記（２０）に従った構造。 （２６）電子装置をテストするための上記（８）の構造
を用いる装置であって、上記（１）の構造を保持する手
段と、該上記（１）の構造を前記電子装置の方に、およ
びこれから離れるように後退可能に移動させて前記ワイ
ヤ先端が前記電子装置上の電気的接触場所と接触するよ
うにする手段と、前記細長い電気的導体に電気信号を与
える手段と、を含む装置。 （２７）前記電子回路部品は電気的導体のパターンを有
する基板である上記（１）のプロセス。 （２８）複数のワイヤ・ボンデイング可能な場所を有す
る基板表面を与えることと、ワイヤ・キャピラリ工具を
用いて前記ワイヤ・ボンデイング可能な場所の各々にワ
イヤをワイヤ・ボンデイングすることと、前記基板に関
する前記キャピラリ工具の位置を制御することと、前記
ワイヤの前記ワイヤ・ボンデイング可能な場所へのワイ
ヤ・ボンデイングを形成した後、前記キャピラリ工具が
前記表面から離れるときに前記キャピラリ工具を前記表
面に関して移動させて所定の形状を有するワイヤを形成
することと、を含むプロセス。
の事項を開示する。 （１）電子回路部品に取り付けられる曲げられたフライ
ング・リード・ワイヤ構造を作るプロセスであって、前
記曲げられたフライング・リード・ワイヤを前記電子回
路部品の第１表面にボンデイングするために用いられる
第１のプロセス・ステップと、ワイヤ・キャピラリ工具
およびＸＹステージの移動が前記曲げられたフライング
・リード・ワイヤに所望の形状を形成するように制御さ
れる第２のプロセス・ステップと、単一の切断ブレード
を有する機構が前記フライング・リード・ワイヤと接触
するように位置づけられる第３のプロセス・ステップ
と、前記切断ブレードに抗してワイヤに張力を加えて前
記ワイヤを切断するように前記キャピラリ工具が持ち上
げられる第４のプロセス・ステップと、を含むプロセ
ス。 （２）前記電子回路部品の表面に関して複数の角度を前
記フライング・リード・ワイヤに形成することを更に含
む上記（１）のプロセス。 （３）前記電子回路部品の表面に関して複数の高さで前
記フライング・リード・ワイヤを形成することを更に含
む上記（２）のプロセス。 （４）前記フライング・リード・ワイヤが、直線状、部
分的に直線状、連続的に湾曲、およびこれらの組合せの
何れかの形状を持つように前記リード・ワイヤを形成す
ることを更に含む上記（３）のプロセス。 （５）電子回路部品に取り付けられる曲げられたフライ
ング・リード・ワイヤ構造を作るプロセスであって、前
記曲げられたフライング・リード・ワイヤを前記電子回
路部品の第１表面にボンデイングすることと、前記曲げ
られたフライング・リード・ワイヤに所望の形状を形成
するようにワイヤ・キャピラリ工具およびＸＹステージ
の移動を制御することと、前記フライング・リード・ワ
イヤの両側に位置づけられて前記ワイヤの両側に小さな
刻み目をつくる２重切断ブレードを有する機構で前記フ
ライング・リード・ワイヤを切断することと、前記切断
ブレードによって前記刻み目が作られた点で前記ワイヤ
を切断するために前記キャピラリ工具が持ち上げられる
ことと、前記曲げられたフライング・リード・ワイヤは
ワイヤ先端を有することと、を含むプロセス。 （６）前記電子回路部品の表面に関して複数の角度を前
記フライング・リード・ワイヤに形成することを更に含
む上記（５）のプロセス。 （７）前記電子回路部品の表面に関して複数の高さで前
記フライング・リード・ワイヤを形成することを更に含
む上記（６）のプロセス。 （８）複数の開口を有する材料のシートを前記フライン
グ・リード・ワイヤが開口を通り抜けるように配置する
ことにより前記フライング・リード・ワイヤを所定の位
置に保つことを更に含む上記（１）ないし（５）に従っ
た構造。 （９）前記材料のシートを支持するのに順応性のフレー
ム構造が用いられる上記（８）に従った構造。 （１０）前記シートは可撓性の支持を与えるように電子
部品によって前記表面から離隔される上記（８）に従っ
た構造。 （１１）前記シートは剛性の支持体によって電子部品の
前記表面から離隔され、前記剛性の支持体が前記表面に
垂直な方向における前記ワイヤ先端の移動の程度を制限
するための隔離または停止子として働く上記（８）に従
った構造。 （１２）前記シートは、剛性層および順応層の複合構造
を有する支持体によって電子部品の前記表面から離隔さ
れる上記（８）に従った構造。 （１３）電子部品の前記表面と前記シートとの間の空間
が順応性媒体で充填される上記（１０）に従った構造。 （１４）順応性媒体は弾性材料である上記（１３）に従
った構造。 （１５）順応性媒体は発泡ポリマ材料である上記（１
３）に従った構造。 （１６）前記可撓性支持体はスプリングまたは弾性材料
から選ばれる上記（１０）に従った構造。 （１７）前記ワイヤ先端は、瘤、球接点形状、直線接触
端、尖った針、複数の尖った針、尖った瘤、およびこれ
らに組み合わせのいずれかから選ばれた形状をなす上記
（８）に従った構造。 （１８）前記ワイヤ先端はＩｒ，Ｐｄ，Ｐｔ，Ｎｉ，Ａ
ｕ，Ｒｈ，Ｒｅ，Ｃｏ，Ｃｕおよびこれらの合金の何れ
かから選ばれる上記（８）に従った構造。 （１９）前記曲げられたフライング・リード・ワイヤは
Ｉｒ，Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｒｈ，Ｒｅ，Ｃｏ，Ｃ
ｕおよびこれらの合金の何れかから選ばれる材料で被覆
されている上記（８）に従った構造。 （２０）前記シートはインバー積層、Ｃｕ/インバー/Ｃ
ｕ積層、およびモリブデン積層の何れかから選ばれる材
料から成る上記（８）に従った構造。 （２１）前記シートは金属、ポリマ、半導体および誘電
体の何れかから選ばれる材料から成る上記（８）に従っ
た構造。 （２２）前記シートはポリマ層で被覆されている上記
（２０）に従った構造。 （２３）前記シートは絶縁層で被覆されている上記（２
０）に従った構造。 （２４）前記シートは順応性のポリマ薄層で被覆されて
いる上記（２０）に従った構造。 （２５）前記シートは２つの絶縁層の間に積層されてい
る上記（２０）に従った構造。 （２６）電子装置をテストするための上記（８）の構造
を用いる装置であって、上記（１）の構造を保持する手
段と、該上記（１）の構造を前記電子装置の方に、およ
びこれから離れるように後退可能に移動させて前記ワイ
ヤ先端が前記電子装置上の電気的接触場所と接触するよ
うにする手段と、前記細長い電気的導体に電気信号を与
える手段と、を含む装置。 （２７）前記電子回路部品は電気的導体のパターンを有
する基板である上記（１）のプロセス。 （２８）複数のワイヤ・ボンデイング可能な場所を有す
る基板表面を与えることと、ワイヤ・キャピラリ工具を
用いて前記ワイヤ・ボンデイング可能な場所の各々にワ
イヤをワイヤ・ボンデイングすることと、前記基板に関
する前記キャピラリ工具の位置を制御することと、前記
ワイヤの前記ワイヤ・ボンデイング可能な場所へのワイ
ヤ・ボンデイングを形成した後、前記キャピラリ工具が
前記表面から離れるときに前記キャピラリ工具を前記表
面に関して移動させて所定の形状を有するワイヤを形成
することと、を含むプロセス。
【図１】 標準的なワイヤ・ボンデイング・プロセスの
ステップを示す。
ステップを示す。
【図２】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの好適な実施例を示す。
ンデイング・プロセスの好適な実施例を示す。
【図３】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの好適な実施例を示す。
ンデイング・プロセスの好適な実施例を示す。
【図４】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの好適な実施例を示す。
ンデイング・プロセスの好適な実施例を示す。
【図５】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの好適な実施例を示す。
ンデイング・プロセスの好適な実施例を示す。
【図６】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの好適な実施例を示す。
ンデイング・プロセスの好適な実施例を示す。
【図７】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの別の実施例を示す。
ンデイング・プロセスの別の実施例を示す。
【図８】 曲げられたフライング・リード・ワイヤ・ボ
ンデイング・プロセスの別の実施例を示す。
ンデイング・プロセスの別の実施例を示す。
【図９】 曲げられたフライング・リード・ワイヤ形状
の種々の形態を示す。
の種々の形態を示す。
【図１０】曲げられたフライング・リード・ワイヤ形状
の種々の形態を示す。
の種々の形態を示す。
【図１１】曲げられたフライング・リード・ワイヤ形状
の種々の形態を示す。
の種々の形態を示す。
【図１２】曲げられたフライング・リード・ワイヤ形状
の種々の形態を示す。
の種々の形態を示す。
【図１３】ワイヤ先端を電子装置のパッドに係合させる
のを容易にするために作られたワイヤ先端の種々の形状
を示す。
のを容易にするために作られたワイヤ先端の種々の形状
を示す。
【図１４】ワイヤ位置づけの精度を制御し、併せてウエ
ハーのテストのための高温においてシリコンの熱膨張係
数と整合する熱膨張係数を与えるのに用いられるフレー
ム構造の概略を示す。
ハーのテストのための高温においてシリコンの熱膨張係
数と整合する熱膨張係数を与えるのに用いられるフレー
ム構造の概略を示す。
【図１５】テスト装置における本発明に従った構造を示
す概略図である。
す概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キイース・エドワード・フォーゲル アメリカ合衆国19547、ニューヨーク州モ ヒガン・レイク、ラックス・レーン４ (72)発明者 ポール・アルフレッド・ラーロ アメリカ合衆国10954、ニューヨーク州ナ ウット、アパートメント デイ、ジェーム ス・ドライブ４ (72)発明者 ダーユーン・シイー アメリカ合衆国12603、ニューヨーク州ポ キプシー、ヴァーヴァレン・ドライブ16
Claims (28)
- 【請求項１】 電子回路部品に取り付けられる曲げられ
たフライング・リード・ワイヤ構造を作るプロセスであ
って、 前記曲げられたフライング・リード・ワイヤを前記電子
回路部品の第１表面にボンデイングするために用いられ
る第１のプロセス・ステップと、 ワイヤ・キャピラリ工具およびＸＹステージの移動が前
記曲げられたフライング・リード・ワイヤに所望の形状
を形成するように制御される第２のプロセス・ステップ
と、 単一の切断ブレードを有する機構が前記フライング・リ
ード・ワイヤと接触するように位置づけられる第３のプ
ロセス・ステップと、 前記切断ブレードに抗してワイヤに張力を加えて前記ワ
イヤを切断するように前記キャピラリ工具が持ち上げら
れる第４のプロセス・ステップと、 を含むプロセス。 - 【請求項２】 前記電子回路部品の表面に関して複数の
角度を前記フライング・リード・ワイヤに形成すること
を更に含む請求項１のプロセス。 - 【請求項３】 前記電子回路部品の表面に関して複数の
高さで前記フライング・リード・ワイヤを形成すること
を更に含む請求項２のプロセス。 - 【請求項４】 前記フライング・リード・ワイヤが、直
線状、部分的に直線状、連続的に湾曲、およびこれらの
組合せの何れかの形状を持つように前記リード・ワイヤ
を形成することを更に含む請求項３のプロセス。 - 【請求項５】 電子回路部品に取り付けられる曲げられ
たフライング・リード・ワイヤ構造を作るプロセスであ
って、 前記曲げられたフライング・リード・ワイヤを前記電子
回路部品の第１表面にボンデイングすることと、 前記曲げられたフライング・リード・ワイヤに所望の形
状を形成するようにワイヤ・キャピラリ工具およびＸＹ
ステージの移動を制御することと、 前記フライング・リード・ワイヤの両側に位置づけられ
て前記ワイヤの両側に小さな刻み目をつくる２重切断ブ
レードを有する機構で前記フライング・リード・ワイヤ
を切断することと、 前記切断ブレードによって前記刻み目が作られた点で前
記ワイヤを切断するために前記キャピラリ工具が持ち上
げられることと、 前記曲げられたフライング・リード・ワイヤはワイヤ先
端を有することと、 を含むプロセス。 - 【請求項６】 前記電子回路部品の表面に関して複数の
角度を前記フライング・リード・ワイヤに形成すること
を更に含む請求項５のプロセス。 - 【請求項７】 前記電子回路部品の表面に関して複数の
高さで前記フライング・リード・ワイヤを形成すること
を更に含む請求項６のプロセス。 - 【請求項８】 複数の開口を有する材料のシートを前記
フライング・リード・ワイヤが開口を通り抜けるように
配置することにより前記フライング・リード・ワイヤを
所定の位置に保つことを更に含む請求項１ないし５に従
った構造。 - 【請求項９】 前記材料のシートを支持するのに順応性
のフレーム構造が用いられる請求項８に従った構造。 - 【請求項１０】前記シートは可撓性の支持を与えるよう
に電子部品によって前記表面から離隔される請求項８に
従った構造。 - 【請求項１１】前記シートは剛性の支持体によって電子
部品の前記表面から離隔され、前記剛性の支持体が前記
表面に垂直な方向における前記ワイヤ先端の移動の程度
を制限するための隔離または停止子として働く請求項８
に従った構造。 - 【請求項１２】前記シートは、剛性層および順応層の複
合構造を有する支持体によって電子部品の前記表面から
離隔される請求項８に従った構造。 - 【請求項１３】電子部品の前記表面と前記シートとの間
の空間が順応性媒体で充填される請求項１０に従った構
造。 - 【請求項１４】順応性媒体は弾性材料である請求項１３
に従った構造。 - 【請求項１５】順応性媒体は発泡ポリマ材料である請求
項１３に従った構造。 - 【請求項１６】前記可撓性支持体はスプリングまたは弾
性材料から選ばれる請求項１０に従った構造。 - 【請求項１７】前記ワイヤ先端は、瘤、球接点形状、直
線接触端、尖った針、複数の尖った針、尖った瘤、およ
びこれらに組み合わせのいずれかから選ばれた形状をな
す請求項８に従った構造。 - 【請求項１８】前記ワイヤ先端はＩｒ，Ｐｄ，Ｐｔ，Ｎ
ｉ，Ａｕ，Ｒｈ，Ｒｅ，Ｃｏ，Ｃｕおよびこれらの合金
の何れかから選ばれる請求項８に従った構造。 - 【請求項１９】前記曲げられたフライング・リード・ワ
イヤはＩｒ，Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｒｈ，Ｒｅ，Ｃ
ｏ，Ｃｕおよびこれらの合金の何れかから選ばれる材料
で被覆されている請求項８に従った構造。 - 【請求項２０】前記シートはインバー積層、Ｃｕ/イン
バー/Ｃｕ積層、およびモリブデン積層の何れかから選
ばれる材料から成る請求項８に従った構造。 - 【請求項２１】前記シートは金属、ポリマ、半導体およ
び誘電体の何れかから選ばれる材料から成る請求項８に
従った構造。 - 【請求項２２】前記シートはポリマ層で被覆されている
請求項２０に従った構造。 - 【請求項２３】前記シートは絶縁層で被覆されている請
求項２０に従った構造。 - 【請求項２４】前記シートは順応性のポリマ薄層で被覆
されている請求項２０に従った構造。 - 【請求項２５】前記シートは２つの絶縁層の間に積層さ
れている請求項２０に従った構造。 - 【請求項２６】電子装置をテストするための請求項８の
構造を用いる装置であって、 請求項１の構造を保持する手段と、 該請求項１の構造を前記電子装置の方に、およびこれか
ら離れるように後退可能に移動させて前記ワイヤ先端が
前記電子装置上の電気的接触場所と接触するようにする
手段と、 前記細長い電気的導体に電気信号を与える手段と、 を含む装置。 - 【請求項２７】前記電子回路部品は電気的導体のパター
ンを有する基板である請求項１のプロセス。 - 【請求項２８】複数のワイヤ・ボンデイング可能な場所
を有する基板表面を与えることと、 ワイヤ・キャピラリ工具を用いて前記ワイヤ・ボンデイ
ング可能な場所の各々にワイヤをワイヤ・ボンデイング
することと、 前記基板に関する前記キャピラリ工具の位置を制御する
ことと、 前記ワイヤの前記ワイヤ・ボンデイング可能な場所への
ワイヤ・ボンデイングを形成した後、前記キャピラリ工
具が前記表面から離れるときに前記キャピラリ工具を前
記表面に関して移動させて所定の形状を有するワイヤを
形成することと、 を含むプロセス。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6087797P | 1997-10-02 | 1997-10-02 | |
| US60/060877 | 1998-10-01 | ||
| US09/164,470 US6295729B1 (en) | 1992-10-19 | 1998-10-01 | Angled flying lead wire bonding process |
| US09/164470 | 1998-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317476A true JPH11317476A (ja) | 1999-11-16 |
| JP3262531B2 JP3262531B2 (ja) | 2002-03-04 |
Family
ID=26740452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31677598A Expired - Fee Related JP3262531B2 (ja) | 1997-10-02 | 1998-10-02 | 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262531B2 (ja) |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026336A (ja) * | 2007-09-27 | 2008-02-07 | Fujitsu Ltd | コンタクタ |
| JP2014530511A (ja) * | 2011-10-17 | 2014-11-17 | インヴェンサス・コーポレイション | ワイヤボンドビアを有するパッケージオンパッケージアセンブリ |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| CN109243985A (zh) * | 2017-07-11 | 2019-01-18 | 格科微电子（上海）有限公司 | 用于图像传感器芯片的金属导线断线方法及装置 |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| JP2019526231A (ja) * | 2016-06-30 | 2019-09-19 | バイオイズ カンパニー リミテッド | 二本鎖核酸信号プローブおよびこれを用いた標的分子の検出方法 |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
-
1998
- 1998-10-02 JP JP31677598A patent/JP3262531B2/ja not_active Expired - Fee Related
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026336A (ja) * | 2007-09-27 | 2008-02-07 | Fujitsu Ltd | コンタクタ |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| JP2014530511A (ja) * | 2011-10-17 | 2014-11-17 | インヴェンサス・コーポレイション | ワイヤボンドビアを有するパッケージオンパッケージアセンブリ |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| JP2019526231A (ja) * | 2016-06-30 | 2019-09-19 | バイオイズ カンパニー リミテッド | 二本鎖核酸信号プローブおよびこれを用いた標的分子の検出方法 |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| CN109243985A (zh) * | 2017-07-11 | 2019-01-18 | 格科微电子（上海）有限公司 | 用于图像传感器芯片的金属导线断线方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262531B2 (ja) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262531B2 (ja) | 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス | |
| US6526655B2 (en) | Angled flying lead wire bonding process | |
| US6332270B2 (en) | Method of making high density integral test probe | |
| US7276919B1 (en) | High density integral test probe | |
| US6062879A (en) | High density test probe with rigid surface structure | |
| US4717066A (en) | Method of bonding conductors to semiconductor devices | |
| US6564115B1 (en) | Combined system, method and apparatus for wire bonding and testing | |
| US6500760B1 (en) | Gold-based electrical interconnections for microelectronic devices | |
| US7172431B2 (en) | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof | |
| US4594493A (en) | Method and apparatus for forming ball bonds | |
| EP0791955A2 (en) | Improvements in or relating to integrated circuit interconnections | |
| JP2003294787A (ja) | コンタクタ、その製造方法及びコンタクタを用いた試験方法 | |
| CN107230668B (zh) | 用于在导线键合的半导体器件中稳定引线的结构和方法 | |
| US6858943B1 (en) | Release resistant electrical interconnections for MEMS devices | |
| US20090308911A1 (en) | Wire bonding capillary tool having multiple outer steps | |
| EP1381489A1 (en) | Controlled attenuation capillary | |
| US6898849B2 (en) | Method for controlling wire balls in electronic bonding | |
| US9887174B2 (en) | Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus | |
| JP2007524987A (ja) | 絶縁されたワイヤのワイヤボンディング | |
| WO2001083152A1 (en) | Efficient energy transfer capillary | |
| WO2009014494A1 (en) | Wire bonding capillary tool having multiple outer steps | |
| JP2691875B2 (ja) | プローブカード及びそれに用いられるプローブの製造方法 | |
| US20030094962A1 (en) | Dual plane probe card assembly and method of manufacture | |
| JP2665952B2 (ja) | 自動プルテスト装置 | |
| JP2000223526A (ja) | ワイヤのボンディングおよびテスティングのための組合せ形システム、方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |