JPH11317396A - Etching system - Google Patents

Etching system

Info

Publication number
JPH11317396A
JPH11317396A JP12435198A JP12435198A JPH11317396A JP H11317396 A JPH11317396 A JP H11317396A JP 12435198 A JP12435198 A JP 12435198A JP 12435198 A JP12435198 A JP 12435198A JP H11317396 A JPH11317396 A JP H11317396A
Authority
JP
Japan
Prior art keywords
wafer
upper electrode
electrode
lower electrode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12435198A
Other languages
Japanese (ja)
Inventor
Satoshi Shobu
悟司 菖蒲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12435198A priority Critical patent/JPH11317396A/en
Publication of JPH11317396A publication Critical patent/JPH11317396A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress decrease in etching rate in wafer margin and improve the uniformity of etching within wafer surface. SOLUTION: In a chamber 2 of an etching system, an upper electrode 3 and a lower electrode 4 are set facing opposite, and a work to be treated on a wafer 10 supported on an upper face 4a of the lower electrode 4 is etched under plasma generated between the upper electrode 3 and the lower electrode 4. In this case, a lower surface 3a of the upper electrode 3 is structured concave, so that a gap h1 between the upper electrode 3 and the lower electrode 4 in the margin of the lower surface 3a is smaller than a gap h2 between the upper electrode 3 and the lower electrode 4 at about central part of the beneath 3a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置製造の
エッチング技術に用いるエッチング装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching apparatus used for an etching technique for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】従来のエッチング装置としては、例えば
図4に示すようなナローギャップ平行平板型のチャンバ
構造を有したものが知られている。すなわち、このエッ
チング装置20では、チャンバ21内に上部電極22と
下部電極23とが対向して設けられており、上部電極2
2と下部電極23との間に高周波電圧が印加されるよう
になっている。なお、上部電極22の下面は平坦な面で
あり、下部電極23の上面との間隙(以下、ギャップと
記す)が一定となるように配置されている。また上部電
極22の下面にはエッチングガスの噴き出し口(図示省
略)が形成され、下部電極23はウエハ10の保持台を
兼ねたものとなっている。
2. Description of the Related Art A conventional etching apparatus having a narrow-gap parallel plate type chamber structure as shown in FIG. 4 is known. That is, in this etching apparatus 20, the upper electrode 22 and the lower electrode 23 are provided in the chamber 21 so as to face each other.
A high frequency voltage is applied between the second electrode 2 and the lower electrode 23. The lower surface of the upper electrode 22 is a flat surface, and is arranged such that the gap (hereinafter, referred to as a gap) with the upper surface of the lower electrode 23 is constant. An etching gas outlet (not shown) is formed on the lower surface of the upper electrode 22, and the lower electrode 23 also serves as a holding table for the wafer 10.

【0003】上記のエッチング装置20では、チャンバ
21内を所定の真空状態に保持するとともに、上部電極
22の下面から下部電極23に向けてエッチングガスを
噴き出させ、上部電極22と下部電極23との間に高周
波電圧を印加することにより、その間にエッチングガス
を放電したプラズマを生成する。そして、生成したプラ
ズマによって、下部電極23の上面に保持されたウエハ
10の被処理物をエッチングする。
In the above-described etching apparatus 20, the inside of the chamber 21 is maintained in a predetermined vacuum state, and an etching gas is blown from the lower surface of the upper electrode 22 toward the lower electrode 23, so that the upper electrode 22 and the lower electrode 23 By applying a high frequency voltage during the period, a plasma in which the etching gas is discharged during the period is generated. Then, the object to be processed of the wafer 10 held on the upper surface of the lower electrode 23 is etched by the generated plasma.

【0004】[0004]

【発明が解決しようとする課題】ところで近年、半導体
装置の高密度化にしたがって、配線形成プロセスは益々
微細化、多層化の方向に進展している。これに伴い、ウ
エハの製造コストが上昇することになるため、一枚のウ
エハから得られるチップの数を増やしてチップあたりの
コストを抑えるべくウエハの大口径化が進んでいる。し
かし、ウエハの大口径化が進んでも、製造される半導体
装置の製品の品質を揃えるためには、エッチング技術等
の半導体装置の製造に用いる技術のウエハ面内における
エッチング均一性がこれまでと同程度以上の性能が必要
になる。
However, in recent years, as the density of semiconductor devices has increased, the wiring forming process has further advanced in the direction of miniaturization and multilayering. As a result, the manufacturing cost of the wafer increases, so that the diameter of the wafer has been increased in order to increase the number of chips obtained from one wafer and to suppress the cost per chip. However, even if the diameter of the wafer is increased, the uniformity of etching in the wafer surface of the technology used for manufacturing the semiconductor device, such as the etching technology, is the same as in the past in order to make the quality of the manufactured semiconductor device uniform. More than a certain level of performance is required.

【0005】ところが、上記したような従来のエッチン
グ装置では、下部電極の上面に保持したウエハの周縁部
にてエッチングガスの対流が起こり易く、排気状態が悪
化する。この結果、ウエハの周縁部にプラズマとウエハ
の被処理物との反応生成物が堆積し易くなり、ウエハの
中央部に比較して周縁部のエッチングレートが低下する
ことになって、ウエハ面内のエッチング均一性が悪化す
るという不具合が生じている。
However, in the above-described conventional etching apparatus, convection of the etching gas easily occurs at the peripheral portion of the wafer held on the upper surface of the lower electrode, and the exhaust state deteriorates. As a result, a reaction product of the plasma and the object to be processed on the wafer is easily deposited on the peripheral portion of the wafer, and the etching rate of the peripheral portion is reduced as compared with the central portion of the wafer, so that the in-plane surface of the wafer is reduced. Has a problem in that the etching uniformity is deteriorated.

【0006】例えば図4に示すチャンバ構造のエッチン
グ装置20を用い、ウエハ10上に形成された酸化シリ
コン(SiO2 )膜を、エッチングガスおよび流量:C
4/CHF3 /Ar/N2 =70sccm/60sc
cm/200sccm/20sccm、電力:1000
W、雰囲気圧力:53.3Pa、上部電極22と下部電
極23とのギャップhを9nmとした条件でエッチング
した場合には、図5(a)に示すウエハ10のX方向、
Y方向のいずれの方向においても、図5(b)に示すよ
うにウエハ10の周縁部にてエッチングレートが低下す
る結果が得られている。
For example, a silicon oxide (SiO 2 ) film formed on a wafer 10 is etched using an etching apparatus 20 having a chamber structure shown in FIG.
F 4 / CHF 3 / Ar / N 2 = 70 sccm / 60 sc
cm / 200 sccm / 20 sccm, power: 1000
W, atmosphere pressure: 53.3 Pa, when etching was performed under the condition that the gap h between the upper electrode 22 and the lower electrode 23 was 9 nm, the X direction of the wafer 10 shown in FIG.
In any of the Y directions, the result that the etching rate is reduced at the peripheral portion of the wafer 10 as shown in FIG. 5B is obtained.

【0007】ウエハが大口径化されると、ウエハの周縁
部におけるエッチングレートの低下がさらに顕著になっ
てウエハ面内のエッチング均一性が一層悪化する恐れが
あり、したがってウエハ面内におけるエッチング均一性
を向上できるエッチング装置の開発が切望されている。
When the diameter of the wafer is increased, the etching rate at the peripheral portion of the wafer is more remarkably reduced, and the etching uniformity in the wafer surface may be further deteriorated. The development of an etching apparatus capable of improving the quality is strongly desired.

【0008】[0008]

【課題を解決するための手段】チャンバ内にて対向して
配置された上部電極と下部電極とのギャップhを変化さ
せると、エッチングレートが変化することが知られてい
る。具体的には図6に示すように、ギャップhを小さく
するとエッチングレートが高くなり、ギャップhを大き
くするとエッチングレートが低くなる。例えば図4に示
すエッチング装置20では、上部電極22と下部電極2
3との間のギャップhを9nmから10nmに変更する
と、エッチングレートが500nm/min程度低下す
る。
It is known that the etching rate changes when the gap h between the upper electrode and the lower electrode, which are opposed to each other in the chamber, is changed. Specifically, as shown in FIG. 6, when the gap h is reduced, the etching rate increases, and when the gap h is increased, the etching rate decreases. For example, in the etching apparatus 20 shown in FIG.
When the gap h between 3 and 9 is changed from 9 nm to 10 nm, the etching rate decreases by about 500 nm / min.

【0009】このように上部電極と下部電極とのギャッ
プhを小さくするとエッチングレートが高くなるのは、
ギャップhを小さくすることで上部電極と下部電極との
間に発生するプラズマの単位面積当たりの密度が高くな
り、下部電極の上面に保持されたウエハの被処理物と反
応するプラズマの単位時間あたりの数が実質的に増加す
るためであると考えられる。反対に、ギャップhを大き
くするとエッチングレートが低くなるのは、ギャップh
を大きくすることで上部電極と下部電極との間に発生す
るプラズマの単位面積当たりの密度が低くなり、ウエハ
の被処理物と反応するプラズマの単位時間あたりの数が
実質的に減少するためであると考えられる。
The reason why the etching rate is increased when the gap h between the upper electrode and the lower electrode is reduced is as follows.
By reducing the gap h, the density per unit area of plasma generated between the upper electrode and the lower electrode is increased, and per unit time of the plasma reacting with the object to be processed of the wafer held on the upper surface of the lower electrode. Is considered to be substantially increased. Conversely, when the gap h is increased, the etching rate is reduced because the gap h
Is increased, the density of plasma generated between the upper electrode and the lower electrode per unit area is reduced, and the number of plasmas reacting with the object to be processed on the wafer per unit time is substantially reduced. It is believed that there is.

【0010】そこで本発明者はウエハの周縁部にて上部
電極と下部電極とのギャップhを小さくし、ウエハの中
心部にてギャップhが大きくなるようにすれば、ウエハ
の周縁部におけるエッチングレートを高くできかつウエ
ハの中心部にてエッチングレートを低くできるとの考え
に想到し、本発明を完成させたのである。
Therefore, the inventor of the present invention makes the gap h between the upper electrode and the lower electrode small at the peripheral portion of the wafer and increases the gap h at the central portion of the wafer, so that the etching rate at the peripheral portion of the wafer can be improved. The present invention has been completed on the idea that the etching rate can be increased and the etching rate can be reduced at the center of the wafer.

【0011】すなわち、本発明に係るエッチング装置
は、チャンバ内に上部電極と下部電極とが対向して設け
られ、これら上部電極と下部電極との間にプラズマを発
生させて下部電極の上面に保持させるウエハの被処理物
をエッチングするものにおいて、上部電極の下面が、こ
の下面の略中央部よりも周縁部にて上部電極と下部電極
との間隙が小さくなるように凹型に湾曲した形状に形成
された構成となっている。
That is, in the etching apparatus according to the present invention, an upper electrode and a lower electrode are provided in a chamber so as to face each other, and plasma is generated between the upper electrode and the lower electrode to be held on the upper surface of the lower electrode. The lower surface of the upper electrode is formed in a concavely curved shape such that a gap between the upper electrode and the lower electrode is smaller at a peripheral portion than at a substantially central portion of the lower surface. It is the configuration that was done.

【0012】上記の発明では、上部電極の下面が、その
略中央部より周縁部にて上部電極と下部電極とのギャッ
プが小さくなるように凹型に湾曲した形状に形成されて
いるため、上部電極と下部電極との間にプラズマを発生
させた際、上部電極の下面の略中央部より周縁部にてプ
ラズマの単位面積当たりの密度が高くなり、下部電極の
上面に保持されたウエハの周縁部の被処理物と反応する
プラズマの単位時間あたりの数が実質的に増加する。よ
って、たとえウエハの周縁部にてエッチングガスの対流
が起きて、ウエハの周縁部に反応生成物が堆積し易い状
態になっていても、ウエハの周縁部のエッチングレート
の低下が抑制される。
In the above invention, the lower surface of the upper electrode is formed in a concavely curved shape so that the gap between the upper electrode and the lower electrode becomes smaller at the peripheral portion than at the substantially central portion. When plasma is generated between the lower electrode and the lower electrode, the density of the plasma per unit area becomes higher at the peripheral portion than at the substantially central portion of the lower surface of the upper electrode, and the peripheral portion of the wafer held on the upper surface of the lower electrode Substantially increases the number of plasmas reacting with the object to be processed per unit time. Therefore, even if convection of the etching gas occurs at the peripheral portion of the wafer and reaction products are easily deposited on the peripheral portion of the wafer, a decrease in the etching rate at the peripheral portion of the wafer is suppressed.

【0013】[0013]

【発明の実施の形態】以下に本発明に係るエッチング装
置の実施形態を図面に基づいて説明する。図1は本発明
に係るエッチング装置の一実施形態の概略構成図であ
り、図2は図1の要部拡大断面図である。また図1およ
び図2は、下部電極の上面にウエハが保持された状態を
示してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an etching apparatus according to the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration diagram of an embodiment of an etching apparatus according to the present invention, and FIG. 2 is an enlarged sectional view of a main part of FIG. 1 and 2 show a state where the wafer is held on the upper surface of the lower electrode.

【0014】図1に示すように、このエッチング装置1
はナローギャップ平行平板型のもので、密閉容器からな
るチャンバ2と、チャンバ2内に対向して配置された上
部電極3および下部電極4とを備えて構成されている。
上部電極3の下面3aは図2にも示すように、下面3a
の略中央部における上部電極3と下部電極4とのギャッ
プh1 が、下面3aの周縁部における上部電極3と下部
電極4とのギャップh2 よりも大きくなるように、凹状
に湾曲した状態に形成されている。
As shown in FIG. 1, this etching apparatus 1
Is a narrow-gap parallel plate type, and includes a chamber 2 formed of a closed container, and an upper electrode 3 and a lower electrode 4 arranged in the chamber 2 so as to face each other.
The lower surface 3a of the upper electrode 3 is, as shown in FIG.
In a concave shape such that the gap h 1 between the upper electrode 3 and the lower electrode 4 in the approximate center portion is larger than the gap h 2 between the upper electrode 3 and the lower electrode 4 in the peripheral portion of the lower surface 3a. Is formed.

【0015】本実施形態では、上部電極3は処理するウ
エハ10と略等しい径の平面視略円形をなし、上部電極
3の略中央部から周縁部に向かうにつれて厚みが増すよ
うに形成されている。また下面3aの湾曲状態は、エッ
チングレートの低下状態やギャップの寸法等を考慮して
設定している。
In the present embodiment, the upper electrode 3 has a substantially circular shape in plan view having a diameter substantially equal to that of the wafer 10 to be processed, and is formed so as to increase in thickness from a substantially central portion to a peripheral portion of the upper electrode 3. . Further, the curved state of the lower surface 3a is set in consideration of a state where the etching rate is lowered, a dimension of the gap, and the like.

【0016】また上部電極3には、上部電極3の下面3
aから下部電極4の上面4aに向けてエッチングガスを
噴き出させるためのエッチングガスの導入管5が多数埋
設されており、したがって上部電極3の下面3aにエッ
チングガスの噴き出し口5aが多数形成された状態にな
っている。なお、図2においてはエッチングガスの導入
管5および噴き出し口5aの図示を省略してある。また
上部電極3には、導入管5に連通する状態でエッチング
ガスの供給管6が接続されている。さらに本実施形態に
おいて、上部電極3には高周波電源(RF電源)7が接
続されている。
The upper electrode 3 has a lower surface 3 of the upper electrode 3.
a, a large number of etching gas introduction pipes 5 for blowing out an etching gas from the upper electrode 4 toward the upper surface 4a of the lower electrode 4 are buried. It is in a state of being left. In FIG. 2, the illustration of the etching gas introduction pipe 5 and the ejection port 5a is omitted. Further, an etching gas supply pipe 6 is connected to the upper electrode 3 so as to communicate with the introduction pipe 5. Further, in the present embodiment, a high frequency power supply (RF power supply) 7 is connected to the upper electrode 3.

【0017】一方、下部電極4はウエハ10の保持台を
兼ねたものであり、上部電極3と同様に本実施形態にお
いて、処理するウエハ10と略等しい径の平面視略円形
をなすとともに、ウエハ10を保持する上面4aが略平
坦に形成されている。また図示しないが例えば内部に、
ウエハ10を所定の温度に加熱するためのヒータや所定
の温度に冷却するための冷却水の循環機構等が埋設され
ている。なお、下部電極4の上面には、例えばヘリウム
(He)ガスや窒素(N2 )ガス等の不活性ガスを冷却
ガスとして噴き出すための溝や孔が設けられていてもよ
い。また本実施形態において、下部電極4は接地されて
いる。
On the other hand, the lower electrode 4 also serves as a holding table for the wafer 10, and in the present embodiment, like the upper electrode 3, has a substantially circular shape in plan view having substantially the same diameter as the wafer 10 to be processed. The upper surface 4a for holding 10 is formed substantially flat. Although not shown, for example, inside,
A heater for heating the wafer 10 to a predetermined temperature, a cooling water circulation mechanism for cooling to a predetermined temperature, and the like are embedded. The upper surface of the lower electrode 4 may be provided with a groove or a hole for ejecting an inert gas such as a helium (He) gas or a nitrogen (N 2 ) gas as a cooling gas. In this embodiment, the lower electrode 4 is grounded.

【0018】上部電極3と下部電極4とが設けられたチ
ャンバ2の例えば底部には、チャンバ2内のガスを排気
するためのガス排気口8が形成されており、ガス排気口
8には、例えばターボポンプからなる負圧源(図示省
略)が接続されている。よって、チャンバ2内は負圧源
により内部が排気されて所定の真空状態に保持されるよ
うになっている。
At the bottom of the chamber 2 provided with the upper electrode 3 and the lower electrode 4, for example, a gas exhaust port 8 for exhausting gas in the chamber 2 is formed. For example, a negative pressure source (not shown) composed of a turbo pump is connected. Therefore, the inside of the chamber 2 is evacuated by the negative pressure source and maintained at a predetermined vacuum state.

【0019】このように構成されたエッチング装置1で
は、チャンバ2内を所定の真空状態に保持し、上部電極
3の噴き出し口5aからエッチングガスを噴き出させる
ともに、上部電極3と下部電極4との間にRF電圧を印
加することによりエッチングガスのプラズマを発生す
る。そして、下部電極4の上面に保持されたウエハ10
の被処理物をエッチングする。
In the etching apparatus 1 configured as described above, the inside of the chamber 2 is maintained at a predetermined vacuum state, and an etching gas is blown out from the blowout port 5a of the upper electrode 3, and the upper electrode 3 and the lower electrode 4 are connected to each other. During this time, an RF voltage is applied to generate an etching gas plasma. Then, the wafer 10 held on the upper surface of the lower electrode 4
Is etched.

【0020】この際、上部電極3の下面3aが、その周
縁部における上部電極3と下部電極4とのギャップh1
が、下面3aの略中央部における上部電極3と下部電極
4とのギャップh2 よりも大きくなるように凹状に湾曲
した状態に形成されているため、上部電極3と下部電極
4との間に発生するプラズマの単位面積当たりの密度が
上部電極3の略中央部よりも周縁部で高くなる。つまり
下部電極4の上面に保持されたウエハ10の周縁部上で
プラズマの単位面積当たりの密度が高くなるため、ウエ
ハ10の周縁部における被処理物と反応するプラズマの
単位時間あたりの数が実質的に増加することになる。
At this time, the lower surface 3a of the upper electrode 3 is positioned at the periphery of the gap h 1 between the upper electrode 3 and the lower electrode 4.
But because it is formed is concavely curved so as to be larger than the gap h 2 between the upper electrode 3 and the lower electrode 4 in the substantially central portion of the lower surface 3a, between the upper electrode 3 and the bottom electrode 4 The density of the generated plasma per unit area is higher at the peripheral portion than at the substantially central portion of the upper electrode 3. That is, since the density of the plasma per unit area on the peripheral portion of the wafer 10 held on the upper surface of the lower electrode 4 is increased, the number of plasmas reacting with the object to be processed on the peripheral portion of the wafer 10 per unit time is substantially reduced. Will increase.

【0021】その結果、たとえウエハ10の周縁部にて
エッチングガスの対流が起きて、ウエハ10の周縁部に
反応生成物が堆積し易い状態になっていても、ウエハ1
0の周縁部のエッチングレートの低下を抑制することが
でき、ウエハ10の中央部のエッチングレートと略等し
くすることができるので、ウエハ10面内におけるエッ
チング均一性を向上させることができる。したがって、
エッチング装置1を用いれば、信頼性が高く品質の良い
半導体装置を歩留りの良く製造することができる。
As a result, even if convection of the etching gas occurs at the peripheral portion of the wafer 10 and reaction products are easily deposited on the peripheral portion of the wafer 10,
Since the decrease in the etching rate at the peripheral portion of 0 can be suppressed and the etching rate at the central portion of the wafer 10 can be made substantially equal, the etching uniformity in the plane of the wafer 10 can be improved. Therefore,
By using the etching apparatus 1, a highly reliable and high quality semiconductor device can be manufactured with a high yield.

【0022】しかも、新たに部材を追加する必要がな
く、上部電極3の下面3aの形状を変えるだけで大幅な
変更もなくエッチング均一性の向上を図れるため、エッ
チング装置1の製造コストの上昇も抑えることができ
る。
In addition, it is not necessary to add a new member, and the etching uniformity can be improved without a significant change only by changing the shape of the lower surface 3a of the upper electrode 3, thereby increasing the manufacturing cost of the etching apparatus 1. Can be suppressed.

【0023】なお、本実施形態では上部電極および下部
電極をウエハの径と略等しい径を有する平面視略円形と
したが、ウエハの径よりも大きい径を有する平面視略円
形をなすとともに下面全面が凹型に湾曲した状態に形成
することもできる。
In this embodiment, the upper electrode and the lower electrode have a substantially circular shape in plan view having a diameter substantially equal to the diameter of the wafer. Can be formed in a concavely curved state.

【0024】また上部電極の下面が、図1および図2に
示すようにウエハ10の周縁部におけるギャップh1
ウエハ10の中央部におけるギャップh2 よりも小さく
なるなるよう凹型に湾曲した状態に形成されていれば、
上部電極の下面の形状はこの例に限定されない。
Also, as shown in FIGS. 1 and 2, the lower surface of the upper electrode is concavely curved so that the gap h 1 at the peripheral portion of the wafer 10 is smaller than the gap h 2 at the central portion of the wafer 10. If formed
The shape of the lower surface of the upper electrode is not limited to this example.

【0025】例えばウエハ10の径よりも大きな径の上
部電極3とした場合には、図3の変形例に示すように上
部電極3の下面3aの凹型に湾曲した部分3a1 から外
方に延出した部分3a2 を、凹型に湾曲した部分3a1
の周縁から水平方向に延出して平坦な面(以下、この面
を3a2 と記す)に形成することも可能である。この変
形例では、上部電極3と下部電極4とを対向して配置す
る際、上部電極3の下面3aの平坦な面3a2 と下部電
極4の上面4aとを基準にして上部電極3や下部電極4
を位置決めし易いという利点がある。
[0025] When the upper electrode 3 of larger diameter than the diameter of the wafer 10, for example, extends from the portion 3a 1 which is curved in the concave lower surface 3a of the upper electrode 3 as shown in the modification of FIG. 3 outwardly The projected portion 3a 2 is replaced with a concavely curved portion 3a 1
Periphery from extending horizontally flat surface (hereinafter, this surface a referred to as 3a 2) it can be formed on. In this modification, when the upper electrode 3 and the lower electrode 4 are arranged to face each other, the upper electrode 3 and the lower electrode 4 are positioned with reference to the flat surface 3a 2 of the lower surface 3a of the upper electrode 3 and the upper surface 4a of the lower electrode 4. Electrode 4
There is an advantage that positioning is easy.

【0026】[0026]

【発明の効果】以上説明したように本発明に係るエッチ
ング装置よれば、上部電極の下面が、その下面の略中央
部より周縁部にて上部電極と下部電極とのギャップが小
さくなるように凹型に湾曲した形状に形成された構成と
したため、上部電極と下部電極との間にプラズマを発生
させた際、上部電極の下面の略中央部より周縁部にてプ
ラズマの単位面積当たりの密度を高くすることができ
る。よって、たとえウエハの周縁部にてエッチングガス
の対流が起きて、ウエハの周縁部に反応生成物が堆積し
易い状態になっていても、ウエハの周縁部のエッチング
レートの低下を抑制でき、ウエハの中央部のエッチング
レートと略等しくすることができるので、ウエハ面内に
おけるエッチング均一性を向上させることができる。し
たがって、本発明のエッチング装置を用いれば、信頼性
が高く品質の良い半導体装置を歩留りの良く製造するこ
とが可能になる。
As described above, according to the etching apparatus of the present invention, the lower surface of the upper electrode has a concave shape such that the gap between the upper electrode and the lower electrode is smaller at the peripheral portion than at the substantially central portion of the lower surface. When plasma is generated between the upper electrode and the lower electrode, the density per unit area of the plasma is higher at the peripheral portion than at the substantially central portion of the lower surface of the upper electrode because the configuration is formed in a curved shape. can do. Therefore, even if convection of the etching gas occurs at the peripheral portion of the wafer and reaction products are easily deposited on the peripheral portion of the wafer, a decrease in the etching rate at the peripheral portion of the wafer can be suppressed, and Can be made substantially equal to the etching rate at the central portion of the wafer, so that the etching uniformity in the wafer plane can be improved. Therefore, with the use of the etching apparatus of the present invention, a highly reliable and high quality semiconductor device can be manufactured with high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るエッチング装置の一実施形態を示
す概略構成図である。
FIG. 1 is a schematic configuration diagram showing one embodiment of an etching apparatus according to the present invention.

【図2】図1の要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of FIG.

【図3】図1の要部の変形例を示す断面図である。FIG. 3 is a sectional view showing a modification of the main part of FIG. 1;

【図4】従来のエッチング装置の一例を示す概略構成図
である。
FIG. 4 is a schematic configuration diagram showing an example of a conventional etching apparatus.

【図5】(a),(b)は本発明の課題を説明するため
の図である。
FIGS. 5A and 5B are diagrams for explaining the problem of the present invention.

【図6】エッチングレートと上部電極および下部電極の
ギャップhとの関係を示す図である。
FIG. 6 is a diagram showing a relationship between an etching rate and a gap h between an upper electrode and a lower electrode.

【符号の説明】[Explanation of symbols]

1…エッチング装置、2…チャンバ、3…上部電極、3
a…下面、4…下部電極、4a…上面、10…ウエハ、
1,h2 …ギャップ
DESCRIPTION OF SYMBOLS 1 ... Etching apparatus, 2 ... Chamber, 3 ... Upper electrode, 3
a: lower surface, 4: lower electrode, 4a: upper surface, 10: wafer,
h 1, h 2 ... gap

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 チャンバ内に上部電極と下部電極とが対
向して設けられ、これら上部電極と下部電極との間にプ
ラズマを発生させて下部電極の上面に保持されるウエハ
の被処理物をエッチングするエッチング装置において、 前記上部電極の下面は、該下面の略中央部よりも周縁部
にて該上部電極と前記下部電極との間隙が小さくなるよ
うに凹型に湾曲した形状に形成されてなることを特徴と
するエッチング装置。
An upper electrode and a lower electrode are provided in a chamber so as to face each other, and a plasma is generated between the upper electrode and the lower electrode so that an object to be processed on a wafer held on the upper surface of the lower electrode is removed. In an etching apparatus for performing etching, a lower surface of the upper electrode is formed in a concavely curved shape so that a gap between the upper electrode and the lower electrode is smaller at a peripheral portion than at a substantially central portion of the lower surface. An etching apparatus characterized by the above-mentioned.
JP12435198A 1998-05-07 1998-05-07 Etching system Pending JPH11317396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12435198A JPH11317396A (en) 1998-05-07 1998-05-07 Etching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12435198A JPH11317396A (en) 1998-05-07 1998-05-07 Etching system

Publications (1)

Publication Number Publication Date
JPH11317396A true JPH11317396A (en) 1999-11-16

Family

ID=14883240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12435198A Pending JPH11317396A (en) 1998-05-07 1998-05-07 Etching system

Country Status (1)

Country Link
JP (1) JPH11317396A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446048B2 (en) 2004-01-30 2008-11-04 Matsushita Electric Industrial Co., Ltd. Dry etching apparatus and dry etching method
US7459098B2 (en) * 2002-08-28 2008-12-02 Kyocera Corporation Dry etching apparatus, dry etching method, and plate and tray used therein
JP2009032885A (en) * 2007-07-26 2009-02-12 Disco Abrasive Syst Ltd Plasma etching apparatus
US7556741B2 (en) 2002-08-28 2009-07-07 Kyocera Corporation Method for producing a solar cell
US7556740B2 (en) 2002-08-27 2009-07-07 Kyocera Corporation Method for producing a solar cell
JP2010541170A (en) * 2007-10-01 2010-12-24 エリコン・ソーラー・アイピー・アーゲー・トリュプバッハ Active film deposition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7556740B2 (en) 2002-08-27 2009-07-07 Kyocera Corporation Method for producing a solar cell
US7459098B2 (en) * 2002-08-28 2008-12-02 Kyocera Corporation Dry etching apparatus, dry etching method, and plate and tray used therein
US7556741B2 (en) 2002-08-28 2009-07-07 Kyocera Corporation Method for producing a solar cell
US7446048B2 (en) 2004-01-30 2008-11-04 Matsushita Electric Industrial Co., Ltd. Dry etching apparatus and dry etching method
JP2009032885A (en) * 2007-07-26 2009-02-12 Disco Abrasive Syst Ltd Plasma etching apparatus
JP2010541170A (en) * 2007-10-01 2010-12-24 エリコン・ソーラー・アイピー・アーゲー・トリュプバッハ Active film deposition

Similar Documents

Publication Publication Date Title
JP4180913B2 (en) Top electrode with steps for plasma processing uniformity
US6241845B1 (en) Apparatus for reducing process drift in inductive coupled plasma etching such as oxide layer
US20070187363A1 (en) Substrate processing apparatus and substrate processing method
US20040238488A1 (en) Wafer edge etching apparatus and method
US20060021704A1 (en) Method and apparatus for etching Si
JPH09129612A (en) Etching gas and etching method
JP3121524B2 (en) Etching equipment
KR100967458B1 (en) Etching method and etching apparatus
JP3257356B2 (en) Vapor phase growth apparatus, vapor phase growth method, and cleaning method for vapor phase growth apparatus
JPH11317396A (en) Etching system
US7517468B2 (en) Etching method
JPH07335570A (en) Control method of substrate temperature in plasma treatment
US20040169009A1 (en) Dry developing method
JP2000294543A (en) Etching method and apparatus thereof, and manufacture of semiconductor device
JPH11330047A (en) Etching apparatus and method thereof
JPH11149999A (en) Plasma treating device
TW202209481A (en) Etching method and plasma processing apparatus
JP4541193B2 (en) Etching method
JPH09275092A (en) Plasma processor
JP4865951B2 (en) Plasma etching method
JP3164188B2 (en) Plasma processing equipment
JPS63131519A (en) Dry etching apparatus
JP4608827B2 (en) Plasma processing apparatus and plasma processing method
JP3357737B2 (en) Discharge plasma processing equipment
JP7229033B2 (en) Substrate processing method and substrate processing apparatus