JPH11312710A - Method for connecting electronic component and connecting structure - Google Patents

Method for connecting electronic component and connecting structure

Info

Publication number
JPH11312710A
JPH11312710A JP10120169A JP12016998A JPH11312710A JP H11312710 A JPH11312710 A JP H11312710A JP 10120169 A JP10120169 A JP 10120169A JP 12016998 A JP12016998 A JP 12016998A JP H11312710 A JPH11312710 A JP H11312710A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
layer
conductive adhesive
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10120169A
Other languages
Japanese (ja)
Inventor
Ryoichi Morimoto
亮一 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10120169A priority Critical patent/JPH11312710A/en
Publication of JPH11312710A publication Critical patent/JPH11312710A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/1148Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for connecting a first electronic component such as IC chip with a second electronic component such as a wiring board by a connecting part in a bump electrode configuration, and to provide a method for connecting the electronic components in which the aspect ratio of the connecting part can be increased, and a fine connecting part can be obtained. SOLUTION: A laminated structure 18, constituted of an electrically insulating layer 16 and a layer 17 to be removed, is formed on an IC wafer 13, and the laminated structure 18 is provided with a through-hole 19, through which an electrode 25 for connection can be exposed. The through-hole 19 is filled with a conductive adhesive 20, and then the layer 17 to be removed is removed. Then, each IC chip 11 is cut from the IC wafer 13, and the IC chip 11 is placed on a wiring board 12. Afterwards, the conductive adhesive 20 is made to harden, and when the electrically insulating layer 16 is made of thermosetting resin, this is also simultaneously hardened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品の接続
方法および接続構造に関するもので、特に、たとえばチ
ップ状電子部品を配線基板上に実装するために有利に適
用される電子部品の接続方法および接続構造に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a structure for connecting electronic components, and more particularly, to a method for connecting electronic components which is advantageously applied, for example, for mounting chip-shaped electronic components on a wiring board. It relates to a connection structure.

【0002】[0002]

【従来の技術】図4には、この発明にとって興味ある従
来の電子部品の接続方法が示されている。この図4にお
いては、同(5)に図示するように、第1の電子部品と
してのICチップ1を第2の電子部品としての配線基板
2上に搭載した状態を得るための方法が示されている。
2. Description of the Related Art FIG. 4 shows a conventional method of connecting electronic components which is of interest to the present invention. FIG. 4 shows a method for obtaining a state in which an IC chip 1 as a first electronic component is mounted on a wiring board 2 as a second electronic component, as shown in FIG. ing.

【0003】図4(1)に示すように、ICチップ1
は、後でカットされることが予定され、カットされるこ
とにより、その複数個のものを取り出すことができるマ
ザー部品としてのICウエハ3の状態で用意される。こ
のようなICウエハ3の一方の主面4上には、接続用電
極となるバンプ電極5が所定の複数箇所に形成される。
これらバンプ電極5は、たとえばメタルマスクを用い
て、印刷法により導電性樹脂ペーストを付与することに
よって形成される。
[0003] As shown in FIG.
Are scheduled to be cut later, and are prepared in the state of the IC wafer 3 as a mother part from which a plurality of cuts can be taken out by cutting. On one main surface 4 of such an IC wafer 3, bump electrodes 5 serving as connection electrodes are formed at predetermined plural locations.
These bump electrodes 5 are formed by applying a conductive resin paste by a printing method using, for example, a metal mask.

【0004】次いで、上述したバンプ電極5を形成する
導電性樹脂ペーストが硬化された後、たとえばダイサー
によってICウエハ3がカットされ、図4(2)に示す
ような複数個のICチップ1が取り出される。他方、図
4(3)に示すように、配線基板2が用意される。配線
基板2の一方の主面6上には、上述したバンプ電極5に
対応して、接続用電極7が形成されている。接続用電極
7上には、たとえば印刷法により、導電性接着剤8が付
与される。
Then, after the conductive resin paste for forming the bump electrodes 5 is hardened, the IC wafer 3 is cut by, for example, a dicer, and a plurality of IC chips 1 as shown in FIG. It is. On the other hand, as shown in FIG. 4C, a wiring board 2 is prepared. On one main surface 6 of the wiring board 2, a connection electrode 7 is formed corresponding to the bump electrode 5 described above. The conductive adhesive 8 is applied on the connection electrode 7 by, for example, a printing method.

【0005】次いで、ICチップ1は、その主面4が配
線基板2の主面6と対向するように向けられ、その姿勢
のまま、図4(4)に示すように、配線基板2へと押し
付けられる。このとき、導電性接着剤8は未硬化の段階
にあり、そのため、バンプ電極5は、導電性接着剤8内
に押し込まれる。この状態で、導電性接着剤8が硬化さ
れる。
[0005] Next, the IC chip 1 is turned so that the main surface 4 thereof faces the main surface 6 of the wiring board 2, and the IC chip 1 is moved to the wiring board 2 as shown in FIG. Pressed. At this time, the conductive adhesive 8 is in an uncured stage, so that the bump electrode 5 is pressed into the conductive adhesive 8. In this state, the conductive adhesive 8 is cured.

【0006】次いで、図4(5)に示すように、ICチ
ップ1と配線基板2との間に、電気絶縁性のアンダーフ
ィル材9が付与され、このアンダーフィル材9が硬化さ
れる。このようにして、バンプ電極5が導電性接着剤8
を介して接続用電極7に電気的に接続された状態で、I
Cチップ1が配線基板2上に搭載される。
Next, as shown in FIG. 4 (5), an electrically insulating underfill material 9 is provided between the IC chip 1 and the wiring board 2, and the underfill material 9 is cured. In this manner, the bump electrode 5 is connected to the conductive adhesive 8.
While being electrically connected to the connection electrode 7 through
The C chip 1 is mounted on the wiring board 2.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、図4に
示した接続方法には、次のような解決されるべき問題が
ある。まず、ICチップ1側に形成される接続用電極と
してのバンプ電極5は、その平面形状が微細(直径10
0μm以下)であるとともに、ある程度の高さが要求さ
れる。しかしながら、このような要求を満たすバンプ電
極5を印刷法により安定して形成するには、高度な印刷
技術が要求され、難度が高い。
However, the connection method shown in FIG. 4 has the following problems to be solved. First, the bump electrode 5 as a connection electrode formed on the IC chip 1 has a fine planar shape (diameter of 10).
0 μm or less) and a certain height is required. However, in order to stably form the bump electrode 5 satisfying such requirements by a printing method, an advanced printing technique is required, and the difficulty is high.

【0008】また、ICチップ1と配線基板2とをバン
プ電極5を介して接続した後、この接続部分の補強、熱
応力の緩和、ICチップ1の耐湿性の向上などを目的と
して、前述したように、アンダーフィル材9がICチッ
プ1と配線基板2との間に付与する必要がある。しかし
ながら、このようにアンダーフィル材9を後で付与する
場合、アンダーフィル材9を未硬化の段階でICチップ
1と配線基板2との間に充填し、次いでこれを硬化す
る、という比較的煩雑な工程が必要であるとともに、ア
ンダーフィル材9をICチップ1と配線基板2との間に
良好に充填することが比較的困難である。
After the IC chip 1 and the wiring board 2 are connected via the bump electrodes 5, the above-described connection portions are reinforced for the purpose of reducing the thermal stress, improving the moisture resistance of the IC chip 1, and the like. As described above, the underfill material 9 needs to be provided between the IC chip 1 and the wiring board 2. However, when the underfill material 9 is applied later as described above, the underfill material 9 is filled between the IC chip 1 and the wiring board 2 in an uncured stage, and then is cured. And it is relatively difficult to properly fill the underfill material 9 between the IC chip 1 and the wiring board 2.

【0009】そこで、この発明の目的は、上述したよう
な問題を解決し得る、電子部品の接続方法および接続構
造を提供しようとすることである。
An object of the present invention is to provide a connection method and a connection structure for electronic components that can solve the above-described problems.

【0010】[0010]

【課題を解決するための手段】この発明は、上述したI
Cチップのような第1の電子部品と配線基板のような第
2の電子部品とを互いに電気的に接続するための方法に
向けられる。この発明に係る電子部品の接続方法は、上
述した技術的課題を解決するため、第1の電子部品の第
1の接続用電極が形成された面上に、第1の接続用電極
を露出させ得る貫通孔をそれぞれ形成している、電気絶
縁層とこの電気絶縁層上に形成されかつ電気絶縁層から
容易に除去可能な除去予定層との少なくとも2層からな
る積層構造物を形成する工程と、上述の貫通孔を導電性
接着剤で充填する工程と、この導電性接着剤が未硬化の
段階で積層構造物から除去予定層を除去する工程と、同
じく導電性接着剤が未硬化の段階で、導電性接着剤を第
2の電子部品の第2の接続用電極に接触させるように、
第1の電子部品と第2の電子部品とを位置合わせする工
程と、次いで、導電性接着剤を硬化させる工程とを備え
ることを特徴としている。
According to the present invention, there is provided the above-mentioned I
The present invention is directed to a method for electrically connecting a first electronic component such as a C chip and a second electronic component such as a wiring board to each other. In order to solve the above-described technical problem, the method for connecting an electronic component according to the present invention exposes the first connection electrode on a surface of the first electronic component on which the first connection electrode is formed. Forming a laminated structure comprising at least two layers of an electric insulating layer and a layer to be removed which is formed on the electric insulating layer and which can be easily removed from the electric insulating layer, each forming a through hole to be obtained; Filling the through-holes with a conductive adhesive, removing the layer to be removed from the laminated structure at a stage where the conductive adhesive is not cured, and a stage where the conductive adhesive is not cured. In such a manner that the conductive adhesive is brought into contact with the second connection electrode of the second electronic component,
The method is characterized by including a step of aligning the first electronic component and the second electronic component, and a step of subsequently curing the conductive adhesive.

【0011】この発明に係る電子部品の接続方法は、上
述した第1の電子部品と第2の電子部品とを位置合わせ
する工程において、導電性接着剤ばかりでなく、電気絶
縁層も未硬化の状態であることが好ましい。また、この
発明に係る電子部品の接続方法において、上述のように
積層構造物に形成される貫通孔は、第1の電子部品上に
積層構造物を形成する前に予め形成しておいてもよい
が、好ましくは、第1の電子部品上に積層構造物を形成
した後にこれを形成することが行なわれる。
In the method of connecting an electronic component according to the present invention, in the step of aligning the first electronic component and the second electronic component, not only the conductive adhesive but also the electric insulating layer is not cured. Preferably, it is in the state. In the method for connecting electronic components according to the present invention, the through-hole formed in the multilayer structure as described above may be formed in advance before forming the multilayer structure on the first electronic component. Preferably, but preferably, after forming the laminated structure on the first electronic component, it is formed.

【0012】また、この発明に係る電子部品の接続方法
において、積層構造物を形成するとき、第1の電子部品
上にまず電気絶縁層を形成し、次いで、この電気絶縁層
上に除去予定層を形成する、といった手順をとる場合
と、電気絶縁層と除去予定層とが一体化された状態で、
第1の電子部品上に積層構造物を形成する、といった手
順をとる場合とがあり得る。
In the method of connecting an electronic component according to the present invention, when forming the laminated structure, first, an electrical insulating layer is formed on the first electronic component, and then a layer to be removed is formed on the electrical insulating layer. , And in a state where the electrical insulating layer and the layer to be removed are integrated,
There may be a case where a procedure such as forming a laminated structure on the first electronic component is taken.

【0013】また、この発明に係る電子部品の接続方法
において、好ましくは、電気絶縁層は熱硬化性樹脂から
なり、除去予定層は熱硬化性樹脂から容易に剥離可能な
フィルムからなり、除去予定層を除去する工程は、フィ
ルムを剥離する工程を含み、熱硬化性樹脂は、導電性接
着剤を硬化させる工程において硬化される。他方、この
発明に係る電子部品の接続方法において、電気絶縁層は
粘着剤からなることもあり、この場合には、除去予定層
は、粘着剤から容易に剥離可能なフィルムからなり、除
去予定層を除去するため、フィルムを剥離することが行
なわれる。
In the method for connecting an electronic component according to the present invention, preferably, the electrical insulating layer is made of a thermosetting resin, and the layer to be removed is made of a film which can be easily peeled off from the thermosetting resin. The step of removing the layer includes a step of peeling the film, and the thermosetting resin is cured in a step of curing the conductive adhesive. On the other hand, in the electronic component connection method according to the present invention, the electric insulating layer may be made of an adhesive, and in this case, the layer to be removed is made of a film that can be easily peeled off from the adhesive, and the layer to be removed is The film is peeled off in order to remove the film.

【0014】また、この発明に係る電子部品の接続方法
において、第1の電子部品は、後でカットされることが
予定され、カットされることにより、その複数個のもの
を取り出すことができるマザー部品の状態で用意されて
もよい。この場合、前述したような積層構造物を形成す
る工程、導電性接着剤で充填する工程、および除去予定
層を除去する工程は、このマザー部品の状態で実施され
ることが好ましい。マザー部品は、これをカットして、
ここから複数個の第1の電子部品を取り出すようにさ
れ、このようなカットする工程の後に、前述したような
第1の電子部品と第2の電子部品とを位置合わせする工
程、および導電性接着剤を硬化させる工程が実施され
る。
In the method for connecting electronic components according to the present invention, the first electronic component is scheduled to be cut later, and the mother can be taken out by cutting the first electronic component. It may be prepared in the state of parts. In this case, it is preferable that the step of forming the laminated structure, the step of filling with the conductive adhesive, and the step of removing the layer to be removed are performed in the state of the mother component. The mother part cuts this,
A plurality of first electronic components are taken out therefrom, and after such a cutting process, a step of aligning the first electronic component and the second electronic component as described above, and A step of curing the adhesive is performed.

【0015】この発明は、また、第1の電子部品と第2
の電子部品とを互いに電気的に接続するための構造にも
向けられる。この発明に係る電子部品の接続構造におい
ては、第1の電子部品の第1の接続用電極と第2の電子
部品の第2の接続用電極とが互いに所定の間隔を隔てて
対向するように配置され、第1の接続用電極と第2の接
続用電極とが導電性接着剤によって電気的に接続され、
この導電性接着剤を取り囲むように、第1の電子部品の
第1の接続用電極が形成された面と第2の電子部品の第
2の接続用電極が形成された面との間に、電気絶縁層が
形成される。
The present invention also provides a first electronic component and a second electronic component.
For electrically connecting the electronic components to each other. In the electronic component connection structure according to the present invention, the first connection electrode of the first electronic component and the second connection electrode of the second electronic component are opposed to each other at a predetermined interval. Disposed, the first connection electrode and the second connection electrode are electrically connected by a conductive adhesive,
Between the surface of the first electronic component on which the first connection electrode is formed and the surface of the second electronic component on which the second connection electrode is formed so as to surround the conductive adhesive. An electrical insulation layer is formed.

【0016】この発明に係る電子部品の接続構造におい
て、上述の電気絶縁層は、熱硬化性樹脂から構成された
り、粘着剤から構成されたりする。また、この発明に係
る電子部品の接続構造は、たとえば、第1の電子部品が
ICチップのようなチップ状電子部品であり、第2の電
子部品が配線基板である場合に有利に適用される。
In the connection structure for an electronic component according to the present invention, the above-mentioned electric insulating layer is made of a thermosetting resin or an adhesive. Further, the connection structure for electronic components according to the present invention is advantageously applied, for example, when the first electronic component is a chip-shaped electronic component such as an IC chip and the second electronic component is a wiring board. .

【0017】[0017]

【発明の実施の形態】図1は、この発明の一実施形態に
よる電子部品の接続方法を示している。ここに示した電
子部品の接続方法は、図1(6)に示すように、第1の
電子部品としてのICチップ11を第2の電子部品とし
ての配線基板12上に搭載した状態を得るために適用さ
れる。
FIG. 1 shows a method for connecting electronic components according to an embodiment of the present invention. The connection method of the electronic component shown here is for obtaining a state in which the IC chip 11 as the first electronic component is mounted on the wiring board 12 as the second electronic component as shown in FIG. Applied to

【0018】まず、図1(1)に示すように、ICチッ
プ11は、後でカットされることが予定され、カットさ
れることにより、その複数個のものを取り出すことがで
きるマザー部品としてのICウエハ13の状態で用意さ
れる。ICウエハ13の一方の主面14上であって、後
でカットされたときにICチップ11となるべき各領域
には、ICチップ11のための接続用電極15が所定の
複数箇所に分布して形成されている。
First, as shown in FIG. 1A, the IC chip 11 is scheduled to be cut later, and as a mother part from which a plurality of chips can be taken out by cutting. It is prepared in the state of the IC wafer 13. On one main surface 14 of the IC wafer 13, connection electrodes 15 for the IC chip 11 are distributed at a plurality of predetermined locations in each region to be the IC chip 11 when cut later. It is formed.

【0019】次いで、同じく図1(1)に示すように、
ICウエハ13の主面14上に、電気絶縁層16とこの
電気絶縁層16上に形成されかつ電気絶縁層16から容
易に除去可能な除去予定層17との少なくとも2層から
なる積層構造物18が形成される。より具体的には、上
述の積層構造物18を形成するため、まず、電気絶縁層
16がICウエハ13の主面14上に形成され、次い
で、この電気絶縁層16上に除去予定層17が形成され
る。電気絶縁層16を形成するため、たとえば、エポキ
シ系の熱硬化性樹脂が用いられ、スピンコーターによっ
て厚み数十μmの熱硬化性樹脂からなる膜が形成され
る。ICウエハ13は、たとえば直径6インチの円板状
であるため、電気絶縁層16を形成するにあたり、上述
のようにスピンコーターを有利に適用することができ
る。
Next, as shown in FIG.
A laminated structure 18 comprising at least two layers of an electric insulating layer 16 and a layer 17 to be removed formed on the electric insulating layer 16 and easily removable from the electric insulating layer 16 on the main surface 14 of the IC wafer 13. Is formed. More specifically, in order to form the above-mentioned laminated structure 18, first, an electric insulating layer 16 is formed on the main surface 14 of the IC wafer 13, and then, a layer 17 to be removed is formed on the electric insulating layer 16. It is formed. In order to form the electric insulating layer 16, for example, an epoxy-based thermosetting resin is used, and a film made of a thermosetting resin having a thickness of several tens of μm is formed by a spin coater. Since the IC wafer 13 has a disk shape with a diameter of, for example, 6 inches, the spin coater can be advantageously applied as described above when forming the electric insulating layer 16.

【0020】他方、除去予定層17としては、たとえ
ば、上述した熱硬化性樹脂から容易に剥離可能なフィル
ムが用いられる。この除去予定層17となるフィルム
は、好ましくは、電気絶縁層16となる熱硬化性樹脂の
Bステージ状態で電気絶縁層16上に貼り付けられる。
次いで、図1(2)に示すように、積層構造物18に
は、接続用電極15を露出させ得る貫通孔19が、電気
絶縁層16および除去予定層17の双方を貫通するよう
に形成される。これら貫通孔19を形成するため、たと
えば、エキシマレーザのようなレーザが用いられる。ま
た、これに代えて、光硬化性樹脂によるフォトリソグラ
フィ技術を適用して、貫通孔19を形成するようにして
もよい。
On the other hand, as the layer 17 to be removed, for example, a film which can be easily peeled off from the above-mentioned thermosetting resin is used. The film to be the layer 17 to be removed is preferably stuck on the electric insulating layer 16 in the B-stage state of the thermosetting resin to be the electric insulating layer 16.
Next, as shown in FIG. 1 (2), a through hole 19 through which the connection electrode 15 can be exposed is formed in the laminated structure 18 so as to penetrate both the electrical insulating layer 16 and the layer 17 to be removed. You. In order to form these through holes 19, for example, a laser such as an excimer laser is used. Alternatively, the through hole 19 may be formed by applying a photolithography technique using a photo-curable resin.

【0021】次いで、図1(3)に示すように、貫通孔
19が導電性接着剤20によって充填される。このと
き、積層構造物18は、導電性接着剤20を接続用電極
15上にのみ選択的に形成するためのマスクとして機能
している。次いで、図1(4)に示すように、積層構造
物18から除去予定層17が除去される。除去予定層1
7がフィルムから構成されるので、この除去にあたって
は、このフィルムを剥離するようにすればよい。このよ
うに除去予定層17を除去したとき、導電性接着剤20
は、除去予定層17の厚みに相当する高さをもって、電
気絶縁層16から露出した状態となる。この図1(4)
に示した工程においては、導電性接着剤20が未硬化の
段階であり、また、電気絶縁層16を構成する熱硬化性
樹脂もBステージ状態すなわち未硬化状態である。
Next, as shown in FIG. 1 (3), the through holes 19 are filled with a conductive adhesive 20. At this time, the laminated structure 18 functions as a mask for selectively forming the conductive adhesive 20 only on the connection electrode 15. Next, as shown in FIG. 1D, the layer 17 to be removed is removed from the laminated structure 18. Layer 1 to be removed
Since film 7 is made of a film, the film may be peeled off for the removal. When the layer 17 to be removed is removed in this manner, the conductive adhesive 20
Is exposed from the electrical insulating layer 16 at a height corresponding to the thickness of the layer 17 to be removed. This FIG. 1 (4)
In the process shown in (1), the conductive adhesive 20 is in an uncured stage, and the thermosetting resin forming the electrical insulating layer 16 is also in the B-stage state, that is, in an uncured state.

【0022】次いで、図1(5)に示すように、ICウ
エハ13がたとえばダイサーによりカットされ、それに
よって、複数個のICチップ11が取り出される。他
方、図1(6)に示すように、ICチップ11を搭載す
るための配線基板12が用意される。この配線基板12
の一方の主面21上には、ICチップ11の接続用電極
15に対応して、接続用電極22が所定の箇所に形成さ
れている。
Next, as shown in FIG. 1 (5), the IC wafer 13 is cut by, for example, a dicer, whereby a plurality of IC chips 11 are taken out. On the other hand, as shown in FIG. 1 (6), a wiring board 12 for mounting the IC chip 11 is prepared. This wiring board 12
On one main surface 21, a connection electrode 22 is formed at a predetermined location corresponding to the connection electrode 15 of the IC chip 11.

【0023】この図1(6)に示すように、次いで、I
Cチップ11は、その主面14が配線基板12の主面2
1に対向するように向けられ、配線基板12へと押し付
けられる。これによって、導電性接着剤20が配線基板
12上の接続用電極22に接触するように、ICチップ
11と配線基板12とが位置合わせされる。この工程に
おいても、導電性接着剤20が未硬化の段階であり、ま
た、電気絶縁層16も未硬化の状態である。そのため、
これら導電性接着剤20および電気絶縁層16は、接続
用電極22を形成した配線基板12の主面21側の形状
に適合するように一部変形しながら、配線基板12側の
接続用電極22および主面21に密着した状態となる。
As shown in FIG. 1 (6),
The main surface 14 of the C chip 11 is the main surface 2 of the wiring board 12.
1 and is pressed against the wiring board 12. Thereby, the IC chip 11 and the wiring board 12 are aligned so that the conductive adhesive 20 contacts the connection electrodes 22 on the wiring board 12. Also in this step, the conductive adhesive 20 is in an uncured state, and the electric insulating layer 16 is also in an uncured state. for that reason,
The conductive adhesive 20 and the electrical insulating layer 16 are partially deformed so as to conform to the shape of the main surface 21 of the wiring board 12 on which the connecting electrodes 22 are formed, while the connecting electrodes 22 on the wiring board 12 are formed. And a state in which it is in close contact with main surface 21.

【0024】次いで、図1(6)に示した状態を維持し
たまま、導電性接着剤20が硬化され、また、同時に電
気絶縁層16が硬化される。このようにして、接続用電
極15と接続用電極22とが互いに所定の間隔を隔てて
対向するように配置され、接続用電極15と接続用電極
22とが導電性接着剤20によって電気的に接続され、
この導電性接着剤20を取り囲むように、ICチップ1
1の主面14と配線基板12の主面21との間に電気絶
縁層16が形成された、ICチップ11と配線基板12
との接続構造が得られる。
Next, while maintaining the state shown in FIG. 1 (6), the conductive adhesive 20 is cured, and at the same time, the electric insulating layer 16 is cured. In this manner, the connection electrode 15 and the connection electrode 22 are arranged so as to face each other at a predetermined interval, and the connection electrode 15 and the connection electrode 22 are electrically connected by the conductive adhesive 20. Connected
The IC chip 1 surrounds the conductive adhesive 20.
IC chip 11 and wiring board 12 in which an electrical insulating layer 16 is formed between main surface 14 of substrate 1 and main surface 21 of wiring board 12.
Is obtained.

【0025】上述の図1に示した実施形態に関連して、
図1(1)に示すように、ICウエハ13上に積層構造
物18を形成するとき、ICウエハ13上で、順次、電
気絶縁層16および除去予定層17を形成するのではな
く、電気絶縁層16と除去予定層17とが予め一体化さ
れた積層構造物18を別の場所で形成しておき、これを
ICウエハ13上に積み重ねるようにしてもよい。
In connection with the embodiment shown in FIG.
As shown in FIG. 1A, when forming the laminated structure 18 on the IC wafer 13, instead of forming the electrical insulating layer 16 and the layer 17 to be removed sequentially on the IC wafer 13, A laminated structure 18 in which the layer 16 and the layer 17 to be removed are integrated in advance may be formed in another place, and may be stacked on the IC wafer 13.

【0026】また、図1に示した実施形態では、ICウ
エハ13上に積層構造物18を形成した後で、図1
(2)に示すように、貫通孔19を形成するようにした
が、予め貫通孔19が形成された積層構造物18を用意
しておき、これをICウエハ13上に積み重ねるように
してもよい。さらには、ICウエハ13上に、予め貫通
孔19が形成された電気絶縁層16を重ね、次いで、予
め貫通孔19が形成された除去予定層17を重ねるよう
にしてもよい。
In the embodiment shown in FIG. 1, after the laminated structure 18 is formed on the IC wafer 13, the structure shown in FIG.
As shown in (2), the through holes 19 are formed. However, a laminated structure 18 in which the through holes 19 are formed may be prepared in advance, and may be stacked on the IC wafer 13. . Further, the electric insulating layer 16 in which the through-hole 19 is formed in advance may be stacked on the IC wafer 13, and then the layer 17 to be removed in which the through-hole 19 is formed in advance may be stacked.

【0027】図2は、この発明の他の実施形態による電
子部品の接続方法を説明するためのものである。この実
施形態は、図2(5)に示すように、第1の電子部品と
しての配線基板31上に第2の電子部品としてのICチ
ップ32を搭載した状態を得ようとするものである。ま
ず、図2(1)に示すように、配線基板31が用意され
る。配線基板31の一方の主面33上には、接続用電極
34が所定の複数箇所に分布して形成されている。
FIG. 2 illustrates a method for connecting electronic components according to another embodiment of the present invention. In this embodiment, as shown in FIG. 2 (5), an attempt is made to obtain a state in which an IC chip 32 as a second electronic component is mounted on a wiring board 31 as a first electronic component. First, as shown in FIG. 2A, a wiring board 31 is prepared. On one main surface 33 of the wiring board 31, connection electrodes 34 are formed to be distributed at a plurality of predetermined locations.

【0028】次いで、同じく図2(1)に示すように、
配線基板31の主面33上に、電気絶縁層35と除去予
定層36との少なくとも2層からなる積層構造物37が
形成される。より具体的には、電気絶縁層35は粘着剤
からなり、除去予定層36はこの粘着剤から容易に剥離
可能なフィルムからなる。このような構造の積層構造物
37は、市販されている両面粘着テープの一方のセパレ
ータを剥離した後の状態と同じ状態であり、したがっ
て、このような市販の両面粘着テープを積層構造物37
のために有利に用いることができる。なお、このように
市販の両面粘着テープを用いる場合、残された一方のセ
パレータが除去予定層36として機能する。
Next, as shown in FIG.
On the main surface 33 of the wiring board 31, a laminated structure 37 including at least two layers of an electric insulating layer 35 and a layer 36 to be removed is formed. More specifically, the electrical insulating layer 35 is made of an adhesive, and the layer 36 to be removed is made of a film that can be easily peeled from the adhesive. The laminated structure 37 having such a structure is in the same state as the state after peeling off one separator of a commercially available double-sided pressure-sensitive adhesive tape.
Can be used advantageously. When a commercially available double-sided adhesive tape is used, one of the remaining separators functions as the layer 36 to be removed.

【0029】次いで、図2(2)に示すように、積層構
造物37には、接続用電極34を露出させ得る貫通孔3
8が形成される。この貫通孔38の形成は、たとえば、
エキシマレーザのようなレーザを用いる方法、あるいは
光硬化性樹脂によるフォトリソグラフィ技術を用いる方
法などによって行なうことができる。次いで、図2
(3)に示すように、貫通孔38が導電性接着剤39に
よって充填される。
Next, as shown in FIG. 2 (2), the laminated structure 37 has through holes 3 through which the connection electrodes 34 can be exposed.
8 are formed. The formation of the through hole 38 is performed, for example, by
The method can be performed by a method using a laser such as an excimer laser, a method using a photolithography technique using a photocurable resin, or the like. Then, FIG.
As shown in (3), the through holes 38 are filled with the conductive adhesive 39.

【0030】次いで、図2(4)に示すように、フィル
ムからなる除去予定層36が、剥離されることによって
除去される。導電性接着剤39は、この工程を終えたと
きにも、未硬化状態を維持している。導電性接着剤39
は、除去予定層36の厚みに相当する高さをもって電気
絶縁層35から突出している。また、粘着剤からなる電
気絶縁層35は、未だ粘着性を維持している。
Next, as shown in FIG. 2D, the layer 36 to be removed made of a film is removed by peeling. The conductive adhesive 39 maintains an uncured state even after completing this step. Conductive adhesive 39
Project from the electrical insulating layer 35 with a height corresponding to the thickness of the layer 36 to be removed. Further, the electric insulating layer 35 made of an adhesive still maintains the adhesiveness.

【0031】他方、図2(5)に示すように、ICチッ
プ32が用意される。ICチップ32の一方の主面40
上には、配線基板31上の接続用電極34に対応する接
続用電極41が形成されている。同じく図2(5)に示
すように、次いで、ICチップ32は、その主面40が
配線基板31の主面33に対向する状態にもたらされ、
配線基板31に向かって押し付けられる。これによっ
て、未硬化の導電性接着剤39はICチップ32の接続
用電極41に密着するとともに、未だ粘着性を維持して
いる電気絶縁層35はICチップ32に粘着する。
On the other hand, as shown in FIG. 2 (5), an IC chip 32 is prepared. One main surface 40 of the IC chip 32
A connection electrode 41 corresponding to the connection electrode 34 on the wiring board 31 is formed thereon. Next, as shown in FIG. 2 (5), the IC chip 32 is then brought into a state where its main surface 40 faces the main surface 33 of the wiring board 31,
It is pressed toward the wiring board 31. Thereby, the uncured conductive adhesive 39 adheres to the connection electrode 41 of the IC chip 32, and the electric insulating layer 35, which still maintains the adhesiveness, adheres to the IC chip 32.

【0032】次いで、図2(5)に示した状態を維持し
たまま、導電性接着剤39が硬化される。このようにし
て、接続用電極34と接続用電極41とが互いに所定の
間隔を隔てて対向するように配置され、接続用電極34
と接続用電極41とが導電性接着剤39によって電気的
に接続され、この導電性接着剤39を取り囲むように、
配線基板31の主面33とICチップ32の主面40と
の間に電気絶縁層35が形成された、配線基板31とI
Cチップ32との接続構造が得られる。
Next, while maintaining the state shown in FIG. 2 (5), the conductive adhesive 39 is cured. In this manner, the connection electrode 34 and the connection electrode 41 are arranged so as to face each other at a predetermined interval, and the connection electrode 34
And the connection electrode 41 are electrically connected by the conductive adhesive 39 so as to surround the conductive adhesive 39.
The wiring board 31 and the IC board 32 each having an electrical insulating layer 35 formed between the main surface 33 of the wiring board 31 and the main surface 40 of the IC chip 32
A connection structure with the C chip 32 is obtained.

【0033】上述の図2に示した実施形態に関連して、
図2(2)に示した貫通孔38の形成は、積層構造物3
7を配線基板31上に形成した状態で行なったが、予め
貫通孔38が形成された積層構造物37を配線基板31
上に積み重ねるようにしてもよい。特に図2に示した実
施形態によれば、バンプ電極を備えず、ワイヤボンディ
ング用に設計されたICチップのようなチップ状電子部
品をそのまま適用することができるようになる。
In connection with the embodiment shown in FIG.
The formation of the through hole 38 shown in FIG.
7 was formed on the wiring board 31, but the laminated structure 37 in which the through-hole 38 was previously formed was connected to the wiring board 31.
It may be stacked on top. In particular, according to the embodiment shown in FIG. 2, a chip-shaped electronic component such as an IC chip designed for wire bonding without a bump electrode can be applied as it is.

【0034】以上、この発明を図1および図2にそれぞ
れ示した典型的な実施形態に関連して説明したが、これ
ら2つの典型的な実施形態における各特徴的構成を互い
に置き換えた実施形態も可能である。たとえば、図1に
示した実施形態において、電気絶縁層16を粘着剤で構
成し、積層構造物18として、たとえば、市販の両面粘
着テープを用いるようにしてもよい。また、図2に示し
た実施形態において、電気絶縁層35として熱硬化性樹
脂を用いてもよい。
While the present invention has been described with reference to the exemplary embodiments shown in FIGS. 1 and 2, respectively, there is also an embodiment in which the characteristic configurations of these two exemplary embodiments are replaced with each other. It is possible. For example, in the embodiment shown in FIG. 1, the electric insulating layer 16 may be made of an adhesive, and the laminated structure 18 may be a commercially available double-sided adhesive tape, for example. Further, in the embodiment shown in FIG. 2, a thermosetting resin may be used as the electric insulating layer 35.

【0035】また、前述した各実施形態では、配線基板
12または31上にICチップ11または32を搭載す
る場合が示されたが、配線基板上にICチップ以外のた
とえばチップコンデンサのようなチップ状電子部品がこ
の発明による接続方法および接続構造をもって搭載され
てもよい。図3には、配線基板51上に、それぞれチッ
プ状電子部品としてのICチップ52および53ならび
にチップコンデンサ54が搭載された状態が示されてい
る。図3に示した接続構造は、基本的に、図2に示した
実施形態による接続方法によって得ることができる。
In each of the above-described embodiments, the case where the IC chip 11 or 32 is mounted on the wiring board 12 or 31 has been described. An electronic component may be mounted with the connection method and connection structure according to the present invention. FIG. 3 shows a state in which IC chips 52 and 53 as chip-shaped electronic components and a chip capacitor 54 are mounted on a wiring board 51, respectively. The connection structure shown in FIG. 3 can be basically obtained by the connection method according to the embodiment shown in FIG.

【0036】図3を参照して、配線基板51の一方の主
面55上には、接続用電極56、57および58が形成
されている。他方、ICチップ50の一方の主面59上
には、接続用電極56に対応する接続用電極60が形成
され、ICチップ53の一方の主面61上には、接続用
電極57に対応する接続用電極62が形成され、チップ
コンデンサ54の一方の主面63上には、接続用電極5
8に対応する接続用電極64が形成されている。
Referring to FIG. 3, connection electrodes 56, 57 and 58 are formed on one main surface 55 of wiring board 51. On the other hand, a connection electrode 60 corresponding to the connection electrode 56 is formed on one main surface 59 of the IC chip 50, and a connection electrode 57 is formed on one main surface 61 of the IC chip 53. The connection electrode 62 is formed, and on one main surface 63 of the chip capacitor 54, the connection electrode 5 is formed.
A connection electrode 64 corresponding to 8 is formed.

【0037】また、配線基板51の主面55上には、図
2に示した実施形態の場合と同じ要領で、電気絶縁層6
5が、配線基板51のほぼ全面にわたって形成されてい
る。また、接続用電極56、57および58と接続用電
極60、62および64とをそれぞれ接続するように、
導電性接着剤66、67および68が、電気絶縁層65
を貫通するように設けられている。
On the main surface 55 of the wiring board 51, the electric insulating layer 6 is formed in the same manner as in the embodiment shown in FIG.
5 is formed over substantially the entire surface of the wiring board 51. Also, the connection electrodes 56, 57 and 58 are connected to the connection electrodes 60, 62 and 64, respectively.
The conductive adhesives 66, 67 and 68 are used to form the electrically insulating layer 65.
Is provided so as to penetrate through.

【0038】以上の図示した各実施形態では、接続され
るべき第1の電子部品と第2の電子部品との一方がIC
チップのようなチップ状電子部品であり、他方が配線基
板であったが、この発明に係る電子部品の接続方法およ
び接続構造は、チップ状電子部品相互の接続にも、配線
基板相互の接続にも適用することができる。
In each of the illustrated embodiments, one of the first electronic component and the second electronic component to be connected is an IC.
Although a chip-like electronic component such as a chip was used, and the other was a wiring board, the connection method and connection structure of the electronic component according to the present invention can be used for connection between chip-like electronic components and connection between wiring boards. Can also be applied.

【0039】[0039]

【発明の効果】以上のように、この発明に係る電子部品
の接続方法によれば、積層構造物に形成された貫通孔に
導電性接着剤を充填して、この導電性接着剤に、バンプ
電極としての機能を担わせることができるので、アスペ
クト比の高い、バンプ電極態様の接続部分を実現するこ
とができる。また、電気絶縁層の厚みによって、導電性
接着剤による接続部分の高さを容易に制御することがで
きる。また、貫通孔の大きさによって、導電性接着剤に
よる接続部分の断面寸法を容易に制御することができ、
したがって、微細な接続部分の形成も容易になる。ま
た、導電性接着剤が電気絶縁層に設けられた貫通孔によ
って規定された状態で付与されるので、従来のように、
バンプ電極を印刷により形成した場合に生じ得る印刷に
じみなどの不具合に遭遇することはない。
As described above, according to the method for connecting electronic components according to the present invention, the conductive adhesive is filled in the through holes formed in the laminated structure, and the conductive adhesive is provided with bumps. Since a function as an electrode can be performed, a connection portion in a bump electrode mode having a high aspect ratio can be realized. In addition, the height of the connection portion by the conductive adhesive can be easily controlled by the thickness of the electric insulating layer. Also, by the size of the through hole, it is possible to easily control the cross-sectional dimension of the connection portion by the conductive adhesive,
Therefore, formation of a fine connection portion is also facilitated. Also, since the conductive adhesive is applied in a state defined by the through holes provided in the electric insulating layer, as in the related art,
Problems such as printing bleeding that may occur when the bump electrodes are formed by printing are not encountered.

【0040】また、この発明に係る電子部品の接続方法
および接続構造によれば、導電性接着剤を付与するため
に用いられた電気絶縁層が、導電性接着剤を取り囲むよ
うに、第1の電子部品と第2の電子部品との間に残るの
で、この電気絶縁層をもってアンダーフィル材の機能を
果たさせることができる。したがって、アンダーフィル
材を付与するための工程が不要になるとともに、電気絶
縁層は第1の電子部品と第2の電子部品とを位置合わせ
する前に既に形成されているので、第1の電子部品と第
2の電子部品との間の所定の空間を電気絶縁層によって
完璧に埋めることが容易となり、アンダーフィル材とし
ての機能を良好に発揮させることができる。
Further, according to the electronic component connection method and connection structure of the present invention, the first insulating layer used for applying the conductive adhesive is formed so as to surround the conductive adhesive. Since it remains between the electronic component and the second electronic component, the function of the underfill material can be achieved with this electric insulating layer. Therefore, a step for applying the underfill material is not required, and the electric insulating layer is already formed before the first electronic component and the second electronic component are aligned. It is easy to completely fill a predetermined space between the component and the second electronic component with the electric insulating layer, and the function as the underfill material can be favorably exhibited.

【0041】また、この発明に係る電子部品の接続方法
によれば、目的とする接続構造を得るまでの工程におい
て、電子部品の特定の箇所にストレスが及ぼされること
がない。そのため、電子部品のアクティブエリアを、こ
のようなストレスを避け得る位置に配置するため、電子
部品を大型化しなければならない、といった事態を避け
ることができ、結果として、電子部品の小型化を図るこ
とができる。
Further, according to the method for connecting electronic components according to the present invention, no stress is applied to a specific portion of the electronic component in a process until a target connection structure is obtained. For this reason, it is possible to avoid a situation in which the active area of the electronic component is arranged at a position where such stress can be avoided, so that the electronic component must be enlarged. As a result, the electronic component can be downsized. Can be.

【0042】この発明に係る電子部品の接続方法に含ま
れる、第1の電子部品と第2の電子部品とを位置合わせ
する工程において、導電性接着剤ばかりでなく、電気絶
縁層も未硬化の状態とされると、未硬化の電気絶縁層が
第2の電子部品の表面に適合するように変形するので、
この電気絶縁層と第2の電子部品との密着性を高めるこ
とができるとともに、電気絶縁層による接着効果も期待
できる。
In the step of aligning the first electronic component and the second electronic component, which is included in the electronic component connection method according to the present invention, not only the conductive adhesive but also the uncured electric insulating layer is used. When in the state, the uncured electric insulating layer is deformed to conform to the surface of the second electronic component,
The adhesion between the electric insulating layer and the second electronic component can be enhanced, and the adhesive effect of the electric insulating layer can be expected.

【0043】また、この発明に係る電子部品の接続方法
において、積層構造物を形成するとき、この積層構造物
を第1の電子部品の第1の接続用電極が形成された面上
に形成した後、貫通孔を形成するようにすれば、貫通孔
のない状態で積層構造物を形成することができるので、
積層構造物を形成するための作業が容易になる。また、
積層構造物の形成の段階で貫通孔の位置が不所望にもず
れてしまう不都合も回避できる。
In the method for connecting electronic components according to the present invention, when forming the laminated structure, the laminated structure is formed on the surface of the first electronic component on which the first connection electrode is formed. Later, if a through hole is formed, the laminated structure can be formed without the through hole,
The operation for forming the laminated structure is facilitated. Also,
Inconvenience that the position of the through hole is undesirably shifted at the stage of forming the laminated structure can be avoided.

【0044】また、この発明に係る電子部品の接続方法
において、積層構造物を形成するとき、電気絶縁層をま
ず第1の電子部品の第1の接続用電極が形成された面上
に形成し、次いで、この電気絶縁層上に除去予定層を形
成するようにすれば、電気絶縁層のための材料として、
保形性に乏しいたとえば液状の熱硬化性樹脂なども問題
なく用いることができるようになる。
In the method for connecting electronic components according to the present invention, when forming the laminated structure, the electric insulating layer is first formed on the surface of the first electronic component on which the first connection electrode is formed. Then, if a layer to be removed is formed on the electric insulating layer, as a material for the electric insulating layer,
For example, a liquid thermosetting resin having poor shape retention can be used without any problem.

【0045】また、この発明に係る電子部品の接続方法
において、積層構造物を形成するとき、電気絶縁層と除
去予定層とが一体化された状態で、第1の電子部品の第
1の接続用電極が形成された面上にこの積層構造物を積
み重ねるようにすれば、予め積層構造物を用意しておく
ことによって、積層構造物を第1の電子部品上に形成す
る工程を能率的に進めることができる。
In the method of connecting an electronic component according to the present invention, when forming the laminated structure, the first connection of the first electronic component is performed in a state where the electrical insulating layer and the layer to be removed are integrated. If the laminated structure is stacked on the surface on which the electrode for forming is formed, the step of forming the laminated structure on the first electronic component can be efficiently performed by preparing the laminated structure in advance. You can proceed.

【0046】また、この発明に係る電子部品の接続方法
において、電気絶縁層は熱硬化性樹脂からなり、除去予
定層は熱硬化性樹脂から容易に剥離可能なフィルムから
なり、除去予定層を除去するにあたってフィルムを剥離
するようにし、熱硬化性樹脂は、導電性接着剤を硬化さ
せる工程において硬化されるようにすれば、積層構造物
を形成する工程および除去予定層を除去する工程を能率
的に進めることができるとともに、熱硬化性樹脂を硬化
させるための特別な工程が不要になる。また、そればか
りでなく、第1の電子部品と第2の電子部品とを位置合
わせしたとき、熱硬化性樹脂からなる電気絶縁層が第2
の電子部品の表面に適合するように変形し、第2の電子
部品との間での密着性が高められるとともに、熱硬化性
樹脂による接着効果をも期待することができる。
In the method for connecting an electronic component according to the present invention, the electrical insulating layer is made of a thermosetting resin, the layer to be removed is made of a film which can be easily peeled off from the thermosetting resin, and the layer to be removed is removed. When the thermosetting resin is cured in the step of curing the conductive adhesive, the step of forming the laminated structure and the step of removing the layer to be removed can be performed efficiently. And a special process for curing the thermosetting resin is not required. Not only that, when the first electronic component and the second electronic component are aligned, the electric insulating layer made of a thermosetting resin becomes the second electronic component.
The electronic component is deformed so as to conform to the surface of the electronic component, and the adhesiveness between the electronic component and the second electronic component is enhanced, and the adhesive effect of the thermosetting resin can be expected.

【0047】また、この発明に係る電子部品の接続方法
において、電気絶縁層は粘着剤からなり、除去予定層は
粘着剤から容易に剥離可能なフィルムからなり、除去予
定層を除去するため、フィルムを剥離するようにすれ
ば、除去予定層を除去する工程を能率的に進めることが
できるとともに、電気絶縁層を形成する粘着剤による第
2の電子部品との間での密着性および接着性を期待する
ことができる。
In the method for connecting electronic parts according to the present invention, the electrical insulating layer is made of an adhesive, and the layer to be removed is made of a film which can be easily peeled off from the adhesive. By peeling off, the step of removing the layer to be removed can be efficiently performed, and the adhesiveness and the adhesiveness with the second electronic component by the adhesive forming the electric insulating layer can be improved. You can expect.

【0048】また、この発明に係る電子部品の製造方法
において、第1の電子部品は、後でカットされることが
予定され、カットされることにより、その複数個のもの
を取り出すことができるマザー部品の状態で用意され、
積層構造物を形成する工程、導電性接着剤で充填する工
程、および除去予定層を除去する工程は、マザー部品の
状態で実施され、マザー部品をカットした後に、第1の
電子部品と第2の電子部品とを位置合わせする工程、お
よび導電性接着剤を硬化させる工程が実施されると、積
層構造物を形成する工程、導電性接着剤で充填する工
程、および除去予定層を除去する工程が、複数個の第1
の電子部品に対して同時に実施されることになり、これ
ら工程の能率化を図ることができる。
In the method for manufacturing an electronic component according to the present invention, the first electronic component is scheduled to be cut later, and the mother can be taken out by cutting the first electronic component. Prepared in the state of parts,
The step of forming the laminated structure, the step of filling with a conductive adhesive, and the step of removing the layer to be removed are performed in the state of the mother component. After the mother component is cut, the first electronic component and the second electronic component are removed. When the step of aligning the electronic component and the step of curing the conductive adhesive are performed, the step of forming a laminated structure, the step of filling with the conductive adhesive, and the step of removing the layer to be removed Has a plurality of first
Are performed at the same time for the electronic components, and the efficiency of these steps can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態による電子部品の接続構
造を示すとともに、この発明の一実施形態による電子部
品の接続方法に含まれる各工程を図解的に順次示す断面
図である。
FIG. 1 is a cross-sectional view showing a connection structure of an electronic component according to an embodiment of the present invention, and schematically illustrating each step included in a method of connecting an electronic component according to an embodiment of the present invention.

【図2】この発明の他の実施形態による電子部品の接続
構造を示すとともに、この発明の他の実施形態による電
子部品の接続方法に含まれる各工程を図解的に順次示す
断面図である。
FIG. 2 is a cross-sectional view illustrating a connection structure of an electronic component according to another embodiment of the present invention and schematically illustrating each step included in a method of connecting an electronic component according to another embodiment of the present invention.

【図3】この発明のさらに他の実施形態による電子部品
の接続構造を図解的に示す断面図である。
FIG. 3 is a cross-sectional view schematically illustrating a connection structure of an electronic component according to still another embodiment of the present invention.

【図4】この発明にとって興味ある従来の電子部品の接
続構造を示すとともに、従来の電子部品の接続方法を図
解的に順次示す断面図である。
FIG. 4 is a cross-sectional view showing a conventional electronic component connection structure that is of interest to the present invention, and also schematically showing a conventional electronic component connection method.

【符号の説明】[Explanation of symbols]

11 ICチップ(第1の電子部品) 12 配線基板(第2の電子部品) 13 ICウエハ(マザー部品) 14,21,33,40,55,59,61,63 主
面 15 接続用電極(第1の接続用電極) 16,35,65 電気絶縁層 17,36 除去予定層 18,37 積層構造物 19,38 貫通孔 20,39,66,67,68 導電性接着剤 22 接続用電極(第2の接続用電極) 31 配線基板(第1の電子部品) 32 ICチップ(第2の電子部品) 34 接続用電極(第1の接続用電極) 41 接続用電極(第2の接続用電極) 51 配線基板(第1の電子部品) 52,53 ICチップ(第2の電子部品) 54 チップコンデンサ(第2の電子部品) 56,57,58 接続用電極(第1の接続用電極) 60,62,64 接続用電極(第2の接続用電極)
Reference Signs List 11 IC chip (first electronic component) 12 Wiring board (second electronic component) 13 IC wafer (mother component) 14, 21, 33, 40, 55, 59, 61, 63 Main surface 15 Connection electrode (first 1, connection electrode) 16, 35, 65 electrical insulating layer 17, 36 layer to be removed 18, 37 laminated structure 19, 38 through hole 20, 39, 66, 67, 68 conductive adhesive 22 connection electrode (first 2 connection electrode) 31 wiring board (first electronic component) 32 IC chip (second electronic component) 34 connection electrode (first connection electrode) 41 connection electrode (second connection electrode) 51 Wiring board (first electronic component) 52, 53 IC chip (second electronic component) 54 Chip capacitor (second electronic component) 56, 57, 58 Connection electrode (first connection electrode) 60, 62, 64 connection electrode ( 2 connecting electrodes)

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 第1の電子部品と第2の電子部品とを互
いに電気的に接続するための方法であって、 前記第1の電子部品の第1の接続用電極が形成された面
上に、前記第1の接続用電極を露出させ得る貫通孔をそ
れぞれ形成している、電気絶縁層と前記電気絶縁層上に
形成されかつ前記電気絶縁層から容易に除去可能な除去
予定層との少なくとも2層からなる積層構造物を形成す
る工程と、 前記貫通孔を導電性接着剤で充填する工程と、 前記導電性接着剤が未硬化の段階で、前記積層構造物か
ら前記除去予定層を除去する工程と、 前記導電性接着剤が未硬化の段階で、前記導電性接着剤
を前記第2の電子部品の第2の接続用電極に接触させる
ように、前記第1の電子部品と前記第2の電子部品とを
位置合わせする工程と、 次いで、前記導電性接着剤を硬化させる工程とを備え
る、電子部品の接続方法。
1. A method for electrically connecting a first electronic component and a second electronic component to each other, wherein the first electronic component is on a surface on which a first connection electrode is formed. An electric insulating layer and a layer to be removed which is formed on the electric insulating layer and which can be easily removed from the electric insulating layer, wherein the through hole is formed so as to expose the first connection electrode. A step of forming a laminated structure composed of at least two layers; a step of filling the through-hole with a conductive adhesive; and a step of removing the layer to be removed from the laminated structure at a stage where the conductive adhesive is uncured. Removing the first electronic component and the first electronic component so that the conductive adhesive is brought into contact with a second connection electrode of the second electronic component at a stage where the conductive adhesive is uncured. Aligning the second electronic component; And a step of curing the adhesive, the connection method of the electronic component.
【請求項2】 前記第1の電子部品と前記第2の電子部
品とを位置合わせする工程において、前記導電性接着剤
ばかりでなく、前記電気絶縁層も未硬化の状態である、
請求項1に記載の電子部品の接続方法。
2. In the step of aligning the first electronic component and the second electronic component, not only the conductive adhesive but also the electric insulating layer is in an uncured state.
The method for connecting electronic components according to claim 1.
【請求項3】 前記積層構造物を形成する工程は、前記
積層構造物を前記第1の電子部品の前記第1の接続用電
極が形成された面上に形成する工程と、次いで、前記貫
通孔を形成する工程とを含む、請求項1または2に記載
の電子部品の接続方法。
3. The step of forming the laminated structure includes the steps of: forming the laminated structure on a surface of the first electronic component on which the first connection electrode is formed; The method for connecting electronic components according to claim 1, further comprising: forming a hole.
【請求項4】 前記積層構造物を形成する工程は、前記
電気絶縁層を前記第1の電子部品の前記第1の接続用電
極が形成された面上に形成する工程と、次いで、前記電
気絶縁層上に前記除去予定層を形成する工程とを含む、
請求項1ないし3のいずれかに記載の電子部品の接続方
法。
4. The step of forming the laminated structure includes the steps of: forming the electrical insulating layer on a surface of the first electronic component on which the first connection electrode is formed; Forming the layer to be removed on an insulating layer.
The method for connecting electronic components according to claim 1.
【請求項5】 前記積層構造物を形成する工程は、前記
電気絶縁層と前記除去予定層とが一体化された状態で、
前記第1の電子部品の前記第1の接続用電極が形成され
た面上に前記積層構造物を形成する工程を含む、請求項
1ないし3のいずれかに記載の電子部品の接続方法。
5. The step of forming the laminated structure, wherein the electric insulating layer and the layer to be removed are integrated,
4. The method of connecting an electronic component according to claim 1, further comprising a step of forming the laminated structure on a surface of the first electronic component on which the first connection electrode is formed. 5.
【請求項6】 前記電気絶縁層は熱硬化性樹脂からな
り、前記除去予定層は前記熱硬化性樹脂から容易に剥離
可能なフィルムからなり、前記除去予定層を除去する工
程は、前記フィルムを剥離する工程を含み、前記熱硬化
性樹脂は、前記導電性接着剤を硬化させる工程において
硬化される、請求項1ないし5のいずれかに記載の電子
部品の接続方法。
6. The electric insulating layer is made of a thermosetting resin, the layer to be removed is made of a film that can be easily peeled off from the thermosetting resin, and the step of removing the layer to be removed is performed by removing the film. The method for connecting electronic components according to claim 1, further comprising a step of peeling, wherein the thermosetting resin is cured in a step of curing the conductive adhesive.
【請求項7】 前記電気絶縁層は粘着剤からなり、前記
除去予定層は前記粘着剤から容易に剥離可能なフィルム
からなり、前記除去予定層を除去する工程は、前記フィ
ルムを剥離する工程を含む、請求項1ないし5のいずれ
かに記載の電子部品の接続方法。
7. The electric insulating layer is made of an adhesive, the layer to be removed is made of a film that can be easily peeled off from the adhesive, and the step of removing the layer to be removed includes a step of peeling the film. The method of connecting an electronic component according to claim 1, wherein the method includes:
【請求項8】 前記第1の電子部品は、後でカットされ
ることが予定され、カットされることにより、その複数
個のものを取り出すことができるマザー部品の状態で用
意され、前記積層構造物を形成する工程、前記導電性接
着剤で充填する工程、および前記除去予定層を除去する
工程は、前記マザー部品の状態で実施され、前記マザー
部品をカットして複数個の前記第1の電子部品を取り出
す工程をさらに備え、前記カットする工程の後に、前記
第1の電子部品と前記第2の電子部品とを位置合わせす
る工程、および前記導電性接着剤を硬化させる工程が実
施される、請求項1ないし7のいずれかに記載の電子部
品の接続方法。
8. The laminated structure according to claim 1, wherein the first electronic component is scheduled to be cut later, and is prepared in a state of a mother component from which a plurality of components can be taken out by cutting. The step of forming an object, the step of filling with the conductive adhesive, and the step of removing the layer to be removed are performed in a state of the mother part, and the mother part is cut to form a plurality of the first parts. The method further includes a step of taking out an electronic component, and after the step of cutting, a step of aligning the first electronic component and the second electronic component, and a step of curing the conductive adhesive are performed. A method for connecting an electronic component according to any one of claims 1 to 7.
【請求項9】 第1の電子部品と第2の電子部品とを互
いに電気的に接続するための構造であって、 前記第1の電子部品の第1の接続用電極と前記第2の電
子部品の第2の接続用電極とが互いに所定の間隔を隔て
て対向するように配置され、 前記第1の接続用電極と前記第2の接続用電極とが導電
性接着剤によって電気的に接続され、 前記導電性接着剤を取り囲むように、前記第1の電子部
品の前記第1の接続用電極が形成された面と前記第2の
電子部品の前記第2の接続用電極が形成された面との間
に、電気絶縁層が形成されている、電子部品の接続構
造。
9. A structure for electrically connecting a first electronic component and a second electronic component to each other, wherein the first connection electrode of the first electronic component and the second electronic component are connected to each other. A second connection electrode of the component is disposed so as to face a predetermined distance from each other, and the first connection electrode and the second connection electrode are electrically connected by a conductive adhesive. And a surface of the first electronic component on which the first connection electrode is formed and the second connection electrode of the second electronic component are formed so as to surround the conductive adhesive. A connection structure for electronic components, wherein an electrical insulating layer is formed between the surface and the surface.
【請求項10】 前記電気絶縁層は熱硬化性樹脂からな
る、請求項9に記載の電子部品の接続構造。
10. The electronic component connection structure according to claim 9, wherein said electric insulating layer is made of a thermosetting resin.
【請求項11】 前記電気絶縁層は粘着剤からなる、請
求項9に記載の電子部品の接続構造。
11. The electronic component connection structure according to claim 9, wherein the electric insulating layer is made of an adhesive.
【請求項12】 前記第1の電子部品はチップ状電子部
品であり、前記第2の電子部品は配線基板である、請求
項9ないし11のいずれかに記載の電子部品の接続構
造。
12. The electronic component connection structure according to claim 9, wherein the first electronic component is a chip-shaped electronic component, and the second electronic component is a wiring board.
JP10120169A 1998-04-30 1998-04-30 Method for connecting electronic component and connecting structure Pending JPH11312710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10120169A JPH11312710A (en) 1998-04-30 1998-04-30 Method for connecting electronic component and connecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10120169A JPH11312710A (en) 1998-04-30 1998-04-30 Method for connecting electronic component and connecting structure

Publications (1)

Publication Number Publication Date
JPH11312710A true JPH11312710A (en) 1999-11-09

Family

ID=14779652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10120169A Pending JPH11312710A (en) 1998-04-30 1998-04-30 Method for connecting electronic component and connecting structure

Country Status (1)

Country Link
JP (1) JPH11312710A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401975B1 (en) * 2001-12-27 2003-10-17 삼성전기주식회사 Chip package and the method of fabricating the same
KR100444228B1 (en) * 2001-12-27 2004-08-16 삼성전기주식회사 Chip package and method of fabricating the same
EP1306897A3 (en) * 2001-10-29 2005-05-11 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306897A3 (en) * 2001-10-29 2005-05-11 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
KR100401975B1 (en) * 2001-12-27 2003-10-17 삼성전기주식회사 Chip package and the method of fabricating the same
KR100444228B1 (en) * 2001-12-27 2004-08-16 삼성전기주식회사 Chip package and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP5289832B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
JP2001177045A (en) Semiconductor device and method for manufacturing the same
JP2005216936A (en) Semiconductor device and its production process
JPH10199932A (en) Method of mounting semiconductor chip component
JP2004349361A (en) Semiconductor device and its manufacturing method
TWI266375B (en) Semiconductor device and manufacture method thereof
JPH1032224A (en) Semiconductor device and manufacture thereof
JP2008300819A (en) Printed circuit board and method for manufacturing the same
KR100346899B1 (en) A Semiconductor device and a method of making the same
JP2004119730A (en) Method of manufacturing circuit device
JPH11312710A (en) Method for connecting electronic component and connecting structure
JP3915630B2 (en) TAB tape, manufacturing method thereof, and semiconductor device using the same
JP4549692B2 (en) Wiring board manufacturing method
JP2007294575A (en) Method for manufacturing semiconductor device
JP3350454B2 (en) Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus
JP2014220402A (en) Method of semiconductor package substrate
JPH118471A (en) Manufacture of multilevel interconnection board and mounting method of electronic component by using the multilevel interconnection board
JP4549693B2 (en) Wiring board manufacturing method
JP2982703B2 (en) Semiconductor package and manufacturing method thereof
JP2000252235A (en) Semiconductor and manufacture thereof
JP2002280738A (en) Method for manufacturing multilayer wiring board
JPH10341068A (en) Printed wiring board and method for mounting electronic parts
JP2005244124A (en) Method for manufacturing wiring board
JP4549691B2 (en) Wiring board manufacturing method