JPH11307786A - Semiconductor diode - Google Patents

Semiconductor diode

Info

Publication number
JPH11307786A
JPH11307786A JP11668798A JP11668798A JPH11307786A JP H11307786 A JPH11307786 A JP H11307786A JP 11668798 A JP11668798 A JP 11668798A JP 11668798 A JP11668798 A JP 11668798A JP H11307786 A JPH11307786 A JP H11307786A
Authority
JP
Japan
Prior art keywords
mos transistor
source
drain
bulk
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11668798A
Other languages
Japanese (ja)
Inventor
修二 ▲簗▼田
Shuji Yanada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP11668798A priority Critical patent/JPH11307786A/en
Publication of JPH11307786A publication Critical patent/JPH11307786A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prohibit operations of vertical type bipolar transistors by a method wherein a gate of a first MOS transistor is connected to a drain to be connected to a resistor element, to be connected to a bulk to be connected to a second MOS transistor, to be connected to sources of the first and second MOS transistors. SOLUTION: A gate and a drain of a first MOS transistor 101 are connected to an anode electrode 104, to be connected to one of resistor elements 103. The other one of the resistor elements 103 is connected to a bulk of the first MOS transistor 101, to be connected to a drain, a gate and a bulk of a second MOS transistor 102 having the same polarity as the first MOS transistor 101. A source of the first MOS transistor 101 and a source of the second MOS transistor 102 are connected to a cathode electrode 105. Thus, it is possible to prohibit operations of vertical type bipolar transistors and realize a diode applicable to a circuit having a low power consumption as MOS transistors on a semiconductor integrated circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はMOS型半導体集積
回路上に形成する半導体ダイオードに関する。
The present invention relates to a semiconductor diode formed on a MOS type semiconductor integrated circuit.

【0002】[0002]

【従来の技術】MOS型半導体集積回路上においては、
MOSトランジスタの接続によって、接合ダイオードを
使わずに、整流作用を実現できるが、限られた条件の中
でのみ成立する問題があった。
2. Description of the Related Art On a MOS type semiconductor integrated circuit,
By connecting MOS transistors, a rectifying action can be realized without using a junction diode. However, there is a problem that it can be realized only under limited conditions.

【0003】図2、図3を用いて整流作用を実現する、
従来のMOSトランジスタの接続法と、その問題点に付
いて説明する。
A rectifying function is realized by using FIGS. 2 and 3.
A description will be given of a conventional MOS transistor connection method and its problems.

【0004】図2(a)は従来のMOSトランジスタの
接続を示している。MOSトランジスタ201のドレイ
ンとゲートを接続し、アノード電極202を形成し、ソ
ースとバルクを接続しカソード電極203を形成する。
FIG. 2A shows connection of a conventional MOS transistor. The drain and gate of the MOS transistor 201 are connected to form an anode electrode 202, and the source and bulk are connected to form a cathode electrode 203.

【0005】アノード電極202に正、カソード電極2
03に負の電圧を与えると、両電極間の電圧差がMOS
トランジスタの閾値電圧を越えた値から電流が流れ出
す。即ちMOSトランジスタ201のゲートとソース間
電圧がMOSトランジスタ201の閾値電圧を越えるた
めにドレインとソース間電流が流れ出し、更に両電極に
電圧差を与えると電流は近似的に印可した電圧の2乗に
比例して増加する。
The anode electrode 202 has a positive electrode and the cathode electrode 2 has a positive electrode.
When a negative voltage is applied to the 03, the voltage difference between both electrodes becomes MOS
Current starts to flow from a value exceeding the threshold voltage of the transistor. That is, since the voltage between the gate and the source of the MOS transistor 201 exceeds the threshold voltage of the MOS transistor 201, a current flows between the drain and the source. When a voltage difference is further applied to both electrodes, the current becomes approximately the square of the applied voltage. Increase in proportion.

【0006】MOSトランジスタの閾値電圧は一般的に
行われており、この電圧を接合ダイオードのビルトイン
ポテンシャル以下に設定する事により電流が流れ出す電
圧(以下VFと呼ぶ)が接合ダイオードよりも低くする
ことができる。
The threshold voltage of a MOS transistor is generally used. By setting this voltage to be equal to or lower than the built-in potential of a junction diode, the voltage at which current flows (hereinafter referred to as VF) can be made lower than that of the junction diode. it can.

【0007】逆にアノード電極202に負、カソード電
極203に正の電圧を与えると、ドレインとソース間電
圧は流れない。なぜならばこの場合のゲートとソース間
電圧はMOSトランジスタの接続上電圧差が零であるか
らである。
Conversely, when a negative voltage is applied to the anode electrode 202 and a positive voltage is applied to the cathode electrode 203, the voltage between the drain and the source does not flow. This is because the voltage difference between the gate and the source in this case is zero due to the connection of the MOS transistor.

【0008】このことから一方の向きにしか電流が流れ
ないダイオードの整流作用がMOSトランジスタの接続
で実現できる事がわかる。
From this, it is understood that the rectifying action of the diode in which the current flows only in one direction can be realized by connecting the MOS transistors.

【0009】しかしこの整流作用は接合ダイオードの場
合と事なり限られた条件でしか成り立たない。その条件
を図2(b)を用いて説明する。
[0009] However, this rectifying function is different from the case of the junction diode and can be realized only under limited conditions. The conditions will be described with reference to FIG.

【0010】図2(b)はMOSトランジスタ201を
半導体集積回路中に実現した際の断面構造を示してい
る。この例はNch型MOSトランジスタを示してある
が、半導体のPNを逆にし、印可電圧の関係を逆転する
事で、容易にPch型MOSトランジスタに適用でき
る。
FIG. 2B shows a cross-sectional structure when the MOS transistor 201 is realized in a semiconductor integrated circuit. Although this example shows an N-channel MOS transistor, the present invention can be easily applied to a P-channel MOS transistor by reversing the PN of the semiconductor and reversing the relationship of the applied voltage.

【0011】MOSトランジスタ201はN型基板21
1中に形成するP型ウェル210中に形成し、アノード
電極202に接続するN型拡散層213とゲート電極2
12と、カソード電極203に接続するN型拡散層21
4とP型拡散層215から成る。
The MOS transistor 201 is an N-type substrate 21
The N-type diffusion layer 213 formed in the P-type well 210 formed in
12 and an N-type diffusion layer 21 connected to the cathode electrode 203
4 and a P-type diffusion layer 215.

【0012】図2(a)に示したMOSトランジスタの
接続法の問題点は、アノード電極202に負、カソード
電極203に正の電圧を印可した際に発生しする。
The problem of the MOS transistor connection method shown in FIG. 2A occurs when a negative voltage is applied to the anode electrode 202 and a positive voltage is applied to the cathode electrode 203.

【0013】この場合、ゲート電極212とソースとな
るN型拡散213は同電位に接続してあるのでドレイン
−ソース電流は流れない。しかし両電極間の電圧差を更
に大きくすると、P型ウェル210がバルクとなるP型
拡散層215に接続してあるので、P型ウェル210と
ソースであるN型拡散層213と間の接合ダイオードが
順方向にバイアスされ電流が流れ出す。
In this case, the drain-source current does not flow because the gate electrode 212 and the N-type diffusion 213 serving as the source are connected to the same potential. However, when the voltage difference between the two electrodes is further increased, the P-type well 210 is connected to the P-type diffusion layer 215 which becomes a bulk, so that the junction diode between the P-type well 210 and the N-type diffusion layer 213 as a source is formed. Is biased in the forward direction, and a current starts to flow.

【0014】流れ出す電圧差は接合ダイオードのビルト
インポテンシャルに等しく、おおよそ0.6Vである。
The voltage difference flowing out is equal to the built-in potential of the junction diode and is approximately 0.6V.

【0015】つまり図2(a)に示したMOSトランジ
スタの接続法では、アノード電極202に負、カソード
電極203に正の電圧を印可した際に、その電圧差が
0.6Vを越えると電流が流れ出してしまい、整流作用
が成立しなくなってしまう。
In other words, in the MOS transistor connection method shown in FIG. 2A, when a negative voltage is applied to the anode electrode 202 and a positive voltage is applied to the cathode electrode 203, if the voltage difference exceeds 0.6 V, the current is increased. It will flow out and the rectification action will not be established.

【0016】次に図3を用い、図2の接続法の問題点を
改良した従来のMOSトランジスタの接続を説明する。
Next, referring to FIG. 3, description will be given of connection of a conventional MOS transistor which has solved the problem of the connection method of FIG.

【0017】図3(a)は改良したMOSトランジスタ
ーの接続を示しており、MOSトランジスタ301のゲ
ート、ドレイン、バルクをアノード電極302に、ソー
スをカソード電極303にそれぞれ接続する。
FIG. 3A shows the connection of the improved MOS transistor, in which the gate, drain and bulk of the MOS transistor 301 are connected to the anode electrode 302 and the source is connected to the cathode electrode 303, respectively.

【0018】アノード電極302に正、カソード電極3
03に負の電圧を印可した場合は、その電圧差がMOS
トランジスタ302の閾値電圧を越えた値からソースと
ドレイン間電流が流れる。
The anode 302 has a positive electrode and the cathode 3
03, when a negative voltage is applied, the voltage difference
A current between the source and the drain flows from a value exceeding the threshold voltage of the transistor 302.

【0019】アノード電極302に負、カソード電極3
03に正の電圧を印可した場合は、ソースとゲートをア
ノード電極302に接続してあるので、ソースとゲート
間電圧差が無くドレインとソース間電流は流れない。
The anode electrode 302 has a negative and the cathode electrode 3
When a positive voltage is applied to 03, since the source and the gate are connected to the anode electrode 302, there is no voltage difference between the source and the gate, and no current flows between the drain and the source.

【0020】更にアノード電極302と、カソード電極
303の電圧差が0.6Vを越えて増加しても、アノー
ド電極302とカソード電極303間には電流は流れな
い。なぜならばP型ウェル310中に存在しバルクとな
るP型拡散層315は、アノード電極302に接続され
ているので、ドレインとなるN型拡散314とP型ウェ
ル310は逆方向にバイアスされ、電流は流れないため
である。
Further, even if the voltage difference between the anode electrode 302 and the cathode electrode 303 increases beyond 0.6 V, no current flows between the anode electrode 302 and the cathode electrode 303. Because the P-type diffusion layer 315 existing in the P-type well 310 and serving as a bulk is connected to the anode electrode 302, the N-type diffusion 314 serving as the drain and the P-type well 310 are biased in opposite directions, and the current is Is because it does not flow.

【0021】図3(a)で示したMOSトランジスタの
接続法を使えば、アノード電極とカオード電極間の電位
差を何れの方向にしても正しい整流作用を得る事ができ
る。
If the MOS transistor connection method shown in FIG. 3A is used, a correct rectifying operation can be obtained regardless of the direction of the potential difference between the anode electrode and the cathode electrode.

【0022】次に上記改良されたMOSトランジスタの
接続法の問題点を、図3(b)を用いて説明する。図3
(b)はMOSトランジスタ301を半導体集積回路中
に実現した際の断面構造を示している。この例はNch
型MOSトランジスタを示してあるが、半導体のPNを
逆にし、印可電圧の関係を逆転する事で容易にP型MO
Sトランジスタに適用できる。
Next, the problem of the improved connection method of the MOS transistor will be described with reference to FIG. FIG.
(B) shows a cross-sectional structure when the MOS transistor 301 is realized in a semiconductor integrated circuit. This example is Nch
Although a MOS transistor is shown, the PN of the semiconductor is reversed, and the P-type MOS transistor can be easily formed by reversing the relation of the applied voltage.
Applicable to S transistors.

【0023】MOSトランジスタ301はN型基板31
1上に形成するP型ウェル310中に形成し、アノード
電極302に接続するN型拡散層313とゲート電極3
12とP型拡散層315、カソード電極303に接続す
るN型拡散層314とから成る。
The MOS transistor 301 is an N-type substrate 31
N-type diffusion layer 313 and gate electrode 3 formed in P-type well 310 formed on
12, a P-type diffusion layer 315, and an N-type diffusion layer 314 connected to the cathode electrode 303.

【0024】アノード電極302に正電圧、カソード電
極303に負電圧を印可した際、その電位差がMOSト
ランジスタ301の閾値電圧を越えるとソースとドレイ
ン間に電流が流れる。更に電圧差を大きくすると、ソー
スとドレイン間に流れる電流は増加するが、同時にバル
クとなるP型拡散315に接続する同極のP型ウェル3
10と、ソース拡散となるN型拡散314間の接合が順
方向にバイアスされるため、電流が流れ出す。
When a positive voltage is applied to the anode electrode 302 and a negative voltage is applied to the cathode electrode 303, a current flows between the source and the drain if the potential difference exceeds the threshold voltage of the MOS transistor 301. When the voltage difference is further increased, the current flowing between the source and the drain increases, but at the same time, the same-polarity P-type well 3 connected to the bulk-type P-type diffusion 315 is formed.
Since the junction between the transistor 10 and the N-type diffusion 314 serving as the source diffusion is biased in the forward direction, a current flows.

【0025】即ちP型ウェル310とソースとなるN型
拡散314の間のビルトインポテンシャル以上の電圧差
およそ0.6V以上に印可すると、ソースとドレイン間
電流以外の電流がアノード電極302とカソード電極3
03間に流れる。
That is, when a voltage difference of at least about 0.6 V or more than the built-in potential between the P-type well 310 and the N-type diffusion 314 serving as a source is applied, a current other than the current between the source and the drain is applied to the anode electrode 302 and the cathode electrode 3.
It flows between 03.

【0026】図3(b)でわかるように、MOSトラン
ジスタ301はN基板311上のP型ウェル310中に
作る。このためP型ウェル310をベース、ソースとな
るN型拡散314をエミッタ、N型基板311をコレク
タとする縦型バイポーラトランジスタ318が寄生的に
形成される。
As can be seen from FIG. 3B, the MOS transistor 301 is formed in the P-type well 310 on the N-substrate 311. Therefore, a vertical bipolar transistor 318 having the P-type well 310 as a base, the N-type diffusion 314 as a source as an emitter, and the N-type substrate 311 as a collector is formed in a parasitic manner.

【0027】P型ウェル310とソースとなるN型拡散
314の間に電流が流れるのは、縦型バイポーラトラン
ジスタ318にベースとエミッタ間電流(IBE)が流れ
るのと同等である。バイポーラトランジスタの動作原理
上、ベースとエミッタ間電流が流れると、この電流値の
電流増幅率倍の電流がエミッタとコレクタ間電流(IE
C)としてコレクタに流れだす。この電流はP型ウェル
310とN型基板311間に流れる電流と同等である。
The flow of a current between the P-type well 310 and the N-type diffusion 314 serving as a source is equivalent to the flow of a base-emitter current (IBE) through the vertical bipolar transistor 318. According to the operation principle of the bipolar transistor, when a current between the base and the emitter flows, a current multiplied by a current amplification factor of this current value is applied to a current between the emitter and the collector (IE
Flow to the collector as C). This current is equivalent to the current flowing between the P-type well 310 and the N-type substrate 311.

【0028】つまり図3(a)に示すMOSトランジス
タの接続法では、アノード電極302に正電圧、カソー
ド電極303に負電圧を印可した場合その電位差が0.
6Vを越えるとカソード電極303からN型基板311
に電流が漏れ出してしまう。
That is, in the connection method of the MOS transistor shown in FIG. 3A, when a positive voltage is applied to the anode electrode 302 and a negative voltage is applied to the cathode electrode 303, the potential difference becomes equal to 0.
When the voltage exceeds 6 V, the N-type substrate 311
Current leaks out.

【0029】一般に基板は接地電位に固定する場合が多
いので、カソード電極303が接地電位に短絡する事に
なり、回路動作上不都合が発生する。同時に不必要な電
流が流れる事になり、低消電を目的とする回路では目的
を果たさなくなる。
In general, the substrate is often fixed at the ground potential, so that the cathode electrode 303 is short-circuited to the ground potential, which causes inconvenience in circuit operation. At the same time, unnecessary current flows, and the purpose of the circuit for low power consumption is not fulfilled.

【0030】このように、改良したMOSトランジスタ
の接続法でも、寄生的に存在する縦型バイポーラトラン
ジスタの存在のため、限定された整流作用しか得られな
い。
As described above, even with the improved MOS transistor connection method, only a limited rectifying action can be obtained due to the existence of the parasitic vertical bipolar transistor.

【0031】次に上記改良したMOSトランジスタの接
続法の問題点を、更に改良した従来のMOSトランジス
タの接続法を説明する。
Next, the problem of the improved connection method of the MOS transistor will be described, and a further improved conventional connection method of the MOS transistor will be described.

【0032】図4は更に改良したMOSトランジスタの
接続法を示してある。MOSトランジスタ401のゲー
トとドレインはアノード電極402に接続し、かつ抵抗
素子404の一端に接続する。抵抗のもう一端はバルク
と接続し、ソースはカソード電極403に接続する。
FIG. 4 shows a further improved MOS transistor connection method. The gate and the drain of the MOS transistor 401 are connected to the anode electrode 402 and to one end of the resistance element 404. The other end of the resistor is connected to the bulk, and the source is connected to the cathode electrode 403.

【0033】図4に示した更に改良したMOSトランジ
スタの接続法の動作原理は、図3(a)に示した改良し
たMOSトランジスタの接続法とほぼ同様である。
The operating principle of the further improved MOS transistor connection method shown in FIG. 4 is substantially the same as the improved MOS transistor connection method shown in FIG.

【0034】アノード電極402に負電圧、カソード電
極403に正電圧の電圧差を印可した場合は、電流は図
3(b)を用いて説明した通り流れない。
When a negative voltage is applied to the anode electrode 402 and a positive voltage difference is applied to the cathode electrode 403, the current does not flow as described with reference to FIG.

【0035】逆にアノード電極402に正電圧、カソー
ド電極403に負電圧の電圧差を印可した場合は、ゲー
トとソース間電圧差がMOSトランジスタ401の閾値
を越えた値からドレインとソース間電流が流れ出す。
Conversely, when a positive voltage difference is applied to the anode electrode 402 and a negative voltage difference is applied to the cathode electrode 403, the current between the drain and the source is changed from the value where the voltage difference between the gate and the source exceeds the threshold value of the MOS transistor 401. Flow out.

【0036】図3(b)で詳述したように、ソースとバ
ルク間の電圧差がビルトインポテンシャルであるおよそ
0.6Vを越えると電流が流れ出す。この電流はアノー
ド電極402から抵抗素子404を介してカソード電極
403に流れ出す。
As described in detail with reference to FIG. 3B, when the voltage difference between the source and the bulk exceeds the built-in potential of about 0.6 V, a current starts to flow. This current flows from the anode electrode 402 to the cathode electrode 403 via the resistance element 404.

【0037】図3(b)で説明した寄生的な縦型バイポ
ーラトランジスタは、更に改良したMOSトランジスタ
の接続法でもやはり存在する。
The parasitic vertical bipolar transistor described with reference to FIG. 3B still exists in a further improved MOS transistor connection method.

【0038】しかし縦型バイポーラトランジスタのベー
スとエミッタ間電流となる、バルクとソース間電流は抵
抗素子404を介して流れるため、電流が流れようとす
ると電圧差のほとんどは抵抗素子404の両端に発生
し、バルクとソース間には発生しない。アノード電極4
02とカソード電極403間の電圧差にかかわらず、バ
ルクとソース間電圧はほとんど約0.6V程度に固定さ
れる。
However, since the current between the bulk and the source, which becomes the current between the base and the emitter of the vertical bipolar transistor, flows through the resistance element 404, most of the voltage difference is generated at both ends of the resistance element 404 when the current flows. However, it does not occur between the bulk and the source. Anode electrode 4
The voltage between the bulk and the source is almost fixed at about 0.6 V regardless of the voltage difference between the cathode 02 and the cathode electrode 403.

【0039】このため縦型バイポーラトランジスタのベ
ースとエミッタ間電流は大幅に制限され、従ってエミッ
タとコレクタ間電流も大幅に減少し改良したMOSトラ
ンジスタで問題となった、基板に対する短絡や不要な電
流の発生は大幅に改良できる。
As a result, the current between the base and the emitter of the vertical bipolar transistor is greatly limited, and the current between the emitter and the collector is also greatly reduced. The occurrence can be greatly improved.

【0040】しかしながら、この更に改良したMOSト
ランジスタの接続法でも、僅かながらバルクとソース間
電流は流れ縦型バイポーラトランジスタは動作し、不要
な電流がやはり僅かながら流れる。このため、例えば時
計用集積回路などの低消電化が特に重要な回路には適用
できない。
However, even with this further improved MOS transistor connection method, a slight current flows between the bulk and the source, the vertical bipolar transistor operates, and an unnecessary current also slightly flows. Therefore, it cannot be applied to a circuit in which low power consumption is particularly important, such as a clock integrated circuit.

【0041】[0041]

【発明が解決しようとする課題】以上のようにダイオー
ドとして使う従来のMOSトランジスタの接続法は、半
導体集積回路の構成に起因する縦型バイポーラトランジ
スタの存在により実現しない。
As described above, the conventional method of connecting a MOS transistor used as a diode cannot be realized due to the presence of a vertical bipolar transistor due to the configuration of a semiconductor integrated circuit.

【0042】本発明の目的は上記縦型バイポーラトラン
ジスタの動作を禁止し、低消電化が必要な回路でも目的
をはたす整流作用を有し、接合ダイオードより低いVF
を有する半導体ダイオード回路を提供する事である。
An object of the present invention is to inhibit the operation of the above-mentioned vertical bipolar transistor, to have a rectifying effect which is effective even in a circuit requiring low power consumption, and to have a lower VF than a junction diode.
The object of the present invention is to provide a semiconductor diode circuit having the following.

【0043】[0043]

【課題を解決するための手段】上記目的を達成するため
に本発明のMOSトランジスタの接続法では、第一のM
OSトランジスタのゲートとドレインを接続し、かつ抵
抗素子の一方に接続し、抵抗素子の他方を第一のMOS
トランジスタのバルクと接続し、かつ第一のMOSトラ
ンジスタと同極性の第二のMOSトランジスタのドレイ
ンとゲートとバルクに接続し、第一のMOSトランジス
タのソースと第二のMOSトランジスタのソースとを接
続してなることを特徴とする。
In order to achieve the above object, in the method of connecting a MOS transistor according to the present invention, a first M transistor is connected.
A gate and a drain of the OS transistor are connected to one of the resistance elements, and the other of the resistance elements is connected to the first MOS transistor.
Connected to the bulk of the transistor, and connected to the drain and gate of the second MOS transistor having the same polarity as the first MOS transistor, to the bulk, and connected to the source of the first MOS transistor and the source of the second MOS transistor It is characterized by becoming.

【0044】本発明のMOSトランジスタの回路構成で
は、半導体集積回路の構成に起因する縦型バイポーラト
ランジスタは動作せず、カソード電極が基板に短絡した
り無駄な電流が流れたりしない。
In the circuit configuration of the MOS transistor according to the present invention, the vertical bipolar transistor does not operate due to the configuration of the semiconductor integrated circuit, so that the cathode electrode is not short-circuited to the substrate and unnecessary current does not flow.

【0045】[0045]

【発明の実施の形態】本発明によるMOSトランジスタ
の接続方法は接合ダイオードを使わずダイオードを半導
体集積回路上に実現する事ができる。以下N型MOSト
ランジスタを例にして構造と動作原理を説明するが、電
位関係と拡散のP型N型を逆にする事でP型MOSトラ
ンジスタでも同様に実現できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The MOS transistor connection method according to the present invention can realize a diode on a semiconductor integrated circuit without using a junction diode. Hereinafter, the structure and the operating principle will be described using an N-type MOS transistor as an example. However, the same can be realized with a P-type MOS transistor by reversing the P-type and N-type of the potential relationship and diffusion.

【0046】図1は本発明のMOSトランジスタの接続
法を示している。第一のMOSトランジスタ101のゲ
ートとドレインをアノード電極104に接続し、かつ抵
抗素子103の一方に接続し、抵抗素子103の他方を
第一のMOSトランジスタ101のバルクと接続し、か
つ第一のMOSトランジスタ101と同極性の第二のM
OSトランジスタ102のドレインとゲートとバルクに
接続し、第一のMOSトランジスタ101のソースと第
二のMOSトランジスタ102のソースとをカソード電
極105に接続する。
FIG. 1 shows a connection method of a MOS transistor according to the present invention. The gate and the drain of the first MOS transistor 101 are connected to the anode electrode 104 and connected to one of the resistance elements 103, the other of the resistance elements 103 is connected to the bulk of the first MOS transistor 101, and the first Second M of the same polarity as MOS transistor 101
The drain, gate, and bulk of the OS transistor 102 are connected to the bulk, and the source of the first MOS transistor 101 and the source of the second MOS transistor 102 are connected to the cathode electrode 105.

【0047】先ずアノード電極104に負電圧、カソー
ド電極105に正電圧の電圧差を印可した場合を説明す
る。この場合第二のMOSトランジスタ102のゲート
とドレイン間電圧差は零なので、第二のMOSトランジ
スタ102はOFF状態であり抵抗素子103には電流
は流れない。従って抵抗素子103の両端の電圧差も無
く、第一のMOSトランジスタのゲートとドレインとバ
ルク間は全て同電圧で電流は流れない。
First, a case where a voltage difference between a negative voltage is applied to the anode electrode 104 and a positive voltage is applied to the cathode electrode 105 will be described. In this case, since the voltage difference between the gate and the drain of the second MOS transistor 102 is zero, the second MOS transistor 102 is in the OFF state and no current flows through the resistance element 103. Therefore, there is no voltage difference between both ends of the resistance element 103, and no current flows at the same voltage between the gate, the drain and the bulk of the first MOS transistor.

【0048】また第一のMOSトランジスタ101と第
二のMOSトランジスタ102は何れもバルクとソース
間の接合が逆方向にバイアスされ、他に電流が流れる経
路が存在しない。このためアノード電極104とカソー
ド電極105間には電流は流れない。
In each of the first MOS transistor 101 and the second MOS transistor 102, the junction between the bulk and the source is biased in the opposite direction, and there is no other path through which current flows. Therefore, no current flows between the anode electrode 104 and the cathode electrode 105.

【0049】次にアノード電極104に正電圧、カソー
ド電極105に負電圧の電圧差を印可した場合を説明す
る。第二のMOSトランジスタ102はバルクをドレイ
ンに接続してあるので、基板バイアス効果によって同一
半導体基板上に形成する第一のMOSトランジスタより
も閾値電圧が下がる。従ってこの場合の印可電圧では先
ず第二のMOSトランジスタ102がONする。
Next, a case where a voltage difference between a positive voltage is applied to the anode electrode 104 and a negative voltage is applied to the cathode electrode 105 will be described. Since the bulk of the second MOS transistor 102 is connected to the drain, the threshold voltage is lower than that of the first MOS transistor formed on the same semiconductor substrate due to the substrate bias effect. Therefore, at the applied voltage in this case, first, the second MOS transistor 102 is turned on.

【0050】第二のMOSトランジスタ102の閾値電
圧を接合ダイオードのビルトインポテンシャル以下に設
定すれば、何れのMOSトランジスタのソースとバルク
間電圧差とも接合ダイオードのビルトインポテンシャル
を越える事はなく、従来例で示した縦型バイポーラトラ
ンジスタのベースとエミッタ間電流は流れない。
If the threshold voltage of the second MOS transistor 102 is set to be equal to or lower than the built-in potential of the junction diode, the voltage difference between the source and the bulk of any MOS transistor does not exceed the built-in potential of the junction diode. No current flows between the base and the emitter of the illustrated vertical bipolar transistor.

【0051】従って寄生的に存在する縦型バイポーラト
ランジスタはONせず、カソード電極105が基板に短
絡する事もない。
Therefore, the parasitic vertical bipolar transistor does not turn on, and the cathode electrode 105 does not short-circuit to the substrate.

【0052】MOSトランジスタの閾値電圧の設定は、
一般的に行われており、容易に行う事ができる。また元
々の閾値電圧の値がビルトイン電圧より高くても、ドレ
インとバルクを接続させるため基板バイアス効果で低下
し、目的を果たす事ができる。
The setting of the threshold voltage of the MOS transistor is as follows.
It is generally done and can be done easily. Even when the original threshold voltage is higher than the built-in voltage, the drain and the bulk are connected to each other, so that the substrate bias effect lowers the voltage and the purpose can be achieved.

【0053】アノード電極104に正電圧、カソード電
極105に負電圧の電圧差を更に拡大すると、電流は抵
抗103を介して流れるため、印可した電圧差のほとん
どは抵抗素子103の両端に発生し、第二のMOSトラ
ンジスタ102のドレインとソース間電圧は、ソースと
バルク間のビルトインポテンシャル以下を保ったままに
なる。
When the voltage difference between the positive voltage on the anode electrode 104 and the negative voltage on the cathode electrode 105 is further expanded, the current flows through the resistor 103, and most of the applied voltage difference is generated at both ends of the resistance element 103. The voltage between the drain and the source of the second MOS transistor 102 remains below the built-in potential between the source and the bulk.

【0054】従ってこの場合の印可電圧でも縦型バイポ
ーラトランジスタはONせず、カソード電極105が基
板に短絡したり不要な電流が流れたりする事はなく、例
えば時計用集積回路などの低消電化が特に重要な回路に
も適用できる。
Therefore, even at the applied voltage in this case, the vertical bipolar transistor does not turn on, and the cathode electrode 105 does not short-circuit to the substrate or an unnecessary current does not flow. For example, low power consumption of a clock integrated circuit or the like can be reduced. It can also be applied to particularly important circuits.

【0055】抵抗素子103はポリシリコンや金属等の
抵抗体あるいは拡散抵抗体で構成する。
The resistance element 103 is constituted by a resistor or a diffusion resistor such as polysilicon or metal.

【0056】一般に半導体集積回路上に形成する抵抗素
子は面積が大きく半導体集積回路自体の面積に影響する
のでなるべく単位面積当たりの抵抗値が大きい方が良
し、半導体集積回路基板に漏れ電流が発生しない事が必
要であることから、抵抗素子103をポリシリコンで形
成する事が望ましい。
Generally, the resistance element formed on a semiconductor integrated circuit has a large area and affects the area of the semiconductor integrated circuit itself. Therefore, it is better that the resistance value per unit area is as large as possible, and no leakage current occurs on the semiconductor integrated circuit substrate. Therefore, it is desirable to form the resistance element 103 with polysilicon.

【0057】[0057]

【発明の効果】本発明のMOSトランジスタの接続法に
よれば、半導体集積回路の構造に起因する縦型バイポー
ラトランジスタの動作を禁止し、低消電の回路にも適用
できるダイオードを半導体集積回路上のMOSトランジ
スタで実現する事が可能になった。
According to the MOS transistor connection method of the present invention, the operation of the vertical bipolar transistor due to the structure of the semiconductor integrated circuit is inhibited, and a diode which can be applied to a low power consumption circuit is provided on the semiconductor integrated circuit. MOS transistors can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例におけるMOSトランジスタの
接続法を示す回路図である。
FIG. 1 is a circuit diagram showing a connection method of a MOS transistor in an embodiment of the present invention.

【図2】従来のMOSトランジスタの接続法を示す図で
ある。
FIG. 2 is a diagram showing a connection method of a conventional MOS transistor.

【図3】改良した、従来のMOSトランジスタの接続法
を示す図である。
FIG. 3 is a diagram showing an improved conventional MOS transistor connection method.

【図4】更に改良した、従来のMOSトランジスタの接
続法を示す図である。
FIG. 4 is a diagram showing a further improved conventional MOS transistor connection method.

【符号の説明】[Explanation of symbols]

101 第一のMOSトランジスタ 102 第二のMOSトランジスタ 103 抵抗素子 104 アノード電極 105 カソード電極 201 MOSトランジスタ 202 アノード電極 203 カソード電極 210 P型ウェル 211 N型基板 212 ゲート電極 213 ドレインとなるN型拡散層 214 ソースとなるN型拡散層 215 バルクとなるP型拡散層 301 MOSトランジスタ 302 アノード電極 303 カソード電極 310 P型ウェル 311 N型基板 312 ゲート電極 313 ドレインとなるN型拡散層 314 ソースとなるN型拡散層 315 バルクとなるP型拡散層 316 基板電極に接続するN型拡散層 317 基板電極 401 MOSトランジスタ 402 アノード電極 403 カソード電極 404 抵抗素子 Reference Signs List 101 first MOS transistor 102 second MOS transistor 103 resistive element 104 anode electrode 105 cathode electrode 201 MOS transistor 202 anode electrode 203 cathode electrode 210 p-type well 211 n-type substrate 212 gate electrode 213 n-type diffusion layer 214 serving as drain N-type diffusion layer 215 serving as a source P-type diffusion layer 301 serving as a bulk MOS transistor 302 Anode electrode 303 Cathode electrode 310 P-type well 311 N-type substrate 312 Gate electrode 313 N-type diffusion layer 314 serving as a drain N-type diffusion serving as a source Layer 315 Bulk P-type diffusion layer 316 N-type diffusion layer connected to substrate electrode 317 Substrate electrode 401 MOS transistor 402 Anode electrode 403 Cathode electrode 404 Resistance element

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 MOS型集積回路上に形成する半導体ダ
イオードであって、第一のMOSトランジスタのゲート
とドレインを接続し、かつ抵抗素子の一方に接続し、抵
抗素子の他方を第一のMOSトランジスタのバルクと接
続し、かつ第一のMOSトランジスタと同極性の第二の
MOSトランジスタのドレインとゲートとバルクに接続
し、第一のMOSトランジスタのソースと第二のMOS
トランジスタのソースとを接続してなることを特徴とす
る半導体ダイオード。
1. A semiconductor diode formed on a MOS integrated circuit, wherein a gate and a drain of a first MOS transistor are connected, and one of the resistance elements is connected, and the other of the resistance elements is connected to a first MOS transistor. A second MOS transistor having the same polarity as the first MOS transistor, connected to a drain, a gate, and a bulk; a source of the first MOS transistor and a second MOS transistor;
A semiconductor diode characterized by being connected to a source of a transistor.
【請求項2】 上記抵抗素子はポリシリコン抵抗、ある
いは金属抵抗、あるいは拡散抵抗である事を特徴とする
請求項1に記載の半導体ダイオード。
2. The semiconductor diode according to claim 1, wherein said resistance element is a polysilicon resistance, a metal resistance, or a diffusion resistance.
JP11668798A 1998-04-27 1998-04-27 Semiconductor diode Pending JPH11307786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11668798A JPH11307786A (en) 1998-04-27 1998-04-27 Semiconductor diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11668798A JPH11307786A (en) 1998-04-27 1998-04-27 Semiconductor diode

Publications (1)

Publication Number Publication Date
JPH11307786A true JPH11307786A (en) 1999-11-05

Family

ID=14693391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11668798A Pending JPH11307786A (en) 1998-04-27 1998-04-27 Semiconductor diode

Country Status (1)

Country Link
JP (1) JPH11307786A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531065A (en) * 2001-05-23 2004-10-07 ヴラム・テクノロジーズ・エルエルシイ Vertical metal / oxide / silicon field effect diode
JP2007123706A (en) * 2005-10-31 2007-05-17 Fuji Electric Device Technology Co Ltd Semiconductor device
JP2007287985A (en) * 2006-04-18 2007-11-01 Sanyo Electric Co Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531065A (en) * 2001-05-23 2004-10-07 ヴラム・テクノロジーズ・エルエルシイ Vertical metal / oxide / silicon field effect diode
JP2007123706A (en) * 2005-10-31 2007-05-17 Fuji Electric Device Technology Co Ltd Semiconductor device
JP2007287985A (en) * 2006-04-18 2007-11-01 Sanyo Electric Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
KR0139873B1 (en) Semiconductor integrated circuit device
US6628161B2 (en) Reference voltage circuit
JP2005072566A (en) Semiconductor device
JP7038531B2 (en) Load drive circuit with reverse power supply protection function
JP3559075B2 (en) Polarity reversal protection device for integrated electronic circuits in CMOS technology
KR100379286B1 (en) Semiconductor device having a protective circuit
US5497011A (en) Semiconductor memory device and a method of using the same
JPH11307786A (en) Semiconductor diode
JP2980108B2 (en) Logic well protection for components including integrated MOS power transistors
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
US5463240A (en) CMIS device with increased gain
US6084272A (en) Electrostatic discharge protective circuit for semiconductor device
US6781804B1 (en) Protection of the logic well of a component including an integrated MOS power transistor
JPH03195064A (en) Mos field effect transistor
JPH10261807A (en) Semiconductor diode
US5442220A (en) Constant voltage diode having a reduced leakage current and a high electrostatic breakdown voltage
JPS602876B2 (en) semiconductor rectifier circuit
JP3084859B2 (en) Junction type field effect transistor
JPH07106581A (en) Semiconductor device
JP2671304B2 (en) Logic circuit
JP2979716B2 (en) CMOS integrated circuit
JPH04330773A (en) Semiconductor device
JP3068355B2 (en) Inverter circuit
JPH04147666A (en) Semiconductor integrated circuit