JPH11305257A - Liquid crystal display device utilizing ferroelectric substance - Google Patents

Liquid crystal display device utilizing ferroelectric substance

Info

Publication number
JPH11305257A
JPH11305257A JP10720098A JP10720098A JPH11305257A JP H11305257 A JPH11305257 A JP H11305257A JP 10720098 A JP10720098 A JP 10720098A JP 10720098 A JP10720098 A JP 10720098A JP H11305257 A JPH11305257 A JP H11305257A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
ferroelectric
electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10720098A
Other languages
Japanese (ja)
Inventor
友信 ▲もたい▼
Tomonobu Motai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10720098A priority Critical patent/JPH11305257A/en
Publication of JPH11305257A publication Critical patent/JPH11305257A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption on half tone display by constituting a MOS transistor(TR) as vertical structure for allowing a carrier to run in the film thickness direction of a semiconductor layer formed on a substrate. SOLUTION: Ferroelectric controlling electrodes and signal electrodes are formed like a matrix by a thin film semiconductor process and a MOS type switch element is formed on an intersecting part of respective wirings. The switch element has vertical thin film TR structure and allows a carrier to run in the film thickness direction of the semiconductor layer formed on the substrate. In this case, a silicon active layer 9 is deposited on signal electrodes 10 formed like strips and a ferroelectric film 7 is deposited on the layer 9. Ferroelectric controlling electrodes 8, 11, 13 are also patterned so as to intersect with the electrodes 10 while leaving the film 7 like a comb. Then connection holes to be connected to the lower silicon active layer 9 are formed on a display pixel electrodes and a silicon active layer 6 is deposited again so as to fill the holes. Then a display electrode 5 is formed on the layer 6 in each pixel to obtain an array substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本装置は、低消費電力を中間
調表示状態において実現する強誘電体を使用した液晶表
示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device using a ferroelectric material which realizes low power consumption in a halftone display state.

【0002】[0002]

【従来の技術】液晶表示装置は、ノート型パソコンや携
帯型TVに代表されるように、軽量・低消費電力の表示
装置として利用されている。液晶表示装置の中でもTF
T−LCDは、マトリクス状に形成された配線の交差部
にスイッチ素子であるTFT(薄膜トランジスタ)を設
け、一方の配線から線順次走査信号を順次入力すること
で、TFTをオン状態とし、その信号に同期させた映像
信号を他方の直交する配線より、このオン状態TFTを
介して該当する画素電極に信号を供給することで、所定
の信号を液晶材料に書込み、この信号による液晶材料の
明暗表示で表示を行っている。図11は、そのマトリク
ス回路を示しており、破線内回路S(i,j)は、画素
回路を示している。図12は破線内回路S(i,j)の
等価回路である。124は液晶層に映像信号を印加する
スイッチング素子、121は液晶容量、123は補助容
量である。
2. Description of the Related Art A liquid crystal display device is used as a light-weight and low-power-consumption display device as represented by a notebook personal computer and a portable TV. TF among liquid crystal display devices
In a T-LCD, a TFT (thin film transistor) as a switch element is provided at an intersection of wirings formed in a matrix, and a TFT is turned on by sequentially inputting a line-sequential scanning signal from one of the wirings. A predetermined signal is written in the liquid crystal material by supplying a video signal synchronized with the above to the corresponding pixel electrode through the on-state TFT from the other orthogonal wiring, and the liquid crystal material is displayed by the signal. Is displayed. FIG. 11 illustrates the matrix circuit, and a circuit S (i, j) within a broken line indicates a pixel circuit. FIG. 12 is an equivalent circuit of the circuit S (i, j) within the broken line. Reference numeral 124 denotes a switching element for applying a video signal to the liquid crystal layer, 121 denotes a liquid crystal capacitor, and 123 denotes an auxiliary capacitor.

【0003】この従来型表示装置では、通常60分の1
秒毎に順次走査による映像のリフレッシュを実施してお
り、絶えず映像の書換えを行っているために、例えば、
静止画表示で映像の書換えが必要ない場合であっても、
順次走査の駆動を行っているために、駆動のために電力
消費が大幅に消費されていた。
[0003] In this conventional display device, 1 / 60th is usually used.
Since the image is refreshed by sequential scanning every second and the image is constantly rewritten, for example,
Even if you do not need to rewrite the video in still image display,
Since the driving of the sequential scanning is performed, the power consumption is largely consumed for the driving.

【0004】そこで、図9のようなP−Eヒステリシス
特性を有する強誘電体をキャパシタ材料として利用する
ことで、メモリ特性を持った表示装置が考えられた。図
10の通りスイッチ素子103、液晶容量101と、直
列に強誘電体のキャパシタ102を接続した画素を構成
する。接続した強誘電体キャパシタ102に飽和電界強
度になるまで信号を書込むことで、強誘電体の自発分極
の方向がそろいメモリ状態となる。このキャパシタのメ
モリ状態は、スイッチ素子に発生したリーク電流による
電荷を補償するので、液晶に加わる電位の変動を低減す
ることが可能となる。
Therefore, a display device having a memory characteristic has been considered by using a ferroelectric material having a PE hysteresis characteristic as shown in FIG. 9 as a capacitor material. As shown in FIG. 10, a pixel is formed by connecting a switch element 103, a liquid crystal capacitor 101, and a ferroelectric capacitor 102 in series. By writing a signal to the connected ferroelectric capacitor 102 until the saturation electric field intensity is reached, a memory state is obtained in which the directions of spontaneous polarization of the ferroelectric are uniform. This memory state of the capacitor compensates for the charge due to the leak current generated in the switch element, so that the fluctuation of the potential applied to the liquid crystal can be reduced.

【0005】しかし、やはり、リフレッシュが頻繁に行
われる表示では、キャパシタ102に書込む電荷量が大
きいことや、直列接続のキャパシタのために駆動電圧が
高くなり、消費電力の面では問題があった。また、リー
ク電流の大きい液晶材料で表示装置を形成した場合に
は、図10のような直列に接続したキャパシタ102で
の電荷補償が完全に行えず表示ムラなどが発生する可能
性があった。この対策として、図12のスイッチ素子の
代わりに、1 ビット型のメモリ回路を使用する方法が考
えられた(特開平3−077922)。1ビットメモリ
でスイッチ素子のオンとオフを記憶し、Vsigを適当
な周期(〜60Hz)の交流信号で駆動することで、ス
イッチのオン・オフに対応した表示が可能となる。スイ
ッチ状態を記憶することで、静止画表示の場合は、スイ
ッチの記憶情報を書き換える必要がないので、図10の
直列挿入したキャパシタ102の書換えにかかる消費電
力よりもごくわずかで済む。しかし、この装置を使用し
て中間調表示をする場合には、スイッチの特性が2値的
なオン・オフ制御しかできなかったために、表示画素を
多数組み合わせて、表示面積により階調表示を行う面積
階調表示を実施する方法でしか実行する事ができず、や
はりオン状態ではキャパシタのフル充電をする事になる
ため中間調表示状態において消費電力の低減を図る事は
できなかった。
However, in a display in which refresh is frequently performed, a large amount of electric charge is written into the capacitor 102 and a driving voltage is increased due to the series connection of the capacitors. . Further, when the display device is formed of a liquid crystal material having a large leak current, the charge compensation in the serially connected capacitors 102 as shown in FIG. 10 cannot be completely performed, and there is a possibility that display unevenness or the like may occur. As a countermeasure, a method of using a 1-bit type memory circuit instead of the switch element of FIG. 12 has been considered (Japanese Patent Laid-Open No. Hei 3-077922). By storing ON and OFF of the switch element in a 1-bit memory and driving Vsig with an AC signal having an appropriate cycle (up to 60 Hz), a display corresponding to ON / OFF of the switch can be performed. By storing the switch state, in the case of a still image display, it is not necessary to rewrite the storage information of the switch, so that the power consumption required for rewriting the serially inserted capacitor 102 in FIG. 10 is very small. However, when halftone display is performed using this device, since only binary on / off control can be performed for the switch characteristics, a large number of display pixels are combined and gradation display is performed based on the display area. It can be executed only by the method of performing the area gray scale display, and the capacitor is fully charged in the ON state, so that the power consumption cannot be reduced in the halftone display state.

【0006】[0006]

【発明が解決しようとする課題】従来の強誘電体をスイ
ッチング素子に使用した液晶表示装置は使用しない場合
に比べて低消費電力化が可能であるが、中間調表示にお
いてはスイッチング素子のオン状態でキャパシタのフル
充電をする事になる。従って、中間調表示状態において
消費電力の低減を図る事はできなかった。
Although a conventional liquid crystal display device using a ferroelectric for a switching element can reduce power consumption as compared with a case where it is not used, in a halftone display, the switching element is turned on. Will charge the capacitor fully. Therefore, the power consumption cannot be reduced in the halftone display state.

【0007】本発明は、上記問題点に鑑みてなされたも
ので、中間調表示状態においても低消費電力化の可能な
スイッチング素子を有する強誘電体を使用した液晶表示
装置を提供することを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a liquid crystal display device using a ferroelectric having switching elements capable of reducing power consumption even in a halftone display state. And

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に請求項1の強誘電体を使用した液晶表示装置は、表面
が絶縁性を呈する基板と、この基板上に形成されゲート
絶縁膜に強誘電体を使用したMOS型トランジスタと、
このMOS型トランジスタによって電荷の注入量を制御
される画素電極と、この画素電極と対向する対向電極
と、この対向電極と画素電極間に形成される液晶層とを
有する強誘電体を使用した液晶表示装置において、前記
MOS型トランジスタは、前記基板上に形成した半導体
層の膜厚方向にキャリアを走らせる縦型構造である事を
特徴とする。
According to a first aspect of the present invention, there is provided a liquid crystal display device using a ferroelectric material, comprising: a substrate having an insulating surface; and a gate insulating film formed on the substrate. A MOS transistor using a ferroelectric,
A liquid crystal using a ferroelectric having a pixel electrode whose charge injection amount is controlled by the MOS transistor, a counter electrode facing the pixel electrode, and a liquid crystal layer formed between the counter electrode and the pixel electrode. In the display device, the MOS transistor has a vertical structure in which carriers run in a thickness direction of a semiconductor layer formed on the substrate.

【0009】請求項2の強誘電体を使用した液晶表示装
置は、表面が絶縁性を呈する基板と、この基板上に形成
されゲート絶縁膜に強誘電体を使用したMOS型トラン
ジスタと、このMOS型トランジスタによって電荷の注
入量を制御される画素電極と、この画素電極と対向する
対向電極と、この対向電極と画素電極間に形成される液
晶層とを有する強誘電体を使用した液晶表示装置におい
て、前記MOS型トランジスタは、前記基板上に形成し
た第1の半導体膜と、この第1の半導体膜上に形成され
た櫛形状のゲート絶縁膜と、このゲート絶縁膜上に形成
された櫛形状のゲート電極と、前記ゲート絶縁膜及びゲ
ート電極を覆う第2の半導体膜とを有し、前記第1の半
導体層の膜厚方向にキャリアを走らせる事を特徴とす
る。
According to a second aspect of the present invention, there is provided a liquid crystal display device using a ferroelectric, a substrate having an insulating surface, a MOS transistor formed on the substrate and using a ferroelectric for a gate insulating film, and a MOS transistor. Liquid crystal display device using a ferroelectric having a pixel electrode whose charge injection amount is controlled by a type transistor, a counter electrode facing the pixel electrode, and a liquid crystal layer formed between the counter electrode and the pixel electrode Wherein the MOS transistor includes a first semiconductor film formed on the substrate, a comb-shaped gate insulating film formed on the first semiconductor film, and a comb formed on the gate insulating film. A gate electrode having a shape, and a second semiconductor film covering the gate insulating film and the gate electrode, wherein carriers run in a thickness direction of the first semiconductor layer.

【0010】請求項3の強誘電体を使用した液晶表示装
置は、請求項2において、前記ゲート電極は、櫛形状の
歯の部分の間隔を変える事によって前記キャリアの量を
制御する事を特徴とする。
According to a third aspect of the present invention, in the liquid crystal display device using a ferroelectric, the gate electrode controls the amount of the carrier by changing the interval between the comb-shaped teeth. And

【0011】請求項4の強誘電体を使用した液晶表示装
置は、請求項2において、前記ゲート電極と前記第2の
半導体膜は、絶縁膜で電気的に絶縁されている事を特徴
とする。
According to a fourth aspect of the present invention, there is provided a liquid crystal display device using a ferroelectric substance according to the second aspect, wherein the gate electrode and the second semiconductor film are electrically insulated by an insulating film. .

【0012】[0012]

【発明の実施の形態】本発明は、強誘電体をMOS型ト
ランジスタのゲート絶縁膜に採用するとともにトランジ
スタ全体の構造を縦型とし、この素子を画素スイッチン
グ素子として採用した液晶表示装置の提供を骨子とす。
このスイッチング素子は、ドレイン電流がドレイン電圧
に対して徐々に増加するリニアな特性を持をもつために
スイッチング特性をオン・オフの2値以外の中間状態の
状態にて安定に動作する事ができ、このスイッチング素
子を液晶表示装置の画素スイッチ素子に使用する事で画
素電極への中間調状態での充電量をフルにオンすること
しかできなかった従来のトランジスタに比べてその充電
量を低減する事で中間調表示状態での消費電力を低減す
る事ができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention provides a liquid crystal display device in which a ferroelectric material is used for a gate insulating film of a MOS transistor, the whole structure of the transistor is vertical, and this device is used as a pixel switching device. The main point.
Since this switching element has a linear characteristic in which the drain current gradually increases with respect to the drain voltage, the switching element can operate stably in an intermediate state other than the on / off binary value. By using this switching element as a pixel switch element of a liquid crystal display device, the charge amount of the pixel electrode in a halftone state can be reduced as compared with the conventional transistor which can only fully turn on the charge amount. As a result, power consumption in the halftone display state can be reduced.

【0013】[0013]

【実施例】以下、発明の実施の形態を実施例に沿って説
明する。 (実施例1)以下に、本発明の液晶表示装置の実施例1
を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to embodiments. (Embodiment 1) Hereinafter, Embodiment 1 of the liquid crystal display device of the present invention will be described.
Is shown.

【0014】図1に本発明の表示装置の断面図を示す。
薄膜半導体プロセスにより、強誘電体制御電極と信号電
極がマトリクス状に形成され、各配線の交差部には、M
OS型のスイッチ素子が形成される。このスイッチ素子
は、図1のように、縦形の薄膜トランジスタの構造を有
している。
FIG. 1 is a sectional view of a display device according to the present invention.
A ferroelectric control electrode and a signal electrode are formed in a matrix by a thin film semiconductor process.
An OS-type switch element is formed. This switch element has a structure of a vertical thin film transistor as shown in FIG.

【0015】まず、短冊状に形成した信号電極10上に
シリコン活性層9を堆積させ、その上に強誘電体膜7を
堆積させる。強誘電体膜7を表示画素と対応させてエッ
チングにより櫛形状に残し、信号電極10に直交するよ
うに強誘電体制御電極8、11、13もパターンニング
する(電極は、強誘電体膜上にも櫛形状に形成され
る)。パターンニングは、強誘電体膜、制御電極膜を堆
積後に一括して行うことも可能である。12は層間絶縁
膜、1はガラス基板である。このガラス基板の代わりに
基板として半導体基板を採用する事もできる。この場合
には表面を絶縁膜でコーティングすればよい。
First, a silicon active layer 9 is deposited on a strip-shaped signal electrode 10, and a ferroelectric film 7 is deposited thereon. The ferroelectric film 7 is left in a comb shape by etching corresponding to the display pixels, and the ferroelectric control electrodes 8, 11, and 13 are also patterned so as to be orthogonal to the signal electrode 10 (the electrodes are formed on the ferroelectric film. Also formed in a comb shape). Patterning can be performed collectively after depositing the ferroelectric film and the control electrode film. 12 is an interlayer insulating film, and 1 is a glass substrate. Instead of this glass substrate, a semiconductor substrate can be used as the substrate. In this case, the surface may be coated with an insulating film.

【0016】次に、後述する表示画素信号電極上の任意
の位置に適当なエッチング方法により、下層のシリコン
活性層9への接続穴をあけ、その穴が埋まるようにシリ
コン活性層6を再度堆積させる。この時、あとで堆積す
る画素電極5の隣接距離が短い場合には、隣接画素同士
のノイズが問題となる可能性があるので、さらに、シリ
コン活性層を強誘電体同様に島状にエッチングすること
が望ましい(図中に記載なし)。
Next, a connection hole to the lower silicon active layer 9 is formed by an appropriate etching method at an arbitrary position on a display pixel signal electrode described later, and the silicon active layer 6 is deposited again so as to fill the hole. Let it. At this time, if the adjacent distance of the pixel electrode 5 to be deposited later is short, there is a possibility that noise between adjacent pixels may cause a problem. Therefore, the silicon active layer is further etched like an island like a ferroelectric. It is desirable (not shown in the figure).

【0017】さらに、シリコン活性層6上に、表示電極
5を画素毎に形成しアレイ基板が完成する。このアレイ
基板と対向電極3が形成された対向基板2を従来通りの
セル工程の組み立て、基板1、2間に液晶層4を介在さ
せる事によって液晶表示装置となる。
Further, the display electrodes 5 are formed for each pixel on the silicon active layer 6, and the array substrate is completed. The array substrate and the opposing substrate 2 on which the opposing electrode 3 is formed are assembled in a conventional cell process, and a liquid crystal layer 4 is interposed between the substrates 1 and 2 to form a liquid crystal display device.

【0018】図1では、強誘電体制御電極8、11、1
3は、最下層に配置した配線13とコンタクトホール内
に形成された配線8、11を介して電気的に接続してい
るが、単純に信号電極の配線に直交するように、シリコ
ン活性層6、9上に形成しても構わない。また、強誘電
体制御電極8、11、13は、液晶表示装置のアドレス
線或いはMOSトランジスタ100のゲート電極として
働く。信号電極10及び画素電極5はMOSトランジス
タ100のソース・ドレインとしても働く。図1のよう
な構成とした理由としては、シリコン活性層6、9がス
イッチ素子として動作する領域を限定するためのもの
で、寄生素子としての誤動作を防ぐためである。予想さ
れる寄生素子としては、図1では、強誘電体制御電極1
3とシリコン活性層6、9と信号電極10の間で形成さ
れる素子、強誘電体制御電極8、11、13とシリコン
活性層画素電極5との間で形成される素子等が予想され
る。対策としては、上述のごとく、シリコン活性層6、
9を表示画素毎に島状に形成して素子分離をはかること
がよいと考える。また、活性層6、9を島状に分離した
場合には、次工程でのプロセスの信頼性を考慮して、層
間絶縁膜を設ける等の工夫をすることで、素子動作の信
頼性も向上する。また、活性層6、9と強誘電体制御電
極8、11、13間はショットキ接合しており電流の流
れがある程度制限させているが、この間の絶縁を完全に
するために活性層6を形成する前に絶縁膜を一層設ける
事で確実に絶縁する事ができる。上述したゲート電極
は、櫛形状の歯の部分の間隔を変える事によってチャネ
ルに流れるキャリアの量を制御する事ができ、中間調の
表示範囲の制御を行う事ができる。
In FIG. 1, the ferroelectric control electrodes 8, 11, 1
3 is electrically connected to the wiring 13 disposed in the lowermost layer via the wirings 8 and 11 formed in the contact holes, but is simply connected to the silicon active layer 6 so as to be orthogonal to the signal electrode wiring. , 9 may be formed. The ferroelectric control electrodes 8, 11, and 13 function as an address line of the liquid crystal display device or a gate electrode of the MOS transistor 100. The signal electrode 10 and the pixel electrode 5 also function as the source / drain of the MOS transistor 100. The reason for adopting the configuration as shown in FIG. 1 is to limit the region where the silicon active layers 6 and 9 operate as switch elements, and to prevent malfunctions as parasitic elements. As the expected parasitic element, in FIG.
An element formed between 3 and the silicon active layers 6, 9 and the signal electrode 10 and an element formed between the ferroelectric control electrodes 8, 11, 13 and the silicon active layer pixel electrode 5 are expected. . As a countermeasure, as described above, the silicon active layer 6,
It is considered that it is better to form elements 9 in an island shape for each display pixel to achieve element isolation. When the active layers 6 and 9 are separated into islands, the reliability of element operation is improved by providing an interlayer insulating film in consideration of the reliability of the next process. I do. The active layers 6, 9 and the ferroelectric control electrodes 8, 11, 13 are Schottky-bonded to restrict the flow of current to some extent. By providing one layer of insulating film before the formation, it is possible to reliably insulate. The above-described gate electrode can control the amount of carriers flowing through the channel by changing the interval between the comb-shaped teeth, and can control the display range of halftone.

【0019】上述の配線基板1の作成は、使用する基板
材料の材質により使用可能な温度プロセスが異なる。例
えば、シリコンウエハを利用した場合には、ULSI技
術を利用できるために、その制御性、加工性、信頼性に
おいて高品質の配線基板を作れる。一方、a−SiTF
Tに代表される400℃程度のプロセスでは、大型ガラ
ス基板を使用できる利点がある。
The temperature process that can be used for manufacturing the above-described wiring board 1 differs depending on the material of the board material used. For example, when a silicon wafer is used, since the ULSI technology can be used, a high-quality wiring board can be manufactured with its controllability, processability, and reliability. On the other hand, a-SiTF
The process of about 400 ° C. represented by T has an advantage that a large glass substrate can be used.

【0020】また、現在注目されているポリシリコン・
プロセスは、大型のガラス基板上に高い移動度のTFT
素子を形成できるために脚光を浴びている。このプロセ
スは、a−Si薄膜を堆積、パターンニングしたのち
に、ELA(エキシマ・レーザ・アニーリング)工程に
より、多結晶化することで、高移動度のTFT素子を形
成できる。画素表示部のスイッチ素子に要求される移動
としては、〜10[V・s/cm2]の移動度で十分な
ため、製造プロセス中でELAを実施する工程時期を適
宜選択することで、素子特性の最適化がはかれる。
Further, polysilicon, which is currently attracting attention,
The process consists of a high mobility TFT on a large glass substrate
It is in the limelight to be able to form devices. In this process, a TFT having a high mobility can be formed by depositing and patterning an a-Si thin film and then polycrystallizing it by an ELA (excimer laser annealing) process. Since the mobility required for the switch element of the pixel display unit is a mobility of 10 to 10 V · s / cm 2, it is sufficient to appropriately select the process timing of performing the ELA in the manufacturing process. Is optimized.

【0021】ELA適用の簡単な方法として、2層目の
シリコン活性層の堆積後にELAを実施する。電極上の
シリコンは、金属電極の反射や熱の拡散により急激に冷
却されるために、結晶粒は微細となる。一方、貫通部を
通して下部シリコン層と接続した部分では、熱は深さ方
向に吸収され徐々に冷却さるために、結晶粒は電極上よ
りも大型化・均質化することになる。この結果、縦形の
TFTのチャネル部にあたる結晶粒の大型化・均質化が
実現できるためスイッチ素子の高性能化と、スイッチ素
子のチャネル部以外でのリーク特性を低く押さえること
が可能となる。
As a simple method of applying ELA, ELA is performed after the deposition of the second silicon active layer. Silicon on the electrode is rapidly cooled by reflection of metal electrodes and diffusion of heat, so that crystal grains become fine. On the other hand, in the portion connected to the lower silicon layer through the penetrating portion, heat is absorbed in the depth direction and gradually cooled, so that the crystal grains become larger and more homogenous than on the electrode. As a result, the size and homogeneity of the crystal grains corresponding to the channel portion of the vertical TFT can be realized, so that the performance of the switch element can be improved and the leakage characteristics of the switch element other than the channel portion can be suppressed low.

【0022】同様の効果をねらい、2層目のシリコン層
を堆積する前の強誘電体制御電極のパターンニング直後
にELAを実施する方法も考えられる。この方法では、
第1層シリコン層はp−Si化して、第二層のシリコン
層はa−Siのままになる。この工程では、第1層の電
界による電荷移動が、第2層と比較して容易であるた
め、電界あるいは電荷の制御が、第2層のa−Si層で
行えるようになる。よって、第2層シリコン層によるロ
スを低く押さえたスイッチ素子を形成できる。また、E
LAを実施するにあたり、通常は、基板面に対して垂直
にレーザ光を照射するが、第1、第2シリコン層を形成
する貫通する穴の大きさ形状とELAレーザ光の照射角
度を最適化することで、素子動作時のチャネル部の電界
分布をELA活性化の状態を分布させることで制御でき
る。
To achieve the same effect, a method of performing ELA immediately after patterning the ferroelectric control electrode before depositing the second silicon layer is also conceivable. in this way,
The first silicon layer becomes p-Si, and the second silicon layer remains a-Si. In this step, charge transfer by the electric field of the first layer is easier than that of the second layer, so that control of the electric field or electric charge can be performed by the a-Si layer of the second layer. Therefore, a switch element in which the loss due to the second silicon layer is suppressed to a low level can be formed. Also, E
When performing LA, the laser beam is normally irradiated perpendicularly to the substrate surface, but the size and shape of the through-holes forming the first and second silicon layers and the irradiation angle of the ELA laser beam are optimized. By doing so, it is possible to control the electric field distribution of the channel portion at the time of device operation by distributing the state of ELA activation.

【0023】本工程で作成された反射型の液晶表示装置
に組み込まれた縦型のMOS型トランジスタの特性を示
す。従来型の平置きのTFT(キャリアが基板表面と平
行方向に走るもの)では、図3(b)の通りドレイン電
圧での電流はドレイン電圧10〜15V程度で飽和して
しまうのオン・オフの2値制御に適しているがこの中間
状態で静止させるのは困難であるのに対して、今回形成
した素子では、図3(a)の通り、ドレイン電圧10〜
15V程度でもリニアに制御する事ができ、ドレイン電
圧による電流制御領域が広がっていることが分かる。以
上の事から、スイッチ素子を単なるオン・ オフのスイッ
チとしてではなく、多階調表示のために、電荷あるいは
分圧の制御を行うためには、図2に示す通りの素子特性
が必要となる。その点において、電荷あるいは電界制御
性を高めた本素子は、高い制御性を有しているといえ
る。
The characteristics of the vertical MOS transistor incorporated in the reflection type liquid crystal display device manufactured in this step will be described. In a conventional flat TFT (where the carrier runs in a direction parallel to the substrate surface), the current at the drain voltage is saturated at the drain voltage of about 10 to 15 V as shown in FIG. Although suitable for binary control, it is difficult to stop in this intermediate state, but in the element formed this time, as shown in FIG.
It can be seen that the voltage can be controlled linearly even at about 15 V, and the current control region based on the drain voltage is widened. From the above, it is not necessary to use the switch element as a simple on / off switch, but to control the charge or the partial voltage for multi-gradation display, the element characteristics shown in FIG. 2 are required. . In this regard, it can be said that this element having improved charge or electric field control has high controllability.

【0024】この様なスイッチング素子を液晶表示装置
の画素スイッチ素子に使用する事で画素電極への中間調
状態での充電量をフルにオンすることしかできなかった
従来のトランジスタに比べてその充電量を低減する事で
中間調表示状態での消費電力を低減する事ができる。
By using such a switching element as a pixel switch element of a liquid crystal display device, the charge amount of the pixel electrode in a halftone state can be only fully turned on compared to a conventional transistor which can only turn on fully. By reducing the amount, power consumption in the halftone display state can be reduced.

【0025】図1で説明した実施例1では、表示電極5
全面の下にスイッチ素子を形成した例を示した。これ
は、画素電極に反射金属電極を形成した、反射型表示装
置に適用した構造となっているためである。透過型表示
装置での実施を考えた場合、スイッチ素子を画素電極の
端部に配置することが考えられる。配置の例として、画
素電極の隅、四隅、1辺、周辺、中心等にスイッチ素子
を形成することが考えられる。この配置方法は、駆動電
流量・制御性(均一性)・動作安定性・プロセスの容易
性などの要求から決定されるが、この配置方法の反射型
装置への適用を妨げるものではない。
In the first embodiment described with reference to FIG.
An example in which a switch element is formed under the entire surface is shown. This is because the structure is applied to a reflective display device in which a reflective metal electrode is formed on a pixel electrode. In consideration of implementation in a transmissive display device, it is conceivable to dispose a switch element at an end of a pixel electrode. As an example of the arrangement, it is conceivable to form switch elements at the corners, four corners, one side, the periphery, the center, and the like of the pixel electrode. Although this arrangement method is determined based on requirements such as the amount of drive current, controllability (uniformity), operation stability, and easiness of process, it does not prevent application of this arrangement method to a reflection-type device.

【0026】図1では、反射電極として画素電極を設け
ているが、シリコン活性層および強誘電体制御電極を光
散乱あるいは吸収層として使用することも可能である。
画素電極を無くした場合には、貫通部から放出される電
気力線によって液晶の配向が決定される。そのため、貫
通部の間隔は、最低数十ミクロン以下の間隔である必要
がある。間隔を広げるためには、電気力線を均質化する
ために、シリコン活性層の最上部のみを軽くドーピング
することで低抵抗化し、液晶との界面を等電位面とする
ことで表示の均一性を確保できる。
In FIG. 1, a pixel electrode is provided as a reflection electrode. However, a silicon active layer and a ferroelectric control electrode can be used as a light scattering or absorption layer.
When the pixel electrode is eliminated, the orientation of the liquid crystal is determined by the lines of electric force emitted from the through portion. Therefore, the interval between the penetrating portions needs to be an interval of at least several tens of microns or less. In order to increase the spacing, the resistance is reduced by lightly doping only the top of the silicon active layer in order to homogenize the lines of electric force, and the uniformity of display is achieved by making the interface with the liquid crystal an equipotential surface. Can be secured.

【0027】以上では、具体的な液晶表示装置の構造、
配線基板の構成、作成工程に関して説明を行ったが、具
体的な回路構成および、駆動方法に関する説明を以下行
う。図1の1画素50の等価回路を図5に示す。パター
ンニングされた強誘電体層で形成される微小スイッチ素
子が、図の通りに並列接続された3端子素子521、5
22、523、524に相当する。これらの素子の出力
信号をまとめるように表示電極があり、対向電極に挟ま
れた液晶を駆動する。51は液晶容量である。
In the above, the specific structure of the liquid crystal display device has been described.
Although the configuration and the manufacturing process of the wiring board have been described, a specific circuit configuration and a driving method will be described below. FIG. 5 shows an equivalent circuit of one pixel 50 in FIG. Micro-switch elements formed of patterned ferroelectric layers are connected to three-terminal elements 521, 5
22, 523, and 524. A display electrode is provided to collect the output signals of these elements, and drives the liquid crystal sandwiched between the counter electrodes. 51 is a liquid crystal capacitance.

【0028】駆動信号の例を図4(a)に示す。スイッ
チ素子521、522、523、524の駆動信号は、
リセット信号とセット信号からなる。単純な構成として
は、リセット直後に新規の信号を書込み表示を行うこと
が一般的である。リセット信号は、図9のヒステリシス
曲線の点Cにあたるバイアス電圧と成るようなパルス
(Vfe−Vsig)を印加する。その後、強誘電体に
反対符号の電圧を印加することで、スイッチの開閉状況
を制御する。信号図4(b)と図4(c)の組み合わせ
でオン状態、図4(b)と図4(d)の組み合わせでオ
フ状態を設定できる。2値制御から、さらに多階調表示
を行うためには、ヒステリシス曲線の初期化が必要とな
る。これは、図4(a)に示すような減衰信号をリセッ
ト信号としてあらかじめ供給しておき、図9の曲線の原
点付近に特性をもどしておく。この初期化により、小信
号でのヒステリシスループによる多階調表示が可能とな
る。この強誘電体への信号書込みは、 数マイクロ秒、あ
るいは、それ以下の時間で可能と考えられ、スイッチ素
子を順次走査して、画素容量および、補助容量に信号を
書込む従来方式よりも高速に走査可能と考える。そのた
め、走査のあい間のブランキング期間で、リファレンス
信号としても利用されているVsig信号の変動に対す
る補正信号をこの期間(ブランキング期間)に印加する
ことが可能である。これは、映像信号によって、図5の
Vcomに対するVsigの実効電圧が、個々に異なる
ことで、 表示ムラが発生することを、補正信号入力によ
り均一化するもので、Vsig信号の実効電圧のアンバ
ランスによる表示ムラが補正可能である。補正方法とし
ては、基準電位と入力信号Vsigとの移動電荷量を一
定走査時間積分し、その積分電荷量に対応する電位をパ
ルスとして印加すればよい。
FIG. 4A shows an example of the drive signal. The drive signals of the switch elements 521, 522, 523, 524 are
It consists of a reset signal and a set signal. As a simple configuration, a new signal is generally written and displayed immediately after reset. As the reset signal, a pulse (Vfe-Vsig) that becomes a bias voltage corresponding to the point C of the hysteresis curve in FIG. 9 is applied. Thereafter, by applying a voltage of the opposite sign to the ferroelectric, the open / close state of the switch is controlled. Signals An ON state can be set by a combination of FIGS. 4B and 4C, and an OFF state can be set by a combination of FIGS. 4B and 4D. In order to perform multi-gradation display from binary control, it is necessary to initialize a hysteresis curve. In this case, an attenuation signal as shown in FIG. 4A is supplied in advance as a reset signal, and the characteristic is returned near the origin of the curve in FIG. This initialization enables multi-gradation display by a hysteresis loop with a small signal. It is thought that it is possible to write a signal to this ferroelectric in a few microseconds or less, and it is faster than the conventional method of sequentially scanning switch elements and writing signals to the pixel capacitance and auxiliary capacitance. It is considered that scanning is possible. Therefore, in a blanking period between scans, it is possible to apply a correction signal for the fluctuation of the Vsig signal also used as a reference signal during this period (blanking period). This is to make uniform the occurrence of display unevenness by inputting a correction signal, because the effective voltage of Vsig with respect to Vcom in FIG. 5 is different depending on the video signal, and by imbalance of the effective voltage of the Vsig signal. Display unevenness can be corrected. As a correction method, a moving charge amount between the reference potential and the input signal Vsig may be integrated for a fixed scanning time, and a potential corresponding to the integrated charge amount may be applied as a pulse.

【0029】以上の説明から分かるように、静止画表示
などでは、画素に設けたスイッチ素子へのリフレッシュ
のための再書込みは不要となる。また、従来のような、
液晶容量に並列接続した補助容量による駆動では、液晶
リフレッシュのために再書込みを行う必要があるため
に、「液晶容量+スイッチ素子容量+補助容量+アレイ
側配線容量」分の電荷移動を数μ秒で完了させる必要が
あった。一方、本表示装置では、「液晶容量+対向電極
側配線容量」分の電荷の移動のみで、その駆動周期も6
0Hz程度でよいことになる。消費電力Pは、駆動する
素子の容量C、書き込む信号電圧V、信号の周波数F
で、P=C×V×V×Fであるから、容量が約10分の
1、駆動周波数Fが約1000分1となることで、液晶
の交流駆動によるリフレッシュ時の消費電力は、理想的
には1万分の1に低減できる。
As can be understood from the above description, in a still image display or the like, rewriting for refreshing the switch element provided in the pixel becomes unnecessary. Also, like before,
In driving by an auxiliary capacitor connected in parallel to the liquid crystal capacitor, rewriting must be performed for liquid crystal refreshing. Therefore, the charge transfer for “liquid crystal capacitor + switch element capacitance + auxiliary capacitance + array side wiring capacitance” is several μm. Needed to be completed in seconds. On the other hand, in the present display device, only the movement of the charges corresponding to “liquid crystal capacitance + opposite electrode side wiring capacitance” causes the driving cycle to be 6
About 0 Hz is sufficient. The power consumption P is the capacitance C of the element to be driven, the signal voltage V to be written, and the frequency F of the signal.
Since P = C × V × V × F, the power consumption at the time of refreshing by AC driving of the liquid crystal is ideal because the capacitance is about 1/10 and the driving frequency F is about 1 / 1,000. Can be reduced by a factor of 10,000.

【0030】本実施例によれば、本発明によれば、対向
電極ありは、信号電極より供給される交流駆動信号を無
段階で制御するスイッチ素子を表示画素毎に設け、印加
される駆動信号の電荷移動量あるいは電界を制御するこ
とで多階調表示を実現し、かつ、リフレッシュ不要な場
合には、スイッチ素子の走査、信号再書込みを不要とし
たことで、消費電力を大幅に低減した表示装置を実現で
きる。また、対向電極ありは、信号電極より供給される
交流駆動信号を無段階で制御するスイッチ素子を表示画
素毎に設け、印加される駆動信号の電荷移動量あるいは
電界を制御することで多階調表示を実現し、かつ、リフ
レッシュ不要な場合には、スイッチ素子の走査、信号再
書込みを不要としたことで、中間調表示状態での消費電
力を大幅に低減した表示装置を実現できる。
According to the present embodiment, according to the present invention, when there is a counter electrode, a switch element for continuously controlling an AC drive signal supplied from a signal electrode is provided for each display pixel. By controlling the amount of electric charge transferred or the electric field, multi-gradation display is realized, and when refreshing is not required, scanning of the switch element and rewriting of signals are not required, greatly reducing power consumption. A display device can be realized. In addition, when there is a counter electrode, a switch element that continuously controls an AC drive signal supplied from a signal electrode is provided for each display pixel, and a charge transfer amount or an electric field of an applied drive signal is controlled to achieve multi-gradation. When display is realized and refreshing is not required, scanning of switch elements and signal rewriting are not required, thereby realizing a display device in which power consumption in a halftone display state is significantly reduced.

【0031】(実施例2)次に、実施例2を説明する。
以下の実施例では、実施例1と同一な製造方法、駆動方
法等に関しては説明を省略する。
(Embodiment 2) Next, Embodiment 2 will be described.
In the following embodiments, description of the same manufacturing method, driving method, and the like as in the first embodiment will be omitted.

【0032】図2は、ゲート電極に相当する強誘電体制
御電極31に大きなテーパ角を持たせることで、 ELA
活性化によるチャネル部の制御を行った例である。チャ
ネル領域は、ちょうど制御電極31上の半導体層のテー
パ部分32にあたるために十分なELA活性化が行われ
ず、信号電極30、画素電極25の接続部34のみがE
LA活性化されることになる。テーパ部分のみが、a−
Si層32として残されることで、強誘電体膜への信号
書込みは、信号電極からp−Si(多結晶)層部分34
を通して電荷の注入が可能となる。そして、書き込んだ
電荷(強誘電体)は、移動度が低い反面、オフリーク電
流が非常に小さいa−Si(アモルファス)層32がス
イッチ素子として動作するために、高性能なメモリ型ス
イッチ素子となる。22は対向基板、23は対向電極、
24は液晶層、26は層間絶縁膜、33は強誘電体膜で
ある。図2では、スイッチ素子200の両側に信号電極
30を設け、スイッチ素子(チャネル部分がa−Si
(アモルファス)層32)の信号書込み能力を高めた
が、片側のみ信号電極を形成しても構わない。本スイッ
チ素子の構造は、ゲート電極の側壁部分に形成される非
ELA部32をスイッチ素子のチャネル部としたことを
特長としており、チャネルにより制御される間隔を狭め
ることで、 画素電極なしでも、液晶に対して電荷・電界
を与えることが可能となる。
FIG. 2 shows that a large taper angle is given to the ferroelectric control electrode 31 corresponding to the gate electrode, so that the ELA
This is an example in which the channel section is controlled by activation. In the channel region, the ELA activation is not sufficiently performed because the taper portion 32 of the semiconductor layer just on the control electrode 31 is activated, and only the connection portion 34 between the signal electrode 30 and the pixel electrode 25 is E-type.
LA will be activated. Only the tapered part is a-
By being left as the Si layer 32, signal writing to the ferroelectric film is performed from the signal electrode to the p-Si (polycrystalline) layer portion 34.
Through which the electric charge can be injected. The written charge (ferroelectric) has a low mobility, but the a-Si (amorphous) layer 32 with a very small off-leakage current operates as a switch element, so that it becomes a high-performance memory switch element. . 22 is a counter substrate, 23 is a counter electrode,
24 is a liquid crystal layer, 26 is an interlayer insulating film, and 33 is a ferroelectric film. In FIG. 2, the signal electrodes 30 are provided on both sides of the switch element 200, and the switch element (the channel portion is a-Si
Although the signal writing capability of the (amorphous) layer 32) is enhanced, a signal electrode may be formed on only one side. The structure of the present switch element is characterized in that the non-ELA part 32 formed on the side wall part of the gate electrode is used as a channel part of the switch element. By narrowing the interval controlled by the channel, even without a pixel electrode, It is possible to apply a charge and an electric field to the liquid crystal.

【0033】以上、レーザ光照射方法で、シリコン層の
最適化が図られことを示したが、強誘電体の膜質の改質
も同時に実現できるために、上部電極を含めたELA方
法で、素子性能をさらに向上させることが可能である。
以上の実施例2の液晶表示装置についても、その他の効
果については、実施例1と同一の効果を奏する事ができ
る。
As described above, it has been shown that the silicon layer can be optimized by the laser beam irradiation method. However, since the modification of the ferroelectric film quality can be realized at the same time, the ELA method including the upper electrode is used for the device. It is possible to further improve the performance.
As for the other effects, the same effects as those of the first embodiment can be obtained also in the liquid crystal display device of the second embodiment.

【0034】(実施例3)更に、実施例3について説明
する。この実施例では、液晶表示装置全体の構成として
は実施例1と同様であるので、ここではその特徴的部分
である等価回路、駆動方法等を中心に説明する。駆動信
号の対称性と任意位置のリフレッシュ駆動を実現した回
路例を図6に示す。図中の601、602は、図5の破
線部の回路50と同等の回路となっており、強誘電体の
保持電荷により制御されるスイッチ素子により、液晶に
印加される電荷あるいは電界が制御されている。
(Embodiment 3) Further, Embodiment 3 will be described. In this embodiment, since the configuration of the entire liquid crystal display device is the same as that of the first embodiment, the following description focuses on the characteristic circuits, such as the equivalent circuit and the driving method. FIG. 6 shows a circuit example that realizes the symmetry of the drive signal and the refresh drive at an arbitrary position. Reference numerals 601 and 602 in the figure are equivalent to the circuit 50 indicated by the broken line in FIG. 5, and the charge or electric field applied to the liquid crystal is controlled by the switch element controlled by the charge held by the ferroelectric. ing.

【0035】実施例1では、対向電極は、シート状の電
極となっていたが、図6の表示装置では、対向電極は、
強誘電体制御電極の配線に直交する方向に櫛形状に配線
が形成される。配線は、各表示画素上に対応するように
配置されている。動作は、図5で示したメモリ素子書込
み動作に類似の動作となるが、601、602内の画素
スイッチ素子への書込み信号の書込み精度を高めるため
に、スイッチ素子611、612を追加し、601、6
02選択時のみにスイッチが閉じて、所定の強誘電体制
御電圧が加わるように走査信号Vfe1、Vfe2を選
択し、書込み時以外では、解放状態とすることで、選択
時以外に強誘電体制御信号が601、602に印加され
ないようにした。また、スイッチ613は、601、6
02へ制御信号の書込み時には、解放状態となり、60
1、602が独立制御可能とした。制御信号書込み後に
は、スイッチ613を閉じて液晶への駆動信号を供給可
能とする。液晶駆動信号は、Vcom1、Vcom2に
矩形信号を供給することで表示を行うが、低消費電力化
を目的した場合には、GNDを対称軸とした、対称矩形
波を供給することが望ましい。スイッチ素子611、6
12は、同一の制御信号あるいは、信号の論理否定(N
OT)を使用することで駆動可能である。図6の例で
は、素子特性の対称性を重視した回路構成となってお
り、1つの液晶容量に対して、1対のメモリ型表示素子
を対応させているが、さらに回路を簡略化すると、図7
の構成が可能となる。図7の回路は、602に相当する
回路を液晶容量73のみにし、602に相当する回路以
外の回路を71で示した回路で、電荷あるいは、電界の
制御を601回路内のスイッチ素子により行っている。
72は液晶層に交流を印加するトランジスタである。
In the first embodiment, the counter electrode is a sheet-like electrode. However, in the display device shown in FIG.
Wiring is formed in a comb shape in a direction orthogonal to the wiring of the ferroelectric control electrode. The wiring is arranged so as to correspond to each display pixel. The operation is similar to the memory element write operation shown in FIG. 5, but switch elements 611 and 612 are added to increase the write accuracy of the write signal to the pixel switch elements in 601 and 602, and 601. , 6
02, the switches are closed only when selected, and the scanning signals Vfe1 and Vfe2 are selected so that a predetermined ferroelectric control voltage is applied. The signal was not applied to 601 and 602. In addition, the switch 613 is
02 when the control signal is written,
1, 602 can be independently controlled. After writing the control signal, the switch 613 is closed so that a drive signal can be supplied to the liquid crystal. The liquid crystal drive signal is displayed by supplying a rectangular signal to Vcom1 and Vcom2, but in order to reduce power consumption, it is desirable to supply a symmetric rectangular wave with GND as a symmetric axis. Switch elements 611, 6
12 is the same control signal or the logical NOT of the signal (N
It can be driven by using OT). In the example of FIG. 6, the circuit configuration emphasizes the symmetry of the element characteristics, and a pair of memory type display elements is associated with one liquid crystal capacitor. FIG.
Is possible. In the circuit of FIG. 7, a circuit corresponding to 602 is only the liquid crystal capacitor 73, and a circuit other than the circuit corresponding to 602 is a circuit indicated by 71. The charge or electric field is controlled by a switch element in the 601 circuit. I have.
Reference numeral 72 denotes a transistor for applying an alternating current to the liquid crystal layer.

【0036】液晶の駆動信号は、図6の回路の駆動と同
様にVcom1、Vcom2に対称な矩形波を供給する
ことで行う。図7の回路動作をさらに、簡略化して記述
すると図8の通りで、強誘電体に保持された電界(電
荷)で制御されるスイッチ素子811とそのスイッチ素
子の保持状態のリフレッシュタイミングを制御するスイ
ッチ812により成る。82が実施例1で説明した縦型
のMOS型トランジスタである。図中のVfe1で制御
されるスイッチ83は、オン・オフ制御のスイッチでよ
い。以上の実施例においても、その他の効果は、実施例
1と同様の効果を奏する事ができる。
The driving signal for the liquid crystal is supplied by supplying a symmetrical rectangular wave to Vcom1 and Vcom2, similarly to the driving of the circuit of FIG. 7 is a more simplified description of the circuit operation of FIG. 7, and as shown in FIG. 8, the switch element 811 controlled by the electric field (charge) held in the ferroelectric and the refresh timing of the holding state of the switch element are controlled. It comprises a switch 812. Reference numeral 82 denotes the vertical MOS transistor described in the first embodiment. The switch 83 controlled by Vfe1 in the figure may be an on / off control switch. In the above embodiment, other effects can be the same as those of the first embodiment.

【0037】[0037]

【発明の効果】上記構成によって、本発明は、中間調表
示状態での消費電力を低減する事ができる。
According to the above configuration, the present invention can reduce the power consumption in the halftone display state.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1を示す断面図FIG. 1 is a sectional view showing a first embodiment of the present invention.

【図2】本発明の実施例2の断面図FIG. 2 is a sectional view of a second embodiment of the present invention.

【図3】本発明の実施例1を説明する図FIG. 3 is a diagram illustrating a first embodiment of the present invention.

【図4】本発明の実施例1の動作を説明する図FIG. 4 is a diagram for explaining the operation of the first embodiment of the present invention;

【図5】本発明の実施例1の1画素の等価回路図FIG. 5 is an equivalent circuit diagram of one pixel according to the first embodiment of the present invention.

【図6】本発明の実施例3の等価回路図FIG. 6 is an equivalent circuit diagram of Embodiment 3 of the present invention.

【図7】本発明の実施例3を説明する図FIG. 7 illustrates a third embodiment of the present invention.

【図8】本発明の実施例3を説明する図FIG. 8 is a diagram illustrating a third embodiment of the present invention.

【図9】強誘電液晶の特性を説明する図FIG. 9 illustrates characteristics of a ferroelectric liquid crystal.

【図10】従来の液晶表示装置を説明する図FIG. 10 illustrates a conventional liquid crystal display device.

【図11】従来の液晶表示装置を説明する図FIG. 11 illustrates a conventional liquid crystal display device.

【図12】従来の液晶表示装置を説明する図FIG. 12 illustrates a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1、2 基板 3 対向電極 4 液晶層 5 画素電極 6 シリコン活性層 7 強誘電体膜 8、11、13強誘電体制御電極 9 シリコン活性層 10 信号電極 12 層間絶縁膜 DESCRIPTION OF SYMBOLS 1, 2 Substrate 3 Counter electrode 4 Liquid crystal layer 5 Pixel electrode 6 Silicon active layer 7 Ferroelectric film 8, 11, 13 Ferroelectric control electrode 9 Silicon active layer 10 Signal electrode 12 Interlayer insulating film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】表面が絶縁性を呈する基板と、この基板上
に形成されゲート絶縁膜に強誘電体を使用したMOS型
トランジスタと、このMOS型トランジスタによって電
荷の注入量を制御される画素電極と、この画素電極と対
向する対向電極と、この対向電極と画素電極間に形成さ
れる液晶層とを有する強誘電体を使用した液晶表示装置
において、前記MOS型トランジスタは、前記基板上に
形成した半導体層の膜厚方向にキャリアを走らせる縦型
構造である事を特徴とする強誘電体を使用した液晶表示
装置。
1. A substrate having an insulating surface, a MOS transistor formed on the substrate and using a ferroelectric material for a gate insulating film, and a pixel electrode whose charge injection amount is controlled by the MOS transistor. And a liquid crystal display device using a ferroelectric material having a counter electrode facing the pixel electrode and a liquid crystal layer formed between the counter electrode and the pixel electrode, wherein the MOS transistor is formed on the substrate. A liquid crystal display device using a ferroelectric material, wherein the liquid crystal display device has a vertical structure in which carriers run in the thickness direction of the formed semiconductor layer.
【請求項2】表面が絶縁性を呈する基板と、この基板上
に形成されゲート絶縁膜に強誘電体を使用したMOS型
トランジスタと、このMOS型トランジスタによって電
荷の注入量を制御される画素電極と、この画素電極と対
向する対向電極と、この対向電極と画素電極間に形成さ
れる液晶層とを有する強誘電体を使用した液晶表示装置
において、前記MOS型トランジスタは、前記基板上に
形成した第1の半導体膜と、この第1の半導体膜上に形
成された櫛形状のゲート絶縁膜と、このゲート絶縁膜上
に形成された櫛形状のゲート電極と、前記ゲート絶縁膜
及びゲート電極を覆う第2の半導体膜とを有し、前記第
1の半導体層の膜厚方向にキャリアを走らせる事を特徴
とする強誘電体を使用した液晶表示装置。
2. A substrate having an insulating surface, a MOS transistor formed on the substrate and using a ferroelectric for a gate insulating film, and a pixel electrode whose charge injection amount is controlled by the MOS transistor. And a liquid crystal display device using a ferroelectric material having a counter electrode facing the pixel electrode and a liquid crystal layer formed between the counter electrode and the pixel electrode, wherein the MOS transistor is formed on the substrate. A first semiconductor film, a comb-shaped gate insulating film formed on the first semiconductor film, a comb-shaped gate electrode formed on the gate insulating film, the gate insulating film and the gate electrode And a second semiconductor film covering the first semiconductor layer, wherein carriers run in a thickness direction of the first semiconductor layer.
【請求項3】前記ゲート電極は、櫛形状の歯の部分の間
隔を変える事によって前記キャリアの量を制御する事を
特徴とする請求項2に記載の強誘電体を使用した液晶表
示装置。
3. The liquid crystal display device using a ferroelectric according to claim 2, wherein the gate electrode controls the amount of the carrier by changing the interval between the comb-shaped teeth.
【請求項4】前記ゲート電極と前記第2の半導体膜は、
絶縁膜で電気的に絶縁されている事を特徴とする請求項
2に記載の強誘電体を使用した液晶表示装置。
4. The semiconductor device according to claim 1, wherein the gate electrode and the second semiconductor film are
3. The liquid crystal display device according to claim 2, wherein the liquid crystal display device is electrically insulated by an insulating film.
JP10720098A 1998-04-17 1998-04-17 Liquid crystal display device utilizing ferroelectric substance Pending JPH11305257A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10720098A JPH11305257A (en) 1998-04-17 1998-04-17 Liquid crystal display device utilizing ferroelectric substance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10720098A JPH11305257A (en) 1998-04-17 1998-04-17 Liquid crystal display device utilizing ferroelectric substance

Publications (1)

Publication Number Publication Date
JPH11305257A true JPH11305257A (en) 1999-11-05

Family

ID=14453030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10720098A Pending JPH11305257A (en) 1998-04-17 1998-04-17 Liquid crystal display device utilizing ferroelectric substance

Country Status (1)

Country Link
JP (1) JPH11305257A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012130A (en) * 2005-06-29 2007-01-18 Toppan Printing Co Ltd Method and device for recording to ferroelectric layer
JP2009516229A (en) * 2005-11-16 2009-04-16 ポリマー、ビジョン、リミテッド Method for addressing an active matrix display with pixels based on ferroelectric thin film transistors
JP2012013591A (en) * 2010-07-02 2012-01-19 Hioki Ee Corp Apparatus and method for measuring electrostatic capacity
TWI426334B (en) * 2010-12-27 2014-02-11 Au Optronics Corp Thin film transistor array substrate and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012130A (en) * 2005-06-29 2007-01-18 Toppan Printing Co Ltd Method and device for recording to ferroelectric layer
JP4572756B2 (en) * 2005-06-29 2010-11-04 凸版印刷株式会社 Recording method to ferroelectric layer and recording device to ferroelectric layer
JP2009516229A (en) * 2005-11-16 2009-04-16 ポリマー、ビジョン、リミテッド Method for addressing an active matrix display with pixels based on ferroelectric thin film transistors
JP2012013591A (en) * 2010-07-02 2012-01-19 Hioki Ee Corp Apparatus and method for measuring electrostatic capacity
TWI426334B (en) * 2010-12-27 2014-02-11 Au Optronics Corp Thin film transistor array substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5986724A (en) Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
US4621260A (en) Thin-film transistor circuit
US4409724A (en) Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
KR100284948B1 (en) Active Matrix Liquid Crystal Display
JP3774352B2 (en) Liquid crystal display
JP2009098587A (en) Liquid crystal display device
JPH11305257A (en) Liquid crystal display device utilizing ferroelectric substance
JP3081966B2 (en) Frame thinning gradation drive light valve device
JP4748441B2 (en) Electrophoretic display device, manufacturing method thereof, and electronic apparatus
JPH09243999A (en) Liquid crystal display device
JPH0611729A (en) Liquid crystal display device and its production
US7038644B2 (en) Apparatus for applying OFF-state stress to P-MOS device
JP2755683B2 (en) Active matrix liquid crystal display
JPH1068972A (en) Electro-optical device
TWI282030B (en) Liquid crystal display device and method of driving the same
JP3281763B2 (en) Driving method of liquid crystal display device
JP2002297060A (en) Active matrix type display device
JP2000131713A (en) Liquid crystal display device
JPH10240164A (en) Driving circuit integrated type display device
JP3319562B2 (en) Liquid crystal display
JP2509017B2 (en) Active matrix liquid crystal display device
JP2852899B2 (en) Method for manufacturing thin film transistor
JP4726291B2 (en) Flat panel display
JP3207760B2 (en) Semiconductor device and image display device using the same
JP2002023180A (en) Flat display device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050816