JPH11305213A - Plasma address display device - Google Patents

Plasma address display device

Info

Publication number
JPH11305213A
JPH11305213A JP10253147A JP25314798A JPH11305213A JP H11305213 A JPH11305213 A JP H11305213A JP 10253147 A JP10253147 A JP 10253147A JP 25314798 A JP25314798 A JP 25314798A JP H11305213 A JPH11305213 A JP H11305213A
Authority
JP
Japan
Prior art keywords
scanning
discharge channel
image data
discharge
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10253147A
Other languages
Japanese (ja)
Inventor
Masayasu Hayashi
正健 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10253147A priority Critical patent/JPH11305213A/en
Priority to US09/386,219 priority patent/US6614411B2/en
Priority to NL1012955A priority patent/NL1012955C2/en
Priority to KR1019990037776A priority patent/KR100649037B1/en
Publication of JPH11305213A publication Critical patent/JPH11305213A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a high aperature ratio and high resolution for the plasma address display device. SOLUTION: The plasma address display device is constituted of a flat panel 0, a scanning circuit 22 and a signal circuit 21. The flat panel 0 has laminated structure obtained by mutually laminating a plasma cell having scanning electrodes X0 to Xn arrayed like rows and a display cell having signal electrodes Y0 to Ym arrayed like columns. The scanning circuit 22 successively impresses selective pulses to the scanning electrodes X0 to Xn to scan the display cell. The signal circuit 21 supplies image data to the signal electrodes Y0 to Ym synchronously with scanning to write the image data in each of scanning lines 51, 52. Row-like discharge channels 5 which are mutually separated are formed on the plasma cell, gas to be discharged is contained in each discharge channel 5 and plural scanning electrodes X are allocated to each discharge channel 5. The circuit 22 impresses selection pulses to the scanning electrodes X1, X2 allocated to one discharge channel 5 to discharge electricity and two scanning lines 51, 52 are formed on one discharge channel 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は表示セル及びプラズ
マセルを重ねたフラットパネルと周辺の回路とを有する
プラズマアドレス表示装置に関する。より詳しくは、プ
ラズマセルに形成される走査線の高解像度化技術に関す
る。
[0001] 1. Field of the Invention [0002] The present invention relates to a plasma addressed display device having a flat panel on which a display cell and a plasma cell are stacked, and peripheral circuits. More specifically, the present invention relates to a technique for increasing the resolution of a scanning line formed in a plasma cell.

【0002】[0002]

【従来の技術】プラズマアドレス表示装置は例えば特開
平4−265931号公報に開示されており、図6にそ
の構造を示す。図示するように、プラズマアドレス表示
装置は表示セル1とプラズマセル2と両者の間に介在す
る共通の中間シート3とからなるフラットパネル構造を
有する。中間シート3は極薄の板ガラス等からなりマイ
クロシートと呼ばれている。プラズマセル2は中間シー
ト3に接合した下側のガラス基板4から構成されてお
り、両者の空隙に放電可能な気体が封入されている。下
側のガラス基板4の内表面にはストライプ状の走査電極
が形成されている。これらの走査電極は各々アノードA
及びカソードKとして機能する。アノードA及びカソー
ドKを一対ずつ区切るように、隔壁7が形成されてお
り、放電可能な気体が封入された空隙を分割して放電チ
ャネル5を構成する。隣り合う放電チャネル5は隔壁7
によって互いに隔絶されている。この隔壁7はスクリー
ン印刷法により印刷焼成でき、その頂部が中間シート3
の一面側に当接している。一対の隔壁7で囲まれた放電
チャネル5内で、アノードAとカソードKとの間にプラ
ズマ放電を発生させる。尚、中間シート3と下側のガラ
ス基板4はガラスフリット等により互いに接合してい
る。
2. Description of the Related Art A plasma addressed display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 4-265931, and its structure is shown in FIG. As shown, the plasma addressed display device has a flat panel structure including a display cell 1, a plasma cell 2, and a common intermediate sheet 3 interposed between the display cell 1 and the plasma cell 2. The intermediate sheet 3 is made of an extremely thin plate glass or the like and is called a micro sheet. The plasma cell 2 is composed of a lower glass substrate 4 bonded to the intermediate sheet 3, and a gas that can be discharged is sealed in a gap between the two. On the inner surface of the lower glass substrate 4, scanning electrodes in the form of stripes are formed. Each of these scan electrodes is an anode A
And functions as a cathode K. A partition wall 7 is formed so as to partition the anode A and the cathode K one by one, and a gap filled with a dischargeable gas is divided to form a discharge channel 5. Adjacent discharge channels 5 are barrier ribs 7
Are isolated from each other. The partition wall 7 can be printed and fired by a screen printing method, and the top portion is the intermediate sheet 3.
Abuts on one side. A plasma discharge is generated between the anode A and the cathode K in the discharge channel 5 surrounded by the pair of partition walls 7. The intermediate sheet 3 and the lower glass substrate 4 are joined to each other by a glass frit or the like.

【0003】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は中間
シート3の他面側に所定の間隙を介してシール材等によ
り接着されており、間隙には電気光学物質として液晶9
が封入されている。上側のガラス基板8の内表面には信
号電極Yが形成されている。この信号電極Yと放電チャ
ネル5の交差部にマトリクス状の画素が形成される。
又、ガラス基板8の内表面にはカラーフィルタ13も設
けてあり、各画素に例えばRGB3原色を割り当てる。
係る構成を有するフラットパネルは透過型であり、例え
ばプラズマセル2が入射側に位置し、表示セル1が出射
側に位置する。又、バックライト12がプラズマセル2
側に取り付けられている。
On the other hand, the display cell 1 is configured using a transparent upper glass substrate 8. The glass substrate 8 is adhered to the other surface of the intermediate sheet 3 with a sealing material or the like via a predetermined gap.
Is enclosed. A signal electrode Y is formed on the inner surface of the upper glass substrate 8. Matrix pixels are formed at the intersections of the signal electrodes Y and the discharge channels 5.
A color filter 13 is also provided on the inner surface of the glass substrate 8, and for example, three primary colors of RGB are assigned to each pixel.
The flat panel having such a configuration is of a transmission type, for example, in which the plasma cell 2 is located on the incident side and the display cell 1 is located on the emitting side. The backlight 12 is connected to the plasma cell 2.
Attached to the side.

【0004】係る構成を有するプラズマアドレス表示装
置では、プラズマ放電が行われる行状の放電チャネル5
を線順次で切り換え走査するとともに、この走査に同期
して表示セル1側の列状信号電極Yに画像データを印加
することにより表示駆動が行われる。放電チャネル5内
にプラズマ放電が発生すると内部はほぼ一様にアノード
電位になり、1走査線毎の画素選択が行われる。即ち、
1本の放電チャネル5は一本の走査線に対応し、サンプ
リングスイッチとして機能する。プラズマサンプリング
スイッチが導通した状態で各画素に画像データが印加さ
れると、サンプリングが行われ画素の点灯若しくは消灯
が制御できる。プラズマサンプリングスイッチが非導通
状態になった後画像データはそのまま画素内に保持され
る。即ち、表示セル1は画像データに応じてバックライ
ト12からの入射光を出射光に変調し画像表示を行な
う。
In the plasma addressed display device having such a configuration, a row-shaped discharge channel 5 where plasma discharge is performed is provided.
Are switched line-sequentially and scanning is performed, and display driving is performed by applying image data to the column-shaped signal electrodes Y on the display cell 1 side in synchronization with the scanning. When a plasma discharge is generated in the discharge channel 5, the inside becomes almost uniformly at the anode potential, and pixel selection is performed for each scanning line. That is,
One discharge channel 5 corresponds to one scanning line and functions as a sampling switch. When image data is applied to each pixel while the plasma sampling switch is turned on, sampling is performed and lighting or extinguishing of the pixel can be controlled. After the plasma sampling switch is turned off, the image data is held in the pixel as it is. That is, the display cell 1 performs image display by modulating incident light from the backlight 12 into outgoing light in accordance with image data.

【0005】図7は画素を2個だけ切り取って示した模
式図である。この図においては、理解を容易にするため
に2本の信号電極Y1,Y2と1本のカソードK1と1
本のアノードA1のみが示されている。個々の画素11
は、信号電極Y1,Y2と、液晶9と、中間シート3
と、放電チャネルとからなる積層構造を有している。放
電チャネルはプラズマ放電中ほぼ実質的にアノード電位
に接続される。この状態で各信号電極Y1,Y2に画像
データを印加すると液晶9及び中間シート3に電荷が注
入される。一方、プラズマ放電が終了すると放電チャネ
ルが絶縁状態に戻るため浮遊電位となり、注入された電
荷は各画素11に保持される。所謂サンプリングホール
ド動作が行われている。従って、放電チャネルは個々の
画素11に設けられた個々のサンプリングスイッチング
素子として機能するので模式的にスイッチングシンボル
S1を用いて表されている。一方、信号電極Y1,Y2
と放電チャネルとの間に保持された液晶9及び中間シー
ト3は、サンプリングキャパシタとして機能する。線順
次走査によりサンプリングスイッチS1が導通状態にな
ると画像データがサンプリングキャパシタに書き込ま
れ、データ電圧レベルに応じて各画素の点灯或いは消灯
動作が行われる。サンプリングスイッチS1が非導通状
態になった後にもデータ電圧はサンプリングキャパシタ
に保持され、表示装置のアクティブマトリクス動作が行
われる。尚、実際に液晶9に印加される実効電圧は中間
シート3との容量分割により決定される。
FIG. 7 is a schematic diagram showing only two pixels cut out. In this figure, for ease of understanding, two signal electrodes Y1 and Y2 and one cathode K1 and 1
Only the book anode A1 is shown. Individual pixels 11
Are the signal electrodes Y1, Y2, the liquid crystal 9, the intermediate sheet 3
And a discharge channel. The discharge channel is substantially connected to the anode potential during the plasma discharge. When image data is applied to each of the signal electrodes Y1 and Y2 in this state, charges are injected into the liquid crystal 9 and the intermediate sheet 3. On the other hand, when the plasma discharge ends, the discharge channel returns to the insulating state, and becomes a floating potential, and the injected charge is held in each pixel 11. A so-called sampling hold operation is performed. Accordingly, the discharge channels function as individual sampling switching elements provided in the individual pixels 11, and are thus schematically represented using the switching symbols S1. On the other hand, the signal electrodes Y1, Y2
The liquid crystal 9 and the intermediate sheet 3 held between the and the discharge channel function as a sampling capacitor. When the sampling switch S1 is turned on by line-sequential scanning, the image data is written into the sampling capacitor, and each pixel is turned on or off according to the data voltage level. Even after the sampling switch S1 is turned off, the data voltage is held in the sampling capacitor, and the active matrix operation of the display device is performed. Note that the effective voltage actually applied to the liquid crystal 9 is determined by the capacitance division with the intermediate sheet 3.

【0006】[0006]

【発明が解決しようとする課題】上述した構造を有する
プラズマアドレス表示装置においては、画像の解像度を
高くする場合行列配置した画素の高密度化を図る必要が
ある。水平方向(行方向)に画素を微細化するためには
列状信号電極の線幅を細くすればよい。又、垂直方向
(列方向)に画素を微細化するには、行状放電チャネル
の配列ピッチを短くすればよい。しかしながら、個々の
放電チャネルは隔壁により互いに隔絶されている。加工
技術の観点から隔壁の厚みを極端に薄くすることは困難
であり、機械的な強度等を確保するために最低限の厚み
が決まっている。このため、放電チャネルの配列ピッチ
を小さくすると相対的に隔壁の厚みが占める部分が大き
くなるため、実際に光が透過する開口の面積が犠牲にな
る。換言すると、放電チャネルの本数即ち走査線の本数
が増える程パネルの開口率が低下してしまう。又、隔壁
はある程度の高さ寸法があるため、斜めから入射した光
線を遮ることになる。従って、隔壁の配列ピッチが短く
なる程、斜め方向の入射光線が遮られる割合が大きくな
り、観察者から見た場合の視角が狭くなってしまう。
In the plasma addressed display device having the above-described structure, it is necessary to increase the density of pixels arranged in a matrix when increasing the resolution of an image. In order to reduce the size of pixels in the horizontal direction (row direction), the line width of the columnar signal electrodes may be reduced. Further, in order to make the pixels finer in the vertical direction (column direction), the arrangement pitch of the row discharge channels may be reduced. However, the individual discharge channels are separated from each other by partition walls. From the viewpoint of processing technology, it is difficult to make the thickness of the partition extremely thin, and the minimum thickness is determined in order to secure mechanical strength and the like. For this reason, when the arrangement pitch of the discharge channels is reduced, the portion occupied by the thickness of the partition wall becomes relatively large, and the area of the aperture through which light actually passes is sacrificed. In other words, as the number of discharge channels, that is, the number of scanning lines increases, the aperture ratio of the panel decreases. Further, since the partition walls have a certain height, they block light rays incident obliquely. Therefore, as the arrangement pitch of the partition walls becomes shorter, the ratio of obstruction of incident light rays becomes larger, and the viewing angle when viewed from an observer becomes narrower.

【0007】プラズマアドレス表示装置の高精細化を行
う場合、隔壁や走査電極の作製プロセスの制限が存在
し、どうしても開口率が低下する。この結果、ディスプ
レイとしての明るさが不十分になる。これを補うため、
バックライトの発光量を大きくすると、消費電力の増大
化に繋がる。又、隔壁及び電極構造を微細化して形成す
ると、どうしても欠陥の発生率が大きくなり、生産性と
開口率の両立が困難である。例えば、図8に示したプラ
ズマセルの構造では、放電チャネル5は配列ピッチPが
1000μmで形成されている。隔壁7の幅寸法は20
0μmで、アノードA及びカソードKの幅寸法は夫々2
00μmである。従って、図示したパネルの開口率は1
−(200+200+200)/1000=0.4で、
40%となる。配列ピッチPを1000μmから700
μmに微細化すると、開口率は1−(200+200+
200)/700=0.14で、14%にまで低下して
しまう。この場合、アノードAやカソードKの電極幅を
細くすればある程度開口率を高くできる。しかしなが
ら、電極幅を狭くすると、断線等が生じ歩留り低下を招
くとともに、生産性が著しく低下する。本発明はこの様
な従来の技術の課題を解決することを目的とする。
When the definition of a plasma addressed display device is increased, there is a limitation in a process of manufacturing a partition and a scanning electrode, and the aperture ratio is inevitably reduced. As a result, the brightness of the display becomes insufficient. To make up for this,
Increasing the amount of light emitted from the backlight leads to an increase in power consumption. In addition, when the partition and the electrode structure are miniaturized and formed, the generation rate of defects is inevitably increased, and it is difficult to achieve both the productivity and the aperture ratio. For example, in the structure of the plasma cell shown in FIG. 8, the discharge channels 5 are formed with an arrangement pitch P of 1000 μm. The width dimension of the partition 7 is 20
0 μm, and the width of the anode A and the width of the cathode K are 2
00 μm. Therefore, the aperture ratio of the illustrated panel is 1
− (200 + 200 + 200) /1000=0.4,
It becomes 40%. Arrangement pitch P from 1000 μm to 700
When the size is reduced to μm, the aperture ratio becomes 1− (200 + 200 +
200) /700=0.14, which is reduced to 14%. In this case, the aperture ratio can be increased to some extent by reducing the electrode width of the anode A and the cathode K. However, when the electrode width is reduced, disconnection or the like is caused to cause a decrease in yield, and productivity is significantly reduced. An object of the present invention is to solve such problems of the conventional technology.

【0008】[0008]

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に係
る第一のプラズマアドレス表示装置は基本的な構成とし
て、フラットパネルと走査回路と信号回路とを備えてい
る。フラットパネルは行状に配した走査電極を有するプ
ラズマセル及び列状に配した信号電極を有する表示セル
を互いに重ねた積層構造となっている。走査回路は該走
査電極に順次選択パルスを印加して該表示パネルの走査
を行なう。信号回路は該走査に同期して該信号電極に画
像データを供給し、各走査線毎に画像データを書き込
む。前記プラズマセルは、互いに隔絶された行状の放電
チャネルが形成されている。各放電チャネルには放電可
能な気体が含まれているとともに、複数本の走査電極が
割り当てられている。特徴事項として、前記走査回路
は、1本の放電チャネルに割り当てられた複数本の走査
電極に順次選択パルスを印加して放電を発生させ、複数
本の走査線を1本の放電チャネルに形成する。好ましく
は、前記信号回路は、1本の放電チャネルに属する複数
本の走査線に対して同極性の画像データを書き込み、隣
りの放電チャネルに属する走査線に対して逆極性の画像
データを書き込んで、表示セルの交流駆動を行なう。一
実施態様では、前記放電チャネルは、行状の空間を形成
する一対の隔壁と、各隔壁の下部に配された走査電極
と、該空間内で両側の該走査電極の中間に配された中央
走査電極とからなる。1本分の走査線が一方の隔壁の下
部に配された走査電極と中央走査電極との間に規定さ
れ、他の1本分の走査線が他方の隔壁の下部に配された
走査電極と中央走査電極との間に規定される。この場
合、前記走査回路は、中央走査電極に選択パルスを印加
して該放電チャネルのほぼ全体に放電を発生させ、次い
で他方の隔壁の下部に配された走査電極に選択パルスを
印加して該放電チャネルのほぼ半分に放電を発生させる
ことにより、別の半分と併せて2本分の走査線を1本の
放電チャネルに形成する。
Means for Solving the Problems In order to solve the above-mentioned problems of the prior art, the following measures have been taken. That is, the first plasma addressed display device according to the present invention includes a flat panel, a scanning circuit, and a signal circuit as a basic configuration. The flat panel has a stacked structure in which a plasma cell having scanning electrodes arranged in rows and a display cell having signal electrodes arranged in columns are stacked on each other. The scanning circuit scans the display panel by sequentially applying a selection pulse to the scanning electrodes. The signal circuit supplies image data to the signal electrode in synchronization with the scanning, and writes the image data for each scanning line. The plasma cell has row-shaped discharge channels isolated from each other. Each discharge channel contains a gas that can be discharged, and is assigned a plurality of scan electrodes. As a characteristic feature, the scanning circuit sequentially applies a selection pulse to a plurality of scan electrodes assigned to one discharge channel to generate a discharge, and forms a plurality of scan lines in one discharge channel. . Preferably, the signal circuit writes image data of the same polarity to a plurality of scan lines belonging to one discharge channel, and writes image data of the opposite polarity to scan lines belonging to an adjacent discharge channel. , The display cell is driven by AC. In one embodiment, the discharge channel includes a pair of partition walls forming a row-like space, a scan electrode disposed below each partition wall, and a central scan disposed between the scan electrodes on both sides in the space. And electrodes. One scanning line is defined between the scanning electrode disposed below one partition and the central scanning electrode, and the other scanning line is disposed between the scanning electrode disposed below the other partition and the central scanning electrode. It is defined between the center scan electrode and the center scan electrode. In this case, the scanning circuit applies a selection pulse to the central scanning electrode to generate a discharge in substantially the entire discharge channel, and then applies a selection pulse to the scanning electrode arranged below the other partition to apply the selection pulse. By generating a discharge in almost half of the discharge channel, two scan lines are formed in one discharge channel together with the other half.

【0009】本発明に係る第二のプラズマアドレス表示
装置は基本的な構成として、フラットパネルと走査回路
と信号回路とを備えている。フラットパネルは行状に配
した走査電極を有するプラズマセル及び列状に配した信
号電極を有する表示セルを互いに重ねた積層構造となっ
ている。走査回路は該走査電極に順次選択パルスを印加
して該表示パネルの走査を行なう。信号回路は該走査に
同期して該信号電極に画像データを供給し、各走査線毎
に画像データを書き込む。係る構成において、前記プラ
ズマセルには互いに隔絶された行状の放電チャネルが形
成されている。各放電チャネルには放電可能な気体が含
まれているとともに、アノード及びカソードとして機能
する走査電極が割り当てられている。特徴事項として、
前記走査回路は、1本の放電チャネルに割り当てられた
走査電極に選択パルスを印加してアノードとカソードの
間に放電を発生させ、放電後の過渡状態を利用して仮想
的な複数本の走査線を一本の放電チャネルに形成する。
前記信号回路は、放電後の過渡状態に合わせて該信号電
極に画像データを供給し、複数本の走査線に別々の画像
データを書き込む。好ましくは、前記信号回路は、一本
の放電チャネルに属する複数本の走査線に対して同極性
の画像データを書き込み、隣りの放電チャネルに属する
複数本の走査線に対して逆極性の画像データを書き込ん
で表示セルの交流駆動を行なう。一実施態様では、前記
放電チャネルは、行状の空間を形成する一対の隔壁と、
各隔壁の下部に配され各々アノード及びカソードとして
機能する走査電極とからなり、各放電チャネルに含まれ
る二本の走査線は、該一対の隔壁の中間を境にして互い
に空間分割されている。他の実施態様では、前記放電チ
ャネルは、該一対の隔壁の中間に沿って追加の走査電極
を備えており、アノードとカソードの間の放電を補助す
る。別の実施態様では、前記放電チャネルは、行状の空
間を形成する一対の隔壁と、両隔壁の間に配されアノー
ド及びカソードとして機能する一対の走査電極とからな
り、各放電チャネルに含まれる二本の走査線は、該一対
の走査電極の中間を境にして互いに空間分割されてい
る。
[0009] The second plasma addressed display device according to the present invention comprises, as a basic configuration, a flat panel, a scanning circuit, and a signal circuit. The flat panel has a stacked structure in which a plasma cell having scanning electrodes arranged in rows and a display cell having signal electrodes arranged in columns are stacked on each other. The scanning circuit scans the display panel by sequentially applying a selection pulse to the scanning electrodes. The signal circuit supplies image data to the signal electrode in synchronization with the scanning, and writes the image data for each scanning line. In such a configuration, the plasma cells are formed with row-shaped discharge channels isolated from each other. Each discharge channel contains a gas that can be discharged, and is assigned a scan electrode that functions as an anode and a cathode. As a feature,
The scan circuit applies a selection pulse to a scan electrode assigned to one discharge channel to generate a discharge between the anode and the cathode, and uses a transient state after the discharge to scan a plurality of virtual scans. A line is formed in one discharge channel.
The signal circuit supplies image data to the signal electrode in accordance with a transient state after discharging, and writes different image data to a plurality of scanning lines. Preferably, the signal circuit writes image data of the same polarity to a plurality of scanning lines belonging to one discharge channel, and writes image data of the opposite polarity to a plurality of scanning lines belonging to an adjacent discharge channel. Is written to perform AC driving of the display cell. In one embodiment, the discharge channel has a pair of partition walls forming a row-like space,
It consists of scanning electrodes arranged below each partition and functioning as an anode and a cathode, respectively. Two scanning lines included in each discharge channel are space-divided from each other at the middle of the pair of partitions. In another embodiment, the discharge channel includes an additional scan electrode along the middle of the pair of partitions to assist discharge between the anode and the cathode. In another embodiment, the discharge channel includes a pair of partition walls forming a row-like space and a pair of scan electrodes disposed between the partition walls and functioning as an anode and a cathode. The scanning lines are space-divided from each other at the middle of the pair of scanning electrodes.

【0010】本発明によれば、プラズマアドレス表示装
置において、互いに隔絶された放電チャネルのなかに少
くとも二本の走査線を形成して、表示セルを駆動してい
る。従来に比べ、走査線密度が少くとも2倍になるた
め、その分画素の高精細化が可能になる。逆の観点から
すると、従来と同じ画素密度でよい場合には、放電チャ
ネルの配列ピッチを少くとも2倍にすることができる。
この結果、生産性や開口率の向上を達成することが可能
となる。
According to the present invention, in a plasma addressed display device, at least two scanning lines are formed in discharge channels separated from each other to drive display cells. Since the scanning line density is at least twice as large as that of the related art, the definition of pixels can be increased accordingly. From the opposite viewpoint, when the same pixel density as in the related art is sufficient, the arrangement pitch of the discharge channels can be at least doubled.
As a result, it is possible to achieve an improvement in productivity and an aperture ratio.

【0011】[0011]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明に係るプラズ
マアドレス表示装置の第一実施形態を示す模式図であ
り、(A)は構成を示す断面図、(B)は動作を示すタ
イミングチャート、(C)は同じく動作を示す説明図で
ある。本発明に係るプラズマアドレス表示装置は、基本
的に、フラットパネルと周辺の走査回路及び信号回路と
で構成されている。(A)はフラットパネルの構造を表
している。図示するように、フラットパネルは表示セル
1とプラズマセル2とを両者の間に介在する共通の中間
シート3により互いに重ねた積層構造となっている。プ
ラズマセル2は中間シート3に接合した下側のガラス基
板4から構成されており、両者の空間に放電可能な気体
(例えばキセノンガス又はネオンガス)が封入されてい
る。下側のガラス基板4の内表面にはストライプ状の走
査電極Xが形成されている。走査電極Xは交互に太さが
異なっており、図では太い方の走査電極をX0,X2,
X4,……で表し、細い方の走査電極をX1,X3,…
…で表している。太幅の走査電極X0,X2,X4……
に沿って、その直上に隔壁7が形成されており、放電可
能な気体が封入された空間を分割して放電チャネル5を
構成する。この隔壁7はスクリーン印刷法により印刷焼
成でき、その頂部が中間シート3の一面側に当接してい
る。図示するように、隣り合う放電チャネル5は隔壁7
によって互いに隔てられている。係る構成により、1本
の放電チャネル5に対して丁度2本の走査電極Xが割り
当てられていることになる。例えば、ある1本の放電チ
ャネル5には走査電極X1,X2が割り当てられ、その
隣りの放電チャネル5には走査電極X3,X4が割り当
てられる。
Embodiments of the present invention will be described below in detail with reference to the drawings. 1A and 1B are schematic views showing a first embodiment of a plasma addressed display device according to the present invention, wherein FIG. 1A is a cross-sectional view showing a configuration, FIG. 1B is a timing chart showing an operation, and FIG. FIG. The plasma addressed display device according to the present invention basically includes a flat panel, a peripheral scanning circuit and a signal circuit. (A) shows the structure of the flat panel. As shown in the figure, the flat panel has a laminated structure in which a display cell 1 and a plasma cell 2 are overlapped by a common intermediate sheet 3 interposed therebetween. The plasma cell 2 is composed of a lower glass substrate 4 joined to the intermediate sheet 3, and a dischargeable gas (for example, xenon gas or neon gas) is sealed in the space between the two. On the inner surface of the lower glass substrate 4, a scanning electrode X in a stripe shape is formed. The scan electrodes X are alternately different in thickness. In the figure, the thicker scan electrodes are denoted by X0, X2,
X4,..., And the narrower scanning electrodes are represented by X1, X3,.
It is represented by ... Wide scanning electrodes X0, X2, X4 ...
A partition wall 7 is formed immediately above the partition wall, and a space filled with a dischargeable gas is divided to form a discharge channel 5. The partition walls 7 can be printed and fired by a screen printing method, and the tops thereof are in contact with one surface of the intermediate sheet 3. As shown in FIG.
Are separated from each other. With such a configuration, just two scan electrodes X are assigned to one discharge channel 5. For example, scan electrodes X1 and X2 are assigned to a certain discharge channel 5, and scan electrodes X3 and X4 are assigned to a discharge channel 5 adjacent thereto.

【0012】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は中間
シート3の他面側に所定の間隙を介してシール材等によ
り接着されており、間隙には電気光学物質として液晶9
が封入されている。上側のガラス基板8の内表面には信
号電極Yが形成されている。この信号電極Yと放電チャ
ネル5の交差部にマトリクス状の画素が形成される。
又、ガラス基板8の内表面にはカラーフィルタ13も設
けてあり、各画素に例えばRGB3原色を割り当てる。
係る構成を有するフラットパネルは透過型であり、例え
ばプラズマセル2が入射側に位置し、表示セル1が出射
側に位置する。又、バックライト12がプラズマセル2
側に取り付けられている。
On the other hand, the display cell 1 is constituted by using a transparent upper glass substrate 8. The glass substrate 8 is adhered to the other surface of the intermediate sheet 3 with a sealing material or the like via a predetermined gap.
Is enclosed. A signal electrode Y is formed on the inner surface of the upper glass substrate 8. Matrix pixels are formed at the intersections of the signal electrodes Y and the discharge channels 5.
A color filter 13 is also provided on the inner surface of the glass substrate 8, and for example, three primary colors of RGB are assigned to each pixel.
The flat panel having such a configuration is of a transmission type, for example, in which the plasma cell 2 is located on the incident side and the display cell 1 is located on the emitting side. The backlight 12 is connected to the plasma cell 2.
Attached to the side.

【0013】次に(B)に示すように、周辺の走査回路
は、走査電極X0,X1,X2,X3,X4,……に対
して順次選択パルスを印加する。各選択パルスは接地電
位に対して負極性となっている。図示の例では、0番目
のタイミング(丸囲みの数字で表わす、以下同様)で、
走査電極X0に選択パルスを印加し、1番目のタイミン
グで走査電極X1に選択パルスを印加し、2番目のタイ
ミングで走査電極X2に選択パルスを印加し、3番目の
タイミングで走査電極X3に選択パルスを印加し、4番
目のタイミングで走査電極X4に選択パルスを印加して
いる。以下同様に、各走査電極Xに対して順次選択パル
スを印加していく。一方、周辺の信号回路は、全ての信
号電極Yに対して走査回路と同期しながら画像データを
供給する。図示の例では、0番目のタイミングで負極性
の画像データを供給し、1番目及び2番目のタイミング
で夫々正極性の画像データを供給し、3番目及び4番目
のタイミングで夫々負極性の画像データを供給してい
る。以下同様にして、信号電極Yに対し画像データを印
加していく。
Next, as shown in (B), the peripheral scanning circuit sequentially applies a selection pulse to the scanning electrodes X0, X1, X2, X3, X4,... Each selection pulse has a negative polarity with respect to the ground potential. In the illustrated example, at the 0th timing (represented by a circled number, the same applies hereinafter),
A selection pulse is applied to the scanning electrode X0, a selection pulse is applied to the scanning electrode X1 at the first timing, a selection pulse is applied to the scanning electrode X2 at the second timing, and a selection is applied to the scanning electrode X3 at the third timing. A pulse is applied, and a selection pulse is applied to the scan electrode X4 at the fourth timing. Hereinafter, similarly, a selection pulse is sequentially applied to each scanning electrode X. On the other hand, the peripheral signal circuits supply image data to all the signal electrodes Y in synchronization with the scanning circuit. In the illustrated example, negative image data is supplied at the 0th timing, positive image data is supplied at the 1st and 2nd timings, and negative image data is supplied at the 3rd and 4th timings. Supplying data. Hereinafter, similarly, the image data is applied to the signal electrode Y.

【0014】0番目のタイミングでは、走査電極X0に
印加された選択パルスが接地レベルに復帰した時点で、
各信号電極Yに供給された負極性の画像データがサンプ
リングされ、1走査線分の画素に書き込まれる。但し、
実際にはプラズマ中に含まれる準安定粒子等の影響によ
り、データ書き込みは選択パルスと同時にならず、Mで
示すディケイが現われる。このディケイ部分でも画像デ
ータの書き込みが行われる。逆に、このディケイを利用
することで、画像データの書き込み量を調整可能であ
る。例えば、矢印Cで示すように、選択パルスの位相を
画像データに対して相対的に前に移動すると、書き込み
量或いは書き込み範囲を調整可能である。続いて1番目
のタイミングでは、走査電極X1に印加した選択パルス
が接地レベルに復帰する時点で、信号電極Yに印加され
た正極性の画像データがサンプリングされることにな
る。以下同様に、2番目,3番目,4番目の各タイミン
グで、画像データが夫々サンプリングされていく。
At the 0th timing, when the selection pulse applied to the scan electrode X0 returns to the ground level,
The negative image data supplied to each signal electrode Y is sampled and written to the pixels for one scanning line. However,
Actually, due to the influence of metastable particles and the like included in the plasma, data writing does not occur simultaneously with the selection pulse, and a decay indicated by M appears. Image data is also written in this decay portion. Conversely, by using this decay, the amount of image data written can be adjusted. For example, as shown by an arrow C, when the phase of the selection pulse is moved relatively ahead of the image data, the writing amount or the writing range can be adjusted. Subsequently, at the first timing, when the selection pulse applied to the scan electrode X1 returns to the ground level, the image data of the positive polarity applied to the signal electrode Y is sampled. Similarly, at the second, third, and fourth timings, the image data is sampled.

【0015】(C)は、0番目,1番目及び2番目のタ
イミングにおける放電チャネルの変化を経時的に示した
模式図である。まず、0番目のタイミングでは、一方の
隔壁7の直下に位置する走査電極X0に選択パルスが印
加される。この結果、走査電極X0の両側に位置する接
地レベルにある一対の走査電極との間でプラズマ放電が
発生する。図では、このプラズマ放電をハッチングで表
している。中央に位置する放電チャネル5に着目する
と、このプラズマ放電により着目放電チャネル5の左半
分がアノード電位となり、1本の走査線を形成する。こ
の走査線上の画素に負極性の画像データが書き込まれる
ことになる。但し、この負極性の画像データは本来中央
の放電チャネル5に割り当てられたものではなく、その
左側に位置する放電チャネルに割り当てられたものであ
る。次に、1番目のタイミングに移行すると、中央の走
査電極X1に選択パルスが印加され、その両側の走査電
極X0,X2との間でプラズマ放電が発生する。この結
果、2本の走査線が形成され、各々に正極性の画像デー
タが書き込まれることになる。即ち、0番目のタイミン
グで1本目の走査線に書き込まれた負極性の画像データ
は、1番目のタイミングで直ちに正極性の画像データに
書き換えられることになる。この正極性の画像データ
が、1本目の走査線に割り当てられた本来の画像データ
である。続いて2番目のタイミングに移行すると、走査
電極X2に選択パルスが印加され、その両側に位置する
走査電極との間でプラズマ放電が発生する。中央の放電
チャネル5に着目すると、走査電極X1とX2との間で
プラズマ放電が発生し、2本目の走査線が形成される。
この走査線に対して次の正極性の画像データが書き込ま
れる。即ち、1番目のタイミングで2本目の走査線に書
き込まれた正極性の画像データは、2番目のタイミング
で次の本来の正極性の画像データに書き換えられること
になる。中央の走査電極X1に選択パルスを印加した場
合、プラズマ放電は放電チャネル5全体に広がるのに対
し、隔壁7の直下に位置する走査電極X0,X2に選択
パルスを印加した場合、放電チャネル5のほぼ半分の部
分にプラズマ放電が発生する。このため、1番目のタイ
ミングで1本目の走査線に書き込まれた画像データは2
番目のタイミングに移行してもそのまま保存される一
方、2本目の走査線に書き込まれた画像データは2番目
のタイミングで本来の画像データに書き換えられること
になる。以上の説明から明らかなように、同一の放電チ
ャネルに属する2本の走査線には、同極性の画像データ
が書き込まれる。例えば、中央の放電チャネル5では、
左右2本の走査線に夫々正極性の画像データが書き込ま
れる。又、隣りの放電チャネルに属する走査線には、逆
極性(負極性)の画像データが書き込まれる。但し、本
発明はこれに限られるものではなく、同一の放電チャネ
ル内で左右2本の走査線に夫々反対極性の画像データを
書き込むことも勿論可能である。但し、この場合には表
示セルの液晶内で正極性から負極性に移行する境界が存
在し、この部分の透過率が問題となる場合もある。
FIG. 3C is a schematic diagram showing changes in the discharge channel at the 0th, 1st, and 2nd timings with time. First, at the 0th timing, a selection pulse is applied to the scan electrode X0 located immediately below one partition 7. As a result, a plasma discharge is generated between the pair of scanning electrodes at the ground level located on both sides of the scanning electrode X0. In the figure, this plasma discharge is indicated by hatching. Focusing on the discharge channel 5 located at the center, the left half of the discharge channel 5 of interest becomes an anode potential due to the plasma discharge, thereby forming one scanning line. The negative image data is written to the pixels on the scanning line. However, the negative image data is not originally assigned to the central discharge channel 5, but is assigned to the discharge channel located on the left side thereof. Next, at the first timing, a selection pulse is applied to the central scan electrode X1, and a plasma discharge is generated between the scan electrodes X0 and X2 on both sides of the select pulse. As a result, two scanning lines are formed, and image data of positive polarity is written into each of the two scanning lines. That is, the negative image data written to the first scanning line at the 0th timing is immediately rewritten to the positive image data at the 1st timing. This positive polarity image data is the original image data assigned to the first scanning line. Subsequently, at the second timing, a selection pulse is applied to the scan electrode X2, and a plasma discharge occurs between the scan electrode X2 and the scan electrodes located on both sides thereof. Focusing on the central discharge channel 5, a plasma discharge is generated between the scan electrodes X1 and X2, and a second scan line is formed.
The next positive image data is written to this scanning line. That is, the positive polarity image data written to the second scanning line at the first timing is rewritten to the next original positive polarity image data at the second timing. When a selection pulse is applied to the central scan electrode X1, the plasma discharge spreads over the entire discharge channel 5, whereas when a selection pulse is applied to the scan electrodes X0 and X2 located immediately below the partition wall 7, the discharge channel 5 Plasma discharge occurs in almost half of the area. Therefore, the image data written to the first scanning line at the first timing is 2
The image data written to the second scanning line is saved as it is at the second timing, and the original image data is rewritten at the second timing. As is clear from the above description, image data of the same polarity is written to two scanning lines belonging to the same discharge channel. For example, in the central discharge channel 5,
Positive image data is written to each of the left and right scanning lines. Further, image data of the opposite polarity (negative polarity) is written to the scanning line belonging to the adjacent discharge channel. However, the present invention is not limited to this, and it is of course possible to write image data of opposite polarities to the left and right scanning lines in the same discharge channel. However, in this case, there is a boundary where the polarity shifts from the positive polarity to the negative polarity in the liquid crystal of the display cell, and the transmittance of this portion may become a problem.

【0016】図2は、画像データの書き込み結果を模式
的に表した説明図であり、(A)は本発明に対応し、
(B)は図6に示した従来例に対応している。(A)に
示すように、走査電極X1,X2が割り当てられた放電
チャネル5には1本目の走査線に1番目の画像データが
書き込まれ、2本目の走査線に2番目の画像データが書
き込まれる。1番目及び2番目の画像データはとも正極
性である。1本の走査線の配列ピッチがPで表されてい
る。1本の放電チャネル5は二本の走査線を含んでいる
ため、配列ピッチは2Pとなる。又、走査電極X3,X
4が割り当てられた隣りの放電チャネル5では、1本目
の走査線に3番目の画像データが書き込まれ、2本目の
走査線に4番目の画像データが書き込まれる。3番目及
び4番目の画像データは夫々負極性である。以下同様
に、放電チャネル1本毎に二本の走査線分の画像データ
が書き込まれる。ところで、1番目及び2番目の画像デ
ータが書き込まれた放電チャネル5に着目すると、両画
像データの境界は可能な限り、中央走査電極X1の直上
と一致するように制御することが好ましい。1番目及び
2番目の画像データの境界は、図1の(B)を参照して
説明したように、選択パルスと画像データの位相関係を
調節することで、最適な位置に移動可能である。又、放
電電流や放電可能な気体の圧力を調整することで、両デ
ータの境界を最適な位置に移動させることも可能であ
る。
FIG. 2 is an explanatory view schematically showing a result of writing image data. FIG. 2A corresponds to the present invention,
(B) corresponds to the conventional example shown in FIG. As shown in (A), in the discharge channel 5 to which the scan electrodes X1 and X2 are assigned, the first image data is written in the first scan line, and the second image data is written in the second scan line. It is. The first and second image data have positive polarity. The arrangement pitch of one scanning line is represented by P. Since one discharge channel 5 includes two scanning lines, the arrangement pitch is 2P. Also, the scanning electrodes X3, X
In the adjacent discharge channel 5 to which 4 is assigned, the third image data is written to the first scanning line, and the fourth image data is written to the second scanning line. The third and fourth image data have negative polarity, respectively. Similarly, image data for two scanning lines is written for each discharge channel. By the way, focusing on the discharge channel 5 on which the first and second image data are written, it is preferable that the boundary between the two image data is controlled as much as possible to coincide with the position immediately above the central scanning electrode X1. As described with reference to FIG. 1B, the boundary between the first and second image data can be moved to an optimum position by adjusting the phase relationship between the selection pulse and the image data. Also, by adjusting the discharge current and the pressure of the gas that can be discharged, the boundary between the two data can be moved to an optimum position.

【0017】一方、図2の(B)に示すように、従来例
では、1本の放電チャネル5に一本の走査線が割り当て
られている。この1本の走査線は一対のアノードA及び
カソードKで構成されている。走査線密度を本発明と同
等にした場合、放電チャネル5の配列ピッチPは本発明
の2分の1となる。(A)と(B)を比較すれば明らか
なように、本発明では隔壁7の本数を従来に比べ半分に
することができる。又、走査電極の本数も半分にするこ
とが可能である。結果として、生産性の向上や開口率の
向上を達成することが可能になる。又、隔壁7は視野角
を遮る要因となるので、なるべく本数は少なくした方が
よい。この点、(A)に示す本発明の構造は、(B)に
示す従来の構造に比べ、隔壁7の本数が半減するため、
画面の視野角が広がる。
On the other hand, as shown in FIG. 2B, in the conventional example, one scanning line is allocated to one discharge channel 5. This one scanning line includes a pair of an anode A and a cathode K. When the scanning line density is equal to that of the present invention, the arrangement pitch P of the discharge channels 5 is one half that of the present invention. As is clear from comparison between (A) and (B), in the present invention, the number of the partition walls 7 can be halved compared to the conventional case. Further, the number of scanning electrodes can be reduced to half. As a result, it is possible to improve the productivity and the aperture ratio. In addition, since the barrier ribs 7 block the viewing angle, the number of the barrier ribs should be reduced as much as possible. In this regard, in the structure of the present invention shown in (A), the number of the partition walls 7 is halved compared to the conventional structure shown in (B).
The viewing angle of the screen increases.

【0018】図3は、本発明の第一実施形態に係るプラ
ズマアドレス表示装置の全体構成を示す模式的な回路図
である。図示するように、本プラズマアドレス表示装置
は基本的に、パネル0と信号回路21と走査回路22と
制御回路23とから構成されている。パネル0は行状に
配した走査電極X0乃至Xnを有するプラズマセル及び
列状に配した信号電極Y0乃至Ymを有する表示セルを
互いに重ねた積層構造となっている。走査回路22は走
査電極X0乃至Xnに順次選択パルスを印加して表示セ
ルの走査を行なう。信号回路21は上述した走査に同期
して信号電極Y0乃至Ymに画像データを供給し、各走
査線51,52毎に画像データを書き込む。制御回路2
3は信号回路21及び走査回路22の同期制御を行な
う。前述したように、プラズマセルは、互いに隔絶され
た行状の放電チャネル5が形成されており、各放電チャ
ネル5には放電可能な気体が含まれているとともに複数
本の走査電極が割り当てられている。走査回路22は、
1本の放電チャネル5に割り当てられた複数本の走査電
極(例えば、X1及びX2)に順次選択パルスを印加し
て放電を発生させ、少くとも2本の走査線51,52を
一本の放電チャネル5に形成する。好ましくは、信号回
路21は、1本の放電チャネル5に属する複数本の走査
線51,52に対して同極性の画像データを書き込み、
隣りの放電チャネルに属する走査線に対して逆極性の画
像データを書き込んで、表示セルの交流駆動を行なう。
FIG. 3 is a schematic circuit diagram showing the entire configuration of the plasma addressed display device according to the first embodiment of the present invention. As shown in the figure, the present plasma address display device basically includes a panel 0, a signal circuit 21, a scanning circuit 22, and a control circuit 23. The panel 0 has a stacked structure in which plasma cells having scanning electrodes X0 to Xn arranged in rows and display cells having signal electrodes Y0 to Ym arranged in columns are stacked on each other. The scanning circuit 22 sequentially applies a selection pulse to the scanning electrodes X0 to Xn to scan the display cells. The signal circuit 21 supplies image data to the signal electrodes Y0 to Ym in synchronization with the above-described scanning, and writes the image data for each of the scanning lines 51 and 52. Control circuit 2
Numeral 3 controls the synchronization of the signal circuit 21 and the scanning circuit 22. As described above, the plasma cell has the row-shaped discharge channels 5 separated from each other, and each discharge channel 5 contains a dischargeable gas and is assigned a plurality of scan electrodes. . The scanning circuit 22
A selection pulse is sequentially applied to a plurality of scan electrodes (for example, X1 and X2) assigned to one discharge channel 5 to generate a discharge, and at least two scan lines 51 and 52 are discharged by one discharge. Formed in channel 5. Preferably, the signal circuit 21 writes image data of the same polarity to a plurality of scanning lines 51 and 52 belonging to one discharge channel 5,
The AC drive of the display cell is performed by writing the image data of the opposite polarity to the scanning line belonging to the adjacent discharge channel.

【0019】具体例では、放電チャネル5は、行状の空
間を形成する一対の隔壁と、各隔壁の下部に配された走
査電極(例えばX0,X2)と、この空間内で両側の走
査電極X0,X2の中間に配された中央走査電極X1と
からなる。1本分の走査線51が一方の隔壁の下部に配
された走査電極X0と中央走査電極X1との間に規定さ
れ、他の1本分の走査線52が、他方の隔壁の下部に配
された走査電極X2と中央走査電極X1との間に規定さ
れている。この場合、走査回路22は、中央走査電極X
1に選択パルスを印加して放電チャネル5のほぼ全体に
放電を発生させ、次いで他方の隔壁の下部に配された走
査電極X2に選択パルスを印加して該放電チャネル5の
ほぼ半分に放電を発生させることにより、別の半分と併
せて二本分の走査線51,52を一本の放電チャネル5
に形成する。
In a specific example, the discharge channel 5 is composed of a pair of partitions forming a row-like space, scanning electrodes (for example, X0 and X2) disposed below each partition, and scanning electrodes X0 on both sides in this space. , X2 and a central scanning electrode X1 arranged in the middle of the scanning electrodes. One scanning line 51 is defined between the scanning electrode X0 and the central scanning electrode X1 disposed below one partition, and the other scanning line 52 is disposed below the other partition. Between the scan electrode X2 and the center scan electrode X1. In this case, the scanning circuit 22 includes the central scanning electrode X
1 to generate a discharge in substantially the entire discharge channel 5, and then apply a selection pulse to the scan electrode X2 disposed under the other partition to discharge substantially half of the discharge channel 5. This causes the two scanning lines 51 and 52 to be combined with the other half to form one discharge channel 5.
Formed.

【0020】図4は、本発明に係るプラズマアドレス表
示装置の第二実施形態を示す模式図であり、1本の放電
チャネルに3本の走査線を割り当てた例である。図の一
番上に示すように、1本の放電チャネル5には3本の走
査電極X1,X2,X3が配され、隣りの放電チャネル
5には同じく3本の走査電極X4,X5及びX6が配さ
れている。1番目のタイミングでは、X1に選択パルス
が印加される。この結果、1本目の放電チャネル5内に
プラズマ放電が発生し、2本の走査線51及び52が同
時に形成される。2番目のタイミングに移ると、X2に
選択パルスが印加され、隣り合う走査電極X1,X3と
の間で局部的にプラズマ放電が発生する。この結果、2
本の走査線52及び53が形成される。従って、1番目
のタイミングで走査線52に書き込まれた画像データは
2番目のタイミングで直ちに書き換えられるが、走査線
51に書き込まれた画像データは本来のデータとしてそ
のまま保存される。次に3番目のタイミングに移行する
と、走査電極X3に選択パルスが印加され、隣り合う走
査電極X2,X4との間でプラズマ放電が発生する。1
本目の放電チャネル5に着目すると、このプラズマ放電
により3番目の走査線53が再び形成されることにな
る。従って、2番目のタイミングで走査線53に書き込
まれた画像データは、3番目のタイミングで直ちに書き
換えられることになるが、走査線52に書き込まれた画
像データは本来のデータとしてそのまま保存されること
になる。以上により、1本の放電チャネル5に、3本の
走査線51,52,53が順次形成され、対応する画像
データが書き込まれることになる。
FIG. 4 is a schematic diagram showing a second embodiment of the plasma addressed display device according to the present invention, in which three scanning lines are assigned to one discharge channel. As shown at the top of the figure, one scan channel 5 is provided with three scan electrodes X1, X2 and X3, and the next discharge channel 5 is also provided with three scan electrodes X4, X5 and X6. Is arranged. At the first timing, a selection pulse is applied to X1. As a result, plasma discharge is generated in the first discharge channel 5, and two scanning lines 51 and 52 are formed at the same time. At the second timing, a selection pulse is applied to X2, and a plasma discharge is locally generated between the adjacent scan electrodes X1 and X3. As a result, 2
The scanning lines 52 and 53 are formed. Therefore, the image data written to the scanning line 52 at the first timing is immediately rewritten at the second timing, but the image data written to the scanning line 51 is preserved as original data. Next, at the third timing, a selection pulse is applied to the scan electrode X3, and a plasma discharge occurs between the adjacent scan electrodes X2 and X4. 1
Focusing on the first discharge channel 5, the third scan line 53 is formed again by this plasma discharge. Therefore, the image data written to the scanning line 53 at the second timing is immediately rewritten at the third timing, but the image data written to the scanning line 52 is stored as it is as the original data. become. As described above, three scanning lines 51, 52, and 53 are sequentially formed in one discharge channel 5, and corresponding image data is written.

【0021】図5は、本発明に係るプラズマアドレス表
示装置の第三実施形態を示す模式的な部分断面図であ
る。本例では、1本の放電チャネル5に、4本の走査電
極が割り当てられており、本発明に従った駆動方式を適
用することで、1本の放電チャネル5に4本の走査線分
の画像データを書き込むことが可能になる。
FIG. 5 is a schematic partial sectional view showing a third embodiment of the plasma addressed display device according to the present invention. In this example, four scan electrodes are assigned to one discharge channel 5, and by applying the driving method according to the present invention, one scan channel 5 has four scan lines. It becomes possible to write image data.

【0022】図9は、本発明に係るプラズマアドレス表
示装置の第四実施形態を示す模式図であり、(A)は構
成を示す断面図であり、(B)は動作を示すタイミング
チャートである。本プラズマアドレス表示装置は、基本
的に、フラットパネルと周辺の走査回路及び信号回路と
で構成されている。(A)はフラットパネルの構造を表
わしている。図示する様に、フラットパネルは表示セル
1とプラズマセル2とを両者の間に介在する共通の中間
シート3により互いに重ねた積層構造となっている。プ
ラズマセル2は中間シート3に接合した下側のガラス基
板4から構成されており、両者の間に放電可能な気体が
封入されている。下側のガラス基板4の内表面にはスト
ライプ状の走査電極X0,X2,X4,・・・が形成さ
れている。各走査電極X0,X2,X4,・・・に沿っ
て、その直上に隔壁7が形成されており、放電可能な気
体が封入された空間を分割して放電チャネル5を構成す
る。なお、説明の都合上各放電チャネルを区別する場合
には5a,5b,5cの様に表わす。隔壁7は例えばス
クリーン印刷法により形成され、その頂部が中間シート
3の下面側に当接している。図示する様に、隣り合う放
電チャネル5a,5b,5c・・・は隔壁7によって互
いに隔てられている。
FIGS. 9A and 9B are schematic views showing a fourth embodiment of the plasma addressed display device according to the present invention, wherein FIG. 9A is a sectional view showing the configuration, and FIG. 9B is a timing chart showing the operation. . This plasma address display device basically includes a flat panel, a peripheral scanning circuit, and a signal circuit. (A) shows the structure of the flat panel. As shown in the figure, the flat panel has a laminated structure in which a display cell 1 and a plasma cell 2 are overlapped by a common intermediate sheet 3 interposed therebetween. The plasma cell 2 is composed of a lower glass substrate 4 bonded to an intermediate sheet 3, and a dischargeable gas is sealed between the two. Scanning electrodes X0, X2, X4,... Are formed on the inner surface of the lower glass substrate 4. A partition wall 7 is formed immediately above each of the scan electrodes X0, X2, X4,..., And forms a discharge channel 5 by dividing a space filled with a dischargeable gas. For the sake of explanation, when the respective discharge channels are distinguished, they are represented as 5a, 5b, 5c. The partition wall 7 is formed by, for example, a screen printing method, and the top portion is in contact with the lower surface side of the intermediate sheet 3. As shown in the figure, adjacent discharge channels 5a, 5b, 5c,... Are separated from each other by partition walls 7.

【0023】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は薄板
ガラスなどからなる中間シート3の上面側に所定の間隙
を介してシール材などにより接着されており、間隙には
液晶9が封入されている。上側のガラス基板8の内表面
には信号電極Yが形成されている。この信号電極Yと放
電チャネル5の交差部にマトリクス状の画素が形成され
る。又、ガラス基板8の内表面にはカラーフィルタ13
を設けてあり、各画素に例えばRGB3原色を割り当て
る。係る構成を有するフラットパネルは透過型であり、
例えばプラズマセル2が入射側に位置し、表示セル1が
出射側に位置する。又、バックライト12がプラズマセ
ル2側に取り付けられている。
On the other hand, the display cell 1 is constituted by using a transparent upper glass substrate 8. The glass substrate 8 is adhered to the upper surface of the intermediate sheet 3 made of thin glass or the like by a sealing material or the like via a predetermined gap, and a liquid crystal 9 is sealed in the gap. A signal electrode Y is formed on the inner surface of the upper glass substrate 8. Matrix pixels are formed at the intersections of the signal electrodes Y and the discharge channels 5. The color filter 13 is provided on the inner surface of the glass substrate 8.
Are assigned to each pixel, for example, three primary colors of RGB. The flat panel having such a configuration is a transmission type,
For example, the plasma cell 2 is located on the incident side, and the display cell 1 is located on the emitting side. Further, a backlight 12 is attached to the plasma cell 2 side.

【0024】(B)に示す様に、周辺の走査回路は、走
査電極X0,X2,X4,・・・に対して順次選択パル
スを印加する。各選択パルスは接地電位(アノード電
位)に対して負極性となっている。図示の例では、0番
目のタイミングで、走査電極X0に選択パルスを印加
し、放電チャネル5aにプラズマ放電を発生させる。こ
の場合、負極性の選択パルスが印加された走査電極X0
がカソードとして機能し、その両側に位置する接地電位
の走査電極がアノードとして機能する。一対のアノード
/カソード間にプラズマ放電が発生する。続いて2番目
のタイミングで走査電極X2に選択パルスを印加し、放
電チャネル5b,5cにプラズマ放電を発生させる。こ
の場合、選択パルスが印加された走査電極X2がカソー
ドとして機能し、接地電位に戻った走査電極X0と他の
走査電極X4がアノードとして機能する。同様に、4番
目のタイミングで走査電極X4に選択パルスを印加し、
放電チャネル5c,5dにプラズマ放電を発生させる。
以下同様に、各走査電極Xに対して順次選択パルスを印
加していく。一方、周辺の信号回路は、全ての信号電極
Yに対して走査回路と同期しながら画像データを供給す
る。図示の例では、0番目のタイミングで負極性の画像
データD0を供給し、続いて1番目のタイミングで同じ
く負極性の画像データD1を供給する。これら負極性の
画像データD0及びD1は放電チャネル5aに形成され
る二本の走査線に書き込まれる。続いて2番目のタイミ
ングでは正極性の画像データD2が供給され更に3番目
のタイミングで正極性の画像データD3に切り替わる。
これらの画像データD2及びD3は放電チャネル5bに
形成される二本の走査線にそれぞれ書き込まれる。以下
同様に、4番目のタイミングでは負極性の画像データD
4が供給され更に5番目のタイミングで別の負極性の画
像データD5に切り替わる。これらの画像データD4及
びD5は放電チャネル5cに形成される二本の走査線に
書き込まれる。
As shown in (B), the peripheral scanning circuit sequentially applies a selection pulse to the scanning electrodes X0, X2, X4,. Each selection pulse has a negative polarity with respect to a ground potential (anode potential). In the illustrated example, at the 0th timing, a selection pulse is applied to the scan electrode X0 to generate a plasma discharge in the discharge channel 5a. In this case, the scan electrode X0 to which the negative selection pulse is applied
Function as a cathode, and the scanning electrodes of the ground potential located on both sides thereof function as anodes. Plasma discharge is generated between the pair of anode / cathode. Subsequently, a selection pulse is applied to the scan electrode X2 at the second timing to generate a plasma discharge in the discharge channels 5b and 5c. In this case, the scan electrode X2 to which the selection pulse is applied functions as a cathode, and the scan electrode X0 and the other scan electrodes X4 that have returned to the ground potential function as anodes. Similarly, a selection pulse is applied to the scan electrode X4 at the fourth timing,
A plasma discharge is generated in the discharge channels 5c and 5d.
Hereinafter, similarly, a selection pulse is sequentially applied to each scanning electrode X. On the other hand, the peripheral signal circuits supply image data to all the signal electrodes Y in synchronization with the scanning circuit. In the illustrated example, the negative image data D0 is supplied at the 0th timing, and then the negative image data D1 is supplied at the 1st timing. These negative image data D0 and D1 are written to two scanning lines formed in the discharge channel 5a. Subsequently, at the second timing, the image data D2 of the positive polarity is supplied, and at the third timing, the image data D3 is switched to the image data D3 of the positive polarity.
These image data D2 and D3 are respectively written on two scanning lines formed in the discharge channel 5b. Similarly, at the fourth timing, the negative polarity image data D
4 is supplied and further switched to another negative polarity image data D5 at the fifth timing. These image data D4 and D5 are written to two scanning lines formed in the discharge channel 5c.

【0025】本発明によれば、周辺の走査回路は、1本
の放電チャネル5に割り当てられた走査電極Xに選択パ
ルスを印加してアノードとカソードの間に放電を発生さ
せ、放電後の過渡状態を利用して二本の走査線を一本の
放電チャネル5に形成する。信号回路は放電後の過渡状
態に合わせて信号電極Yに画像データDを供給し、二本
の走査線毎に別々の画像データ(D0,D1)、(D
2,D3)、(D4,D5)・・・を書き込む。例え
ば、0番目のタイミングでは、走査電極X0に印加され
た選択パルスが接地レベルに復帰した時点で、信号電極
Yに供給された負極性の画像データD0が書き込まれ、
放電チャネル5aに仮想的に形成された二本の走査線の
両方の画素に書き込まれる。続いて1番目のタイミング
では信号電極Yに供給される画像データがD0からD1
に切り替わっている。この時点で、放電チャネル5aに
形成された1番目の走査線はオフ状態になる一方、2番
目の走査線はオン状態を維持している。従って、2番目
の走査線には画像データD1が新たに書き込まれ、D0
は消去される。その後、画像データがD1からD2に切
り替わる前に、2番目の走査線はオン状態からオフ状態
に変化する為、書き込まれた画像データD1はそのまま
保持される。次に、2番目のタイミングでは走査電極X
2に印加された選択パルスが接地レベルに復帰した時点
で、信号電極Yに供給された正極性の画像データD2が
放電チャネル5bに形成された全体の走査線に書き込ま
れる。続いて3番目のタイミングで画像データD2がD
3に切り替わる。この時点で画像データD2が書き込ま
れた部分のうち1番目の走査線はオン状態からオフ状態
になる一方、2番目の走査線はオン状態を維持してい
る。従って、この2番目の走査線に画像データD3新た
にが書き込まれ、D2は消去される。この様に、本実施
形態に係る信号回路は、一本の放電チャネル5aに属す
る二本の走査線に対して同極性の画像データD0,D1
を書き込み、隣りの放電チャネル5bに属する二本の走
査線に対して逆極性の画像データD2,D3を書き込ん
で、表示セル1の交流駆動を行なう。本実施形態では、
放電チャネル5は、行状の空間を形成する一対の隔壁7
と、各隔壁7の下部に配され各々アノード及びカソード
として機能する走査電極X0,X2,X4,・・・とか
らなる。各放電チャネル5に含まれる二本の走査線は、
一対の隔壁7の中間を境にして互いに空間分割されてい
る。なお、場合によっては、各放電チャネル5は、一対
の隔壁7の中間に沿って追加の走査電極を備える様にし
てもよく、アノードとカソードの間の放電を補助するこ
とができる。
According to the present invention, the peripheral scanning circuit applies a selection pulse to the scanning electrode X assigned to one discharge channel 5 to generate a discharge between the anode and the cathode, and a transient after the discharge. Utilizing the state, two scanning lines are formed in one discharge channel 5. The signal circuit supplies image data D to the signal electrode Y in accordance with the transient state after the discharge, and separate image data (D0, D1), (D
2, D3), (D4, D5)... For example, at the 0th timing, when the selection pulse applied to the scanning electrode X0 returns to the ground level, the negative image data D0 supplied to the signal electrode Y is written,
The data is written to both pixels of the two scanning lines virtually formed in the discharge channel 5a. Subsequently, at the first timing, the image data supplied to the signal electrode Y changes from D0 to D1.
Has been switched to. At this point, the first scanning line formed in the discharge channel 5a is in the off state, while the second scanning line is in the on state. Therefore, image data D1 is newly written on the second scanning line, and D0
Is erased. After that, before the image data is switched from D1 to D2, the second scanning line changes from the on state to the off state, so that the written image data D1 is held as it is. Next, at the second timing, the scanning electrode X
When the selection pulse applied to 2 returns to the ground level, the positive image data D2 supplied to the signal electrode Y is written to the entire scanning line formed in the discharge channel 5b. Subsequently, at the third timing, the image data D2 becomes D
Switch to 3. At this point, the first scanning line in the portion where the image data D2 has been written changes from the on state to the off state, while the second scanning line maintains the on state. Therefore, new image data D3 is written to the second scanning line, and D2 is erased. As described above, the signal circuit according to the present embodiment provides image data D0 and D1 having the same polarity to two scanning lines belonging to one discharge channel 5a.
, And image data D2 and D3 of opposite polarities are written to two scanning lines belonging to the adjacent discharge channel 5b, and the display cell 1 is driven by AC. In this embodiment,
The discharge channel 5 includes a pair of partition walls 7 forming a row-like space.
And scanning electrodes X0, X2, X4,... Arranged below the partition walls 7 and functioning as anodes and cathodes, respectively. The two scanning lines included in each discharge channel 5 are:
Spaces are divided from each other with the middle of the pair of partition walls 7 as a boundary. In some cases, each discharge channel 5 may be provided with an additional scan electrode along the middle between the pair of partition walls 7 to assist discharge between the anode and the cathode.

【0026】図10を参照して、図9に示したプラズマ
アドレス表示装置の動作を詳細に説明する。図10の1
番上に、1個の放電チャネル5bを模式的に表わす。放
電チャネル5bは一対の隔壁7のほぼ中間で前後二本の
走査線52,53に空間分割されている。以下、この放
電チャネル5bの内部状態の変化を経時的に説明する。
タイミング(図9の(B)参照)では、走査電極X2
に印加された選択パルスが立ち下がり、この時点で放電
チャネル5b内のプラズマ放電が終了する。この時点で
は放電チャネル5bの内部にプラズマ放電で発生した荷
電粒子が多数残存している為、放電チャネル5bの内部
空間の導電率は高くなっており、仮想的なスイッチとし
て機能する走査線52,53はともにオン状態である。
続いてタイミングからタイミングに進むに従い、放
電チャネル5b内の準安定粒子が徐々に消滅していくの
で、内部空間の導電率は低下してくる。この場合、放電
チャネル5b内の準安定粒子の空間分布に偏りがある
為、選択パルスが印加された走査電極X2から離れるに
従い導電率は大きく低下していく。丁度タイミングに
至ると、一方の走査線52側の導電率が顕著に低下する
為、一方の走査線52は等価的にオフ状態となる。この
時点で、画像データD2が走査線52側の画素にサンプ
リングホールドされることになる。丁度タイミング
で、画像データはD2からD3に切り替わっている。タ
イミングの時点では、他方の走査線53の導電率はま
だ高い状態にあり、等価的なスイッチは依然としてオン
状態にある。従って、この走査線53には切り替わった
後の画像データD3が書き込まれることになる。タイミ
ングを過ぎてしばらくすると、他方の走査線53側の
導電率も低下する為、等価的なスイッチはオフ状態とな
る。この時点で、画像データD3が走査線53側の画素
にサンプリングホールドされることになる。
Referring to FIG. 10, the operation of the plasma addressed display device shown in FIG. 9 will be described in detail. 1 in FIG.
At the top, one discharge channel 5b is schematically shown. The discharge channel 5b is space-divided into two scanning lines 52 and 53 in the front and rear at substantially the middle of the pair of partition walls 7. Hereinafter, changes in the internal state of the discharge channel 5b will be described with time.
At the timing (see FIG. 9B), the scan electrode X2
Falls at this point, and the plasma discharge in the discharge channel 5b ends at this point. At this time, since a large number of charged particles generated by the plasma discharge remain inside the discharge channel 5b, the conductivity of the internal space of the discharge channel 5b is high, and the scanning lines 52, which function as virtual switches, 53 are both on.
Subsequently, as the timing advances from timing to timing, the metastable particles in the discharge channel 5b gradually disappear, so that the conductivity of the internal space decreases. In this case, since the spatial distribution of the metastable particles in the discharge channel 5b is biased, the conductivity decreases greatly as the distance from the scanning electrode X2 to which the selection pulse is applied. Just at the timing, the conductivity of one of the scanning lines 52 is significantly reduced, so that one of the scanning lines 52 is equivalently turned off. At this point, the image data D2 is sampled and held by the pixels on the scanning line 52 side. At just the timing, the image data is switched from D2 to D3. At the timing, the conductivity of the other scan line 53 is still high and the equivalent switch is still on. Therefore, the switched image data D3 is written to the scanning line 53. Some time after the timing, the conductivity of the other scanning line 53 also decreases, so that the equivalent switch is turned off. At this point, the image data D3 is sampled and held by the pixels on the scanning line 53 side.

【0027】図11は、本発明に係るプラズマアドレス
表示装置の第五実施形態を示す模式的な断面図である。
基本的には図9の(A)に示した第四実施形態と同様で
あり、対応する部分には対応する参照番号を付して理解
を容易にしている。異なる点は、各放電チャネル5にお
いて、行状の空間を形成する一対の隔壁7の間に、アノ
ードA及びカソードKとして機能する一対の走査電極が
形成されていることである。第四実施形態では各走査電
極が隔壁7の下部に配され、交互にアノードA及びカソ
ードKとして切り替えながら放電チャネル5を走査して
いる。これに対し、本実施形態では、各放電チャネル5
に予めカソードKとして機能する走査電極とアノードA
として機能する走査電極がそれぞれ役割を固定した状態
で設けられている。この実施例では、各放電チャネル5
に含まれる二本の走査線は、アノード及びカソードとし
て機能する一対の走査電極の中間を境にして互いに空間
分割されている。
FIG. 11 is a schematic sectional view showing a fifth embodiment of the plasma addressed display device according to the present invention.
Basically, it is the same as the fourth embodiment shown in FIG. 9A, and corresponding parts are denoted by corresponding reference numerals to facilitate understanding. The difference is that in each discharge channel 5, a pair of scanning electrodes functioning as an anode A and a cathode K are formed between a pair of partition walls 7 forming a row-like space. In the fourth embodiment, each scanning electrode is arranged below the partition 7 and scans the discharge channel 5 while alternately switching between the anode A and the cathode K. On the other hand, in this embodiment, each discharge channel 5
A scanning electrode and an anode A which function as a cathode K in advance
Are provided in a state where their roles are fixed. In this embodiment, each discharge channel 5
Are spatially divided from each other at the middle of a pair of scanning electrodes functioning as an anode and a cathode.

【0028】図12は、本発明の第五実施形態に係るプ
ラズマアドレス表示装置の全体構成を示す模式的な回路
図である。図示する様に、本プラズマアドレス表示装置
は基本的に、パネル0と信号回路21と走査回路22と
制御回路23とから構成されている。パネル0は行状に
配した放電チャネル5を有するプラズマセル及び列状に
配した信号電極Y0乃至Ymを有する表示セルを互いに
重ねた積層構造となっている。各放電チャネル5には一
対のアノードA及びカソードKが形成されている。各ア
ノードA0乃至Anは接地されている一方、各カソード
K0乃至Knは走査回路22に接続されている。走査回
路22はカソードK0乃至Knに順次選択パルスを印加
して表示セルの走査を行なう。信号回路21は上述した
走査に同期して信号電極Y0乃至Ymに画像データを供
給し、各放電チャネル5に形成された二本の走査線5
1,52に画像データを書き込む。制御回路23は信号
回路21及び走査回路22の同期制御を行なう。前述し
た様に、プラズマセルは、互いに隔絶された行状の放電
チャネル5が形成されており、各放電チャネル5には放
電可能な気体が含まれているとともに二本の走査線5
1,52が空間分割的に形成されている。走査回路22
は、1本の放電チャネル5に割り当てられたカソードK
に選択パルスを印加してアノードAとカソードKの間に
放電を発生させ、放電後の過渡状態を利用して二本の走
査線51,52を1本の放電チャネル5に形成する。信
号回路21は放電後の過渡状態に合わせて信号電極Y0
乃至Ymに画像データを供給し、二本の走査線51,5
2上の画素11に別々の画像データを書き込む。
FIG. 12 is a schematic circuit diagram showing the overall configuration of a plasma addressed display according to the fifth embodiment of the present invention. As shown in the drawing, the present plasma address display device basically includes a panel 0, a signal circuit 21, a scanning circuit 22, and a control circuit 23. The panel 0 has a stacked structure in which plasma cells having discharge channels 5 arranged in rows and display cells having signal electrodes Y0 to Ym arranged in columns are stacked on each other. Each discharge channel 5 is formed with a pair of anode A and cathode K. Each of the anodes A0 to An is grounded, while each of the cathodes K0 to Kn is connected to the scanning circuit 22. The scanning circuit 22 scans the display cells by sequentially applying selection pulses to the cathodes K0 to Kn. The signal circuit 21 supplies image data to the signal electrodes Y0 to Ym in synchronization with the above-described scanning, and the two scanning lines 5 formed in each discharge channel 5
The image data is written to 1, 52. The control circuit 23 controls the synchronization of the signal circuit 21 and the scanning circuit 22. As described above, the plasma cell has the row-shaped discharge channels 5 isolated from each other. Each discharge channel 5 contains a dischargeable gas and has two scanning lines 5.
1, 52 are formed in a space-division manner. Scanning circuit 22
Is the cathode K assigned to one discharge channel 5
, A discharge is generated between the anode A and the cathode K, and two scanning lines 51 and 52 are formed in one discharge channel 5 using a transient state after the discharge. The signal circuit 21 adjusts the signal electrode Y0 according to the transient state after the discharge.
To Ym, the two scanning lines 51, 5
The different image data is written to the pixel 11 on the second.

【0029】[0029]

【発明の効果】以上説明したように、本発明によれば、
プラズマアドレス表示装置において、少くとも2本の走
査線を1本の放電チャネル中に設けている。1本の放電
チャネルに少くとも2本の走査線を形成するため、例え
ば2本の走査電極を1本の放電チャネルに設けている。
係る構成により、従来に比較すると走査電極及び隔壁の
本数が半減することで生産性が著しく向上する。又、開
口率が向上しディスプレイとしての輝度が高くなり、そ
の分バックライトの消費電力を低減化可能である。加え
て、隔壁の本数が半減することで、画面上下方向の視角
制限が緩和され、視野角も拡大可能である。
As described above, according to the present invention,
In a plasma addressed display device, at least two scanning lines are provided in one discharge channel. In order to form at least two scan lines in one discharge channel, for example, two scan electrodes are provided in one discharge channel.
With such a configuration, the number of the scanning electrodes and the number of the partition walls are halved as compared with the related art, so that the productivity is remarkably improved. In addition, the aperture ratio is improved and the luminance as a display is increased, and the power consumption of the backlight can be reduced accordingly. In addition, since the number of partitions is reduced by half, the restriction on the viewing angle in the vertical direction of the screen is eased, and the viewing angle can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプラズマアドレス表示装置の第一
実施形態を示す模式図である。
FIG. 1 is a schematic diagram showing a first embodiment of a plasma addressed display device according to the present invention.

【図2】本発明の第一実施形態に係るプラズマアドレス
表示装置と従来のプラズマアドレス表示装置の構造を比
較した説明図である。
FIG. 2 is an explanatory diagram comparing the structure of the plasma addressed display device according to the first embodiment of the present invention with the structure of a conventional plasma addressed display device.

【図3】本発明の第一実施形態に係るプラズマアドレス
表示装置の全体構成を示す回路図である。
FIG. 3 is a circuit diagram showing an overall configuration of the plasma addressed display device according to the first embodiment of the present invention.

【図4】本発明に係るプラズマアドレス表示装置の第二
実施形態を示す模式図である。
FIG. 4 is a schematic view showing a second embodiment of the plasma addressed display device according to the present invention.

【図5】本発明に係るプラズマアドレス表示装置の第三
実施形態を示す模式図である。
FIG. 5 is a schematic view showing a third embodiment of the plasma addressed display device according to the present invention.

【図6】従来のプラズマアドレス表示装置の一例を示す
断面図である。
FIG. 6 is a sectional view showing an example of a conventional plasma addressed display device.

【図7】図6に示した従来例の動作説明に供する模式図
である。
FIG. 7 is a schematic diagram for explaining the operation of the conventional example shown in FIG. 6;

【図8】従来のプラズマアドレス表示装置の電極構造を
示す模式図である。
FIG. 8 is a schematic diagram showing an electrode structure of a conventional plasma addressed display device.

【図9】本発明に係るプラズマアドレス表示装置の第四
実施形態を示す模式図である。
FIG. 9 is a schematic diagram showing a fourth embodiment of the plasma addressed display device according to the present invention.

【図10】本発明に係るプラズマアドレス表示装置の第
四実施形態の動作説明に供する模式図である。
FIG. 10 is a schematic diagram for explaining the operation of a fourth embodiment of the plasma addressed display device according to the present invention.

【図11】本発明に係るプラズマアドレス表示装置の第
五実施形態を示す模式的な断面図である。
FIG. 11 is a schematic sectional view showing a fifth embodiment of the plasma addressed display device according to the present invention.

【図12】本発明の第五実施形態に係るプラズマアドレ
ス表示装置の全体構成を示す回路図である。
FIG. 12 is a circuit diagram showing an overall configuration of a plasma addressed display device according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

0・・・パネル、1・・・表示セル、2・・・プラズマ
セル、3・・・中間シート、4・・・ガラス基板、5・
・・放電チャネル、7・・・隔壁、8・・・ガラス基
板、9・・・液晶、11・・・画素、12・・・バック
ライト、13・・・カラーフィルタ、21・・・信号回
路、22・・・走査回路、23・・・制御回路、51・
・・走査線、52・・・走査線、X・・・走査電極、Y
・・・信号電極
0 ... panel, 1 ... display cell, 2 ... plasma cell, 3 ... intermediate sheet, 4 ... glass substrate, 5 ...
..Discharge channels, 7 partition walls, 8 glass substrates, 9 liquid crystals, 11 pixels, 12 backlights, 13 color filters, 21 signal circuits , 22 ... scanning circuit, 23 ... control circuit, 51
..Scanning lines, 52 scanning lines, X scanning electrodes, Y
... Signal electrodes

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 行状に配した走査電極を有するプラズマ
セル及び列状に配した信号電極を有する表示セルを互い
に重ねたフラットパネルと、該走査電極に順次選択パル
スを印加して該表示セルの走査を行なう走査回路と、該
走査に同期して該信号電極に画像データを供給し、各走
査線毎に画像データを書き込む信号回路とを備えたプラ
ズマアドレス表示装置であって、 前記プラズマセルは、互いに隔絶された行状の放電チャ
ネルが形成されており、各放電チャネルには放電可能な
気体が含まれているとともに複数本の走査電極が割り当
てられており、 前記走査回路は、一本の放電チャネルに割り当てられた
複数本の走査電極に順次選択パルスを印加して放電を発
生させ、複数本の走査線を一本の放電チャネルに形成す
ることを特徴とするプラズマセル表示装置。
1. A flat panel in which a plasma cell having scanning electrodes arranged in rows and a display cell having signal electrodes arranged in columns are superimposed on each other, and a selection pulse is sequentially applied to the scanning electrodes to form a display cell. A plasma address display device comprising: a scanning circuit that performs scanning; and a signal circuit that supplies image data to the signal electrodes in synchronization with the scanning and writes image data for each scanning line. A row-shaped discharge channel isolated from each other is formed, each discharge channel contains a dischargeable gas, and a plurality of scan electrodes are assigned to the discharge channel. A discharge pulse is generated by sequentially applying a selection pulse to a plurality of scan electrodes assigned to a channel to form a plurality of scan lines in one discharge channel. Maseru display device.
【請求項2】 前記信号回路は、一本の放電チャネルに
属する複数本の走査線に対して同極性の画像データを書
き込み、隣りの放電チャネルに属する走査線に対して逆
極性の画像データを書き込んで表示セルの交流駆動を行
なうことを特徴とする請求項1記載のプラズマアドレス
表示装置。
2. The signal circuit writes image data of the same polarity to a plurality of scanning lines belonging to one discharge channel, and writes image data of the opposite polarity to scanning lines belonging to an adjacent discharge channel. 2. The plasma addressed display device according to claim 1, wherein the display cell is AC-driven by writing.
【請求項3】 前記放電チャネルは、行状の空間を形成
する一対の隔壁と、各隔壁の下部に配された走査電極
と、該空間内で両側の該走査電極の中間に配された中央
走査電極とからなり、一本分の走査線が一方の隔壁の下
部に配された走査電極と中央走査電極との間に規定さ
れ、他の一本分の走査線が他方の隔壁の下部に配された
走査電極と中央走査電極との間に規定されていることを
特徴とする請求項1記載のプラズマアドレス表示装置。
3. The discharge channel includes a pair of partition walls forming a row-like space, a scan electrode disposed below each partition wall, and a central scan disposed between the scan electrodes on both sides in the space. One scanning line is defined between the scanning electrode disposed below one partition and the central scanning electrode, and the other scanning line is disposed below the other partition. 2. The plasma addressed display device according to claim 1, wherein said plasma address display device is defined between said scanning electrode and said central scanning electrode.
【請求項4】 前記走査回路は、中央走査電極に選択パ
ルスを印加して該放電チャネルのほぼ全体に放電を発生
させ、次いで他方の隔壁の下部に配された走査電極に選
択パルスを印加して該放電チャネルのほぼ半分に放電を
発生させることにより、別の半分と併せて二本分の走査
線を一本の放電チャネルに形成することを特徴とする請
求項3記載のプラズマアドレス表示装置。
4. The scanning circuit applies a selection pulse to a central scanning electrode to generate a discharge in substantially the entire discharge channel, and then applies a selection pulse to a scanning electrode disposed below the other partition. 4. The plasma addressed display device according to claim 3, wherein a discharge is generated in substantially half of said discharge channel to form two scanning lines in one discharge channel together with the other half. .
【請求項5】 行状に配した走査電極を有するプラズマ
セル及び列状に配した信号電極を有する表示セルを互い
に重ねたフラットパネルと、該走査電極に順次選択パル
スを印加して該表示セルの走査を行なう走査回路と、該
走査に同期して該信号電極に画像データを供給し、各走
査線毎に画像データを書き込む信号回路とを備えたプラ
ズマアドレス表示装置であって、 前記プラズマセルは、互いに隔絶された行状の放電チャ
ネルが形成されており、各放電チャネルには放電可能な
気体が含まれているとともに、アノード及びカソードと
して機能する走査電極が割り当てられており、 前記走査回路は、一本の放電チャネルに割り当てられた
走査電極に選択パルスを印加してアノードとカソードの
間に放電を発生させ、放電後の過渡状態を利用して複数
本の走査線を一本の放電チャネルに形成し、 前記信号回路は、放電後の過渡状態に合わせて該信号電
極に画像データを供給し、複数本の走査線に別々の画像
データを書き込むことを特徴とするプラズマアドレス表
示装置。
5. A flat panel in which a plasma cell having scanning electrodes arranged in rows and a display cell having signal electrodes arranged in columns are overlapped with each other, and a selection pulse is sequentially applied to the scanning electrodes to form a display cell. A plasma address display device comprising: a scanning circuit that performs scanning; and a signal circuit that supplies image data to the signal electrodes in synchronization with the scanning and writes image data for each scanning line. A row of discharge channels isolated from each other are formed, each discharge channel contains a dischargeable gas, and a scan electrode functioning as an anode and a cathode is assigned to the discharge channel. A selection pulse is applied to the scan electrode assigned to one discharge channel to generate a discharge between the anode and the cathode, and a transient state after the discharge is used. A plurality of scanning lines are formed in one discharge channel, and the signal circuit supplies image data to the signal electrode in accordance with a transient state after discharging, and writes different image data to the plurality of scanning lines. A plasma addressed display device characterized by the above-mentioned.
【請求項6】 前記信号回路は、一本の放電チャネルに
属する複数本の走査線に対して同極性の画像データを書
き込み、隣りの放電チャネルに属する複数本の走査線に
対して逆極性の画像データを書き込んで表示セルの交流
駆動を行なうことを特徴とする請求項5記載のプラズマ
アドレス表示装置。
6. The signal circuit writes image data of the same polarity to a plurality of scanning lines belonging to one discharge channel, and writes the image data of the opposite polarity to a plurality of scanning lines belonging to an adjacent discharge channel. 6. The plasma addressed display device according to claim 5, wherein AC driving of the display cell is performed by writing image data.
【請求項7】 前記放電チャネルは、行状の空間を形成
する一対の隔壁と、各隔壁の下部に配され各々アノード
及びカソードとして機能する走査電極とからなり、各放
電チャネルに含まれる複数本の走査線は、該一対の隔壁
の中間を境にして互いに空間分割されていることを特徴
とする請求項5記載のプラズマアドレス表示装置。
7. The discharge channel includes a pair of partition walls forming a row-like space, and a scan electrode disposed below each partition wall and functioning as an anode and a cathode, respectively. A plurality of discharge channels included in each discharge channel are provided. 6. The plasma addressed display device according to claim 5, wherein the scanning lines are space-divided from each other at a boundary between the pair of partition walls.
【請求項8】 前記放電チャネルは、該一対の隔壁の中
間に沿って追加の走査電極を備えており、アノードとカ
ソードの間の放電を補助することを特徴とする請求項7
記載のプラズマアドレス表示装置。
8. The discharge channel according to claim 7, further comprising an additional scan electrode along the middle of the pair of partition walls to assist discharge between the anode and the cathode.
The plasma address display device according to the above.
【請求項9】 前記放電チャネルは、行状の空間を形成
する一対の隔壁と、両隔壁の間に配されアノード及びカ
ソードとして機能する一対の走査電極とからなり、各放
電チャネルに含まれる複数本の走査線は、該一対の隔壁
の中間を境にして互いに空間分割されていることを特徴
とする請求項5記載のプラズマアドレス表示装置。
9. The discharge channel includes a pair of partition walls forming a row-like space, and a pair of scan electrodes disposed between the partition walls and functioning as an anode and a cathode. 6. The plasma addressed display device according to claim 5, wherein the scanning lines are spatially divided from each other at a middle of the pair of partition walls.
JP10253147A 1998-02-20 1998-09-08 Plasma address display device Pending JPH11305213A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10253147A JPH11305213A (en) 1998-02-20 1998-09-08 Plasma address display device
US09/386,219 US6614411B2 (en) 1998-09-08 1999-08-31 Plasma address display apparatus
NL1012955A NL1012955C2 (en) 1998-09-08 1999-09-01 Plasma address display and display.
KR1019990037776A KR100649037B1 (en) 1998-09-08 1999-09-07 Plasma address display apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5620798 1998-02-20
JP10-56207 1998-02-20
JP10253147A JPH11305213A (en) 1998-02-20 1998-09-08 Plasma address display device

Publications (1)

Publication Number Publication Date
JPH11305213A true JPH11305213A (en) 1999-11-05

Family

ID=26397148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10253147A Pending JPH11305213A (en) 1998-02-20 1998-09-08 Plasma address display device

Country Status (1)

Country Link
JP (1) JPH11305213A (en)

Similar Documents

Publication Publication Date Title
KR100649037B1 (en) Plasma address display apparatus
US5162701A (en) Plasma display and method of driving the same
JPH06332400A (en) Plasma address display device
KR100590144B1 (en) Plasma addressed display device
JP3698560B2 (en) Plasma address display device
JPH11305213A (en) Plasma address display device
JPH113050A (en) Plasma address display device
KR100612794B1 (en) Plasma addressing display device and driving method thereof
US5672208A (en) Plasma discharge apparatus
EP0698903B1 (en) Plasma discharge apparatus
US7586466B2 (en) Display panel including an improved electrode structure
US6411345B1 (en) Plasma addressed liquid crystal display device
JPH11305212A (en) Plasma address display device
JP2001195036A (en) Plasma address display device and its driving method
JP2000089201A (en) Plasma address display device
CN101395690A (en) Plasma display panel
KR100585630B1 (en) Method Of Driving Plasma Address Liquid Crystal Display
JP2001195038A (en) Plasma address display device
JPH06102834A (en) Electro-optical device for plasma address
JPH06331969A (en) Plasma address and liquid crystal display device
JP2000235175A (en) Plasma address display device
JP2001290126A (en) Plasma address display device and its driving method
JP2002169142A (en) Plasma address display unit
JP2000214801A (en) Plasma address display
JP2000235177A (en) Plasma address display device