JPH11298486A - Atmスイッチ - Google Patents

Atmスイッチ

Info

Publication number
JPH11298486A
JPH11298486A JP9862898A JP9862898A JPH11298486A JP H11298486 A JPH11298486 A JP H11298486A JP 9862898 A JP9862898 A JP 9862898A JP 9862898 A JP9862898 A JP 9862898A JP H11298486 A JPH11298486 A JP H11298486A
Authority
JP
Japan
Prior art keywords
switch
atm
unit
additional function
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9862898A
Other languages
English (en)
Inventor
Yoichi Endo
代一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9862898A priority Critical patent/JPH11298486A/ja
Publication of JPH11298486A publication Critical patent/JPH11298486A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 ATMレイヤの交換のみのトラヒックに影響
を与えず、かつトラヒック量を押さえ、ネットワークリ
ソースを経済的に効率よく使用する。 【解決手段】 回線インタフェース部と同一の位置付け
でATMスイッチ1に接続し、かつ回線インタフェース
部と同一のスイッチインタフェース部をもつ、たとえ
ば、レイヤ3の処理を行うルータ機能を持つ付加機能モ
ジュール5などの様々な機能の付加機能モジュールを設
け、呼設定時に、各コネクション毎に要求する追加付加
機能に対応した経路制御情報に従い、ATMスイッチ1
内あるいはATMスイッチ1間の各種付加機能モジュー
ルを経由し、各種付加機能を実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM(Asyn
chronous Transfer Mode)スイ
ッチに関し、特に、ルータ機能やセキュリティ認証機能
など種々の付加機能を付加するATMスイッチに適用し
て有効な技術に関するものである。
【0002】
【従来の技術】本発明者が検討したところによれば、マ
ルチメディア通信などにおけるATMレイヤ処理のAT
Mスイッチによりネットワークシステムを構成する場
合、公衆網を経由した広域網や端末数が膨大なLAN
(Local Area Network)システムで
は、別にレイヤ3の処理をするルータ装置をシステムの
要の位置に置いてセグメントを分ける必要があった。
【0003】なお、この種のATM通信について詳しく
述べてある例としては、特開平09−36883号公報
があり、この文献には、ATMネットワーク上での特定
の通信サービスが記載されている。
【0004】
【発明が解決しようとする課題】ところが、上記のよう
なATMスイッチを用いたネットワークシステムでは、
次のような問題点があることを本発明者は見い出した。
【0005】近年、重要となっているセキュリティ認証
機能などをATMスイッチシステムとして、オプション
で追加する必要が生ずることが予想され、ルータ装置や
セキュリティ認証機能のためサーバを別装置としてシス
テムに組み込む必要がある。
【0006】しかし、ATMスイッチにより高速システ
ムを構築していながら、これら外部装置を経由すること
でスループットが低下したり、システムが複雑になると
いった問題がある。
【0007】本発明の目的は、ATMレイヤの交換のみ
のトラヒックに影響を与えずに、各種付加機能モジュー
ルを組み込むことができるATMスイッチを提供するこ
とにある。
【0008】
【課題を解決するための手段】本発明のATMスイッチ
は、回線インタフェース部に、前記ヘッダ変換の際に前
記回線から受信したATMセルが前記所定の付加機能の
実行を必要とするコネクションのATMセルであること
に応じて前記付加機能モジュールへスイッチングするよ
うに受信ATMセルのヘッダ内部の情報を設定する手段
を包含し、付加機能モジュールに、前記回線インタフェ
ース部と同一のスイッチインタフェースで前記スイッチ
部と接続されて前記スイッチ部との間でATMセルの送
受信を行うスイッチインタフェース部と、前記スイッチ
インタフェース部を経由して受信したATMセルに対し
て所定の付加機能を実行する手段と、付加機能が実行さ
れたATMセルをスイッチングする情報を該ATMセル
のヘッダ部内の情報および変換テーブルに基づいてヘッ
ダ内部に設定してヘッダ変換を行う手段とを包含するも
のである。
【0009】望ましくは、前記付加機能モジュールは、
さらに受信ATMスイッチのフレームへの組立およびフ
レームのATMセルへの分解を行うセル分解組立部部を
包含し、当該付加機能モジュールはセル分解組立部で組
み立てられたフレームに対して所定の付加機能を実行す
る。
【0010】さらに、前記付加機能モジュールの一例と
して、レイヤ3のルータ機能をもつルータモジュールを
ATMスイッチに組み込むことができる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0012】図1は、本発明の一実施の形態による付加
機能モジュールを搭載したATMスイッチの説明図であ
る。
【0013】本実施の形態において、LANシステムな
どに用いられるATMスイッチ1は、図1に示すよう
に、所定の出力ポートにセルを送出するスイッチ部2、
回線インタフェース部3、該ATMスイッチ1の制御を
司るCPU制御部4および付加機能モジュール5から構
成されている。
【0014】付加機能モジュール5は、ルータ機能など
の付加機能を実行するアダプタボード、カードなどのハ
ードウェアモジュールであり、スイッチ部2と回線イン
タフェース3との間と同一のインタフェースでスイッチ
部2と接続される。本実施の形態では、付加機能モジュ
ール5は、通常は回線インタフェース部3が実装される
位置に搭載されるが、他の位置に搭載されてもよい。
【0015】また、回線インタフェース部3ならびに付
加機能モジュール5には、ヘッダ変換を行うヘッダ変換
テーブルRTが格納されている。
【0016】各々の回線インタフェース部3には、回線
L1〜L3が接続されており、回線L1から入力された
セルSはヘッダ部内の経路情報であるVPI/VCI
(Virtual Path Identifier/
Virtual Channel Identifie
r)値に基づいてヘッダ変換テーブルRTにより経路制
御用の制御情報と新しいVPI/VCI値が付与されス
イッチ部2へ送出される。
【0017】この時、入力されたセルSに対し、付加機
能を実行する必要がなくATMレイヤの交換機能のみで
よいならば送信側の回線インタフェース部3の出力ポー
トへスイッチングするよう内部制御用の経路制御情報が
付与される。
【0018】また、セルSが付加機能モジュール5での
処理を必要とするコネクションに対応している場合は、
付加機能モジュール5へスイッチングするよう内部制御
用の経路制御情報が付与される。
【0019】次に、付加機能モジュール5内では、付加
機能に対応する専用の内部処理を実施し、その後、再度
ヘッダ変換テーブルRTによって内部制御用の経路制御
情報と新しいVPI/VCI値が付与され、スイッチ部
2へ送出される。
【0020】また、スイッチ部2では、経路制御情報に
従って送信側の回線インタフェース部3の出力ポートへ
スイッチングを行う。セルを受信した送信側の回線イン
タフェース部3は回線L2へデータの送出を行う。
【0021】ここで、付加機能モジュール5としては、
ルータ機能、セキュリティ認証機能、暗号化機能、セル
レベルのシェーピング機能、セルレベルの課金機能、ネ
ットワークコンピュータ向けのサーバからのコンテン
ツ、プログラム、データストリーム情報をメモリおよび
高速の二次記憶装置にキャッシングする機能など種々あ
る。図2〜図4に付加機能モジュールFK1〜FK3の
例を示す。
【0022】図2は、レイヤ3のルータ機能をもつ付加
機能モジュールFK1の構成図である。
【0023】この付加機能モジュールFK1は、スイッ
チ部2(図1)とのインタフェースであり、ATMスイ
ッチレイヤの処理を行うスイッチインタフェース部6、
ヘッダ変換テーブルRT、入力されたセルのフレームへ
の組み立てやフレームからセルへの分解を行うセル分解
組立部7、組み立てられたフレームを格納するバッファ
メモリ部8、該付加機能モジュールFK1の制御を司る
CPU9、該CPU9に用いられる制御用のプログラム
が格納されたプログラム格納メモリ10から構成されて
いる。
【0024】そして、スイッチ部2より入力したセルS
は、セル分解組立部7によりレイヤ3のフレームFMに
組み立てられ、バッファメモリ部8に格納される。CP
U9は、フレームFMの到着の通知をセル分解組立部7
より受けると、そのフレームFM内のヘッダ情報と所有
するルーティング情報などによりフォワーディング先を
決定し、セル分解組立部7の制御情報を設定し、対応す
るVPI/VCI値を決め、セル分解組立部7へフレー
ムを送出する。
【0025】送出されたフレームは、セル分解組立部7
によりセルに分解され、各セルはスイッチインタフェー
ス部6とヘッダ変換テーブルRTとにより、内部制御用
の経路制御情報と新しいVPI/VCI値が付与されス
イッチ部2へ送出される。
【0026】次に、付加機能モジュールFK1の動作に
ついて説明する。
【0027】まず、セルSがスイッチインタフェース部
6を介してセル分解組立部7に入力されると、セル分解
組立部7が有しているフレーム管理テーブルに基づいて
セルSが新規のフレームのセルであるか、受信継続処理
中のフレームの後続セルであるかの判別を行う。
【0028】そして、入力されたセルSが受信継続処理
中のフレームにおける後続のセルの場合、バッファメモ
リ部8に書き込まれるアドレスを前述したフレーム管理
テーブルより求め、該バッファメモリ部8に格納する。
【0029】なお、フレーム管理テーブルは、VPI/
VCI値、フレーム先頭アドレス、書き込み次アドレス
値、バイト長ならびに処理中/完了フラグから構成され
ている。次に、1セル分の格納が完了すると、書き込み
次アドレスとバイト長を48バイト分カウントアップ
し、それぞれに値を更新してセットを行う。
【0030】また、入力されたセルSが新規のフレーム
の先頭セルの場合、セル分解組立部7が有している空き
バッファ管理テーブルから空きバッファの先頭アドレス
を求め、フレーム管理テーブルに新しいVPI/VCI
値およびバッファ先頭アドレス値を登録し、処理中/完
了フラグを処理中に設定する。
【0031】そして、セルSがフレームの最終セルであ
ることがヘッダ部の表示で判明した場合、フレーム管理
テーブルの処理中/完了フラグを完了にセットし、フレ
ーム受信をCPU9に通知するためにセル分解組立部7
に当該VPI/VCI値、先頭アドレスならびにバイト
長を設定し、割り込み通知フラグをセットする。
【0032】割り込み通知フラグにより通知を受けたC
PU9は、セル分解組立部7に設定されたVPI/VC
I値、先頭アドレスおよびバイト長に基づいて処理すべ
きフレームFMに対してレイヤ3のルーティング処理を
行う。
【0033】その後、CPU9は、セル分解組立部7に
VPI/VCI値、先頭アドレスおよびバイト長をセッ
トし、セル分解組立部7の送信起動フラグをセットす
る。
【0034】送信起動フラグがセットされたセル分解組
立部7は、セットされたVPI/VCI値、先頭アドレ
スおよびバイト長に基づいてセルヘッダ部を生成し、バ
ッファメモリ部8に書き込まれたデータに基づいて48
バイトのデータを付与し、セルSを組み立てて出力す
る。また、この処理はバイト長に対応する分繰り返され
ることになる。
【0035】そして、スイッチインタフェース部6で
は、セル分解組立部7から出力されたセルSのヘッダ内
のVPI/VCI値に基づいてアドレスを求め、ヘッダ
変換テーブルRTから新規のVPI/VCI値ならびに
スイッチ部2(図1)で使用される制御情報を読み出
し、セルSの書き換えを行う。
【0036】次に、図3は、セルレベルの課金機能をも
つ付加機能モジュールFK2の構成図である。
【0037】この付加機能モジュールFK2は、スイッ
チ部2(図1)とのインタフェースを持ちATMレイヤ
の処理をするスイッチインタフェース部6a、ヘッダ変
換テーブルRT、CPU9a、プログラム格納メモリ1
0a、VC毎に入力セルのセル数をカウントし、入力セ
ル数カウントテーブルNTにその値をカウントするセル
数カウント制御部11から構成されている。
【0038】また、スイッチ部2より入力したセルS
は、セル数カウント制御部NTに入力され、セルSのヘ
ッダ情報内のVCに対応した入力セル数カウントテーブ
ルNTの値が+1カウントアップする。
【0039】そして、カウントアップ後このセルSは、
スイッチインタフェース部6aとヘッダ変換テーブルR
Tにより、内部制御用の経路制御情報と新しいVPI/
VCI値が付与されスイッチ部2へ送出される。
【0040】また、CPU9aでは、時間間隔および時
刻を計るタイマにより、一定収集期間毎にVC毎にカウ
ントアップされた入力セル数カウントテーブルNTの値
を読み取り集計した上で、装置内のCPU制御部4(図
1)へ通知を行う。
【0041】このCPU制御部4では、入手した本課金
情報を編集した上で、ネットワークの管理装置へ送出す
る。
【0042】次に、付加機能モジュールFK2の動作に
ついて説明する。
【0043】まず、セルSがスイッチインタフェース部
6aを介してセル数カウント制御部11に入力される
と、入力されたセルSのヘッダ部におけるVPI/VC
I値をもとにセル数カウント制御部11の入力セル数カ
ウントテーブルNTにおけるVPI/VCI値を検索
し、一致した場合には入力セル数カウントテーブルNT
の該当するカウンタ値を+1する。
【0044】その後、再びセルSをスイッチインタフェ
ース部6aに返送し、スイッチインタフェース部6aで
は入力された該セルSヘッダ内のVPI/VCI値に基
づいてヘッダ変換テーブルRTを参照してアドレスを求
め、新規のVPI/VCI値およびスイッチ部2(図
1)で使用される制御情報を読み出し、セルSの書き換
えを行う。そして、課金情報収集の要求があった場合に
は、CPU9aが前述した入力セル数カウントテーブル
NTのカウンタ値の読み出しを行い、CPU制御部4
(図1)へ通知を行う。
【0045】次に、図4は、ネットワークコンピュータ
向けのサーバからのコンテンツ、プログラム、データス
トリーム情報をメモリならびに高速の二次記憶装置にキ
ャッシングするストリームデータキャッシュ機能をもつ
付加機能モジュールFK3の構成図である。
【0046】この場合の付加機能モジュールFK3は、
スイッチ部2(図1)とのインタフェースを持つスイッ
チインタフェース部6b、ヘッダ変換テーブルRT、セ
ル分解組立部7a、CPU9b、プログラム格納メモリ
10b、バッファメモリ部8a、高速の二次記憶部8
b、バッファメモリ部8aと二次記憶部8bを制御し、
入出力データの振り分けを行うバッファメモリ制御部8
cからなる。
【0047】次に、付加機能モジュールFK3の動作に
ついて説明する。
【0048】ここで、セルを順次入力し、フレームを組
み立てフレーム受信をCPU9bに通知するために割り
込み通知フラグをセットするまでの処理は、ルータ機能
をもつ付加機能モジュールFK1と同様である。
【0049】フレーム受信の通知を受けたCPU9b
は、そのストリーム識別子を判断し、二次記憶部8bに
書き込むテーブルを管理テーブルより求め、求めた書き
込みアドレス、バイト数およびバッファメモリ部8aの
先頭アドレスをバッファメモリ制御部8cに設定し、D
MA(Direct Memory Access)起
動をかける。
【0050】また、バッファメモリ制御部8cでは、順
次バッファメモリ部8aに格納された情報を二次記憶部
8bに書き込む。なお、この二次記憶部8bに書き込ん
だ際は、この書き込んだ日時をストリーム管理テーブル
内に記録する。
【0051】一方、ストリーム情報を必要とするクライ
アントよりダウンロードの要求が合った場合には、CP
U9bが本ノードの二次記憶部8b内にある情報である
か否かを前述したストリーム管理テーブルから判定す
る。
【0052】そして、該当する場合、CPU9bは、ス
トリーム管理テーブルより先頭アドレスならびにバイト
長を求め、ストリーム情報として二次記憶部8bからセ
ル分解組立部7a、スイッチインタフェース部6bを経
て出力されることになる。この際、CPU9bは、要求
したクライアントのATMアドレスより最終到達するノ
ードのVPI/VCI値も合わせてセットを行う。
【0053】また、該当しない場合、CPU9bは、よ
り上流のノードへのクライアントからの要求の転送を行
う。なお、いずれ二次記憶部8bは、ストリーム情報で
満杯となるため、書き込みされた日時および必要とする
クライアントからの要求があったかの情報を基にエージ
ングを行い、最後のアクセス(書き込みないし読み出
し)日時の古いものに対して新たなストリーム情報を書
き込み、上書きし、最も古い情報の消去を行う。
【0054】ここで、本発明者が検討した従来技術によ
るネットワークシステム例と本発明によるネットワーク
システム例を対比する。
【0055】図5に従来のATMスイッチとルータを用
いたシステム構成図を示す。
【0056】公衆網31を介して2つのLANシステム
32,33が接続されている。LAN32,33はAT
Mスイッチ34ベースで構築されている。そのためレイ
ヤ2のブロードキャストフレームが公衆網31を流れシ
ステム全体に広がらないようにする必要があり、公衆網
31との接続口にルータ35が配置されている。
【0057】この時、LAN32,33内のトラヒック
データTDは(システム規模が小さい場合)ATMスイ
ッチ34までの範囲でスイッチングされルータ35へは
流れない。また、公衆網31におけるトラヒックデータ
TDはルータ35を経由して転送されることになる。
【0058】次に、図6は、本発明の一実施例のシステ
ム構成図であり、レイヤ3のルータ機能をもつ付加機能
モジュールFK1を搭載したATMスイッチ1を用いて
ネットワークシステムが構成されている。
【0059】この場合、公衆網12を介して接続された
ATMスイッチ1は、付加機能モジュールFK1が設け
られたことによってルータ35(図5)を内蔵化したこ
とになり、ATMスイッチ1とルータ機能間のスループ
ット向上や統合によるシステム管理の容易化など複数装
置導入によるコスト低減効果以外のメリットも得られ
る。
【0060】図7および図8も、図5ならびに図6と同
様の関係になる。図7に示す本発明者が検討した従来技
術を用いたATMスイッチ34によるLANシステムが
大規模になるため、システム全体にレイヤ2のブロード
キャストフレームが広がらないようルータが接続、ネッ
トワーク全体をいくつかのLANセグメントLS1,L
S2,LS3に分けている。
【0061】また、図8においても、ATMスイッチ1
に付加機能モジュールFK1を設けることによりルータ
35(図7)を内蔵化したことになり、ATMスイッチ
1とルータ機能間のスループット向上や統合によるシス
テム管理の容易化など複数装置導入によるコスト低減効
果以外のメリットも得られる。
【0062】次に、図9、図10は、複数の付加機能モ
ジュール5が実際のネットワークシステムに実装配置さ
れた例である。
【0063】公衆網12を介してATMスイッチ1が接
続されており、それらATMスイッチ1には、サーバS
V1,SV2、ネットワークコンピュータNC1,NC
2ならびにパーソナルコンピュータPCなどが接続され
ている。
【0064】この時、公衆網接続、ネットワークコンピ
ュータ用のサーバの接続関係を考慮し、ルータ機能をも
つ付加機能モジュールFK1と、ネットワークコンピュ
ータ向けのサーバからのコンテンツ, プログラム, デー
タストリーム情報をメモリならびに高速の二次記憶部8
bにキャッシングする機能をもつ付加機能モジュールF
K3の実装位置が決定されている。
【0065】図11と図12は、このときの代表的な各
コネクションがATMスイッチ1内およびATMスイッ
チ1間でどのように張られるかを示した図である。
【0066】これらの図でわかるように、一連のコネク
ション上を流れるセルSは、ルーティングされつつ各付
加機能モジュール5を経由することで、あたかもネット
ワークシステム全体から各種付加処理をされたかのよう
に振る舞うことができる。
【0067】本発明は前記実施の形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
【0068】たとえば、前記実施の形態においては、1
台のATMスイッチの場合について記載したが、図13
に示すように、付加機能モジュールFK1,FK3を搭
載した2台のATMスイッチや図14に示すように複数
の付加機能モジュールFK1,FK2を1台のATMス
イッチに搭載してLANシステムなどの通信システムを
構成するようにしてもよい。
【0069】前記実施の形態においては、回線インタフ
ェース部および付加機能モジュールの各々が物理的に独
立した変換テーブルを有する構成とした。この構成によ
れば、変換テーブルへのアクセス競合を少なくすること
ができる。CPU制御部は、これらの変換テーブルを理
論的に独立した個別の変換テーブルとして管理してもよ
いし、論理的には一つの変換テーブルとして管理しても
よい。あるいは、これらの変換テーブルを共通化して1
箇所に設ければ、アクセス競合の点は別として、要所ハ
ードウェア量や一元管理の点でコストを低減することが
できる。
【0070】なお、セキュリティ認証機能や暗号化機能
は、上述のルータ機能と同様にセルをフレームに組み立
てた後に各々の機能の処理を行うことにより論理的な単
位でセキュリティ認証や暗号化を行うことができる。
【0071】
【発明の効果】(1)本発明によれば、ATMスイッチ
にレイヤ3の処理を行うルータ機能、課金機能やストリ
ーム情報をキャッシングする機能などを備えた各々の付
加機能モジュールを通信システムに応じてフレキシブル
に設けることにより、オプショナル的に追加可能となる
ので経済的にLANシステムなどの通信システムの構築
を行うことができ、かつスループット的にも向上を図る
ことができる。
【0072】(2)また、本発明では、複数の付加機能
モジュールを容易に通信システムのトポロジ上最適な位
置に分散配置することができるので、通信システム内の
トラヒック量を押さえ、かつネットワークリソースを経
済的に効率よく使用することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による付加機能モジュー
ルを搭載したATMスイッチの説明図である。
【図2】本発明の一実施の形態によるルータ機能をもつ
付加機能モジュールの説明図である。
【図3】本発明の一実施の形態による課金機能をもつ付
加機能モジュールの説明図である。
【図4】本発明の一実施の形態によるネットワークコン
ピュータ用のストリームデータキャッシュ機能をもつ付
加機能モジュールの説明図である。
【図5】本発明者が検討したATMスイッチとルータを
用いたLANシステムの説明図である。
【図6】本発明の一実施の形態によるルータ機能を搭載
したATMスイッチによるLANシステムの説明図であ
る。
【図7】本発明者が検討したATMスイッチとルータを
用いたLANシステムの説明図である。
【図8】本発明の一実施の形態によるルータ機能を搭載
したATMスイッチによるLANシステムの説明図であ
る。
【図9】本発明の一実施の形態によるルータ機能とネッ
トワークコンピュータ用ストリームデータキャッシュ機
能を搭載したATMスイッチによるLANシステムの説
明図である。
【図10】本発明の一実施の形態によるルータ機能とネ
ットワークコンピュータ用ストリームデータキャッシュ
機能を搭載した複数のATMスイッチによるLANシス
テムの説明図である。
【図11】本発明の一実施の形態によるルータ機能とネ
ットワークコンピュータ用ストリームデータキャッシュ
機能を搭載したATMスイッチ内を経由するコネクショ
ンを示した説明図である。
【図12】本発明の一実施の形態によるルータ機能とネ
ットワークコンピュータ用ストリームデータキャッシュ
機能を搭載した複数のATMスイッチ内を経由するコネ
クションを示した説明図である。
【図13】本発明の他の実施の形態による付加機能モジ
ュールを搭載したATMスイッチの説明図である。
【図14】本発明の他の実施の形態による複数の付加機
能モジュールを搭載したATMスイッチの説明図であ
る。
【符号の説明】
1…ATMスイッチ,2…スイッチ部,3…回線インタ
フェース部,4…CPU制御部,5…付加機能モジュー
ル,6〜6b…スイッチインタフェース部,7、7a…
セル分解組立部,8、8a…バッファメモリ部,8b…
二次記憶部,8c…バッファメモリ制御部,9〜9b…
CPU,10〜10b…プログラム格納メモリ,11…
セル数カウント制御部,RT…ヘッダ変換テーブル,N
T…入力セル数カウントテーブル。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 受信したATMセルにおけるヘッダ内部
    の情報に基づいて該ATMセルをスイッチングして出力
    方路に送出するスイッチ部と、回線からのATMセルの
    受信に応じて該受信ATMセルのヘッダ部内の情報およ
    び変換テーブルに基づいて該ATMセルをスイッチング
    する情報を前記ヘッダ部内に設定してヘッダ変換を行っ
    たATMセルを前記スイッチ部に送出する回線インタフ
    ェース部と、前記スイッチ部から受信したATMセルに
    対して所定の付加機能を実行して前記スイッチ部に送出
    する付加機能モジュールと、ATMスイッチ全体の動作
    を制御するとともに前記変換テーブルに前記ヘッダ変換
    の情報を設定する制御部とを有するATMスイッチであ
    って、前記回線インタフェース部は、前記ヘッダ変換の
    際に前記回線から受信したATMセルが前記所定の付加
    機能の実行を必要とするコネクションのATMセルであ
    ることに応じて前記付加機能モジュールへスイッチング
    するように受信ATMセルのヘッダ内部の情報を設定す
    る手段を包含し、前記付加機能モジュールは、前記回線
    インタフェース部と同一のスイッチインタフェースで前
    記スイッチ部と接続されて前記スイッチ部との間でAT
    Mセルの送受信を行うスイッチインタフェース部と、前
    記スイッチインタフェース部を経由して受信したATM
    セルに対して所定の付加機能を実行する手段と、前記付
    加機能が実行されたATMセルをスイッチングする情報
    を該ATMセルのヘッダ部内の情報および変換テーブル
    に基づいてヘッダ内部に設定してヘッダ変換を行う手段
    とを包含することを特徴とするATMスイッチ。
  2. 【請求項2】 前記付加機能モジュールは、さらに受信
    ATMスイッチのフレームへの組立およびフレームのA
    TMセルへの分解を行うセル分解組立部を包含し、前記
    付加機能モジュールは前記セル分解組立部で組み立てら
    れたフレームに対して前記所定の付加機能を実行するこ
    とを特徴とする請求項1記載のATMスイッチ。
  3. 【請求項3】 前記付加機能モジュールは、レイヤ3の
    ルータ機能をもつルータモジュールであることを特徴と
    する請求項2記載のATMスイッチ。
JP9862898A 1998-04-10 1998-04-10 Atmスイッチ Pending JPH11298486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9862898A JPH11298486A (ja) 1998-04-10 1998-04-10 Atmスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9862898A JPH11298486A (ja) 1998-04-10 1998-04-10 Atmスイッチ

Publications (1)

Publication Number Publication Date
JPH11298486A true JPH11298486A (ja) 1999-10-29

Family

ID=14224793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9862898A Pending JPH11298486A (ja) 1998-04-10 1998-04-10 Atmスイッチ

Country Status (1)

Country Link
JP (1) JPH11298486A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374245A (ja) * 2001-06-14 2002-12-26 Sony Corp 暗号・復号処理方法
US7298752B2 (en) 2002-10-11 2007-11-20 Hitachi, Ltd. Packet communication device
JP2010154551A (ja) * 2010-02-17 2010-07-08 Hitachi Ltd インターネットワーク装置
JP2011172296A (ja) * 2011-06-10 2011-09-01 Hitachi Ltd ネットワーク装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374245A (ja) * 2001-06-14 2002-12-26 Sony Corp 暗号・復号処理方法
US7298752B2 (en) 2002-10-11 2007-11-20 Hitachi, Ltd. Packet communication device
JP2010154551A (ja) * 2010-02-17 2010-07-08 Hitachi Ltd インターネットワーク装置
JP2011172296A (ja) * 2011-06-10 2011-09-01 Hitachi Ltd ネットワーク装置

Similar Documents

Publication Publication Date Title
US5949785A (en) Network access communications system and methodology
JP3109591B2 (ja) Atm交換機
EP1417586B1 (en) Dense virtual router packet switching
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
JP3449294B2 (ja) マルチプロトコル処理装置、回線インターフェース及びそれらを有するマルチプロトコルスイッチシステム
US7035212B1 (en) Method and apparatus for end to end forwarding architecture
US5802278A (en) Bridge/router architecture for high performance scalable networking
Dittia et al. Design of the APIC: A high performance ATM host-network interface chip
US6507583B1 (en) Network access arbitration system and methodology
US6741562B1 (en) Apparatus and methods for managing packets in a broadband data stream
JPH0619785A (ja) 分散共有仮想メモリーとその構成方法
JP2000503828A (ja) データネットワーク上でデータパケットをスイッチングする方法および装置
JP3946145B2 (ja) 高速イーサネット(登録商標)スイッチおよび高速イーサネット(登録商標)データフレームを分配するための方法
US6570845B1 (en) Switching system including a mask mechanism for altering the internal routing process
US20030133453A1 (en) Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus
US6463485B1 (en) System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell
Cidon et al. The plaNET/ORBIT high speed network
US6512769B1 (en) Method and apparatus for rate-based cell traffic arbitration in a switch
Huang et al. Efficient collective operations with ATM network interface support
JPH11298486A (ja) Atmスイッチ
US6438102B1 (en) Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform
Dittia et al. Catching up with the networks: host I/O at gigabit rates
Davie Host interface design for experimental, very high-speed networks
Konstantinidou Segment router: a novel router design for parallel computers
JP3252831B2 (ja) Atmにおけるipパケットルーティングプロセッサの分散処理方法及びその装置