JPH11298206A - Irreversible circuit element - Google Patents

Irreversible circuit element

Info

Publication number
JPH11298206A
JPH11298206A JP9325498A JP9325498A JPH11298206A JP H11298206 A JPH11298206 A JP H11298206A JP 9325498 A JP9325498 A JP 9325498A JP 9325498 A JP9325498 A JP 9325498A JP H11298206 A JPH11298206 A JP H11298206A
Authority
JP
Japan
Prior art keywords
dielectric substrate
dielectric
magnet
inductor
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9325498A
Other languages
Japanese (ja)
Inventor
Takekazu Okada
剛和 岡田
Toshihiro Makino
敏弘 牧野
Takashi Kawanami
崇 川浪
Takao Nakada
隆雄 中田
Takashi Hasegawa
長谷川  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9325498A priority Critical patent/JPH11298206A/en
Publication of JPH11298206A publication Critical patent/JPH11298206A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an irreversible circuit element with which an insertion loss can be reduced in the case of forming a circuit element consisting of a band pass filter on a dielectric substrate. SOLUTION: Concerning a centralization constant type isolator (irreversible circuit element) 1 with which a magnet 6 is arranged while interposing a dielectric substrate 18 on a magnetic assembly 4 formed by arranging plural central electrodes 8-10 across a ferrite 7 and a DC magnetic field is impressed to the magnetic assembly 4 by the magnet 6, an inductor (circuit element) L1 consisting of the band pass filter is formed on the dielectric substrate 18, and a dielectric film 25 is held between the inductor L1 on the dielectric substrate 18 and the magnet 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯で使
用される非可逆回路素子、例えばアイソレータ,サーキ
ュレータに関する。
The present invention relates to a nonreciprocal circuit device used in a microwave band, for example, an isolator and a circulator.

【0002】[0002]

【従来の技術】一般に、集中定数型のアイソレータ,サ
ーキュレータ等の非可逆回路素子は、順方向の信号には
減衰量が小さく、逆方向の信号には減衰量が大きいとい
う特性を有しており、例えば携帯電話等の通信機器の送
信回路部に採用されている。
2. Description of the Related Art Generally, non-reciprocal circuit devices such as lumped-constant isolators and circulators have a characteristic that a forward signal has a small attenuation and a reverse signal has a large attenuation. For example, it is employed in a transmission circuit unit of a communication device such as a mobile phone.

【0003】ところで上記通信機器に組み込まれる増幅
器には直線歪が存在しており、これが不要輻射(スプリ
アス、特に基本波の2倍波,3倍波)の発生原因となっ
ている。この不要輻射は、混信や電力増幅器の異常動作
の要因となることから、一定のレベル以下にすることが
要求される。この不要輻射の発生を防止するために、直
線性の優れた増幅器を採用したり、あるいは別途フィル
タを採用して不要波を減衰させる場合がある。
Incidentally, linear distortion is present in an amplifier incorporated in the above-mentioned communication equipment, and this causes unnecessary radiation (spurious, particularly, second and third harmonics of a fundamental wave). Since this unnecessary radiation causes interference and abnormal operation of the power amplifier, it is required to keep the unnecessary radiation below a certain level. In order to prevent the generation of the unnecessary radiation, an amplifier having excellent linearity may be employed, or a separate filter may be employed to attenuate the unnecessary wave.

【0004】しかしながら直線性の良い増幅器は高価で
あり、またフィルタを別途採用する場合には部品点数が
増える分だけコストが上昇するとともに通信機器全体が
大型化するという問題が生じる。このため小型化,低価
格化の要請が強い携帯電話等には採用し難い。
[0004] However, an amplifier having good linearity is expensive, and when a filter is separately employed, there is a problem in that the cost increases and the entire communication device becomes larger due to an increase in the number of components. For this reason, it is difficult to adopt it for a mobile phone or the like, for which a demand for downsizing and price reduction is strong.

【0005】ここで、通信機器には増幅器の安定動作及
び保護を図る目的からアイソレータ,又はサーキュレー
タが使用されている。特に集中定数型アイソレータ,サ
ーキュレータは、その順方向の特性としてはバンドパス
フィルタとして機能しており、このため通過帯域より離
れた周波数帯域では順方向でも減衰量が大きいという特
長を有している。このような帯域外での特性を利用して
不要波を減衰させることが考えられる。ところが、上記
アイソレータは元来帯域外の減衰を得るためのものでは
ないことから、その性能を発揮するには限界がある。
Here, an isolator or a circulator is used in communication equipment for the purpose of stable operation and protection of the amplifier. In particular, lumped-constant isolators and circulators function as bandpass filters as their forward characteristics, and therefore have a feature that the attenuation is large even in the forward direction in a frequency band apart from the pass band. It is conceivable to attenuate unnecessary waves by utilizing such characteristics outside the band. However, since the isolator is not originally intended to obtain attenuation outside the band, there is a limit in exhibiting its performance.

【0006】そこで、本件出願人は、帯域通過フィルタ
を構成する回路素子を内蔵したアイソレータを提案し
た。このアイソレータは、図11に示すように、磁性組
立体4と磁石6との間に配置された誘電体基板18に帯
域通過フィルタの構成要素であるインダクタL1をパタ
ーン形成し、該インダクタL1を入力ポートP1に付加
して構成されている。
Accordingly, the present applicant has proposed an isolator including a circuit element constituting a band-pass filter. In this isolator, as shown in FIG. 11, an inductor L1, which is a component of a band-pass filter, is patterned on a dielectric substrate 18 disposed between the magnetic assembly 4 and the magnet 6, and the inductor L1 is input. It is configured by being added to the port P1.

【0007】そして、図12の等価回路図に示すよう
に、帯域通過フィルタの構成要素であるコンデンサC1
をアイソレータの外部に付加することにより形成し、該
直列コンデンサC1と上記誘電体基板18に形成した直
列インダクタL1とで、入力ポートP1に帯域通過フィ
ルタ(BPF)を内蔵した構造となっている。
As shown in an equivalent circuit diagram of FIG. 12, a capacitor C1 which is a component of a bandpass filter is provided.
Is added to the outside of the isolator, and the series capacitor C1 and the series inductor L1 formed on the dielectric substrate 18 have a structure in which a band-pass filter (BPF) is built in the input port P1.

【0008】上記帯域通過フィルタを内蔵したアイソレ
ータによれば、周波数帯域外における減衰量を大きくす
ることができ、不要輻射による混信や異常動作を防止で
きる。これにより簡単な構造でかつ安価に帯域通過フィ
ルタを形成でき、高価な増幅器や別途フィルタを不要に
して通信機器の小型化,低価格化に貢献できる。
According to the isolator having the above-described band-pass filter, the amount of attenuation outside the frequency band can be increased, and interference and abnormal operation due to unnecessary radiation can be prevented. This makes it possible to form a band-pass filter with a simple structure and at low cost, and to contribute to downsizing and cost reduction of communication equipment by eliminating the need for an expensive amplifier or a separate filter.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記帯域通
過フィルタを誘電体基板に形成する場合、該誘電体基板
には磁石が当接していることから、磁石が有する高周波
的な材料特性,特に誘電正接によりアイソレータの挿入
損失が大きく影響されるという懸念がある。
When the band-pass filter is formed on a dielectric substrate, since a magnet is in contact with the dielectric substrate, high-frequency material characteristics of the magnet, particularly There is a concern that the insertion loss of the isolator is greatly affected by the tangent.

【0010】一般に量産されている市販の磁石は高周波
用部品として開発されたものではなく、このため誘電正
接が大きくなり易い。このため誘電体基板の回路素子
(インダクタ)と磁石が接触することにより、挿入損失
が増大すると考えられる。また磁石は誘電率も大きいの
でインダクタを形成し難いという問題もある。
Generally, commercially available magnets that are mass-produced are not developed as high-frequency components, and therefore have a large dielectric loss tangent. Therefore, it is considered that the insertion loss increases due to the contact between the circuit element (inductor) of the dielectric substrate and the magnet. There is also a problem that it is difficult to form an inductor because the magnet has a large dielectric constant.

【0011】本発明は、このような状況に鑑みてなされ
たもので、誘電体基板に帯域通過フィルタを構成する回
路素子を形成する場合のアイソレータの挿入損失を低減
できる非可逆回路素子を提供することを目的としてい
る。
The present invention has been made in view of such circumstances, and provides a non-reciprocal circuit device capable of reducing insertion loss of an isolator when a circuit device constituting a band-pass filter is formed on a dielectric substrate. It is intended to be.

【0012】[0012]

【課題を解決するための手段】請求項1の発明は、フェ
ライトに複数の中心電極を交差させて配置してなる磁性
組立体に誘電体基板を介在させて磁石を配置し、該磁石
により上記磁性組立体に直流磁界を印加するようにした
非可逆回路素子において、上記誘電体基板に帯域通過フ
ィルタを構成する回路素子を形成し、該誘電体基板の少
なくとも回路素子と上記磁石との間に誘電体フィルムを
挟んだことを特徴としている。
According to the first aspect of the present invention, a magnet is arranged with a dielectric substrate interposed in a magnetic assembly having a plurality of center electrodes crossed on a ferrite, and the magnet is arranged by the magnet. In a non-reciprocal circuit element configured to apply a DC magnetic field to a magnetic assembly, a circuit element constituting a band-pass filter is formed on the dielectric substrate, and at least a circuit element of the dielectric substrate is provided between the magnet and the magnet. It is characterized by sandwiching a dielectric film.

【0013】請求項2の発明は、上記誘電体フィルムが
磁石に貼着されていることを特徴とし、請求項3の発明
は、上記誘電体フィルムが誘電体基板に貼着されている
ことを特徴としている。
[0013] The invention of claim 2 is characterized in that the dielectric film is adhered to a magnet, and the invention of claim 3 is characterized in that the dielectric film is adhered to a dielectric substrate. Features.

【0014】請求項4の発明は、請求項1と同様の非可
逆回路素子において、積層誘電体基板に帯域通過フィル
タを構成する回路素子を形成し、該積層誘電体基板の少
なくとも回路素子と磁石との間に1層以上の積層基板を
設けたことを特徴としている。
According to a fourth aspect of the present invention, there is provided the same non-reciprocal circuit element as in the first aspect, wherein a circuit element constituting a band-pass filter is formed on the laminated dielectric substrate, and at least the circuit element and the magnet of the laminated dielectric substrate are formed. And at least one layered substrate is provided between them.

【0015】請求項5の発明は、請求項1と同様の非可
逆回路素子において、誘電体基板に帯域通過フィルタを
構成する回路素子を形成し、該回路素子の表面の少なく
とも一部に誘電体膜を被覆したことを特徴としている。
According to a fifth aspect of the present invention, there is provided a non-reciprocal circuit device according to the first aspect, wherein a circuit element constituting a band-pass filter is formed on a dielectric substrate, and a dielectric material is formed on at least a part of the surface of the circuit element. It is characterized by being coated with a film.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。図1及び図2は、請求項1の
発明の一実施形態による集中定数型アイソレータを説明
するための図であり、図1はアイソレータの分解斜視
図、図2(a)は誘電体基板に形成されたインダクタの
平面図、図2(b)は誘電体基板の裏面に形成された電
極の透視平面図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 and 2 are views for explaining a lumped-constant isolator according to an embodiment of the present invention. FIG. 1 is an exploded perspective view of the isolator, and FIG. 2A is formed on a dielectric substrate. FIG. 2B is a perspective plan view of an electrode formed on the back surface of the dielectric substrate.

【0017】図1において、1は集中定数型のアイソレ
ータであり、これは磁性体金属からなるケース2の底面
2a上に端子ブロック3を配置し、該端子ブロック3に
磁性組立体4を配置し、上記ケース2に同じく磁性体金
属からなる箱状のキャップ5を装着し、該キャップ5の
内面に矩形状の永久磁石6を貼着して磁気回路を形成
し、該永久磁石6により上記磁性組立体4に直流磁界を
印加するように構成されている。
In FIG. 1, reference numeral 1 denotes a lumped constant type isolator, in which a terminal block 3 is disposed on a bottom surface 2a of a case 2 made of a magnetic metal, and a magnetic assembly 4 is disposed on the terminal block 3. A box-shaped cap 5 also made of a magnetic metal is attached to the case 2 and a rectangular permanent magnet 6 is attached to the inner surface of the cap 5 to form a magnetic circuit. It is configured to apply a DC magnetic field to the assembly 4.

【0018】上記磁性組立体4は、円板状のフェライト
7の上面に3本の中心導体8,9,10を電気的絶縁シ
ート(不図示)を介在させて120度角度ごとに交差す
るように配置し、上記フェライト7の底面に各中心導体
8〜10のアース部11を当接した構造のものである。
The magnetic assembly 4 intersects three center conductors 8, 9, 10 on the upper surface of the disk-shaped ferrite 7 at an angle of 120 degrees with an electric insulating sheet (not shown) interposed therebetween. And the ground portion 11 of each of the center conductors 8 to 10 is in contact with the bottom surface of the ferrite 7.

【0019】上記端子ブロック3は電気的絶縁樹脂から
なり、矩形枠状の側壁3aに底壁3bを一体形成した構
造のものであり、この底壁3bには挿通孔3cが形成さ
れており、該底壁3bの挿通孔3cの周縁にはそれぞれ
整合用単板型コンデンサ12a〜12c,及び単板型終
端抵抗Rが収納される凹部3dが形成されている。また
上記挿通孔3cには磁性組立体4が挿入されており、該
磁性組立体4のアース部11はケース2の底面2aに接
続されている。
The terminal block 3 is made of an electrically insulating resin and has a structure in which a bottom wall 3b is integrally formed with a rectangular frame-shaped side wall 3a, and an insertion hole 3c is formed in the bottom wall 3b. At the periphery of the insertion hole 3c of the bottom wall 3b, there are formed concave portions 3d for accommodating the single plate type capacitors 12a to 12c for matching and the single plate type terminating resistor R, respectively. The magnetic assembly 4 is inserted into the insertion hole 3c, and the ground portion 11 of the magnetic assembly 4 is connected to the bottom surface 2a of the case 2.

【0020】上記端子ブロック3の左, 右側壁3aの外
面には表面実装用の入出力端子15及びアース端子16
が形成されており、該入出力端子15は底壁3bの上面
のコーナー部に導出されている。また上記アース端子1
6は上記各凹部3dの上面に導出されており、上記各コ
ンデンサ12a〜12cの下面電極,及び終端抵抗Rの
一端が接続されている。この各端子15,16は端子ブ
ロック3内に一部をインサートモールドして形成された
ものである。
On the outer surfaces of the left and right side walls 3a of the terminal block 3, input / output terminals 15 for surface mounting and ground terminals 16 are provided.
Are formed, and the input / output terminal 15 is led out to a corner on the upper surface of the bottom wall 3b. Also, the ground terminal 1
Numeral 6 is led out to the upper surface of each of the concave portions 3d, and the lower electrodes of the capacitors 12a to 12c and one end of the terminating resistor R are connected. Each of the terminals 15 and 16 is formed by partially insert-molding the terminal block 3.

【0021】上記各コンデンサ12a〜12cの上面電
極には各中心導体8〜10の入出力ポートP1〜P3が
接続されており、このうちポートP1の先端部は入力端
子15に、ポートP2の先端部は出力端子15に、ポー
トP3の先端部は終端抵抗Rにそれぞれ接続されてい
る。
The input / output ports P1 to P3 of the center conductors 8 to 10 are connected to the upper electrodes of the capacitors 12a to 12c, respectively. The tip of the port P1 is connected to the input terminal 15 and the tip of the port P2. The portion is connected to the output terminal 15, and the tip of the port P3 is connected to the terminating resistor R.

【0022】上記磁性組立体4の上面には矩形板状をな
す誘電体基板18が配設されている。この誘電体基板1
8はキャップ5をケース2に装着すると同時に永久磁石
6を介して磁性組立体4,端子ブロック3をケース2
に、各中心導体8〜10のポートP1〜P3をコンデン
サ12a〜12cにそれぞれ電気的,機械的に保持する
ものである。また上記誘電体基板18の磁性組立体4に
対応する中央部には孔18aが形成されており、終端抵
抗Rに対応するコーナー部には切り欠き18bが形成さ
れている。
On the upper surface of the magnetic assembly 4, a dielectric plate 18 having a rectangular plate shape is provided. This dielectric substrate 1
Reference numeral 8 denotes the case where the cap 5 is mounted on the case 2 and the magnetic assembly 4 and the terminal block 3 are connected via the permanent magnet 6 to the case 2.
The ports P1 to P3 of the center conductors 8 to 10 are electrically and mechanically held by the capacitors 12a to 12c, respectively. A hole 18a is formed at the center of the dielectric substrate 18 corresponding to the magnetic assembly 4, and a notch 18b is formed at a corner corresponding to the terminating resistor R.

【0023】上記誘電体基板18の上面には、図2
(a),図2(b)に示すように、帯域通過フィルタを
構成する回路素子20としての直列インダクタL1がパ
ターン形成されている。このインダクタL1の一端はス
ルーホール電極21を介して裏面の接続電極22に接続
されており、他端は同じくスルーホール電極23を介し
て裏面の入力電極24に接続されている。
FIG. 2 shows the upper surface of the dielectric substrate 18.
As shown in FIGS. 2A and 2B, a series inductor L1 as a circuit element 20 constituting a bandpass filter is formed in a pattern. One end of the inductor L1 is connected via a through-hole electrode 21 to a connection electrode 22 on the back surface, and the other end is also connected via a through-hole electrode 23 to an input electrode 24 on the back surface.

【0024】上記接続電極22は上記コンデンサ12a
に接続され、入力電極24は中心導体8の入力ポートP
1に接続されている。これにより入力ポートP1には帯
域通過フィルタの構成要素である一方の直列インダクタ
L1が付加されている。また他方の構成要素である直列
コンデンサC1はアイソレータ1の外部に形成されてお
り、このインダクタL1,コンデンサC1とで帯域通過
フィルタ(BPF)が形成されている(図12の等価回
路図参照)。
The connection electrode 22 is connected to the capacitor 12a.
And the input electrode 24 is connected to the input port P of the center conductor 8.
1 connected. Thereby, one series inductor L1 which is a component of the band-pass filter is added to the input port P1. A series capacitor C1 as the other component is formed outside the isolator 1, and a bandpass filter (BPF) is formed by the inductor L1 and the capacitor C1 (see an equivalent circuit diagram in FIG. 12).

【0025】そして上記誘電体基板18と永久磁石6と
の間には誘電体フィルム25が介設されており、該誘電
体フィルム25は永久磁石6と誘電体基板18により挟
持されている。この誘電体フィルム25は、永久磁石6
の下面全面を覆う四角形のもので、誘電率,及び誘電正
接の小さいものから構成されている。
A dielectric film 25 is provided between the dielectric substrate 18 and the permanent magnet 6, and the dielectric film 25 is sandwiched between the permanent magnet 6 and the dielectric substrate 18. This dielectric film 25 is used for the permanent magnet 6
Is a quadrangular one that covers the entire lower surface, and has a small dielectric constant and a small dielectric tangent.

【0026】次に本実施形態の作用効果について説明す
る。本実施形態の集中定数型アイソレータ1によれば、
誘電体基板18にインダクタL1をパターン形成し、該
インダクタL1と外付けのコンデンサC1とで帯域通過
フィルタを形成したので、アイソレータ1の動作周波数
帯域外、特に高周波側の帯域(2倍波,3倍波)におけ
る減衰量を大きくすることができ、高調波歪及び不要輻
射を低減できる。また該フィルタの回路素子の一部を入
力ポートP1に内蔵したので、簡単な構造でかつ安価に
帯域通過フィルタを形成でき、上述の高価な増幅器や別
途フィルタを不要にして小型化,低価格化に貢献でき
る。
Next, the operation and effect of this embodiment will be described. According to the lumped constant type isolator 1 of the present embodiment,
Since the inductor L1 is formed in a pattern on the dielectric substrate 18 and a band-pass filter is formed by the inductor L1 and the external capacitor C1, the band outside the operating frequency band of the isolator 1, especially on the high frequency side (second harmonic, 3 The amount of attenuation in harmonics can be increased, and harmonic distortion and unnecessary radiation can be reduced. In addition, since a part of the circuit element of the filter is built in the input port P1, a band-pass filter can be formed with a simple structure and at a low cost. Can contribute to

【0027】また上記アイソレータ1の入力ポートP1
に帯域通過フィルタを接続したので、通信機器における
増幅器の出力部の帯域内での負荷変動を小さくでき、増
幅器の消費電流を低減できるとともに、増幅器の動作を
安定でき、通信機器の高性能化に貢献できる。即ち、増
幅器はこれの出力部の負荷変動によって消費電流が著し
く変化し易く、このため帯域内における出力部の負荷変
動をできるだけ抑制する必要があった。
The input port P1 of the isolator 1
Connected to a band-pass filter, the load fluctuation in the output band of the amplifier in the communication equipment can be reduced, the current consumption of the amplifier can be reduced, the operation of the amplifier can be stabilized, and the performance of the communication equipment can be improved. Can contribute. That is, the current consumption of the amplifier is liable to change remarkably due to the load fluctuation of the output section. Therefore, it is necessary to suppress the load fluctuation of the output section within the band as much as possible.

【0028】そして、上記誘電体基板18にインダクタ
L1を形成する場合、誘電体基板18のインダクタL1
に永久磁石6が当接することによりアイソレータの挿入
損失が増大するという懸念があった。これに対して本実
施形態では、上記誘電体基板18と永久磁石6との間に
誘電率,誘電正接の小さい誘電体フィイルム25を挟み
込んだので、誘電率と誘電正接の大きい永久磁石6をイ
ンダクタL1から離すことができ、これによりインダク
タンスが増加し、挿入損失が低減することからインダク
タのQを向上でき、その結果アイソレータの挿入損失を
低減できる。
When the inductor L1 is formed on the dielectric substrate 18, the inductor L1
However, there is a concern that the insertion loss of the isolator increases due to the contact of the permanent magnet 6 with the permanent magnet 6. On the other hand, in the present embodiment, since the dielectric film 25 having a small dielectric constant and a small dielectric loss tangent is sandwiched between the dielectric substrate 18 and the permanent magnet 6, the permanent magnet 6 having a large dielectric constant and a large dielectric loss tangent is connected to the inductor. It can be separated from L1, thereby increasing the inductance and reducing the insertion loss, thereby improving the Q of the inductor and consequently reducing the insertion loss of the isolator.

【0029】ここで、本実施形態では、誘電体フィルム
25を永久磁石6の下面全面を覆う四角形とした場合を
説明したが、本発明の目的は、インダクタと誘電率,誘
電正接の大きい永久磁石とを離し、両者の間に誘電率,
誘電正接の小さい誘電体を挟むことにより実現できる。
従って、誘電体フィルムの形状や大きさについては特に
限定するものではない。
Here, in the present embodiment, the case where the dielectric film 25 has a rectangular shape covering the entire lower surface of the permanent magnet 6 has been described. However, an object of the present invention is to provide a permanent magnet having a large dielectric constant and a large dielectric loss tangent with the inductor. And the dielectric constant between them,
This can be realized by sandwiching a dielectric having a small dielectric loss tangent.
Therefore, the shape and size of the dielectric film are not particularly limited.

【0030】例えば、空気も誘電率と誘電正接の小さい
誘電体であるので、誘電体フィルム25のインダクタL
1に接する部分に孔を形成し、該孔により磁石とインダ
クタとの間に空気層を設けることも可能であり、この場
合にも上記実施形態と同様の効果が得られる。また孔を
あけた誘電体フィルムを採用する場合には、誘電率,誘
電正接の大きいものを用いることも可能である。
For example, since air is also a dielectric having a small dielectric constant and a small dielectric loss tangent, the inductor L of the dielectric film 25
It is also possible to form a hole in a portion in contact with 1 and provide an air layer between the magnet and the inductor by the hole, and in this case, the same effect as in the above embodiment can be obtained. When a dielectric film having holes is used, a film having a large dielectric constant and a large dielectric loss tangent can be used.

【0031】図3は、上記集中定数型アイソレータの効
果を確認するために行った挿入損失の測定結果を示す特
性図である。この実験に採用した永久磁石の比誘電率は
25、誘電正接は1×10-2であり、誘電体フィルムの
比誘電率は3.5、誘電正接は2×10-3であり、厚さ
は50μmである。また比較するために誘電体フィルム
のないアイソレータについても同様の測定を行った(図
中、一点鎖線は比較例、実線は本実施例を示す)。同図
からも明らかなように、誘電体フィルムを用いることに
より挿入損失を0.05dB程度改善できているのがわ
かる。
FIG. 3 is a characteristic diagram showing measurement results of insertion loss performed for confirming the effect of the lumped constant type isolator. The relative permittivity of the permanent magnet used in this experiment is 25, the dielectric loss tangent is 1 × 10 −2 , the relative dielectric constant of the dielectric film is 3.5, the dielectric loss tangent is 2 × 10 −3 , and the thickness is Is 50 μm. For comparison, the same measurement was performed for an isolator without a dielectric film (in the figure, a dashed line indicates a comparative example, and a solid line indicates the present example). As can be seen from the figure, the insertion loss can be improved by about 0.05 dB by using the dielectric film.

【0032】なお、上記実施形態では、ポートP1にイ
ンダクタL1を形成したが、本発明はポートP2,ある
いはポートP3に形成してもよい。また、上記実施形態
では、帯域通過フィルタの構成要素の直列インダクタL
1を誘電体基板18に形成し、他方の構成要素である直
列コンデンサC1を外付けした場合を説明したが、本発
明はこれに限られるものではなく、誘電体基板にインダ
クタ,コンデンサの両方を形成してもよい。
In the above embodiment, the inductor L1 is formed at the port P1, but the present invention may be formed at the port P2 or the port P3. Further, in the above embodiment, the series inductor L as a component of the band-pass filter is used.
1 is formed on the dielectric substrate 18 and the other component, the series capacitor C1, is externally described. However, the present invention is not limited to this. Both the inductor and the capacitor are mounted on the dielectric substrate. It may be formed.

【0033】図4は、上記インダクタ,コンデンサの両
方を形成した他の実施形態を説明するための図であり、
図4(a)は誘電体基板に形成されたインダクタの平面
図、図4(b)は誘電体基板の裏面に形成された電極の
透視平面図である。図中、図2と同一符号は同一又は相
当部分を示す。
FIG. 4 is a view for explaining another embodiment in which both the inductor and the capacitor are formed.
FIG. 4A is a plan view of an inductor formed on a dielectric substrate, and FIG. 4B is a perspective plan view of an electrode formed on the back surface of the dielectric substrate. In the figure, the same reference numerals as those in FIG. 2 indicate the same or corresponding parts.

【0034】本実施形態は、誘電体基板18の上面に帯
域通過フィルタを構成する回路素子としての直列インダ
クタL1,及び直列コンデンサC1の第一電極30a,
第二電極30bの両方をパターン形成して構成されてい
る。
In the present embodiment, a series inductor L1 as a circuit element constituting a band-pass filter and a first electrode 30a of a series capacitor C1 are formed on the upper surface of a dielectric substrate 18.
Both of the second electrodes 30b are formed by patterning.

【0035】上記インダクタL1の一端はスルーホール
電極21,接続電極22を介して整合用コンデンサ12
aに接続されている。また上記インダクタL1の他端は
直列コンデンサ第1電極30aに接続され、該第1電極
30aと誘電体基板18を挟んで対向する直列コンデン
サ第2電極30bは入力電極24を介して入力ポートP
1に接続されている。
One end of the inductor L1 is connected to a matching capacitor 12 through a through-hole electrode 21 and a connection electrode 22.
a. The other end of the inductor L1 is connected to the first electrode 30a of the series capacitor, and the second electrode 30b of the series capacitor opposed to the first electrode 30a with the dielectric substrate 18 interposed therebetween is connected to the input port P via the input electrode 24.
1 connected.

【0036】これにより上記入力ポートP1には直列イ
ンダクタL1及び直列コンデンサC1からなる帯域通過
フィルタが付加されている(図5の等価回路図参照)。
As a result, a bandpass filter including a series inductor L1 and a series capacitor C1 is added to the input port P1 (see the equivalent circuit diagram in FIG. 5).

【0037】本実施形態においても、誘電体基板18と
永久磁石との間に誘電体フィルムを挟み込むことによ
り、不要輻射による混信や異常動作の防止を図りなが
ら、アイソレータの挿入損失を低減でき、上記実施形態
と同様の効果が得られる。また上記誘電体基板18にイ
ンダクタL1とコンデンサ電極C1の両方を形成したの
で、何れか一方を外付けする場合に比べて部品点数を削
減できるとともに、小型化できる。
Also in this embodiment, by inserting a dielectric film between the dielectric substrate 18 and the permanent magnet, the insertion loss of the isolator can be reduced while preventing interference and abnormal operation due to unnecessary radiation. The same effects as in the embodiment can be obtained. Further, since both the inductor L1 and the capacitor electrode C1 are formed on the dielectric substrate 18, the number of components can be reduced and the size can be reduced as compared with a case where either one is externally mounted.

【0038】図6は、請求項2の発明の一実施形態によ
る集中定数型アイソレータを示す分解斜視図であり、図
中、図1と同一符号は同一又は相当部分を示す。
FIG. 6 is an exploded perspective view showing a lumped-constant isolator according to an embodiment of the present invention. In FIG. 6, the same reference numerals as those in FIG. 1 denote the same or corresponding parts.

【0039】本実施形態の集中定数型アイソレータ1
は、誘電体基板18と永久磁石6との間に誘電率,誘電
正接の小さい誘電体フィルム25を挟みこむとともに、
該誘電体フィルム25を永久磁石6の下面に貼着した例
である。
Lumped constant type isolator 1 of this embodiment
Is to sandwich a dielectric film 25 having a small dielectric constant and a small dielectric loss tangent between the dielectric substrate 18 and the permanent magnet 6,
This is an example in which the dielectric film 25 is attached to the lower surface of the permanent magnet 6.

【0040】本実施形態では、誘電体基板18と永久磁
石6との間に誘電体フィルム25を挟み込みかつ該磁石
6に貼着したので、上記実施形態と同様にアイソレータ
の挿入損失の低減効果が得られるとともに、アイソレー
タを組付ける際に誘電体フィルム25を容易に組込むこ
とができ、作業性を向上できる。
In this embodiment, since the dielectric film 25 is sandwiched between the dielectric substrate 18 and the permanent magnet 6 and adhered to the magnet 6, the effect of reducing the insertion loss of the isolator can be reduced as in the above embodiment. As a result, the dielectric film 25 can be easily assembled when the isolator is assembled, and the workability can be improved.

【0041】図7は、請求項3の発明の一実施形態を示
す分解斜視図であり、図中、図1と同一符号は同一又は
相当部分を示す。
FIG. 7 is an exploded perspective view showing an embodiment of the third aspect of the present invention, in which the same reference numerals as those in FIG. 1 denote the same or corresponding parts.

【0042】本実施形態の集中定数型アイソレータ1
は、誘電体基板18と永久磁石6との間に誘電率,誘電
正接の小さい誘電体フィルム25を挟みこむとともに、
該誘電体フィルム25を誘電体基板18の上面全面に貼
着した例である。
Lumped constant type isolator 1 of the present embodiment
Is to sandwich a dielectric film 25 having a small dielectric constant and a small dielectric loss tangent between the dielectric substrate 18 and the permanent magnet 6,
This is an example in which the dielectric film 25 is attached to the entire upper surface of the dielectric substrate 18.

【0043】本実施形態では、誘電体基板18と永久磁
石6との間に誘電体フィルム25を挟み込みかつ該磁石
6に貼着したので、上記実施形態と同様にアイソレータ
の挿入損失の低減効果が得られるとともに、上記同様に
アイソレータを組付ける際に誘電体フィルム25を容易
に組込むことができ、作業性を向上できる。
In the present embodiment, since the dielectric film 25 is sandwiched between the dielectric substrate 18 and the permanent magnet 6 and adhered to the magnet 6, the effect of reducing the insertion loss of the isolator can be reduced as in the above embodiment. In addition to the above, the dielectric film 25 can be easily assembled when the isolator is assembled in the same manner as described above, and the workability can be improved.

【0044】図8は、請求項4の発明の第1実施形態に
よる集中定数型アイソレータを説明するための図であ
り、図中、図2と同一符号は同一又は相当部分を示す。
FIG. 8 is a diagram for explaining a lumped-constant isolator according to the first embodiment of the present invention. In FIG. 8, the same reference numerals as those in FIG. 2 denote the same or corresponding parts.

【0045】本実施形態は、第1誘電体基板31の両面
に帯域通過フィルタを構成する回路素子としてのインダ
クタL1,接続電極22,入力電極24を形成し、該第
1誘電体基板31の上面の永久磁石との間に何も形成さ
れていない1層の第2誘電体基板32を設けて構成され
ている。
In this embodiment, an inductor L1, a connection electrode 22, and an input electrode 24 as circuit elements constituting a band-pass filter are formed on both surfaces of a first dielectric substrate 31, and an upper surface of the first dielectric substrate 31 is formed. And a single layer of the second dielectric substrate 32 on which nothing is formed.

【0046】本実施形態によれば、インダクタL1が形
成された第1誘電体基板31に第2誘電体基板32を積
層したので、アイソレータの挿入損失を低減でき、上記
実施形態と同様の効果が得られる。また第1,第2誘電
体基板31,32を積層することにより一体形成でき、
上述の誘電体フィルムを用いる場合に比べて部品点数を
削減でき、さらにコストを低減できる。
According to this embodiment, since the second dielectric substrate 32 is laminated on the first dielectric substrate 31 on which the inductor L1 is formed, the insertion loss of the isolator can be reduced, and the same effect as in the above embodiment can be obtained. can get. Further, the first and second dielectric substrates 31 and 32 can be integrally formed by laminating them,
The number of parts can be reduced as compared with the case where the above-described dielectric film is used, and the cost can be further reduced.

【0047】図9は、請求項4の発明の第2実施形態を
説明するための図であり、図中、図8と同一符号は同一
又は相当部分を示す。
FIG. 9 is a view for explaining a second embodiment of the invention of claim 4, in which the same reference numerals as those in FIG. 8 denote the same or corresponding parts.

【0048】本実施形態は、第1誘電体基板31の上面
にインダクタL1をパターン形成し、第2誘電体基板3
1の上面に上記インダクタL1に接続される接続電極2
2,入力電極24をパターン形成した例である。
In this embodiment, the inductor L1 is formed on the upper surface of the first dielectric substrate 31 by patterning, and the second dielectric substrate 3
Connection electrode 2 connected to the inductor L1
2 is an example in which the input electrode 24 is formed in a pattern.

【0049】本実施形態では、第1,第2誘電体基板3
1,32の上面にそれぞれインダクタL1、接続電極2
2,入力電極24を形成したので、1つの基板の両面に
電極をパターン形成する場合に比べて製造が容易であ
り、コストをさらに低減でき、安価で低損失のアイソレ
ータを提供できる。
In this embodiment, the first and second dielectric substrates 3
The inductor L1 and the connection electrode 2
2. Since the input electrodes 24 are formed, the manufacturing is easier, the cost can be further reduced, and an inexpensive and low-loss isolator can be provided as compared with the case where the electrodes are patterned on both surfaces of one substrate.

【0050】図10は、請求項5の発明の一実施形態を
説明するための図であり、図中、図2と同一符号は同一
又は相当部分を示す。
FIG. 10 is a diagram for explaining an embodiment of the invention of claim 5, in which the same reference numerals as in FIG. 2 indicate the same or corresponding parts.

【0051】本実施形態は、誘電体基板18の上面のイ
ンダクタL1に厚膜の誘電体膜35を印刷等により被覆
形成して構成されている。この誘電体膜35はインダク
タL1のライン中央部36を除く全長に被覆されてお
り、該中央部36は上記誘電体膜35と磁石との間で形
成された空気層となっている。
In this embodiment, the inductor L1 on the upper surface of the dielectric substrate 18 is coated with a thick dielectric film 35 by printing or the like. The dielectric film 35 covers the entire length of the inductor L1 excluding the line central portion 36, and the central portion 36 is an air layer formed between the dielectric film 35 and the magnet.

【0052】本実施形態では、誘電体基板18のインダ
クタL1に誘電率,誘電正接の小さい誘電体膜35を塗
り付けたので、アイソレータの挿入損失を低減でき、上
記実施形態と同様の効果が得られる。また上記誘電体基
板18に誘電体膜35を塗布する構造であるので、コス
ト上昇の原因となる部品点数の増加を回避でき、安価に
提供できる。
In this embodiment, since the dielectric film 35 having a small dielectric constant and a small dielectric loss tangent is applied to the inductor L1 of the dielectric substrate 18, the insertion loss of the isolator can be reduced, and the same effect as the above embodiment can be obtained. Can be In addition, since the structure is such that the dielectric film 35 is applied to the dielectric substrate 18, it is possible to avoid an increase in the number of components which causes an increase in cost and to provide the device at low cost.

【0053】また上記インダクタL1の中央部36は空
気による誘電体層により覆われることから、誘電体膜3
5を塗布した場合と同様の作用効果が得られる。この場
合、中央部35を露出することなく全長に渡って誘電体
膜を被覆してもよい。
Since the central portion 36 of the inductor L1 is covered with a dielectric layer made of air, the dielectric film 3
The same operation and effect as in the case of applying No. 5 can be obtained. In this case, the dielectric film may be covered over the entire length without exposing the central portion 35.

【0054】なお、上述の各実施形態では、集中定数型
のアイソレータを例に説明したが、本発明はサーキュレ
ータにも勿論適用できる。
In each of the above embodiments, the lumped constant type isolator has been described as an example. However, the present invention can of course be applied to a circulator.

【0055】[0055]

【発明の効果】以上のように請求項1の発明に係る非可
逆回路素子によれば、誘電体基板に帯域通過フィルタを
構成する回路素子を形成し、該誘電体基板の回路素子と
磁石との間に誘電体フィルムを挟み込んだので、誘電
率,誘電正接の大きい磁石を回路素子から離すことがで
き、アイソレータの挿入損失を低減できる効果がある。
As described above, according to the non-reciprocal circuit device according to the first aspect of the present invention, the circuit element constituting the band-pass filter is formed on the dielectric substrate, and the circuit element on the dielectric substrate, the magnet and Since the dielectric film is interposed between the magnets, the magnet having a large dielectric constant and a large dielectric tangent can be separated from the circuit element, and the insertion loss of the isolator can be reduced.

【0056】また簡単な構造でかつ安価に低域通過フィ
ルタを構成できるので、不要輻射による混信や異常動作
の回避を図りながら、小型化,低価格化に貢献できる効
果がある。
Further, since the low-pass filter can be configured with a simple structure and at low cost, it is possible to contribute to miniaturization and cost reduction while avoiding interference and abnormal operation due to unnecessary radiation.

【0057】請求項2の発明では、上記誘電体フィルム
を磁石に貼着し、請求項3の発明では、誘電体フィルム
を誘電体基板に貼着したので、請求項1と同様にアイソ
レータの挿入損失の低減効果が得られるとともに、アイ
ソレータを組付ける際に誘電体フィルムを容易に組込む
ことができ、作業性を向上できる効果がある。
According to the second aspect of the present invention, the dielectric film is attached to a magnet, and in the third aspect of the invention, the dielectric film is attached to a dielectric substrate. The effect of reducing the loss is obtained, and the dielectric film can be easily incorporated at the time of assembling the isolator, thereby improving the workability.

【0058】請求項4の発明では、積層誘電体基板の回
路素子と磁石との間に1層以上の積層基板を設けたの
で、請求項1と同様にアイソレータの挿入損失の低減効
果が得られるとともに、コスト上昇の原因となる部品点
数の増加を回避でき、安価に提供できる効果がある。
According to the fourth aspect of the present invention, since at least one layered substrate is provided between the circuit element of the laminated dielectric substrate and the magnet, the effect of reducing the insertion loss of the isolator can be obtained as in the first aspect. At the same time, it is possible to avoid an increase in the number of components that causes an increase in cost, and to provide an inexpensive product.

【0059】請求項5の発明では、誘電体基板の回路素
子の少なくとも表面の一部に誘電体膜を被覆したので、
請求項1と同様にアイソレータの挿入損失の低減効果が
得られるとともに、コスト上昇の原因となる部品点数の
増加を回避でき、安価に提供できる効果がある。
According to the fifth aspect of the present invention, at least a part of the surface of the circuit element of the dielectric substrate is covered with the dielectric film.
As in the first aspect, the effect of reducing the insertion loss of the isolator can be obtained, and an increase in the number of components that causes an increase in cost can be avoided, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1の発明の一実施形態による集中定数型
アイソレータを説明するための分解斜視図である。
FIG. 1 is an exploded perspective view for explaining a lumped constant type isolator according to an embodiment of the present invention.

【図2】上記アイソレータの誘電体基板のインダクタを
示す図である。
FIG. 2 is a view showing an inductor on a dielectric substrate of the isolator.

【図3】上記実施形態の効果を示す特性図である。FIG. 3 is a characteristic diagram showing an effect of the embodiment.

【図4】上記実施形態の他の実施形態による誘電体基板
を示す図である。
FIG. 4 is a view showing a dielectric substrate according to another embodiment of the above embodiment.

【図5】上記実施形態の帯域通過フィルタが付加された
アイソレータの等価回路図である。
FIG. 5 is an equivalent circuit diagram of the isolator to which the band pass filter of the embodiment is added.

【図6】請求項2の発明の一実施形態による集中定数型
アイソレータを示す分解斜視図である。
FIG. 6 is an exploded perspective view showing a lumped-constant isolator according to an embodiment of the present invention.

【図7】請求項3の発明の一実施形態による集中定数型
アイソレータを示す分解斜視図である。
FIG. 7 is an exploded perspective view showing a lumped-constant isolator according to an embodiment of the third invention.

【図8】請求項4の発明の第1実施形態による誘電体基
板の分解斜視図である。
FIG. 8 is an exploded perspective view of the dielectric substrate according to the first embodiment of the present invention.

【図9】請求項4の発明の第2実施形態による誘電体基
板の分解斜視図である。
FIG. 9 is an exploded perspective view of a dielectric substrate according to a second embodiment of the present invention.

【図10】請求項5の発明の一実施形態による誘電体基
板を示す図である。
FIG. 10 is a view showing a dielectric substrate according to an embodiment of the present invention.

【図11】本発明の成立過程を説明するためのアイソレ
ータの分解斜視図である。
FIG. 11 is an exploded perspective view of an isolator for explaining a process of establishing the present invention.

【図12】上記アイソレータの等価回路図である。FIG. 12 is an equivalent circuit diagram of the isolator.

【符号の説明】[Explanation of symbols]

1 集中定数型アイソレータ(非可逆回路
素子) 4 磁性組立体 6 永久磁石 7 フェライト 8〜10 中心導体 18 誘電体基板 20 回路素子 25 誘電体フィルム 31 第1誘電体基板 32 第2誘電体基板 35 誘電体膜 L1 インダクタ(回路素子) C1 コンデンサ(回路素子)
DESCRIPTION OF SYMBOLS 1 Lumped constant type isolator (non-reciprocal circuit element) 4 Magnetic assembly 6 Permanent magnet 7 Ferrite 8-10 Center conductor 18 Dielectric substrate 20 Circuit element 25 Dielectric film 31 First dielectric substrate 32 Second dielectric substrate 35 Dielectric Body film L1 Inductor (circuit element) C1 Capacitor (circuit element)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 隆雄 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takao Nakata 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Inside Murata Manufacturing Co., Ltd. (72) Takashi Hasegawa 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Murata Manufacturing

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に誘電体基板を介在させて磁
石を配置し、該磁石により上記磁性組立体に直流磁界を
印加するようにした非可逆回路素子において、上記誘電
体基板に帯域通過フィルタを構成する回路素子を形成
し、該誘電体基板の少なくとも回路素子と上記磁石との
間に誘電体フィルムを挟んだことを特徴とする非可逆回
路素子。
A magnet is disposed with a dielectric substrate interposed in a magnetic assembly having a plurality of center electrodes crossed on a ferrite, and a DC magnetic field is applied to the magnetic assembly by the magnet. In the non-reciprocal circuit device, a circuit element constituting a band-pass filter is formed on the dielectric substrate, and a dielectric film is sandwiched between at least the circuit element and the magnet of the dielectric substrate. Non-reciprocal circuit element.
【請求項2】 請求項1において、上記誘電体フィルム
が磁石に貼着されていることを特徴とする非可逆回路素
子。
2. The non-reciprocal circuit device according to claim 1, wherein the dielectric film is adhered to a magnet.
【請求項3】 請求項1において、上記誘電体フィルム
が誘電体基板に貼着されていることを特徴とする非可逆
回路素子。
3. The non-reciprocal circuit device according to claim 1, wherein the dielectric film is adhered to a dielectric substrate.
【請求項4】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に積層誘電体基板を介在させ
て磁石を配置し、該磁石により上記磁性組立体に直流磁
界を印加するようにした非可逆回路素子において、上記
積層誘電体基板に帯域通過フィルタを構成する回路素子
を形成し、該積層誘電体基板の少なくとも回路素子と上
記磁石との間に1層以上の積層基板を設けたことを特徴
とする非可逆回路素子。
4. A magnet in which a laminated dielectric substrate is interposed in a magnetic assembly having a plurality of center electrodes intersected with ferrite and a DC magnetic field is applied to the magnetic assembly by the magnet. In the non-reciprocal circuit device, a circuit device constituting a bandpass filter is formed on the laminated dielectric substrate, and at least one laminated substrate is provided between at least the circuit device and the magnet of the laminated dielectric substrate. A non-reciprocal circuit device.
【請求項5】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に誘電体基板を介在させて磁
石を配置し、該磁石により上記磁性組立体に直流磁界を
印加するようにした非可逆回路素子において、上記誘電
体基板に帯域通過フィルタを構成する回路素子を形成
し、該回路素子の表面の少なくとも一部に誘電体膜を被
覆したことを特徴とする非可逆回路素子。
5. A magnet in which a dielectric substrate is interposed in a magnetic assembly comprising a plurality of center electrodes intersecting a ferrite and a DC magnetic field is applied to the magnetic assembly by the magnet. A non-reciprocal circuit device according to claim 1, wherein a circuit device constituting a band-pass filter is formed on the dielectric substrate, and at least a part of the surface of the circuit device is covered with a dielectric film.
JP9325498A 1998-04-06 1998-04-06 Irreversible circuit element Withdrawn JPH11298206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9325498A JPH11298206A (en) 1998-04-06 1998-04-06 Irreversible circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9325498A JPH11298206A (en) 1998-04-06 1998-04-06 Irreversible circuit element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003067789A Division JP2003234605A (en) 2003-03-13 2003-03-13 Non-reciprocal circuit element

Publications (1)

Publication Number Publication Date
JPH11298206A true JPH11298206A (en) 1999-10-29

Family

ID=14077373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9325498A Withdrawn JPH11298206A (en) 1998-04-06 1998-04-06 Irreversible circuit element

Country Status (1)

Country Link
JP (1) JPH11298206A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710672B2 (en) * 1999-11-30 2004-03-23 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710672B2 (en) * 1999-11-30 2004-03-23 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device

Similar Documents

Publication Publication Date Title
JP3348669B2 (en) Non-reciprocal circuit device
JPH10327003A (en) Irreversible circuit element and composite electronic component
JPH1093308A (en) Irreversible circuit component
KR100316905B1 (en) Irreversible Circuit Device
JP3235560B2 (en) Non-reciprocal circuit device
JPH11298206A (en) Irreversible circuit element
JP3164029B2 (en) Non-reciprocal circuit device
JP3278105B2 (en) Non-reciprocal circuit device
JP3201279B2 (en) Non-reciprocal circuit device
JPH11298205A (en) Irreversible circuit element
JP3939622B2 (en) Non-reciprocal circuit element, isolator, and non-reciprocal circuit element manufacturing method
US6597253B2 (en) Nonreciprocal circuit device and communication apparatus including the same
JPH11298207A (en) Irreversible circuit element
JP3951444B2 (en) Non-reciprocal circuit element
JP2003234605A (en) Non-reciprocal circuit element
JP4182926B2 (en) Non-reciprocal circuit device and communication device
JP3331701B2 (en) Non-reciprocal circuit device
JPH1079607A (en) Non-reciprocal circuit element
JPH1079606A (en) Non-reciprocal circuit element
JP4636355B2 (en) Center conductor assembly and nonreciprocal circuit device using the same
JP2003347807A (en) Non-reciprocal circuit element and communication device
JP3705275B2 (en) Non-reciprocal circuit device manufacturing method and communication device
JP2001189606A (en) Nonreversible circuit element and communication equipment device
JP2002353706A (en) Center electrode assembly, irreversible circuit element and communication unit
JP2006222880A (en) Irreversible circuit element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607