JP2003234605A - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element

Info

Publication number
JP2003234605A
JP2003234605A JP2003067789A JP2003067789A JP2003234605A JP 2003234605 A JP2003234605 A JP 2003234605A JP 2003067789 A JP2003067789 A JP 2003067789A JP 2003067789 A JP2003067789 A JP 2003067789A JP 2003234605 A JP2003234605 A JP 2003234605A
Authority
JP
Japan
Prior art keywords
inductor
capacitor
isolator
series
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003067789A
Other languages
Japanese (ja)
Inventor
Takekazu Okada
剛和 岡田
Toshihiro Makino
敏弘 牧野
Takashi Kawanami
崇 川浪
Takao Nakada
隆雄 中田
Takashi Hasegawa
長谷川  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003067789A priority Critical patent/JP2003234605A/en
Publication of JP2003234605A publication Critical patent/JP2003234605A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a non-reciprocal circuit element in which an amount of attenuation on the outside of a frequency band is increased and unwanted radiation is reduced while the price increase and the enlargement of the element are avoided. <P>SOLUTION: In the non-reciprocal circuit element, a DC magnetic field is impressed by a magnet 6 to a magnetic assembly 4 composed by arranging in a ferrite 7 a plurality of center electrodes 8, 9 and 10 so as to cross each other, one end of each of the center electrodes 8-10 is connected to the ground, capacitors 12a-12c for matching are connected to the other ends, and a serial circuit 20 composed of an inductor L1 and a capacitor C1 is connected to the input port P1 of the center electrode 8. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯で使
用される非可逆回路素子、例えばアイソレータ,サーキ
ュレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-reciprocal circuit device used in a microwave band, such as an isolator or a circulator.

【0002】[0002]

【従来の技術】一般に、集中定数型のアイソレータ,サ
ーキュレータ等の非可逆回路素子は、順方向の信号には
減衰量が小さく、逆方向の信号には減衰量が大きいとい
う特性を有しており、例えば携帯電話等の通信機器の送
信回路部に採用されている。
2. Description of the Related Art Generally, non-reciprocal circuit elements such as lumped-constant type isolator and circulator have a characteristic that a forward signal has a small amount of attenuation and a backward signal has a large amount of attenuation. For example, it is used in a transmission circuit section of a communication device such as a mobile phone.

【0003】ところで上記通信機器に組み込まれる増幅
器には直線歪が存在しており、これが不要輻射(スプリ
アス、特に基本波の2倍波,3倍波)の発生原因となっ
ている。この不要輻射は、混信や電力増幅器の異常動作
の要因となることから、一定のレベル以下にすることが
要求される。この不要輻射の発生を防止するために、直
線性の優れた増幅器を採用したり、あるいは別途フィル
タを採用して不要波を減衰させる場合がある。
By the way, there is linear distortion in the amplifier incorporated in the above-mentioned communication equipment, and this is a cause of generation of unnecessary radiation (spurious, especially the second and third harmonics of the fundamental wave). Since this unnecessary radiation causes interference and abnormal operation of the power amplifier, it is required to be below a certain level. In order to prevent the generation of this unwanted radiation, an amplifier with excellent linearity may be adopted, or a separate filter may be employed to attenuate the unwanted waves.

【0004】[0004]

【発明が解決しようとする課題】しかしながら直線性の
良い増幅器は高価であり、またフィルタを別途採用する
場合には部品点数が増える分だけコストが上昇するとと
もに通信機器全体が大型化するという問題が生じる。こ
のため小型化,低価格化の要請が強い携帯電話等には採
用し難い。
However, an amplifier with good linearity is expensive, and if a filter is separately adopted, the cost increases as the number of parts increases, and the size of the entire communication device increases. Occurs. For this reason, it is difficult to use it in mobile phones, etc. where there is a strong demand for downsizing and price reduction.

【0005】ここで、通信機器には増幅器の安定動作及
び保護を図る目的からアイソレータ,又はサーキュレー
タが使用されている。特に集中定数型アイソレータ,サ
ーキュレータは、その順方向の特性としてはバンドパス
フィルタとして機能しており、このため通過帯域より離
れた周波数帯域では順方向でも減衰量が大きいという特
長を有している。
Here, an isolator or a circulator is used in communication equipment for the purpose of stable operation and protection of an amplifier. In particular, the lumped-constant type isolator and the circulator function as a bandpass filter in terms of their forward characteristics, and thus have a feature that attenuation is large even in the forward direction in a frequency band away from the passband.

【0006】このような帯域外での特性を利用して不要
波を減衰させることが考えられる。ところが、上記アイ
ソレータは元来帯域外の減衰を得るためのものではない
ことから、その性能を発揮するには限界がある。
It is conceivable to use such a characteristic outside the band to attenuate unnecessary waves. However, since the above isolator is not originally intended to obtain attenuation outside the band, there is a limit in exhibiting its performance.

【0007】本発明は、このような状況に鑑みてなされ
たもので、高価格化及び大型化を回避しながら周波数帯
域外での減衰量を大きくして不要輻射を低減できる非可
逆回路素子を提供することを目的としている。
The present invention has been made in view of the above circumstances, and provides a nonreciprocal circuit device capable of reducing unnecessary radiation by increasing the amount of attenuation outside the frequency band while avoiding an increase in price and size. It is intended to be provided.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、フェ
ライトに複数の中心電極を交差させて配置してなる磁性
組立体に磁石により直流磁界を印加するようにした非可
逆回路素子において、上記各中心電極の一端をアースに
接続するとともに、他端に整合用コンデンサを接続し、
上記中心電極の入力ポートにインダクタとコンデンサと
からなる直列回路を接続したことを特徴としている。
According to a first aspect of the present invention, there is provided a nonreciprocal circuit device in which a DC magnetic field is applied by a magnet to a magnetic assembly formed by arranging a plurality of center electrodes in a ferrite. While connecting one end of each center electrode to the ground, connect the matching capacitor to the other end,
A feature is that a series circuit including an inductor and a capacitor is connected to the input port of the center electrode.

【0009】請求項2の発明は、請求項1と同様の非可
逆回路素子において、各中心電極の一端をアースに接続
するとともに、他端に整合用コンデンサを接続し、上記
中心電極の出力ポートにインダクタとコンデンサとから
なる直列回路を接続したことを特徴としている。
According to a second aspect of the present invention, in the same nonreciprocal circuit device as the first aspect, one end of each center electrode is connected to ground and a matching capacitor is connected to the other end, and the output port of the center electrode is connected. It is characterized in that a series circuit consisting of an inductor and a capacitor is connected to.

【0010】請求項3の発明は、請求項1と同様の非可
逆回路素子において、各中心電極の一端をアースに接続
するとともに、他端に整合用コンデンサを接続し、上記
中心電極の入力ポート及び出力ポートにインダクタとコ
ンデンサとからなる直列回路をそれぞれ接続したことを
特徴としている。
According to a third aspect of the present invention, in the same nonreciprocal circuit device as the first aspect, one end of each center electrode is connected to ground and a matching capacitor is connected to the other end, and the input port of the center electrode is connected. Also, a series circuit including an inductor and a capacitor is connected to the output port and the output port, respectively.

【0011】請求項4の発明は、請求項1ないし3の何
れかにおいて、上記各中心電極のうち、少なくとも1つ
のポートに終端抵抗が接続されていることを特徴として
いる。
According to a fourth aspect of the present invention, in any one of the first to third aspects, a terminating resistor is connected to at least one port of the center electrodes.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0013】図1ないし図3は、請求項1,4の発明の
一実施形態(第1実施形態)による集中定数型アイソレ
ータを説明するための図であり、図1はアイソレータの
分解斜視図、図2(a)は誘電体基板に形成されたイン
ダクタの平面図、図2(b)は誘電体基板の裏面に形成
された電極の透視平面図、図3はアイソレータの等価回
路図である。
FIGS. 1 to 3 are views for explaining a lumped constant isolator according to an embodiment (first embodiment) of the invention of claims 1 and 4, and FIG. 1 is an exploded perspective view of the isolator. 2A is a plan view of an inductor formed on a dielectric substrate, FIG. 2B is a perspective plan view of electrodes formed on the back surface of the dielectric substrate, and FIG. 3 is an equivalent circuit diagram of an isolator.

【0014】図1において、1は集中定数型のアイソレ
ータであり、これは磁性体金属からなるケース2の底面
2a上に端子ブロック3を配置し、該端子ブロック3に
磁性組立体4を配置し、上記ケース2に同じく磁性体金
属からなる箱状のキャップ5を装着し、該キャップ5の
内面に矩形状の永久磁石6を貼着して磁気回路を形成
し、該永久磁石6により上記磁性組立体4に直流磁界を
印加するように構成されている。
In FIG. 1, reference numeral 1 denotes a lumped-constant type isolator, in which a terminal block 3 is arranged on a bottom surface 2a of a case 2 made of magnetic metal, and a magnetic assembly 4 is arranged on the terminal block 3. A box-shaped cap 5 also made of a magnetic metal is attached to the case 2, and a rectangular permanent magnet 6 is attached to the inner surface of the cap 5 to form a magnetic circuit. It is configured to apply a DC magnetic field to the assembly 4.

【0015】上記磁性組立体4は、円板状のフェライト
7の上面に3本の中心導体8,9,10を電気的絶縁シ
ート(不図示)を介在させて120度角度ごとに交差す
るように配置し、上記フェライト7の底面に各中心導体
8〜10のアース部11を当接した構造のものである。
In the magnetic assembly 4, the three central conductors 8, 9 and 10 are arranged on the upper surface of the disk-shaped ferrite 7 so as to intersect each other at an angle of 120 degrees with an electrically insulating sheet (not shown) interposed. And the ground portion 11 of each of the central conductors 8 to 10 is in contact with the bottom surface of the ferrite 7.

【0016】上記端子ブロック3は電気的絶縁樹脂から
なり、矩形枠状の側壁3aに底壁3bを一体形成した構
造のものであり、この底壁3bには挿通孔3cが形成さ
れており、該底壁3bの挿通孔3cの周縁にはそれぞれ
整合用単板型コンデンサ12a〜12c,及び単板型終
端抵抗Rが収納される凹部3dが形成されている。また
上記挿通孔3cには磁性組立体4が挿入されており、該
磁性組立体4のアース部11はケース2の底面2aに接
続されている。
The terminal block 3 is made of an electrically insulating resin and has a structure in which a bottom wall 3b is integrally formed on a rectangular frame-shaped side wall 3a, and an insertion hole 3c is formed in the bottom wall 3b. Recesses 3d for accommodating the matching single-plate capacitors 12a to 12c and the single-plate terminating resistor R are formed on the periphery of the insertion hole 3c of the bottom wall 3b. The magnetic assembly 4 is inserted into the insertion hole 3c, and the ground portion 11 of the magnetic assembly 4 is connected to the bottom surface 2a of the case 2.

【0017】上記端子ブロック3の左, 右側壁3aの外
面には表面実装用の入出力端子15及びアース端子16
が形成されており、該入出力端子15は底壁3bの上面
のコーナー部に導出されている。また上記アース端子1
6は上記各凹部3dの上面に導出されており、上記各コ
ンデンサ12a〜12cの下面電極,及び終端抵抗Rの
一端が接続されている。この各端子15,16は端子ブ
ロック3内に一部をインサートモールドして形成された
ものである。
On the outer surfaces of the left and right side walls 3a of the terminal block 3, surface-mounting input / output terminals 15 and ground terminals 16 are provided.
Is formed, and the input / output terminal 15 is led out to a corner portion of the upper surface of the bottom wall 3b. Also, the above ground terminal 1
Reference numeral 6 is led out to the upper surface of each of the concave portions 3d, and the lower surface electrodes of the capacitors 12a to 12c and one end of the terminating resistor R are connected. The terminals 15 and 16 are formed by insert-molding a part of the terminals 15 and 16.

【0018】上記各コンデンサ12a〜12cの上面電
極には各中心導体8〜10の入出力ポートP1〜P3が
接続されており、このうちポートP1の先端部は入力端
子15に、ポートP2の先端部は出力端子15に、ポー
トP3の先端部は終端抵抗Rにそれぞれ接続されてい
る。
Input / output ports P1 to P3 of the respective central conductors 8 to 10 are connected to the upper surface electrodes of the capacitors 12a to 12c, of which the tip of the port P1 is the input terminal 15 and the tip of the port P2. Is connected to the output terminal 15, and the tip of the port P3 is connected to the terminating resistor R.

【0019】上記磁性組立体4の上面には矩形板状をな
す誘電体基板18が配設されている。この誘電体基板1
8はキャップ5をケース2に装着すると同時に永久磁石
6を介して磁性組立体4,端子ブロック3をケース2
に、各中心導体8〜10のポートP1〜P3をコンデン
サ12a〜12cにそれぞれ電気的,機械的に保持する
ものである。また上記誘電体基板18の磁性組立体4に
対応する中央部には孔18aが形成されており、終端抵
抗Rに対応するコーナー部には切り欠き18bが形成さ
れている。
On the upper surface of the magnetic assembly 4, a dielectric substrate 18 having a rectangular plate shape is arranged. This dielectric substrate 1
8 is a case where the cap 5 is attached to the case 2, and at the same time, the magnetic assembly 4 and the terminal block 3 are attached to the case 2 via the permanent magnet 6.
In addition, the ports P1 to P3 of the central conductors 8 to 10 are electrically and mechanically held in the capacitors 12a to 12c, respectively. A hole 18a is formed in the central portion of the dielectric substrate 18 corresponding to the magnetic assembly 4, and a notch 18b is formed in the corner portion corresponding to the terminating resistor R.

【0020】上記誘電体基板18の上面には、図2
(a),図2(b)に示すように、直列回路20の一方
の構成要素としての直列インダクタL1がパターン形成
されている。このインダクタL1の一端はスルーホール
電極21を介して裏面の接続電極22に接続されてお
り、他端は同じくスルーホール電極23を介して裏面の
入力電極24に接続されている。
The upper surface of the dielectric substrate 18 is shown in FIG.
As shown in FIGS. 2A and 2B, a series inductor L1 as one component of the series circuit 20 is patterned. One end of this inductor L1 is connected to the connection electrode 22 on the back surface via the through-hole electrode 21, and the other end is connected to the input electrode 24 on the back surface via the same through-hole electrode 23.

【0021】上記接続電極22は上記コンデンサ12a
に接続され、入力電極24は中心導体8の入力ポートP
1に接続されている。これにより入力ポートP1には直
列回路20の一方の構成要素である直列インダクタL1
が付加されている。また他方の構成要素である直列コン
デンサC1はアイソレータ1の外部に形成されて上記入
力ポートP1に接続されており、このインダクタL1,
コンデンサC1とで直列回路20が形成されている(図
3の等価回路図参照)。
The connection electrode 22 is the capacitor 12a.
And the input electrode 24 is connected to the input port P of the central conductor 8.
Connected to 1. As a result, the input port P1 is connected to the series inductor L1 which is one of the constituent elements of the series circuit 20.
Has been added. The other component, the series capacitor C1, is formed outside the isolator 1 and is connected to the input port P1.
A series circuit 20 is formed with the capacitor C1 (see the equivalent circuit diagram of FIG. 3).

【0022】そして上記誘電体基板18と永久磁石6と
の間には誘電体フィルム25が介設されており、該誘電
体フィルム25は永久磁石6と誘電体基板18により挟
持されている。この誘電体フィルム25は、永久磁石6
の下面全面を覆う四角形のもので、誘電率,及び誘電正
接の小さいものから構成されている。
A dielectric film 25 is interposed between the dielectric substrate 18 and the permanent magnet 6, and the dielectric film 25 is sandwiched between the permanent magnet 6 and the dielectric substrate 18. This dielectric film 25 is used for the permanent magnet 6
It is a quadrangle that covers the entire lower surface of and has a small dielectric constant and a small dielectric loss tangent.

【0023】次に本実施形態の作用効果について説明す
る。
Next, the function and effect of this embodiment will be described.

【0024】本実施形態の集中定数型アイソレータ1に
よれば、誘電体基板18にインダクタL1をパターン形
成し、該インダクタL1と外付けのコンデンサC1とで
帯域通過フィルタを形成したので、アイソレータ1の動
作周波数帯域外、特に高周波側の帯域(2倍波,3倍
波)における減衰量を大きくすることができ、高調波歪
及び不要輻射を低減できる。また直列回路20の一部を
入力ポートP1に内蔵したので、簡単な構造でかつ安価
に帯域通過フィルタを形成でき、上述の高価な増幅器や
別途フィルタを不要にして小型化,低価格化に貢献でき
る。
According to the lumped constant isolator 1 of this embodiment, the inductor L1 is patterned on the dielectric substrate 18, and the inductor L1 and the external capacitor C1 form a bandpass filter. It is possible to increase the amount of attenuation outside the operating frequency band, particularly in the high-frequency band (second harmonic wave, third harmonic wave), and reduce harmonic distortion and unnecessary radiation. Further, since a part of the series circuit 20 is built in the input port P1, a bandpass filter can be formed with a simple structure and at a low cost, and the above-mentioned expensive amplifier and a separate filter are not required, which contributes to downsizing and cost reduction. it can.

【0025】また上記アイソレータ1の入力ポートP1
にインダクタL1とコンデンサC1とからなる直列回路
20を接続したので、通信機器における増幅器の出力部
の帯域内での負荷変動を小さくでき、増幅器の消費電流
を低減できるとともに、増幅器の動作を安定でき、通信
機器の高性能化に貢献できる。即ち、増幅器はこれの出
力部の負荷変動によって消費電流が著しく変化し易く、
このため帯域内における出力部の負荷変動をできるだけ
抑制する必要があった。
The input port P1 of the isolator 1
Since the series circuit 20 including the inductor L1 and the capacitor C1 is connected to, the load fluctuation in the band of the output part of the amplifier in the communication device can be reduced, the current consumption of the amplifier can be reduced, and the operation of the amplifier can be stabilized. , Can contribute to higher performance of communication equipment. That is, in the amplifier, the current consumption easily changes remarkably due to the load fluctuation of the output part of the amplifier,
Therefore, it is necessary to suppress the load fluctuation of the output section within the band as much as possible.

【0026】上記誘電体基板18にインダクタL1を形
成する場合、誘電体基板18のインダクタL1に永久磁
石6が当接することによりアイソレータの挿入損失が増
加するという懸念がある。これに対して本実施形態で
は、上記誘電体基板18と永久磁石6との間に誘電率,
誘電正接の小さい誘電体フィイルム25を挟み込んだの
で、誘電率と誘電正接の大きい永久磁石6をインダクタ
L1から離すことができ、これによりインダクタンスが
増加し、挿入損失が低減することからインダクタのQを
向上でき、その結果アイソレータの挿入損失を低減でき
る。
When the inductor L1 is formed on the dielectric substrate 18, there is a concern that the insertion loss of the isolator will increase due to the permanent magnet 6 coming into contact with the inductor L1 of the dielectric substrate 18. On the other hand, in the present embodiment, the dielectric constant between the dielectric substrate 18 and the permanent magnet 6 is
Since the dielectric film 25 having a small dielectric loss tangent is sandwiched, the permanent magnet 6 having a large permittivity and a large dielectric loss tangent can be separated from the inductor L1, which increases the inductance and reduces the insertion loss. Therefore, the insertion loss of the isolator can be reduced.

【0027】図4は、上記集中定数型アイソレータの効
果を確認するために行った挿入損失の測定結果を示す特
性図である。この実験に採用した永久磁石の比誘電率は
25、誘電正接は1×10-2であり、誘電体フィルムの
比誘電率は3.5、誘電正接は2×10-3であり、厚さ
は50μmである。また比較するために誘電体フィルム
のないアイソレータについても同様の測定を行った(図
中、一点鎖線は比較例、実線は本実施例を示す)。同図
からも明らかなように、誘電体フィルムを用いることに
より挿入損失を0.05dB程度改善できているのがわ
かる。
FIG. 4 is a characteristic diagram showing the measurement result of the insertion loss performed to confirm the effect of the lumped constant isolator. The permanent magnet used in this experiment has a relative permittivity of 25, a dielectric loss tangent of 1 × 10 −2, a dielectric film has a relative permittivity of 3.5, a dielectric loss tangent of 2 × 10 −3, and a thickness Is 50 μm. For comparison, the same measurement was performed for an isolator without a dielectric film (in the figure, the alternate long and short dash line indicates a comparative example, and the solid line indicates this example). As is clear from the figure, it can be seen that the insertion loss can be improved by about 0.05 dB by using the dielectric film.

【0028】図5は、上記実施形態の第1変形例を説明
するための図であり、図5(a)は誘電体基板に形成さ
れたインダクタの平面図、図5(b)は誘電体基板の裏
面に形成された電極の透視平面図である。図中、図2と
同一符号は同一又は相当部分を示す。
FIG. 5 is a diagram for explaining a first modification of the above embodiment, FIG. 5 (a) is a plan view of an inductor formed on a dielectric substrate, and FIG. 5 (b) is a dielectric. It is a see-through plan view of the electrode formed on the back surface of the substrate. In the figure, the same reference numerals as those in FIG. 2 indicate the same or corresponding portions.

【0029】本第1変形例は、誘電体基板18の上面に
直列回路としての直列インダクタL1,及び直列コンデ
ンサC1の第一電極30a,第二電極30bの両方をパ
ターン形成して構成されている。
The first modification is formed by patterning both the series inductor L1 as a series circuit and the first electrode 30a and the second electrode 30b of the series capacitor C1 on the upper surface of the dielectric substrate 18. .

【0030】上記インダクタL1の一端はスルーホール
電極21,接続電極22を介して整合用コンデンサ12
aに接続されている。また上記インダクタL1の他端は
直列コンデンサ第1電極30aに接続され、該第1電極
30aと誘電体基板18を挟んで対向する直列コンデン
サ第2電極30bは入力電極24を介して入力ポートP
1に接続されている。
One end of the inductor L1 has a matching capacitor 12 through a through-hole electrode 21 and a connection electrode 22.
connected to a. The other end of the inductor L1 is connected to the first electrode 30a of the series capacitor, and the second electrode 30b of the series capacitor which faces the first electrode 30a with the dielectric substrate 18 in between is connected to the input port P via the input electrode 24.
Connected to 1.

【0031】これにより上記入力ポートP1には直列イ
ンダクタL1及び直列コンデンサC1からなる直列回路
が付加されている(図6の等価回路図参照)。
As a result, a series circuit including the series inductor L1 and the series capacitor C1 is added to the input port P1 (see the equivalent circuit diagram of FIG. 6).

【0032】本第1変形例においても、誘電体基板18
と永久磁石との間に誘電体フィルムを挟み込むことによ
り、不要輻射による混信や異常動作の防止を図りなが
ら、アイソレータの挿入損失を低減でき、上記実施形態
と同様の効果が得られる。また上記誘電体基板18にイ
ンダクタL1とコンデンサ電極C1の両方を形成したの
で、何れか一方を外付けする場合に比べて部品点数を削
減できるとともに、小型化できる。
Also in the first modification, the dielectric substrate 18 is used.
By sandwiching the dielectric film between the permanent magnet and the permanent magnet, the insertion loss of the isolator can be reduced while preventing the interference and the abnormal operation due to unnecessary radiation, and the same effect as the above embodiment can be obtained. Further, since both the inductor L1 and the capacitor electrode C1 are formed on the dielectric substrate 18, the number of parts can be reduced and the size can be reduced as compared with the case where either one is externally attached.

【0033】図7は、上記実施形態の第2変形例を説明
するための図であり、図中、図2と同一符号は同一又は
相当部分を示す。
FIG. 7 is a diagram for explaining a second modification of the above embodiment, in which the same reference numerals as those in FIG. 2 indicate the same or corresponding portions.

【0034】本第2変形例は、第1誘電体基板31の両
面に直列回路としてのインダクタL1,接続電極22,
入力電極24を形成し、該第1誘電体基板31の上面の
永久磁石との間に何も形成されていない1層の第2誘電
体基板32を設けて構成されている。
In the second modification, the inductor L1 as a series circuit, the connection electrode 22, and the both surfaces of the first dielectric substrate 31 are provided.
The input electrode 24 is formed, and a one-layer second dielectric substrate 32 is formed on the upper surface of the first dielectric substrate 31 with no permanent magnets.

【0035】本第2変形例によれば、インダクタL1が
形成された第1誘電体基板31に第2誘電体基板32を
積層したので、アイソレータの挿入損失を低減でき、上
記実施形態と同様の効果が得られる。また第1,第2誘
電体基板31,32を積層することにより一体形成で
き、上述の誘電体フィルムを用いる場合に比べて部品点
数を削減でき、さらにコストを低減できる。
According to the second modification, since the second dielectric substrate 32 is laminated on the first dielectric substrate 31 on which the inductor L1 is formed, the insertion loss of the isolator can be reduced and the same as in the above embodiment. The effect is obtained. Further, the first and second dielectric substrates 31 and 32 can be integrally formed by laminating, and the number of parts can be reduced and the cost can be further reduced as compared with the case where the above-mentioned dielectric film is used.

【0036】図8は、上記実施形態の第3変形例を説明
するための図であり、図中、図7と同一符号は同一又は
相当部分を示す。
FIG. 8 is a diagram for explaining a third modification of the above embodiment, in which the same reference numerals as those in FIG. 7 indicate the same or corresponding portions.

【0037】本第3変形例は、第1誘電体基板31の上
面にインダクタL1をパターン形成し、第2誘電体基板
31の上面に上記インダクタL1に接続される接続電極
22,入力電極24をパターン形成した例である。
In the third modification, the inductor L1 is patterned on the upper surface of the first dielectric substrate 31, and the connection electrode 22 and the input electrode 24 connected to the inductor L1 are formed on the upper surface of the second dielectric substrate 31. This is an example of pattern formation.

【0038】本第3変形例では、第1,第2誘電体基板
31,32の上面にそれぞれインダクタL1、接続電極
22,入力電極24を形成したので、1つの基板の両面
に電極をパターン形成する場合に比べて製造が容易であ
り、コストをさらに低減でき、安価で低損失のアイソレ
ータを提供できる。
In the third modification, since the inductor L1, the connection electrode 22 and the input electrode 24 are formed on the upper surfaces of the first and second dielectric substrates 31 and 32, electrodes are patterned on both surfaces of one substrate. It is easier to manufacture, cost can be further reduced, and an inexpensive and low-loss isolator can be provided.

【0039】図9は、請求項2の発明の一実施形態(第
2実施形態)による集中定数型アイソレータを説明する
ための等価回路図である。図中、図3と同一符号は同一
又は相当部分を示す。
FIG. 9 is an equivalent circuit diagram for explaining a lumped constant isolator according to an embodiment (second embodiment) of the present invention. In the figure, the same symbols as those in FIG. 3 indicate the same or corresponding portions.

【0040】本第2実施形態は、各中心電極の一端をア
ースに接続するとともに、他端に整合用コンデンサC0
を接続し、上記中心電極の出力ポートP2に直列インダ
クタL2と直列コンデンサC2とからなる直列回路を接
続して構成されている。
In the second embodiment, one end of each center electrode is connected to the ground, and the other end has a matching capacitor C0.
And a series circuit including a series inductor L2 and a series capacitor C2 is connected to the output port P2 of the center electrode.

【0041】本第2実施形態によれば、出力ポートP2
に直列インダクタL2と直列コンデンサC2とからなる
直列回路を接続したので、アイソレータの動作周波数帯
域外における減衰量を大きくすることができ、高調波歪
及び不要輻射を低減でき、第1実施形態と略同様の効果
が得られる。
According to the second embodiment, the output port P2
Since the series circuit including the series inductor L2 and the series capacitor C2 is connected to the above, the amount of attenuation outside the operating frequency band of the isolator can be increased, harmonic distortion and unnecessary radiation can be reduced, and substantially the same as in the first embodiment. The same effect can be obtained.

【0042】図10は、請求項3の発明の一実施形態
(第3実施形態)による集中定数型アイソレータを説明
するための等価回路図である。図中、図3及び図9と同
一符号は同一又は相当部分を示す。
FIG. 10 is an equivalent circuit diagram for explaining a lumped constant isolator according to an embodiment (third embodiment) of the invention of claim 3. In the figure, the same reference numerals as those in FIGS. 3 and 9 indicate the same or corresponding portions.

【0043】本第3実施形態は、上記中心電極の入力ポ
ートP1,出力ポートP2のそれぞれに直列インダクタ
L1と直列コンデンサC1とからなる直列回路,直列イ
ンダクタL2と直列コンデンサC2とからなる直列回路
のそれぞれを接続して構成されている。
In the third embodiment, a series circuit including a series inductor L1 and a series capacitor C1 and a series circuit including a series inductor L2 and a series capacitor C2 are provided for each of the input port P1 and the output port P2 of the center electrode. It is configured by connecting each.

【0044】上記第3実施形態においても、入,出力ポ
ートP1,P2にそれぞれ直列インダクタL1,L2と
直列コンデンサC1,C2とからなる直列回路を接続し
たので、上記第1実施形態と略同様の効果が得られる。
Also in the third embodiment, since the input and output ports P1 and P2 are connected to the series circuits including the series inductors L1 and L2 and the series capacitors C1 and C2, respectively, substantially the same as the first embodiment. The effect is obtained.

【0045】なお、上述の各実施形態では、集中定数型
のアイソレータを例に説明したが、本発明はサーキュレ
ータにも勿論適用できる。
Although the lumped-constant type isolator has been described as an example in each of the above-described embodiments, the present invention can of course be applied to a circulator.

【0046】[0046]

【発明の効果】以上のように本発明に係る非可逆回路素
子によれば、中心電極の入力ポート,出力ポートの少な
くとも何れか一方にインダクタとコンデンサとからなる
直列回路を接続したので、非可逆回路素子の動作周波数
帯域外における減衰量を大きくすることができ、高調波
歪及び不要輻射を低減できる効果がある。また簡単な構
造でかつ安価に帯域通過フィルタを形成でき、上述の高
価な増幅器や別途フィルタを不要にして小型化,低価格
化に貢献できる効果がある。
As described above, according to the nonreciprocal circuit device according to the present invention, since the series circuit including the inductor and the capacitor is connected to at least one of the input port and the output port of the center electrode, the nonreciprocal circuit is provided. The amount of attenuation of the circuit element outside the operating frequency band can be increased, and harmonic distortion and unwanted radiation can be reduced. Further, it is possible to form a bandpass filter with a simple structure and at a low cost, and it is possible to contribute to downsizing and cost reduction by eliminating the above-mentioned expensive amplifier and a separate filter.

【0047】本発明では、中心電極の入,出力ポートに
インダクタとコンデンサとからなる直列回路を接続した
ので、通信機器における増幅器の出力部の帯域内での負
荷変動を小さくでき、増幅器の消費電流を低減できると
ともに、増幅器の動作を安定でき、通信機器の高性能化
に貢献できる効果がある。
In the present invention, since the series circuit composed of the inductor and the capacitor is connected to the input and output ports of the center electrode, it is possible to reduce the load fluctuation within the band of the output part of the amplifier in the communication equipment, and to reduce the current consumption of the amplifier. It is possible to reduce the power consumption, stabilize the operation of the amplifier, and contribute to the high performance of the communication device.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1,4の発明の第1実施形態による集中
定数型アイソレータを説明するための分解斜視図であ
る。
FIG. 1 is an exploded perspective view illustrating a lumped constant isolator according to a first embodiment of the present invention.

【図2】上記アイソレータの誘電体基板のインダクタを
示す図である。
FIG. 2 is a diagram showing an inductor on a dielectric substrate of the isolator.

【図3】上記アイソレータの等価回路図である。FIG. 3 is an equivalent circuit diagram of the isolator.

【図4】上記実施形態の効果を示す特性図である。FIG. 4 is a characteristic diagram showing an effect of the above embodiment.

【図5】上記実施形態の第1変形例による誘電体基板を
示す図である。
FIG. 5 is a diagram showing a dielectric substrate according to a first modification of the above embodiment.

【図6】上記変形例のアイソレータの等価回路図であ
る。
FIG. 6 is an equivalent circuit diagram of the isolator of the modified example.

【図7】上記実施形態の第2変形例による誘電体基板の
分解斜視図である。
FIG. 7 is an exploded perspective view of a dielectric substrate according to a second modification of the above embodiment.

【図8】上記実施形態の第3変形例による誘電体基板の
分解斜視図である。
FIG. 8 is an exploded perspective view of a dielectric substrate according to a third modification of the above embodiment.

【図9】請求項2の発明の第2実施形態による集中定数
型アイソレータの等価回路図である。
FIG. 9 is an equivalent circuit diagram of a lumped constant isolator according to a second embodiment of the present invention.

【図10】請求項3の発明の第3実施形態による集中定
数型アイソレータの等価回路図である。
FIG. 10 is an equivalent circuit diagram of a lumped constant isolator according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 集中定数型アイソレータ(非可逆回路素子) 4 磁性組立体 6 永久磁石 7 フェライト 8,9,10 中心導体 12a〜12c 整合用コンデンサ 20 直列回路 31 第1誘電体基板 32 第2誘電体基板 P1 入力ポート P2 出力ポート L1,L2 インダクタ C1,C2 コンデンサ 1 Lumped constant type isolator (non-reciprocal circuit device) 4 Magnetic assembly 6 permanent magnet 7 Ferrite 8, 9, 10 center conductor 12a to 12c matching capacitors 20 series circuit 31 First Dielectric Substrate 32 second dielectric substrate P1 input port P2 output port L1, L2 inductor C1, C2 capacitors

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川浪 崇 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 (72)発明者 中田 隆雄 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5J013 EA01 FA03    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takashi Kawanami             Stock number 2 26-10 Tenjin, Nagaokakyo-shi, Kyoto             Murata Manufacturing Co., Ltd. (72) Inventor Takao Nakata             Stock number 2 26-10 Tenjin, Nagaokakyo-shi, Kyoto             Murata Manufacturing Co., Ltd. (72) Inventor Takashi Hasegawa             Stock number 2 26-10 Tenjin, Nagaokakyo-shi, Kyoto             Murata Manufacturing Co., Ltd. F-term (reference) 5J013 EA01 FA03

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に磁石により直流磁界を印加
するようにした非可逆回路素子において、上記各中心電
極の一端をアースに接続するとともに、他端に整合用コ
ンデンサを接続し、上記中心電極の入力ポートにインダ
クタとコンデンサとからなる直列回路を接続したことを
特徴とする非可逆回路素子。
1. In a nonreciprocal circuit device in which a DC magnetic field is applied by a magnet to a magnetic assembly in which a plurality of center electrodes are arranged to intersect with a ferrite, one end of each of the center electrodes is connected to ground. At the same time, a matching capacitor is connected to the other end, and a series circuit including an inductor and a capacitor is connected to the input port of the center electrode, which is a nonreciprocal circuit device.
【請求項2】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に磁石により直流磁界を印加
するようにした非可逆回路素子において、上記各中心電
極の一端をアースに接続するとともに、他端に整合用コ
ンデンサを接続し、上記中心電極の出力ポートにインダ
クタとコンデンサとからなる直列回路を接続したことを
特徴とする非可逆回路素子。
2. A nonreciprocal circuit device in which a DC magnetic field is applied by a magnet to a magnetic assembly in which a plurality of center electrodes are arranged to intersect with ferrite, and one end of each of the center electrodes is connected to ground. At the same time, a matching capacitor is connected to the other end, and a series circuit including an inductor and a capacitor is connected to the output port of the center electrode, which is a nonreciprocal circuit device.
【請求項3】 フェライトに複数の中心電極を交差させ
て配置してなる磁性組立体に磁石により直流磁界を印加
するようにした非可逆回路素子において、上記各中心電
極の一端をアースに接続するとともに、他端に整合用コ
ンデンサを接続し、上記中心電極の入力ポート及び出力
ポートにインダクタとコンデンサとからなる直列回路を
それぞれ接続したことを特徴とする非可逆回路素子。
3. A nonreciprocal circuit device in which a DC magnetic field is applied by a magnet to a magnetic assembly in which a plurality of center electrodes are arranged to intersect with a ferrite, and one end of each of the center electrodes is connected to ground. At the same time, a matching capacitor is connected to the other end, and a series circuit including an inductor and a capacitor is connected to the input port and the output port of the center electrode, respectively.
【請求項4】 請求項1ないし3の何れかにおいて、上
記各中心電極のうち、少なくとも1つのポートに終端抵
抗が接続されていることを特徴とする非可逆回路素子。
4. The non-reciprocal circuit device according to claim 1, wherein a terminating resistor is connected to at least one port of each of the center electrodes.
JP2003067789A 2003-03-13 2003-03-13 Non-reciprocal circuit element Pending JP2003234605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003067789A JP2003234605A (en) 2003-03-13 2003-03-13 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003067789A JP2003234605A (en) 2003-03-13 2003-03-13 Non-reciprocal circuit element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9325498A Division JPH11298206A (en) 1998-04-06 1998-04-06 Irreversible circuit element

Publications (1)

Publication Number Publication Date
JP2003234605A true JP2003234605A (en) 2003-08-22

Family

ID=27785868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003067789A Pending JP2003234605A (en) 2003-03-13 2003-03-13 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP2003234605A (en)

Similar Documents

Publication Publication Date Title
JP3348669B2 (en) Non-reciprocal circuit device
JPH10327003A (en) Irreversible circuit element and composite electronic component
JP3269409B2 (en) Non-reciprocal circuit device
US20010020877A1 (en) Nonreciprocal circuit device and communication device using same
KR100316905B1 (en) Irreversible Circuit Device
US6657511B2 (en) Nonreciprocal circuit device and communication apparatus including the same
US7432777B2 (en) Non-reciprocal circuit element, composite electronic component, and communication apparatus
JP3235560B2 (en) Non-reciprocal circuit device
JP3419369B2 (en) Non-reciprocal circuit device
JP4345254B2 (en) Non-reciprocal circuit device and communication device
JPH11239009A (en) Band widening structure of irreversible circuit element
JP3278105B2 (en) Non-reciprocal circuit device
JP3201279B2 (en) Non-reciprocal circuit device
JP3164029B2 (en) Non-reciprocal circuit device
JP2000114818A (en) Concentrated constant nonreversible circuit element
JP2003234605A (en) Non-reciprocal circuit element
JP3651137B2 (en) Non-reciprocal circuit element
JPH11298207A (en) Irreversible circuit element
US6597253B2 (en) Nonreciprocal circuit device and communication apparatus including the same
JPH11298205A (en) Irreversible circuit element
JP3951444B2 (en) Non-reciprocal circuit element
JPH11298206A (en) Irreversible circuit element
JPH1079606A (en) Non-reciprocal circuit element
JP2003258509A (en) Non-reciprocal circuit element and communication apparatus
JPH11308013A (en) Concentrated constant type non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A02 Decision of refusal

Effective date: 20060808

Free format text: JAPANESE INTERMEDIATE CODE: A02